DE19746920A1 - Halbleitervorrichtung und Verfahren zum Herstellen derselben - Google Patents
Halbleitervorrichtung und Verfahren zum Herstellen derselbenInfo
- Publication number
- DE19746920A1 DE19746920A1 DE19746920A DE19746920A DE19746920A1 DE 19746920 A1 DE19746920 A1 DE 19746920A1 DE 19746920 A DE19746920 A DE 19746920A DE 19746920 A DE19746920 A DE 19746920A DE 19746920 A1 DE19746920 A1 DE 19746920A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- semiconductor device
- ingap
- channel
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 41
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 124
- 230000005669 field effect Effects 0.000 description 15
- 239000011241 protective layer Substances 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 6
- 230000003711 photoprotective effect Effects 0.000 description 6
- 239000002800 charge carrier Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000010871 livestock manure Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Description
Die vorliegende Erfindung betrifft eine Halbleitervor
richtung, die eine Hochgeschwindigkeits- und Hochleistungs
ausgabe hat, und ein Verfahren zum Herstellen derselben.
Auf dem Gebiet mobiler Kommunikationssysteme haben da
von benutzte Frequenzen jüngst auf ungefähr 2 GHz zugenom
men, und solche Systeme bildende Elektronikvorrichtungen,
die Hochgeschwindigkeits- und Hochleistungsausgaben haben,
sind erforderlich. Auf dem technischen Gebiet von Halblei
tervorrichtungen wurden verschiedene Studien für höhere
Spannungswiderstände von Feldeffekttransistoren durchge
führt.
Der Feldeffekttransistor enthält konventionell den Ka
nalbereich aus Si oder GaAs.
Der Feldeffekttransistor, der den Kanalbereich aus Si
enthält, wird durch einen Matalloxid-Halbleiter-Feldeffekt
transistor (MOSFET) veranschaulicht, der auf einem Si-Sub
strat gebildet ist. Der MOSFET, der den Kanalbereich aus Si
enthält, welcher ein Indirektübergangstyp-Halbleiter ist,
hat selbst bei hohen Betriebsspannungen keine Gunn-Oszilla
tion. Entsprechend ist es der Gate-Elektrode und der Drain-Elektrode
gestattet, durch einen großen Abstand voneinander
beabstandet zu sein, wodurch hohe Betriebsspannungen leicht
erreicht werden können. Jedoch ist es wegen Si, dessen La
dungsträgerbeweglichkeit niedrig ist, schwierig, den
MOS-Feldeffekttransistor bei der oben beschriebenen Anwendung zu
verwenden, die einen Hochgeschwindigkeitsbetrieb erfordert.
Der Feldeffekttransistor, der den Kanalbereich aus GaAs
enthält, wird durch einen Metall-Halbleiter-Feldeffekttran
sistor (MESFET) veranschaulicht, der auf einem GaAs-Substrat
gebildet ist. Wegen GaAs, das eine höhere Ladungsträgerbe
weglichkeit als Si hat, ist der Feldeffekttransistor, der
den Kanalbereich aus GaAs hat, für einen Hochgeschwindig
keitsbetrieb besser geeignet, aber wegen GaAs, das ein Di
rektübergangstyp-Halbleiter ist und niedrige Γ-L-Energiedif
ferenzen hat, die so niedrig, wie ungefähr 0,2 eV sind, ver
sagt er wegen der Gunn-Oszillation aufgrund einer Betriebs
spannungszunahme oft, normal zu arbeiten. Diese Schwierig
keit muß durch eine Gate-Breiten-Zunahme für eine höhere
Leistungsausgabe beseitigt werden. Dies führt jedoch zu ei
ner Chipflächenzunahme und Kostenzunahme und ist hinsicht
lich der Handhabung begrenzt. Gegenwärtig ist unter Beach
tung des Unterdrückens der Gunn-Oszillation ein 10 V Betrieb
eine Grenze, und eine Chipgröße von ungefähr 1 × 3 mm ist
eine Grenze unter Beachtung der Handhabung. Hinsichtlich der
Ausgabe sind ungefähr 30-40 W eine Grenze.
Jüngst wird eine pseudomorphe Struktur, die einen
InGaAs-Film einer In-Zusammensetzung enthält, die keine auf
einem GaAs-Substrat gebildeten Gitterfehlstellen zuläßt, in
einer Sandwich-Bauweise von GaAs umgeben lokal verwendet.
Die pseudomorphe Struktur, deren Γ-L-Energiedifferenz größer
als GaAs ist, kann den Effekt des Unterdrückens der
Gunn-Oszillationen steigern. Jedoch gibt es in der pseudomorphen
Struktur, deren Bandabstand kleiner ist, eine Tendenz, daß
Stoßionisation in dem Kanalbereich stattfindet, und Löcher
werden angesammelt. Als Ergebnis findet oft ein Knick in den
I-V-Charakteristika statt. Somit kann die pseudomorphe
Struktur durch einen Hochspannungsbetrieb auch keine höheren
Leistungsausgaben erzielen.
Wie oben beschrieben wurde, wurde es beim konventionel
len Feldeffekttransistor als schwierig herausgefunden, durch
einen Hochspannungsbetrieb Hochleistungsausgaben bereit zu
stellen.
Ein Ziel der vorliegenden Erfindung ist es, eine Halb
leitervorrichtung, die eine Hochleistungsausgabe durch Hoch
spannungsbetrieb hat, und ein Verfahren zum Herstellen der
selben zu schaffen.
Das oben beschriebene Ziel wird durch eine Halbleiter
vorrichtung erreicht, enthaltend: ein GaAs-Substrat; eine
Pufferschicht, die auf dem GaAs-Substrat gebildet ist und
aus einem Halbleitermaterial gebildet ist, das einen weite
ren Bandabstand als InGaP hat; eine Kanalschicht, die auf
einem InGaP gebildet ist, das auf der Pufferschicht gebildet
ist; und eine Gate-Elektrode zum Steuern eines Stroms der
Kanalschicht. Die Halbleitervorrichtung, die bei Hochspan
nung arbeitet und eine Hochleistungsausgabe hat, kann erhal
ten werden.
Bei der oben beschriebenen Halbleitervorrichtung ist es
bevorzugt, daß ein In-Zusammensetzungsverhältnis des
InGaP's, das die Kanalschicht bildet, nicht geringer als 0,3
und nicht mehr als 0,7 ist. Dieses In-Zusammensetzungsver
hältnis gestattet es der Kanalschicht aus einer
InGaP-Schicht epitaxial auf der Pufferschicht gezogen zu werden.
Bei der oben beschriebenen Halbleitervorrichtung ist es
bevorzugt, daß die Pufferschicht aus einem AlInGaP gebildet
ist. Durch Bilden der Pufferschicht aus einer AlInGaP-Schicht
kann der Kanalstrom wirksam in der Kanalschicht be
grenzt werden.
Bei der oben beschriebenen Halbleitervorrichtung ist es
bevorzugt, daß ein Al-Zusammensetzungsverhältnis des
AlInGaP's mehr als 0 ist, und eine Summe des Al-Zusammenset
zungsverhältnisses und eines Ga-Zusammensetzungsverhältnis
ses im wesentlichen gleich 0,51 ist. Ein Al-Zusammenset
zungsverhältnis ist größer als 0 und eine Summe des
Al-Zusammensetzungsverhältnisses und eines Ga-Zusammensetzungs
verhältnisses ist im wesentlichen 0,51, wodurch die Puffer
schicht, die einen weiteren Bandabstand als die Kanalschicht
hat, epitaxial auf dem GaAs-Substrat gezogen werden kann.
Bei der oben beschriebenen Halbleitervorrichtung ist es
bevorzugt, daß die Pufferschicht aus einem AlGaAs gebildet
ist. Die Pufferschicht ist aus einer AlGaAs-Schicht gebil
det, wodurch der Kanalstrom wirksam in der Kanalschicht be
grenzt oder eingeschlossen werden kann.
Bei der oben beschriebenen Halbleitervorrichtung ist es
bevorzugt, daß ein Al-Zusammensetzungsverhältnis der
AlGaAs-Schicht nicht weniger als 0,2 ist. Ein Al-Zusammensetzungs
verhältnis der AlGaAs-Schicht ist über 0,2 wodurch die Puf
ferschicht einen weiteren Bandabstand als die Kanalschicht
haben kann.
Bei der oben beschriebenen Halbleitervorrichtung ist es
bevorzugt, daß eine Schottky-Schicht, die auf der Kanal
schicht und aus einem Halbleitermaterial gebildet ist, kein
In enthält. Die Kanalschicht einer InGaP-Schicht ist mit der
Schottky-Schicht bedeckt, die kein In enthält, wodurch ver
hindert wird, daß die In enthaltende Schicht oxidiert wird,
und ein leitender Film (oxidierte In enthaltende Schicht)
ist auf der Oberfläche gebildet. Die Halbleitervorrichtung
kann eine höhere Zuverlässigkeit haben.
Bei der oben beschriebenen Halbleitervorrichtung ist es
bevorzugt, daß die Schottky-Schicht aus einem GaAs oder ei
nem AlGaAs gebildet ist. Die Schottky-Schicht kann aus die
sen Filmen gebildet sein.
Das oben beschriebene Ziel wird durch ein Verfahren zum
Herstellen einer Halbleitervorrichtung erreicht, enthaltend
die Schritte: Bilden einer Pufferschicht, die aus einem
Halbleitermaterial gebildet ist, das einen weiteren Bandab
stand als jenen von InGaP hat, auf dem GaAs-Substrat; Bilden
einer Kanalschicht, die aus einem InGaP gebildet ist, auf
der Pufferschicht; und Bilden einer Gate-Elektrode zum Steu
ern eines Stroms der Kanalschicht. Eine Halbleitervorrich
tung, die bei hoher Spannung arbeitet und eine Hochlei
stungsausgabe hat, kann leicht hergestellt werde.
Fig. 1 ist eine diagrammartige Schnittansicht der Halb
leitervorrichtung gemäß der Ausführung der vorliegenden Er
findung, die eine Struktur davon zeigt.
Fig. 2 ist ein Graph einer Leistungscharakteristikab
hängigkeit der Drain-Spannung der Halbleitervorrichtung ge
mäß der Ausführung der vorliegenden Erfindung.
Fig. 3A-3C sind Schnittansichten der Halbleitervor
richtung gemäß der Ausführung der vorliegenden Erfindung bei
den Schritten des Verfahrens zum Herstellen derselben, die
das Verfahren zeigen (Teil 1).
Fig. 4A-4C sind Schnittansichten der Halbleitervor
richtung gemäß der Ausführung der vorliegenden Erfindung bei
den Schritten des Verfahrens zum Herstellen derselben, die
das Verfahren zeigen (Teil 2).
Die Halbleitervorrichtung gemäß einer Ausführung der
vorliegenden Erfindung und das Verfahren zum Herstellen der
selben wird erklärt.
Die Fig. 1 ist eine diagrammartige Schnittansicht der
Halbleitervorrichtung gemäß der vorliegenden Erfindung, die
eine Struktur davon zeigt. Die Fig. 2 ist ein Graph der
Drain-Spannungsabhängigkeit von Leistungscharakteristika der
Halbleitervorrichtung gemäß der vorliegenden Erfindung. Die
Fig. 3A-3C und 4A-4C sind Schnittansichten der Halblei
tervorrichtung in den Schritten des Verfahrens zum Herstel
len derselben, die das Verfahren zeigen.
Eine Pufferschicht 12 aus AlInP ist auf einem GaAs-Substrat
10 gebildet. Eine Kanalschicht 14 aus InGaP ist auf
der Pufferschicht 12 gebildet. Eine Schottky-Schicht 16 aus
AlGaAs ist auf der Kanalschicht 14 gebildet. Eine Kappen
schicht 18 aus GaAs ist auf der Schottky-Schicht 16 gebil
det. Eine Source-Elektrode 28 und eine Drain-Elektrode 30
aus einer AuGe/Au-Struktur sind auf der Kappenschicht 18 ge
bildet. Eine Gate-Elektrode 34 ist auf der Schottky-Schicht
16 zwischen der Source-Elektrode 28 und der Drain-Elektrode
30 gebildet. Eine ohmsche Kontaktschicht 26 ist unter der
Source-Elektrode 28 und der Drain-Elektrode 30 hinab zur
Pufferschicht 12 gebildet.
Die Halbleitervorrichtung gemäß der vorliegenden Erfin
dung ist dadurch gekennzeichnet, daß die Kanalschicht 14 aus
einer InGaP-Schicht gebildet ist.
Um es einem Feldeffekttransistor zu ermöglichen, bei
einer hohen Spannung zu arbeiten, ist es bevorzugt, daß ein
Material verwendet wird, das eine große Γ-L-Energiedifferenz
hat- um Gunn-Oszillation zu unterdrücken, und ein Material,
das einen weiten Bandabstand hat, wird verwendet, um Stoßio
nisation zu unterdrücken.
Hier ist InGaP ein Gruppen III-V Direktübergangstyp-Halbleiter
und hat eine Ladungsträgerbeweglichkeit, die so
hoch wie ungefähr 2000 [cm2/V.s]. Eine F-L-Energiediffe
renz von InGaP ist ungefähr 0,4 V, was höher als eine 0,2 V
Γ-L-Energiedifferenz von GaAs ist. Ferner ist ein Bandab
stand von InGaP ungefähr 1,95 eV, was weiter als ein 1,45 eV
Bandabstand von GaAs ist. Entsprechend ist die Kanalschicht
aus InGaP gebildet, wodurch ein Feldeffekttransistor, der
bei hoher Geschwindigkeit und einer hohen Spannung betreib
bar ist, erhalten werden kann.
Ein In-Zusammensetzungsverhältnis des InGaP's ist auf
einen Bereich eingestellt, in dem die InGaP-Schicht epita
xial auf der Pufferschicht 12 gezogen werden kann. Um genau
zu sein, ist ein In-Zusammensetzungsverhältnis auf einen Be
reich von 0,3-0,7 eingestellt, um das epitaxiale Wachsen
zu ermöglichen. Ein In-Zusammensetzungsverhältnis für per
fekte Gitterübereinstimmung mit dem GaAs ist 0,51.
Das Zusammensetzungsverhältnis in der Beschreibung der
vorliegenden Anmeldung bedeutet ein Verhältnis eines Elemen
tes zu einem Gruppe III Element, das in einem Halbleiterma
terial enthalten ist, wenn das Gruppe III Element 1 ist. Im
Fall der oben beschriebenen InGaP-Schicht ist zum Beispiel,
wenn ein In-Zusammensetzungsverhältnis 0,51 ist, ein
Ga-Zusammensetzungsverhältnis 0,49.
Wenn die Kanalschicht 14 aus InGaP gebildet ist, ist es
bevorzugt, eine Halbleiterschicht, die einen weiteren Band
abstand und höheren Widerstand als die InGaP-Schicht hat,
unter der InGap-Schicht zu bilden. Um die oben beschriebenen
Charakteristika von InGaP zu erhalten, ist es bevorzugt, daß
der Kanalstrom in der InGaP-Schicht begrenzt ist. Dies liegt
daran, daß es zu diesem Zweck effektiv ist, daß eine Hochwi
derstandsschicht unter der InGaP-Schicht gebildet ist.
Hier wird zum Beispiel ein Fall, in dem die Kanal
schicht 14 aus einer InGaP-Schicht auf der GaAs-Schicht ge
bildet ist, in Betracht gezogen. Zweidimensionales Elektro
nengas wird in der Trennfläche der GaAs-Schicht zur InGaP-Schicht
erzeugt, und eine Kanalstromkomponente, die in der
GaAs-Schicht fließt, wird erzeugt. Gleichmäßige Charakteri
stika der GaAs-Schicht sind in den I-V-Charakteristika ge
zeigt, die ein Risiko verursacht, das die Charakteristik der
Hochspannung, die durch InGaP bereitgestellt wird, ver
schlechtert werden kann.
Im Hinblick darauf ist bei der vorliegenden Ausführung
die Pufferschicht 12 aus AlInP gebildet. AlInP hat einen un
gefähren 2,4 eV Bandabstand, wenn ein Al-Zusammensetzungs
verhältnis ungefähr 0,5 ist. Entsprechend ist es möglich,
den Kanalstrom in der InGaP-Schicht zu begrenzen.
Die Pufferschicht 12 kann aus einem anderen Halbleiter
material gebildet sein, solange das Material in der Lage
ist, auf dem GaAs-Substrat 10 epitaxial zu wachsen, und ei
nen weiteren Bandabstand als InGaP hat. Es ist üblich, daß
Materialien, die in der Lage sind, epitaxial auf dem GaAs-Substrat
10 zu wachsen, Bandabstände haben, die durch Hinzu
fügung von Al aufgeweitet sind. Materialien aus InGaP und
GaAs mit hinzugefügtem Al, z. B. AlInGaP und AlGaAs, können
verwendet werden.
AlInGaP wird nicht wesentlich durch ein Al-Zusammenset
zungsverhältnis und eine Gitterübereinstimmung mit GaAs be
einflußt, wenn ein In-Zusammensetzungsverhältnis ungefähr
0,49 ist. Entsprechend ist, wenn die Pufferschicht 12 aus
AlInGaP gebildet ist, ein Al-Zusammensetzungsverhältnis und
ein Ga-Zusammensetzungsverhältnis ungefähr 0,51, und wenn
das Al-Zusarnmensetzungsverhältnis über 0 ist, kann der oben
beschriebene Effekt erhalten werden. Das Ga-Zusammenset
zungsverhältnis kann Null sein.
AlGaAs kann einen Bandabstand gleich jenem oder breiter
als jener von InGaP haben, wenn ein Al-Zusammensetzungsver
hältnis mehr als ungefähr 0,2 ist. Entsprechend ist in einem
Fall, in dem die Pufferschicht 12 aus AlGaAs gebildet ist,
ein Al-Zusammensetzungsverhältnis über ungefähr 0,2, um den
oben beschriebenen Effekt zu erhalten.
Andererseits ist es bevorzugt, daß die Schottky-Schicht
16, die InGaP-Schicht bedeckt, aus einem Halbleitermaterial
gebildet ist, das in der Lage ist, auf der Kanalschicht 14
epitaxial aufzuwachsen, und kein In enthält. Dies liegt dar
an, daß ein In enthaltendes Halbleitermaterial eine unstabi
le Trennfläche mit einem Metallmaterial hat, das die Gate-Elektrode
34 bildet, und vorzugsweise liegt ein In enthal
tendes Halbleitermaterial nicht an der Oberfläche frei, da
In oxidiert wird, um das leitende Material zu erzeugen.
Bei der vorliegenden Ausführung ist die Schottky-Schicht
16 aus einer AlGaAs-Schicht gebildet. Ein Al-Zusam
mensetzungsverhältnis der AlGaAs-Schicht kann irgendwie
sein, solange die AlGaAs-Schicht epitaxial auf der Kanal
schicht 14 gezogen werden kann. Die Schottky-Schicht 16 kann
aus einer GaAs-Schicht gebildet sein.
Die Fig. 2 ist ein Graph einer Drain-Spannungsabhängig
keit einer Leistungscharakteristik. Eine Gate-Breite des
Feldeffekttransistors, der für die Messung verwendet wurde,
ist 200 µn. Wie in dem Fall eines GaAs-FET, der die Kanal
schicht 14 enthält, die aus einer GaAs-Schicht gebildet ist,
wurde der FET bei einer Drain-Spannung von ungefähr 20 V be
schädigt. Im Fall der vorliegenden Ausführung, die die Ka
nalschicht 14 aus einer InGaP-Schicht enthält, wurde der FET
bei einer Drain-Spannung von 30 V nicht beschädigt, und eine
gute Leistungscharakteristik konnte erhalten werden.
Wenn die Kanalschicht 14 eine Ladungsträgerkonzentrati
on von ungefähr 1,5 × 1017 cm-3 und eine Dicke von ungefähr
150 nm hat, trat keine Gunn-Oszillation auf, selbst bei ei
nem Gate-Drain-Abstand der auf 4 µm eingestellt ist, und ein
Spannungswiderstand von 60 V konnte erhalten werden. Ein
30 V Betrieb konnte sichergestellt werden. Bei einer Halb
leitervorrichtung, die eine 50 mm Gate-Breite hat, konnte
eine 50 W Hochleistungsausgabe erhalten werden.
Andererseits trat in dem Fall, in dem die Kanalschicht
aus einer GaAs-Schicht der oben beschriebenen Ladungsträger
konzentration und Dicke gebildet ist, Gunn-Oszillation bei
einem Gate-Drain-Abstand von ungefähr 2 µm auf, und der Be
trieb wurde unstabil. Somit war ein Spannungswiderstand un
gefähr 20 V, und ungefähr 10 V war hinsichtlich der Zuver
lässigkeit ein Betriebsgrenzwert. Bei der Halbleitervorrich
tung, die eine 50 mm Gate-Breite hat, war eine 15 W Lei
stungsausgabe eine Grenze.
Die Halbleitervorrichtung, die die Kanalschicht aus
InGaP enthält, kann gegenüber der herkömmlichen Halbleiter
vorrichtung wesentlich verbesserte Charakteristika haben.
In einer Station eines mobilen Kommunikationssystems
ist der Betrieb bei 10-20 W normalerweise erforderlich,
und wenn Rufe zusammentreffen, muß eine Ausgabe von 100 W
zugeführt werden. Gemäß der vorliegenden Erfindung kann eine
ungefähre 50 W Ausgabe bei einer 50 mm Gate-Breite erhalten
werden, und Ausgaben von ungefähr 100 W können durch einen
einzelnen FET leicht erhalten werden. Dies kann das System
vereinfachen.
Der Feldeffekttransistor, der eine 100 mm Gate-Breite
hat, kann leicht in eine Fläche von ungefähr 1 × 3 mm gelegt
werden, was die Grenze der Chipgröße hinsichtlich der Hand
habung ist.
Als nächstes wird das Verfahren zum Herstellen der
Halbleitervorrichtung gemäß der vorliegenden Erfindung unter
Bezugnahme auf die Fig. 3A-3C und 4A-4C erklärt.
Zuerst werden auf dem GaAs-Substrat 10 die Puffer
schicht 12 aus einer AlInP-Schicht, die Kanalschicht 14 aus
einer InGaP-Schicht, die Schottky-Schicht 16 aus einer
AlGaAs-Schicht und die Kappenschicht 18 aus einer GaAs-Schicht
aufeinanderfolgend gebildet (Fig. 3A). Die Schichten
mit Ausnahme der Kanalschicht 14 sind undotierte Schichten.
Die Kanalschicht 14 hat z. B. ungefähr eine Ladungsträgerkon
zentration von 1,5 × 1017 cm-3 und eine ungefähre Dicke von
150 nm. Die Schottky-Schicht 16 hat z. B. eine ungefähre Dic
ke von 30 nm. Die Kappenschicht hat z. B. eine ungefähre Dic
ke von 100 nm.
Dann wird auf der Kappenschicht 18 eine Photoschutz
schicht 20 gebildet, die einen Bereich bedeckt, der ein Vor
richtungsbereich sein soll.
Nachfolgend werden Sauerstoffionen mit der Photoschutz
schicht 20 als eine Maske implantiert, um den Bereich zu in
aktivieren, in dem die Photoschutzschicht 20 nicht ausgebil
det ist. Der inaktivierte Bereich soll ein Vorrichtungsiso
lationsbereich 22 sein (Fig. 3B).
Dann wird einen Photoschutzschicht 24, die Öffnungen in
Bereichen hat, die die Source/Drain-Bereiche sein sollen,
auf der Kappenschicht 18 ausgebildet.
Dann werden mit der Photoschutzschicht 24 als eine Mas
ke Si-Ionen implantiert. Zum Beispiel ist eine Beschleuni
gungsenergie 50 keV, und eine Dosis ist 1 × 1013 cm2.
Nachdem die Photoschutzschicht 24 entfernt wurde, wird
eine thermische Behandlung bei 650°C für 20 Minuten ausge
führt, um die implantierten Si-Ionen zu aktivieren, und die
ohmschen Bereiche 26 werden ausgebildet (Fig. 3C).
Nachfolgend werden die Source-Elektrode 28 und die
Drain-Elektrode 30 durch Abnehmen der Kappenschicht 18 mit
dem angeformten ohmschen Bereich 26 ausgebildet (Fig. 4A).
Die Source-Elektrode 28 und die Drain-Elektrode 30 werden
aus einem laminierten Film aus z. B. einem ungefähr 30 nm
dicken AuGe-Film und einem ungefähr 300 nm dicken Au-Film
gebildet.
Dann wird eine Photoschutzschicht 32, die eine Öffnung
in einem Bereich für die Gate-Elektrode hat, die gebildet
werden soll, ausgebildet.
Dann wird die Kappenschicht 18 mit der Photoschutz
schicht 32 als eine Maske geätzt, um die Schottky-Schicht 16
zwischen der Source-Elektrode 28 und der Drain-Elektrode 30
freizulegen (Fig. 4B).
Nachfolgend wird ein ungefähr 400 nm dicker Al-Film
durch ein Vakuumaufdampfverfahren abgelagert, und die
Gate-Elektrode 34, die mit der Schottky-Schicht 16 verbunden ist,
wird durch Abnehmen ausgebildet (Fig. 4C).
Somit ist der Feldeffekttransistor der die Kanalschicht
aus einer InGaP-Schicht enthält, hergestellt.
Wie oben beschrieben wurde, wird gemäß der vorliegenden
Erfindung der Feldeffekttransistor, der die Kanalschicht 14
aus einer InGaP-Schicht enthält, hergestellt, wodurch die
Halbleitervorrichtung bei hoher Geschwindigkeit und hoher
Spannung arbeiten kann.
Die vorliegende Erfindung ist nicht auf die oben be
schriebene Ausführung beschränkt und deckt verschiedene Mo
difikationen ab.
Zum Beispiel ist bei der oben beschriebenen Ausführung
die Kappenschicht 18 auf der Schottky-Schicht 16 ausgebil
det, jedoch ist die Kappenschicht 18 nicht wesentlich.
Solange die Oxidation der Oberfläche der Kanalschicht
14 aus einer InGaP-Schicht durch eine andere Technik verhin
dert werden kann, ist die Schottky-Schicht 16 nicht wesent
lich.
Zusammenfassend enthält eine Halbleitervorrichtung ein
GaAs-Substrat 10; eine Pufferschicht 12, die auf dem GaAs-Substrat
10 ausgebildet ist und einen weiteren Bandabstand
als jenen von InGaP hat; eine Kanalschicht 14, die auf der
Pufferschicht 12 ausgebildet und aus einem InGaP gebildet
ist; und eine Gate-Elektrode 34 zum Steuern eines Stroms der
Kanalschicht 14. InGaP hat eine hohe Ladungsträgerbeweglich
keit und eine hohe Γ-L-Energiedifferenz. Entsprechend ist
die Kanalschicht aus einem InGaP gebildet, wodurch eine
Halbleitervorrichtung, die bei hoher Geschwindigkeit und ho
her Spannung betreibbar ist, erhalten werden kann.
Claims (9)
1. Halbleitervorrichtung enthaltend:
ein GaAs-Substrat (10),
eine Pufferschicht (12), die auf dem GaAs-Substrat (10) ausgebildet und aus einem Halbleitermaterial gebildet ist, das einen weiteren Bandabstand als InGaP hat,
eine aus einem InGaP gebildete Kanalschicht (14), die auf der Pufferschicht (12) gebildet ist, und
eine Gate-Elektrode (34) zum Steuern eines Stroms der Kanalschicht (14).
ein GaAs-Substrat (10),
eine Pufferschicht (12), die auf dem GaAs-Substrat (10) ausgebildet und aus einem Halbleitermaterial gebildet ist, das einen weiteren Bandabstand als InGaP hat,
eine aus einem InGaP gebildete Kanalschicht (14), die auf der Pufferschicht (12) gebildet ist, und
eine Gate-Elektrode (34) zum Steuern eines Stroms der Kanalschicht (14).
2. Halbleitervorrichtung nach Anspruch 1, dadurch ge
kennzeichnet, daß ein In-Zusammensetzungsverhältnis des
InGaP's, das die Kanalschicht (14) bildet, nicht geringer
als 0,3 und nicht höher als 0,7 ist.
3. Halbleitervorrichtung nach Anspruch 1 oder 2, da
durch gekennzeichnet, daß die Pufferschicht (12) aus einem
AlInGaP gebildet ist.
4. Halbleitervorrichtung nach Anspruch 3, dadurch ge
kennzeichnet, daß ein Al-Zusammensetzungsverhältnis des
AlInGaP's mehr als 0 ist, und daß eine Summe des Al-Zusam
mensetzungsverhältnisses und eines Ga-Zusammensetzungsver
hältnisses im wesentlichen gleich 0,51 ist.
5. Halbleitervorrichtung nach Anspruch 1 oder 2, da
durch gekennzeichnet, daß die Pufferschicht (12) aus einem
AlGaAs gebildet ist.
6. Halbleitervorrichtung nach Anspruch 5, dadurch ge
kennzeichnet, daß ein Al-Zusammensetzungsverhältnis der
AlGaAs-Schicht nicht geringer als 0,2 ist.
7. Halbleitervorrichtung nach einem der Ansprüche 1 bis
6, ferner enthaltend:
eine Schottky-Schicht (16), die auf der Kanalschicht
(14) ausgebildet und aus einem Halbleitermaterial gebildet
ist, das kein In enthält.
8. Halbleitervorrichtung nach Anspruch 7, dadurch ge
kennzeichnet, daß die Schottky-Schicht (16) aus einem GaAs
oder einem AlGaAs gebildet ist.
9. Verfahren zum Herstellen einer Halbleitervorrichtung
enthaltend die Schritte:
Ausbilden einer Pufferschicht (12), die aus einem Halb leitermaterial gebildet ist, das einen weiteren Bandabstand als jenes aus InGaP hat, auf dem GaAs-Substrat (10),
Ausbilden einer Kanalschicht (14), die aus einem InGaP gebildet ist, auf der Pufferschicht (12), und
Ausbilden einer Gate-Elektrode (34) zum Steuern eines Stroms der Kanalschicht (14).
Ausbilden einer Pufferschicht (12), die aus einem Halb leitermaterial gebildet ist, das einen weiteren Bandabstand als jenes aus InGaP hat, auf dem GaAs-Substrat (10),
Ausbilden einer Kanalschicht (14), die aus einem InGaP gebildet ist, auf der Pufferschicht (12), und
Ausbilden einer Gate-Elektrode (34) zum Steuern eines Stroms der Kanalschicht (14).
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06567397A JP3373386B2 (ja) | 1997-03-19 | 1997-03-19 | 半導体装置及びその製造方法 |
JPP9-65673 | 1997-03-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19746920A1 true DE19746920A1 (de) | 1998-09-24 |
DE19746920B4 DE19746920B4 (de) | 2006-10-26 |
Family
ID=13293762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19746920A Expired - Lifetime DE19746920B4 (de) | 1997-03-19 | 1997-10-24 | Halbleitervorrichtung mit einer InGaP-Kanalschicht und einer Pufferschicht, sowie Verfahren zum Herstellen derselben |
Country Status (3)
Country | Link |
---|---|
US (1) | US5945695A (de) |
JP (1) | JP3373386B2 (de) |
DE (1) | DE19746920B4 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3159198B2 (ja) | 1999-02-19 | 2001-04-23 | 住友電気工業株式会社 | 電界効果トランジスタ |
US6342411B1 (en) * | 1999-09-03 | 2002-01-29 | Motorola Inc. | Electronic component and method for manufacture |
JP2003522412A (ja) * | 2000-02-04 | 2003-07-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 埋込形チャネル電界効果トランジスタを含む半導体デバイスの製造方法 |
JP4545907B2 (ja) * | 2000-09-08 | 2010-09-15 | 富士通株式会社 | 化合物半導体装置 |
US10720428B2 (en) | 2015-11-10 | 2020-07-21 | Qorvo Us, Inc. | High bandgap Schottky contact layer device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6312177A (ja) * | 1986-07-03 | 1988-01-19 | Fujitsu Ltd | 超高周波トランジスタ |
US5034957A (en) * | 1988-02-10 | 1991-07-23 | Kabushiki Kaisha Toshiba | Semiconductor laser device |
DE69120865T2 (de) * | 1990-05-09 | 1997-01-23 | Sharp Kk | Verfahren zur Herstellung eines Halbleiterbauelements |
JP3041926B2 (ja) * | 1990-10-01 | 2000-05-15 | 住友電気工業株式会社 | 電界効果トランジスタ |
JPH06232181A (ja) * | 1993-02-03 | 1994-08-19 | Nippon Telegr & Teleph Corp <Ntt> | ショットキ接合型電界効果トランジスタの製法 |
JPH06342811A (ja) * | 1993-06-01 | 1994-12-13 | Nec Corp | 電界効果型トランジスタ及びその製造方法 |
JP2581452B2 (ja) * | 1994-06-06 | 1997-02-12 | 日本電気株式会社 | 電界効果トランジスタ |
JP2679653B2 (ja) * | 1994-12-05 | 1997-11-19 | 日本電気株式会社 | 半導体装置 |
JP3368452B2 (ja) * | 1995-04-25 | 2003-01-20 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
JPH08306703A (ja) * | 1995-04-28 | 1996-11-22 | Fujitsu Ltd | 化合物半導体結晶装置とその製造方法 |
-
1997
- 1997-03-19 JP JP06567397A patent/JP3373386B2/ja not_active Expired - Lifetime
- 1997-09-15 US US08/929,252 patent/US5945695A/en not_active Expired - Lifetime
- 1997-10-24 DE DE19746920A patent/DE19746920B4/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10261653A (ja) | 1998-09-29 |
DE19746920B4 (de) | 2006-10-26 |
US5945695A (en) | 1999-08-31 |
JP3373386B2 (ja) | 2003-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69233266T2 (de) | HEMT-Halbleiterbauelement | |
DE102008032897B4 (de) | Nitridhalbleitervorrichtung, Doherty-Verstärker und drainspannungsgesteuerter Verstärker | |
DE2711562C3 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE69730625T2 (de) | Feldeffekttransistor und Verfahren zu dessen Herstellung | |
DE69835204T2 (de) | ENTWURF UND HERSTELLUNG VON ELEKTRONISCHEN ANORDNUNGEN MIT InAlAsSb/AlSb BARRIERE | |
DE2913068C2 (de) | ||
DE10024510B4 (de) | Halbleiter-Bauteil und Verfahren zum Herstellen desselben | |
DE19857356B4 (de) | Heteroübergangs-Bipolartransistor | |
DE3519389A1 (de) | Mosfet mit veraenderlicher leitfaehigkeit | |
DE2910566A1 (de) | Statische induktions-halbleitervorrichtung | |
DE3834223A1 (de) | Fuer den tieftemperaturbetrieb geeigneter homouebergangs-bipolartransistor mit hoher basiskonzentration | |
DE3526826A1 (de) | Statischer induktionstransistor und denselben enthaltenden integrierte schaltung | |
DE2030917A1 (de) | Halbleiteranordnung | |
DE60037072T2 (de) | Verbindungshalbleiter-Feldeffekttransistor und dessen Herstellungsverfahren | |
DE19606635A1 (de) | Heteroübergangs-Feldeffekttransistor | |
DE19725449C2 (de) | Halbleiter-Heterostruktur und Verfahren zur Herstellung | |
DE19746920A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE3528562C2 (de) | ||
DE4400233C2 (de) | Feldeffekttransistor | |
DE4034559C2 (de) | Sperrschicht-Feldeffekttransistor und Verfahren zu seiner Herstellung | |
DE2824026A1 (de) | Verfahren zum herstellen eines sperrschicht-feldeffekttransistors | |
DE3545434C2 (de) | Halbleitereinrichtung | |
DE3812662A1 (de) | Halbleiter-bauelement mit supraleitenden verbindungen | |
CH648693A5 (de) | Halbleiteranordnung mit mindestens einem feldeffekttransistor. | |
DE60024376T2 (de) | Feldeffekt-Halbleiteranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8328 | Change in the person/name/address of the agent |
Representative=s name: SEEGER SEEGER LINDNER PARTNERSCHAFT PATENTANWAELTE |
|
R071 | Expiry of right |