DE60037072T2 - Verbindungshalbleiter-Feldeffekttransistor und dessen Herstellungsverfahren - Google Patents

Verbindungshalbleiter-Feldeffekttransistor und dessen Herstellungsverfahren Download PDF

Info

Publication number
DE60037072T2
DE60037072T2 DE60037072T DE60037072T DE60037072T2 DE 60037072 T2 DE60037072 T2 DE 60037072T2 DE 60037072 T DE60037072 T DE 60037072T DE 60037072 T DE60037072 T DE 60037072T DE 60037072 T2 DE60037072 T2 DE 60037072T2
Authority
DE
Germany
Prior art keywords
layer
compound semiconductor
electrode
semiconductor layer
charge absorption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60037072T
Other languages
English (en)
Other versions
DE60037072D1 (de
Inventor
Takahiro Takarazuka-shi Yokoyama
Hidetoshi Kyoto-shi Ishida
Yorito Kobe-shi Ota
Daisuke Ibaraki-shi Ueda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE60037072D1 publication Critical patent/DE60037072D1/de
Application granted granted Critical
Publication of DE60037072T2 publication Critical patent/DE60037072T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66871—Processes wherein the final gate is made after the formation of the source and drain regions in the active layer, e.g. dummy-gate processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0891—Source or drain regions of field-effect devices of field-effect transistors with Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft im Allgemeinen Verbundhalbleiter-Feldeffekttransistoren, und insbesondere betrifft die vorliegende Erfindung Verbundhalbleiter-Feldeffekttransistoren, die für eine hohe Ausgangsleistung geeignet sind.
  • Feldeffekttransistoren, die Verbundhalbleiter verwenden, die im Folgenden als Verbundhalbleiter-FETs bezeichnet werden, wurden auf dem Gebiet der Mobilkommunikation als ein Hochfrequenztransistor verwendet. Im Allgemeinen wird der Verbundhalbleiter-FET in Form eines MESFET (Metall-Halbleiter-FET) oder in Form eines MISFET (Metall-Halbleiter-Isolator-FET) implementiert. Dies rührt daher, dass im Gegensatz zu dem Fall, in dem Silizium verwendet wird, es unmöglich ist, einen MOSFET herzustellen, da es sich als extrem schwierig erweist, auf der Fläche eines Verbundhalbleitersubstrats einen Oxidfilm auszubilden, der in der Lage ist, einen Halbleiter-Isolator-Übergang bereitzustellen, der stabil ist und dessen Oberflächenordnung niedrig ist. Dementsprechend wird, obgleich ein Silizium-FET auf einem leitfähigem Substrat ausgebildet wird, ein MESFET oder ein MISFET durch Verwendung eines isolierenden Verbund halbleitersubstrates oder eines halbisolierenden Verbundhalbleitersubstrates ausgebildet. Im Folgenden und im gesamten Verlauf der vorliegenden Beschreibung wird durch den Begriff „halbisolierend" wenigstens eine „Halbisolation" bezeichnet, und der Begriff schließt auch „Isolation" mit ein.
  • Die Art und Weise, einen Verbundhalbleiter-FET herzustellen, wird dahingehend unterteilt, wie seine Halbleiterschicht ausgebildet wird, nämlich grob in zwei Typen, das heißt in ein Verfahren, das Ionenimplantation verwendet und in ein anderes Verfahren, das epitaktisches Aufwachsen verwendet. Der Prozess des epitaktischen Wachstums weist mehrere Vorteile gegenüber dem Prozess der Ionenimplantation auf. Einer der Vorteile besteht darin, dass es möglich ist, Halbleiterschichten auszubilden, die eine hohe Verunreinigungskonzentration aufweisen und dünn bezüglich der Filmdicke sind, wodurch es möglich wird, Verbundhalbleiter-FETs mit einer hohen Verstärkung bereitzustellen.
  • Ein weiterer Vorteil besteht darin, dass beim MISFET solch eine Struktur ausgebildet werden kann, bei der das Gate nicht in direkten Kontakt mit einer aktiven (operativen) Schicht gebracht wird, indem eine eigenleitende Verbundhalbleiterschicht mit hoher Reinheit (beispielsweise eine nicht dotierte Aluminium-Gallium-Arsen (i-AlGaAs)) als eine Gate-Kontaktschicht verwendet wird, wodurch die Implementierung eines FET möglich ist, der zu einem Hochstromantrieb mit gleichzeitiger Sicherstellung einer hohen Durchbruchspannung ohne Einbuße an Durchbruchspannung in der Lage ist, was für einen Prozess der Ionenimplantation schwer zu erreichen ist. Aufgrund dieser Vorteile gegenüber dem Prozess der Ionenimplantation, ist ein größerer Bedarf an epitaktisch aufgewachsenen Verbundhalbleiter-FETs entstanden, die in der Lage sind, als ein Hochfrequenz-FET mit hoher Ausgangsleistung für den Einsatz von beispielsweise in Stromverstärkern für tragbare Telefone zu dienen.
  • Auf Basis des Phänomens, dass die Breite einer Verarmungsschicht, die in einer aktiven Schicht ausgebildet ist (die auch als eine Elektronenübergangsschicht oder ein Elektronenübergangskanal bezeichnet wird), welche über einem halbisolierenden Verbundhalbleitersubstrat ausgebildet ist, in Übereinstimmung mit dem Pegel der Gatespannung variiert, steuert der Verbundhalbleiter-FET eine Source-Drain-Spannung. Da jedoch die aktive Schicht auf dem halbisolierenden Substrat ausgebildet ist, wird dies zu einem Problem führen, das darin besteht, dass der Verbundhalbleiter-FET dazu veranlasst wird, hinsichtlich seiner Strom-Spannungs-Charakteristik (der I-V-Charakteristik) zu variieren, wenn ein hohes elektrisches Feld intern erzeugt wird.
  • Die Ursache einer solchen Änderung der Strom-Spannungs-Charakteristik (I-V-Charakteristik) wird im Folgenden beschrieben.
  • Beim Erzeugen eines hohen elektrischen Feldes im Inneren eines Verbundhalbleiter-FET werden Elektronen durch das hohe elektrische Feld so beschleunigt, dass sie eine hohe Energie aufweisen. Wenn solch ein hochenergetisches Elektron mit dem Gitter kollidiert, wird dadurch ein Elektronen-Loch-Paar (ein Ion) erzeugt, und dieses Phänomen wird als „Stoßionisation" („impact ionization") bezeichnet. Typischerweise handelt es sich bei der aktiven Schicht um eine Verbundhalbleiterschicht des n-Typs, und von dem erzeugten Elektronenpaar verschmilzt das Elektron mit einem Träger der aktiven Schicht und strömt anschließend zu der Seite des hohen Potentials, das heißt in Richtung zu Richtung zu dem Drain. Im Gegensatz dazu werden die erzeugten Löcher in das Substrat injiziert. Als Ergebnis steigt das Potential des Substrates an, und die injizierten Löcher werden drum herum unterhalb eines Gates des Substrates akkumuliert. Aufgrund des Einflusses der Löcher variiert die Breite der Verarmungsschicht in der aktiven Schicht, und es tritt eine Änderung der Strom-Spannungs-Charakteristik des FET auf.
  • Die 15A und 15B zeigen jeweils eine Bandstruktur für eine Gate-Elektrode 76, eine aktive Schicht (n-GaAs) 74 und ein halbisolierendes Substrat (i-GaAs) 72 in einem Galliumarsenid(GaAs)-MESFET des n-Typs. 15A zeigt einen Zustand unmittelbar nachdem ein Elektronen-Loch-Paar durch Stoßionisation erzeugt worden ist. 15B zeigt einen ungefähr stabilen Zustand an, nachdem ein konkreter Zeitraum verstrichen ist, nachdem das Elektronen-Loch-Paar erzeugt worden ist. Wie anhand von 15A gesehen werden kann, tendieren die Löcher des Elektronen-Loch-Paares, das in der aktiven Schicht 74 erzeugt worden ist, dazu, sich unterhalb der Gate-Elektrode 76 entlang der Potentialfläche des VB (Valenzbandes) zu akkumulieren oder in das Substrat 72 einzutreten. Bei der Injektion der Löcher in das Substrat 72 steigt das elektrische Potential des halbisolierenden Substrates 72, das in 15A mit einem Fermilevel (EF) übereinstimmt, durch eine Menge an ΔVsub, wie dies in 15B dargestellt ist, an. Als Ergebnis wird die Breite der Verarmungsschicht 75, die zwischen der aktiven Schicht 74 und dem Substrat 72 ausgebildet wird, enger als die Breite, die in 15A dargestellt ist. Solch eine Verringerung der Breite der Verarmungsschicht, die durch die Löcher, die in das halbisolierende Substrat 72 injiziert worden sind, verursacht wird, ähnelt dem Phänomen dass die Breite der Verarmungsschicht reduziert wird, wenn es zu einem Anstieg der p-Typ-Verunreinigungskonzentration in einem p/n-Kontakt kommt. Eine Verringerung der Breite der Verarmungsschicht unterhalb der Gate-Elektrode 76 bedeutet, dass der Bereich, der zu der Leitfähigkeit innerhalb der aktiven Schicht 74 beiträgt, größer wird, so dass es zu einer Erhöhung der Drain-Spannung kommt, selbst dann, wenn sowohl die Gate-Spannung als auch die Drain-Spannung konstant sind. Solch ein Phänomen erscheint als eine Knickstelle (Krümmung) 78 in der I-V-Kurve, wie dies in 16 dargestellt ist.
  • In Bezug auf die 16A und 16B werden die I-V-Kurven für unterschiedliche Gate-Spannungen des Verbundhalbleiter-FET graphisch dargestellt, wobei die Abszisse die Drain-Spannung darstellt und die Ordinate den Drain-Strom darstellt. Obgleich 16A eine ideale I-V-Kurve illustriert, zeigt 16B eine herkömmliche I-V-Kurve eines FET. Wie dies voranstehend beschrieben worden ist, steigt, wenn die Breite der Verarmungsschicht durch Löcher und den Bereich, der zur Leitfähigkeit innerhalb der aktiven Schicht 74 beiträgt, reduziert wird, der Drain-Strom ganz plötzlich an. Im Ergebnis kommt es zu einer Krümmung der I-V-Kurve, mit anderen Worten bedeutet dies, dass eine Knickstelle 78 erzeugt wird. Dementsprechend ist es in der Nähe einer solchen Knickstelle in der I-V-Kurve unmöglich, einen gewünschten Drain-Strom selbst dann zu erhalten, wenn Steuerung der Gate-Spannung und der Drain-Spannung durchgeführt wird. Darüber hinaus variiert, da der Drain-Strom variiert, die optimale FET-Anpassungsimpedanz im Allgemeinen in einem beachtlichen Maß. Dies bedeutet, dass ein FET, der eine Knickstelle erleidet, nicht als ein Hochfrequenz-Stromverstärkungs-FET verwendet werden kann, da die wichtige Anforderung dafür Impedanzanpassung ist.
  • Um Hochfrequenz-FET mit einer hohen Ausgangsleistung zu erhalten, wurde die Umsetzung einer hohen Durchbruchspannung (das heißt, eine hohe Gate-Durchbruchspannung) verlangt, zusammen mit Steuerung des Entstehens von Knickstellen in der I-V-Kurve.
  • Ein Beispiel der Steuerung der Knickstellenentstehung im MESFET ist von M. Nagaoka et. al. in ihrer Abhandlung mit dem Titel „High efficiency, low adjacent channel leakage 2-V Operation GaAs power MESFET amplifier for 1,9 GHz digital cordless phone system", in IEEE MTT-S Digest, Seiten 1323–1326, 1997 offenbart. In Bezug auf 17 ist ein in dem Dokument offenbarter MESFET 1200 schematisch dargestellt.
  • Der MESFET 1200 besitzt ein halbisolierendes Substrat 82, das aus i-GaAs, einer aktiven Schicht des n-Typs 86, die durch Implantieren von Ionen in das halbisolierende Substrat 82 ausgebildet wird und drei unterschiedlichen Elektroden (das heißt, einer Source-Elektrode 87, einer Drain-Elektrode 88 und einer Gate-Elektrode 89), die in ihren jeweiligen Bereichen über der aktiven Schicht des n-Typs 86 ausgebildet sind, gebildet ist. Die aktive Schicht des n-Typs 86 besitzt eine n-Typ-Verbundhalbleiter-Schicht 86c, die unterhalb der Gate-Elektrode 89 ausgebildet ist, eine n-Typ-Verbundhalbleiterschicht 86b, die angrenzend an jede Seite der n-Typ-Verbundhalbleiter-Schicht 86c ausgebildet ist und eine n+-Halbleiterschicht 86a für das Herstellen eines Ohmschen Kontakts mit jeder der Source-Elektrode 87c und der Drain-Elektrode 88. Darüber hinaus sind die p-Typ-Verbundhalbleiter-Schichten 84s und 84d durch Ionenimplantation unterhalb der n+-Halbleiterschichten 86a, die jeweils unterhalb der Source-Elektrode 87 und unterhalb der Drain-Elektrode 88 ausgebildet sind, ausgebildet, mit anderen Worten bedeutet dies, dass sie auf der Substratseite ausgebildet sind.
  • Ein Teil der Löcher, die durch Stoßionisation erzeugt worden sind, die innerhalb der aktiven Schicht des n-Typs 86 stattfindet, gelangt durch die Gate-Elektrode 89 und wird in Form eines Gate-Stroms nach außen des Verbundhalbleiter-FETs 1200 abgegeben. Im Gegensatz dazu werden die verbleibenden Löcher nicht in dem halbisolierenden Substrat 82 akkumuliert, sondern sie werden in der p-Typ-Verbundhalbleiterschicht 84s auf der Source-Seite akkumuliert (der Grund dafür besteht darin, dass kein Loch in der p-Typ-Verbundhalbleiter-Schicht 84d auf der Drain-Seite akkumuliert wird, da eine positive Spannung an eine Drain-Elektrode des FET, der eine aktive Schicht eines n-Typs aufweist, angelegt wird). Selbst wenn darüber hinaus Löcher in der p-Typ-Verbundhalbleiter-Schicht 84s akkumuliert werden, wird die Breite einer Verarmungsschicht, die zwischen der p-Typ-Verbundhalbleiter-Schicht 84s und der n+-Halbleiterschicht 86a ausgebildet ist, kaum variieren, da die n-Typ-Verunreinigungskonzentration der n+-Halbleiterschicht 86a, die direkt über der p-Typ-Verbundhalbleiter-Schicht 84s ausgebildet ist, ausreichend groß ist. Als Ergebnis variiert das halbisolierende Substrat 82 hinsichtlich des elektrischen Potenzials kaum. Wenn selbst dann dementsprechend Löcher in dem Verbundhalbleiter-FET 1200 erzeugt werden, variiert die Breite einer Verarmungsschicht, die zwischen der aktiven Schicht des n-Typs 86 und dem halbisolierenden Substrat 82 ausgebildet ist, nicht, so dass keine Knickstelle in der I-V-Kurve auftreten wird.
  • Der MESFET, der in dem voranstehend erwähnten Dokument offenbart wird, wird jedoch so durch einen Prozess der Ionenimplantation aufbereitet, dass es sich, wie dies voranstehend beschrieben wurde, als schwierig erweist, die Antriebsfähigkeit mit Hochstrom mit einer hohen Durchbruchspannung kompatibel zu machen. Dieser MESFET entsprechend dem Stand der Technik ist dementsprechend für eine hohe Ausgangsleistung bei hohen Frequenzen nicht geeignet.
  • 18 zeigt eine schematische Querschnittsdarstellung einer Struktur eines typischen MISFET 1300. Der MISFET 1300 besitzt einen epitaktisch aufgewachsenen Aluminium-Gallium-Arsenid (AlGaAs)/GaAs-Heteroübergang. Der MISFET 1300 besitzt ein halbisolierendes Substrat 92 (GaAs), eine Pufferschicht 92a (i-GaAs), eine n-Typ-Verbundhalbleiter-Schicht 94 (n-GaAs), die eine aktive Schicht ist, eine halbisolierende Verbundhalbleiter-Schicht 95 (i-Al0,2Ga0,8As), die als eine Isolationsschicht fungiert, und eine Kontaktschicht 96 (n-GaAs), wobei diese Schichten in dieser Reihenfolge auf dem halbisolierenden Substrat 92 ausgebildet sind. Sowohl eine Source-Elektrode 97 als auch eine Drain-Elektrode 98 sind auf der Kontaktschicht 96 ausgebildet, wobei eine Gate-Elektrode 99 oberhalb der halbisolierenden Verbundhalbleiterschicht 95 angeordnet ist.
  • Bei der Erzeugung von Löchern in der aktiven Schicht 94 des MISFET 1300 durch Stoßionisation wird wie bei dem MESFET ein Teil der Löcher in das halbisolierende Substrat 92 injiziert (das die Pufferschicht 92a einschließt, die halbisolierend ist). Dadurch steigt das Potential des Substrates 92 an, was zum Ergebnis hat, dass die Breite der Verarmungsschicht zwischen der n-Typ-Verbundhalbleiterschicht 94 und dem halbisolierenden Substrat 92 enger wird und ein Anstieg des Drain-Stroms zu verzeichnen ist. Zusätzlich dazu wird in dem MISFET 1300 ein Teil der Löcher in der Fläche der halbisolierenden Verbundhalbleiterschicht 95 akkumuliert, was zum Ergebnis hat, dass die Breite einer Oberflächenverarmungsschicht, die zwischen der Source und dem Gate ausgebildet ist, enger wird, und dass ein Anstieg des Drain-Stroms zu verzeichnen ist. Dieser Zustand wird in Bezug auf 19 beschrieben. 19 zeigt eine Struktur unterhalb der Gate-Elektrode 99 des MISFET 1300. Ein Teil der Löcher, die durch Stoßionisation innerhalb der n-GaAs-Schicht 94 erzeugt worden sind, wandert entlang der Potentialfläche des VB (Valenzbandes) und wird an einer Heteroübergangs-Schnittstelle zwischen der i-AlGaAs-Schicht 95 und der n-GaAs-Schicht 94 akkumuliert. Darüber hinaus bewegt sich ein Teil der akkumulierten Löcher vorbei an dem Heteroübergang und wird in der Fläche der halbisolierenden Verbundhalbleiterschicht 95 (das heißt, der Schnittstelle mit der Gate-Elektrode 99) akkumuliert. Als Ergebnis wird die Breite einer Oberflächenverarmungsschicht, die zwischen der Source und dem Gate ausgebildet wird, enger, und es ist ein Anstieg des Drain-Stroms zu verzeichnen.
  • Wie dies voranstehend beschrieben worden ist, wurde eine Art und Weise vorgeschlagen, mit der die Änderung der Strom-Spannungs-Charakteristik (die I-V-Charakteristik) in dem Verbundhalbleiter-FET (das Auftreten von Knickstellen) gesteuert werden kann; solche Vorschläge beschränken sich jedoch auf MESFETs, die durch Ionenimplantation hergestellt werden. Ungünstigerweise wurde bis zum jetzigen Zeitpunkt noch kein Steuerverfahren zum Steuern der Änderung der Strom-Spannungs-Charakteristik (die I-V-Charakteristik) des Verbundhalbleiter-FET für Verbundhalbleiter-FETs entwickelt, die durch epitaktisches Aufwachsen hergestellt und eine erwartete zukünftige Anwendung finden werden.
  • Die vorliegende Erfindung wurde unter dem Gesichtspunkt des Bereitstellens einer Lösung für das voranstehend beschriebene Problem entwickelt. Dementsprechend ist es eine Aufgabe der vorliegenden Erfindung, einen Verbundhalbleiter-FET bereitzustellen, der in der Lage ist, eine hohe Ausgangsleistung in einem Hochfrequenzbereich zu erzielen sowie ein Verfahren für die Herstellung eines solchen Verbundhalbleiter-FET bereitzustellen. Das Dokument EP-A-622852 offenbart einen Verbundhalbleiter-Feldeffekttransistor gemäß dem Oberbegriff aus Anspruch 1.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung stellt einen Verbundhalbleiter-Feldeffekttransistor gemäß den Ansprüchen 1 bis 10 bereit.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 illustriert in schematischer Form einen Querschnitt eines Verbundhalbleiter-Feldeffekttransistors 100 in Übereinstimmung mit einem ersten Beispiel.
  • Die 2A bis 2C sind Querschnittsdarstellungen, die schematisch die Schritte zur Herstellung des Verbundhalbleiter-Feldeffekttransistors 100 des ersten Beispiels illustrieren.
  • 3 illustriert in schematischer Form einen Querschnitt eines Verbundhalbleiter-Feldeffekttransistors 200 in Übereinstimmung mit dem ersten Beispiel.
  • 4 illustriert in schematischer Form einen Querschnitt des Verbundhalbleiter-Feldeffekttransistors 300 in Übereinstimmung mit dem ersten Beispiel.
  • 5A illustriert in schematischer Form einen Querschnitt eines Verbundhalbleiter-Feldeffekttransistors 400 in Übereinstimmung mit dem ersten Beispiel, und 5B illustriert in schematischer Form eine Bandstruktur einer Linie 5B-5B' des in 5A dargestellten Verbundhalbleiter-Feldeffekttransistors 400.
  • Die 6A bis 6E sind Querschnittsdiagramme, die die Schritte zur Herstellung des in 5A dargestellten Verbundhalbleiter-Feldeffekttransistors 400 illustrieren.
  • 7 illustriert in schematischer Form einen Querschnitt eines Verbundhalbleiter-Feldeffekttransistors 500 in Übereinstimmung mit einem zweiten Beispiel.
  • 8 illustriert in schematischer Form einen Querschnitt eines Verbundhalbleiter-Feldeffekttransistors 600 in Übereinstimmung mit dem zweiten Beispiel.
  • 9 illustriert in schematischer Form einen Querschnitt eines Verbundhalbleiter-Feldeffekttransistors 700 in Übereinstimmung mit dem zweiten Beispiel.
  • 10 illustriert in schematischer Form einen Querschnitt eines Verbundhalbleiter-Feldeffekttransistors 800 in Übereinstimmung mit dem zweiten Beispiel.
  • 11 illustriert in schematischer Form einen Querschnitt eines Verbundhalbleiter-Feldeffekttransistors 900 in Übereinstimmung mit einem dritten Beispiel.
  • Die 12A bis 12C sind Querschnittsdiagramme, die schematisch die Schritte zur Herstellung des in 11 dargestellten Verbundhalbleiter-Feldeffekttransistors 900 illustrieren.
  • 13 illustriert in schematischer Form einen Querschnitt eines Verbundhalbleiter-Feldeffekttransistors 1000 in Übereinstimmung mit einem vierten Beispiel.
  • 14 illustriert in schematischer Form einen Querschnitt eines Verbundhalbleiter-Feldeffekttransistors 1100 in Übereinstimmung mit der Ausführungsform der vorliegenden Erfindung.
  • Die 15A und 15B zeigen schematisch Gate-Substrat-Bandstrukturen in herkömmlichen MESFETs, die durch Ionenimplantation hergestellt werden.
  • Die 16A und 16B illustrieren graphisch Strom-Spannungs-Charakteristik-Kurven (I-V-Charakteristik-Kurven) von Verbundhalbleiter-FETs, 16A zeigt eine ideale I-V-Kurve eines Verbundhalbleiter-FET, 16B zeigt eine I-V-Charakteristik-Kurve eines herkömmlichen Verbundhalbleiter-FET.
  • 17 illustriert in schematischer Form einen Querschnitt eines herkömmlichen MESFET, der durch einen Prozess der Ionenimplantation hergestellt wird.
  • 18 illustriert in schematischer Form einen Querschnitt eines herkömmlichen MISFET, der durch einen Prozess des epitaktischen Aufwachsens hergestellt wird.
  • 19 zeigt schematisch eine unterhalb des Bandes befindliche Gate-Struktur in dem in 18 dargestellten MISFET.
  • AUSFÜHRUNGSFORMEN DER ERFINDUNG
  • Ein Verbundhalbleiter-FET besitzt ein Verbundhalbleiter-Substrat mit einer halbisolierenden Oberfläche, eine Ladungsabsorptionsschicht, die in einer Verbundhalbleiter-Schicht eines ersten Leitfähigkeitstyps, die in einem Teil des Verbundhalbleiter-Substrats ausgebildet ist, ausgebildet ist, und eine Halbleiter-Laminatstruktur, die wenigstes eine aktive Schicht umfasst, die eine Verbundhalbleiter-Schicht eines zweiten Leitfähigkeitstyps, die epitaktisch so aufgewachsen wird, dass sie die Ladungsabsorptionsschicht bedeckt und einen Bereich der halbisolierenden Oberfläche umfasst, in dem die Ladungsabsorptionsschicht nicht ausgebildet ist. Eine Source-Elektrode, die auf der Halbleiter-Laminatstruktur, die oberhalb der Ladungsabsorptionsschicht angeordnet ist, ausgebildet ist, ist elektrisch mit der Ladungsabsorptionsschicht verbunden. Auf der Halbleiter-Laminatstruktur, die oberhalb des Bereiches angeordnet ist, in dem die Ladungsabsorptionsschicht nicht ausgebildet ist, sind eine Gate-Elektrode und eine Source-Elektrode vorhanden.
  • Die Ladungsabsorptionsschicht ist, da sie eine Halbleiterschicht eines sich von der aktiven Schicht unterscheidenden Leitfähigkeitstyps besitzt, elektrisch mit der Source-Elektrode verbunden, und sie ist fähig zum (a) Absorbieren einer der Ladungen eines Elektroden-Loch-Paares, das durch Stoßionisation in der aktiven Schicht erzeugt wird (das Loch, wenn die aktive Schicht n-Typ ist oder das Elektron, wenn die aktive Schicht p-Typ ist), die in der Polarität entgegengesetzt zu der anderen Ladung ist, die als ein Träger in der aktiven Schicht fungiert und (b) zum Emittieren der absorbierten Ladung über die Source-Elektrode nach außen des FET. Dadurch wird dementsprechend das Auftreten von Knickstellen in der Strom-Spannungs-Charakteristik des Verbundhalbleiter-FETs gesteuert und verhindert.
  • Darüber hinaus wird wenigstens eine aktive Schicht durch epitaktisches Aufwachsen ausgebildet. Als Ergebnis ist es möglich, eine aktive Schicht auszubilden, die verglichen mit den aktiven Schichten, die durch Ionenimplantation ausgebildet werden, eine höhere Verunreinigungskonzentration und eine geringere Filmdicke aufweist, und darüber hinaus wird es möglich, auf genaue Weise die Konzentrationsverteilung der Verunreinigung zu steuern, wodurch Verbundhalbleiter-FETs erzielt werden können, die eine höhere Charakteristik verglichen mit den herkömmlichen Verbundhalbleiter-FETs aufweisen. Darüber hinaus wird eine eigenleitende Verbundhalbleiter-Schicht (eine halbisolierende Verbundhalbleiter-Schicht), die als eine Isolierschicht in einem MISFET fungiert, durch Verwendung der epitaktisch aufgewachsenen Schicht ausgebildet, wodurch es möglich ist, die Durchbruchspannung des MISFET zu verbessern. Darüber hinaus werden die Ladungsabsorptionsschicht und die Halbleiter-Laminatstruktur durch epitaktisches Aufwachsen ausgebildet, wodurch es möglich wird, die elektrische Charakteristik des Verbundhalbleiter-FETs zu einem weiteren Grad zu verbessern.
  • In dem Verbundhalbleiter ist ein Elektron hinsichtlich der Mobilität um das Zehnfache oder mehr höher als ein Loch, so dass eine n-Typ-Verbundhalbleiter-Schicht im Allgemeinen als eine aktive Schicht verwendet wird. Im Folgenden werden Beispiele von Verbundhalbleiter-FETs, von denen jeder eine n-Typ-Verbundhalbleiter-Schicht als eine aktive Schicht (eine Verbundhalbleiter-Schicht eines zweiten Leitfähigkeitstyps) ver wendet, hinsichtlich ihrer Strukturen und ihren Herstellungsverfahren beschrieben. Die Verbundhalbleiter-FETs können selbstverständlich auch unter Verwendung einer aktiven Schicht des p-Typs ausgebildet werden. Darüber hinaus ist es möglich, einen Verbundhalbleiter-FET des komplementären Typs zu konstruieren, der aus einer Kombination eines Verbundhalbleiter-FETs, der eine aktive Schicht des n-Typs aufweist und eines Verbundhalbleiter-FETs, der eine aktive Schicht des p-Typs aufweist, gebildet ist.
  • BEISPIEL 1
  • Zuerst wird in Bezug auf 1 schematisch ein Querschnitt eines Verbundhalbleiter-Feldeffekttransistors (FET) 100 in Übereinstimmung mit einem ersten Beispiel illustriert. Hierbei ist zu beachten, dass es sich bei dem Verbundhalbleiter-FET 100 um einen MESFET handelt.
  • Der Verbundhalbleiter-FET 100 hat (a) eine Ladungsabsorptionsschicht 24 (eine Verbundhalbleiter-Schicht eines ersten Leitfähigkeitstyps, wie beispielsweise eine p-GaAs-Schicht, die bis zu einer Dicke von ungefähr 100 nm ausgebildet ist), die auf einem halbisolierenden Verbundhalbleiter-Substrat 22, das eine halbisolierende Oberfläche besitzt, ausgebildet ist und (b) eine Halbleiter-Laminatstruktur, die wenigstens eine aktive Schicht 26 (eine Verbundhalbleiter-Schicht eines zweiten Leitfähigkeitstyps, der sich von dem ersten Leitfähigkeitstyp unterscheidet, wie beispielsweise eine n-GaAs-Schicht, die bis zu einer Dicke von ungefähr 200 nm ausgebildet ist) umfasst und so ausgebildet ist, dass sie die Ladungsabsorptionsschicht 24 und einen Bereich der halbisolierenden Oberfläche des halbisolierenden Substrats 22 bedeckt, in dem die Ladungsabsorptionsschicht 24 nicht ausgebildet ist. Der Verbundhalbleiter-FET 100 hat eine Source-Elektrode 28, die auf der Halbleiter-Laminatstruktur (die aktive Schicht 26), die oberhalb der Ladungsabsorptionsschicht 24 angeordnet ist, ausgebildet ist und eine Gate-Elektrode sowie Drain-Elektroden 32 und 34, die auf der aktiven Schicht 26 ausgebildet sind, die oberhalb der Bereiche der halbisolierenden Oberfläche des halbisolierenden Substrates 22 angeordnet ist, in der die Ladungsabsorptionsschicht 24 nicht ausgebildet ist. Eine einfachste Halbleiter-Laminatstruktur umfasst gerade einmal die aktive Schicht 26, wie dies in 1 dargestellt ist; es kann jedoch auch eine Halbleiter-Laminatstruktur verwendet werden, die beispielsweise eine halbisolierende Verbundhalbleiter-Schicht (eine eigenleitende Verbundhalbleiter-Schicht) umfasst. In der aktiven Schicht 26 ist, obgleich ein Source-Bereich S unterhalb der Source-Elektrode 28 ausgebildet ist, ein Drain-Bereich unterhalb der Drain-Elektrode 34 ausgebildet. In der aktiven Schicht 26 unterhalb der Gate-Elektrode 32 ist ein Kanal 26c ausgebildet. Mit der Änderung des Querschnittsbereiches einer unter einem Gate liegenden Verarmungsschicht (in der Figur nicht dargestellt) variiert aufgrund der Änderung der Spannung, die an die Gate-Elektrode 32 angelegt wird, die Querschnittsfläche des Kanals 26c.
  • Die Source-Elektrode 28 ist beispielsweise aus einem metallischen Material hergestellt, das in der Lage ist, einen Ohmschen Kontakt zwischen der Ladungsabsorptionsschicht 24 und der aktiven Schicht 26 herzustellen. Die Source-Elektrode 28 ist elektrisch mit der Ladungsabsorptionsschicht 24 verbunden, die unterhalb der aktiven Schicht 26 ausgebildet ist. Die Source-Elektrode 28 und die Ladungsabsorptionsschicht 24 sind mittels des folgenden Mechanismus elektrisch miteinander verbunden. Die Source-Elektrode 28, die auf der aktiven Schicht 26 ausgebildet ist, wird einer Wärmebehandlung unterzogen, bei der das metallische Material der Source-Elektrode 28 thermisch diffundiert wird, um einen Bereich eines Ohmschen Kontaktes 28a auszubilden. Der Bereich des Ohmschen Kontaktes 28a geht anschließend in einen Teil der Ladungsabsorptionsschicht 24 über. Der Strom fließt zwischen der Source-Elektrode 28 und der Ladungsabsorptionsschicht 24 über den Bereich des Ohmschen Kontaktes 28a. Alternativ dazu fließt der Strom durch den Tunneleffekt zwischen der Source-Elektrode 28, der Ladungsabsorptionsschicht 24 und der aktiven Schicht 26 (über den Bereich des Ohmschen Kontaktes 28a). Der Begriff „Bereich des Ohmschen Kontakts" in der Spezifizierung umfasst nicht nur einen Bereich, in dem Stromleitung durch Ohmschen Kontakt im strengen Sinn des Wortes erzeugt wird, sondern er umfasst auch einen Bereich, in dem Stromleitung durch einen Tunnelstrom erzeugt wird.
  • Ein Beispiel des Verfahrens zum Herstellen des Verbundhalbleiter-FET 100, wenn eine n-Typ-Verbundhalbleiter-Schicht als die aktive Schicht 26 verwendet wird, wird im Folgenden beschrieben.
  • Zunächst wird, wie dies in 2A dargestellt ist, das halbisolierende Substrat 22 (beispielsweise ein GaAs-Substrat) bereitgestellt. Ein Teil des halbisolierenden Substrates 22 wird selektiv Ionenimplantation mit einem p-Typ-Dotierungsstoff unterzogen, um die Ladungsabsorptionsschicht 24 auszubilden, die aus einer p-Typ-Verbundhalbleiter-Schicht gebildet ist. Solch eine Ionenimplantation mit p-Typ-Verunreinigungen kann mit Hilfe eines herkömmlichen Verfahrens durchgeführt werden. So kann beispielsweise durch Implantation von Mg-Ionen (Magnesium) bei einer Beschleunigungsspannung von 160 keV bei einer Dosierung von 4,0 × 1012 cm–12 ein Rp (projected range – vorstehender Bereich) von ungefähr 200 nm erhalten werden, wobei Rp die Tiefe ist, die eine maximale Konzentration hervorbringt.
  • Anschließend wird, wie dies in 2B dargestellt ist, die aktive Schicht 26, die aus einer n-Typ-Verbundhalbleiter-Schicht (beispielsweise eine n-GaAs-Schicht mit einer Dicke von ungefähr 200 nm) gebildet ist, so epitaktisch aufgewachsen, dass die Ladungsabsorptionsschicht 24 und ein Bereich der Oberfläche des halbisolierenden Schichtsubstrates 22 bedeckt wird, in dem die Ladungsabsorptionsschicht 24 nicht ausgebildet ist. Die aktive Schicht 26 kann mittels eines bekannten Verfahrens unter Verwendung eines Verfahrens der Molekularstrahlepitaxie (MBE – molecular-beam epitaxy) oder der metallorganischen Dampfphasenepitaxie (MOVPE – metalorganic vaporphase epitaxy) epitaktisch aufgewachsen werden.
  • Anschließend wird, wie dies in 2C dargestellt ist, ein metallisches Material (beispielsweise AuGe/Au) verwendet, um die Source-Elektrode 28 und die Drain-Elektrode 34 in dem vorgegebenen Bereich auf der aktiven Schicht 26 auszubilden. Die Source-Elektrode 28 und die Drain-Elektrode 34 werden einer Wärmebehandlung unterzogen (beispielsweise bei ungefähr 450°C), um dadurch die Bereiche des Ohmschen Kontaktes 28a und 34a auszubilden. Obgleich die Source-Elektrode 28 so ausgebildet wird, dass sie die Ladungsabsorptionsschicht 24 überlappt, wird die Drain-Elektrode 34 auf der aktiven Schicht 26 ausgebildet, die auf der halbisolierenden Oberfläche des halbisolierenden Substrates 22 ausgebildet ist. Der Bereich des Ohmschen Kontaktes 28a auf der Source-Seite erstreckt sich von der Source-Elektrode 28 bis zu einem Teil der Ladungsabsorptionsschicht 24 zum Bereitstellen einer elektrischen Verbindung dazwischen. Im Gegensatz dazu erstreckt sich der Bereich des Ohmschen Kontaktes 43a auf der Drain-Seite von der Drain-Elektrode 34 bis zu einem Teil des halbisolierenden Substrates 22. Anschließend wird beispielsweise Al (Aluminium) verwendet, um die Gate-Elektrode 32 in einem vorgegebenen Bereich auf der aktiven Schicht 26 auszubilden, um den Verbundhalbleiter-FET 100, der in 1 dargestellt ist, fertigzustellen. Darüber Darüber hinaus stellt die Gate-Elektrode 32 einen Schottky-Kontakt mit der aktiven Schicht 26 her.
  • Im Folgenden werden andere Verbundhalbleiter-FETs, die in Übereinstimmung mit der vorliegenden Erfindung hergestellt werden, unter Bezugnahme auf die Zeichnungsfiguren beschrieben.
  • In jeder der folgenden Figuren wurden den strukturbildenden Elementen, die im Wesentlichen ihrer Funktion nach dem in 1 dargestellten Verbundhalbleiter-FET entsprechen, dieselben Referenznummern zugewiesen.
  • In Bezug auf 3 ist ein Querschnitt eines Verbundhalbleiter-FET 200 schematisch dargestellt, der in Übereinstimmung mit dem vorliegenden Beispiel hergestellt wird. Der Verbundhalbleiter-FET 200 hat zusätzlich auf dem halbisolierenden Substrat 22 des Verbundhalbleiter-FET 100 eine Pufferschicht 2a, die aus einer halbisolierenden Verbundhalbleiter-Schicht gebildet ist. Die Ladungsabsorptionsschicht 24 wird beispielsweise durch Ionenimplantation zu einem Teil der Pufferschicht 22a gebildet. Die verbleibende Struktur ist die gleiche wie die Struktur des Verbundhalbleiter-FET 100. Die Pufferschicht 22a und das halbisolierende Substrat 22 in dem Verbundhalbleiter-FET 200 funktionieren genauso wie das halbisolierende Substrat 22 in dem Verbundhalbleiter-FET 100. So kann die Pufferschicht 22a beispielsweise durch ein epitaktisches Aufwachsen einer nicht-dotierten GaAs-Schicht (i-GaAs) auf das halbisolierende Substrat 22 ausgebildet werden, wobei nach dieser Bildung die gleichen Herstellungsschritte wie die durchgeführt werden, die für den Verbundhalbleiter-FET 100 durchgeführt wurden. Aufgrund der Bildung der Pufferschicht 22a werden Effekte des Minderns von Nichtübereinstimmung der Gitter zwischen dem halbisolierenden Verbundhalbleiter-Substrat 22 und der Verbundhalbleiter-Schicht, die epitaktisch darauf aufgewachsen wird, bereitgestellt, und die Kristallinität wird verbessert.
  • In Bezug auf 3 ist ein Querschnitt eines Verbundhalbleiter-FET 300, der in Übereinstimmung mit dem vorliegenden Beispiel hergestellt wird, schematisch dargestellt. Die Ladungsabsorptionsschicht 24 des Verbundhalbleiters FET 300 ist auf der halbisolierenden Oberfläche des halbisolierenden Substrats 22 ausgebildet. So wird beispielsweise die Ladungsabsorptionsschicht 24 durch epitaktisches Aufwachsen einer p-Typ-GaAs-Schicht (p-GaAs) und durch anschließendes Unterziehen der epitaktisch aufgewachsenen Schicht einem Strukturieren durch Fotolithografie (siehe 6A und 6B, die später beschrieben werden), ausgebildet, und nach deren Bildung werden dieselben Herstellungsschritte durchgeführt wie für den Verbundhalbleiter-FET 100.
  • In Bezug auf 5a ist ein Querschnitt eines Verbundhalbleiter-FET 400, der in Übereinstimmung mit dem vorliegenden Beispiel hergestellt wird, schematisch dargestellt. Obgleich die vorangehenden Verbundhalbleiter-FETs 100, 200 und 300 allesamt MESFETS sind, ist der Verbundhalbleiter-FET 400 ein MISFET.
  • Der Verbundhalbleiter-FET 400 umfasst das halbisolierende Substrat 22, die Pufferschicht 22a, die aus einer halbisolierenden Verbundhalbleiter-Schicht gebildet ist, die Ladungsabsorptionsschicht 24, eine halbisolierende Schicht 35 (eine erste halbisolierende Schicht), eine aktive Schicht 36, die aus einer n-Typ-Verbundhalbleiter-Schicht gebildet ist, eine eigenleitende Verbundhalbleiter-Schicht 37 (eine zweite halbisolierende Schicht) und eine Kontaktschicht 38, die aus einer n+-Verbundhalbleiter-Schicht gebildet ist, wobei diese Schichten in dieser Reihenfolge auf dem halbisolierenden Substrat 22 ausgebildet sind. Die Ladungsabsorptionsschicht 24 ist auf selektive Weise auf der Source-Seite ausgebildet, und die Source-Elektrode 28 ist über der Ladungsabsorptionsschicht 24 ausgebildet. Im Gegensatz dazu ist auf der Drain-Seite eine Halbleiter-Laminatstruktur ausgebildet, die auf der halbisolierenden Oberfläche des halbisolierenden Substrates 22 die Pufferschicht 22a, die halbisolierende Schicht 35, die aktive Schicht des n-Typs 36, die eigenleitende Halbleiterschicht 37 und die Kontaktschicht 38 ausgebildet hat, und die Drain-Elektrode 34 ist auf der Halbleiter-Laminatstruktur ausgebildet. Die Gate-Elektrode 32 ist auf einer Laminatstruktur ausgebildet, die die Pufferschicht 22a aus einer halbisolierenden Verbundhalbleiter-Schicht ausgebildet hat, die auf der halbisolierenden Oberfläche des halbisolierenden Substrates 22, der halbisolierenden Schicht 35, der aktiven Schicht 36 und der eigenleitenden Halbleiterschicht 37 ausgebildet ist. Die aktive Schicht 36 und die eigenleitende Halbleiterschicht 37 fungieren jeweils als ein Halbleiter und als ein Isolationsmittel des MISFET.
  • Im Folgenden wird ein Herstellungsprozess für den Verbundhalbleiter-FET 400 in Bezug auf die 6A bis 6E beschrieben.
  • Wie dies in 6A dargestellt ist, wird zuerst das GaAs-Substrat 22 als ein halbisolierendes Verbundhalbleiter-Substrat bereitgestellt, woran sich das epitaktische Aufwachsen der Pufferschicht 22a, die aus einem halbisolierenden Verbundhalbleiter-Material hergestellt ist, auf eine halbisolierenden Oberfläche des GaAs-Substrates 22 anschließt. So kann beispielsweise eine nicht-dotierte i-GaAs-Schicht mit einer Dicke von ungefähr 300 nm als die Pufferschicht 22a verwendet werden. Auf die Pufferschicht 22a wird die Ladungsabsorptionsschicht 24 epitaktisch aufgewachsen. So kann beispielsweise eine p-GaAs-Schicht mit einer Dicke von ungefähr 100 nm als die Ladungsabsorptionsschicht 24 verwendet werden.
  • Als Nächstes wird, wie dies in 6B dargestellt ist, eine Widerstandsschicht 42 mit einer vorgegebenen Strukturierung mittels eines fotolithografischen Prozesses ausgebildet. Durch Verwendung der Widerstandsschicht 42 als eine Maske wird die Ladungsabsorptionsschicht 24 einem selektiven Entfernen durch Ätzen unterzogen, um die Ladungsabsorptionsschicht 24 auszubilden, wobei gleichzeitig andere Bereiche der halbisolierenden Oberfläche freigelegt werden.
  • Wie dies in 6C dargestellt ist, werden nach dem Entfernen der Widerstandsschicht 42, die halbisolierende Schicht 35, die aktive Schicht 36, die eigenleitende Halbleiterschicht 37 und die Kontaktschicht 38 epitaktisch in dieser Reihenfolge über die gesamte Oberfläche aufgewachsen, um die Ladungsabsorptionsschicht 24 und die freigelegten Oberflächenbereiche des halbisolierenden Substrates 22 zu bedecken. So kann in diesen Schichten 35 bis 38 beispielsweise eine i-GaAs-Schicht mit einer Dicke von ungefähr 50 nm, eine n-GaAs-Schicht mit einer Dicke von ungefähr 200 nm (n-Typ-Trägerkonzentration: ungefähr 1,0 × 1018 cm–3), eine i-In0,48Ga0,52P-Schicht mit einer Dicke von ungefähr 20 nm und eine n-GaAs-Schicht mit einer Dicke von ungefähr 50 nm (n-Typ-Trägerkonzentration: ungefähr 3,0 × 1018 cm–3) verwendet werden. Es ist erforderlich, dass die p-Typ-Verunreinigungskonzentration der p-GaAs- Schicht 24 mit dem Ziel des Verhinderns der vollständigen Verarmung durch die n-GaAs-Schichten 36 und 38, die auf die p-GaAs-Schicht 24 abgeschieden werden, eingestellt werden kann. Es ist selbstverständlich möglich, eine i-InGaP-Schicht als das Material für die eigenleitende Halbleiterschicht 37 zu verwenden, die in ihrer Zusammensetzung von der Zusammensetzung i-In0,48Ga0,52P abweicht. Bei einer Gitterübereinstimmung mit GaAs, wird i-In0,48Ga0,52P bevorzugt.
  • Anschließend werden, wie dies in 6D dargestellt ist, die Source-Elektrode 28 und die Drain-Elektrode 34 in vorgegebenen Bereichen auf der Kontaktschicht 38 mit einem metallischen Material (beispielsweise AuGe/Au) ausgebildet, wodurch ein Ohmscher Kontakt mit der Kontaktschicht 38 hergestellt wird. Sowohl die Source-Elektrode 28 als auch die Drain-Elektrode 34 werden einer Wärmebehandlung unterzogen (beispielsweise bei ungefähr 450°C), um die jeweiligen Bereiche des Ohmschen Kontaktes 28a und 34a auszubilden. Obgleich die Source-Elektrode 28 über der Ladungsabsorptionsschicht 24 ausgebildet ist, ist die Drain-Elektrode 34 auf dem Bereich ausgebildet, in dem die Ladungsabsorptionsschicht 24 nicht ausgebildet ist. Der Bereich des Ohmschen Kontakts 28a auf der Source-Seite erstreckt sich von der Source-Elektrode 28 nach unten zu einem Teil der Ladungsabsorptionsschicht 24 über die Kontaktschicht 36, die eigenleitende Halbleiterschicht 37, die aktive Schicht 36 und die halbisolierende Schicht 35, um eine elektrische Verbindung zwischen der Source-Elektrode 28 und der Ladungsabsorptionsschicht 24 herzustellen. Der Bereich des Ohmschen Kontaktes 34a auf der Drain-Seite erstreckt sich von der Drain-Elektrode 34 nach unten zu einem Teil der Pufferschicht 22a über die Kontaktschicht 38, die eigenleitende Halbleiterschicht 37, die aktive Schicht 36 und die halbisolierende Schicht 35.
  • Anschließend wird, um zu verhindern, dass ein Strom in der Kontaktschicht 38 in eine Richtung parallel zu einem Fließen eines Stroms in der aktiven Schicht 36 fließt, mit anderen Worten ausgedrückt, um zu verhindern, dass eine sogenannte parallele Stromleitung auftritt, wie dies in 6E dargestellt ist, die Kontaktschicht 38, die in einem Bereich vorhanden ist, in dem die Gate-Elektrode 32 ausgebildet ist, bis zu so einem Grad selektiv entfernt, dass wenigstens ein entsprechender Oberflächenbereich der eigenleitenden Halbleiterschicht 37 freigelegt ist. Solch ein selektives Entfernen der Kontaktschicht 38 kann durch Ausbilden einer Widerstandsschicht, die durch ein fotolithografisches Verfahren eine vorgegebene Strukturierung aufweist und durch anschließendes Ätzen unter Verwendung der auf diese Weise gebildeten Widerstandsschicht als eine Maskierungsschicht erzielt werden. In dem in 6E dargestellten Beispiel wird die eigenleitende Halbleiterschicht 37 unter der Kontaktschicht 38 bis zur Hälfte in ihrer Dickerichtung geätzt.
  • Anschließend wird die Gate-Elektrode 32 auf der freigelegten eigenleitenden Halbleiterschicht 37 mit beispielsweise Al (Aluminium) ausgebildet. Als Ergebnis wird der Verbundhalbleiter-FET 400, der in 5 dargestellt ist, fertiggestellt.
  • Wie dies voranstehend beschrieben worden ist, weisen die Verbundhalbleiter-FET 100, 200, 300 und 400, die in Übereinstimmung mit der vorliegenden Erfindung hergestellt werden, jeweils die Ladungsabsorptionsschicht 24 in elektrischer Verbindung mit der Source-Elektrode 28 zwischen der aktiven Schicht 26 (oder der aktiven Schicht 36) unter der Source-Elektrode 28 und dem halbisolierenden Verbundhalbleiter-Substrat 22 (oder der Pufferschicht 22a) auf, wodurch ein Loch eines Elektronen-Loch-Paares, das durch Stoßionisation in der aktiven Schicht 26 (oder der aktiven Schicht 36) erzeugt wird, in der Ladungsabsorptionsschicht 24 absorbiert wird und anschließend über die Source-Elektrode 28 und Source-Verkabelung (in der Figur nicht dargestellt), die mit der Source-Elektrode 28 verbunden ist, nach außen von dem Verbundhalbleiter-FET emittiert wird. Dadurch wird dementsprechend gesteuert und verhindert, dass Löcher, die nachteilige Effekte auf die Strom-Spannungs-Charakteristik von Verbundhalbleiter-FET nach sich ziehen, in dem halbisolierenden Substrat akkumuliert werden.
  • Solch ein Phänomen wird in Bezug auf 5B beschrieben. 5B illustriert in schematischer Form eine Bandstruktur eines Abschnittes der Linie 5B-5B' des in 5A dargestellten Verbundhalbleiter-FET.
  • Der Vorspannungszustand einer jeden Elektrode in 5B ist ein allgemeiner Betriebsvorspannungszustand, wobei das Source-Potential (Vs) geerdet wird (das heißt, 0 V), das Gate-Potential –1 V beträgt und das Drain-Potential (Vd) 10 V beträgt. Löcher, die in der aktiven Schicht 26 oder 36 (bei der es sich um eine n-Typ-Verbundhalbleiter-Schicht handelt) durch Stoßionisation erzeugt worden sind, werden in der Ladungsabsorptionsschicht 24 absorbiert (sie wandern in eine Richtung, die in 5B durch einen Pfeil angezeigt ist). Dementsprechend bleibt, selbst wenn ein Elektronen-Loch-Paar durch Stoßionisation erzeugt wird, die Breite der Verarmungsschicht der Gate-Source-Oberfläche nahezu unverändert, und der Querschnittsbereich der Kanäle variiert wenig. Dementsprechend kann das Auftreten von Knickstellen in der Abhängigkeit von Id (des Drain-Stroms), der durch den Kanal fließt, von Vd (der Drain-Spannung) niedrig gehalten werden.
  • BEISPIEL 2
  • In einem zweiten Beispiel der vorliegenden Erfindung werden, um weiterhin sicherzustellen, dass die Source-Elektrode und die Ladungsabsorptionsschicht (die aus einer p-Typ-Verbundhalbleiter-Schicht gebildet ist, wenn die aktive Schicht eine n-Typ-Verbundhalbleiter-Schicht ist) elektrisch miteinander verbunden sind, sowohl eine (i) zusätzliche Elektrode zum Herstellen einer Verbindung zwischen der Source-Elektrode und der Ladungsabsorptionsschicht als auch (ii) eine Verbindungselektrode zum Herstellen einer elektrischen Verbindung zwischen der zusätzlichen Elektrode und der Source-Elektrode ausgebildet.
  • Die 7 bis 10 illustrieren jeweils schematisch die Querschnitte der Verbundhalbleiter-FET 500, 600, 700 und 800 des vorliegenden Beispiels. Diese FET des vorliegenden Beispiels sind in ihrer grundlegenden Struktur den Verbundhalbleiter-FET 100, 200, 300, 400 und 500 des ersten Beispiels jeweils ähnlich, mit der Ausnahme, dass sie eine andere Elektrodenstruktur auf der FET-Source-Seite haben. Darüber hinaus werden die Verbundhalbleiter-FET des vorliegenden Beispiels auf im Wesentlichen dieselbe Weise hergestellt wie die Verbundhalbleiter-FET des ersten Beispiels, mit der Ausnahme, dass zusätzliche Schritte des Ausbildens einer zusätzlichen Elektrode und einer Verbindungselektrode durchgeführt werden. Strukturbildenden Elementen der Verbundhalbleiter-FET des vorliegenden Beispiels, die im Wesentlichen in ihrer Funktion den Verbundhalbleiter-FET des ersten Beispiels entsprechen, wurden dieselben Referenznummern zugewiesen, und ihre ausführliche Beschreibung wird an dieser Stelle weggelassen.
  • In jedem der Verbundhalbleiter-FET 500, 600, 700 und 800, die in den 7, 8, 9 und 10 dargestellt sind, wird die Source-Elektrode 28 auf der aktiven Schicht 26 (die n-Typ-Verbundhalbleiter-Schicht), die die Ladungsabsorptionsschicht 24 überlappt, ausgebildet, wodurch ein Ohmscher Kontakt mit der aktiven Schicht 26 hergestellt wird. Die zusätzliche Elektrode 52 wird auf der aktiven Schicht 26, die über der Ladungsabsorptionsschicht 24 angeordnet ist, ausgebildet und befindet sich somit neben der Source-Elektrode 28. Die zusätzliche Elektrode 52 wird elektrisch mit der Ladungsabsorptionsschicht 24 verbunden. Darüber hinaus wird die zusätzliche Elektrode 52 über die Verbindungselektrode 54 elektrisch mit der Source-Elektrode 28 verbunden. Die Source-Elektrode 28 wird auf einer Seite der zusätzlichen Elektrode 52, die der Gate-Elektrode 32 zugewandt ist, ausgebildet.
  • Aufgrund der Bereitstellung der zusätzlichen Elektrode 52 sind, selbst wenn der Bereich des Ohmschen Kontaktes 28a der Source-Elektrode 28 die Ladungsabsorptionsschicht 24 nicht erreichen kann, die Source-Elektrode 28 und die Ladungsabsorptionsschicht 24 über die zusätzliche Elektrode 52 und ihren Bereich des Ohmschen Kontaktes 52a elektrisch miteinander verbunden. Im Gegensatz dazu stellt in dem Fall, in dem der Bereich des Ohmschen Kontaktes 28a der Source-Elektrode 28 die Ladungsabsorptionsschicht 24 erreicht, die Bereitstellung der zusätzlichen Elektrode 52 einen Effekt des Reduzierens des elektrischen Widerstandes zwischen der Source-Elektrode 28 und der Ladungsabsorptionsschicht 24 zu einem höheren Maß sicher.
  • Die zusätzliche Elektrode 52 kann unter Verwendung von beispielsweise AuZn (eutektische Legierung aus Au und Zu, wie AuGe) ausgebildet werden. Die zusätzliche Elektrode 52 kann vor oder nach dem Schritt des Ausbildens der Source-Elektrode 28, der Drain-Elektrode 34 oder der Gate-Elektrode 32 ausgebildet werden. Im Allgemeinen ist es, um einen tieferen Bereich des Ohmschen Kontaktes auszubilden, erforderlich, dass Wärmebehandlung bei höheren Temperaturen durchgeführt wird. Dementsprechend geht der Ausbildung der zusätzlichen Elektrode 52 vorzugsweise voraus, dass die Source- und die Drain-Elektrode 28 und 34 ausgebildet werden. So wird beispielsweise, nachdem die zusätzliche Elektrode 52 mit AuZn ausgebildet wird, der Bereich des Ohmschen Kontaktes 52a durch eine Wärmebehandlung, die bei ungefähr 350°C durchgeführt wird, ausgebildet. Zn neigt dazu, in einen Verbundhalbleiter der GaAs-Gruppe zu diffundieren und ist in der Lage, verglichen mit der AuGe-Gruppe einen Ohmschen Kontakt bei niedrigeren Temperaturen herzustellen. Anschließend werden die Source-Elektrode 28 und die Drain-Elektrode 34 mit AuGe ausgebildet, und es wird eine Wärmebehandlung bei ungefähr 450°C durchgeführt, um die Bereiches des Ohmschen Kontaktes 28a und 34a auszubilden.
  • Die Verbindungselektrode 54 kann unter Verwendung von beispielsweise Ti/Au ausgebildet werden. Die Verbindungselektrode 54 kann vor oder nach dem Schritt des Ausbildens einer Gate-Elektrode 32 ausgebildet werden. Es wird bevorzugt, dass, nachdem die Gate-Elektrode 32 ausgebildet wird, die Verbindungselektrode gleichzeitig mit dem Schritt des Ausbildens der Source-Verdrahtung (in der Figur nicht dargestellt) durchgeführt wird, um der Source-Elektrode 28 Source-Signale bereitzustellen. Mit anderen Worten bedeutet dies, dass es durch das Verwenden einer Struktur, bei der ein Teil der Source-Verdrahtung als die Verbindungselektrode 54 ausgebildet wird, möglich wird, die Herstellungsschritte zu vereinfachen.
  • In Bezug auf 11 wird ein Querschnitt eines Verbundhalbleiter-FET 900, der in Übereinstimmung mit einem dritten Beispiel hergestellt wird, schematisch dargestellt. Der Verbundhalbleiter-FET 900 des vorliegenden Beispiels, sowie die Verbundhalbleiter-FET des ersten und des zweiten Beispiels unterscheiden sich hinsichtlich ihrer Elektrodenstruktur auf der Source-Seite. In dem Verbundhalbleiter-FET des zweiten Beispiels werden die zusätzliche Elektrode 52 und die Ladungsabsorptionsschicht 24 über den Bereich des Ohmschen Kontaktes 52a elektrisch miteinander verbunden. Im Gegensatz dazu wird in dem Verbundhalbleiter-FET des vorliegenden Beispiels ein Kontaktloch 58 in einer Halbleiterschicht (oder einer Halbleiter-Laminatstruktur) über der Ladungsabsorptionsschicht 24 ausgebildet, und es wird ein Ende einer zusätzlichen Elektrode 52' in dem Kontaktloch 58 elektrisch mit der Ladungsabsorptionsschicht 24 verbunden. Das andere Ende der zusätzlichen Elektrode 52' wird über die Verbindungselektrode 54, wie dies in der zweiten Ausführungsform der Fall ist, elektrisch mit der Source-Elektrode 34 verbunden.
  • Der Verbundhalbleiter-FET 900 ist in seiner grundlegenden Struktur dem Verbundhalbleiter-FET 400 der zweiten Ausführungsform (5A) ähnlich, weist jedoch eine andere Elektrodenstruktur auf der FET-Source-Seite auf. Darüber hinaus wird der Verbundhalbleiter-FET 900 auf im Wesentlichen die gleiche Art und Weise hergestellt wie der Verbundhalbleiter-FET 400 des zweiten Beispiels mit Ausnahme der Schritte zum Ausbilden des Kontaktloches 58 und der zusätzlichen Elektrode 52'. Strukturbildenden Elementen des Verbundhalbleiter-FET 900, die im Wesentlichen ihrer Funktion nach dem Verbundhalbleiter-FET 400 des zweiten Beispiels entsprechen, wurden die gleichen Referenznummern zugewiesen, und ihre ausführliche Beschreibung wird an dieser Stelle weggelassen.
  • Im Folgenden wird ein erstes Herstellungsverfahren zum Herstellen des Verbundhalbleiter-FET 900 beschrieben.
  • Zunächst einmal wird, wie dies in den 6A bis 6C dargestellt ist, auf dem halbisolierenden Substrat 22 einschließlich der Pufferschicht 22a sequenziell die Ladungsabsorptionsschicht 24, die halbisolierende Schicht 35, die aktive Schicht 36, die eigenleitende Halbleiter-Schicht 37 und die Kontaktschicht 38 ausgebildet.
  • Anschließend wird, wie dies in 12A dargestellt ist, eine Widerstandsschicht mit einer Öffnung an einer Position, an der das Kontaktloch 58 ausgebildet wird, über die gesamte Oberfläche des Substrates 22, auf dem die voranstehend erwähnten Schichten ausgebildet sind, aufgetragen. Über die Widerstandsschicht 60, die als eine Maskierung fungiert, werden die Kontaktschicht 38, die eigenleitende Halbleiterschicht 37, die aktive Schicht 36 und die halbisolierende Schicht 35 einem Ätzen bis zu solch einem Maß unterzogen, dass wenigstens die Oberfläche der Ladungsabsorptionsschicht 24 freigelegt wird, wodurch das Kontaktloch 58 ausgebildet wird. Solch ein Ätzschritt kann mittels eines bekannten Nassätz- oder Trockenätzverfahrens durchgeführt werden.
  • Als Nächstes wird, wie dies in 12B dargestellt ist, nachdem die Widerstandsschicht 60 entfernt wurde, die zusätzliche Elektrode 52', die in dem Kontaktloch 58 einen Ohmschen Kontakt mit der Ladungsabsorptionsschicht 24 eingeht, ausgebildet. Wie dies in der Figur dargestellt ist, wird das Kontaktloch 58 nicht notwendigerweise mit der zusätzlichen Elektrode 52' gefüllt. Die zusätzliche Elektrode 52' stellt eine elektrische Verbindung mit der Ladungsabsorptionsschicht 24 in wenigstens einem Teil in dem Kontaktloch 58 her, was ausreichend sein wird. Daran schließt sich das Ausbilden der Source- und der Drain-Elektroden 28 und 34 mit Ohmschen Kontakt in spezifizierten Bereichen auf der Kontaktschicht 38 an. Die Source-Elektrode 28 wird über der Ladungsabsorptionsschicht 24 und auf der Gate-Seite (auf der Drain-Seite) in Bezug auf die zusätzliche Elektrode 52' ausgebildet. Solch ein Herstellungsschritt kann unter Verwendung desselben Materials und desselben Verfahrens wie in dem Schritt, der in 6D dargestellt ist, durchgeführt werden.
  • Anschließend wird, wie dies in 6E dargestellt ist, um das Auftreten von paralleler Stromleitung in der Kontaktschicht 38 (die n-GaAs-Schicht) zu verhindern, die Kontaktschicht, die in einem Bereich vorhanden ist, in dem die Gate-Elektrode 32, die ausgebildet wird, so lange geätzt, bis die eigenleitende Halbleiterschicht 37 erreicht wird, oder bis zu einem solchen Ausmaß, dass wenigstens eine Oberfläche der eigen leitenden Halbleiterschicht 37 freigelegt wird. Daran schließt sich die Ausbildung der Gate-Elektrode auf der freigelegten Oberfläche der eigenleitenden Halbleiterschicht 37 (siehe 12C) an.
  • Schließlich wird die Verbindungselektrode 54 zum Herstellen einer elektrischen Verbindung zwischen der zusätzlichen Elektrode 52' und der Source-Elektrode 28 ausgebildet, um den in 11 dargestellten Verbundhalbleiter-FET 900 fertigzustellen.
  • Im Folgenden wird ein zweites Herstellungsverfahren zum Herstellen des Verbundhalbleiter-FET 900 des dritten Beispiels beschrieben. Der Verbundhalbleiter-FET 900 kann mit einer anderen Abfolge als der hergestellt werden, die in Bezug auf die 12A bis 12c beschrieben worden ist.
  • Ähnlich wie bei dem voranstehend beschriebenen ersten Herstellungsverfahren werden, wie dies in den 6A bis 6C dargestellt ist, auf dem halbisolierenden Substrat 22 einschließlich der Pufferschicht 22a sequenziell die Ladungsabsorptionsschicht 24, die halbisolierende Schicht 35, die aktive Schicht 36, die eigenleitende Halbleiterschicht 37 und die Kontaktschicht 38 ausgebildet.
  • Anschließend werden die Source-Elektrode 28 und der Kontaktbereich 28a sowie die Drain-Elektrode 34 und der Kontaktbereich 34a ausgebildet. Im Anschluss daran werden die Kontaktschicht 38, die in dem Bereich vorhanden ist, in dem die zusätzliche Elektrode 52' ausgebildet ist, die eigenleitende Halbleiterschicht 37, die aktive Schicht 36 und die halbisolierende Schicht 35 einem Ätzen unterzogen, um das Kontaktloch 58 auszubilden. Darüber hinaus wird die Kontaktschicht 38, in die einem Bereich vorhanden ist, in dem die Gate-Elektrode 32 ausgebildet ist, so lange geätzt, bis die eigenleitende Halbleiterschicht 37 erreicht wird, oder bis zu solch einem Ausmaß, dass wenigstens eine Oberfläche der eigenleitenden Halbleiterschicht 37 freigelegt ist. Diese Ätzschritte des Ätzens der Kontaktschicht 38 in den Bereichen, die für die Ausbildung der Gate- und der zusätzlichen Elektrode 32 und 52' verwendet werden, können in demselben Schritt durchgeführt werden.
  • Als Nächstes wird beispielsweise Titan (Ti)/Platin (Pt)/Gold (Au) einer Dampfabscheidung unterzogen, um die zusätzliche Elektrode 52' und die Gate-Elektrode 32 auszubilden. Durch Verwenden von Ti/Pt/Au als das Material zum Ausbilden dieser Elektroden 52' und 32 wird ein Ohmscher Kontakt zwischen der ersten Halbleiterschicht 24, aus beispielsweise p-GaAs und der zusätzlichen Elektrode 52' hergestellt, und es wird ein Schottky-Kontakt zwischen der eigenleitenden Halbleiterschicht 37 aus beispielsweise i-In0,48Ga0,52P und der Gate-Elektrode 32 hergestellt.
  • Die Verwendung des zweiten Herstellungsverfahrens ermöglicht es, die Gate-Elektrode 32 und die zusätzliche Elektrode 52' in demselben Schritt auszubilden, wodurch ein Vorteil des Vereinfachens der Herstellungsschritte bereitgestellt wird.
  • In Übereinstimmung mit dem Verbundhalbleiter-FET 900 des dritten Beispiels sind, selbst wenn der Bereich des Ohmschen Kontaktes 28a der Source-Elektrode 28 nicht die Ladungsabsorptionsschicht 24 erreicht, die Source-Elektrode 28 und die Ladungsabsorptionsschicht 24 über die zusätzliche Elektrode 52' elektrisch miteinander verbunden, wie dies der Fall mit den Verbundhalbleiter-FET der zweiten Ausführungsform ist. Darüber hinaus wird in dem Verbundhalbleiter-FET 900 die zusätzliche Elektrode 52' so ausgebildet, dass sie sich in direktem Kontakt mit einer freigelegten Oberfläche der Ladungsabsorptionsschicht 24 in dem Kontaktloch 58 befindet, wodurch die elektrische Verbindung zwischen der zusätzlichen Elektrode 52' und der Ladungsabsorptionsschicht 24 im Vergleich zu den Verbundhalbleiter-FETs des zweiten Beispiels zu einem größeren Ausmaß sichergestellt wird.
  • Zusätzlich zu der Struktur, die in 11 dargestellt ist, kann der Verbundhalbleiter-FET des dritten Beispiels die Strukturen der Verbundhalbleiter-FETs des zweiten Beispiels verwenden, die in den 7 bis 9 dargestellt sind. Genauer gesagt, kann ein anderer Verbundhalbleiter-FET des dritten Beispiels durch Ersetzen der zusätzlichen Elektrode 52 und des Bereiches des Ohmschen Kontaktes 52a in einem jeden Verbundhalbleiter-FET 500, 600 und 700 mit der zusätzlichen Elektrode 52', die in dem Kontaktloch 58 ausgebildet wird, erzielt werden.
  • Wie die Verbundhalbleiter-FET des ersten und des zweiten Beispiels erfährt der Verbundhalbleiter-FET der dritten Ausführungsform keine Knickstellen in seiner Strom-Spannungs-Charakteristik, wodurch ein hoch zuverlässiger Betrieb erzielt werden kann.
  • BEISPIEL 4
  • In Bezug auf 13 wird schematisch ein Querschnitt eines Verbundhalbleiter-FET 1000, der in Übereinstimmung mit einem vierten Beispiel hergestellt wird, dargestellt. Der Verbundhalbleiter-FET 1000 unterscheidet sich von dem Verbundhalbleiter-FET 900 des dritten Beispiels dahingehend, dass er eine Halbleiterschicht 62 eines Leitfähigkeitstyps hat, der zu einer Halbleitschicht, von der die Ladungsabsorptionsschicht 24 ausgebildet wird, entgegengesetzt ist. Den strukturbildenden Elementen des Verbundhalbleiter-FET 1000, die im Wesentlichen ihrer Funktion nach dem Verbundhalbleiter-FET 900 entsprechen, wurden dieselben Referenznummern zugewiesen, und ihre ausführliche Beschreibung wird an dieser Stelle weggelassen.
  • Der Verbundhalbleiter-FET 1000, der auf der Ladungsabsorptionsschicht 24 die n-Typ-Verbundhalbleiter-Schicht 62 mit dem der Ladungsabsorptionsschicht 24 entgegengesetzten Leitfähigkeitstyp hat, kann auf die folgende Weise ausgebildet werden.
  • Wie dies in 6A dargestellt ist, wird die Ladungsabsorptionsschicht 24, die eine p-Typ-Verbundhalbleiter-Schicht (beispielsweise eine p-GaAs-Schicht mit einer Dicke von ungefähr 50 nm) umfasst, auf einer halbisolierenden Oberfläche des halbisolierenden Substrats 22 einschließlich der Pufferschicht 22a abgeschieden. Die n-Typ-Verbundhalbleiter-Schicht 62 (beispielsweise eine n-GaAs-Schicht mit einer Dicke von ungefähr 50 nm) wird epitaktisch auf die Ladungsabsorptionsschicht 24 aufgewachsen. Anschließend wird auf dieselbe Weise, wie dies in 6B dargestellt ist, ein fotolithografisches Verfahren angewendet, um die n-Typ-Verbundhalbleiter-Schicht 62 und die Ladungsabsorptionsschicht 24 zu derselben Form zu strukturieren.
  • Anschließend werden das Kontaktloch 58, die zusätzliche Elektrode 28, die Gate-Elektrode 32, die Drain-Elektrode 34 und die Verbindungselektrode 54 in Übereinstimmung mit entweder dem ersten oder dem zweiten Herstellungsverfahren des dritten Beispiels ausgebildet, um den Verbundhalbleiter-FET 1000 fertigzustellen.
  • In dem Verbundhalbleiter-FET 1000, der in 13 dargestellt ist, ist das Kontaktloch 58 so ausgebildet, dass eine Oberfläche der n-Typ-Verbundhalbleiter-Schicht 62 freigelegt ist, und die zusätzliche Elektrode 52' ist so ausgebildet, dass sie in Kontakt mit der n-Typ-Verbundhalbleiter-Schicht 62 ist. In Übereinstimmung mit der Ausführungsform der vorliegenden Erfindung wird eine Anordnung gebildet, bei der, wie bei dem Verbundhalbleiter-FET 1100, der in 14 dargestellt ist, das Kontaktloch 58 so ausgebildet ist, dass wenigstens eine Oberfläche der Ladungsabsorptionsschicht 24 freigelegt ist und die zusätzliche Elektrode 52' ist so ausgebildet, dass sie in direktem Kontakt mit der Ladungsabsorptionsschicht 24 ist.
  • Wie die Verbundhalbleiter-FET der voranstehend beschriebenen Beispiele ist in dem Verbundhalbleiter-FET der Ausführungsform die Ladungsabsorptionsschicht 24 unter der Source-Elektrode vorhanden, so dass die Breite einer Verarmungsschicht der Gate-Source-Oberfläche nach dem Auftreten der Stoßionisation wenig variiert, wodurch das Erzeugen einer Knickstelle in der Strom-Spannungs-Kurve gesteuert und verhindert wird.
  • Wenn darüber hinaus die n-Typ-Verunreinigungskonzentration der n-Typ-Verbundhalbleiter-Schicht 62, die auf der Ladungsabsorptionsschicht 24, welche eine p-Typ-Verbundhalbleiterschicht umfasst, ausreichend hoch eingerichtet wird, ermöglicht es diese Anordnung, dass die Entstehung einer Verarmungsschicht an der Seite der Ladungsabsorptionsschicht 24 der aktiven Schicht 36 verhindert wird, selbst dann, wenn die p-Typ-Verunreinigungskonzentration der Ladungsabsorptionsschicht 24 hoch ist, wodurch ein weiterer Anstieg des Source-Wiederstandes (das heißt, des elektrischen Widerstandes zwischen der aktiven Schicht 36 und der Source-Elektrode 28) verhindert wird. Im Ergebnis ist insbesondere der Verbundhalbleiter-FET der vorliegenden Ausführungsform in der Lage, eine ausreichende Verstärkung sicherzustellen, wenn dieser in Hochfrequenzbereichen betrieben wird.
  • Die Struktur des Verbundhalbleiter-FET der vorliegenden Ausführungsform ist nicht auf die beschränkt, die in 14 dargestellt ist. Es kann ein weiterer Verbundhalbleiter-FET der vorliegenden Ausführungsform erzielt werden, indem eine n-Typ-Verbundhalbleiter-Schicht auf der Ladungsabsorptionsschicht 24 in jedem der voranstehend beschrieben ersten bis dritten Beispiele ausgebildet wird. Mit anderen Worten bedeutet dies, dass durch Ausbilden einer weiteren Halbleiterschicht (eine n-Typ-Halbleiterschicht) eines zu der Ladungsabsorptionsschicht entgegensetzten Leitfähigkeitstyps auf einer Ladungsabsorptionsschicht ermöglicht wird, die Entstehung einer Verarmungsschicht in der aktiven Schicht mit Hilfe einer solchen weiteren Halbleiterschicht, die auf der Ladungsabsorptionsschicht ausgebildet wird, selbst dann zu steuern und zu verhindern, wenn die Verunreinigungs-(p-Typ)konzentration der Ladungsabsorptionsschicht hoch ist. Dadurch wird es möglich, das Entstehen einer Knickstelle in der Strom-Spannungs-Charakteristik des Verbundhalbleiter-FET zu steuern, während der Source-Widerstand reduziert wird. Dementsprechend wird es möglich, einen FET für eine hohe Leistungsverstärkung zu erzielen, der in der Lage ist, eine ausreichend hohe Verstärkung und einen Leistungsausgang während des Betriebs in Hochfrequenzbereichen zu gewährleisten.
  • Obgleich der MISFET, der für die Ausführungsform beschrieben worden ist, eine Gate-Elektrode auf der eigenleitenden Verbundhalbleiter-Schicht (der i-In0,48Ga0,52P-Schicht) aufweist, ist die vorliegende Erfindung auch auf einen Verbundhalbleiter-FET anwendbar, der eine andere Struktur aufweist. So können beispielsweise in einem Verbundhalbleiter-FET ohne einen Heteroübergang, in einem Verbundhalbleiter-FET der eine andere Verbundhalbleiter-Schicht als InGaP und GaAs aufweist, und einem FET mit Übergang mit einer Gate-Struktur, die einen p-n-Übergang verwendet, dieselben Effekte wie in der Ausführungsform erzielt werden, indem unter einer n-Typ-Leitungsschicht eine p-Typ-Verbundhalbleiter-Schicht ausgebildet wird, die in der Lage ist, Löcher zu absorbieren, die in einer n-Typ-Verbundhalbleiterschicht erzeugt wurden.
  • Obgleich in den Verbundhalbleiter-FET der voranstehend beschriebenen Ausführungsform die Ladungsabsorptionsschicht (die eine p-Typ-Halbleiterschicht ist) nur auf der Source-Seite ausgebildet wird, kann sie (die Ladungsabsorptionsschicht) auch unter der aktiven Schicht, die unter der Gate-Elektrode angeordnet ist, vorhanden sein. In dem Fall, in dem die Ladungsabsorptionsschicht jedoch unter der aktiven Schicht, die unter der Gate-Elektrode angeordnet ist, ausgebildet wird, kommt es zu keiner Bewegung von Löchern in Richtung des Drains, da in einem FET, der eine aktive Schicht des n-Typs hat, eine positive Spannung an die Drain-Seite angelegt wird, was zum Ergebnis hat, dass kein Effekt von sich entfernenden Löchern zustande kommt.
  • Die vorliegende Erfindung stellt einen Verbundhalbleiter-FET bereit, der eine Ladungsabsorptionsschicht (die typischerweise eine p-Typ-Verbundhalbleiter-Schicht ist) unter einer aktiven Schicht (die typischerweise eine n-Typ-Verbundhalbleiter-Schicht ist), hat, was zum Ergebnis hat, dass, selbst wenn ein Elektronen-Loch-Paar durch Stoßionisation in der aktiven Schicht erzeugt wird, die Ladungsabsorptionsschicht eine unnötige Ladung absorbiert (eine Ladung des Elektronen-Loch-Paares, die nicht als ein Träger fungiert, typischerweise ein Loch). Dementsprechend wird die Anderung der Breite der Verarmungsschicht der Gate-Source-Oberfläche, die durch solche unnötigen Ladungen verursacht wird, gesteuert und daran gehindert, aufzutreten. Als Ergebnis wird die Entstehung von Knickstellen in der Strom-Spannungs-Charakteristik des Verbundhalbleiter-FET gesteuert und daran gehindert, aufzutreten.
  • Darüber hinaus wird die aktive Schicht durch epitaktisches Aufwachsen ausgebildet, wodurch es möglich wird, eine Schicht mit einer höheren Verunreinigungskonzentration und einer geringeren Dicke verglichen mit aktiven Schichten, die durch Ionenimplantation ausgebildet werden, zu erzielen, und zusätzlich dazu ist es möglich, die Verunreinigungskonzentration auf genaue Weise zu steuern. Dementsprechend können Verbundhalbleiter-FET erzielt werden, die eine höhere Charakteristik als herkömmliche Verbundhalbleiter-FET aufweisen. Insbesondere wird es durch Ausbilden einer eigenleitenden Verbundhalbleiter-Schicht (die eine halbisolierende Verbundhalbleiter-Schicht ist), die als eine Isolationsschicht in dem MISFET fungiert, durch die Verwendung einer epitaktisch aufgewachsenen Schicht, möglich, die Durchbruchspannung von Verbundhalbleiter-FET zu verbessern. Darüber hinaus wird es durch die Verwendung von Halbleiterschichten, die durch epitaktisches Aufwachsen als eine Ladungsabsorptionsschicht oder eine Halbleiter-Laminatstruktur ausgebildet werden, möglich, die Charakteristik von FET weiterhin zu verbessern.
  • Dementsprechend stellt die vorliegende Erfindung einen Verbundhalbleiter-FET bereit, der vorzugsweise als ein FET mit hoher Durchbruchspannung für eine hohe Leistungsverstärkung verwendet wird und ein Verfahren zum Herstellen desselben bereit.

Claims (10)

  1. Verbundhalbleiter-Feldeffekttransistor (1100), der umfasst: ein Verbundhalbleiter-Substrat (22), das eine halbisolierende Oberfläche hat; eine Ladungsabsorptionsschicht (24), die eine Verbundhalbleiter-Schicht eines ersten Leitfähigkeitstyps enthält, die in einem Teil des Verbundhalbleiter-Substrats (22) vorhanden ist; eine Halbleiter-Schichtstruktur (35, 36, 37, 38), die wenigstens eine aktive Schicht (36) mit einer Verbundhalbleiter-Schicht eines zweiten Leitfähigkeitstyps, die auf der Ladungsabsorptionsschicht (24) vorhanden ist, und einen Bereich der halbisolierenden Fläche einschließt, in dem die Ladungsabsorptionsschicht (24) nicht ausgebildet ist: eine Source-Elektrode (28), die auf der Halbleiter-Laminatstruktur (26; 36) vorhanden ist und sich über der Ladungsabsorptionsschicht (24) befindet, wobei die Source-Elektrode (28) elektrisch mit der Ladungsabsorptionsschicht (24) verbunden ist; eine Drain-Elektrode (34), die auf der Halbleiter-Schichtstruktur (36) vorhanden ist und sich über dem Bereich befindet, in dem die Ladungsabsorptionsschicht (24) nicht vorhanden ist; und eine Gate-Elektrode (32), die zwischen der Source-Elektrode (28) und der Drain-Elektrode (34) ausgebildet ist; dadurch gekennzeichnet, dass eine weitere Verbundhalbleiter-Schicht (62) des zweiten Leitfähigkeitstyps auf der Ladungsabsorptionsschicht vorhanden und gegenüber der aktiven Schicht (36) durch eine Schicht (35) isoliert ist; und dass die Halbleiter-Schichtstruktur (36), die eine Epitaxiestruktur aufweist, über der Ladungsabsorptionsschicht (24), über der weiteren Verbundhalbleiter-Schicht (62) des zweiten Leitfähigkeitstyps und über dem Bereich vorhanden ist, in dem die Ladungsabsorptionsschicht (24) nicht vorhanden ist.
  2. Verbundhalbleiter-Feldeffekttransistor nach Anspruch 1, der des Weiteren umfasst: eine zusätzliche Elektrode, die auf der Halbleiter-Schichtstruktur vorhanden ist; einen Bereich Ohmschen Kontakts, der sich von der zusätzlichen Elektrode zu der Ladungsabsorptionsschicht durch die Halbleiter-Schichtstruktur erstreckt; und eine Verbindungselektrode, die die zusätzliche Elektrode und die Source-Elektrode elektrisch verbindet.
  3. Verbundhalbleiter-Feldeffekttransistor nach Anspruch 1, der des Weiteren umfasst: ein Kontaktloch, das in einem Teil der Halbleiter-Schichtstruktur vorhanden ist, wobei sich das Kontaktloch zu der Ladungsabsorptionsschicht erstreckt; eine zusätzliche Elektrode, die elektrisch mit der Ladungsabsorptionsschicht in dem Kontaktloch verbunden ist; und eine Verbindungselektrode, die die zusätzliche Elektrode und die Source-Elektrode elektrisch verbindet.
  4. Verfahren zur Herstellung eines Verbundhalbleiter-Feldeffekttransistors (1100), das die folgenden Schritte umfasst: Bereitstellen eines Verbundhalbleiter-Substrats (22) mit einer halbisolierenden Fläche; Ausbilden einer Ladungsabsorptionsschicht (24), die eine Verbundhalbleiter-Schicht eines ersten Leitfähigkeitstyps enthält, in einem Teil des Verbundhalbleiter-Substrats (22); Ausbilden einer Halbleiter-Schichtstruktur (35, 36, 37, 38), die wenigstens eine aktive Schicht (36) mit einer Verbundhalbleiter-Schicht eines zweiten Leitfähigkeitstyps, die die Ladungsabsorptionsschicht (24) abdeckt, und einen Bereich der halbisolierenden Fläche einschließt, in dem die Ladungsabsorptionsschicht (24) nicht ausgebildet ist; Ausbilden einer elektrisch mit der Ladungsabsorptionsschicht (24) verbundenen Source-Elektrode (28) auf der Halbleiter-Schichtstruktur (36) über der Ladungsabsorptionsschicht (24) befindlich; Ausbilden einer Drain-Elektrode (34) auf der Halbleiter-Schichtstruktur (36), die sich über dem Bereich befindlich, in dem die Ladungsabsorptionsschicht (24) nicht ausgebildet ist; und Ausbilden einer Gate-Elektrode (32) zwischen der Source-Elektrode (28) und der Drain-Elektrode (34); dadurch gekennzeichnet, dass die Halbleiter-Schichtstruktur (36) durch Epitaxie ausgebildet wird; dass das Verfahren des Weiteren die folgenden Schritte umfasst: Ausbilden einer weiteren Verbundhalbleiter-Schicht (62) des zweiten Leitfähigkeitstyps, die gegenüber der aktiven Schicht durch eine Schicht (35) isoliert ist, auf der Ladungsabsorptionsschicht (24), und Strukturieren der zweiten Verbundhalbleiter-Schicht (62) des zweiten Leitfähigkeitstyps in die gleiche Form wie die Ladungsabsorptionsschicht (24); und dass die Ladungsabsorptionsschicht (24), die durch die strukturierte weitere Verbundhalbleiter-Schicht (62) des zweiten Leitfähigkeitstyps abgedeckt wird, und der Bereich, in dem die Ladungsabsorptionsschicht (24) nicht ausgebildet ist, durch die durch Epitaxie aufgewachsene Halbleiter-Schichtstruktur (36) abgedeckt werden.
  5. Verfahren nach Anspruch 4, wobei der Schritt der Ausbildung der Ladungsabsorptionsschicht das selektive Implantieren von Verunreinigungsionen des ersten Leitfähigkeitstyps in einen vorgegebenen Bereich des Verbundhalbleiter-Substrats einschließt.
  6. Verfahren nach Anspruch 4, wobei der Schritt der Ausbildung der Ladungsabsorptionsschicht einschließt: epitaktisches Aufwachsen der Verbundhalbleiter-Schicht des ersten Leitfähigkeitstyps auf die halbisolierende Fläche des Verbundhalbleiter-Substrats; und Strukturieren der Verbundhalbleiter-Schicht des ersten Leitfähigkeitstyps in eine vorgegebene Form.
  7. Verfahren nach Anspruch 4, wobei der Schritt der Ausbildung der Halbleiter-Schichtstruktur einschließt: epitaktisches Aufwachsen der aktiven Schicht; epitaktisches Aufwachsen einer eigenleitenden (intrinsic) Verbundhalbleiter-Schicht auf die aktive Schicht; und epitaktisches Aufwachsen einer Kontaktschicht mit einer Verbundhalbleiter-Schicht des zweiten Leitfähigkeitstyps auf der eigenleitenden Verbundhalbleiter-Schicht, wobei der Schritt der Ausbildung der Drain-Elektrode einschließt: Ausbilden einer Drain-Elektrode auf der Kontaktschicht; und Ausbilden eines Bereiches Ohmschen Kontakts zwischen der Drain-Elektrode und der Kontaktschicht; und wobei der Schritt der Ausbildung der Gate-Elektrode einschließt: Entfernen eines Teils der Kontaktschicht, um einen Teil der eigenleitenden Verbundhalbleiter-Schicht freizulegen; und Ausbilden einer Gate-Elektrode auf dem freigelegten Teil der eigenleitenden Verbundhalbleiter-Schicht.
  8. Verfahren nach Anspruch 4, wobei der Schritt der Ausbildung der Source-Elektrode einschließt: thermisches Diffundieren eines metallischen Materials der Source-Elektrode, um einen Bereich Ohmschen Kontakts auszubilden, der sich von der Source-Elektrode zu der Ladungsabsorptionsschicht durch die Halbleiter-Schichtstruktur erstreckt.
  9. Verfahren nach Anspruch 4, wobei der Schritt der Ausbildung der Source-Elektrode einschließt: Ausbilden einer zusätzlichen Elektrode aus metallischem Material auf der Halbleiter-Schichtstruktur; thermisches Diffundieren des metallischen Materials der zusätzlichen Elektrode, um einen Bereich Ohmschen Kontakts auszubilden, der sich von der zusätzlichen Elektrode zu der Ladungsabsorptionsschicht durch die Halbleiter-Schichtstruktur erstreckt; und Ausbilden einer Verbindungselektrode, die die zusätzliche Elektrode und die Source-Elektrode elektrisch verbindet.
  10. Verfahren nach Anspruch 4, wobei der Schritt der Ausbildung der Source-Elektrode einschließt: Ausbilden eines Kontaktlochs, das sich zu der Ladungsabsorptionsschicht erstreckt, in einem Teil der Halbleiter-Schichtstruktur; Ausbilden einer zusätzlichen Elektrode, die in direktem Kontakt mit der Ladungsabsorptionsschicht ist, in dem Kontaktloch; Ausbilden einer Source-Elektrode auf der Halbleiter-Schichtstruktur; und Ausbilden einer Verbindungselektrode, die die zusätzliche Elektrode und die Source-Elektrode elektrisch verbindet.
DE60037072T 1999-06-01 2000-05-30 Verbindungshalbleiter-Feldeffekttransistor und dessen Herstellungsverfahren Expired - Lifetime DE60037072T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11154276A JP2000349096A (ja) 1999-06-01 1999-06-01 化合物電界効果トランジスタおよびその製造方法
JP15427699 1999-06-01

Publications (2)

Publication Number Publication Date
DE60037072D1 DE60037072D1 (de) 2007-12-27
DE60037072T2 true DE60037072T2 (de) 2008-02-28

Family

ID=15580631

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60037072T Expired - Lifetime DE60037072T2 (de) 1999-06-01 2000-05-30 Verbindungshalbleiter-Feldeffekttransistor und dessen Herstellungsverfahren

Country Status (4)

Country Link
US (1) US6429471B1 (de)
EP (1) EP1058294B1 (de)
JP (1) JP2000349096A (de)
DE (1) DE60037072T2 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956239B2 (en) * 2002-11-26 2005-10-18 Cree, Inc. Transistors having buried p-type layers beneath the source region
US7834396B2 (en) * 2004-09-01 2010-11-16 Cree Sweden Ab Lateral field effect transistor and its fabrication comprising a spacer layer above and below the channel layer
JP5147197B2 (ja) * 2006-06-06 2013-02-20 パナソニック株式会社 トランジスタ
JP2010206174A (ja) 2009-02-06 2010-09-16 Canon Inc 光電変換装置およびその製造方法ならびにカメラ
JP5451098B2 (ja) * 2009-02-06 2014-03-26 キヤノン株式会社 半導体装置の製造方法
JP2010206172A (ja) 2009-02-06 2010-09-16 Canon Inc 撮像装置およびカメラ
JP2010206173A (ja) 2009-02-06 2010-09-16 Canon Inc 光電変換装置およびカメラ
JP5881383B2 (ja) * 2011-11-17 2016-03-09 株式会社豊田中央研究所 半導体装置とその製造方法
KR102100928B1 (ko) * 2013-10-17 2020-05-15 삼성전자주식회사 고전자 이동도 트랜지스터
US10741644B2 (en) * 2016-11-22 2020-08-11 Delta Electronics, Inc. Semiconductor devices with via structure and package structures comprising the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4394674A (en) 1979-10-09 1983-07-19 Nippon Electric Co., Ltd. Insulated gate field effect transistor
JPS57211778A (en) 1981-06-24 1982-12-25 Hitachi Ltd Mos semiconductor device
JPS5957477A (ja) 1982-09-27 1984-04-03 Fujitsu Ltd 半導体装置
JPS61156857A (ja) 1984-12-28 1986-07-16 Toshiba Corp 相補型半導体装置
JP2510710B2 (ja) 1988-12-13 1996-06-26 三菱電機株式会社 絶縁体基板上の半導体層に形成されたｍｏｓ型電界効果トランジスタ
JPH04372138A (ja) 1991-06-21 1992-12-25 Toshiba Corp 半導体装置
JPH06283553A (ja) 1993-03-30 1994-10-07 Mitsubishi Electric Corp 電界効果トランジスタ、及びその製造方法
US6028348A (en) * 1993-11-30 2000-02-22 Texas Instruments Incorporated Low thermal impedance integrated circuit
KR0137975B1 (ko) 1994-01-19 1998-06-15 김주용 반도체 장치 및 그 제조방법

Also Published As

Publication number Publication date
EP1058294A1 (de) 2000-12-06
DE60037072D1 (de) 2007-12-27
US6429471B1 (en) 2002-08-06
EP1058294B1 (de) 2007-11-14
JP2000349096A (ja) 2000-12-15

Similar Documents

Publication Publication Date Title
DE69233266T2 (de) HEMT-Halbleiterbauelement
DE69202554T2 (de) Tunneltransistor und dessen Herstellungsverfahren.
DE69730625T2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE3783635T2 (de) Herstellung von isolierendem gallium-arsenid-gate-fet mit selbstjustierten source/drain und submikron-kanalzone.
DE19649686B4 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
DE68926098T2 (de) Mit einer Schottky-Sperrschicht versehene, bipolare Halbleiteranordnung mit isolierter Steuerelektrode und Verfahren zu deren Herstellung
DE2706623C2 (de)
DE3788253T2 (de) Steuerbare Tunneldiode.
DE69835204T2 (de) ENTWURF UND HERSTELLUNG VON ELEKTRONISCHEN ANORDNUNGEN MIT InAlAsSb/AlSb BARRIERE
DE69029942T2 (de) Verfahren zur Herstellung von MOS-Leistungstransistoren mit vertikalem Strom
DE2439875C2 (de) Halbleiterbauelement mit negativer Widerstandscharakteristik
DE3114970A1 (de) Kombinierte bipolare smos-transistoranordnung und verfahren zu ihrer herstellung
DE2804568A1 (de) Schnelles, transistoraehnliches halbleiterbauelement
DE69017348T2 (de) Thyristor und Verfahren zu dessen Herstellung.
DE69020160T2 (de) Misfet-anordnung mit abmessungen im submikrometerbereich und beseitigung der heissen ladungsträger.
DE3650606T2 (de) Schnellschaltender, lateraler Feldeffekttransistor mit isolierter Steuerelektrode
DE3686089T2 (de) Verfahren zur herstellung eines metall-halbleiter-feldeffekttransistors und dadurch hergestellter transistor.
DE60037072T2 (de) Verbindungshalbleiter-Feldeffekttransistor und dessen Herstellungsverfahren
DE3526826C2 (de)
DE69117866T2 (de) Heteroübergangsfeldeffekttransistor
DE3882304T2 (de) Mikrowellentransistor mit Doppelheteroübergang.
DE69124399T2 (de) Halbleitervorrichtung
DE69015687T2 (de) Heterostrukturbauelement und dessen Herstellungsverfahren.
EP0307850B1 (de) Si/SiGe-Halbleiterkörper
DE69121442T2 (de) Halbleiteranordnungen mit einer Silizium/Silizium-Germanium-Heterostruktur und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP