Eine
Halbleiter-Speichereinrichtung und ein zugehöriges Herstellungsverfahren,
welche in der Japanischen Offenlegungsschrift Nr. 6-310672 beschrieben
werden, werden zur Illustration beschrieben.
13 zeigt einen Querschnitt
einer Speicherzelle in einem DRAM der beschriebenen Art. Bezug nehmend
auf 13, ist ein Paar
von Diffusionsschichten 112 und 113 des n+-Typs,
die Source/Drain-Bereiche eines NMOS-Transistors, in einem p-Typ-Substrat 111 gebildet.
Ein Feld-Oxidfilm 119 ist ausgebildet, um den NMOS-Transistor
von einem anderen MOS-Transistor elektrisch zu trennen. Zwischen
dem Paar von Diffusionsschichten 112 und 113 des
n+-Typs auf dem p-Substrat 111 ist
ein Gate (Wortleitung) 115 ausgebildet, begraben über einem Gate-Oxidfilm
unter einem Polysiliziumfilm.
Eine
untere Kondensatorelektrode ist aus Polysiliziumfilmen 132 und 133 gebildet,
und der Polysiliziumfilm 133 ist elektrisch verbunden mit
der Diffusionsschicht 112 des n+-Typs.
Ein Polysiliziumfilm 118, der eine obere Kondensatorelektrode
bildet, ist auf dem Polysiliziumfilm 133 mit einem dünnen Film 117 zwischen
den beiden ausgebildet, wobei der Film 117 eine hohe Dielektrizitätskonstante
besitzt. Ein Isolierfilm 121 ist auf dem Substrat einschließlich dem
Kondensator aufgebracht. Eine Bitleitung 122, die mit der
Diffusionsschicht 113 des n+-Typs
elektrisch verbunden ist, ist ausgebildet.
In
der oben beschriebenen Speicherzelle können der äußere periphere Teil A des Polysiliziumfilms 133,
der der unteren Elektrode des Kondensators entspricht, und eine
seitliche Oberfläche
der Ausnehmung D, der in der Nachbarschaft des Zentrums des Polysiliziumfilms 133 ausgebildet
ist, die Fläche
der Oberfläche
der Kondensatorelektrode weiter vergrößern.
So
wird die Kapazität
zur Ansammlung von Ladung im Kondensator gesichert und der Betrieb des
DRAM kann stabilisiert werden.
Nun
wird die oben beschriebene Halbleiterspeichereinrichtung und das
zugehörige
Herstellungsverfahren unter Bezugnahme auf die beiliegenden Figuren
beschrieben werden. Bezug nehmend auf 14,
ist der Feld-Oxidfilm 119, das Paar von Diffusionsschichten 112 und 113 des
n+-Typs und die Wortleitung 115,
die als Gateelektrode funktioniert, auf einem p-Typ-Substrat 111 ausgebildet.
Dann wird eine Zwischenschicht- Isolierschicht
(im folgenden auch isolierender Film genannt) 114 aus einem
Siliziumoxidfilm, der ungefähr
3000 × 10–10 m
dick ist, mittels Niedrigdruck-CVD geformt. Bezug nehmend auf 15 ist ein Siliziumnitridfilm 131,
der ungefähr
500 × 10–10 m
dick ist, mittels Niedrigdruck CVD auf dem isolierenden Film 114 gebildet.
Bezug nehmend auf 16,
ist ein Polysiliziumfilm 132, der ungefähr 6000 × 10–10 m
dick ist, auf dem Siliziumnitridfilm 131 mittels Niedrigdruck-CVD gebildet. Anisotropes Ätzen wird
dann ausgeführt,
um ein zentrales Loch C zu formen und damit eine Oberfläche des
Siliziumnitridfilms 131 freizulegen.
Bezug
nehmend auf 17 wird
ein Siliziumoxidfilm, der ungefähr
3000 × 10–10 m
dick ist, auf dem Polysiliziumfilm 132 einschließlich dem
zentralen Loch C mittels CVD bei Atmosphärendruck gebildet. Der Siliziumoxidfilm
wird insgesamt rückgeätzt und
ein Seitenwand-Abstandshalter 135 wird nur auf der inneren
Wand des zentralen Lochs C gebildet.
Bezug
nehmend auf 18 wird
unter Verwendung von Seitenwand-Abstandshalter 135 und dem
Polysiliziumfilm 132 als Maske ein Kontaktloch D geformt
durch einen selbstabgleichenden Kontaktprozess. Bezug nehmend auf 19 wird ein naßchemisches Ätzen mit
Flußsäure ausgeführt, um ausschließlich den
Seitenwand-Abstandshalter zu entfernen, wobei der Siliziumnitridfilm 131 bleibt.
Bezug
nehmend auf 20 wird
ein 500 × 10–10 m
dicker Polysiliziumfilm 133 auf dem Polysiliziumflm 132 mittels
Niedrigdruck-CVD gebildet. Danach werden die Polysiliziumfilme 132 und 133 einem
anisotropen Ätzen
unterzogen, um die untere Elektrode 116 des Kondensators
in einer vorgeschriebenen Form zu bilden.
Bezug
nehmend auf 13 wird
ein Siliziumnitridfilm auf dem Polysiliziumfilm 133 mittels Niedrigdruck-CVD
geformt. Der Siliziumnitridfilm wird oxidiert, um den dünnen Film 117,
der eine hohe Dielektrizitätskonstante
besitzt, zu bilden. Der Polysiliziumflm 118, der die obere
Kondensator-Elektrode bilden soll, wird über dem dünnen Film 117 geformt. Ein
Isolierfilm 121 wird gebildet, um den Polysiliziumfilm 118 zu
bedecken. Die Bitleitung 122 wird auf dem isolierenden
Film 121 ausgebildet. Die Bitleitung 122 wird
elektrisch verbunden mit der Diffusionsschicht 113 des
n+-Typs. Durch diese Schritte wird die Speicherzelle
im DRAM hergestellt.
Die
Druckschrift offenbart, daß gemäß des Verfahrens
das Kontaktloch 134 durch den selbstabgleichenden Kontaktprozess
erzeugt wird, wobei als Maske der Seitenwand-Abstandshalter 135 und der Siliziumnitridfilm 131 im
Schritt, der in 18 gezeigt wird, verwendet
wird, und daß daher
das Kontaktloch 134 an einer optimalen Position gebildet
werden kann.
In
den neuesten Halbleitereinrichtungen werden jedoch sogar höhere Integrationsdichten
verlangt. Um diese Anforderung zu erfüllen wurde vorgeschlagen, einen
Speicherknoten, der die untere Elektrode eines Kondensators sein
soll, dicker zu bilden, wobei ein Kondensator mit einem Speicherknoten, der
eine vergrößerte Fläche der
Seitenoberfläche aufweist,
entsteht. In der Halbleitereinrichtung, die einen solchen dick ausgebildeten
Speicherknoten aufweist (unten bezeichnet als "Dickflm-Speicherknoten"), muß ein Kontaktloch
mit einem hohen Geometrieverhältnis
gebildet werden, um eine Leitung, die auf dem Dickfilm-Speicherknoten
gebildet wird, und eine Halbleitereinrichtung, wie z. B. ein Transistor, der
unter dem Dickfilm-Speicherknoten
liegt, elektrisch zu verbinden. Genauer ausgedrückt, das Verhältnis des
Durchmessers des Kontaktlochs im Vergleich zur Tiefe muß groß genug
sein. Das Bilden eines solchen Kontaktloches ist schwierig. Um die
Bitleitung 122 und die Diffusionsschicht 113 des n+-Typs, die in 13 gezeigt
werden, elektrisch zu verbinden, muß zum Beispiel ein tiefes Kontaktloch zur
Verfügung
gestellt werden.
Um
dies zu vermeiden, wird die Bitleitung 122 unter dem Kondensator
gebildet. Der Siliziumoxidfilm 114 muß daher noch dicker sein, um
die Bitleitung 122 einzubetten. In diesem Fall wird im
Schritt, der in 18 gezeigt
ist, die Entfernung von der oberen Oberfläche des Polysiliziumfilms 132 zur
Oberfläche
der Diffusionsschicht 112 des n+-Typs
vergrößert. Falls
der Kontakt-Durchmesser des Kontaktloches 134 0.3 μm beträgt, muß das Geometrieverhältnis des
Kontaktloches ungefähr 6 oder
mehr betragen, um eine Öffnung
der oberen Oberfläche
des Polysiliziumfilms 132 zur Oberfläche der Diffusionsschicht 112 des
n+-Typs zu bilden. Solch ein Kontaktloch
ist sehr schwierig zu formen.
Das
herkömmliche
Verfahren der Herstellung einer Halbleitereinrichtung führt auch
zu dem folgenden Problem. Im Schritt in 19 wird die Zwischenschicht 114 aus
einem Siliziumoxidfilm, der sich unter dem Siliziumnitridfilm 131 befindet, manchmal
geätzt
während
der Abtragung des Seitenwand-Abstandshalters eines Siliziumoxidfilms mittels
naßchemischem Ätzen, bei
der der darunter liegende Siliziumnitridfilm 131 belassen
wird. Genauer gesagt kann trotz unterschiedlicher Bildungsprozesse – der Seitenwand-Abstandshalter
und der isolierende Zwischenschicht-Film 114 sind beide
aus einem Siliziumoxidfilm gemacht – der isolierende Zwischenschicht-Film 114 gleichzeitig
mit dem Ätzen des
Seitenwand-Abstandshalters geätzt werden.
In einem solchen Fall steht ein Teil des Siliziumnitridfilms 131 wie
ein Dachvorsprung an der Seitenoberfläche des Kontaktloches hervor.
Falls der Polysiliziumfilm 133, der in 20 gezeigt wird, in diesem Stadium aufgebracht
wird, hält
der Dachvorsprung den Polysiliziumfilm 133 davon ab, die
innere Oberfläche
des Kontaktloches 134 gut zu bedecken, und der Polysiliziumfilm 133 und
die Diffusionsschicht 112 des n+-Typs können manchmal
nicht gut elektrisch verbunden werden.
Aus
IEDM 90, Seiten 651 bis 654 kann eine Halbleitereinrichtung
mit einem leitenden Bereich, einem isolierenden Film und einem säulenförmigen Leitungsabschnitt
entnommen werden. Der säulenförmige Leitungsabschnitt
ist in einem Kontaktloch gebildet, das in dem isolierenden Film
zur Freilegung der Oberfläche
des leitenden Bereiches gebildet ist. Eine untere Elektrode ist
auf dem isolierenden Film gebildet. Eine obere Elektrode ist über einem
dielektrischen Film auf der unteren Elektrode gebildet.
Es
ist eine Aufgabe der Erfindung, eine Halbleitereinrichtung anzugeben,
bei der bei der Reduzierung der Speicherknotengröße ein Anwachsen des Kontaktwiderstandes
vermieden wird, und ein Verfahren zur Herstellung einer solchen
Halbleitereinrichtung anzugeben.
Diese
Aufgabe wird gelöst
durch eine Halbleitereinrichtung nach Anspruch 1 bzw. ein Verfahren nach
Anspruch 4.
Weiterbildungen
der Erfindung sind in den jeweiligen Unteransprüchen angegeben.
In
dieser Halbleitereinrichtung ist die untere Elektrode einschließlich des
ersten und zweiten Leitungsabschnitts, in der der erste Leitungsabschnitt elektrisch
verbunden ist mit dem säulenförmigen Leitungsabschnitt
durch den zweiten Lei tungsabschnitt, elektrisch verbunden mit dem
leitenden Bereich durch den säulenförmigen Leitungsabschnitt.
Der säulenförmige Leitungsabschnitt,
der mit dem leitenden Bereich in Verbindung steht, wird innerhalb
des Kontaktloches im isolierenden Film gebildet. Der zweite Leitungsabschnitt
wird gebildet, um den Öffnungsabschnitt
zu bedecken, der im ersten Leitungsabschnitt entsteht und mindestens
die obere Endoberfläche
des säulenförmigen Leitungsabschnitts freilegt.
Daher hat der Öffnungsteil
eine Tiefe, die ungefähr
genauso groß ist
wie die Dicke des ersten Leitungsabschnitts, und kann ohne Schwierigkeit
gebildet werden. Als Folge kann eine Halbleitereinrichtung mit einer
guten elektrischen Verbindung zwischen der unteren Elektrode und
dem leitenden Bereich ohne Schwierigkeit gebildet werden, was zu
einer Verbesserung in der elektrischen Charakteristik führt.
Vorzugsweise
hat die Halbleitereinrichtung außerdem ein Paar von Dotierungsbereichen
eines zweiten Leitungstyps und eine Gateelektrode. Das Paar von
Dotierungsbereichen des zweiten Leitungstyps wird in einer vorgeschriebenen
Entfernung voneinander geformt. Die Gateelektrode wird zwischen
dem Paar von Dotierungsbereichen mit einem Film dazwischen, der
das Gate isoliert, aufgebracht. Die leitende Schicht schließt eine
der zwei Dotierungsbereiche ein.
Die
Gateelektrode und das Paar von Dotierungsbereichen werden zusammengeschlossen,
um einen einzelnen Transistor zu bilden. Eine Ein-Transistor-ein-Kondensator-Speicherzelle
wird so geformt.
Falls
der Designmaßstab
verkleinert werden soll, um Halbleitereinrichtungen mit einer höheren Dichte
zu produzieren, kann die Größe der unteren Elektrode
reduziert werden, während
die Öffnungsdurchmesser
des Öffnungsabschnitts
und des Kontaktloches noch beibehalten werden. In anderen Worten,
falls die Größe der unteren
Elektrode so verkleinert wird, daß der Öffnungsdurchmesser des Öffnungsabschnitts
verhältnismäßig vergrößert wird
und die untere Elektrode in zwei geteilt wird mit dem Öffnungsabschnitt
dazwischen, kann eine gute elektrische Verbindung zwischen der unteren
Elektrode und dem leitenden Bereich erreicht werden. Als Folge kann
eine Halbleitereinrichtung mit einer guten elektrischen Charakteristik
gebaut werden.
Außerdem ist
es vorzuziehen, wenn der zweite Leitungsabschnitt feine Unregelmäßigkeiten auf
der Oberfläche
hat. Daher wächst
die Fläche
der Oberfläche
des zweiten Leitungsabschnitts weiter an und eine größere Menge
von Ladungen kann gesammelt werden zwischen der unteren Elektrode
und der oberen Elektrode. Als Folge können die elektrischen Charakteristika,
wie z.B. die Speicherhalteeigenschaft der Halbleitereinrichtung
noch mehr verbessert werden.
Bei
dem Verfahren füllt
während
des Bildens der ersten leitenden Schicht auf dem isolierenden Film
die erste leitende Schicht auch das Kontaktloch. Die zweite leitende
Schicht bedeckt die Innenseite des Öffnungsabschnitts, der die
obere Endoberfläche
der ersten leitenden Schicht freilegt, welche das Kontaktloch in
der ersten leitenden Schicht auf dem isolierenden Film füllt. Die
Tiefe der Öffnung
muß nur virtuell
gleich sein der Dicke der ersten leitenden Schicht auf dem isolierenden
Film. Daher ist es nicht nötig,
einen relativ tiefen Öffnungsabschnitt
zu bilden, was die Erzeugung des Öffnungsabschnitts erleichtert.
Die erste leitende Schicht auf dem isolierenden Film ist mit der
ersten leitenden Schicht innerhalb des Kontaktloches, das im isolierenden
Film gebildet wurde, über
die zweite leitende Schicht elektrisch verbunden, und die erste
leitende Schicht innerhalb des Kontaktloches ist elektrisch verbunden
mit dem leitenden Bereich. Als Folge kann eine Halbleitereinrichtung
mit einer guten elektrischen Verbindung zwischen dem leitenden Bereich
und der ersten und zweiten leitenden Schicht ohne Schwierigkeiten
gebildet werden.
Der Öffnungsabschnitt
kann, falls eine vorgeschriebene Größe der ersten leitenden Schicht
verringert wird, um Halbleitereinrichtungen mit einer höheren Dichte
zu bauen, ohne eine Verkleinerung seines Durchmessers und des Durchmessers
des Kontaktloches gebildet werden. Genauer gesagt wird der Durchmesser
des Öffnungsabschnitts
im Verhältnis größer sein
als die vorgeschriebene Größe der ersten
leitenden Schicht und die erste leitende Schicht wird in zwei Teile
geteilt mit dem Öffnungsabschnitt dazwischen.
Die so in zwei Teile getrennte erste leitende Schicht ist elektrisch
verbunden mit dem leitenden Bereich über die zweite leitende Schicht.
So kann die Halbleitereinrichtung unter der Notwendigkeit einer
höheren
Dichte ohne Schwierigkeiten gebaut werden.
Das
Herstellungsverfahren schließt
ferner vorzugsweise folgende Schritte ein. Ein Paar von Dotierungsbereichen
eines zweiten Leitungstyps werden in einer vorgeschriebenen Entfernung
voneinander gebildet. Eine Gateelektrode wird auf dem Bereich des
ersten Leitungstyps zwischen dem Paar von Dotierungsbereichen mit
einem das Gate isolierenden Film dazwischen aufgebracht. Ein isolierender
Film wird auf der Hauptoberfläche
gebildet, um die Gateelektrode zu bedecken.
So
wird durch die Erzeugung der Gateelektrode und des Paares von Dotierungsbereichen
ein einzelner Transistor gebildet. Als Folge kann eine Speicherzelle,
die einen Transistor und einen Kondensator einschließt, gebildet
werden.
Außerdem ist
es vorzuziehen, wenn der Schritt des Bildens der zweiten leitenden
Schicht einen Schritt des Bildens eines Polysiliziumfilms, der feine
Unregelmäßigkeiten
aufweist, einschließt.
Die
Fläche
der Oberfläche
der zweiten leitenden Schicht wird so vergrößert und eine größere Menge
von Ladung kann zwischen der zweiten leitenden Schicht und der dritten
leitenden Schicht gesammelt werden. Als Folge können die elektrischen Charakteristika,
wie die Speicherhalteeigenschaft der Halbleitereinrichtung weiter
verbessert werden.
Der
Schritt des Bildens der ersten leitenden Schicht schließt vorzugsweise
einen Schritt des Bildens eines Polysiliziumfilmes, der mit Phosphor
dotiert ist, ein. So wird der elektrische Widerstand der ersten
leitenden Schicht erniedrigt, wobei die Betriebscharakteristik der
Halbleitereinrichtung verbessert wird.
Es
folgt die Beschreibung der vorliegenden Erfindung in Verbindung
mit den beigefügten
Zeichnungen.
1 ist eine Querschnittsansicht,
die eine Halbleitereinrichtung zeigt gemäß einer Ausführungsform,
die nicht der Erfindung entspricht;
2 ist eine Querschnittsansicht,
die einen Schritt in einem Verfahren zur Herstellung der Halbleitereinrichtung
gemäß der Ausführungsform
zeigt;
die 3 bis 8 sind Querschnittsansichten, die aufeinanderfolgend
die Schritte, die dem Schritt in 2 folgen,
zeigen gemäß der Ausführungsform;
9 ist eine Draufsicht, die
eine Halbleitereinrichtung im Schritt zeigt, die in 8 dargestellt ist, gemäß der Ausführungsform;
10 ist eine Draufsicht,
die eine Halbleitereinrichtung im Schritt der 8 zeigt gemäß einer erfindungsgemäßen Ausführungsform;
11 ist ein Blockdiagramm,
das einen herkömmlichen
DRAM zeigt;
12 ist ein Diagramm, das
eine Schaltung zeigt, die äquivalent
ist zur Speicherzelle im herkömmlichen
DRAM;
13 ist eine Ansicht, die
einen Querschnitt des herkömmlichen
DRAM zeigt;
14 ist eine Querschnittsansicht,
die einen Schritt in einem Verfahren der Herstellung eines herkömmlichen
DRAM zeigt; und
die 15 und 20 sind Querschnittsansichten, die aufeinanderfolgende
Schritte, welche dem Schritt in 14 folgen,
zeigen.
Eine
beispielhafte Halbleitereinrichtung wird in Verbindung mit den beiliegenden
Zeichnungen beschrieben werden. 1 zeigt
einen Querschnitt der Halbleitereinrichtung. Unter Bezug auf 1 wird ein MOS-Transistor
T einschließlich
einer Gateelektrode 3 auf einem Halbleitersubstrat 1 mit
einem das Gate isolierenden Film 2 dazwischen sowie ein
Paar von Source/Drain-Bereichen 4a und 4b gebildet.
Der MOS-Transistor T ist elektrisch isoliert von einem anderen MOS-Transistor
(nicht gezeigt) durch einen trennenden Oxidfilm 11.
Ein
Siliziumoxidfilm ist zum Bedecken des MOS-Transistors T ausgebildet.
Ein Kontaktloch 6 ist im Siliziumoxidfilm 5 gebildet,
um eine Oberfläche des
Source/Drain-Bereichs 4a freizulegen. Ein säulenförmiger Leitungsabschnitt,
auch leitender Polysiliziumkorpus 7b genannt, füllt das
Kontaktloch 6. Der säulenförmige leitende
Polysiliziumkorpus 7b und der Source/Drain-Bereich 4a sind
an einem Kontakt 6a elektrisch verbunden.
Ein
Speicherknoten 7a, der einen ersten Polysiliziumfilm 7c und
einen zweiten Polysiliziumfilm 7d aufweist, ist auf dem
Siliziumoxidfilm 5 gebildet. Der Speicherknoten 7a bildet
eine untere Elektrode des Kondensators. Der Speicherknoten 7a ist
elektrisch verbunden mit dem säulenförmigen,
leitenden Polysiliziumkorpus 7b durch den zweiten Polysiliziumfilm 7d.
Wie später
beschrieben werden wird, ist die Struktur des Speicherknotens 7a von
oben gesehen wie in 9 gezeigt.
Eine
Zellplatte 9 ist auf der Oberfläche von Speicherknoten 7a mit
einem den Kondensator isolierenden Film 8 dazwischen gebildet.
Die Zellplatte 9 bildet eine obere Elektrode des Kondensators.
Eine Zwischenschicht-Isolierschicht (im folgenden auch isolierender
Film genannt) 10 ist gebildet, um die Zellplatte 9 zu
bedecken.
In
der Halbleitereinrichtung, wie sie oben beschrieben ist, ist eine
Speicherknotenausnehmung 7e von der oberen Oberfläche des
Speicherknotens 7a aus bis in die Nähe der Oberfläche des
Siliziumoxidfilms 5 vorgesehen. Die Fläche der Oberfläche der Elektrode
des Kondensators wird vergrößert durch die
Anwesenheit der Seitenfläche
der Speicherknotenausnehmung 7e und eine größere Menge
von Ladung, die im Kondensator gesammelt ist, kann gesichert werden.
Man beachte, daß die
Verwendung eines Polysiliziumfilms mit einer sogenannten rauhen Oberfläche, der
feine Unregelmäßigkeiten
auf seiner Oberfläche
hat, als der zweite Polysiliziumfilm 7d weiter eine noch
größere Menge
von im Kondensator gesammelter Ladung sichert.
Insbesondere
muß, falls
der Speicherknoten, der eine solche Struktur hat, ein Dickfilm-Speicherknoten ist,
eine Bitleitung unter dem Speicherknoten wie oben beschrieben gebildet
werden. Um die Bitleitung zu begraben, muß die Dicke des Silziumoxidfilms 5 größer ausgebildet
werden. In so einem Fall war es schwierig, ein Kontaktloch zur elektrischen Verbindung
des Speicherknotens und des Source/Drain-Bereichs gemäß des herkömmlichen
Herstellungsverfahrens wie oben beschrieben zu bilden. Die Halbleitereinrichtung,
die eine Struktur gemäß einer
Ausführungsform
der Erfindung hat, kann diesen Nachteil lösen. Nun folgt eine Beschreibung
von Herstellungsschritten im Kontext.
Bezug
nehmend auf 2 wird ein
Trennoxidfilm 11 auf einem Halbleitersubstrat 1 des
p-Typs mittels LOCOS gebildet. Eine Gateelektrode 3 wird geformt über dem
das Gate isolierenden Film 2. Danach werden unter Verwendung
der Gateelektrode 3 als Maske Ionen implantiert, um ein
Paar von Source/Drain-Bereichen 4a und 4b des
n-Typs zu formen und so einen MOS-Transistor T zu bilden. Dann wird ein
Siliziumoxidfilm 5a mittels CVD oder ähnlichem gebildet zum Bedecken
des MOS-Transistors T. Ein Kontaktloch zur Freilegung einer Oberfläche des Source/Drain-Bereichs 4b wird
im Siliziumoxidfilm 5a gebildet. Ein Polysiliziumfilm wird
mittels CVD auf den Siliziumoxidfilm 5a ausgebildet zum
Füllen
des Kontaktloches. Der Polysiliziumfilm wird mit einer vorgeschriebenen
photolithographischen Technik geätzt,
um eine Bitleitung 16 zu bilden. Die Bitleitung 16 ist
elektrisch verbunden mit dem Source/Drain-Bereich 4b. Ein
Siliziumoxidfilm 5b wird mittels CVD auf dem Siliziumoxidfilm 5a gebildet,
um die Bitleitung 16 zu bedecken. Man beachte, daß in 2 die Bitleitung 16 durch
die gestrichelte Linie gekennzeichnet wird, weil sie im bzw. durch
Siliziumoxidfilm 5 begraben ist. Die Bitleitung wird in
den Ansichten, die die folgenden Schritte zeigen, weggelassen.
Bezug
nehmend auf 3 wird der
Siliziumoxidfilm 5 einer vorgeschriebenen Photolithographie unterzogen.
Der Siliziumoxidfilm 5 wird anisotrop geätzt, um ein Kontaktloch 6 zur Freilegung
einer Oberfläche
des Source/Drain-Bereichs 4a zu öffnen. Der Kontaktdurchmesser
des Kontaktloches 6 beträgt 0,3 μm. Der Polysilziumfilm 7,
der ungefähr
7000 × 10–10 m
dick ist, wird mittels CVD gebildet, um das Kontaktloch 6 zu
füllen.
Der Polysiliziumfilm 7 ist am Kontakt 6a elektrisch
verbunden mit dem Source/Drain-Bereich 4a.
Bezug
nehmend auf 4 wird der
Polysiliziumfilm 7 der vorgeschriebenen Photolithographie unterzogen,
und der Photoresist 12, der ein Öffnungsmuster hat, wird über dem
Kontaktloch 6 gebildet. Es wird angenommen, daß der Durchmesser
der Öffnung
0,5 μm beträgt und der
Durchmesser des Kontaktloches 6 ist 0,3 μm oder größer.
Bezug
nehmend auf 5 wird der
Polysiliziumfilm 7 unter Verwendung des in 4 gezeigten Photoresists 12 als
Maske anisotrop geätzt,
um einen Öffnungsabschnitt 13 zu
bilden. Der Öffnungsabschnitt 13 legt
ein Öffnungsende 6b des
Kontaktloches 6 frei, in anderen Worten einen Teil der
Oberfläche
des Siliziumoxidfilms 5. Unterhalb der Oberfläche des
Siliziumoxidfilms 5 wird die obere Endoberfläche des
Polysiliziumfilmes, der das Kontaktloch 6 füllt, freigelegt.
Der im Kontaktloch 6 verbleibende Polysiliziumfilm bildet
einen säulenförmigen leitenden
Polysiliziumkorpus 7b.
Im
herkömmlichen
Herstellungsverfahren muß die Öffnung so
tief wie die Tiefe kombiniert aus der Dicke von Polysiliziumflm 7 und
der Dicke von Siliziumoxidfilm 5 geformt sein. In anderen
Worten muß ein Öffnungsabschnitt
gebildet werden, der ein großes
Geometrieverhältnis
hat, und so eine Öffnung war
nicht leicht zu bilden. Gemäß des Herstellungsverfahrens
nach einer Ausführungsform
der Erfindung ist die Tiefe des Öffnungsabschnitts 13 virtuell gleich
zu der Dicke von Polysiliziumfilm 7. Daher kann der Öffnungsabschnitt 13 ohne
Schwierigkeiten geformt werden. Auch in diesem Schritt sind der
säulenförmige leitende
Polysiliziumkorpus 7b und der Polysiliziumfilm 7 vorübergehend
voneinander elektrisch getrennt. Danach wird der Photoresist entfernt.
Bezug
nehmend auf 6 wird des
weiteren ein Polysiliziunfilm 14 so dick wie ungefähr 500 × 10–10 m
mittels CVD auf Polysiliziumfilm 7 einschließlich der
inneren Oberfläche
des Öffnungsabschnitts 13 gebildet.
Der Polysiliziumfilm 7 und der säulenförmige leitende Polysiliziumkörper 7b sind
wieder elektrisch verbunden mit Hilfe des Polysiliziumfilmes 14.
Bezug
nehmend auf 7 wird der
Photoresist 15, der ein vorgeschriebenes Muster hat, gebildet,
um den Öffnungsabschnitt 13 einzuschließen. Bezug
nehmend auf 8 werden
unter Verwendung des in 7 gezeigten
Photoresists 15 als Maske die Polysiliziumfilme 14 und 7 anisotrop
geätzt,
um eine Oberfläche
des Siliziumoxidfilms 5 freizulegen. Der Photoresist wird
dann entfernt. So wird ein Speicherknoten 7a bestehend
aus dem ersten Polysilziumfilm 7c und dem zweiten Polysiliziumfilm 7d gebildet.
Der Speicherknoten 7a ist am Kontakt 6a elektrisch
verbunden mit dem Source/Drain-Bereich 4a via dem säulenförmigen leitenden
Polysiliziumkorpus 7b. Eine Speicherknotenausnehmung 7e wird
im Speicherknoten 7a geformt. Eine Ansicht von oben, die
den Schritt zeigt, ist in 9 gegeben.
Bezug nehmend auf 9 bildet
die obere Form des Speicherknotens 7a eine fast rechteckige
Gestalt aus, wobei die eine Seite L1 eine Länge von 1,8 μm besitzt
und die andere Seite L2 eine Länge
von 0,7 μm hat.
In der Nachbarschaft des Zentrums wird die Speicherknotenausnehmung 7e,
die einen Durchmesser von ungefähr
0,65 μm
hat, gebildet.
Danach
wird, Bezug nehmend auf 1, eine
Zellplatte 9 auf dem Speicherknoten 7a mit einem
den Kondensator isolierenden Film 8 dazwischen gebildet,
was den Kondensator vervollständigt.
Eine Zwischenschicht-Isolierschicht 10, wie z.B. ein Siliziumoxidfilm,
wird ausgebildet, um die Zellplatte 9 zu bedecken, was
die Halbleitereinrichtung vervollständigt.
Gemäß des oben
beschriebenen Herstellungsverfahrens, insbesondere im Schritt, der
in 5 gezeigt ist, muß nur eine Öffnung gebildet
werden, die eine Tiefe hat, die virtuell gleich ist zu der Dicke
des Polysiliziumfilms 7. Solch eine Öffnung kann ohne Schwierigkeiten
geformt werden. Zusätzlich kann
der Polysiliziumfilm 14 zur elektrischen Verbindung des
säulenförmigen leitenden
Korpus 7b, der das Kontaktloch füllt, und des Polysiliziumfilms 7 gut innerhalb
des Öffnungsabschnitts 13 gebildet
werden. Außerdem
wäscht
die Fläche
der Oberfläche der
Elektrode des Speicherknotens durch die Anwesenheit von Polysiliziumfilm 14,
der innerhalb des Öffnungsabschnitts 13 gebildet
wird. So kann eine Halbleitereinrichtung mit einer guten elektrischen Verbindung
zwischen dem Dickfilm-Speicherknoten und
dem Source/Drain-Bereich 4a ohne Schwierigkeiten gebaut
werden, und eine Halbleitereinrichtung mit guten elektrischen Eigenschaften
kann geliefert werden.
Eine
Halbleitereinrichtung gemäß einer
Ausführungsform
der Erfindung, die einen reduzierten Platz zum Ausbilden eines Speicherknotens
hat, wird als ein Beispiel für
eine Halbleitereinrichtung beschrieben werden, bei der die Integration
höherer Dichte
erreicht wird. Eine grundlegende Querschnittsstruktur der Einrichtung
ist im wesentlichen identisch zu derjenigen, die in 1 gezeigt ist, jedoch ist die Größe des Speicherknotens
kleiner in diesem Fall. Genauer gesagt, bildet der Speicherknoten 7a,
Bezug nehmend auf 10,
eine fast rechtwinklige Form, wobei die eine Seite L3 eine Länge von
1,5 μm und
eine andere Seite L4 eine Länge von
0,4 μm hat.
Der Öffnungsdurchmesser
des Öffnungsabschnitts 13,
der in den Schritten, gezeigt in 5,
gebildet wird, ist größer als
die Länge
der anderen Seite L4 des Speicherknotens 7a, der im Schritt
in 8 gebildet wird.
Der
erste Polysiliziumfilm 7c ist vorübergehend in zwei Teile elektrisch
getrennt mit dem Öffnungsabschnitt
dazwischen unmittelbar nach dem Bilden des Öffnungsabschnitts 13.
Dann werden beide Teile des ersten Polysiliziumfilms und der säulenförmige leitende
Polysiliziumkorpus elektrisch verbunden über den zweiten Polysiliziumfilm 7d.
In
der Struktur muß der
Durchmesser des Kontaktloches 6 oder der Durchmesser des Öffnungsabschnitts
nicht reduziert werden, falls der Bereich für das Bilden des Speicherknotens
reduziert wird. Genauer gesagt kann die Größe des Speicherknotens reduziert
werden, während
die Größe der Öffnung beibehalten
wird, und falls der Durchmesser der Öffnung im Verhältnis größer ist
als die Größe des Speicherknotens,
kann die elektrische Verbindung zwischen dem Speicherknoten und
dem Source/Drain-Bereich gut erreicht werden. Außerdem kann ein Abbildungsgenauigkeits-Spielraum
mit dem Kontaktloch, der während
der Photolithographie des Speicherknotens benötigt wird, vorteilhaft vergrößert werden.
Da der Durchmesser des Kontaktloches nicht reduziert werden muß, kann
verhindert werden, daß der
Kontaktwiderstand zwischen dem säulenförmigen leitenden
Korpus und dem Source/Drain-Bereich anwächst.
Wie
beschrieben kann als zweiter Polysiliziumfilm ein Polysiliziumfilm
mit einer sogenannten rauhen Oberfläche, der Unregelmäßigkeiten
auf seiner Oberfläche
hat, aufgetragen werden. In diesem Fall kann die Fläche der
Oberfläche
des Speicherknotens noch weiter vergrößert werden. Als Beispiel für ein Verfahren
zum Bilden eines solchen Polysiliziumfilms mit einer rauhen Oberfläche kann
ein Verfahren, das in der Japanischen Offenlegungsschrift Nr. 5-55505
offengelegt wurde, angewendet werden.
Zusätzlich kann
ein Polysiliziumfilm, der mit Phosphor dotiert ist, als säulenförmiger leitender
Korpus geformt werden. In diesem Fall kann der elektrische Widerstand
des säulenförmigen leitenden
Korpus reduziert werden. Als Folge können die elektrischen Eigenschaften
der Einrichtung weiter verbessert werden.
Außerdem versteht
es sich von selbst, daß obwohl
in den oben bevorzugten Ausführungsformen das
Halbleitersubstrat vom p-Typ und die Source/Drain-Bereiche vom n-Typ
sind, die Erfindung in ähnlicher
Weise auf den Fall anwendbar ist, in dem die Leitungstypen vertauscht
werden.