KR950021644A - 반도체 기억장치 및 그 제조방법 - Google Patents

반도체 기억장치 및 그 제조방법 Download PDF

Info

Publication number
KR950021644A
KR950021644A KR1019930031911A KR930031911A KR950021644A KR 950021644 A KR950021644 A KR 950021644A KR 1019930031911 A KR1019930031911 A KR 1019930031911A KR 930031911 A KR930031911 A KR 930031911A KR 950021644 A KR950021644 A KR 950021644A
Authority
KR
South Korea
Prior art keywords
storage electrode
polysilicon
mask
polycrystalline silicon
spacer
Prior art date
Application number
KR1019930031911A
Other languages
English (en)
Inventor
유의규
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930031911A priority Critical patent/KR950021644A/ko
Priority to JP6327743A priority patent/JP2664130B2/ja
Priority to DE4447229A priority patent/DE4447229C2/de
Priority to US08/366,827 priority patent/US5492850A/en
Publication of KR950021644A publication Critical patent/KR950021644A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 기억장치 및 그 제조방법에 관한 것으로, 저장전극의 내부에 원기둥형의 저장전극을 형성하여 고축전용량의 반도체 기억장치를 형성함으로써, 소자의 신뢰성을 향상시킬 수 있는 기술이다.

Description

반도체 기억장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 사용되는 마스크를 도시한 레이아웃도,
제5도는 본 발명의 다른 실시예로 반도체 기억장치를 각각 도시한 단면도.

Claims (13)

  1. 반도체 기억장치의 제조방법에 있어서, 피웰(P-well)이 형성된 반도체 웨이퍼 상부에 LOCOS 방식으로 필드 산화막을 성장하고, 공지의 방법으로 LDD구조의 활성영역을 갖는 MOSFET을 형성하는 공정과, 전체상부구조에 일정두께의 절연산화막을 증착하고, 전면식각으로 평탄화 공정을 행한 다음, 일정두께의 장벽 실리콘질화막을 증착하고 콘택홀 마스크를 이용하여 마스크 다결정실리콘, 실리콘질화막 및 절연산화막의 일부분을 선택식각하는 공정과, 상부구조전체에 다결정실리콘을 증착하고 비등방성 식각하여 다결정 실리콘 스페이서를 형성하고, 이들 마스크 다결정실리콘과 다결정실리콘 스페이서를 마스크로 하여 노출된 절연산화막을 선택 식각해 상기 MOSFET의 소오스 영역에 콘택홀을 형성하고, 불순물이 주입된 저장전극 다결정 실리콘을 증착해 MOSFET의 소오스 영역과 접속시킨 다음, 콘택홀 마스크와 저장전극 마스크를 이용해 이중노광시킨후에 현상공정으로 감광막 패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로 하여 저장전극 다결정 실리콘(11)을 선택 식각해 단차를 형성하고 상기 감광막패턴을 제거한 다음, 일정두께의 산화막을 증착하고 상기 산화막을 비등방성으로 식각해 희생 산화막 스페이서를 형성하는 공정과, 상기 희생 산화막 스페이서를 마스크로 하여 이웃하는 제1저장전극 다결정실리콘과 분리되도록 마스크 다결정실리콘의 두께만큼 다결정실리콘을 선택식각하는 공정과, 전체구조상부에 제2저장전극 다결정실리콘을 증착하고, 희생 산화막 스페이서의 윗부분이 노출됨과 동시에 이웃하는 제2저장전극 다결정실리콘과 분리되도록 제2저장전극 다결정실리콘을 비등방성으로 식각하여 제2저장전극 다결정실리콘 스페이서를 형성한 다음, 장벽 실리콘질화막을 장애물로 이용해서 희생 산화막 스페이서를 습식식각하는 공정과, 상기 제1, 2저장전극 다결정실리콘과 마스크 다결정실리콘 표면을 따라 유전막을 성장시킨 다음, 불순물이 주입된 다결정실리콘을 증착하고, 이를 소정의 크기로 패턴을 형성하여 플레이트 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 기억장치의 제조방법.
  2. 제1항에 있어서, 상기 제2저장전극 다결정실리콘 스페이서는 제2저장전극 다결정실리콘 형성을 위한 다결정 실리콘 전면식각시 과도식각으로 인해 콘택부분에서 발생할 수 있는 저장전극간의 단락을 방지할 목적으로 콘택홀 형성시 절연산화막을 부분식각한 다음, 다결정실리콘을 증착하고 이를 전면식각하여 형성한 것으로서, 콘택홀 상단부의 가장자리의 일정부분을 채워주는 것을 특징으로 하는 반도체 기억장치의 제조방법.
  3. 제1항에 있어서, 상기 제1저장전극 다결정실리콘은 불순물이 주입되지 않은 다결정실리콘을 증착하여 별도로 불순물 주입공정을 통하여 저장전극으로 사용할 수 있는 것을 특징으로 하는 반도체 기억장치의 제조방법.
  4. 제1항에 있어서, 상기 마스크 다결정실리콘과 다결정실리콘 스페이서는 산화막과의 식각비를 증가시키기 위하여 불순물이 주입되지 않은 다결정실리콘을 사용하는 것을 특징으로 하는 반도체 기억장치의 제조방법.
  5. 제4항에 있어서, 상기 마스크 다결정실리콘과 다결정실리콘 스페이서는 유전막을 성장시키는 등의 후속 열공정을 통해 불순물이 확산되어 저장전극 다결정실리콘과 함께 저장전극으로 사용하는 것을 특징으로 하는 반도체 기억장치의 제조방법.
  6. 제1항에 있어서, 상기 희생 산화막 스페이서와 제2저장전극 다결정실리콘 스페이서의 두께를 조절함으로써, 콘택 상부에 존재하는 제2저장전극 다결정실리콘 스페이서가 분리되도록 형성하여 저장전극의 유효면적을 더욱 증대시키는 것을 특징으로 하는 반도체 기억장치의 제조방법.
  7. 제6항에 있어서, 상기 희생 산화막 스페이서를 습식식각할때 절연산화막의 일부분까지 식각되도록 실리콘질화막을 사용하지 않고 절연막간의 선택비를 이용하여 저장전극의 아래부분에 언더 컷(under cut)이 형성되도록 하는 것을 특징으로 하는 반도체 기억장치의 제조방법.
  8. 제1항에 있어서, 상기 유전막은 NO 또는 ONO 복합구조의 유전막이나 탄탈륨옥사이드(Ta2O5)를 사용하는 것을 특징으로 하는 반도체 기억장치의 제조방법.
  9. 제1항에 있어서, 상기 플레이트 전극은 다결정실리콘, 폴리사이드 또는 그와 유사한 전도물질을 사용하는 것을 특징으로 하는 반도체 기억장치의 제조방법.
  10. 제1항과 제6항에 있어서, 상기 절연산화막은 불순물 주입된 절연막을 사용하는 것을 특징으로 하는 반도체 기억장치의 제조방법.
  11. 제1항에 있어서, 저장전극을 형성함에 있어, 제1단계의 콘택 홀 마스크(c)와 저장전극 마스크(d)에 대해 각각 사진공정과 식각공정을 행하여 최종적으로 이중 노광공정을 행한 것과 같은 구조를 갖는 것을 특징으로 하는 반도체 기억장치의 제조방법.
  12. 반도체 기억장치에 있어서, MOSFET의 소오스 영역의 콘택홀을 이용해 접속되는 저장전극은 전하보존 마스크보다 넓게 스페이서 형태의 원통형으로 형성되고, 그 내부에는 일정 간격을 두고 세개의 원기둥이 형성되어, 스페이서 원통형과 내부의 원기둥은 전극의 아래부분의 측벽에서 연결되는 구조를 갖는 것을 특징으로 하는 반도체 기억장치.
  13. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930031911A 1993-12-31 1993-12-31 반도체 기억장치 및 그 제조방법 KR950021644A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019930031911A KR950021644A (ko) 1993-12-31 1993-12-31 반도체 기억장치 및 그 제조방법
JP6327743A JP2664130B2 (ja) 1993-12-31 1994-12-28 半導体記憶装置の製造方法
DE4447229A DE4447229C2 (de) 1993-12-31 1994-12-30 Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
US08/366,827 US5492850A (en) 1993-12-31 1994-12-30 Method for fabricating a stacked capacitor cell in semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930031911A KR950021644A (ko) 1993-12-31 1993-12-31 반도체 기억장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR950021644A true KR950021644A (ko) 1995-07-26

Family

ID=19374834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930031911A KR950021644A (ko) 1993-12-31 1993-12-31 반도체 기억장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US5492850A (ko)
JP (1) JP2664130B2 (ko)
KR (1) KR950021644A (ko)
DE (1) DE4447229C2 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2679671B2 (ja) * 1995-03-30 1997-11-19 日本電気株式会社 半導体記憶装置の容量素子の製造方法
US5773341A (en) 1996-01-18 1998-06-30 Micron Technology, Inc. Method of making capacitor and conductive line constructions
US6083831A (en) 1996-03-26 2000-07-04 Micron Technology, Inc. Semiconductor processing method of forming a contact pedestal, of forming a storage node of a capacitor
KR100215867B1 (ko) * 1996-04-12 1999-08-16 구본준 반도체 소자의 커패시터 구조 및 제조 방법
US5721154A (en) * 1996-06-18 1998-02-24 Vanguard International Semiconductor Method for fabricating a four fin capacitor structure
JPH1022476A (ja) * 1996-07-02 1998-01-23 Sony Corp 容量素子
SG86315A1 (en) * 1996-08-21 2002-02-19 Texas Instruments Inc Stack cell memory device and method of forming the same
US5710074A (en) * 1996-10-18 1998-01-20 Vanguard International Semiconductor Corporation Increased surface area of an STC structure via the use of a storage node electrode comprised of polysilicon mesas and polysilicon sidewall spacers
US5770510A (en) * 1996-12-09 1998-06-23 Vanguard International Semiconductor Corporation Method for manufacturing a capacitor using non-conformal dielectric
JPH10189898A (ja) * 1996-12-24 1998-07-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6238971B1 (en) * 1997-02-11 2001-05-29 Micron Technology, Inc. Capacitor structures, DRAM cell structures, and integrated circuitry, and methods of forming capacitor structures, integrated circuitry and DRAM cell structures
US5879985A (en) * 1997-03-26 1999-03-09 International Business Machines Corporation Crown capacitor using a tapered etch of a damascene lower electrode
US6218260B1 (en) * 1997-04-22 2001-04-17 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby
US5780339A (en) * 1997-05-02 1998-07-14 Vanguard International Semiconductor Corporation Method for fabricating a semiconductor memory cell in a DRAM
US5923973A (en) * 1997-10-24 1999-07-13 Vanguard International Semiconductor Corporation Method of making greek letter psi shaped capacitor for DRAM circuits
US5972789A (en) * 1998-06-01 1999-10-26 Vanguard International Semiconductor Corporation Method for fabricating reduced contacts using retardation layers
US6074954A (en) * 1998-08-31 2000-06-13 Applied Materials, Inc Process for control of the shape of the etch front in the etching of polysilicon
JP2000077622A (ja) * 1998-08-31 2000-03-14 Texas Instr Inc <Ti> 半導体記憶装置及びその製造方法
KR100363083B1 (ko) 1999-01-20 2002-11-30 삼성전자 주식회사 반구형 그레인 커패시터 및 그 형성방법
US6319789B1 (en) * 1999-01-25 2001-11-20 Micron Techonology, Inc. Method for improved processing and etchback of a container capacitor
KR100317042B1 (ko) 1999-03-18 2001-12-22 윤종용 반구형 알갱이 실리콘을 가지는 실린더형 커패시터 및 그 제조방법
JP3479010B2 (ja) * 1999-11-04 2003-12-15 Ｎｅｃエレクトロニクス株式会社 不揮発性半導体記憶装置の製造方法
KR100431819B1 (ko) * 1999-12-30 2004-05-20 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
KR20020043815A (ko) 2000-12-04 2002-06-12 윤종용 반구형 그레인 커패시터의 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6248062A (ja) * 1985-08-28 1987-03-02 Sony Corp メモリセル
JPH0321062A (ja) * 1989-06-19 1991-01-29 Toshiba Corp 半導体記憶装置
DD299990A5 (de) * 1990-02-23 1992-05-14 Dresden Forschzentr Mikroelek Ein-Transistor-Speicherzellenanordnung und Verfahren zu deren Herstellung
TW243541B (ko) * 1991-08-31 1995-03-21 Samsung Electronics Co Ltd
KR940016805A (ko) * 1992-12-31 1994-07-25 김주용 반도체 소자의 적층 캐패시터 제조 방법
JPH0777237B2 (ja) * 1993-01-04 1995-08-16 日本電気株式会社 半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
DE4447229A1 (de) 1995-07-06
JPH07326717A (ja) 1995-12-12
JP2664130B2 (ja) 1997-10-15
DE4447229C2 (de) 1997-08-21
US5492850A (en) 1996-02-20

Similar Documents

Publication Publication Date Title
KR950021644A (ko) 반도체 기억장치 및 그 제조방법
US7358142B2 (en) Method for forming a FinFET by a damascene process
KR0136528B1 (ko) 불휘발성 반도체 메모리장치의 제조방법
KR950010078A (ko) 반도체 기억장치의 제조방법
KR980006289A (ko) 플래쉬 메모리 소자 제조방법
KR100423765B1 (ko) 종형 트랜지스터를 포함하는 집적 회로 및 그 제조 방법
KR19990080562A (ko) 커패시터 및 그의 제조 방법
KR950014980A (ko) 반도체 소자의 캐패시터 형성방법
KR940027170A (ko) 반도체 장치의 캐패시터 형성방법
KR940010346A (ko) 반도체 집적 소자의 디램(dram) 제조방법
KR0146245B1 (ko) 반도체 소자의 캐패시터 제조방법
KR920003557A (ko) 반도체 장치 및 그 방법
KR100281889B1 (ko) 필드 실드 분리영역을 갖는 반도체장치 및 그 제조방법
KR920006189B1 (ko) 반도체 기억장치 및 제조방법
KR100197987B1 (ko) 반전층 드레인 트랜지스터 제조방법
KR910008122B1 (ko) 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법
KR920007791B1 (ko) Dram 셀의 스택캐패시터 제조방법
KR950010070A (ko) 반도체 기억장치 및 그 제조방법
KR20010003206A (ko) 에스오아이 소자의 제조방법
KR100316527B1 (ko) 플래시 메모리 제조방법
KR970011758B1 (ko) 반도체 집적회로의 전도막 형성방법
KR930011124B1 (ko) Dram 셀의 캐패시터 제조방법
KR0137994B1 (ko) 반도체 소자의 캐패시터 제조방법
KR0147869B1 (ko) 반도체 장치의 제조방법
KR0164152B1 (ko) 반도체소자의 캐패시터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application