DE1524900A1

DE1524900A1 - Bistabile Schaltungsanordnung mit zwei Transistoren

Info

Publication number: DE1524900A1
Application number: DE19671524900
Authority: DE
Inventors: Gardner Peter Alan Edward; Hallett Michael Henry
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1966-12-22
Filing date: 1967-12-28
Publication date: 1970-11-26
Also published as: US3531778A; GB1162109A; DE1524900C3; FR1549572A; DE1524900B2

Description

IBM Deutschland Internationale Büro-Maschinen Gesellschaft mbH

Böblingen, 15. 12. 1967 ru-hn

Anmelderin:

International Business Machines Corporation, Armonk, N. Y. 10 504

Amtliches Aktenzeichen:

Neuanmeldung

Aktenzeichen der Anmelderin:

Docket UK 9-66-003

Bistabile Schaltungsanordnung mit zwei Transistoren

Die Erfindung betrifft eine bistabile Schaltungsanordnung aus zwei kreuz- und gleich stromgekoppelten Transistoren, insbesondere zur Verwendung als Speicherzelle in einem in integrierter Technik aufgebauten Informations speieher.

In elektronischen Rechenmaschinen ist ee seit langem bekannt, neben den bekannten Ferritkernspeichern auch bistabile Kippschaltungen aus Halbleiterbauelementen zu verwenden.

Diese bistabilen Kippschaltungen aus Halbleiterbauelementen haben gegenüber den Ferritkernen und den magnetischen Dünnschichtepeichern den Vorteil, dali

009848/U12

sie we s entlich kürze re Schaltzeiten ermöglichen und außerdem den Integrationseffekt erhöhen.

Die einzelnen Speicherzellen werden in monolytischer Technik dabei alle auf ein gemeinsames Plättchen gebracht und beim Herstellungsvorgang auch gleichzeitig miteinander verbunden.

Die Schaltung der Speicherzellen, die für derartige integrierte Speicher verwendet wird, muß sich vor allem durch eine sehr geringe Verlustleistung und durch möglichst wenig Bauelemente auszeichnen. Da nämlich die einzelnen Speicherzellen bei derartig integrierten Speichern räumlich sehr dicht nebeneinander sitzen, tritt durch die Verlustleistung der Speicherzellen eine relativ hohe Erwärmung ein. Zum anderen ist man um die Verringerung der einzelnen Komponenten einer Schaltung deshalb bemüht, weil dadurch einmal die Fehler rate sinkt und zum anderen der Herstellungsprozess sich vereinfacht und darüberhinaus auch noch die Packungsdichte pro Raoi'meinheit erhöht werden kann.

Durch die österreichische Patentschrift 298 671 ist eine Speicherzelle aus Feldeffekt-Transistoren bekanntgeworden, die innen symmetrisch aufgebaut ist, jedoch außen unsymmetrisch angesteuert werden kann. Die Vorteile dieser Zelle bestehen darin, daß beim Schreibvorgang nicht

009848/U12

152A90Ü

die volle Leistung erforderlich ist, wodurch sich eine erhebliche Reduzierung der gesamten Verlustleistung eines derartig aufgebauten Speichers ergibt. Jedoch hat diese Zelle den Nachteil, daß die Arbeitswiderstände der. beiden Feldeffekt-Transistoren einer Zelle ebenfalls als Feldeffekt-Transistoren ausgebildet sind. Dadurch läßt sich zwar der Informationsinhalt sehr lange aufrechterhalten, ohne daß eine nennenswerte Verlustleiiung dazu erforderlich ist, jedoch ist der Aufwand an aktiven Schaltelementen sehr hoch.

Außerdem ist durch die englische Patentschrift 1 024 015 eine Speicherzelle mit Halbleitern bekanntgeworden, die insbesondere für integrierte Speicher angewendet wird. Diese Zelle besteht aus vier Transistoren und vier Widerständen, wobei die beiden inneren Transistoren kreuzgekoppelt sind und die beiden äußeren Transistoren demjeweils inneren zugeordneten Transistor praktisch parallelgeschaltet sind. Dadurch ergibt sich eine Speicherzelle mit vier Emittern, an denen die verschiedenen Steuersignale zur Ansteuerung der Speicherzelle angelegt sind. Dieser Aufbau einer Speichefzelle aus vier Transistoren und vier Widerständen hat jedoch für die Herstellung in monolytischer Technik den großen Nachteil, daß sehr viel Widerstände vorhanden sind, eine relativ hohe Verlustleistung vorhanden ist und außerdem, daß zur Verbindung der Transistoren untereinander noch einzelne Leiterzüge erforderlich sind, die besonders schwierig herzustellen sind.

0 0 9 8 A 8 / U 1 2

Außerdem ist noch eine weitere Speicherzelle für einen integrierten Speicher mit einem einen bistabilen Schaltkreis bildenden Transistor paar vorgeschlagen worden, das dadurch charakterisiert ist, daß beide Transistoren mit der einen. Elektrode, der Kollektor-Emitter strecke, an einer Eingangsleitung (Wortleitung) liegen, während die andere Elektrode der Kollektor-Emitter strecke des ersten Transistors an einer Ausgangsleitung (Bit/Leseleitung) liegt, und daß eine der restlichen Elektroden des zweiten Transistors an ein festes Bezugs potential angeschlossen ist, so daß in einem Schaltzustand mit leitendem ersten Transistor impulse von der Eingangsleitung zur Ausgangsleitung übertragen werden können und im anderen Schaltzustand mit leitendem zweiten Transistor nicht. Diese Speicherzelle hat den Nachteil, daß sie in der Ausführung mit nur zwei Transistoren keine einwandfreie Ansteuerung zum Lesen und Schreiben von Informationen erlaubt. Hierzu sind insbesondere noch Torschaltungen und Und-Schaltkreise, die der Speicherzelle vorgeschaltet werden müssen, erforderlich. Ansonsten ist eine derartig aufgebaute Speicherzelle in einem Verband dermaßen instabil, daß eine Verwendung in integrierten Speichern nicht möglich ist. Der Aufwand durch die erforderlichen vor zuschaltenden Tor schaltungen, ist jedoch so hoch, daß der Platzbedarf einer derartigen Speicherzelle sehr hoch ist und außerdem diese Schaltung sehr viele Komponenten aufweist» so daß sieh die Fehlerrate damit erhöht.

009848/U12

In der Ausführung mit vier Transistoren, wobei jeweils einem der beiden kreuzgekoppelten Transistoren ein weiterer zugeordnet ist, hat den Nachteil, daß ebenfalls zu viel Bauelemente erforderlich sind, um ein einwandfreies Arbeiten einer derartig aufgebauten Speicherzelle zu gewährleisten. Dies hat widerum den Nachteil zur Folge, daß zuviel Platz für eine derartige Speicherzelle benötigt wird.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung für eine Speicherzelle zu schaffen, die sich besonders zur Herstellung eines Speichers in monolytischer Technik eignet und die deshalb mit einem Minimum an Bauelementen ausgerüstet sein muß.

Die erfindungsgemäße Lösung der Aufgabe besteht darin, daß die beiden Transistoren mindestens je zwei Emitter aufweisen und daß der eine Emitter jedes Transistors mit einer Ausgangsleitung verbunden ist, und daß der andere Emitter jedes Transistors mit einer Steuerleitung verbunden ist, über die die Abfrage der Speicherzelle erfolgt und daß die beiden Transistoren über je einen Arbeitswiderstand mit der Speisespannungs-Leitung verbunden sind.

Der Vorteil der erfindungsgemäßen Schaltungsanordnungoesteht darin, daß nur zwei Transistoren für eine einwandfrei anzusteuernde Speicherzelle erforderlich sind und daß außerdem nur zwei Widerstände benötigt wer-

009848/U12

den. Dadurch, daß jeder Transistor zwei oder mehrere Emitter aufweist, ist eine Herstellung z.B. in der bekannten Planar-Technik sehr einfach, so daß ein monolythischer Speicher, der eine derartige Schaltungsanordnung für die Speicherzellen benützt, eine sehr hohe Bitdichte pro Raumeinheit ermöglicht.

Die Erfindung wird anhand eines in der Zeichnung dargestellten Ausführungsbeispiels beschrieben. Es zeigen:

Fig. 1: eine erfindungs gemäße Schaltungsanordnung eines Speicherelementes,

Fig. 2: die an das in Fig. 1 dargestellte Element gegebenen Impulse zur Erzeugung einer Leseoperation,

Fig. 3: die an das Element gegebenen Impulse zur Erzeugung einer

Schreiboperation,

Fig. 4: ein weiteres Schreibverfahren.

Fig. 5; die schematische Darstellung eines Speichers mit den in

Fig. 1 dargestellten Speicherelementen,

0098A8/U12

Fig. 6: die Verwendung für Verschiebeoperationen des in Fig. 5

dargestellten Speichers,

Fig. 7: eine in dem in Fig. 6 dargestellten Speicher verwendete

Schaltung und

Fig. 8: einen veränderten für Verschiebeoperationen geeigneten

Speicher.

In Fig. 1 ist eine Datenspeichereinheit mit zwei Doppelemitter-Transistoren 1 und 2 dargestellt, deren Basis- und Kollektor-Elektroden kreuzgekoppelt sind. Die Basin- und Kollektor-Elektroden können auch über verschiedene Wider stands schaltungen verbunden sein, wie für Fachleute klar ist, um den einen oder den anderen Transistor z. B. nicht in die Sättigung zu treiben.

Die Kollektor-Elektroden der beiden Transistoren 1 und 2 sind mit einem gemeinsamen Leiter 3 über gleiche Widerstände 4 und 5 verbunden, der die Speise spannung zuführt. Eine Emitter-Elektrode des Transistors 1 ist mit einer Ausgangsleitung 6 und die andere mit einer Steuerleitung 7 verbunden. In ähnlicher Weise ist eine Emitterelektrode des Transistors 2 mit einer Ausgangeleitung 8 und die andere mit einer Steuerleitung 9 verbunden. Die Spannungen auf den Leitungen 3, 6 und 8 und

009848/H12

den Steuerleitungen 7 und 9 sind so gewählt, daß die Schaltung als M-stabile Kippschaltung arbeitet und zum Speichern von Daten in binärer Form verwendet werden kann. Wenn also ein Transistor leitend ist,

ir

speichert die Einheit einen binären Wert und wenn der andere Transistor leitet, speichert sie einen zweiten binären Wert. Die Spannung der Steuerleitungen 6 und 8 wird normalerweise auf einem niedrigeren Wert gehalten als die der Aus gangs leitungen 7 und 9, so daß der Strom durch einen leitenden Transistor normalerweise zu der zugeordneten Steuerleitung und nicht zur Ausgangsleitung fließt. Wenn eine Zelle abgefragt werden muß, um festzustellen, welcher binäre Wert gespeichert ist, wird die Spannung einer der Steuerleitungen 7 oder 9 über die Spannung der zugehörigen Ausgangsleitung 6 oder 8 gehoben. Wenn sich der an der Steuerleitung angeschlossene Transistor in seinem leitenden Zustand befindet, wird der normalerweise zur Steuerleitung fließende Strom zum Ausgangsleiter geführt, wo er abgefühlt wird. Mit jeder Ausgangsleitung ist ein Leseverstärker verbunden. Wenn der an der Steuerleitung angeschlossene Transistor nicht leitet, wird kein Impuls auf der Ausgangs leitung empfangen und daraus ist zu ersehen, daß der andere Transistor leitet. Daraus folgt, daß die Abfrage einer der beiden Steuerleitungen den Zustand der Zelle und damit den gespeicherten binären Wert anzeigt. Obwohl das nicht wesentlich ist, kann man zur gleichen Zeit, wie der Impuls auf die Steuerleitung gegeben wird, einen Impuls auf die gemeinsame Leitung 3 geben und so ein größeres Signal auf der Aus gangsleitung erzeugen, wenn der zugehörige Transistor leitet.

0 0 9 8/, 8 / H 1 2

15249QÜ

Die zu einer Leseoperation gehörigen Impuls züge sind in Fig. 2 dargestellt, wobei die ausgewählten Spannungen in den einzelnen Transistoren angepaßt wurden. Die Fig. 2a zeigt die Spannungsform, die auf einer der Steuerleitungen 7 oder 9 gegeben wurde, wobei zu ersehen ist, daß die Spannung von ihrem normalen Grundwert auf 0, 2V angehoben wurde. Wenn der an die erregte Steuerleitung angeschlossene Transistor in seinem leitenden Zustand ist, tritt eine Spannungsänderung ähnlich der in Fig. 2b dargestellten auf den Ausgangsleitungen 6 oder 8 auf und kann durch die Leseverstärker wahrgenommen werden. Wenn der an die erregte Steuerleitung angeschlossene Transistor nicht leitet, wird natürlich kein Signal auf einer Ausgangsleitung erzeugt. Infolgedessen kann der Zustand der Speichereinheit dadurch festgestellt werden, daß man eine Steuerleitung erregt und feststellt, ob auf der zugehörigen Ausgangsleitung ein Impuls erzeugt wird oder nicht. Ein größeres Ausgangssignal erhält man, wenn während der Erregungszeit der Steuerleitung ein positiver Impuls auf die gemeinsame Leitung 3 gegeben wird, dies ist durch die Wellenform C in Fig. 2 dargestellt. Dieser Vorteil wird jedoch zu einem gewissen Grade wieder durch die zusätzlich eingeführte Schaltung aufgehoben, die diesen positiven Impuls auf die Versorgungsleitung gibt. Es ist zu beachten, daß die normale Spannung auf der Ausgangsleitung höher liegt als die normale Spannung auf der Steuerleitung, so daß der Strom durch eine an diese Leitungen angeschlossenen Leitenden Transistor normalerweise zur Steuerleitung fließt.

009848/ H 1 2

152490Ü

Im folgenden werden zwei Verfahren beschrieben, mit denen Daten in die Zelle eingespeichert werden können. In Fig. 3 sind verschiedene Spannungspegel angegeben, die auf die Zelle gegeben werden müssen, um eine "Schreiboperation" auszuführen. Die Spannung auf Leitung 3 wird von ihrem Normalwert von 1, 5V auf 0, 8V gesenkt, wie in Fig. 3a dargestellt. Der zu dieser Zeit leitende Transistor bleibt weiter leitend, aber die Zelle spricht jetzt leichter auf Spannungsänderungen an den anderen Elektroden an. Durch entsprechende Erregung der Steuer- und Ausgangsleitungen, die mit den Transistoren 1 oder 2 verbunden sind, können Daten eingeschrieben werden. Es spielt keine Rolle, welche Leitungen benutzt werden, und da die Arbeitsweise in jedem Falle dieselbe ist, wird die Schreiboperation unter Verwendung der Leitungen 6 und 7 beschrieben, die an den Transistor 1 angeschlossen sind.

Wenn sich die Zelle im Bereich größerer Ansprechempfindlichkeit befindet, wird die Spannung auf der Steuerleitung 7 von ihrem normalen Erdpotential auf - 0, 5V gesenkt um sicherzustellen, daß der Transistor 1 leitend wird. Unmittelbar danach wird die Steuerleitung mit 0, 5V positiv beaufschlagt, wodurch der Strom vom Transistor 1 auf der Ausgangsleitung 6 geleitet wird (Fig. 2b). Wenn der Transistor 1 in seinem leitenden Zustand den binären Wert darstellt, der gespeichert werden. soli_s ist kein weiterer Schritt erforderlich und wenn die

0098/_t 8/1 4 12

152490Ü

Steuer spannung auf Leitung 7 wieder auf Null reduziert und die Versorgungsspannung auf Leitung 3 wieder auf ihren normalen Betriebswert angehoben wird, bleibt der Transistor 1 im leitenden Zustand und der Strom fließt wieder über die Steuerleitung 7. Wenn andererseits der gewünschte binäre Wert nicht durch den Transistor 1, sondern durch den Transistor 2 in leitendem Zustand dargestellt wird, wird ein positiver Impuls gleichzeitig auf Ausgangsleitung 6 und Steuerleitung 7 gegeben. Dadurch schaltet die Zelle von einem in den anderen Zustand um und der Transistor 2 wird leitend. Die zu diesem Zweck auf die Ausgangsleitung 6 "gegebenen Spannungsimpulse sind in Fig. 3c dargestellt. Dieser leitende Zustand wird aufrechterhalten, wenn Steuerleitung 7, Ausgangsleitung 6 und Versorgungsie itung 3 wieder auf ihre normale Betriebsspannung zurückkehren und die Zelle speichert den gewünschten Binärwert. Der Vollständigkeit halber zeigt die Fig. 3d, wie die Ausgangsleitung 6 auf konstanter Spannung gehalten wird, wenn der zu speichernde Binärwert bereits durch den leitenden Transistor 1 dargestellt wird. Da die Spannungen der beiden Emitter des Transistors 1 nicht beide über die Spannungen der Emitter des Transistors 2 ansteigen, bleibt der Zustand der Zelle unverändert

Ein anderes Verfahren zum Einschreiben von Daten wird im folgenden an Hand von Fig. 4 beschrieben. Zuerst wird die Spannung der beiden Steuerleitungen 7 und 9, siehe hierzu die Fig. 4a und 4b, angehoben, um den Strom vom leitenden Transistor auf die zugehörige Ausgangsleitung

0098A8/U12

6 oder 8 zu leiten. Die Spannung der Aus gangs leitungen 6 oder 8, die an den schließlich leitend zu machenden Transistor angeschlossen sind, wird entweder unverändert belassen oder gesenkt, siehe Fig. 4c, und die Spannung der anderen Ausgangsleitung angehoben, siehe Fig. 4d, um einen Stromfluß dorthin zu sperren. Dadurch wird der Transistor mit dem am stärksten negativen Emitter in den leitenden Zustand gebracht. Dieser Vorgang wird durch Senken der Versorungsspannung, siehe Fig. 4e, wie oben mit Bezug auf Fig. 2 beschrieben, unterstützt.

Wenn die Versorungsspannung soweit gesenkt wird, daß die Transistoren aufhören zu leiten, ist die Spannungsdifferenz zwischen den zum Umschalten auf die Ausgangsleitung gegebenen positiven und negativen Signale wesentlich geringer. Der Transistor mit der niedrigeren Emitter spannung^ schließt den anderen Transistor aus, wenn die Versorxmgsspannung wieder auf ihren Ruhewert oder normalen Betriebswert zurückkehrt.

In Fig. 5 ist ein Datenspeicher dargestellt, der die oben beschriebenen Speichereinheiten verwendet. Der Einfachheit halber ist nur ein kleiner Speicherteil sowie die Steuerleitungen 7 und 9 und die Ausgangsleitungen 6 und 8 dargestellt. Transistoren bilden die durch Punkte dargestellten Speichereinheiten und die Kreuzkupplungs- und Verbindungsan-

0098A8/U12

Schlüsse sind weggelassen. Diese Anordnung der Speichereinheiten in Zeilen und Spalten bedeutet, daß Daten gleichzeitig in mehrere Stellen eingelesen werden können. Wenn man also die entsprechenden Spannungsimpulse in Abhängigkeit von den zu speichernden binären Werten auf die Ausgangsleitungen 6 und 8 gibt und die Spannung der Steuer- und S**peiseSpannungsleitungen gemäß obiger Erklärung steuert, kann eine Anzahl von Bits, die ein Datenwort darstellen,' gleichzeitig in eine Speicherzelle geschrieben werden. Da ein Wort in Richtung der Steuer leitungen 7 und 9 gespeichert wird, werden diese auch Wortleitungen des Speichers genannt. In ähnlicher Weise werden die Ausgangs- oder Abfrage leitungen 6 und 8 auch Bit-/Abfrage-Leitungen des Speichers genannt, da das an einer bestimmten Speicherstelle Al, A2 ... D4 zu speichernde Bit durch die Spannungen gesteuert wird, die auf die Ausgangs- oder Abfragfeleitungen gegeben werden. Bei Betrachtung des Speichers fällt seine Symmetrie auf, insofern, als die Abfrageeinheiten mit den Steuer leitungen 7 und 9 verbunden und Daten aus dem Speicher durch Abfragen der Bit-/ Abfrage-Leitungen ausgelesen werden können. Diese sogenannte zweiseitige Abfrage ist besonders nützlich bei Betrieb des Speichers in der Inhaltsadressierung. Wenn z. B, ein Adresswort, für das der Inhalt des Speichers gesucht werden soll, in Komplementform auf die Bitabfrageleitung gegeben wird und die Nullen im Komplementwort als positive Signale auf die Null-Bit-Abfragleitungen und die Einsen im Komplementwort ale positive Signale auf die Eine-Bit-Abfrageleitungen gegeben werden, zeigt das Fehlen eines Signales auf der Steuerleitung

QQ9848/U12

152490Ü

die Übereinstimmung des Adresswortes mit dem zu dieser Steuerleitung gehörigen gespeicherten Wort an.

Bei der hier beschriebenen Ausführung wurde die Speicherung einer binären Eins gewählt, wenn Transistor 2 leitend ist und eine binäre Null, wenn Transistor 1 leitet. Die mit dem Transistor 2 einer Zelle verbundenen Wortleitungen 7 und Bitabfrageleitung 8 werden der Einfachheit halber als Eins-Wortleitung und Eins-Bit-Abfrageleitung bezeichnet. In gleicher Weise werden die Wortleitung 9 und die Bit-Abfrageleitung 6 als Null-Wortleiter und Null-Bit-Abfrageleitung bezeichnet.

Der so weit beschriebene Datenspeicher kann nicht nur Daten speichern, sondern auch verschiedene logische Operationen ausführen. Eine logische Datenübertragung von einer Speicherzelle in eine mit derselben Bit-Abfrageleitung verbundene andere Speicherzelle kann durch Erregung der entsprechenden Leitungen erfolgen. Wenn z.B. der Inhalt der Speicherzelle Al entsprechend obiger Beschreibung ausgelesen und gleichzeitig an den Kollektoren der Zelle B2 liegende Versorungsspannung gesenkt wird, um diese Spannung in den Bereich ihrer größten Ansprechempfindlichkeit zu bringen, und die Steuer spannung angehoben wird, speichert die Zelle Bl den entgegengesetzten Binärwert, wenn Impuls auf der Bit-Abfrageleitung der Zelle Al erscheint. Zu diesem Zweck muß die Zelle abgefragt werden, die die mit dem leitenden Transistor verbundene Wortleittmg benutzt« Angenommen, daß Al eine binäre Eins

009848/1412

152A90Ü

speichert, dann erzeugt die Abfrage auf der Wortleitung 7 einen Imp uls auf der Bit-Abfrageleitung 8, die zum Schreiben einer binären Null in Bl, Cl oder Dl verwendet werden kann, je nachdem, welche Einheit in dem Bereich ihrer größten Ansprechempfindlichtkit liegt. Wenn Al auf der Wortleitung 9 abgefragt wird, erscheint kein Impuls auf der Bit-Abfrageleitung 6 und der Zustand der ansprechempfindlichen Zelle bleibt unverändert.

Im folgenden Beispiele zeigen Ausführungsmöglichkeiten für kompliziertere logische Operationen mittels dieser "Übertragungstechnik".

Beispiel 1

Zelle Al und Bl werden gleichzeitig an der Eins-Bit-Abfrageleitung abgefragt und die Zelle Cl wird durch Senken der Kollektor spannung und Anheben der Spannung auf den Steuerleitungen ansprechbar gemacht. Daraus folgt, daß die Zelle Cl nach dieser Operation nur eine binäre Eins speichert, wenn sie zu Anfang eine binäre Eins gespeichert hatte und beide Zellen Al und Bl eine binäre Null speicherten. Alle anderen Bedingungsmöglichkeiten führen dazu, daß die Zelle Cl nach der Abfrage eine binäre Null speichert. Diese logische Operation kann durch den Boole'sehen Ausdruck

c_F = C₁, A₁, I₁

dargestellt werden, worin C_ der Endzustand der Zelle Cl ist.

JT

009848/U12

Beispiel 2

Die Zellen Al und Bl werden gleichzeitig auf die Null-Bit-Abfrageleitung ausgelesen und Cl wieder wie oben beschrieben, ansprechbar gemacht. Daraus folgt, daß die Zelle Cl auf den Zustand einer binären Eins umgeschaltet wird oder in diesem bleibt, wenn sie entweder ursprünglich im Einerzustand war oder Al oder Bl eine binäre Null gespeichert hatten. Alle anderen Bedingungen bringen Cl in den Stand einer binären Null*· Diese logische Operfetion kann durch den Boole' sehen Ausdruck

C_F = C₁ + I₁ + B₁
ausgedrückt werden.

Beispiel 3

Die Speicherzellen Al und Bl werden gleichzeitig an den Null- und Eins-Bit-Abfrageleitungen ausgelesen, während die Zelle Cl in den ansprechbaren Zustand gesetzt wird. Daraus folgt, daß der Status von Cl unverändert bleibt, wenn Al und Bl entgegengesetzte Werte gespeichert haben. Cl wird in den Null-Zustand gebracht, wenn Al und Bl eine Eins gespeichert hatten und in den Einer-Zustand, wenn Al und Bl eine Null gespeichert hatten. Somit können die Bedingungen, die Cl zum Speichern einer Eins veranlassen, durch folgenden Ausäruck festgehalten werden:

^CF ^{= A}l^f **l^{f C}l ^{+ A}l' ^Bl' ^Cl ^{+ A}l' ^l

0 0 9 8 A 8 / 1 A1 2

Fig. 6 zeigt, wie mit externer Schaltung VerSchiebeoperationen im Speicher ausgeführt werden. Das zu verschiebende Bit, e. B. A2, wird wie oben beschrieben, auf die Einer-Bit-Abfrageleitung durch entsprechende Erregung der A-Wortleitung 7 ausgelesen. Gleichzeitig wird die Zelle, z.B. Cl, in die das Bit geschoben werden soll, unter Verwendung der Null-Wortleitung 9 auf Null gesetzt. Wenn A2 dann eine binäre Null gespeichert hatte, erscheint kein Impuls auf der Bit-Abfrageleitung 8 für die Zelle A2 und infolgedessen wird die Bit-Abfrageleitung 6 der Zelle Cl nicht erregt. Somit bleibt die Zelle Cl in dem NuIl-Zustand und das in A2 gespeicherte Bit ist nach Cl verschoben. Wenn A2 eine Eins gespeichert hat, wird der auf der Bit-Abfrageleitung 8 erzeugte Impuls über die externe Schaltung 10 auf die Bit-Abfrageleitung 6 der Zelle Cl geleitet, wodurch sich der Zustand dieser Zelle ändert und vom gelöschten Null-Zustand in den Einer-Zustand umschaltet, wodurch die Verschiebung erfolgt. Da die Null-Bit-Abfrageleitung 6 einer Zelle mit der Eins-Bit-Abfrageleitung 8 der Nachbarzelle verbunden ist, kann eine Information leicht durch den ganzen Speicher verschoben werden. Das einzige Kriterium hierbei besteht darin, daß ungeachtet der zum Abfragen benutzten Wort- oder Bit-Abfrageleitung der Null oder Eins

/
ist, die andere Wort- und Bit-Abfrageleitung zum Sphreiben der Daten

in den Speicher benutzt wird.

Die Schiebe schaltung 10 ist im einzelnen in Fig. 7 dargestellt und kann

0098A8/U12

zur Verschiebung der Information in beiden Richtungen im Speicher gesteuert werden. So wird für eine Links verschiebung ein positives Signal auf die Basiselektrode des Transistors 11 gegeben und für eine Rechtsverschiebung auf die Basiselektrode des Transistors 12. Der angewählte Transistor wird leitend und die Spannung des Punktes 13 oder 14 fällt ab. Wenn ein Impuls auf die Bit-Abfrageleitung 8 von dem gerade ausgelesenen Bit (in Fig. 7 als Bit η dargestellt) erscheint, wird der im Ruhezustand ausgeschaltete Transistor 15 leitend. Dadurch wird der Transistor 16 abgeschaltet und ebenfalls die vorher durch die Linksoder Rechts-Verschiebungsimpulse angewählten Transistoren 11 oder 12. Infolgedessen steigt die Spannung am Punkt 13 oder 14 und ein positiver Impuls wird auf die Null-Bit-Abfrageleitung 6 der für den Empfang der Information angewählten Speichereinheit übertragen. Wenn der Ausgangsimpuls vom Bit η abfällt, wird Transistor 16 wieder leitend und der an die Null-Bit-Leitung gegebene Impuls hört auf.

Schließlich kann der Speicher noch so verändert werden, daß eine Verschiebung ohne eine der gerade beschriebenen externen Schiebeschaltungen möglich ist. Eine derartige Veränderung ist in Fig. 8 dargestellt. Hier sind die Wortleitungen 7 und 9 und die Eine*-Bit-Abfrageleitungen 8 mit den Zellen Al bis C4 wie vorher verbunden aber die Null-Bit-Abfrageleitungen 6 sind diagonal durch den Speicher geführt. Somit erreicht man eine vertikale Verschiebung durch Auslesen auf der Einer-

009848/1412

Bit-Abfrageleitung 8 und eine diagonale Verschiebung durch Auslesen auf der Null-Bit-Abfrageleitung 6. Das Verfahren wird dadurch etwas komplizierter, daß eine echte Verschiebung stattfindet, wenn eine vertikale Verschiebung ausgeführt wird, wogegen bei Ausführung einer diagonalen Verschiebung eine Komplementver Schiebung stattfindet.

0 0 9 8 4 8 / U 1 2

Claims

- 20 - Böbling ru-hn iblingen, TS. 12. 1967 PATENTANSPRÜCHE

1. Bistabile Schaltungsanordnung aus zwei kreuz- und gleichstromgekoppelten Transistoren, insbesondere zur Verwendung als Speicherzelle in einem in integrierter Technik aufgebauten Speicher, dadurch g< kennzeichnet, daß die beiden Transistoren (1 und 2) mindestens je zwei Emitter aufweisen und daß der eine Emitter jedes Transistores (1 und 2) mit einer Ausgangsleitung (6 bzw. 8) verbunden ist, und daß der andere Emitter jedes Transistors (1 und 2) mit einer Steu-

die

erleitung (7 bzw. 9) verbunden ist, über die''Abfrage der Speicherzelle erfolgt und daß die beiden Transistoren (1 und 2) über je einen Arbeitswiderstand (4 bzw. 5) mit der Speisespannungs-Leitung (3) verbunden sind.

2. Bistabile Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zur Abfrage der gespeicherten Information die Spannung auf einer der Steuerleitungen (7 und 9) über die Spannung der zugehörigen Aus gang s leitung 6 oder 8 gehoben wird,

3. Bistabile Schaltungsanordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß mit den Steuerleitungen (7 und 9) Leseverstärker verbunden sind, die dann ein Lesesignal enthalten, wenn die Leituii-

009848/U12

gen (6 und 8) als Bit-/Abfrage-Leitungen betrieben werden.

4. Bistabile Schaltungsanordnung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß bei Verwendung der Speicherzelle in einem inhaltsadressierten Speicher die Suchworte in Komplementform auf die Bit-/Abfrage-Leitungen (6 und 8) gegeben werden und die Nullen im Komplementwert als positive Signale auf die Null-Bit-Abfrageleitung und die Einsen im Komplementwert als positive Signale auf die Eins-Bit-Abfrageleitungen gegeben werden, wodurch das Fehlen eines Signals auf einer Steuerleitung die Übereinstimmung des Suchwortes mit dem zu dieser Steuerleitung gehörigen Datenwort anzeigt.

009848/ U1 2