DE1499843B2 - Anordnung mit mindestens einer Speicherzelle mit mehreren Transistoren - Google Patents

Anordnung mit mindestens einer Speicherzelle mit mehreren Transistoren

Info

Publication number
DE1499843B2
DE1499843B2 DE19661499843 DE1499843A DE1499843B2 DE 1499843 B2 DE1499843 B2 DE 1499843B2 DE 19661499843 DE19661499843 DE 19661499843 DE 1499843 A DE1499843 A DE 1499843A DE 1499843 B2 DE1499843 B2 DE 1499843B2
Authority
DE
Germany
Prior art keywords
transistor
circuit
transistors
electrode
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19661499843
Other languages
English (en)
Other versions
DE1499843A1 (de
Inventor
Joseph Richard Trenton N.J. Burns (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE1499843A1 publication Critical patent/DE1499843A1/de
Publication of DE1499843B2 publication Critical patent/DE1499843B2/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H03K3/356034—Bistable circuits using additional transistors in the input circuit the input circuit having a differential configuration
    • H03K3/356043—Bistable circuits using additional transistors in the input circuit the input circuit having a differential configuration with synchronous operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H03K3/356026—Bistable circuits using additional transistors in the input circuit with synchronous operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Polishing Bodies And Polishing Tools (AREA)

Description

Die vorliegende Erfindung betrifft eine Anordnung mit mindestens einer Speicherzelle mit mehreren, jeweils eine Eingangs- und eine Ausgangselektrode, die einen Strompfad durch den Transistor begrenzen, und eine Steuerelektrode enthaltenden, dem gleichen Leitungstyp angehörende Transistoren, von denen ein erster und ein zweiter jeweils mit seiner Eingangselektrode mit einem ersten Schaltungspunkt und mit seiner Ausgangselektrode, an der ein Ausgangssignal abnehmbar ist, über eine erste bzw. zweite Impedanz in getrennten Stromkreisen mit einem zweiten Schaltungspunkt gekoppelt sind, ferner mit einer Schaltungsanordnung, durch die die Ausgangselektroden des ersten und zweiten Transistors über Kreuz mit den Steuerelektroden des zweiten bzw. ersten Transistors gekoppelt sind, und mit zusätzlichen Transistoren gleichen Leitungstyps, die zum Teil den Impedanzen parallel geschaltet sind.
Es ist bekannt, schnell arbeitende Speicher für Datenverarbeitungsanlagen aus einer Anzahl aktiver Speicherelemente oder Speicherzellen aufzubauen. Für eine Erhöhung der Arbeitsgeschwindigkeit solcher Speicher ist es nicht nur wichtig, daß die einzelnen Speicherzellen mit der maximal möglichen Arbeitsgeschwindigkeit arbeiten, sondern auch, daß die Information zerstörungsfrei aus dem Speicher herausgelesen werden kann. Eine weitere Erhöhung der Arbeitsgeschwindigkeit ist, beispielsweise in einem wortorganisierten Speicher, zu erreichen, wenn mehr als ein Informationswort zur gleichen Zeit aus dem Speicher herausgelesen werden kann.
Bei einem bekannten aktiven Speicher bestehen die Speicherzellen aus Flip-Flops, und die gesamte Speicheranordnung ist als integrierte Schaltung aufgebaut. Ein Erfordernis, das in der Praxis an integrierte Schaltungen, die aktive Elemente enthalten, gestellt wird, besteht darin, daß der Leistungsverbrauch im Gleichgewichts- oder Ruhezustand sehr niedrig sein muß. Wenn die aktiven Elemente Flip-Flops sind, kommt diese Forderung im wesentlichen darauf hinaus, daß die Arbeitsimpedanzen für die Verstärkervorrichtungen im Flip-Flop so groß wie möglich und die Speisespannungen so klein wie möglich sein sollen. Die Umschaltzeit eines Flip-Flops ist aber bekanntlich direkt proportional den Werten der Arbeitsimpedanzen und umgekehrt proportional der Speisespannung. Um die sich hieraus ergebenden Schwierigkeiten zu vermeiden, ist es beispielsweise aus den USA.-Patentschriften 2 874 315 und 3 114 049 bekannt, den Kollektorwiderständen der Transistoren eines Flip-Flops zusätzliche Transistoren parallel zu schalten, die beim Sperren des betreffenden Transistors kurzzeitig aufgetastet werden. Während der zusätzliche Transistor aufgetastet ist, hat die Impedanz im Kollektorkreis des betreffenden Transistors einen sehr kleinen Wert, so daß die am Kollektor des zu sperrenden Transistors wirksamen Kapazitäten rasch aufgeladen werden und ein steiler Spannungsanstieg am Kollektor des sperrenden Transistors und damit ein rasches Umschalten des Flip-Flops gewährleistet sind.
Der vorliegenden Erfindung liegt, ausgehend von diesem Stand der Technik, die Aufgabe zugrunde, die Schaltgeschwindigkeit einer Anordnung mit solchen Flip-Flop-Speicherzellen weiter zu erhöhen, ohne die Arbeitsimpedanzen der über Kreuz gekoppelten Transistoren der Speicherzelle verkleinern und damit die Verlustleistung im Ruhezustand vergrößern zu müssen. Dabei soll gleichzeitig erreicht werden, daß die Speicheranordnung vielseitig anwendbar ist.
Diese Aufgabe wird gemäß der Erfindung bei einer Anordnung der eingangs genannten Art dadurch gelöst, daß die Speicherzelle eine die Strompfade eines dritten Transistors und eines zusätzlichen vierten Transistors enthaltende, den Strompfad des ersten Transistors überbrückende erste Parallelschaltung, eine die Strompfade des vierten Transistors und eines
ίο zusätzlichen fünften Transistors enthaltende, den Strompfad des zweiten Transistors überbrückende zweite Parallelschaltung, eine den Strompfad eines sechsten und eines siebten zusätzlichen Transistors enthaltende, das eine Impedanzelement überbrükkende dritte Parallelschaltung, und eine den Strompfad des siebten Transistors und eines zusätzlichen achten Transistors enthaltende, das zweite Impedanzelement überbrückende vierte Parallelschaltung aufweist, daß die Steuerelektroden des dritten und achten Transistors zusammen an eine erste Eingangsschaltung anschließbar sind, daß die Steuerelektroden des fünften und sechsten Transistors zusammen an eine zweite Eingangsschaltung anschließbar sind und daß die Steuerelektroden des vierten und siebten Transistors zusammen an eine dritte Eingangsschaltung anschließbar sind.
Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Die Erfindung wird an Hand der Zeichnung näher erläutert; es zeigt
F i g. 1 ein Schaltbild eines Ausführungsbeispieles einer Speicherzelle gemäß der Erfindung mit einer neuartigen Ausgangsschaltung und anderen Bauteilen, die benötigt werden, wenn die Speicherzelle als Teil eines wortorganisierten Speichers verwendet wird,
F i g. 2 ein Schaltbild eines Feldeffekttransistors, der als Arbeitsimpedanz für ein aktives Flip-Flop-Element der in F i g. 1 dargestellten Speicherzelle geschaltet ist, und
F i g. 3 ein Blockschaltbild eines wortorganisierten Speichers, bei dem Speicherzellen des in F i g. 1 dargestellten Typs verwendet und jeweils zwei Informationswörter gleichzeitig herausgelesen werden können.
Als erstes soll die in F i g. 1 als Ausführungsbeispiel der Erfindung dargestellte Speicherzelle beschrieben und ihre verschiedenen Anwendungsmöglichkeiten diskutiert werden. Anschließend wird auf zusätzliche Schaltungen eingegangen, durch die die neue, Flip-Flop-artige Speicherzelle für die Verwendung in einem wortorganisierten Speicher angepaßt werden kann.
Die Speicherzelle gemäß der Erfindung enthält eine Anzahl aktiver Vorrichtungen, z. B. Transistoren. Bei dem dargestellten Ausführungsbeispiel werden Feldeffekttransistoren, insbesondere Feldeffekttransistoren mit isolierter Steuerelektrode verwendet, die sich besonders für integrierte Schaltungen eignen.
Zwei Typen von Feldeffekttransistoren mit isolierter Steuerelektrode sind für die hier beschriebenen Schaltungen besonders geeignet, nämlich Dünnschichttransistoren (TFT) und Metall-Oxyd-Transistoren (MOS-FET).
Es gibt Feldeffekttransistoren mit isolierter Steuerelektrode, die dem Stromerhöhungstyp, und solche, die dem Stromdrosselungstyp angehören. Für die vor-
liegende Erfindung sind Transistoren, des Stromerhöhungstyps besonders interessant. Wenn ein solches Bauelement vom Stromerhöhungstyp in Betrieb ist, fließt im Strompfad zwischen Quelle und Abfluß nur ein kleiner Strom, wenn Steuerelektrode und Quelle auf der gleichen Spannung liegen. Zwischen Quelle und Abfluß fließt ein Strom, wenn die Spannung an der Steuerelektrode in einem bestimmten Sinne bezüglich der Quelle vergrößert wird.
Im wesentlichen wird die Leitfähigkeit des Halbleitermaterials im leitenden Strompfad zwischen Quelle und Abfluß durch die zwischen Steuerelektrode und Quelle liegende Spannung gesteuert. Wenn der Halbleiter aus N-leitendem Material besteht, fließt ein Strom zwischen Quelle und Abfluß, wenn die Steuerelektrode bezüglich der Quelle positiv ist.
Der Flip-Flop-Teil der in Fig. 1 dargestellten Speicherzelle enthält einen ersten und einen zweiten Feldeffekttransistor 10, 20, die als N-leitende Transistoren dargestellt sind und deren Abfluß über eine vernachlässigbare Impedanz mit der Steuerelektrode des jeweils anderen Transistors gekoppelt ist. Die Quellen des ersten und zweiten Transistors sind jeweils mit einem ersten Schaltungspunkt verbunden, der hier Masse ist. Der Abfluß des ersten Transistors 10 ist über ein Impedanzelement 12 mit einem zweiten Schaltungspunkt 16 verbunden, an dem eine Spannung von + V0 Volt von einer Spannungsquelle 14 liegt, deren positive Klemme mit dem zweiten Schaltungspunkt 16 und deren negative Klemme mit Masse verbunden ist. Ein zweites Impedanzelement 22 ist zwischen den Abfluß des zweiten Transistors 20 und den zweiten Schaltungspunkt 16 geschaltet.
Damit das Flip-Flop im Ruhezustand einen möglichst geringen Leistungsverbrauch hat, sind die Werte von Vn und der Impedanzelemente 12, 22 so gewählt, daß sich die kleinste Ruheleistung ergibt, die sich mit der Stabilität des Flip-Flops als Ganzes vereinbaren läßt. Va soll also so klein wie möglich und die Werte der Impedanzelemente 12, 22 sollen so groß wie möglich sein. Das Impedanzelement 12 kann beispielsweise ein weiterer Feldeffekttransistor 24 sein, der in der in F i g. 2 dargestellten Weise geschaltet ist, d. h., die Quelle ist mit dem Verbindungspunkt A und der Abfluß ist mit dem zweiten Schaltungspunkt 16 verbunden, während die Steuerelektrode direkt an den Abfluß angeschlossen ist. Auch das andere Impedanzelement 22 kann aus einem Feldeffekttransistor bestehen, der in entsprechender Weise zwischen einen Ausgangs-Verbindungspunkt B und den zweiten Schaltungspunkt 16 geschaltet ist.
Wenn die Arbeitsimpedanzelemente 12, 22 eines konventionellen Flip-Flops sehr hohe Werte haben, ist die Umschaltgeschwindigkeit des Flip-Flops entsprechend klein. Der Grund hierfür liegt darin, daß die zwischen Masse und den Ausgangs-Verbindungspunkt A bzw. B liegenden Kapazitäten durch die Arbeitsimpedanzen aufgeladen werden müssen. Um eine hohe Umschaltgeschwindigkeit zu erreichen, sind bei der in F i g. 1 dargestellten Schaltungsanordnung Parallelschaltungen niedriger Impedanz vorgesehen, die durch eine Kombination anderer N-leitender Feldeffekttransistoren gebildet werden, wie im folgenden erläutert wird.
Der Strompfad eines dritten Transistors 30 ist in Reihe mit dem Strompfad eines vierten Transistors 40 in der genannten Reihenfolge zwischen den Verbindungspunkt A und Masse geschaltet. Zwischen dem Verbindungspunkt5 und Masse liegt der Strom-* pfad eines fünften Transistors 50 in Reihe mit dem' Strompfad des vierten Transistors 40 in dieser Reihenfolge. Der Strompfad eines sechsten Tran-· sistors 60 ist in Reihe mit dem Strompfad eines siebten Transistors 70 zwischen den Verbindungspunkt A und die positive Klemme der Spannungsquelle 14 geschaltet, und der Strompfad eines achten Transistors 80 liegt in Reihe mit dem Strompfad des siebten Transistors 70 zwischen dem Verbindungspunkt B und dem Pluspol der Spannungsquelle 14.
Die Steuerelektroden des dritten Transistors 30 und des achten Transistors 80 sind elektrisch zusammen an einen ersten Eingangssignalanschluß 82 angeschlossen. Die Steuerelektroden des fünften Transistors 50 und des sechsten Transistors 60 sind elektrisch zusammen an einen zweiten Eingangssignalanschluß 84 angeschlossen, und die Steuerelektroden des vierten Transistors 40 und des siebten Tran-
ao sistors 70 sind elektrisch zusammen an einen dritten Eingangssignalanschluß 86 angeschlossen.
Die soweit beschriebene Speicherzelle hat ein weites Anwendungsgebiet. Die Zelle kann beispielsweise als eine Stufe eines Schieberegisters oder eines aktiven Speichers verwendet werden. Bei Verwendung in einem Schieberegister werden die Eingangssignalanschlüsse 82, 84 mit verschiedenen Ausgängen der vorangehenden Speicherzelle des Schieberegisters verbunden, wobei am einen dieser Eingangssignalanschlüsse ein verhältnismäßig hoher Signalpegel und am anderen ein relativ niedriger Signalpegel liegt.
Dem Eingangssignalanschluß 86 werden Signale zum Verschieben der Information im Register zugeführt.
Zur Erläuterung der Arbeitsweise der Speicherzelle soll angenommen werden, daß diese eine Stufe eines Schieberegisters bildet. Der Wert der Eingangssignale an den Anschlüssen 82, 84 beträgt dann etwa + V0 Volt bzw. Masse oder umgekehrt, je nach dem Zustand der vorangehenden Stufe des Registers. Die Spannung am dritten Eingangssignalanschluß 86 ist normalerweise Massepotential. Im Ruhe- oder Gleichgewichtszustand der Schaltungsanordnung sind daher sowohl der vierte als auch der siebte Transistor 40 bzw. 70 gesperrt, und es fließt wenig oder kein Strom durch den dritten bis achten Transistor 30... 80.
Wenn die Spannung am dritten Eingangssignalanschluß 86 während einer Verschiebeperiode auf + V a Volt erhöht wird, werden Stromwege niedriger Impedanz parallel zum einen der Flip-Flop-Transistoren 10 oder 20 und zum Impedanzelement 22 oder 12 des anderen Flip-Flop-Transistors gebildet, was von den an den Eingangssignalanschlüssen 82,84 liegenden Spannungen abhängt. Es sei beispielsweise angenommen, daß die Spannung am ersten Eingangssignalpunkt 82 gleich + Vn Volt und die Spannung am zweiten Eingangssignalanschluß 84 gleich Massepotential seien. Wenn eine mit dem dritten Eingangssignalanschluß 86 verbundene Verschiebeimpulsquelle (dritte Eingangsschaltung 88) einen Ausgangsimpuls von + V11 Volt liefert, werden der dritte und der achte Transistor 30 bzw. 80 durch die Spannung am Eingangssignalanschluß 82 und der vierte und der siebte Transistor 40 bzw. 70 durch den Verschiebeimpuls in den Zustand niedriger Impedanz ausgesteuert. Die Reihenschaltung aus dem dritten und vierten Transistor 30, 40 bildet dann einen Parallelstromweg niedriger Impedanz zwischen dem Ausgangs-Verbin-
5 6
dungspunkt A und Masse, also parallel zum ersten tiver ist als V0 Volt, d. h., wenn die Spannungsdiffe-
Transictor 10. renz zwischen dem ersten und zweiten Eingangssignal
Gleichzeitig bilden der siebte und achte Transistor größer als Va Volt ist. In diesem Falle bleiben die 70, 80 einen Stromweg niedriger Impedanz vom Aus- Quellenverstärkertransistoren 60, 70, 80 im Zustand gangs-Verbindungspunkt B zur positiven Klemme 16 5 niedriger Impedanz vorgespannt und lassen die Ausder Spannungsquelle 14, also parallel zum Ausgangs- gangsspannungen an den zugehörigen Punkten A impedanzelement 22. Der dritte und vierte Transistor und JB auf den vollen Endwert V0 ansteigen. Außer-30, 40 bilden einen Stromweg niedriger Impedanz für dem ist die Impedanz des Parallelstromweges unter die rasche Entladung von am Verbindungspunkt A diesen Umständen wesentlich kleiner, da die Impewirksamen Kapazitäten und bringen die Spannung ίο danz des Strompfades eines Transistors eine inverse am Punkt A rasch auf Massepotential. Der siebte und Funktion der Spannung zwischen Quelle und Steuerachte Transistor 70, 80 bilden einen Stromweg nied- elektrode ist. Aus dieser Tatsache wird bei Verwenriger Impedanz zum raschen Aufladen der Kapa- dung der Speicherzelle als Speicherelement in einem zitäten am Punkt B, so daß die Spannung an diesem Speicher Nutzen gezogen, wie im folgenden erläutert Punkt rasch auf +Va ansteigt. Das Flip-Flop kann 15 wird.
als im gesetzten Zustand befindlich und eine binäre 1 F i g. 3 zeigt ein Blockschaltbild eines wortorganispeichernd angesehen werden, wenn die Ausgangs- sierten Speichersystems als Beispiel für einen Speispannungen diese Werte haben. Man beachte, daß eher, in dem Speicherzellen gemäß der Erfindung das Flip-Flop bei den erwähnten Eingangsspannungs- Verwendung finden können. Der Block 100 symbolibedingungen den beschriebenen Ausgangssignal- 20 siert eine Anordnung von Speicherzellen 102, die zustand sehr rasch annimmt, unabhängig davon, funktionell in Zeilen und Spalten angeordnet sind, welche Werte die Arbeitsimpedanzen 12, 22 haben. Jede Zeile des Speichers 100 vermag ein anderes Die Ausgangsspannungen nehmen außerdem diesen Informationswort, also eine Nachricht od. dgl., zu Zustand an, ohne daß es wie bisher erforderlich ist, speichern. Auf der linken Seite der Zeichnung ist ein daß sich die Flip-Flop-Transistoren 10, 20 und das 25 erster Decoder 104 dargestellt, der eine Anzahl von sie über Kreuz koppelnde Netzwerk erholen müssen. Wortleitungen W1, W2.. .Wx aufweist, die jeweils
Nach Beendigung des Verschiebeimpulses nehmen verschiedenen Zeilen der Speicherzellen zugeordnet alle ParallelstromWege durch die äußeren Transisto- sind, für jede Zeile des Speichers ist also eine Wortren wieder den Zustand hoher Impedanz an. Wenn leitung vorhanden. Rechts befindet sich ein zweiter die Spannung am zweiten Eingangssignalanschluß 84 30 Decoder 106 mit einer Anzahl von Ausgangs-Wortden Wert + F0 hat und die Spannung am ersten Ein- leitungen W1', W2'... Wx'. Jede dieser letztgenanngangssignalanschluß 82 gleich Massepotential ist und ten Leitungen ist einer anderen Speicherzellenzeile der nächste Verschiebeimpuls angelegt wird, werden zugeordnet, und wieder ist für jede Zeile eine Leider vierte, fünfte, sechste und siebte Transistor in tung vorhanden. Jeder Speicherzellenzeile sind also den Zustand niedriger Impedanz ausgesteuert und 35 zwei Wortleitungen zugeordnet, eine vom Decoder bilden Parallelstromwege niedriger Impedanz zwi- 104 und eine zweite vom Decoder 106.
sehen dem Punkt B und Masse bzw. dem Punkt A Bei dem Speicher kann es sich um einen Typ han- und der positiven Klemme der Spannungsquelle 14. dein, der für jede Spalte des Speichers zwei Ziffern-Die Spannung am Punkt B nimmt dadurch sehr rasch leitungen aufweist. Die Ziffernleitung D1 a ist also Massepotential an, während die Spannung am 40 die erste Ziffernleitung der Spalte 1, und die Leitung Punkt/!.sehr rasch von Massepotential auf +F0VoIt D16 ist die zweite Ziffernleitung der Spalte 1. Alle ansteigt. Ziffernleitungen sind mit einem Block 110 verbunden,
Man beachte, daß der sechste, siebte und achte der Schaltungsanordnungen zum Einspeichern und Transistor 60, 70 bzw. 80 im leitenden Zustand als Herauslesen von Daten enthält. Diese Schaltungen Qüellenverstärker (Quellenfolger) arbeiten. Wie bi- 45 liefern also im Speicher zu speichernde Datenpolare Transistoren haben auch die hier verwendeten eingangssignal, und sie enthalten außerdem Lese-Feldeffekttransistoren einen Leitungsschwellwert, der schaltungen für abgefragte Signale. Ein Speicher der überschritten werden muß, damit der Strompfad des beschriebenen Art hat den Vorteil, daß zum Spei-Transistors eine niedrige Impedanz annimmt. Da bei ehern und Lesen von Information in einer Speicher-Verwendung in einem Schieberegister, wie erwähnt, 50 zelle dieselbe Ziffernleitung verwendet werden kann, die den Steuerelektroden dieser Transistoren züge- was besonders bei integrierten Speichern von Vorteil führte positivere Spannung den Wert + Va Volt hat ist, da die Anzahl von Leitungen hier möglichst nied- und da die Spannung höheren Pegels an den Aus- rig gehalten werden muß. Ein weiteres Merkmal, auf gangsverbindungspunkten A oder B den Endwert das noch eingegangen wird, besteht darin, daß zwei + F0 hat, kehrt offensichtlich jeder der leitenden 55 Wörter im Speicher, also zwei Datenzeilen, gleich-Transistoren 60, 70 oder 80 in den Zustand hoher zeitig aus dem Speicher herausgelesen werden kön-Impedanz zurück, bevor die Ausgangsspannung am nen, wobei das eine Wort durch den Decoder 104 zugehörigen Punkt A oder B den Wert F0VoIt er- und das andere Wort durch den Decoder 106 adresreicht. In diesem Falle muß dann der restliche Strom siert wird.
zum Aufladen der Ausgangskapazität durch das eine 60 Die in F i g. 1 dargestellte Zelle entspricht der am oder andere Ausgangsimpedanzelement 12 oder 22 Schnittpunkt der Wortleitung Wx und der Ziffernfließen, das ja eine hohe Impedanz hat. Der erste und leitungen D10 und D10 befindlichen Speicherzelle. In zweite Transistor 10, 20 können also zwar rasch um- diesem Falle kann dann der erste Eingangssignalschalten, die Ausgangsspannung an den Punkten A anschluß 82 (F i g. 1) mit dem Eingangsende der und B kann jedoch ihre Gleichgewichtswerte nicht 65 Ziffernleitung D1 b und der zweite Eingangssignaiso schnell erreichen. anschluß 84 mit dem Eingangsende der Ziffern-
Ein noch schnelleres Arbeiten des Flip-Flops ist leitung D1 a verbunden sein. Wie erwähnt, sind diese
möglich, wenn das hochpegelige Eingangssignal posi- Ziffernleitungen allen Speicherzellen der ersten Spalte
7 8
gemeinsam. Der dritte Eingangssignalanschluß 86 den soll, liefert die Eingangssignalquelle 134 b eine kann sich am Eingangsende der Wortleitung Wx be- Spannung hohen Pegels an die Basiselektroden der finden, die vom Decoder 104 kommt, und bei der Transistoren 122 b, 124 b. Gleichzeitig liefert die Eindritten Eingangsschaltung 88 kann es sich dann um gangssignalquelle 134 α ein Signal niedrigen Pegels, eine Treiberstufe des Decoders handeln. 5 Die Spannung an der Ziffernleitung D1 a ist dem-Der zweite Eingangssignalanschluß 84 ist an den entsprechend annähernd Massepotential, während die Ausgang einer Eingangsschaltung 120 α angeschlos- Spannung der Ziffernleitung D1 b positiver ist als Va. sen, der eine kombinierte Zifferneingang-Lese- Um die Information in der Speicherzelle zu speiausgangs-Schaltung darstellt. Diese Schaltung enthält ehern, wird die Spannung auf der Wortleitung Wx einen ersten bipolaren PNP-Transistor 122 a und io von Massepotential auf einen Wert erhöht, der posieinen zweiten bipolaren NPN-Transistor 124 a, deren tiver ist als F12VoIt. Die Transistoren 30, 40, 70, 80 Emitterelektroden beide mit dem zweiten Eingangs- werden dadurch in den leitenden Zustand vorgesignalanschluß 84 verbunden sind. Der Kollektor des spannt und bilden Stromwege niedriger Impedanz Transistors 124 a ist direkt' mit einer positiven parallel zum Impedanzelement 12 und zum ersten Klemme einer Spannungsquelle 126 a, die eine Span- 15 Transistor 10. Als Folge davon fällt die Spannung nung von Vb Volt liefert, verbunden, die negative am Punkt A rasch auf Massepotential, wenn sie nicht Klemme dieser Spannungsquelle liegt an Masse. Der schon vorher diesen Wert hatte, und die Spannung Kollektor des Transistors 122 a ist über einen Wider- am Punkt B steigt rasch auf +Va Volt an, wenn sie stand 128 α an eine negative Klemme einer Span- nicht schon vorher diesen Wert hatte, nungsquelle 130 α angeschlossen, die eine Spannung 20 Wenn andererseits die Eingangssignalquelle 134 a von Vc Volt liefert und deren positive Klemme an ein Signal hohen Pegels und die Eingangssignalquelle Masse liegt. Mit dem Kollektor des ersten bipolaren 134 b ein Signal niedrigen Pegels liefert, werden die Transistors 122 a ist eine Ausgangsklemme 132 a ver- Transistoren 40, 50, 60 und 70 beim Auftreten eines bunden. An die Basiselektroden des ersten und zwei- Wortimpulses in den leitenden Zustand ausgesteuert, ten bipolaren Transistors 182 a, 124 a ist eine gemein- 25 In diesem Falle werden dann Stromwege niedriger same Eingangssignalquelle 134α, z.B. eine Treiber- Impedanz parallel zum zweiten Transistor20 und stufe, angeschlossen. zum Ausgangsimpedanzweg 12 gebildet. Die Span-Für die andere Ziffernleitung D1 b ist eine ent- nung am Punkt A steigt dann rasch auf + V0 Volt sprechende, eine Zifferneingang-Leseausgangs-Schal- an, während die Spannung am Punkt B rasch auf tang darstellende Eingangsschaltung 120έ vorge- 30 Massepotential abfällt.
sehen. Entsprechende Schaltungselemente der Schal- Zum Abfragen der in der Zelle des Speichers getungen 120 α, 120 b sind mit gleichen Bezugszahlen speicherten Daten kann entweder der Wortleitung W versehen, wobei die Schaltungselemente der Schal- oder der Wortleitung Wx' ein positiver Spannungstung 120 b durch den Index b unterschieden sind. pegel in einem Zeitpunkt zugeführt werden, in dem Die Eingangssignalquellen 134 a, 1346 liefern 35 die Ausgänge der beiden Eingangssignalquellen 134 a, solche Ausgangssignale, daß die an einer Ziffern- 134 b Signale niedrigen Pegels liefern. Wenn diese leitung auftretende Spannung entweder annähernd Quellen Ausgangssignale niedrigen Pegels liefern, Massepotential ist oder einen Wert hat, der Vorzugs- werden die Spannungen auf den beiden Ziffernleitunweise positiver als V0 ist. Es sei beispielsweise die gen D1 a, D1 b durch die Emitterverstärkerwirkung der Eingangsschaltung 120 α betrachtet. Wenn die durch 40 Transistoren 122 a, 122 b ungefähr auf Massepotendie Quelle 134 a gelieferte Spannung ihren niedri- tial gehalten. Die Transistoren 30, 50, 60 und 80 der geren Pegel annimmt, sind der erste bipolare Tran- Speicherzelle werden dementsprechend gesperrt, und sistor 122 a in den Flußbereich und der zweite bi- der Zustand der Speicherzelle kann sich nicht ändern, polare Transistor 124 α in den Sperrbereich vor- Wenn in der Speicherzelle in diesem Zeitpunkt die gespannt. Die Spannung an der Ziffernleitung D1 a ist 45 Binärziffer 1 gespeichert ist, hat die Spannung am dann etwa gleich Massepotential. Wenn die durch Verbindungspunkt B den Wert + Va Volt. Diese die Eingangssignalquelle 134 α gelieferte Spannung Spannung läßt den Transistor 140 im Lesekreis leiten, ihren höheren Pegel annimmt, leitet der zweite Tran- Wenn die Spannung auf der Wortleitung Wx zu diesistor 124 a, während der erste Transistor 122 a sem Zeitpunkt ihren hohen Pegel annimmt, leitet sperrt. Die Spannung an der Ziffernleitung D1 a ist 50 auch der Transistor 142. Es fließt dann ein Strom von dann positiver als Va Volt. der positiven Klemme der Spannungsquelle 14 durch Die in der Zelle gespeicherte Information kann die Strompfade der Transistoren 140, 142, über die mittels zweier Transistoren 140, 142 vom N-Typ Ziffernleitung D1 a und durch den Transistor 122 a herausgelesen werden, deren Strompfade in der an- und den Kollektorwiderstand 128 α zur Spannungsgegebenen Reihenfolge zwischen den zweiten Schal- 55 quelle 130 a. Dieser Stromfluß läßt am Kollektortungspunkt 16 und die Ziffernleitung D1 a geschaltet widerstand 128 α einen Spannungsabfall entstehen, sind. Die Steuerelektrode des Transistors 140 ist an der an der Ausgangsklemme 132 wahrgenommen und den Schaltungspunkt B angeschlossen, während die als Anzeige einer gespeicherten 1 ausgewertet werden Steuerelektrode des Transistors 142 mit der Wort- kann. Wenn andererseits im Flip-Flop eine 0 gespeileitung Wx verbunden ist. Um ein gleichzeitiges Ab- 60 chert ist, liegt am Verbindungspunkt B Massepotenfragen zweier Zeilen des Speichers zu ermöglichen, tial, der Transistor 140 sperrt, und es fließt kein ist der Strompfad eines zusätzlichen Transistors 144 Strom durch den Kollektorwiderstand 128 a. zwischen den Verbindungspunkt der Transistoren Die in der Zelle gespeicherte Information kann 140, 142 und die andere Ziffernleitung D1 b geschal- auch durch Anlegen einer Spannung hohen Pegels an tet. Die Steuerelektrode dieses letztgenannten Tran- 65 die Wortleitung Wx herausgelesen werden. In diesistors ist mit der Wortleitung Wx' verbunden. sem Falle fließt Strom von der Spannungsquelle 14 Die Zelle des Speichers arbeitet folgendermaßen: durch die Transistoren 140, 144, den Transistor 122 b Wenn die Binärziffer 1 in der Zelle gespeichert wer- und den Kollektorwiderstand 128 b in der zweiten
Schaltung 120 b, wenn das Flip-Flop eine 1 speichert. Der Stromfluß durch den Widerstand 128 b erzeugt einen Spannungsabfall, der an der Ausgangsklemme 132 b wahrgenommen werden kann. Wenn die Zelle andererseits eine 0 speichert, befindet sich der Verbindungspunkt B auf Massepotential, der Transistor 140 sperrt, und am Kollektorwiderstand 128 b tritt kein Spannungsabfall auf.
Beim Betrieb der in F i g. 1 dargestellten Speicherzelle in einem Speicher der beschriebenen Art werden entsprechende Wortleitungen von den beiden Decodern 104, 106 (F i g. 3) bei einem Lesevorgang nie gleichzeitig erregt. Wenn zwei Wörter gleichzeitig aus dem Speicher herausgelesen werden sollen, wird die Wortleitung für die eine Zeile durch den Decoder 104 erregt, und die Information wird durch den den ersten ZiffernleitungenD1 a, D2a...D„a zugeordneten Leseverstärkern wahrgenommen. Die Wortleitung der anderen abzufragenden Zeile wird durch den Decoder 106 erregt, und die Information für dieses Wort wird von den Leseverstärkern wahrgenommen, die den anderen Ziffernleitungen D1 &, D2b...Dnb zugeordnet ' sind. Durch die Möglichkeit, zwei Wörter gleichzeitig aus dem Speicher herauslesen zu können, lassen sich viele Operationen in einer Datenverarbeitungsanlage in wesentlich kürzerer Zeit als bisher durchführen.
In F i g. 1 sind die Transistoren 142, 144 mit den gemeinsamen ZifEernleitungen.Die bzw. D1 b verbunden. Selbstverständlich könnten die Ausgänge dieser Transistoren Lesekreisen anderer Art zugeführt werden, die unabhängig von den Zifferntreibern sind. Statt der dargestellten Feldeffekttransistoren vom N-Typ können selbstverständlich auch solche Transistoren vom P-Typ verwendet werden, vorausgesetzt, daß die üblichen Änderungen in den Anschlüssen zu den Spannungsquellen, den Pegeln der Eingangssignale usw. vorgenommen werden und die Schreib-Lese-Schaltungen für die Steuerung von Transistoren des P-Leitungstyps angepaßt werden.

Claims (7)

40 Patentansprüche:
1. Anordnung mit mindestens einer Speicherzelle mit mehreren, jeweils eine Eingangs- und eine Ausgangselektrode, die einen Strompfad durch den Transistor begrenzen, und eine Steuerelektrode enthaltenden, dem gleichen Leitungstyp angehörende Transistoren, von denen ein erster und ein zweiter jeweils mit seiner Eingangselektrode mit einem ersten Schaltungspunkt und mit seiner Ausgangselektrode, an der ein Ausgangssignal abnehmbar ist, über eine erste bzw. zweite Impedanz in getrennten Stromkreisen mit einem zweiten Schaltungspunkt gekoppelt sind, ferner mit einer Schaltungsanordnung, durch die die Ausgangselektroden des ersten und zweiten Transistors über Kreuz mit den Steuerelektrode" des zweiten bzw. ersten Transistors gekoppelt sind, und mit zusätzlichen Transistoren gleichen Leitungstyps, die zum Teil den Impedanzen parallel geschaltet sind, dadurch gekennzeichnet, daß die Speicherzelle eine die Strompfade eines dritten Transistors (30) und eines zusätzlichen vierten Transistors (40) enthaltende, den Strompfad des ersten Transistors (10) überbrückende erste Parallelschaltung, eine die Strompfade des vierten Transistors (40) und eines zusätzlichen'fünften Transistors (50) enthaltende, den Strompfad des zweiten Transistors
(20) überbrückende zweite Parallelschaltung, eine den Strompfad eines sechsten und eines siebten zusätzlichen Transistors (60 bzw. 70) enthaltende, das eine Impedanzelement (12) überbrückende dritte Parallelschaltung und eine den Strompfad des siebten Transistors (70) und eines zusätzlichen achten Transistors (80) enthaltende, das zweite Impedanzelement (22) überbrückende vierte Parallelschaltung aufweist, daß die Steuerelektroden des dritten und achten Transistors (30 bzw. 80) zusammen an eine erste Eingangsschaltung (120 b) anschließbar sind, daß die Steuerelektroden des fünften und sechsten Transistors (50 bzw. 60) zusammen an eine zweite Eingangsschaltung (120 a) anschließbar sind und daß die Steuerelektroden des vierten und siebten Transistors zusammen an eine dritte Eingangsschaltung (88) anschließbar sind.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß den miteinander verbundenen Steuerelektroden des dritten und achten Transistors (30 bzw. 80) und den miteinander verbundenen Steuerelektroden des fünften und sechsten Transistors (50 bzw. 60) von der ersten bzw. zweiten Eingangsschaltung (120 b bzw. 120 a) Signale entgegengesetzter Binärwerte zuführbar sind.
3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Transistoren aus Feldeffekttransistoren bestehen, deren Eingangsund Ausgangselektrode durch die Quellen- und Abflußelektrode gebildet sind.
4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die beiden Impedanzen (12, 22) aus einem neunten bzw. zehnten Feldeffekttransistor (24 in Fig. 2) des erwähnten Leitungstyps bestehen, daß der neunte Transistor mit seiner Abflußelektrode an den zweiten Schaltungspunkt (16) angeschlossen und mit seinem Strompfad in den Stromkreis zwischen dem zweiten Schaltungspunkt und der Ausgangselektrode des ersten Transistors (10) geschaltet ist, daß der zehnte Transistor mit seiner Abflußelektrode an den zweiten Schaltungspunkt (16) angeschlossen und mit seinem Strompfad in den Stromkreis zwischen dem zweiten Schaltungspunkt und der Ausgangselektrode des zweiten Transistors (20) geschaltet ist, und daß die Steuerelektroden des neunten und zehnten Transistors jeweils mit der Abflußelektrode des zugehörigen Transistors verbunden sind.
5. Anordnung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Strompfade eines elften und eines zwölften Feldeffekttransistors (140 bzw. 144) des erwähnten Leitungstyps in Reihe zwischen die erste Ausgangsschaltung (120 δ;) und einen auf einem festen Potential (+F0) liegenden Schaltungspunkt geschaltet sind, daß die Steuerelektrode des elften Transistors (140) mit der Abflußelektrode des ersten oder zweiten Transistors (10 oder 20) verbunden ist und daß die Steuerelektrode des zwölften Transistors (144) an eine Steuersignalklemme (Wx') angeschlossen ist.
6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Strompfade des elften Transistors (140) und eines dreizehnten Transistors (142) in der angegebenen Reihenfolge zwi-
sehen den Punkt festen Potentials (+V0) und die zweite Eingangsschaltung (120 a) geschaltet sind und daß die Steuerelektrode des dreizehnten Transistors (142) an eine zweite Steuersignalklemme (86) angeschlossen ist.
7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Steuerelektrode des zwölften oder dreizehnten Transistors (144 oder 142) mit den Steuerelektroden des vierten und siebten Transistors (40 bzw. 70) verbunden sind.
Hierzu 1 Blatt Zeichnungen
DE19661499843 1966-02-16 1966-07-15 Anordnung mit mindestens einer Speicherzelle mit mehreren Transistoren Pending DE1499843B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US527788A US3284782A (en) 1966-02-16 1966-02-16 Memory storage system

Publications (2)

Publication Number Publication Date
DE1499843A1 DE1499843A1 (de) 1969-10-02
DE1499843B2 true DE1499843B2 (de) 1970-11-26

Family

ID=24102921

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19661499843 Pending DE1499843B2 (de) 1966-02-16 1966-07-15 Anordnung mit mindestens einer Speicherzelle mit mehreren Transistoren

Country Status (3)

Country Link
US (2) US3284782A (de)
DE (1) DE1499843B2 (de)
GB (1) GB1157323A (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3510849A (en) * 1965-08-09 1970-05-05 Nippon Electric Co Memory devices of the semiconductor type having high-speed readout means
US3414740A (en) * 1965-09-08 1968-12-03 Ibm Integrated insulated gate field effect logic circuitry
US3490007A (en) * 1965-12-24 1970-01-13 Nippon Electric Co Associative memory elements using field-effect transistors
US3322974A (en) * 1966-03-14 1967-05-30 Rca Corp Flip-flop adaptable for counter comprising inverters and inhibitable gates and in cooperation with overlapping clocks for temporarily maintaining complementary outputs at same digital level
US3500064A (en) * 1966-04-22 1970-03-10 Us Navy Field effect transistor digital forward and reverse counting circuit
US3483530A (en) * 1966-05-16 1969-12-09 Electronics Ass Inc Discrete bistable digital memory system
US3541531A (en) * 1967-02-07 1970-11-17 Bell Telephone Labor Inc Semiconductive memory array wherein operating power is supplied via information paths
US3560764A (en) * 1967-05-25 1971-02-02 Ibm Pulse-powered data storage cell
US3389383A (en) * 1967-05-31 1968-06-18 Gen Electric Integrated circuit bistable memory cell
GB1236069A (en) * 1967-11-06 1971-06-16 Hitachi Ltd A bistable driving circuit
US3573756A (en) * 1968-05-13 1971-04-06 Motorola Inc Associative memory circuitry
US3573485A (en) * 1968-06-24 1971-04-06 Delbert L Ballard Computer memory storage device
CH483754A (fr) * 1968-11-11 1969-12-31 Centre Electron Horloger Circuit diviseur de fréquence
NL6817658A (de) * 1968-12-10 1970-06-12
US3548389A (en) * 1968-12-31 1970-12-15 Honeywell Inc Transistor associative memory cell
US3602210A (en) * 1969-06-27 1971-08-31 Jerome Appleton Abrasive impregnated wheel dressing apparatus
US3619665A (en) * 1969-10-15 1971-11-09 Rca Corp Optically settable flip-flop
BE757117R (fr) * 1969-10-31 1971-03-16 Centre Electron Horloger Circuit diviseur de
US3691707A (en) * 1969-11-12 1972-09-19 Sola Basic Ind Semiconductor material cutting apparatus and method of making the same
US3582677A (en) * 1969-12-16 1971-06-01 Hughes Aircraft Co Pulse spacing discriminator circuit
US3676700A (en) * 1971-02-10 1972-07-11 Motorola Inc Interface circuit for coupling bipolar to field effect transistors
US3714471A (en) * 1971-11-24 1973-01-30 Microsystems Int Ltd Single-channel mis flip-flop circuit
FR2304991A1 (fr) * 1975-03-15 1976-10-15 Ibm Agencement de circuits pour memoire semi-conductrice et son procede de fonctionnement
US4053873A (en) * 1976-06-30 1977-10-11 International Business Machines Corporation Self-isolating cross-coupled sense amplifier latch circuit
JPS5596158A (en) * 1979-01-16 1980-07-22 Olympus Optical Co Medicating tube
JPS5766587A (en) * 1980-10-09 1982-04-22 Fujitsu Ltd Static semiconductor storage device
US4394751A (en) * 1980-10-23 1983-07-19 Standard Microsystems Corporation Low power storage cell
FR2905192A1 (fr) * 2006-08-24 2008-02-29 St Microelectronics Sa Cellule logique protegee contre les aleas
DE102016006951B4 (de) * 2016-06-08 2018-05-09 KAPP Werkzeugmaschinen GmbH Verfahren zum Herstellen eines Abrichtwerkzeugs für ein Schleifwerkzeug

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE499285C (de) * 1930-06-04 Anton Steinle Vorrichtung zum Abrichten von Schleifsteinen
US2034507A (en) * 1932-09-23 1936-03-17 Ford Instr Co Inc Method of and means for refinishing ball bearings
US2495492A (en) * 1946-02-08 1950-01-24 Thompson Grinder Co Apparatus for crush dressing grinding wheels
US2809474A (en) * 1953-06-02 1957-10-15 Newman Louis Wheel dresser
DE1125805B (de) * 1957-12-02 1962-03-15 Kugelfischer G Schaefer & Co Mit Diamantsplittern bestuecktes Abrichtwerkzeug

Also Published As

Publication number Publication date
DE1499843A1 (de) 1969-10-02
GB1157323A (en) 1969-07-09
US3491740A (en) 1970-01-27
US3284782A (en) 1966-11-08

Similar Documents

Publication Publication Date Title
DE1499843B2 (de) Anordnung mit mindestens einer Speicherzelle mit mehreren Transistoren
DE1817510C3 (de) Monolithischer Halbleiterspeicher mit Speicherzellen aus Transistoren
DE2556831C2 (de) Matrixspeicher und Verfahren zu seinem Betrieb
DE2925925C2 (de) Informationsspeicher
EP1174882A1 (de) MRAM-Anordnung
DE1959870C3 (de) Kapazitive Speicherschaltung
DE1910777B2 (de) Impulsgespeister Datenspeicher mit bipolaren Transistoren
DE2429771A1 (de) Speichermatrix mit steuerbaren vierschichthalbleitern
DE1537176A1 (de) Logische Schaltungen mit Feldeffekttransistoren
DE2302137B2 (de) Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen
EP0020995B1 (de) Verfahren und Schaltungsanordnung zur Selektion und Entladung der Bitleitungskapazitäten für einen hochintegrierten MTL Halbleiterspeicher
DE1499650A1 (de) Einrichtung zur Speicherung und Verarbeitung von Daten
EP0078335B1 (de) Verfahren zum Lesen eines Halbleiterspeichers
DE1524900A1 (de) Bistabile Schaltungsanordnung mit zwei Transistoren
DE2128792A1 (de) Schaltungsanordnung mit mindestens einem Feldeffekttransistor
DE2152706B2 (de) Monolithischer integrierter halbleiterspeicher fuer binaere daten
DE1499843C (de) Anordnung mit mindestens einer Spei cherzelle mit mehreren Transistoren
DE1774948C3 (de) Wortorganisierter Speicher. Ausscheidung aus: 1499843
EP0034712B1 (de) Integrierte digitale Halbleiterschaltung
DE2246756C3 (de) Elektronischer Datenspeicher
DE1935318C3 (de) Zerstörungsfrei auslesbare Speicherzelle mit vier Feldeffekttransistoren
DE1499674B2 (de) Speicheranordnung für Binärdaten
DE1499857C (de) Lese Treiber Schaltung für einen Datenspeicher
DE1499856C (de) Treiber-Lese-Schaltung für ein transistorbestücktes Speicherflipflop
DE2654460A1 (de) Schaltung zur erhoehung der schreibgeschwindigkeit fuer speicherzellen