DE2235801C3 - Monolithischer Festwertspeicher und Verfahren zur Herstellung - Google Patents

Monolithischer Festwertspeicher und Verfahren zur Herstellung

Info

Publication number
DE2235801C3
DE2235801C3 DE2235801A DE2235801A DE2235801C3 DE 2235801 C3 DE2235801 C3 DE 2235801C3 DE 2235801 A DE2235801 A DE 2235801A DE 2235801 A DE2235801 A DE 2235801A DE 2235801 C3 DE2235801 C3 DE 2235801C3
Authority
DE
Germany
Prior art keywords
semiconductor
metal layer
memory
zones
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2235801A
Other languages
English (en)
Other versions
DE2235801A1 (de
DE2235801B2 (de
Inventor
Shakir Ahmed Wappingers Falls Abbas
Paul George Poughkeepsie Stern
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2235801A1 publication Critical patent/DE2235801A1/de
Publication of DE2235801B2 publication Critical patent/DE2235801B2/de
Application granted granted Critical
Publication of DE2235801C3 publication Critical patent/DE2235801C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/055Fuse
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/926Elongated lead extending axially through another elongated lead

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

Die Erfindung betrifft einen elektronisch umschreibbaren monolithischen Festwertspeicher mit Speicherstellen aus in einem Halbleitersubstrat gebildeten matrixförmig angeordneten Halbleiterüber-
-'" sängen, zumindest deren innerhalb einer zweiten liegende erste, entgegengesetzt dotierte Halbleiterzone an der Substratoberfläche zugänglich ist.
Die gebräuchlichen Speichersysteme für Computeranwendung lassen sich in zwei elementare Katego-
-1"· rien unterteilen, nämlich in Schreib/Lesespeicher und in Festwertspeicher. Die Schreib/Lesespeicher zeichnen sich insbesondere dadurch aus. daß bei ihnen Informationen schnell und ständig, also auch während des Computerbetriebes. geändert bzw. neu einge-
i" schrieben werden können. Aufgrund dieser Eigenschaften sind derartige Speicher ein wesentlicher Bestandteil der modernen, schnellen Computersysteme. Es ist jedoch auch eine Reihe von Anwendungen bekannt, bei denen eine ständige Änderung der gespei-
>■> cherten Information nicht erforderlich ist. Dazu gehören beispielsweise Speicher, in denen festgelegte Instruktionen dauernd gespeichert bleiben. Für derartige Anwendungen eignen sich a<r\ besten die söge nannten Festwertspeicher. Verglichen mit dem
«' Schreib. Lesespeicher besit/t der Festwertspeicher eine kürzere /.ugriffszeit. erfordert weniger und weniger komplexe Ansteuerschaltungen und ist billiger herstellbar. Das heißt also, daß der Vorteil des Festwertspeichers in >■ iner Wirtschaftlichkeit und in sei-
»> ner kurzen Zugntfszeit zu sehen is'
Das Merkmal der meisten Festwertspeicher besteht darin, daß sie bereits während der Herstellung fest auf den ihnen zugeordneten Speicherinhalt eingestellt werden und daß dieser Speichennhalt späterhin von
ι» dem System, in dem der Speicher eingesetzt ist, nicht mehr verändert werden kann. Diese Unveränderbarkeit bringt also eine grundsätzliche Einschränkung der Verwendbarkeit der Festwertspeicher mit sich. Aus diesem Grunde wurden schon Vorschläge gemacht,
v> die darauf hinzielen. Festwertspeicher im Bedarfsfälle auch umschreibbar /u machen. Die aus diesen Vorschlägen entstandenen Festwertspeieher /eigen aber mehrere Nachteile. Wesentlich ist insbesondere, daß es an brauchbaren Vorschlägen fur umschreibbare
fin monolithische Festwertspeicher fehlt.
Ein bekannte)· semi-permanenter Festwertspeicher besteht darin, daß zwischen den Wortschaltungen und den Lescleitungen einer Speichefmatrix eine Speicherkarte angeordnet ist. In jedem Schnittpunkt der
&"> Matrix kann die Speicherung einer Information durch eine Lochung der Karte an der Stelle herbeigeführt werden. Die Lochutlg erzeugt dabei eine vergrößerte Kapazität zwischen der Wortleitung und der Leselei-
tung. Dieser größeren Kapazität kann eine binäre 1 zugeordnet werden. Das Fehlen einer Lochung kennzeichnet dann eine binäre 0. Diese Speicherart kann dadurch umgeändert werden, daß eine Karte entfernt und durch eine mit anderen Lochungen versehene Karte ersetzt wird. Diese Speicherart ist in modernen Computersystemen kaum verwendbar, da die Speicherkapazität -uißerordentlich begrenzt und das Ersetzen der Speicherkarte unter anderem außerordentlich umständlich ist.
Neuerdings sind auch Vorschläge für umschreibbare Festwertspeicher gemacht worden, bei denen die Speichermatrix aus einer Halbleiterdioden-Anordnung besteht. Die Vorteile der Verwendung von Halbleiterelementen liegen auf der Hand. Zu erwähnen sind insbesondere die erreichbare hohe Speicherdichte, die Geschwindigkeit und die Zuverlässigkeit.
Ein Vorschlag für einen umschreibbaren Festwertspeicher ist auch aus dem IBM Technical Disclosure Bulletin, Vo!. 13, Nr. !, Juni !97O, Seiten 263 bis 264, bekannt. Die einzelne Speicherzelle b':5teht dabei aus einem Paar komplementärer MNOS-Feldeffekttransistoren. Die Wirkungsweise dieser Speicherzelle beruht darauf, daß sich eine Schreibspannung einer vorgegebenen Polarität unterschiedlich auf die Schwellwerte der beiden komplementären Transistoren auswirkt. Auch dieses Speichersystem weist gewisse Nachteile auf. die seine Anwendbarkeit einschränken. Im Gegensatz zu üblichen Festwertspeichern mit lediglich einem aktiven Element pro Speicherzelle benötigt dieser Speicher zwei Transistoren pro Zelle. Da es sich außerdem um komplementäre Transistoren handelt, weist der Herstellungsprozeß gewisse Schwierigkeiten auf. Schließlich ist der vorgeschlagene Speicher nicht in integrierter Form verwirklicht, sondern besteht aus diskreten Elementen.
Es ist die der Erfindung zugrunde liegende Aufgabe, einen monolithisch integrierten Festwertspeicher anzugeben, der elektronisch umschreibbar ist, wobei besonderer Wert auf die erreichbare Speicher dichte, Operationsgeschwindigkeit und eine zuverlässige wiederholte Umschreibbarkeit gelegt werden soll.
Gemäß tier Erfindung wird diese Aufgabe für eintn elektronisch umschreibbaren moi..ililhischen Festwertspeicher mit Speicherstellen aus in einem Halbleitersubstrat gebildeten matrixförmig angeordneter, Halbleiterühergängen, zumindest deren innerhalb einer zweiten liegende er.,te, entgegen gesetzt dotierte Halbleiterzone an der Substratoberfläche zugängig ist, dadurch ge'öst, daß die Substratoberflächc mit einer über jeder ersten Halbleiterzone ein Gebiet geringerer Dicke aufweisenden dielektrischen Schicht bedeckt ist, daß auf dieser Schicht eine Metallschicht tngeordnet ist. daß zwischen der Metallschicht und jeder ersten Halbleiterzone durch Elektromigration im Gebiet der geringeren Dicke der dielektrischen Schicht eine leitende Verbindungszonc gebildet ist und daß zur Untei brechung bzw Wiederherstellung der Verbindungszone und damit zum Umschreiben der binären Information zwischen Metallschicht und zweite Halbleiterzone bezüglich des Halbleiterüberganges in Sperrichtung bzw. in Durchlaßrichtung gepolte Spannungsimpulse anlegbar sind. Außer den sich aus der Integrierbarkeit und der einfachen Herstellung ergebenden Votfeilen ist hierbei auf den einfBGhen Umschreibvorgang, der lediglich aus der Zufuhr eines Spannungsimpulses besteht, hinzuweisen.
Ein spezielles, vorteilhaftes Ausführungsbeispiel besteht darin, daß die zweite Halbleiterzone in als Bitleitungen verwendete, streifenförmig angeordnete der Halbleiterzonen aufgeteilt ist, in denen die die Speicherstellen definierenden ersten Halbleiterzonen in einer Reihe angeordnet sind, und daß die Metallschicht in senkrecht zu diesen Bitleitungen über den ersten Halbleiterzonen verlaufende, als Wortleitung verwendete Leiterstreifen aufgeteilt sind. Ein derartiges Ausführungsbeispiel erweist sich als besonders einfach, insbesondere im Hinblick auf den geringen Selektionsaufwand.
Eine vorteilhafte Weiterbildung besteht darin, daß das Halbleitersubstrat als gemeinsame Kollektorzone, die zweiten Halbleiterzonen als Basiszone und die ersten Halbleiterzonen als die einzelnen Speicherzellen definierende Emitterzonen von Transistoren dienen, über die das Auslesen erfolgt.
Weiterhin ist es von Vorteil, w"~n die zum Umschreiben der Information erforderr-chen Spannungsimpulse über Elektroden an den Wort- und Bitleitungen zugeführt werden. Dabei kann ein unerwünschtes Umschreiben von Speicherstellen während eine^ Umschreibvorganges dadurch verhindert werden, daß die erforderlichen Spannungsimpulse als Halbimpulse gleichzeitig an die die selektierte Speicherstelle definierenden Bit- und Wortleitungen angelegt werden.
Ein besonders einfaches Verfahren ?ur Herstellung des erfindungsgemäßen Festwertspeichers besteht darin, daß auf die Substratoberfläche eine dielektrische Schicht mit im Bereich der ersten Halbleiterzonen liegenden Vertiefungen aufgebracht und diese Schicht mit einer ersten, dünnen Metallschicht abgedeckt wird und daß zwischen Metallschicht und sämtliche Halbleiterübergänge eine in Durchlaßrichtung die Durchbruchspannung der dielektrischen Schicht in den Vertiefungen erreichende Spannung angelegt wird, so daß durch Elektromigration die Verbindungszonen hergestellt werden.
Pabei ist von Vorteil, wenn auf die erste dünne Metallschicht eine im Bereich der Vertiefungen die Kontaktierung zwischen Verbindungszonen und Metallschicht sicherstellende zweite Metallschicht aufgebracht wird. Schließlich ist es von Vorteil, wer.n zum Zwecke der Erzielung der Selektierbarkeit der Speicherstellen, einzeln oder in Gruppen, die Metallschichten in entsprechendem Muster aufgebracht werden.
Weitere Einzelheiten ergeben sich aus der nachstehenden Beschreibung eines in der Zeichnung dargestellten Ausführungsbeispiels. Es zeigen
Fig. 1 bis 5 das Herstellungsverfahren für einen erfixiduiigsgemäßen, aus einer Diodenmatrix bestehenden Festwertspeicher in mehreren Verfabrensscliritten,
Fig. 6 einen Querschnitt dieser Diodenmatrix nach der selektiven Zufuhr eines Schreibimpulses,
Fig. 6 A eine D'aufsicht der Diodenmatrix mit den Mitteln zur Schreibstromzufuhr, und
Fig. 7 einen Querschnitt der Diodenmatrix nach der selektiven Zufuhr einer Heilspannung, die den ursprüngliche η Zustand entsprechend der Anordnung gemäß Fig. 5 wieder herstellt.
Beim erfindungigsmäßp.n Festwertspeicher wird die selbstheilende Eigenschaft einer mit einer dünnen Metallschicht bedeckten dielektrischen Schicht ausgenutzt. Dieses Phänomen an sich ist in anderem Zusammenhang in der Literatur bereits erwähnt worden.
So ist beispielsweise aus Trans. IEEE, ED-13, Seite 788 (1966), zu entnehmen, daß durch Anlegen eines elektrischen Feldes zwischen Metall und Silizium bei MOS-Kapazitäten das Oxyd durchbrochen wird. Dieser Durchbruch kann entweder einen Kurzschluß herstellen oder beseitigen. Außerdem ist in J. Electro-Chem. Soc, Solid State Science, Vol. 117, Nr. 1, Seite 127 (1970), erläutert, daß eine dünne Siliziumdioxydschicht auf einem Siliziumsubstrat bei Anlegen einer Spannung etwa in der Grüße der Durchbruchspannung der Schicht durchbrochen werden kann. Der Durchbruch bildet eine leitende Verbindung zwischen Elektroden auf und Kontakten unter der dielektrischen Schicht. Dabei ist auch darauf hingewiesen, daß die Durchbrüche auch selbstheilend sind, da die elektrische Verbindung wieder unterbrochen werden kann.
in Fig. i ist ein iv-dotiertes Halbleitersubstrat 2 dargestellt, in das drei Dioden bildende, P-dotierte Zonen 5, 7 und 9 und N'-dotierte Zonen 6, 8 und 10 eingebracht sind. In einem typischen Ausführungsbeispiel enthält das Halbleitersubstrat eine große Anzahl derartiger Dioden, die in Form einer Matrix angeordnet sind. Zur Vereinfachung der Herstellung und der elektrischen Verbindung sind die P-Zonen konventionell als Kanäle in das Substrat eindiffundiert, wobei das N-dotierte Substrat die erforderliche elektrische Isolation bewirkt. Die N*-Zonen werden mittels maskierter Diffusion in symmetrischer Anordnung in die P-Kanäle eingebracht. Die bis hierher beschriebene Struktur und deren Herstellung sind in der Halbleitertechnik üblich. Das N-Substrat kann aus Silizium bestehen, das auf einen nicht dargestellten Halbleiterkörper aufgebracht ist. Im Hinblick auf die Erfindung ist die besondere Struktur der Dioden im wesentlichen ohne Bedeutung. Verlangt werden muß lediglich, daß die Oberfläche einer der Diodenzonen koplanar mit der Oberfläche des Substrats ist. Durch diese Forderung wird ein leitender Kontakt mit auf die Oberfläche des Substrats aufgebrachten Leitungs-7üopn tjpwährlpkfpt Rpim hptrarhtptpn Aiisfiih- rungsbeispiel werden diese Kontakte zu den N* -Zonen hergestellt. Außerdem sind ohmsche Kontakte zu Schreib- und Lesezwecken erforderlich. Diese bestehen aus metallischen Verbindungen zu den P-Kanälen und liegen üblicherweise an der Peripherie der Halbleiteranordnung.
In Fig. 2 ist der erste Verfahrensschritt zur Herstellung der leitenden Verbindungen zu den N'-Zonen 6,8 und 10 d~r Dioden dargestellt. Auf die Oberfläche des Substrats wird eine dünne dielektrische Schicht 12 aufgebracht. Die Dicke dieser Schicht kann beispielsweise etwa 2000 A betragen. Beim betrachteten Ausführungsbeispiel besteht die Schicht 12 aus Siliziumdioxyd. Selbstverständlich könnten auch andere dielektrische Schichten, wie beispielsweise Aluminiumoxyd oder Siliziumnitrid, Verwendung finden. Die Schicht wird bevorzugterweise durch thermische Oxydation des aus Silizium bestehenden Halbleiterkörpers hergestellt.
Im nächsten Verfahrensschritt, wie er der Fig. 3 zu entnehmen ist, werden in die dielektrische Schicht 12 direkt über den N"-Zonen 6, 8 und 10 Vertiefungen hergestellt. Man verwendet zu diesem Zweck ein geeignetes Ätzmittel. Das Ätzen wird so ausgeführt, daß im Bereich der Vertiefungen etwa 5000 A der Schicht entfernt werden. Im Bereich der Vertiefungen bleiben somit etwa 1500 A über den N " -Zonen erhal-
ten, während außerhalb der Vertiefungen die Schichtdicke, wie angenommen, 2000 A beträgt. Selbstverständlich können die genannten Vertiefungen auch in anderer Weise hergestellt werden. Beispielsweise könnte eine erste Siliziumdioxydschicht thermisch bis zu einer Dicke von 1500 A aufgewachsen werden. Diese Schicht könnte dann in den die zu bildenden Vertiefungen umgebenden Bereichen um weitere 500 A verstärkt werden.
Die Vertiefungen bewirken, daß die dielektrische Schicht an den Stellen, an df nen der ohmsche Kontakt zu den N'-Zonen hergestellt werden soll, eine geringere Dicke aufweist als an den restlichen Schichtbereichen. Die flächenmäßige Ausdehnung jeder Vertiefung ist im allgemeinen geringer als die Fläche der zugeordneten N '-Zone, um zu gewährleisten, daß im nachfolgenden Verfahrensschritt keine Kontaktierung der P-Zone erfolgt, hs sei an dieser Stelle noch darauf hingeweisen, daß die Dickt· der dielektrischen
2" Schicht 12 unkritisch ist. Sie kann auch weniger als 2000 A und mehr als 10000 A betragen.
Im durch Fig. 4 erläuterten Verfahrensschritt wird zunächst eine dünne Metallschicht 14 auf die dielektrische Schicht 12 aufgebracht. Diese Metallschicht
-> bedeckt zunächst die gesamte Oberfläche einschließlich der Vertiefungen in der dielektrischen Schicht. Die MeVallschicht 14 hat vorzugsweise eine Dicke von 1000 A und besteht aus Aluminium. Die Verwendung anderer, in der Halbleitertechnik üblicher Metalle ist
«ι jedoch ebenfalls möglich. Im betrachteten Beispiel wird die Metallschicht auf die dielektrische Schicht 12 aufgedampft. In Fig. 4 ist weiterhin angedeutet, daß eine Spannungsquelle 25 über eine Leitung 27 mit der Metallschicht 14 und über eine Leitung 26
si mit den P-Kanälen 5,7 und 9 verbunden ist. Mit Hilfe dieser Spannungsquelle wird bei Schließen eines Schalters 28 an die Dioden eine Spannung in Durchlaßrichtung angelegt. Die elektrischen Verbindungswege und Kontakte zum Anlegen der genannten
■»o Spannung sind in Fig. 4 nur schematisch angedeutet.
Tn Hp r nralf ticrhpn Aiicfühmno prfniaf Hip 7ι if ι ihr iikpr ι .--. —o. o — -.
metallische, an der Peripherie angebrachte Elektroden.
Die von der Spannungsquelle 25 gelieferte Span-■»' nung liegt über der Durchbruchsspannung der dielektrischen Schicht 12 im Bereich der infolge der Vertiefungen verdünnten Stellen. Sobald der Schalter 28 geschlossen wird, diffundiert die Metallschicht 14 durch die dielektrische Schicht 12 im Bereich der Vertiefungen hindurch und stellt dabei eine Verbindung von der Metallschicht 14 zu den N*-Zonen 6, 8 und 10 her. Diese Verbindungen sind in Fig. 4 mit dem Bezugszeichen 21, 22 und 23 versehen. Gleichzeitig mit diesem Vorgang erfolgt eine Unterbrechung der >i Metallschicht an den Kanten der Vertiefungen. Das heißt also, die durchdiffundierten metallischen Verbindungen 21,22 und 23 stellen zwar einen ohmschen Kontakt zu den N+-Zonen 6, 8 und 10 her, verlieren aber gleichzeitig ihre leitende Verbindung zu der eibo gentlichen Metallschicht 14 an der Oberfläche. Um diese Verbindung wieder herzustellen, wird eine zweite Metallschicht 16 auf die erste Metallschicht 14 aufgebracht. Auch diese Metallschicht kann wiederum vorzugsweise aus Aluminium bestehen. Dieser Verfahrensschritt wird anhand der Fig. 5 erläutert. Nachdem mit Hilfe der Spannungsquelle 25 erreicht wurde, daß Teile der ersten Metallschicht 14 durch die dielektrische Schicht 12 hindurchdiffundiert sind, wird
durch Entfernung der Verbindungsleitungen 26 und 27 die nicht mehr erforderliche Spannungsquelle abgeschaltet. Im vorstehenden wurden die ersten Verfahrensschritte zur Herstellung eines umschreibbaren Festwertspeichers beschrieben. Das beschriebene Verfahren ist nicht auf die Verwendung von Siliziumdiöxyd als dielektrische Schicht beschränkt. Es ist bekannt, daß beispielsweise Aluminiumoxyd, Siliziumnitrid und Siliziumnitrid auf Siliziurffdioxycl dielektrische Schichten ergeben, die ebenfalls verwendbiu sind
Beim betrachteten Ausführungsbeispiel mit einer Siliziumdioxydschicht mit einer Dicke von etwa 2000 Ä bewirkt eine von der Spannungsquclle 25 zwischen die Metallschicht 14 und die P-Kanäle 5 angelegte Spannungsdifferenz von 50 Volt, daß die SiliziumclinxytUchicht im Bereich der Verticfuneen. also in den Bereichen geringerer Dicke, durchbrochen wird. Dabei entsteht eine kurzzeitige leitende Verbindung zwischen der Metallschicht 14 und den N * -Zonen 6, 8 und 10 über die Diffusionszonen 21. 22 und 23. Diese leitende Verbindung wird aber sofort wieder unterbrochen, da die Metallschicht im Bereich der Ränder der Vertiefungen abreißt.
Aus diesem Grunde wird, wie aus Fig. 5 zu ersehen ist. eine zweite Metallschicht 16 auf die erste Metallschicht 14 aufgebracht. Diese zweite Metallschicht weist beispielsweise eine Dicke von 1 Mikron auf. Die erforderliche Dicke dieser zweiten Metallschicht hängt von verschiedenen Faktoren ab, beispielsweise von den erforderlichen Strombelastungen und den Figenschaften des Halbleiterkörpers. Beim betrachteten Verfahren besteht die zweite Metallschicht ebenfalls aus Aluminium und wird in einem Aufdampfprozeß aufgebracht. Anstelle von Aluminium können selbstverständlich auch andere gebräuchliche Metalle verwendet werden. Nach dem Aufbringen der zweiten Metallschicht 16 bildet diese mit der ersten Metallschicht 14 eine die gesamte Oberfläche leitend bedekkende üesamtmetallschicht, die über die diffundierten Verbindungskanäie 21, 22 und 23 mii ucn N +-Zonen 6, 8 und 10 der Dioden verbunden ist. Um ein Leitungsmuster mit senkrecht zu den P-Kanälen 5, 7 und 8 verlaufenden Leitungszügen zu erhalten, werden unter Anwendung konventioneller Ätztechniken beide Metallschichten jeweils zwischen den Diodenreihen vollkommen abgeätzt.
Auf diese Weise ist jede Diode mit ihrer N+ -Zone elektrisch mit einem darüberliegenden Leiterzug verbunden. Auch die die Dioden vervollständigenden P-Kanäle sind über nicht dargestellte Elektroden kontaktiert. Die erhaltene Anordnung von Dioden in Form einer Matrix bildet eine Speicheranordnung, bei der an jeder aus einer Diode bestehenden Speicherstelle eine als binäre 1 interpretierbare Information gespeichert ist.
Aus Fig. 6 ergibt sich der nächste Verfahrensschritt, bei dem in den gebildeten Speicher eine gewünschte Information dadurch eingeschrieben wird, daß im Bereich bestimmter Dioden Änderungen herbeigeführt werden, die dann jeweils eine binäre 0 kennzeichnen. Aus Fig. 6 ist die Änderung zu ersehen, die aus einer Unterbrechung 24 im Bereich der Verbindungszone zwischen der Metallschicht 16 und der N +-Zone 8 besteht. Eine derartige Unterbrechung kennzeichnet die Speicherung einer binären 0 im Bereich dieser Diode. Die Verbindungszonen 21 und 23 bleiben erhalten, so daß auch die in den zugeordneten Dioden gespeicherte binäre 1 bestehen bleibt.
Aus der Draufsicht eines Speicherausschnitts gemäß Flg. 6a ist die Methode zu ersehen, mit der eine ' binäre 0 in die durch die Metallschicht 16 und den P-Kaiial 7 dcfinierfe Diode eingeschrieben Werden kann, wobei in den Gebieten 16-5 und 16-9 eine binäre 1 gespeichert bleibt. Außerdem bleiben die binären Einsen in den Dioden entlang der Reihen 16' und
ι» 16" erhalten Um die bei derartigen Speicheranordnungen gebrauchliche Terminologie zu verwenden, seien die P-Kanäle 5, 7 und 9 mit Bitleitungen und die senkrecht /u diesen Bitleitungen verlaufenden metallischen Leitungszüge mit Wortleitungen be-
i» zeichnet.
Das Verfahren zum Einschreiben einer binären 0 besteht nun darin, daß die Diode zwischen Wortleitung 16 und Bitleitung 7 (Bereich 16-7) durch Anlegen eines Spannungsimpulses VO kurzzeitig in
Durchlaßrichtung betrieben wird. Der resultierende Schreibstromimpuls hat eine ausreichende Amplitude, um eine Unterbrechung der diffundierten Verbindungszone 22 hervorzurufen. Bei der praktischen Durchführung wird jeweils die halbe Spannung VO
-'> in Durchlaßrichtung an Wortleitung und Bitleitung angelegt. Auf diese Weise erreicht man, daß eine binäre 0 nur in der ausgewählten Diode eingeschrieben wird. Um sicherzustellen, daß in den anderen Speicherstellen keine Umschreibung der dort gespeicher-
3Π ten binären 1 erfolgt, wird eine halbe Spannung VO in Sperrichtung an die Bitleitungen 5 und 9 angelegt. Es wird also im betrachteten Fall an die Wortleitung 16 ein bei Anschluß 30 eingezeichneter negativer Spannungsimpuls (also in Durchlaßrichtung) und an die
υ Bitleitung 7 bei Anschluß 32' ein positiver Spannungsimpuls (also ebenfalls in Durchlaßrichtung) angelegt. Diese beiden Spannungsimpulse ergeben die Unterbrechung 24 der Verbindungszone 22 (Fig. 6). Um die Verbindungszonen 21 und 22) mit Siehe-, heit
•w zu erhalten, wird ein negativer Spannungsimpuls an die Biiieiiunghaiibüiiübac 32 uiiu 32" angelegt, der bezüglich der betroffenen Dioden in Sperrichtung wirkt. Das bedeutet, daß über die Verbindungszonen 21 und 23 kein Strom fließt.
■li Im betrachteten Ausführungsbeispiel ergab sich, daß der Widerstand der Verbindungszonen 21, 22 und 23 im Bereich zwischen 10 und 250 Ohm liegt und daß die Verbindungszonen durch einen mittleren Strom von I0 = 8 mA unterbrochen werden können.
j<> Dabei ist die Richtung des Stromes I0 in bezug auf die Verbindungszonen ohne Bedeutung. Die Unterbrechung kann durch Ströme beider Richtungen hervorgerufen werden. Die angegebenen Stromrichtungen sind aber aufgrund der mit den Verbindungszonen
η in Reihe geschalteten Dioden von Bedeutung.
Die Ursache für das Auftreten der Unterbrechungen der Verbindungszonen ist offensichtlich in der Elektromigration der metallischen Atome zu suchen. Dieses Phänomen, also der Transport von Atomen
M) in einem elektrischen Leiter aufgrund von Kollisionen mit Elektronen bei einem kräftigen Stromfluß, ist bereits beispielsweise aus dem US Patent 3474530 bekannt.
Beim Gegenstand der Erfindung wird dieses Phä-
h5 nomen nutzbringend angewandt. Da der Durchmesser der Verbindungszonen unter einem Mikron liegt, ruft bereits ein Strom von wenigen m A die für die Elektromigration erforderliche hohe Stromdichte hervor.
Der bisherigen Beschreibung sind Maßnahmen mr Herstellung eines Festwertspeichers zu entnehmen, der bereits für den Einsatz in vielen kommerziellen Produkten völlig geeignet wäre. Wesentliche Vorteile der beschriebenen Technik bestehen in der Verwendung einer mikrominiaturisierten Halbleiteranordnung, in der vorgesehenen, nur eine minimale Anzahl von Verfahrensschritten benötigenden Metallisierung und in dem damit verbundenen unaufwendigen und einfachen Gesamtherstellungsverfahreii. Ein weiterer Vorteil der erfindungsgemäßen Struktur bestellt darin, daß praktisch keine Abfühlschaltungen erforderlich sind, um die in jeder Speicherzelle gespeicherte Information abzufühlen. Das N-dotierte Substrat kann als Kollektor eines NPN-Transistors an jeder Speicherstelle ausgenutzt werden. Durch geeignete Verknüpfung der Biiiciüingcn kcmilcii die G'iiS einer ganzen Wortleitung gelesen und ein selektiertes Bit über den an dieser Speicherstelle angeordneten Transistor abgenommen werden.
Der erfindungsgemäße Festwertspeicher erfährt aber ein viel größeres Interesse, insbesondere dadurch, daß er mit elektronischen Mitteln umschreibbar ist. Wie im letzten beschriebenen Verfahrensschritt angegeben, kann eine binäre 1 selektiv dadurch in eine binäre 0 umgewandelt werden, daß der zugehörigen Verbindungszone ein geeigneter Stromimpuls zugeführt wird. Es hat sich nun gezeigt, daß die in dieser Weise umgewandelten Bits wieder in binäre Einsen umgeschrieben werden können. Dies geschieht durch Anlegen einer sogenannten Heilspannung an die betroffene Diode, in der die binäre 0 gespeichert ist.
Dieser Vorgang ist ausgehend von der Fig. 6 durch die Fig. 7 illustriert. In Fig. 7 ist eine Spannungsquelle 35 über eine leitende Verbindung 37 mit der Metallschicht 14 und über eine Leitung 36 mit dem P-Kanal 7 verbunden. Sobald der Schalter 38 geschlossen wird, wird durch diese Spannungsquelle die mittlere Diode in Durchlaßrichtung vorgespannt. Es sei darauf hingewiesen, daß die elektrischen Verbindungen 36 und 37 und ihre Kontaktierung mit den zugeordneten Schichten lediglich schematisch angedeutet sind.
Bei Anlegen einer Spannung von 2,5 bis 3 Volt wird die in Fig. 6 mit dem Bezugszeichen 24 versehene Unterbrechung der Verbindungszone 22 wieder aufgehoben bzw. geheilt. Das bedeutet, daß die an der Speicherstelle 16-7 gespeicherte binäre 0 in eine binäre 1 umgeschrieben wird.
Diese Umsehreihoperation ist wiederholbar, ohne daß die Speichereigenschaften beeinflußt wurden. Die zum Umschreiben erforderliche Spannung ist von Diode zu Diode und von Halbleitertyp zu Halbleitertyp gleichbleibend. Außerdem hat sich gezeigt, daß die Dicke der Metallschicht, die Ausbildung der P- und N-Zonen und die Dicke der dielektrischen Schicht nicht kritisch sind. Allgemein kann festgestellt werden, daß mit zunehmender Dicke der dielektrischen Schicht eine höhere Durchbruchspannung erforderlich ist, um die Metallschicht zur Halbleiterzone durchdiffundieren zu lassen. Es ist auch festgestellt worden, daß eine Unterbrechung der Verbindungszonen um so leichter herbeizuführen ist, je größer ihr Widerstand ist. Unter Berücksichtigung dieser Gesichtspunkte in Verbindung mit der Wiederholbarkeit des Umschaltvorganges ist der erfindungsgemäße Festwertspeicher von größter praktischer Bedeutung.
Es sei noch darauf hingewiesen, daß die Erfindung nicht auf die anhand des speziellen Ausführungsbeispiels beschriebene Struktur und Herstellungsweise der die Speicherzellen bildenden Halbleiterübergänge im Substrat beschränkt ist. Anstelle einer Diodenmatrix kann ebensogut eine Transistormatrix verwendet werden. Ähnliches gilt für die für die Metallisierung verwendeten Halbleitermaterialien und für das Material für die dielektrische Schicht.
Hierzu 1 Blatt Zeichnungen

Claims (8)

Patentansprüche:
1. Elektronisch umschreibbarer monolithischer Festwertspeicher mit Speicherstellen aus in einem Halbleitersubstrat gebildeten matrixförmig angeordneten Halbleiterübergängen, zumindest deren innerhalb einer zweiten liegende erste, entgegengesetzt dotierte Halbleiterzone an der Substratoberfläche zugänglich ist, dadurch ge kennzeichnet, daß die Substratoberfläche mit einer über jeder ersten Halbleiterzone (6,8,10) ein Gebietgeringerer Dicke aufweisenden dielektrischen Schicht (12) bedeckt ist, daß auf dieser Schicht (12) eine Metallschicht (14, 16) angeordnet ist, daß zwischen der Metallschicht (14,16) und jeder ersten Halbleiterzone (6, 8,10) durch Elektromigration im Gebiet der geringeren Dicke der dielektrischer. Schicht eine leitende Verbindungszone gebildet ist und daß zur Unterbrechung hzw Wiederherstellung der Verbindungszone und damit zum Umschreiben der binären Information zwischen Metallschicht (14, 16) und zweite Halbleiterzone (5, 7, 9) bezüglich des Halbleiterüberganges in Sperrichtung bzw. in Durchlaßrichtung gepolte Spannungsimpulse anlegbar sind.
2. Festwertspeicher nach Anspruch 1. dadurch gekennzeichnet, daß die zweite Halbleiterzone in als Bitleitungen verwendete, streifenförmig angeordnete Hilbleiterzonen (5. 7, 9) aufgeteilt ist, in denen die die Speicherstellen definierenden ersten Halbleiterzonen ^6, 8, 9, in einer Reihe angeordnet sind, und daß xJie Metallschicht in senkrecht /u diesen Bitleitungen über den ersten Halbleiterzonen (6.8. 9) verlaufende, als Wortleitungen verwendete Leiterstreifen (16, 16'. 16") aufgeteilt sind.
1. Festwertspeicher nach Anspruch 2. dadurch gekennzeichnet, daß das Halbleitersubstrat (2) als gemeinsame Kollektor/nne, die zweiten Halblciterzonen (5. 7. 9) als Basis/one und die ersten Halbk-iler/onen (6. 8, 10) als die ein/einen Speicher/eilen definierende F.mitter/onen von Transistoren dienen, über die das Auslesen erfolgt.
4 Festwertspeicher nach Anspruch 1 bis 1. dadurch gekennzeichnet, daß die /um Umschreiben der Information erforderlichen Spannungsimpulse über Elektroden an den Wort- und Bitleitungen zugeführt werden
5 Festwertspeicher nach Anspruch 4. dadurch gekennzeichnet, daß die erforderlichen Spannungsimpulse als Halbimpulse gleichzeitig an die die selektierte Speichcrstelle definierende Bit- und Wortlcitung angelegt werden
ft Verfahren /ur Herstellung des Festwertspci chers nach den Ansprüchen I bis 5, dadurch gekennzeichnet, daß auf die Substratoberfläche eine dielektrische Schicht mit im Bereich der ersten Halbleitcr/onen liegenden Vertiefungen aufgebracht und diese Schicht mit einer ersten, dünnen Metallschicht abgedeckt wird und daß zwischen Metallschicht und sämtliche Halbleiterübergänge eine in Durchlaßrichtung die Dufchbruchspan^ nung der dielektrischen Schicht in den Vertiefung gen erreichende Spannung angelegt wird, so daß durch Elektromigration die Verbindutigszoneii hergestellt werdeil.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß auf die erste dünne Metallschicht eine im Bereich der Vertiefungen die Kontaktierung zwischen Verbindungszonen und Metallschicht sicherstellende zweite Metallschicht aufgebracht wird.
8. Verfahren nach den Ansprüchen 6 und 7, dadurch gekennzeichnet, daß zum Zwecke der Erzielung der Selektierbarkeit der Speicherzellen, einzeln oder in Gruppen, die Metallschichten in entsprechendem Muster aufgebracht werden.
DE2235801A 1971-09-17 1972-07-21 Monolithischer Festwertspeicher und Verfahren zur Herstellung Expired DE2235801C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US18150371A 1971-09-17 1971-09-17

Publications (3)

Publication Number Publication Date
DE2235801A1 DE2235801A1 (de) 1973-03-22
DE2235801B2 DE2235801B2 (de) 1979-07-26
DE2235801C3 true DE2235801C3 (de) 1980-04-10

Family

ID=22664541

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2235801A Expired DE2235801C3 (de) 1971-09-17 1972-07-21 Monolithischer Festwertspeicher und Verfahren zur Herstellung

Country Status (7)

Country Link
US (1) US3717852A (de)
JP (1) JPS5326462B2 (de)
CA (1) CA961582A (de)
DE (1) DE2235801C3 (de)
FR (1) FR2152621B1 (de)
GB (1) GB1372771A (de)
IT (1) IT963411B (de)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3863231A (en) * 1973-07-23 1975-01-28 Nat Res Dev Read only memory with annular fuse links
DE2545047C3 (de) * 1975-10-08 1978-09-21 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur Herstellung eines Halbleiterfestwertspeichers
US4195354A (en) * 1977-08-16 1980-03-25 Dubinin Viktor P Semiconductor matrix for integrated read-only storage
US4502208A (en) * 1979-01-02 1985-03-05 Texas Instruments Incorporated Method of making high density VMOS electrically-programmable ROM
US4412308A (en) * 1981-06-15 1983-10-25 International Business Machines Corporation Programmable bipolar structures
US4441167A (en) * 1981-12-03 1984-04-03 Raytheon Company Reprogrammable read only memory
US4562639A (en) * 1982-03-23 1986-01-07 Texas Instruments Incorporated Process for making avalanche fuse element with isolated emitter
US4543594A (en) * 1982-09-07 1985-09-24 Intel Corporation Fusible link employing capacitor structure
FR2550045A1 (fr) * 1983-07-29 1985-02-01 Inf Milit Spatiale Aeronaut Procede de coupure d'une piste interne de circuit imprime, dispositif de mise en oeuvre du procede
US4651409A (en) * 1984-02-09 1987-03-24 Ncr Corporation Method of fabricating a high density, low power, merged vertical fuse/bipolar transistor
US4606781A (en) * 1984-10-18 1986-08-19 Motorola, Inc. Method for resistor trimming by metal migration
JPS6258673A (ja) * 1985-09-09 1987-03-14 Fujitsu Ltd 半導体記憶装置
US4906987A (en) * 1985-10-29 1990-03-06 Ohio Associated Enterprises, Inc. Printed circuit board system and method
US4943538A (en) * 1986-05-09 1990-07-24 Actel Corporation Programmable low impedance anti-fuse element
US5367208A (en) * 1986-09-19 1994-11-22 Actel Corporation Reconfigurable programmable interconnect architecture
US5614756A (en) * 1990-04-12 1997-03-25 Actel Corporation Metal-to-metal antifuse with conductive
US5780323A (en) * 1990-04-12 1998-07-14 Actel Corporation Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug
EP0509631A1 (de) * 1991-04-18 1992-10-21 Actel Corporation Antischmelzsicherungen mit minimalischen Oberflächen
US5447880A (en) * 1992-12-22 1995-09-05 At&T Global Information Solutions Company Method for forming an amorphous silicon programmable element
US5550404A (en) * 1993-05-20 1996-08-27 Actel Corporation Electrically programmable antifuse having stair aperture
US5468680A (en) * 1994-03-18 1995-11-21 Massachusetts Institute Of Technology Method of making a three-terminal fuse
US5441907A (en) * 1994-06-27 1995-08-15 Taiwan Semiconductor Manufacturing Company Process for manufacturing a plug-diode mask ROM
US5789764A (en) * 1995-04-14 1998-08-04 Actel Corporation Antifuse with improved antifuse material
KR100252447B1 (ko) * 1995-06-02 2000-04-15 아르므 엠. 무센 융기된텅스텐플러그앤티퓨즈및제조공정
US5962903A (en) * 1995-06-08 1999-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Planarized plug-diode mask ROM structure
US5851882A (en) 1996-05-06 1998-12-22 Micron Technology, Inc. ZPROM manufacture and design and methods for forming thin structures using spacers as an etching mask
US5909049A (en) * 1997-02-11 1999-06-01 Actel Corporation Antifuse programmed PROM cell
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6385074B1 (en) 1998-11-16 2002-05-07 Matrix Semiconductor, Inc. Integrated circuit structure including three-dimensional memory array
US7157314B2 (en) * 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
US6351406B1 (en) 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6631085B2 (en) 2000-04-28 2003-10-07 Matrix Semiconductor, Inc. Three-dimensional memory array incorporating serial chain diode stack
US6888750B2 (en) * 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US8575719B2 (en) 2000-04-28 2013-11-05 Sandisk 3D Llc Silicon nitride antifuse for use in diode-antifuse memory arrays
US6624011B1 (en) 2000-08-14 2003-09-23 Matrix Semiconductor, Inc. Thermal processing for three dimensional circuits
US6580124B1 (en) 2000-08-14 2003-06-17 Matrix Semiconductor Inc. Multigate semiconductor device with vertical channel current and method of fabrication
JP5792918B2 (ja) 2000-08-14 2015-10-14 サンディスク・スリー・ディ・リミテッド・ライアビリティ・カンパニーSandisk 3D Llc 高集積メモリデバイス
US6492706B1 (en) * 2000-12-13 2002-12-10 Cypress Semiconductor Corp. Programmable pin flag
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
US6661730B1 (en) 2000-12-22 2003-12-09 Matrix Semiconductor, Inc. Partial selection of passive element memory cell sub-arrays for write operation
US6545898B1 (en) 2001-03-21 2003-04-08 Silicon Valley Bank Method and apparatus for writing memory arrays using external source of high programming voltage
US6897514B2 (en) * 2001-03-28 2005-05-24 Matrix Semiconductor, Inc. Two mask floating gate EEPROM and method of making
US6584029B2 (en) * 2001-08-09 2003-06-24 Hewlett-Packard Development Company, L.P. One-time programmable memory using fuse/anti-fuse and vertically oriented fuse unit memory cells
US6525953B1 (en) 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
US6593624B2 (en) 2001-09-25 2003-07-15 Matrix Semiconductor, Inc. Thin film transistors with vertically offset drain regions
US6841813B2 (en) * 2001-08-13 2005-01-11 Matrix Semiconductor, Inc. TFT mask ROM and method for making same
US6624485B2 (en) 2001-11-05 2003-09-23 Matrix Semiconductor, Inc. Three-dimensional, mask-programmed read only memory
US6853049B2 (en) 2002-03-13 2005-02-08 Matrix Semiconductor, Inc. Silicide-silicon oxide-semiconductor antifuse device and method of making
US6737675B2 (en) 2002-06-27 2004-05-18 Matrix Semiconductor, Inc. High density 3D rail stack arrays
US20060249753A1 (en) * 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. High-density nonvolatile memory array fabricated at low temperature comprising semiconductor diodes
US7177183B2 (en) 2003-09-30 2007-02-13 Sandisk 3D Llc Multiple twin cell non-volatile memory array and logic block structure and method therefor
US7812404B2 (en) 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
JP4480649B2 (ja) * 2005-09-05 2010-06-16 富士通マイクロエレクトロニクス株式会社 ヒューズ素子及びその切断方法
WO2008079114A1 (en) * 2006-12-20 2008-07-03 Solid State Cooling, Inc. Thermal diodic devices and methods for manufacturing same
US7902537B2 (en) * 2007-06-29 2011-03-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US20090104756A1 (en) * 2007-06-29 2009-04-23 Tanmay Kumar Method to form a rewriteable memory cell comprising a diode and a resistivity-switching grown oxide
US7824956B2 (en) 2007-06-29 2010-11-02 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US9058887B2 (en) * 2007-10-30 2015-06-16 International Business Machines Corporation Reprogrammable electrical fuse
US20090272958A1 (en) * 2008-05-02 2009-11-05 Klaus-Dieter Ufert Resistive Memory
US20100283053A1 (en) * 2009-05-11 2010-11-11 Sandisk 3D Llc Nonvolatile memory array comprising silicon-based diodes fabricated at low temperature
US9627395B2 (en) 2015-02-11 2017-04-18 Sandisk Technologies Llc Enhanced channel mobility three-dimensional memory structure and method of making thereof
KR102415409B1 (ko) * 2015-09-09 2022-07-04 에스케이하이닉스 주식회사 이피롬 셀 및 그 제조방법과, 이피롬 셀 어레이
US9478495B1 (en) 2015-10-26 2016-10-25 Sandisk Technologies Llc Three dimensional memory device containing aluminum source contact via structure and method of making thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3245051A (en) * 1960-11-16 1966-04-05 John H Robb Information storage matrices
SE346866B (de) * 1968-04-29 1972-07-17 G Tollet
US3576549A (en) * 1969-04-14 1971-04-27 Cogar Corp Semiconductor device, method, and memory array

Also Published As

Publication number Publication date
JPS5326462B2 (de) 1978-08-02
DE2235801A1 (de) 1973-03-22
US3717852A (en) 1973-02-20
GB1372771A (en) 1974-11-06
DE2235801B2 (de) 1979-07-26
FR2152621B1 (de) 1974-10-25
CA961582A (en) 1975-01-21
JPS4838947A (de) 1973-06-08
IT963411B (it) 1974-01-10
FR2152621A1 (de) 1973-04-27

Similar Documents

Publication Publication Date Title
DE2235801C3 (de) Monolithischer Festwertspeicher und Verfahren zur Herstellung
DE2041343C3 (de) Festwertspeicher mit einmaliger Einschreibemöglichkeit
DE2802141C2 (de) Halbleiteranordnung
DE2017642B2 (de) Programmierbarer Festwertspeicher
DE2621136C2 (de) Vorprogrammierter Halbleiterspeicher
DE2708126A1 (de) Speicherschaltung mit dynamischen speicherzellen
DE2538631A1 (de) Speicher als integrierte schaltung
DE2901538A1 (de) Speicherschaltung und variabler widerstand zur verwendung in derselben
DE1942559B2 (de) Speichereinrichtung fur Binann formation
DE2133881A1 (de) Integrierte Schaltung
DE2363089C3 (de) Speicherzelle mit Feldeffekttransistoren
DE1959744A1 (de) Monolithische Halbleiteranordnung
DE2142721A1 (de) Integrierte bistabile Speicherzelle
DE2738678B2 (de) Monolithisch integrierte Speicherzelle
CH637784A5 (de) Halbleiteranordnung mit einem festwertspeicher und verfahren zur herstellung einer derartigen halbleiteranordnung.
DE1764241C3 (de) Monolithisch integrierte Halbleiterschaltung
DE1574651B2 (de) Monolithisch integrierte Flip-Flop-Speicherzelle
DE2612666C2 (de) Integrierte, invertierende logische Schaltung
DE2101688A1 (de) Halbleiterspeicherzelle
DE2816949A1 (de) Monolithisch integrierte halbleiteranordnung und deren verwendung zum aufbau einer speicheranordnung
DE2152109B2 (de) Speichermatrix mit einem Feldeffekt-Halbleiterbauelement je Speicherplatz
DE2751481C2 (de) Lastimpedanz für eine statische Halbleiterspeicherzelle
DE2128014C3 (de)
DE2432099C3 (de)
DE2223341C3 (de) Speicherelement und daraus aufgebaute dynamische Randomspeicher

Legal Events

Date Code Title Description
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee