DE1549518A1 - Mit einer Aufzeichnungs-Verarbeitungseinrichtung versehene programmgesteuerte elektronische Rechenanlage - Google Patents
Mit einer Aufzeichnungs-Verarbeitungseinrichtung versehene programmgesteuerte elektronische RechenanlageInfo
- Publication number
- DE1549518A1 DE1549518A1 DE19651549518 DE1549518A DE1549518A1 DE 1549518 A1 DE1549518 A1 DE 1549518A1 DE 19651549518 DE19651549518 DE 19651549518 DE 1549518 A DE1549518 A DE 1549518A DE 1549518 A1 DE1549518 A1 DE 1549518A1
- Authority
- DE
- Germany
- Prior art keywords
- register
- program
- card
- memory
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/492—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination
- G06F7/493—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination the representation being the natural binary coded representation, i.e. 8421-code
- G06F7/494—Adding; Subtracting
- G06F7/495—Adding; Subtracting in digit-serial fashion, i.e. having a single digit-handling circuit treating all denominations after each other
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/02—Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
- G06F3/0227—Cooperation and interconnection of the input arrangement with other functional units of a computer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4482—Procedural
- G06F9/4484—Executing subprograms
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C21/00—Digital stores in which the information circulates continuously
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/492—Indexing scheme relating to groups G06F7/492 - G06F7/496
- G06F2207/4924—Digit-parallel adding or subtracting
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Human Computer Interaction (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Complex Calculations (AREA)
- Calculators And Similar Devices (AREA)
- Input From Keyboards Or The Like (AREA)
Description
i t_ e iner Auf ze i chnung s- Ve rarbe i tuiig seinric htung versehene
programmgesteuerte elektronische Recheiianlage
Die KrTintlung bezieht sieh auf programiiiges teuerte elektronische
Rechenanlagen, beispielsweise eine sogenannte PuIt-Recheuanlage
.
Die bisher bekannten elektronischen Pult-Itechenanlagen lassen
sich nicht mit Hilfe eines in ihrem internen Register gespeicherten
Programms steuern, so dass die Anzahl und Vielseitigkeit der von, ihnen durchführbaren verschiedenen Operationen
strikt begrenzt ist. Demzufolge sind sie bei der Verarbeitung
von Daten nicht leistungsfähiger als die mechanischen Pultliecheiianlagen.
Einige der bekannten mittelgrossen Rechenanlagen besitzen
die Fähigkeit, unter Steuerung durch ein in ihnen gespeichertes Simulator-Programm einen Piilt-Reohner zu simulieren.
BAD ORIGINAL
— 2 —'
ÖÖ9831/1196
Diese bekanntei iteclienanlagen können entweder unter Steuerung
durch das gespeicherte Programm automatisch oder tuner
Steuerung durch das Tastenfeld von Hand arbeitew^S-
Jedoch ist der Aufbau dieser Rechenanlagen so komplex, dass
ihr Betrieb, wie bei mechanischen Rechenanlagen, unwirtschaftlich und schwierig is't.
Diese Nachteile werden durch eine bekannte Hechenanlaee
behoben, die durch ein von einer Karte abgelesenes uinl in
einem inneren Register gespeichertes Programm ucütouert ist
und mit Steuertasten von Hand bet^tigbar zuu Voruehnen von
I ."nt erprot!ran.men in diesem Programm versehen ist.
λ ine Aurgestaltung der Programmkarto nach der i.rf. induug der
Patentanmeldung O 10 b I:£c/-'i2m -Tr,A. 1 wird iii t r .ue-schrieben
und beansprucht.
Besonders betrifft die briindung eine programing es tßuerte
elektronische Rechenanlage mit einem Speieher zum .jpeiotieru
eines eine Serie von Befehlen enthaltenden Programme und mit
einer Aufzeichnungs-Verarbeitungseinrichtung zum Ab Lesen von dieses Programm tragenden Aufzeichnungen und zum Eingeben des
abgelesenen Programms in den Programmspeicher, und wechselweise
zum Aufzeichnen eines im Speicher eingegebenen Programms auf einer der Aufzeichnungen, und bei der das Programm in
Binärverschlüsselung auf mindestens einer Spur dieser Aufzeichnung aufgezeichnet ist, so dass auf jeder Spur die
0 9 8 3 1/129 6 BAD
auf einander ΙΌ 1": ende η MnH rs 1 .eilen zi: auieinanderl ol/renden
Zeitpunkten, die in einen kleineren Ze i (abs land als die Zugriffszeit
des Speiehers voneinander aei rennt sind, abgetastet und über einen Put "fers pn j eher in (leu Speicher iihertrasen
werden, dadurch sekeniuuMahnet, "daas die Bits des
Proerranmus auf der Spur in Gruppen mil einer der Kapazität
des Puf ί erspe i fliers entsprechenden -L- inge aulgezei ohnet werden,
die dnro'h Leerr iume mi ( einer zumindest der Zugri i'fszeit des
Si>ei(',hers cniBpreeheiHlen L:'nü:e voneinander i.ret rennt sind.
Diese und weitere Merlaua ic'.-sowie. Zie Ie dei- Lr 1 i Jiduiiff '-eben uiis.
.der naeli.f ο 1 ■; f iidrn ileiiehre i Imuu hervor und' sind in den ί-e L-ireiii"ten
Auspr iclieji her;*>iH' -.<-:·, t ρ 11 t .
Di-' l'rf iini'i'ii: i ;v t nfichst eilend anhand :-on jtt Ki; .' l.i'i.s Jk."
hesclirie.brn.en .»ns ('uiiruu.'i ;.nf χ «pi el'-n n iiei" erl-.uterl.
Es ze i »je-n ;
IUi.. iä und !; ι in lilockdiaara:, >; nc r Kri ise des Itoc.liner.s
•κ-· ht riiu'f Atia i'utirunrs i υ >~ι. up ν IA' i i ndnii -i,. ■
Ii'1.. 2, v\' 'Ί . Ja und lli zusawuMiziil'Uten Kind,
l'i:z . 1 ti.- / ν ι f ili &ur a ■·:;"' cü-i.er f-ixt aiirnalc des Hechners
ua< i: Γ; ' . U. luui .:'-,"-." ■ . '
i-'ii , '{ er; i·, fi'ier Ans.üihr"» ■ ö 1'or;1* lips '{comers narh u<^
LrM :■;■'.!': ve-rwen-ftpf es .".udierv.'eriv.
Fi o. "V ri-.e:. . curt n'cn .yti^i* <■' :'v α *?ip'· Λ js = yv.a' :£
/1296
Fig. 6 eine Draufsieht auf die Reeherianlage nach Fig. 5,
Flg. 7a J1Hd 71»" einige heim Kartenablese- und — einschreibevorgang
beteiligte Schaltungen der Reehenanlage und
Fig. j ein Zeitdiagraniiii des Kartenahlese- und -aufzeichnungsvorgangs.
A 11geineitie Beschreibung
Der Rechner nach der Erfindung besitzt einen aus einer magnetostrilctiven
Verzögerungsleitung LDR bestehenden Speicher mit lteispielsAvreise 10 Registern I, J, M, N, It1 Q, U, Z, D, E,
der hi it einen einen Leseverstärker 39 speisenden Lesewandler 3 und einem von einem S«:hreibverstitrlcer kl gespeisten S;hreibwuudler
-hu versehen ist.
Jedes Speicherrcgister besitzt beispielsweise 22 Dezimalstellen
mit je acht Binurstellen, so dass jedes Register bis zu zweiundzwanzig -bit-Zeichen speichern kann. Sowohl die
Zeichen als auch die Bits werden in Reihe verabeitet. Demzufolge läuft eine Reihe von 10·^·22 iiinärsignalen in der Verzögerungsleitung
LDR um.
Die auftretenden zehn ersten Binärsignale stellen das erste
Bit der erstai Dezimalstelle des Registers R, N, M, J, I, Q,
U, Z, D bzw. E dar, die darauffolgenden zehn nächsten Binärsignale
stellen das zweite Bit der ersten Dezimalstelle der jeweiligen Register dar usw. " .
009131/1206
1549510
Wenn beispielsweise angenommen wird, dass diese Binärsignale
in der Verzögerungsleitung so aufgezeichnet werden, dass sie
um 1 Mikrosekunde voneinander getrennt sind, so sind die zu einem bestimmten Register gehörenden Signale 10 Mlkrosekunden
voneinander getrennt, d.h. dass jedes Register eine Reihe von .8*22 um 10 Mikrosekunden voneinander getrennten UinRrsignalen
enthält, wobei die zu den verschiedenen Registern gehörenden
Binürsignalreihen um 1 Mikrosekunde zueinander versetzt sind.
Der Leserverstärker 39 speist einen Serien-Parallel—Unise tzer -Ί2,
der über zehn gesonderte Ausgangsleitungen LR, LM, LN, LJ, LI, LE, LD, LQ, LU, und LZ zehn gleichzeitige Signale erzeugt,
die die in derselben DinHrstelle derselben Dezimalstelle der
jeweiligen zehn Register gespeicherten zehn Bits darstellen.
Demzufolge sind zu einem gegebenen Zeitpunkt zehn Signale,
die das erste Bit der ersten Dezimalstelle der zehn Register
darstellen, an den zehn Ausgangsleitungen gleichzeitig vorhanden; zehn Mikrosekunden später zehn das zweite Bit der
ersten Dezimalstelle darstellende Signale an diesen Ausgangsleistungen
vorhanden usw.
Jede Gruppe aus zehn an den Ausgangsleitungen des Umsetzers 42
gleichzeitig gelieferten Signalen wird nach ihrer Verarbeitung
einem Parallel-Serien-Umsetzer 43 zugeführt, der den Schreibverstärker
hi mit diesen in ihrer vorherigen Reihenfolge um
1 Mikrosekunde voneinander getrennt erneut gespeicherten zehn Signalen speist, so dass der Wandler 40 diese Signale ent-
sprechend der Arbeitsweise des Hechners entweder nnverundert
oder geändert, unter Beibehaltung ihrer vorherigen ?>
euenseit i<:en Lage in die Verzögerungslei tung einsehi'eibt. Somit ist klar,
dass die einfache Verzögerungsleitung LDu in IJezug auf den ihren
Inhalt verarbeitenden Aussenkreis einer Gruppe von zehn parallel
arbeitenden Verzögerungsleitungen gleichwertig ist, die .je
ein einfaches Register enthalten und mit einer Ausnaugsleitung
LR, LM, LX, LJ, LI, LE, LU, L-*, IjTI bzw. LZ sowie einer Eingangsleitung SIt, SM9 SX, SJ, SI, SE, SD, S\, SU bzw. SZ versehen sind
Diese versetzte Anordnung der Signale in der Verzögerungsleitung lh'sst es zu, dass alle Register des Rechners in einer
einfachen, mit einem einfachen Lesewaadler und einem einfachen Schreibwandler versehenen Verzögerungsleitung enthalten sind,
so dass die Endkosten des Speichers die Kosten fur eine Verzögerungsleitung
mit nur einem Register nicht iibr· r.-> t .(■ igen.
Darüber hinaus ist es, da die Inipuls-r-.'iederholumis i.vv uenz in
der Verzögerungsleitung zehnfach grosser ist als in den anderen
Kreisen des Rechners, ^mglich, gleichzeitig eine gute Ausnutzung
der Speicherlcapazit it der Verz-geruncsle i tun·· zu
erreichen, während in den anderen Teilen des Rechner·, langsam arbeitende Schaltkreise verwendet und somit die K'-stcn für die
Rechenanlage erheblich herabgesetzt werden.
Da die Verzögerungsleitungsspeicherung in ihrer Art zyklisch ist, wird der Betrieb des Rechners in aufeinanderfolgende
Speicherzyklen aufgeteilt, wobei jeder !$klus zweiundzwanzig
Digitperioden Cl bis C22 enthält und jede Digitperiode in
009831/129
- 7
Ί54951%
acht Hitperi.o(leij-Tl his X- aufgeteilt, ist,Cj -, -: ■,;-.■ -·;·,.-<,-.
Ein Talttiiii.puXsKeaerator h!i .erzeugt ;an (Ιςιν Aiisgaugsle^tiinfXeu /Π
Iai.s X".* .a.ii Ceiiiaudei:f oiteude XaI^tXFnjJiiIse,, ;,.di e_ je\t. ,nie ^ii^ ^cIgh
Zeitd.iiiqrami-i,,liavli Fig:,, ä 3 ük,pi^t ,, ei;UP, .e.inq ,eivts,j>reahenU.c,, . ■ -,;i
Hi t.perio,tle ,a,nzfe i.ce.iu^e.jDauei'-iia.iien.. ,Mit analergii^i-ortqii .ist ;;,...
der Auyg,iMii?sru}K,(-liluas .;.']'1 -währentl .d,e3" ffe,sanit.en.;e,rst.eii Bit-; ; . pcriode
je^d^r ,,der ,zweiuiidzvyiuzJA ili.iri.t.pex-.iodeii exxejit,mihrend
der Auiigangaansehluss ,Ί2,. ent sprechend W^Ur^ntd frtei: .gesamten .,.'■..
zweiten 5I1 it per χ (ade. jede r ,der zweituidzwaii^iiT .,Öigitjperigden ....,, .
erregt i,at ,
l)ei' Xaktinip.ul.se:euerat^qr 'th ist, ;A<ie .nachstehend uocli ndl
erlHutex't, mit. der- Ve;rzüge:run.2slextung. .Li)Ii,,in 4er ifeise ;
synchro.nifi.ier I , das?;, der Hrgiuu , der , n-tpn Gat t ungsi>i t])ei-iode dei
M~ten, Gattungsdt'r i tperiods .nil. den* Ze it punUt.' zu^anineni'5,11t., t.
zu dem die /ehu iu.der η-ten Binarst el Ie der in~t,en Dezimalst eile
dt, i· zehn.Spe'iolirrveiiisier einsceleyenen zehn Hits an den Ausgaiiüsle
itmiKen des Serieu-Parallel-lwse tzers Ί2 verfügbar zu
.werden begiiiu(-ne i>iese I?inärs ignale werden in dem Vmsetzer ^2
ivir die ecsiiriii» üauer .der entspi'et'hrnden liitperiode gespeichprt
. Während deraellien Hitperiode werden die durch
Verarbeiten der zehn aus tier^Verzögerungsleitung LDIi entnommenen
Hits erzeugten zehn Hits darstellenden Signale de«
Paral.lel-Seriep-l nsetzer -Ί3 zugeführt und in die-Verzögerungsleitung
eingesfhrieheu. .
im einzelnen er/.eugt der Takt xiapulsgenerator hk im Verlaufe
BAD ORIGiN-AL
•009131 /1298
jeder liitperiode ze:iii Impulse Ml bis TiIO (Fig. 3). Der Impuls
III bestimmt die Lesezeit, d.h. den Zeitpunkt, zu dem der
Serien-Parallel-UiHsetzer H2 die zu der vorliegenden Bitperiode
gehörenden Bits verfügbar zu machen beginnt, wUhrend der Impuls >!'i die Einschreibzeit, d.h. den Zeitpunkt angibt, zu
dem die verarbeiteten Bits zum Einschreiben in die Verzögerungsleitung
LDK dem Farallel-Serieri-Umsetzer -Ί3 zugeführt
werden.
Der Taktimpulsgenerator hh besitzt einen Oszillator !i'j, der
im Hetrieb einen Impulsverteiler li6 mit Impulsen von der
!■'reciienz der Impulse Ml bis MIO speist, wobei ein durch diesen
Impulsverteiler gespeister Fre uenzteiler hl zum Erzeugen
der Takt impulse Tl bis T- eingerichtet ist.
Der Oszillator 'ij ist nur in Hetrieb, solange eine bistabile
Schaltung erregt bleibt, die durch in der Verzögerungsleitung
LUR Umlaufende Signale gesteuert wird.
•Jede Dezimalstelle des Speichers LDIl kann entweder ein Deziraaldigit
oder einen jiefehl enthalten. Im einzelnen können die
Register I und J, die als erstes bzw. zweites Jiefehlsregister
bezeichnet sind, ein Programm speichern (Jas eine Folge von
vierundvierz i >s in die zwe iundzwanzip Dezimalstellen des
Registers 1 ijzw. J eingeschriebenen Befehle)) enthält.
Die übrigen Register M, X, R, Z, Γ, Q, D, E sind riormaler-
- 9
009831/1296
BAD ORIGINAL
weise Zahlenregister, die je eine Zahl mit einer Höchstlänge
von zweiundzwanzig Dezimaldigits speichern können. Jeder
Befehl besteht aus acht jeweils in den Binärstellen Tl bis T8
einer bestimmten Dezimalstelle gespeicherten Bits Bl bis B8. Die Bits B5 bis B8 stellen eine von sechzehn Operationen Fl
bis PIb dar, während die Bits Bl bis B4 im allgemeinen die
Adresse eines Operanden darstellen, auf dem diese Operation
ausgeführt werden soll.
Jedes Dezimaldigit wird entsprechend einem binarverschlüsselten
Dezimalcode in dem Rechner mit Hilfe von vier Bits B;), Bö,.. B.7, Β·5· dargestellt. In dem Verzögerungsleitungsspeicher LDH werden diese vier Bits in den letzten auftretenden
vier Binirstellen T$, Tb, T7 bzw. T8 einer bestimmten
Dezimalstelle aufgezeichnet, während die verbleibenden vier Binärstellen zum Speichern bestimmter Markierungsbits
verwendet werden. Im einzelnen wird in dieser Dezimalstelle die Binärstelle T^ zum Speichern eines Kommabits B4 verwendet
, das für die gesamte Ziffer' einer Dezlmalzahl mit
Ausnahme der ersten ganzen Ziffer hinter dem Komma gleich "0" ist
Die Mnärstelle T3 wird zum Speichern eines Vorzeichenbits B.5
verwendet, das für alle/ Dezimaldigits einer positiven Zahl
gleich "0" und für alle Dezimaldigits einer negativen Zahl
gleich "1" ist. Die Binärstelle T2 wird zum Speichern eines
Digit-Erkennungsbits B2 verwendet, das in jeder durch ein
Dezimaldigit einer Zahl besetzten Dezimalstelle gleich "1" und in jeder (nicht Null bedeutenden) unbesetzten Dezimalstelle
BAD ORIGINAL n ή ό ft ^ ,, y ^ ^ λ ^ _ 10 -
gleich "0" ist.
Demzufolge erfordert die vollständige Darstellung eines
Dezimaldigits in dem Speicher LDR die sieben ßin;;rstellen
T2, T3, Th, T5, Tb, T7 und T8 einer gegebenen Dezimalstelle.
Die verbleibende Bimirstelle Tl wird zum Speichern eines
Markierungsbits Bi verwendet, dessen Bedeutung ni;hl; unbedingt
mit der in dieser Stelle gespeicherten Deziinalzi f f er in
Beziehung zu stehen braucht.
In der nachfolgenden Beschreibung ist ein in einer Uiivirs teile
a einer bestimmten Dezimalstelle- eines Register:·; b gespeichertes
Bit mit Bah bezeichnet. während das beL.i Entuehu«π .'!ieses Bits
aus der Verzögerungsleitung erzielte Signal mit Liiai.« bezeichnet
ist .
Ein in der ersten Dezimalstelle Gl des Registers IV gespeichertes
Bit BiH = "1" wird am Anfang jedes Speicherzyklus zum Starten
des Taktimpulsgenerators kk verwendet; ein in der 22-ten
Dezimalstelle C22 des Registers E gespeichertes Bit BiE = "1" wird zum Anhalten des Generators hk verwendet; ein in der
η-ten Dezimalstelle des Registers N gespeichertes Bit BIN = "1"
zeigt an, dass während der Durchführung eines Programms der niichstfolgende auszuführende Befehl der in dieser n-ten
Dezimalstelle des Registers I oder J gespeicherte Befehl ist;
ein in der η-ten Dezimalstelle des Registers M gespeichertes Bit BlM = "1" zeigt an, dass beim Eingeben einer Zahl über
9631/129 6
- 11 -
das Tastenfeld in das He eist er M das η- ο liste eingegebene
Dezinialdigi t in der (n-i) -Dezi ma Iste lie gespeichert werden
soll, während heim- ISiiureben eines Befehls über das .Tastenfeld,
der njichst folgende Befehl in der ii-ten Dezimalstelle des
Registers I tider J- gespeichert werden soll; dass beim ,Drucken
einer in einem aus den Registern der Verz igerungsleitung ausgew-.hlten
beliebigen Register gespeicherten Zahl das nächste zu -druckende Di a it das in der η-ten Dezimalstelle dieses
Registers gespe ic hert e Di.ei I ist; dass beim Addieren von zwei
Zahlen das TJ i *r i 1 der in der η-ten Dezimalstelle des Uegistei's N
■«reopei chert c-n S'mnue danach durch .Addieren eines I1Hi] ldif' i-I s ,
wie nachstehend noch irlicr erl: tiiert, k(uriiiiert wird. iJiu in
der it-tcii Dezimalstelle des Iier.i stern I eespe ichex'tes Hit
illV = "1" /.( ii'( an. dass die Ana fiihruu'/ eines Haupt pröitriinims
beim n-tpit Befehl ans der JkM'istrr I oder -J vor Ucnmi der
Ausführung fines rnterprog-ranins unferbr-u-h.en worden ist. Deslial!)
werden die \!arkierunsrsbi 11; VAlL, Uli·, zur üarste llunu- fesls-teilender
1-r/n« s .s t eilen in den vcrs-'h-i · denen ke'* is lern
(Antaiui \.7.\:, J,n-.( ->
verwendet; die " arki crunsifcioi (-: HlN1 ;!lx
und IMl .slv-llt.i vors t el ll'Mre I'/ezui'.^.-j tc 11 en in den Kesci oiern
dai·. Die iii Is IHV werden, bei Durchi liiiruiig einer Addition
itusserdetit. dazu \ rrwendet.» für ι ede Dezimalst e He eine /.n einer
aiii dieser De/ iial.s t eile dur- hur- ? ulirt e nder (.'ur-'-iz-uf ^ihrende
Operation ;:eh rcndc lnini"! at ion aut/u/.e lehnen .
Die iiogeneri eruuir sowie die . uderunff und- Vers'.Miit \nuvr. der
Varkierun!"s:'u-t s Γ-l cri'olceii mit Tille eines MarkierunssT:it-S
t euerkreiscs ">. . -.-.'.
ORIGINAL 009831/1296
Die Rechenanlage nach der Erfindung enth; It äusserdeiu einen
Bin'raddierer 72, der mit zwei Eingangsleitung'η 1 und 2 versehen
ist zur gleichzeitigen Aufnahme von zwei zu addierenden hits, die an der Ausgangsleitung 3 das Sumiiienliit erzeugen.
I:ii einzelnen enthält der BinHraddierer bei einer in Fig. Ί
dargestellten ersten Ausführungsform eine Bimiraddierschaltung
28, die an die Ausgangsleitungen S und Rb die Binärsumme bzw. den Binärübertrag liefern kann, die durch das
Addieren von zwei der Eingangsleitung k9 bzw. der Eingangsleitung 50 zugleich zugeführten Bits und des aus der Addition
des näclistvorherigen Bitpaars entstehenden vorherigen Binüriibertragbj.ts
erzeugt werden, wobei das vorherige Binäriibertragsbit
in einem aus einem bistabilen Kreis bestehenden Lbertragsbit-Speioher A3 gespeichert wird. Die die beiden
zu addierenden UiIs darstellenden Signale dauern von dem
Impuls Ml bis zu dem Impuls MIO der entsprechenden Ditperiode und die das Summenbit S und das Übertragsbit Rb darstellenden
Signale treten mit ihnen im wesentlichen zugleich auf. Das
vorherige Übertragsbit wird in dem bistabilen Kreis Ap von
dem Impuls MIO der nächstvorherigen Bitperiode bis zu dem Impuls MIO der jetzigen Bitperiode gespeichert.
Das neue tbertragsbit wird in einen bistabilen Kreis A4 übertragen,
in dem es gespeichert wird, bis der Impuls MIO das Übertragen des neuen Übertragsbits in den bistabilen Kreis
A5 herbeiführt, wo es während der gesamten nächstfolgenden
Bitperiode gespeichert wird, damit es während der Addition des nächstfolgenden Bitpaares zeitgerecht der Addierschaltung
4' zugeführt wird.
009831/129 6 - - 13 -
BAD
■ " 13 " 1545518
Die Eingangsleitung 1 des Binäraddierers 72 kann entweder
unmittelbar über ein Gatter 52 oder über einen Umsetzer über ein Gatter 53 an die 'Eingangsleitung 49 der Addierschaltung
angeschlossen sein. Somit ist klar, dass im "ersteren Falle
jedes Dezimaldigit ohne Änderung in den Addierer eingegeben
wird, während im zweiten Falle, da dieses Digit in Binärverschlüsselung
dargestellt ist, das Komplement dieses Digits zu 15 in den Addierer eingegeben wird.
Die Gatter 52 und 53 werden mit Hilfe eines Signals SOTT gesteuert,
das von einem Vorzeichenbit-Verarbeitungskreis erzeugt wird, der nachstehend noch näher zu beschreiben ist.
Die Ausgangsleitung S der Addierschaltung 43 kann an die
Ausgangsleitung 3 des Addierers entweder über ein Gatter 55
unmittelbar oder über ein Gatter 56 und einen Umsetzer 57
angeschlossen werden, der das Ergänzen der Dezimaldigits auf 15 bewirkt.
Eine bistabile Schaltung 58 wird über ein Gatter 59 durch
jedes während der Bitperioden Τ6 und T7 an der Ausgangsleitung
S der Addierschaltung 48 auftretende Bit gleich "1" erregt und
über einen Umsetzer 6i und ein Gatter 60 durch jedes während
der Bitperiode T8 an dieser Ausgangsleitung S auftretende Bit gleich "0" enterregt.
Demzufolge zeigt bei Beendigung der Addition von zwei Dezimaldigits während der η-ten Gattungsdigitperiode der Umstand, dass
BAD 009*31/1296 -Λ* -
■■■""'".■'■■■'■■ . ν
die bistabile Schaltung ;>s nach der letzten liitperiode Tb
dieser Digitperiode erregt oleibt, an, dass die Suiiimonzif i'er
grosser ist als neun und kleiner als sechzehn, so dass ein
DeziiiialUbertrag auf die nächstfolgende Dezimalstelle erfolgen
muss. Über ein Gatter 02 wird das, das Vorhandensein dieses
Dezimalübertrags anzeigende Ausganessignal der bistabilen
Schaltung 5i dem Übertragsspeicner A3 zugeführt, der diesen
Dezinialiibertrag in der nächstfolgenden Digitperiode >'■ (n+l)
in das Addierwerk V-. eingeben kann.
Ein DeziiiialUbertrag auf die nächstfolgende Dez-ittials teile muss
auch erfolgen, wenn im Verlaufe der Uitperiode Γ- der jetzigen
Digitperiode Cn ein ÜinUrübertrag Ub » durch Addieren der beiden
bedeutendsten Hits Us erzeugt wird, da dieser liinärübertrag anzeigt, dass die Suiiimenzif-fer grosser ist als Ij. Die Übertragung
des Dezimalubertrag's erfolgt in diesem i'allr mit
Hilfe der bistabilen Schaltungen A^ und A3 in der vorstehend
beschriebenen Weise.
Demzufolge bedeutet in allen Fällen der Umstand, dass die
bistabile Schaltung A5 nach der letzten Bitperiode T >
dieser Digitperiode Cn erregt ist, dass ein Dezimalübertrag aus dieser Digitperiode Cn auf die nächste Digitperiode C(n+l)
erfolgen muss.
Sofern diese Digitperiode Cn die Digitperiode ist, in der das letzte (und bedeutendste) Dezinialdigit der Digits der
beiden zu addierenden Zahlen auftritt, wird dieser Dezimal-
009831/1296 BAD oWG»**1-- 15 -
übertrag über ein Gatter 63 in eine bistabile S ο haltung' EP
.eingespeichert. Demzufolge zeigt die bistabile Schaltung ItF
in erregtem Zustand an, dass ein sich aus der Addition der
beiden bedeutenslen Dezimaldigits ergebender Endübertragung
vorliegt.
Der Rechner ist ausserdem mit einem Verschieberegister K
mit acht Dinarstufen Kl bis K- versehen. Bei Aufnahme■eines
Verschiebe impulses über den Anschluss k werden die in den
Stufen K2 bis K ■> gespeicherten. Hits jeweils in die Stufen
Kl bis K7 verschoben, wahrend die dann in den Eiiiiuingsleituiuien
5, (), 7, "', l|i J'1, l'i -I-, i-j vorhandenen Hits jeweils in die
Stufen Kl, JiL', K3, Κ·'ι, Iv-7, Kb, K", K und iiooliiuals K- übertragen
w-
Die durcli don fi'ipiilsver t r i ler Ίο (i'i?. Ji) -erzeuirfen Imnulsp :'k
werdeii als Vc rsc-Iii f -bc-iiiin'.ilse iiir (Ih.s lic ister K verwende f,
das deinziu ol.ee -ly-thrend j euer Ui t i>c"r i» --de' einen Versrhiehe-.
impuls, d.U. ^.Uirend jeder Digi tpcriod-e acht Verschiet.nimpulse
au tnii.i·.-.t . Der Inhalt jeder Stufe des Keiriijler.s K bleibt
von dem lnpnlf, M'i jeder Bit p-eriod-r ■ i» ig zn dem" i!'.'puls y-.'i der
u -iphs t foliu!ud(-a :Utperi(uie unverändert. Somit ist klar, dass
ein der Einbau; sleituni. l'l d-et; üenisters K'wrihrend einer
itestii'imten Mi ι periode zu':e lühries .Hit ;\u der Aussang.-? leitung 1 Ί
des Heiiiiiters u narii a:hi ·! it periodc-n, <ie]i. f.= ine Di2": t;>eri ode
ypi'tcr, verfii!';ar i;>t3 is» dass unter diesen iiediiitunten das
Register L wie ein ν erz:'rerungsleitunssaijscbnit t mit einer
einer Dig ΐ t.per Knie' entsprechenden L-iiige wirkt.
Durch Anschliessen des Speicherregisters X und des Verschieberegisters
K in einer geschlossenen Schleife, während alle übrigen Register mit ihren Ausgängen zum Bilden einer
geschlossenen Schleife an ihre jeweiligen Eingänge unmittelbar angeschlossen bleiben, wird das Register X in bezug
auf die übrigen Register effektiv um eine Digitperiode verlängert. In diesem verlängerten Register X wird die aus der
Verzögerungsleitung zugleich mit der η-ten Dezimalstelle der übrigen Speicherregister, d.h. während der η-ten Digitperiode
seit des Entnehmens des den Taktimpulsgenerator kk startenden
Bits BiR entnommene Stelle üblicherweise als die n-te Dezimalstelle
bezeichnet. Demzufolge wird der Inhalt des Registers X während jedes Speicherzyklus um eine Dezimalstelle verschoben,
d.h. in bezug auf die anderen Register um eine Digitperiode verzögert.
Das Register K kann auf Grund seiner Fähigkeit,, als Ver-.zögerungsleitung
zu wirken, gemäss den auf Seite 198 des Werkes "Arithmetic Operations in Digital Computers" von
R. K. Richard, 1955, dargelegten Grundsätzen ausserdem als Zähler verwendet werden. Im einzelnen ist dieser Zähler,
sofern seine Ausgangsleitung 13 und seine Eingangsleitung Ik
an die Ausgangsleitung 3 bzw. an die Eingangsleitung 1 des Binäraddierers 72 angeschlossen sind, während die Eingangsleitung 2 des Addierers kein Signal aufnimmt, in der Lage,
aufeinanderfolgende Zählimpulse zu zählen, die der bistabilen Übertragsspeichervorrichtung A5 entsprechend dem nachfolgenden
Kriterium zugeführt werden. Indem die in dem Register K
009831/1298 bad
- 17 -
enthaltenen acht Bits als eine Binärzahl mit acht Binärstellen angesehen werden, kann der bistabilen Schaltung A5 ein Zählimpuls
zugeführt werden, sobald die unbedeutendste Binärstelle über die Ausgangsleitung 14 aus dem RgLster K entnommen
wird. Demzufolge sind die Zählimpulse zeitlich um eine Digitperiode oder ein Mehrfaches von ihr voneinander getrennt.
Ausserdem kann das Register E als Pufferspeicher zum vorübergehenden
Speichern einer Dezimalziffer oder des Adressenteils
eines Befehls oder des Funktionsteils eines durch eine Druck-,
einheit 21 zu druckenden Befehls wirken.
Beim Übertragen von Daten oder Befehlen aus dem Tastenpult
22 in den Verzögerungsleitunsspeicher LDR kann das Register K ausserdem als Parallel-Serien-Umsetzer wirken.
Die Rechenanlage nach der Erfindung besitzt ausserdem einen Befehlsspeicher 16 mit acht Binärstufen Il bis 18 zum Speichern
der jeweiligen Bits Bl bis B8 eines Befehls.
Die Adressierbits Bl bis Bk dieses Befehls enthaltenden ersten
vier Stufen Il bis 14 speisen einen Adressendecoder 17 mit
acht Ausgangsleitungen Yl bis Y8, von denen je eine einem der
acht adressierbaren Speicherregister entspricht und die erregt sind, wenn die Kombination der vier genannten Bits die Adresse
dieses Registers darstellt. Die Adresse des Registers M wird durch vier Bits gleich "0" dargestellt, so dass das Register
M automatisch adressiert ist, wenn nicht ausdrücklich ein«
009831/1296 - is -
Adresse gegeben wird. Die die Funktionsbits B5 bis DS des genannten Befehls enthaltenden übrigen vier Stuien 15 bia 18
speisen einen Funktionsdecoder 18 mit einem Satz Ausgänge Fl
bis Fl6f die alle erregt sind, wenn die Kombination der Dits
B5 bis 138 eine entsprechende Funktion darstellt.
Ausserdem können die Ausgänge der Stufen Il bis Ik und die
Ausgangsleitungen der Stufen 15 bis 18 über das Gatter 19
bzw. das Gatter 20 an die Eingangsleitungen der jeweiligen Stufen K5 bis K8 des Registers K angeschlossen werden, um
die in diesen Stufen gespeicherte Adresse bzw. die Funktion auszudrucken.
Ein Schaltungskreis 36 ist vorgesehen, um entsprechend verschiedenen
nachstehend näher spezifizierten Mustern die zehn Speicherregister, den Binäraddierer 72, das Verschieberegister
K und den Befehlsspeicher 16 wahlweise untereinander zu verbinden zum richtigen Steuern der Übertragung von Daten und
Befehlen in die und aus den verschiedenen Teilen der Rechenanlage, Der Schaltungskreis 36 besteht aus einer Dioden-Matrix
oder einer Transistor-NOR-Glieder-Matrix oder einer keine Speichereigenschaften aufweisenden gleichwertigen Schaltvorrichtung
.
Ausserdem wird durch den Schaltungskreis 36 die Auswahl der
Speicherregister entsprechend der durch den Decoder 17 angezeigten
vorliegenden Adresse vorgenommen.
■ - 19 -
009831/1296
Das Tastenpult 22 zum Eingeben der Daten und der Befehle und
zur Steuerung der verschiedenen Funktionen des Rechners enthält ein Zahlentastenfeld 65 mit zehn Zifferntasten O bis 9, die
dazu dienen, über das Pufferregister K Zahlen in das Speicherregister
M einzuspeichern, wobei gemäss einer bevorzugten Ausftihruiigsform
das Register M das von dem Tastenzahlenfeld aus
einzige zugängliche Speicherregister ist. Das Tastenpult 22 enthält ausserdem ein Adressentastenfeld 69, das mit Tasten
versehen ist, die je die Wahl eines entsprechenden Registers des Verzögerungsleitungsspeichers LDR steuern.
Das Tastenpult 22 enthält ausserdem ein Funktionstastenfeld
69 mit Tasten, die je dem Funktionsteil eines der Befehle
entsprechen, die der Rechner ausführen kann.
Die drei Tastenfelder 651 6-5 und 69 steuern eine mechanische
Decodereinrichtung, die aus Codierstäben besteht, die jnit elektrischen Schaltern zusammenwirken, um an vier Leitungen
Hi, H2, 113, Uk vier Binärsignale zu erzeugen, die entweder
die vie,r Bits einer auf dem Tastenfeld 63 eingestellten
Dezimalziffer ,oder die vier Bits einer auf dem Tastenfeld 6-5
eingestellten Adresse oder die vier Bits einer auf dem Tastenfeld ü-9 eingestellten Funktion darstellen, wobei die Decoder—
einrichtung ausserdera eine Ausgangsleitung Gl oder G2 oder G3 erregen kann, um anzuzeigen, ob das Tastenfeld 65 oder das
Tastenfeld bS bzw. das Tastenfeld 69 betätigt worden ist.
- 20 BAD ORiGlN*1-
003831/1296
Eine Kommataste 67 und eine Taste 66 für ein negatives algebraisches
Vorzeichen erzeugen bei ihrer Betätigung unmittelbar ein Binärsignal in der Leitung V bzw. SN.
Einige der von der Rechenanlage nach der Erfindung ausführbaren Befehle sind nachstehend aufgeführt, wobei der Buchstabe Y das
entsprechend der in dem Zeitfolgeumf ornier 16 festgehaltenen Adresse gewählte Register bedeutet:
Fi) Addition: Übertragen der in dem gewählten Register Y
gespeicherten Zahl in das Register M, dann addieren des Inhalts des Registers M zu dem Inhalt des Registers
N und speichern des Ergebnisses in dem Register N, d.h. symbolisch: Y—Mj(N+M)—N;
F2) Subtraktion: Entsprechend Y—Mj(N-M)—N;
F3) Multiplikation: Y—M;(N.M)—N;
F4) Division: Y—M; (N:M)—N;
F4) Division: Y—M; (N:M)—N;
F5) Übertragen aus M: Übertragen des Inhalts des Registers M in das gewählte Register, d.h. N—Y;
Fe) Übertragen in N: übertragen des Inhalts des gewählten
Registers in das Register N, d.h. Y--NJ
F7) Austausch: Übertragen des Inhalts des gewählten Register
in das Register N und umgekehrt, d.h. Y—N;N—Y;
F8) Drucken: Ausdrucken des Inhalts des gewählten Registers
- 21 -
009831 / 1 296
F9) Druoken und Löschen: Ausdrucken des Inhalts des gewählten Registers Y und Löschen des Inhalts;
FlO) Programmstopp: Anhalten der automatischen Ausführung des
Programms und warten, bis der Bedienende Daten in das Tastenfeld eingibt; diese Daten in das gewählte Register Y
einspeichern (danach kann entweder die automatisch« Programmausführung oder der Handbetrieb fortgesetzt
werden)$
FIl) Auszug aus dem Register I eines der ersten durch die in
dem vorliegenden Befehl enthaltenen Adresse spezifizierten
ersten acht Zeichen und Übertragen dieses Zeichens in das Register M;
F12) Sprung auf den in dem vorliegenden Befehl spezifizierten Programmbefehl, unbedingt;
FI3) Sprung, bedingt.
Die Rechenanlage nach der Erfindung lässt sich wahlweise so
einstellen, dass sie nach drei Arten, und zwar "von Hand",
"Automatisch11 und "Program» eins pr ei chermj» in Abhäng ike it davon,
ob ein Schalter 23 mit drei Stellungen ein Signal PM, PA oder IP erzeugt, arbeitet.
Alle vorerwähnten Befehle können bei automatischem Betrieb ausgeführt
werden und die ersten neun Befehle können auch bei Handbetrieb ausgeführt werden.
Während des Programm·inspeicherungsbetriebes, bei dem das
Während des Programm·inspeicherungsbetriebes, bei dem das
. - 22 -
009131/1296
Signal IP auftritt, sind das Adressentastenfeld 68 und das
Funktionstastenfeld 69 betätigbar zum Eingeben der Programmbefehle in die Register I und J über das Pufferregister K.
Zu diesem Zweck können die Ausgänge Hl bis Uh der Tastenfeld—
Decodereinrichtung über das Gatter 24 jeweils an die Eingänge
8 bis 11 des Registers K angeschlossen wden. Während dieser
Zeit ist das Tastenfeld 65 unwirksam (ausser Betrieb).
Während des automatischen Betriebes, bei dem das vorher in den Speioher LDR eingespeicherte Programm ausgeführt wird,
sind das Adressentastenfeld und das FunktionstastenfeId unwirksam
, ;,
Der automatische Betrieb besteht aus einer Folge von Befehl-Substituierphasen
und Befehl-Ausführphasen. Im einzelnen wird während einer Substituierphase ein Befehl aus dem Progranmregister
I, J extrahiert und in den Speicher 16 übertragen. Auf diese Phase folgt automatisch eine Ausführungsphase, in
der der Rechner unter Steuerung durch den gespeicherten Befehl diesen Befehl ausführt. Auf diese Aus führungs phase folgt auto-·
matisch eine Substituierphase für den nächstfolgenden Befehl, der extrahiert und anstelle des vorherigen Befehls gespeichtrt :
wird usw. Solange in dem Speicher 16 ein Befehl gespeichert ' f
wird, bleibt das durch den Adressenteil des Befehls angegebene Zahlenregister fortlaufend gewählt, wobei die Decodereinrichtung
18 stetig das dem Funktionsteil des Befehls entsprechende
- 23
009831/1296
Funktionssignal erzeugt. Während des automatischen Betriebes J st normalerweise auch das Zahlentastenfeld ausser Betrieb,
da die Rechenanlage nach den vorher in den Speicher eingespeicherten
Daten arbeitet. Dieses Tastenfeld wird nur dann betätigt, wenn der zur Zeit gespeicherte Programrabefehl der
Haltebefehl FlO ist. Es ist klar, dass dieser Befehl die Verarbeitung von mehr Daten zulasst als der Speicher der
Rechenanlage enthalten kann.
Beim Handbetrieb können das Zahlentastenfeld, das Adressentastenfeld
und das Funktionstastenfeld alle wirksam, d.h. in
Betrieb, sein. Im einzelnen können geinäss dieser Betriebsart das
Adressentastenfeld und das Funktionstastenfeld von dem Bedienenden
dazu verwendet werden, um zu bewirken, dass der Rechner eine Folge von Operationen entsprechend einer beliebigen
während des automatischen Betriebs ausgeführten Folge ausführt. Zu diesem Zweck gibt der Bedienende über das Tastenfeld eine
Adresse und eine Funktion ein, die demzufolge genau wie während einer Befehl—Substituierphase bei automatischem Betrieb über
das Gatter 70 bzw. 7i in dem Speicher ib festgehalten werden. Darüber hinaus- wird durch Eingeben dieses Befehls (Adresse
und Funktion) in das Tastenfeld automatisch eine Befehl-Ausführphase
eingeleitet, um diesen eingegebenen Befehl in einer, der Ausführungsphase des automatischen Betriebes entsprechenden
Weise auszuführen. Nach Beendigung dieser Befehl-Ausführphase
stoppt der Rechner und wartet auf einen durch den Bedienenden über das Tastenfeld eingegebenen neuen Befehl.
BAD ORIGINAL - 24 -
000631/1296
Wie vorstehend erwähnt, wird das zum Aufnehmen der Daten über
das Tastenfeld spezialisierte Register M, sofern keine Adressentaste betätigt wird, automatisch adressiert. Demzufolge kann
der Dedienende, wenn er über das Tastenfeld einen der den vier arithmetischen Grundoperationen entsprechenden Befehle
Fl, F2, F3, Fk eingibt, wählen, das Adressentastenfeld nicht
zu betätigen, sondern anstelle dessen eine Zahl über das Zahlentastenfeld einzugeberi. In diesem Falle wird die betreffende
Operation nach der eingegebenen Zahl ausgeführt. Demzufolge kann während des Handbetriebes jede beliebige der in
dem Funktionstastenfeld 69 niedergedrückten Tasten entsprechendarithmetische
Operation, entweder nach einer vorher über das Zahlentastenfeld 65 in das Register M eingegebenen Zahl oder
nach einer in einem mit Hilfe des Adressentastenfeldes gewähltem Register gespeicherten Zahl ausgeführt werden.
Ausserdem hat sich gezeigt, dass während des automatischen "Betriebes die in den Befehlen spezifizierten Funktionen nach
den vorher in den Speicher eingespeicherten Daten ausgeführt werden. Vor dem Eindrücken des Schaltknopfes AUT zum Starten
der automatischen Programmausführung kann der Bedienende, nachdem er die Rechenlage auf Handbetrieb eingestellt hat,
jedes dieser Ausgangsdaten eingeben, indem er zunächst die Daten über das Zahlentastenfeld in das Register M eingibt,
dann die Adressentaste niederdrückt, die dem Register entspricht, in dem die Daten gespeichert werden sollen und dann
die dem Übertragungsbefehl F5 entsprechende Funktionstaste
BAD ORIGINAL
009031/1296 " *5 "
niederdrückt.
Die Rechenanlage nach der Erfindung enthält ausserdera eine
Gruppe bistabiler Schaltungen, die in Fig. Ib mit Hilfe eines Kästchens 25 kollektiv dargestellt sind. Diese bistabilen
Schaltungen werden u.a. zum Speichern einiger innerer Zustände des Rechners verwendet, wobei die diese Zustände darstellenden
Signale dieser bistabilen Schaltungen in dem Blockdiagramm nach Fig. la kollektiv mit A bezeichnet sind»
Die Rtchenanlßgt nach der Erfindung lit außerdem alt einer
Folgtsteuerelnhelt 26 mit einer Gruppe biitabiler Zustand-Anzelgesohaltungen Pi bis Pn versehen, die »Inseln erregt
werden, so dass sich der Rechner jederzeit in einem bestimmten einer der zur Zeit erregten bistabilen Schaltungen
Pl bis Pn entsprechenden Zustand befindet. Bei seinem Betrieb geht der Reohner duroh eine Folge von Zuständen, wobei er
in jedem Zustand bestimmte Grundoperationen ausführt. Die Folge dieser Zustände wird gemäf· einen mit Hilfe einer
logischen Sohaltung 27 hergestellten Kriteriums bestimmt. In einzelnen bestimmt diese Sohaltung 2? aufgrund des durch
die bistabilen Schaltungen Pi bia Pn über die Leitung P angezeigten augenblicklichen Zustandes der Rechenanlage, des
zur Zeit in dem Speicher 16 gespeicherten und durch die Deoodereinriohtung 18 über die Leitung F angezeigten Befehls
und der durch die Gruppe von bistabilen Zustand-Festhalte-
- 26 -009831/1286
Schaltungen 25 über die Leitung A angezeigten augenblicklichen inneren Zustände der Rechenanlage, welcher Zustand folgen
muss, und gibt eine Anzeige dieser Entscheidung durch Erregen
des diesem Zustand entsprechenden Ausgangs 'd'i. Darauf erzeugt
eine Taktgeberschaltung 29 einen Zustandswechsel-Taktimpuls MG,
so dass eine der bistabilen Schaltungen Pl bis Pn entsprechend dem nächstfolgenden Zustand über das dem Ausgang 28 entsprechende
Gatter 30 erregt wird, während alle verbleibenden bistabilen Zustands-Anzeigeschaltungen der Gruppe Pl bis Pn
enterregt sind.
Geaäss einer Aueführungsfora der Erfindung ist die Rechtnanlage
alt einer Vorrichtung zua Aufzeichnen und Lesen von Daten
und Befehlen auf Aufzeichnungskarten, beispielaweise Magnetkarten
versehen.
Im Vorstehenden wurde erläutert, wie die Daten und die
Programmbefehle auf dem Tastenpult eingestellt und in die Verzögerungsleitungsregister eingespeichert werden können.
Nachdem die Daten und das Programm auf diese Weise über das Tastenpult, in dem Rechner gespeichert sind, sind sie zur
Steuerung der Rechenanlage verfügbar.
Darüber hinaus können diese auf dem Tastenpult eingestellten Daten und Befehle aus der Verzögerungsleitung entnommen und
- 27 -
009831/1296
: - 27 - ■·■■■'■
zur späteren Verwendung auf eimr Karte aufgezeichnet werden,
so dasfi der bedienende eine zur späteren Verwendung ■ verfüg—..
bare Karte vorbereiten kann.
Nach einem Merkmal der Erfindung hat jede Karte eine zum
Speichern i<indestens eines gesamten Programms aufreichen.de
Kapazität. Mit anderen Worten hat sie eine Kapazität, die
nioht geringer ist als,4ie de χ- Prograinmregister der Ileehenanlage
iieiuäss einer bevorzugten Ausfuhrungsforui kann die Karte den
Inhalt der fünf Speieherregister I, J, Z, D, E speichern.
Das Register I und J sind ständig zum Speichern von Prograniiiifcefehlen
vorgesehen. Jedes der teilbaren Eegister Z, ι), Ε
lcann entweder eine 22-I)igit-Zahl oder zwei li-üigit—Zahlen
oder 2k Prograininbefehle oder eine il—Digitzahl und 12
Frogranimliefehle enthalten, so dass geiuass dieser Aiisiühruhgsform
der Erfindung auch die llegister Z, D, E entweder teilweise oder gänzlich als Prograratnregister verwendet werden
können.
Da die Speieherlcapazitat einer Karte in vorstehend erörterter Weise mit der Speieherkapazität der Prograniinregister
in Beziehung steht, leiichtet ein, dass durch einfaches
Einlesen eiixer Karte in den Rechner der Bedienende sofort
Jedes beliebige gewünschte Programm verfügbar haben kann,
wobei die einzige erforderliche Operation das Einführen der
Karte in die Lesevorrichtung ist. Dies hat insbesondere bei
■ ■■■ . - - - 2S -
BAD ORIGINAL
009631/1296
Handbetrieb wesentliche Vorteile. Da der Bedienende nämlich bei Handbetrieb mit Hilfe der Unterprogrammtasten Vl, V2, V3, V^t die
automatische Axisführung eines beliebigen Unterprogramms einrichten
kann, lässt sich durch einfaches Einführen einer in geeigneter Weise codierten Karte und anschliessendem Betätigen
einer Unterprogrammtaste bewirken, dass der Rechner jede beliebige gewünschte Operation ausführt, so dass die
Ilechenanlage als mit einer unbegrenzten Anzahl von Funktionstasten versehen angesehen werden kann»
Mit anderen Worten enthält die Rechenanlage nach der Erfindung
neben den Funktionstasten des Tastenfeldes 69 vier Funktionstasten Vl bis Vk, deren Funktion sich verändern lässt, indem
ihnen eine andere Programmkarte zugeordnet wird.
Im einzelnen ist jeder Unterprogrammtaste eine feststehende ^-Bit-Codekombination zugeordnet, die einer bestimmten
Einstellung der Codierstäbe in dem Tastenfeld-Decoder entspricht.
Eine Betätigung dieser Taste bewirkt, dass der Rechner die Programmregister nach einem Bezugsbefehl mit
dem gleichen Code dieser Taste absucht. Nach dem Auffinden dieses den Beginn eines Unterprogramms markierenden Bezugsbefehls beginnt die Rechenanlage mit der Ausführung dieses
Unterprogramms. Sofern die Codekombination beispielsweise dazu verwendet wird, in dem auf einer ersten Karte gespeicherten
Programm ein das Errechnen des Sinuswertes steuerndes Unterprogramm und in dem auf einer zweiten Karte
- 29 -
009831/1296
BAD ORIGINAL
gespeicherten Programm ein das Errechnen des Cosinuswertes
steuerndes Unterprogramm zu identifizieren, so erhält diese Taste beim Einlesen der ersten Karte bzw. der zweiten Karte
in den Rechner die Bezeichnung "Sinustaste" bzw. "Cosinustaste".
Demzufolge wird, in dem zunächst von Hand beispielsweise diese erste Karte in den Rechner eingegeben und dann die
Unterprogrammtaste gedruckt wird, der Sinuswert eines entweder vorher auf dem Tastenfeld eingestellten oder vorher
über das Tastenfeld in den Speicher LDR eingegebenen und jetzt adressierten Wertes errechnet.
Jede Karte 150 (Fig* 5 und 6) besteht aus einer biegsamen Folie, die auf mindestens einer Seite einen eine Aufzeichnungsspur bildenden Streifen aus magnetisierbarem Material besitzt,
wobei ihre entgegengesetzte Seite sichtbare Bezeichnungen tragen kann, die zu den in verschlüsselter Form auf dieser
Aufzeichnungsspur aufgezeichneten Informationen gehören.
Die Bewegungsbahn für die Karte wird durch zwei Führungen 114, 115 zwischen einer Einlassöffnung 113 und einer Auslassöffnung
Ikk des Gestells des Rechners abgegrenzt.
An dieser Bewegungsbahn sind zwei Antriebsrollen 116, 117 angeordnet, die mit Pressrollen 118 bzw. 119 zusammenwirken,
um die Karte in dieser Bewegungsbahn zuatführen.
Die Antriebsrollen Il6, 117 sind mit Hilfe eines nicht
009831/12Ö6 ~3° "
dargestellten Getriebes an einen Motor 120 angeschlossen, der ausserdem die beweglichen Teile sowohl des Schreibwerks
103 als auch des Tastenfeld-Decoders 101 antreiben kann.
Die Pressrolle 119 ist an Schwingarme 121 angelenkt, die auf
einer Achse 122 gelagert sind, und wird durch Federkraft gegen die Antriebsrolle 117 gedruckt.
An die Achse 122 ist ausserden eine exzentrische Nabe
angelenkt, auf der ein Schwingarm 123 angeordnet ist. Der
Arm 123 trägt einen durch Federkraft gegen die Antriebsrolle 117 gedrückten magnetischen Lese-Schreibkopf 129.
Durch Verschwenken der exzentrischen Nabe 124 mit Hilfe einer
Stellschraube lässt sich die Lage des Magnetkopfs an der Bewegungsbahn der Karte einstellen.
Auf ebenfalls an die Achse 122 angelenkten Armen 125, 126
ist eine an der Bewegungsbahn der Karte vor dem Magnetkopf liegende erste Abfühlrolle 126 bzw. eine hinter dein Magnetkopf
liegende zweite Abfühlrolle 123 gelagert.
Die Abfühlrollen 126 und 12h sind durch Federn 130, 132 in >
Richtung auf die Bewegungsbahn der Karte beaufschlagt, so
dass sie beim Fehlen der Karte teilweise in zwei entsprechende Öffnungen der Führungen 114 und 115 eindringen,
- 31 -
009831/1296
so dass sie in einem Ausmass in dieser Bewegungsbahn zu
liegen kommen, das durch einen Anschlag 131 begrenzt wird,
der sich gegen das Ende einer jeweils von diesen Armen getragenen Einstellschraube 133 bzw. 134 anlegt.·
Die Karte 150 bewirkt bei ihrem Vorbeigang unter den Abfühlrollen
126, 128 ihr Anheben, so dass der Arm 125 bzw. 127 in Gegenuhrzeigersinii verschwenkt wird.
Ein ebenfalls an die Achse 122 angelenkter Arm 135 ist mit einem ersten Ansatz I36, der sich gegen die Betätigungstaste
eines elektrischen Schalters 137, gegen die er durch eine
Feder 139 gezogen wird, anlegen kann, und einem zweiten Ansatz
13^ versehen, der sich gegen entsprechende Ansätze 140,
der Arme der Abfiihlrollen 126 bzw. 12·.; anlegen kann, so dass,
wenn sich wenigstens eine Abfühlrolle in Ruhestellung befindet (d.h. in der Bewegungsbahn der Karte liegt), der auf den
Ansatz 13" einwirkende entsprechende Ansatz 140, 141 den
Arm 135 in Uhrzeigersinn herumschwenkt, da die Feder 130
bzw. 132 die Feder 139 überwindet.
Wenn dagegen beide Abfiihlrollen durch die Karte angehoben sind, kann der Arm 135 sich in Gegenuhrzeigersinn frei verschwenken,
so dass sein Ansatz 13b den Schalter 137 betätigen
kann.
Me von Hand in die Einlassöffnung 113 eingeführte Karte
130 wird von dem ersten stetig umlaufenden Rollenpaar 116,
118 erfasst und zu dem zweiten stetig umlaufenden Rollenpaar 117, 119 weitergeschoben, dass das Vorbeibewegen der Karte
an dem Magnetkopf 129 bei im wesentlichen konstanter Geschwindigkeit
bewirkt. Die erste Abfühlrolle 126 wird, wenn sie durch die Vorderkante der Karte erreicht wird, hochgeführt.
Da jedoch die zweite Abfühlrolle in Ruhelage verbleibt, verbleibt der Arm 135 in seiner in Uhrzeigersinn
verschwenkten Lage, so dass der Ansatz I36 den Schalter
nicht betätigen kann, bis die zweite Abfühlrolle 128, wenn sie ihrerseits von der Vorderkante der Karte erreicht wird, angehobe
wird.
Wenn danach die Hinterkante der Karte die erste Abfühlrolle 126 erreicht, verschwenkt sich der Arm 125 in Uhrzeigersinn,
wobei er den Arm 135 in gleicher Richtung verschwenkt, so dass.der Schalter 137 freigegeben wird. Dadurch kann der
Schalter 137 ein elektrisches Signal AO erzeugen, das beginnt, wenn die Vorderkante der Karte die zweite Abfühlrolle 12S
erreicht, und endet, wenn die Hinterkante der Karte die erste Abfühlrolle 126 erreicht, so dass das Zeitintervall
identifiziert wird, im Verlaufe dessen der wirksame Teil der Spur 151 unter dem Magnetkopf 129 vorbeiwandelt.
Am Ende ihrer Bewegungsbahn wird die Karte 150 von dem Rollenpaar 117 und 119 freigegeben, so dass sie durch Reibung in
einer solchen Lage angehalten wird, dass ihre Vorderkante
- 33 -
009831/1296
BAD
aus der Auslassöffnung 144 heraussteht, so dass sie von Hand
herausgezogen werden kann. In dieser Endlage liegt ein vorbestimmter
Abschnitt der Karte, der zu dem auf ihr in verschlüsselter Form aufgezeichneten Informationen gehörende
sichtbare Bezeichnungen tragen kann, unter einer Öffnung des Deckels der Rechenanlage gegenüber den Unterprogrammtasten
Vl, V2, V3, V4.
Im einzelnen kann jede Karte an der einer Unterprogrammtaste
gegenüberliegenden Stelle eine kurze Beschriftung oder ein Symbol der durch den Rechner unter der Steuerung durch das
Unterprogramm, dem in dem Programm der Bezugsbefehl mit dem gleichen Code dieser Taste vorangeht, auszuführenden Operation
tragen. Demzufolge wird unter Bezugnahme auf das vorstehend erörterte Beispiel die Unterprogrammtaste mit "Sinus" und
"Cosinus" bezeichnet, wenn die erste Karte bzw. zweite Karte in den Rechner eingeführt wird.
Das Tastenfeld 100, das Schreibwerk 103 und die Kartenverarbeitungseinheit
sind drei unabhängige mechanische Gruppen, die an dem Gestell 148 befestigt sind, das sich in Gegen-Uhrzeigersinn
(Fig. 5) um eine Achse 143 herumschwenken lässt,
so dass sich alle mechanischen Teile der Rechenanlage zu ihrer Überprüfung und Instandhaltung als Block anheben lassen.
Gemäss einer Ausführungsform der Erfindung ist die Karte 150
mit einer einzigen Magnetspur 151 zum Speichern des gesamten
009831/1296
Inhalts der iiinf Register des Speichers LDIt versehen.
In der Spur 151 folgen auf die acht Bimirstellen jedes
Zeichens vier Leerstellen, so dass jedes auf 'der Karte aufgezeichnetes
Zeichen zwölf Stellen umfasst.
Demzufolge enthält die Spur 151 bei Annahme, dass jedes
Speicherregister 24 Digits enthält, eine ununterbrochene Reihe von 12·24·5 = 144O Binärstellen, von denen nur 96Ο
Binärstellen in die Speicherregister zu übertragende Bits enthalten.
Die Karte 150 bewegt sich, nachdem sie von Hand in die Einlassöffnung
113 eingeführt worden ist, bei konstanter Geschwindigkeit an dem Magnetkopf 129 vorbei, so dass die
1440 Binärstellen der Magnetspur 151 sowohl beim Lesen als
auch beim Aufzeichnen bei einer konstanten Frequenz in gleicher Richtung abgetastet werden.
Beim Lesen der Karte wird jede aus der Karte entnommene
und ein Zeichen darstellende Gruppe von acht Bits in dem Schieberegister K gespeichert. Während der Magnetkopf die
vier nächstfolgenden Leerstellen abtastet, werden diese acht Bits aus dem Register K in das derzeitig adressierte
Speicherregister übertragen.
Entsprechend wird beim Aufzeichnen auf einer Karte, während
009831/1296 *» 0
der Magnetkopf eine Gruppe von vier leeren Binarstellen
abtastet, ein Zeichen aus dem derzeitig adressierten Speicherregister in das Register K übertragen. Wenn danach
der Magnetkopf die acht nachfolgenden Uinärstellen abtastet,
wird dieses Zeichen aus dem Register K extrahiert und auf der Karte aufgezeichnet.
Im einzelnen bewegt sich gemäss einer Ausführungsform der
Erfindung die Karte mit einer solchen Geschwindigkeit, dass ihre aufeinanderfolgenden Binärstellen mit Intervallen von
0,6 ms abgetastet werden, wobei ein Speicherzyklus eine
Länge von 2,1 tns hat, so dass die für das Abtasten der vier
Leerstellen aufgewendete Zeit für den Zugang zu einer beliebigen Dezimalstelle in der Verzögerungsleitung ausreicht,
um in sie ein bestimmtes Zeichen einzugeben oder aus ihr zu entnehmen. Demzufolge leuchtet ein, dass der,
zwei einander benachbarte Zeichen voneinandertrennende, Leerrauni
auf der Karte einem Zeitintervall entspricht, das grosser ist als die Zugangszeit des Verzögerungsleitungsspeichers,
so dass sich die aufeinanderfolgenden Zeichen in ihrer
Reihenfolge über einen Pufferspeicher (Register K) mit
einer Kapazität von einem einzigen Zeichen in Serien bitweise auf die und von der Karte übertragen lassen, so dass
die Kosten der Anlage erheblich herabgesetzt werden.
Nach einem weiteren Merkmal der Erfindung wird in jeder Gruppe von vier leeren Binärstellen der Karte mindestens
- 36 BAD OBIGINAL
009831/1296
eine zum Speichern von dem in den acht einander benachbarten Binärstellen aufgezeichneten Zeichen zugeordneten KontrolMts
verwendet, die beim Aufzeichnen der Karte errechnet und beim Lesen der Karte verwendet und zerstört werden.
Darüber hinaus werden beim Abtasten der Karte alle Binärsteilen der Karte, einschliesslich der Leerstellen, gezählt,
um zu ermitteln, ob keine übersprungen oder mehr als einmal abgelesen worden ist.
Fig. 7a und 7b zeigen einige Teile der an dem Kartenverarbeitungsvorgang
beteiligte Kreise der Rechenanlage nach der Erfindung.
Der normalerweise geöffnete Schalter 137 wird geschlossen, wenn sich die Karte IpO gegen die beiden Abfühlrollen 126
und 12H anlegt, so dass ein Eingang der beiden Gatter 218 und 219 (Fig. 7a) erregt wird. Demzufolge erzeugt beim
Lesen und Aufzeichnen auf der Karte der Anschluss AL bzw. AS ein Signal, das das gesamte durch den Magnetkopf 129 für
das Abtasten der Spur 151 verbrauchte Zeitintervall dauert.
Der Magnetkopf 129 ist an einen Lese-Aufzeichnungs-Verstärker
angeschlossen.
Gemäss einer Ausführungsform der Erfindung zeigt der Magnetfluss
in der Magnetspur 151 (Leitung NL in Fig. 8) eine Reihe von Umkehrungen oder Übergängen, sogenannten Takt-
009831/1296 - 37 -
flussübergangen, die in einem 600 /us entsprechenden Abstand
voneinander getrennt sind, wobei die Zone zwischen zwei einander benachbarten Taktflussübergänge auf der Karte eine BinärsteHe
bildet. Jedes Bit "1" oder 11O" wird durch das Vorhandensein
bzw. Fehlen eines Informationsflussübergang genannten Plussübergangs dargestellt, der eine 200 /us entsprechende Strecke
von dem den Beginn der entsprechenden Binärstelle markierenden Taktflussübergang getrennt isEt. Diese Flussverteilung wird
durch ein Signal mit entsprechender Wellenform erzeugt, das von einer bistabilen Schaltung dem Eingang 207 des Verstärkers
206 über ein Gatter 209 zugeführt wird, das beim Aufzeichnen mit den von dem Register K gelieferten Binärsignalen zugeführt wird und dazu dient, den Signalen die zum Modulieren
des Magnetflusses erforderliche Form zu geben. An dem Ausgang
208 erhält man beim Ablesen jedes Taktflussübergangs und jedes Informationsflussübergangs einen kurzen Impuls LS. Die durch
Abfühlen der Informationsflussübergänge erzeugten Signale
LS werden, nachdem sie durch ein Gatter 228 ermittelt und
durch eine bistabile Schaltung NU regeneriert worden sind, über das Gatter 230 dem Register K zugeführt.
Ein Oszillator OR, der nur wirksam ist, wenn das Signal AS anzeigt, dass die Spur 151 zum Aufzeichnen abgetastet wird,
an seinem Ausgang vorhanden ist, erzeugt an seinem Ausgang eine Reihe von Impulsen OR (Fig. ), die je 200 /us lan§
sind und eine Wiederholungsperiode von 600 /us haben. Ausserdem erzeugt der Oszillator OJL über Differenzierungskreise 211
009831/1296
und 212 einen kurzen Impuls Olü·1 bzw. OJtC an der Vorderkante
bzw. der Hinterkante jedes Iiipulses OR.
Jeder Impuls Olli·' startet eine monostabile Schaltung OS mit
einer Eigenverzögerung von Ί00 /iis, so dass die laonostabile
Schaltung OS an ihrem Ausgang eine Reihe von Impulsen mit einer Dauer von je 400 /iis bei Intervallen von 6OO /iio
erzeugt. Ausserdeni wird an der Vorder- bzw. Hinte'rkaiite
jedes Impulses OS über Difi'erenzieruimskreise ül'i und Ulj
ein kurzer Impuls OSF bzw. OSiJ erzeugt.
Wenn dagegen das Signal AL vorhanden ist, um anzuzeigen, dass die Spur 151 zum Lesen abgetastet wird, wird der Oszillator
OH unwirksam und die nionostabile Schaltung OS über ein Gatter
durch jedes beim Ablesen eines TaktflussÜbergangs durch den
Verstärker 206 erzeugte Signal gestartet.
Die Impulse OSF werden als Zählirapulse zum Fortschalten eines
Modulo-Zwblf-Zählers (modulo-twelve counter) 216 verwendet,
so dass beim Abtasten der ersten acht Binärstellen jedes Zeichens auf der Karte durch den Magnetkopf ein Ausgang ill-S,
beim Abtasten der neunten Binärstelle jedes Zeichens auf der Karte der Ausgang 119 und beim Abtasten aller Stellen ausser
der zwölften (letzten) Stelle jedes Zeichens der Ausgang 1112
erregt wird.
Sowohl beim Lesen als auch beim Aufzeichnen werden die
- 39 -
009831/1296 lfMia4I
BAD OBiGlNAL
ϊ549518
Impulse OSC als Verschiebeimpiilse für das Register K verwendet,
so dass bei Aufnahme eines Impulses OSC am Eingang 4 über das Gatter 217 der Inhalt des Registers K um eine
Binarstelle nach links verschoben wird.
Demzufolge leuchtet ein, dass beim Lesen der Karte die Bits in dem Verschieberegister K synchron mit dem Abtasten
der Karte verschoben werden, da die monostabile Schaltung OS dann mit den durch den Leseverstärker 206 erzeugten Signalen
gespeist wird, und dass beim Aufzeichnen die Bits in dem
Verschieberegister K synchron mit dem Abtasten der Karte verschoben werden, da der Aufzeichnungsvorgang durch den ebenfalls
die monostabile Schaltung OS steuernden Oszillator zeitlich abgestimmt ist.
Der Eingang 13 des Registers K ist beim Aufzeichnen über das Gatter 221 jeweils an den Ausgang LI, LJ, LZ, LD, LE
des Registers I, J, Z, D, E des Speichers LDR angeschlossen.
Entsprechend ist beim Lesen der Karte der Ausgang 14 des Registers IC über das Gatter 231 jeweils an den Eingang
SI, SJ, SZ, SD, SE dieser Register angeschlossen.
Die Register werden mit Hilfe der Gatter 200, 201, 203,
204 und 234, 235, 236, 237, 23 · adressiert.
Nachstehend ist die Arbeitsweise der Reihenanlage nach der
- 40 -
009831/1296
Erfindung beim Aufzeichnen auf einer Karte beschrieben.
Wenn der Schalter 205 auf die Stellung "Aufzeichnen" eingestellt
ist, so .dass das Signal ASO erzeugt wird, erregt die Vorderkante dieses Signals die bistabile Schaltung A7
(Fig. 7b), die dazu dient, anzuzeigen, dass von diesem Zeitpunkt an ein Zeichen aus dem Speicher LDR in das Register
K übertragen werden kann.
Nach Beendigung dieser Übertragungsoperation wird die bistabile Schaltung A7 enterregt, um zu verhindern, dass weitere Zeichen
unnütz übertragen werden.
Das zuerst übertragene Zeichen ist das in der ersten Dezimalstelle
des Registers J gespeicherte Zeichen. Die Hinterkante des Signals AlO (Anhalten des Oszillators hk) erregt über das
Gatter 220 die bistabile Schaltung Λ9, die danach durch den nächstfolgenden Taktimpuls Tl enterregt wird, der in diesem
Falle in der ersten Bitperiode der ersten Digitperiode des neuen Speicherzyklus auftritt. Dieser Impuls Tl erregt die
bistabile Schaltung A3, die danach während der gesamtei ersten
Disitperiode erregt bleibt, um anzuzeigen, dass in dieser
Digitperiode das zu übertragende Zeichen an Ausgang der
VerziW/erunesleitunir beliefert wird.
in einzelneii f'ifnet die bistabile Schaltung A3 bei ihrem
Lrregen aas Gatter 221, so dass die acht Bits des ersten
- Ί1 -
009831/1296 bad
aus der Verzögerungsleitung entönimenen Zeichens über das
Gatter 235 in das Register K übertragen wird, und ferner das Gatter 222, so dass das Register K eine Reihe aus
acht Verschiebeimpulsen M4 erhält, und zwar je einen in
jeder Bitperiode bei der Frequenz der Signale in der Verzögerungsleitung. Demzufolge werden diese acht Bits in
das Register K hinein verschoben und danach in ihm bis zu ihrem Aufzeichnen auf der Karte gespeichert. Nach dieser
Digitperiode wird die bistabile Schaltung A3 durch den Taktimpuls Tl enterregt, so dass folglich auch die bistabile
Schaltung A7 enterregt wird. Während der durch die sich in erregtem Zustand befindende bistabile Schaltung A3 identifizierten
Digitperiode wird in dem Markierungsbit-Steuerkreis ein Markierungsbit BlM = "1" über das Gatter 225 in das
Register M eingeschrieben. Dieses Markierungsbit kann danach anzeigen, welches Zeichen zuletzt aus der Verzögerungsleitung
LDR in das Register K übertragen worden ist.
Inzwischen führt der Bedienende die Karte in die Rechenanlage ein, so dass bei Beginn des Abtastens der Spur 151 durch den
Magnetkopf 129 der Schalter 137 das Signal AS erzeugt.
Das Auftreten dieses Signales setzt den Oszillator OR in
Betrieb. Der durch den Oszillator OR erzeugte erste Impuls OSP
schaltet den Zähler 216 fort, so dass sein Ausgang Hl-3 erregt
wird, und schaltet die bistabile Sohaltung NL um, so dass der Verstärker 206 auf der Karte die erste Flussumkehrung, d.h.
- 42 -
009831/1296
den den Beginn der ersten Binärstelle markierenden Taktflussübergang
aufzeichnet. 200 /us später erzeugt der Oszillator OR ein erstes Signal OSC, das in Abhängigkeit davon, ob das
erste Bit des derzeitg in der Ausgangsstufe Kl des Registers K
festgehaltenen Zeichens den Wert 1 oder O hat, über das
Gatter 223 entweder den Zähleingang 210 der bistabilen Schaltung NL erregt oder nicht. In Fig. ; ist das erste
Zeichen als 1, 0, 0, 1, 0, 1, 0, 0 bzw. das zweite Zeichen als 0, 1, 0, 0, 0, 1, 0, 0 angenommen. Über das Gatter 209
und den Verstärker 206 wird das Ausgangssignal der bistabilen Schaltung NL auf der Karte aufgezeichnet. 200 /as später
erzeugt der Oszillator OR ein erstes Signal OSC, das über , das Gatter 217 bewirkt, dass der Inhalt des Registers K um
e.ine Stufe verschoben wird, so dass das zweite Bit des auf der Karte aufzuzeichnenden Zeichens in die Ausgangsstufe Kl
hinein verschoben wird.
200 /us später erzeugt der Oszillator OR einen zweiten
Impuls OSF, der den Zähler 216 fortschaltet und die bistabile Schaltung NL umschaltet, so dass der zweite Taktflussübergang
auf der Karte aufgezeichnet wird. 200 /us später erzeugt der Oszillator OR einen zweiten Impuls ORC, der über das Gatter
bewirkt, dass die bistabile Schaltung NL in Abhängigkeit davon, ob das derzeitig in der Ausgangsstufe Kl festgehaltene Bit
oder 0 ist, umschaltet oder nicht. Gemäss Fig. 8 ist dieses Bit 0. 200 /us spatel· erzeugt der Oszillator OR einen
zweiten Impuls OSC, der über das Gatter 21? den Inhalt
009831/1296
des Registers K verschiebt, so dass das dritte Bit in
die Ausgangsstufe Kl geschoben wird. Dieses dritte Bit und
die nachfolgenden fünf Bits werden entsprechend auf der
Karte aufgezeigt.
Der neunte Impuls OSl1' enLerregt den Ausgang Hi-* des
Zählers 21b und erregt den Ausgang H9. .
Beim Kehlen des Signals JIl--. erhält das Register K bei
geschlossenem Gatter 217 und 223 aus dem Oszillator OK keine Versohiebeimpulse mehr und. die -Verbindung seines
Ausgangs lh .mit dem Magnetkopf 12y ist unterbrochen. ·
Die Hinterkante des Signals IU-- erregt über das Gatter 22h
die bistabile Schaltung A7. Demzufolge kann das beim Auslesen
des Markierungsbits BlM aus der Verzögerungsleitung
erzeugte Lesesignal LBlM die bistabile Schaltung A9. über
das Gatter 22b erregen. Die bistabile Schaltung A9 identifiziert
in erregtem Zustand die dem aus der Verzögerungsleitung auf die Karte zu übertragenden Zeichen nächst vorherige
Digitperiode und bewirkt ausserdem, dass die bistabile Schaltung A3 zum Identifizieren der Digitperiode erregt
wird, in der das auf der Karte aufzuzeichnende Zeichen aus der Verzögerungsleitung entnommen- wird".
Die bistabile Schaltung A3 öffnet bei ihrem Erregen die
Gatter 221 und 222, so dass während nur einer Üigitperiode
1549318
der Speicher LDR mit dem Register K verbunden ist, das seinerseits mit der Frequenz der Impulse in der Verzögerungsleitung
acht Verschiebe impulse M^ auf nonimt.
Demzufolge wird das zweite Zeichen aus dem Register J in das Register K übertragen. Inzwischen bleibt der Oszillator
OR in Tätigkeit, so dass der neunte Impuls ORC bewirkt, dass die bistabile Schaltung NL in Abhängigkeit davon, ob
die bistabile Schaltung NL erregt ist oder nicht, über das Gatter 227 umgeschaltet wird oder nicht, so dass auf der
Karte ein neuer Flussübergang aufgezeichnet wird oder nicht,
um die Gesamtzahl der in den ersten neun Stellen aufgezeichneten Übergänge gleich einer geraden Zahl zu machen. Mit anderen
Worten stellt dieser neue Flussübergang ein Paritätsbit'dar.
Dagegen "werden in den nachfolgenden (zehnim, elften, zwölften)
Stellen nur die Taktf lussübergange aligezeichnet.
Der dreizehnte Impuls OSF erregt erneut den Ausgang Hl- ;
des Z'ihlers 216, so dass die Gatter 223 und 217 erneut
geöffnet werden, inn das Register IC mit dein Magnetkopf zu
verbinden und das zweite Zeichen aus de;;« liegi ter K auf
(iie eigentliche Karte zu schieben.
Die nach!olgenden Zeichen werden in entsprechender \iei.se
aufgezeichnet.
Im L\achsteuenden ist der Karten-Ablesevorgang kurz
009831/1296 - 1^ - .
besehrieben (Fig. B). ·
Beim Einführen der Karte in den Rechner wird der erste
Taktflussübergang erfühlt, der ein Lesesignal LS erzeugt, das über das Gatter 215 eine nionostabile Schaltung OS
startet. Dadurch wird ein Impuls OSF erzeugt, so dass der
Zähler 216 fortgeschaltet wird und den Ausgang Hl-8 erregt.
Dadurch wird das Öffnen des Gatters 217 herbaigeführt, um
das Register K mit einer Reihe von acht Verschiebeimpulsen OSG zu speisen mit einer durch die auf der Karte aufgezeichneten.
Taktflussübergänge gesteuerten Frequenz.
Die monostabile Schaltung OS bleibt 400 /US erregt, so dass
während dieses Intervalls das das erste Bit darstellende
Lesesignal LS über das Gatter 228 so zugeführt wird, dass
die bistabile Schaltung NH erregt wird, deren Ausgang also
dieses jetzt von der Karte abgelesene Bit darstellt.
Das Ausgangssignal der bistabilen Schaltung NH wird über das
Gatter 230 dem Register K zugeführt, so dass bei Aufnahme des
ersten Verschiebeimpulses OSC über das Gatter 217 dieses
aus der Karte entnommene Bit in die Stufe KS übertragen wird.
Etwa 200 /us später wird der zweite Taktflussübergang von
der Karte abgeteen, so dass ein Signal SL die monostabile
Schaltung OS erneut startet. Dadurch wird ein zweites Signal OSF zum Anhalten des Zählers 216 und zum Zurückführen der
bistabilen Schaltung NL in ihren Ausgangszustand erzeugt.
0098.3171298
Ausserdem ermittelt das Signal OS durch Öffnen des Gatters 22 ι
das Zeitintervall, im Verlaufe dessen der das zweite Bit darstellende Informationsflussübergang auftreten kann. Dieses
zweite Bit wird dadurch in der bistabilen Schaltung NII festgehalten und dann in die Stufe K1J übertragen. Die nachfolgenden
sechs Bits des ersten Zeichens werden in entsprechender Weise von der Karte abgelesen. Beim Ablesen des neunten Taktflussübergangs
bewirkt der neunte Impuls OSF, dass der Zähler fortgeschaltet wird, damit der Ausgang H9 erregt und der
Ausgang IIl-β enterregt wird. Demzufolge ist das Gatter
geschlossen,, um zu verhüten, dass dem Register K Verschiebeimpulse
mit der Frequenz der von der Karte abgelesenen Signale zugeführt werden.
Die Hinterkante des Signals lil-b erregt über das Gatter
die bistabile Schaltung A7, um anzuzeigen, dass derzeitig
das Register K zum Übertragen des ersten Zeichens in das Register J mit der Verzögerungsleitung LDR verbunden werden
muss. Diese Hinterkante kann an einer beliebigen Stelle eines Speicherzyklus auftreten. Am Ende dieses Zyklus wird die
bistabile Schaltung A9 in vorstehend erklärter Weise über
das Gatter 220 für den Aufzeichnungsvorgang erregt, so dass bei Beginn des nächstfolgenden Speicherzyklus (Anfang der
ersten Digitperiode Cl) die bistabile Schaltung A3 erregt wird, um die Digitperiode Cl als die Digitperiode zu identifizieren,
in welcher das Zeichen zu übertragen ist.
Im einzelnen öffnet die bistabile Schaltung A3 bei ihrem
009831/1296
Erregen die Gatter 251 und 222, um das Register K an den
Speicher LI)It anzuschllessen und es mit einer Reihe von acht mit den Impulsen in der Verzögerungsleitung synchronisierten
Verschiebeimpulsen M-'t zu speisen, so dass das erste Zeichen in die erste Stelle des Registers J eingeschrieben wird.
In der Kartenablesephase erhält die bistabile Schaltung NL
'des beim Erfühlen eines Taktflussübergangs erzeugte Signal
OSF und jedes durch das Gatter 221? beim Erfühlen eines
InXorniations-Flussüberganes gelieferte Signal,
Demzufolge liefert die bistabile Schaltung NL beim Ablesen
der Karte eine Nachbildung (replica) des beim Aufzeichnen
in den Eingang 20? des Verstärkers 206 eingespeisten Signals. Beim Abtasten des Endes der neunten Binärstelle der Karte
(Signal 119 vorhanden, Signal US fehlt) muss die bistabile
Schaltung NL erregt sein, da sie neun bedeutungslose und eine
gerade Anzahl von bedeutsamen-Verbindungen hergestellt haben
muss. Wenn dagegen die bistabile'Schaltung dann eiiterregt
bleibt, .wird' der Ausgang eines Gatters 232 zum Liefern eines
Fehlersignals JiUL erregt.
Die nachfolgenden Zeichen werden in entsprechender ¥eise von
der Karte abgelesen. .
Am Ende des Ablesevorgangs nach dem Verschwinden des Signals AL
muss der Ausgang 1112 des Zahlers 216 enterregt sein, da ein
BAD ORIGINAL
_ 4 -> —
009831/1296
Vielfaches von zwölf Stellen auf der Karte abgetastet worden
sein müsste.
Sofern dieser Zustand nicht vorliegt, wird der Ausgang eines Gatters 233 zum Erzeugen eines Fehlersignals IiRL erregt.
Wie in Fig. "la gezeigt, ist beim Ablesen der Karte der Ausgang des Verschieberegisters K beim Ablesen der ersten,
zweiten, dritten, vierten, fünften Gruppe aus 2k jeweils auf
der Karte aufgezeichneten Zeichen über das jeweilige Gatter 200, 201, 202, 203 bzw. 20k an den jeweiligen Eingang des
Registers I, J, Z, D bzw. E angeschlossen.
Zu diesem Zweck werden die fünf Gatter mit Hilfe von durch den Adressendecoder 17 erzeugten Adressensignalen der lieihe nach
geöfi'net. Geinass einer Ausführungsform der Erfindung wird
der Befehlsspeicher ±6 in der Karten-Ablesephase auch als
Ädressenregister für das aufeinanderfolgende Adressieren
dieser fünf Register verwendet.
Wie in Fig. ?a gezeigt, werden in dieser Phase (Signal AL
vorhanden) die Register I und J, die durch die von dem Decoder 1/ gelieferten und den normalerweise adressiex'baren
Registern M, N, R, K, U, Z, D, E zugeteilten Adressensignale
ii bis Y nicht adressiert werden können, durch das Adressen—
signal Yl«AL bzw. 12»AL adressiert.
Da die bei dem Kartenablesevorgang beteiligten Register
009831/1296
~ 49 —
I. J. Z, D, E der Reihe nach adressiert werden müssen, müssen
Mittel vorgesehen werden, die bewirken, dass der Adressenilecoder
17 der Reihe nach die entsprechenden Adressensignale Yl, Y2, Y6, Y7,, YS erzeugt. Zu diesem Zweck ist der Befehlsspeicher 16 durch das Signal AL (Kartenablesephase) so einstellbar,
dass er als Zähler mit geeigneten internen Rückführung sanschlussen, zum Erzeugen dieser Folge von Adressen-Signalen
bei Aufnahme aufeinanderfolgender Zählimpulse wirkt.
Andererseits lässt sich die Codedarstellung dieser Adressen in der T/eise wählen, dass beim Eingeben einer bestimmten Gruppe
von Bits in den als Verschieberegister wirkenden und somit dann die Bits verschiebenden Befehlssspeicher 16 die aufeinanderfolgenden Adressensignale erzeugt werden.
Jeder Zählimpuls zum Fortsehalten des Decoders 17 wird erzeugt, wenn das Füllen eines Registers mit den auf der
Karte abgelesenen Zeichen beendet ist. '
Im einzelnen befindet sich beim Ablesen des letzten (24.)
in das Register J einzugebenden Zeichens von der Karte das (an der Verzögerungsleitung zum Markieren der Stelle, in
welche das nächstfolgende Zeichen eingegeben werden soll, verschobene) Markierungsbit BIM in der letzten Dezimalstelle. Das bedeutet, dass das Register J gefüllt worden ist,
und dass anschliessend das Register I adressiert werden kann. Wie vorstehend erörtert, ist die bistabile Schaltung A22
während der letzten Digitperiode jedes Speicherzyklus erregt. Demzufolge wird ein die Koinzidenz der Signale. A22 und A3
009831/1296 " 50 "
anzeigendes Signal als Zählsignal zum Fortschalten des Befehlsspeichers
16 zum Erzeugen der Adresse des nächstfolgenden Registers J verwendet.
Es leuchtet somit ein, dass der Zeitpunkt, zu dem das nächstfolgende
Register adressiert werden muss, ohne Zählen der Anzahl übertragener Zeichen bestimmt wird, so dass man auf
einen aufwendigen Zahler verzichten kann.
Ueiin Aufzeichnen auf der Karte werden die Speicherregister
in entsprechender Weise adressiert.
Gemäss einer Ausführungsform der Rechenanlage nach der
Erfindung (Fig. 5 und 6) besitzt das Tastenfeld 101 für jede Taste ein Gleitstück (slide) I60 mit dem Code der betreffenden
Taste entsprechenden Codeschlitzen. Beim Niederdrücken der Taste wird das entsprechende Codegleitstück i60 durch den
Motor 120 (Fig. 5) nach rechts bewegt, so dass sieben Codierstäbe 161 bis iö7 entsprechend diesem Code eingestellt werden.
Jeder Cddierstab bewirkt seinerseits, dass ein gesondertes Codegleitstück, ähnlich den Gleitstücken I60, nach rechts
verstellt wird zum Betätigen eines entsprechenden Schalters 102. Demzufolge erzeugen die Codierstäbe I6I, 162, l63f 164 vier
die niedergedrückte Taste darstellende Binärsignale.
Die Codierstäbe 165 und 166 erzeugen zwei Signale, die
so kombiniert werden, dass man die Signale Gl, G2 und G3 erhält, die anzeigen, ob das Zahlentastenfeld oder das
009831/1296 - 51 -
Adressentastenfeld b ΐ oder das Funktionstastenfeld 69 betätigt
■worden ist. Der Godierstab Ib? erzeugt beim Betätigen jeder
beliebigen Taste ein Auswertsignal (strobe signal) für die Rechenanlage* Aiisserdem können die einzigen Tasten, beispielsweise
der Minustaste und der Kommataste, zugeordnete Gleitstücke I60 einen entsprechenden gesonderten Schalter
unmittelbar betätigen.
Das Serienschreibwerk 105 besitzt eine feststehende Typentrommel IiWi und einen sich verstellenden Druckhammer 105 zum
Drucken auf einer Papierrolle ±06.
Der hintere Teil der Reehenanlage enthält die elektronischen
Schaltungsglieder (electronic circuit modules) 10?, die auf
gedruckten Schaltungsplatten 10-- angeordnet sind, die mit
Hilfe von Randans cn Kissen 109 und gedruckten Schaltunesplatten
110 untereinander verbunden sind. Eine Muffe 112 enthält
die Verzögerungsleitung LDH·
. BAD ORIGINAL
MB/Wi - 20 143
009831/129 8
Claims (3)
1. Programmgesteuerte elektronische Rechenanlage mit einem Speicher zum Speichern eines eine Serie von Befehlen enthaltenden
Programms und mit einer Aufzeichnungs—Verarbeitungseinrichtung
zum Ablesen von dieses Programm tragenden Aufzeichnungen und zum Eingeben des abgelesenen Programms
in den Programmspeicher, und wechselweise zum Aufzeichnen eines im Speicher eingegebenen Programms auf einer der
Aufzeichnungen, und bei der das Programm in Binärverschlüsselung
auf mindestens einer Spur dieser Aufzeichnung aufgezeichnet ist, so dass auf jeder Spur die aufeinanderfolgenden Binärste Ilen zu aufeinanderfolgenden Zeitpunkten,
die in einem kleineren Zeitabstand als die Zugriffszeit des Speichers voneinander getrennt sind, abgetastet
und über einen Pufferspeicher in den Speicher übertragen
werden, dadurch gekennzeichnet, dass die Bits des Programms auf der Spur in Gruppen mit einer der Kapazität des Pufferspeichers
entsprechenden Länge aufgezeichnet werden, die durch Leerräume mit einer zumindest der Zugriffszeit'
009831/1296
des Speichers entsprechenden Lange voneinander getrennt
sind.
2. Anlage nach Anspruch 1, bei der durch Zählen der Stellen
bei ihrem Abtasten eine Prüfung vorgenommen wird, dadurch gekennzeichnet, dass in dieser Zahlung auch die in
den Leerräumen enthaltenen Stellen enthalten sind.
3. Anlage nach Anspruch 1, dadurch gekennzeichnet, dass die
Leerräume zum Aufzeichnen von Prüfbits für die einander
benachbarten Zeichen verwendet werden.
MB/Wi - 20
009831/1296
S¥
Leerseite
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT493364 | 1964-03-02 | ||
IT493364 | 1964-03-02 | ||
IT2736765 | 1965-01-02 | ||
IT2736765 | 1965-01-02 | ||
DEO0012908 | 1965-03-02 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1549518A1 true DE1549518A1 (de) | 1970-07-30 |
DE1549518B2 DE1549518B2 (de) | 1973-02-15 |
DE1549518C DE1549518C (de) | 1973-09-06 |
Family
ID=
Also Published As
Publication number | Publication date |
---|---|
US3304418A (en) | 1967-02-14 |
FR1425811A (fr) | 1966-01-24 |
DE1499245A1 (de) | 1969-10-30 |
JPS4822289B1 (de) | 1973-07-05 |
DE1499245B2 (de) | 1972-08-03 |
CH443732A (fr) | 1967-09-15 |
DE1549518B2 (de) | 1973-02-15 |
GB1103383A (en) | 1968-02-14 |
SE374828B (de) | 1975-03-17 |
GB1103384A (en) | 1968-02-14 |
US3469244A (en) | 1969-09-23 |
DE1549517B1 (de) | 1972-05-31 |
CH428279A (fr) | 1967-01-15 |
DE1282337B (de) | 1968-11-07 |
SE380112B (de) | 1975-10-27 |
SE355880B (de) | 1973-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1549517B1 (de) | Speicherprogrammierte elektronische Rechenanlage | |
DE1815708A1 (de) | Speicherprogrammierter elektronischer Rechner | |
DE1179400B (de) | Editionseinrichtung | |
DE1524373C3 (de) | Paralleldruckwerk | |
DE1806535A1 (de) | Digitale Rechenanlage | |
DE2156599B2 (de) | Steuersystem fur Hochleistungsschnelldruckmaschinen | |
DE2255252C3 (de) | Schaltungsanordnung zur Steuerung einer Anzeigeeinheit | |
DE1499191B2 (de) | Elektronische einrichtung fuer eine datenverarbeitungsanlage | |
DE1954475A1 (de) | Zugriffsstelle einer Datenverarbeitungsanlage | |
DE1499224C3 (de) | Datenverarbeitungsanlage mit Kellerspeichereinrichtungen | |
DE2461380A1 (de) | Lesevorrichtung fuer codierte informationen | |
DE2062384A1 (de) | Einrichtung zum Auswahlen von ver schiedenen Zeichenformen bei einem Drucker mit mehreren Druckzeichensatzen | |
DE1957600C3 (de) | ||
DE1449561C3 (de) | Rechenmaschine mit mechanischen Eingabe- und Ausgabevorrichtungen sowie elektronischem Rechen- und Speicherwerk | |
DE1549517C2 (de) | Speicherprogrammierte elektronische Rechenanlage | |
DE2525394B2 (de) | Verfahren und schaltungsanordnung zum uebertragen, einspeichern und ausspeichern von binaercodierten datenbloecken | |
DE1774112C3 (de) | ||
DE1499170C3 (de) | Datenverarbeitungsanlage | |
DE2138982C3 (de) | Programmladevorrichtung fur den Speicher eines Rechners | |
DE1774111C3 (de) | Digitale Datenverarbeitungsanlage mit einem Druckorgan | |
DE2404259C3 (de) | Schaltungsanordnung zum Zwischenspeichern von Datensätzen unterschiedlicher Länge | |
DE1774038A1 (de) | Elektronische Rechenanlage | |
DE2116774C3 (de) | Tabuliereinrichtung | |
DE1499245C (de) | Elektronische Rechenanlage | |
DE1499191C3 (de) | Elektronische Einrichtung für eine Datenverarbeitungsanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |