DE1549517B1

DE1549517B1 - Speicherprogrammierte elektronische Rechenanlage

Info

Publication number: DE1549517B1
Application number: DE1965O0012907
Authority: DE
Inventors: Dr-Ing Sandre Giovanni De; Dr-Ing Perotto Pier Giorgio
Original assignee: Olivetti SpA
Current assignee: Olivetti SpA
Priority date: 1964-03-02
Filing date: 1965-03-02
Publication date: 1972-05-31
Also published as: US3304418A; FR1425811A; DE1499245A1; JPS4822289B1; DE1499245B2; CH443732A; DE1549518B2; GB1103383A; SE374828B; GB1103384A; US3469244A; CH428279A; DE1282337B; SE380112B; SE355880B; DE1549518A1

Description

Die Erfindung betrifft eine mit Hilfe von Programmaufzeichnungen programmierbare speicherprogrammierte elektronische Rechenanlage, insbesondere Tischrechenanlage, mit einem eine Folge von Speicherplätzen zum Speichern von Programmbefehlen und zu verarbeitenden Daten enthaltenden Speicher, mit einem Leitwerk zum selektiven Lesen dieser Befehle aus dem Speicher und zum Steuern der Operationen im Rechenwerk in Übereinstimmung mit den Befehlen, mit einer (a) eine Aufzeichnungsaufnahmevorrichtung zur Aufnahme von Programmaufzeichnungsträgern, wobei die Aufzeichnungen Programmbefehle enthalten, (b) eine Vorrichtung zum Lesen der Programmaufzeichnungen und (c) eine Vorrichtung zum Schreiben der vom Aufzeichnungsträger gelesenen Informationen in den Speicher enthaltenden Aufzeichnungsverarbeitungsvorrichtung.
Die bekannten elektronischen Tischrechenmaschinen lassen sich nicht durch ein in einem internen Register oder Speicher gespeichertes Programm steuern, so daß die Anzahl und Vielseitigkeit der von ihnen in fester Verdrahtung durchführbaren Operationen stark begrenzt ist. Vom prinzipiellen Datenverarbeitungsstandpunkt aus gesehen sind die elektronischen Tischrechenmaschinen jedoch trotz einiger Annehmlichkeiten beim täglichen Arbeiten durchaus nicht leistungsfähiger als die herkömmlichen mechanischen Rechenmaschinen, so z. B. hinsichtlich der Tatsache, daß zum Ausführen mehrstufiger Rechnungen ein relativ geübter Benutzer jeden einzelnen Rechenschritt durch Betätigen einer oder mehrerer Steuertasten für jeden dieser Schritte einleiten muß. Für komplexere Rechenprobleme ist dieses Verfahren nicht nur umständlich, sondern von vornherein auch mit einer hohen Wahrscheinlichkeit für das Auftreten von Bedienungs- und Eingabefehlern behaftet.
Auf der anderen Seite der Skala sind die elektronischen Rechenanlagen, insbesondere die Allzweckrechner, bekannt. Es ist selbstverständlich, daß diese Allzweckrechner auch so programmiert werden können, daß sie jedes Problem, das die Tischrechenanlage gemäß der Erfindung lösen kann, ebenfalls lösen können. Dabei können die Programme für die Allzweckrechner auf Magnetband, Lochstreifen, Lochkarten oder Magnetplatten aufgezeichnet sein und können an beliebiger Stelle im Arbeitsspeicher gespeichert werden. Im Gegensatz zum Tischrechner ist aber all diesen größeren Allzweckrechnern eines gemeinsam: Sie alle sind relativ schwierig zu programmieren. Der Benutzer muß zu jeder Zeit genau wissen, welche seiner Speicherplätze noch frei sind und welche bereits mit Informationen belegt sind. So muß der Benutzer beispielsweise bei der Eingabe eines auf einem Aufzeichnungsträger aufgezeichneten Unterprogramms angemessene Ladebefehle benutzen, die entweder ebenfalls auf Aufzeichnungsträgern aufgezeichnet sind oder auf irgendeinem anderen Weg zuvor in den Speicher geschrieben wurden, um sicherzugehen, daß das einzugebende Unterprogramm auf freie Speicherplätze geschrieben wird, d. h. auf solche Speicherplätze, die weder vom Hauptprogramm noch von irgendeinem anderen Unterprogramm, noch von den zu verarbeitenden Daten belegt sind. Einfache Programmierbarkeit und Bedienung werden zugunsten höherer Programmierflexibilität aufgegeben. Das Ergebnis ist für alle Allzweckrechner das gleiche: Hohe Betriebskosten durch hohe Gehälter für hochspezialisiertes Fachpersonal.
Dementsprechend liegt der Erfindung die Aufgabe zugrunde, eine speicherprogrammierte elektronische Rechenanlage für den alltäglichen Gebrauch zu schaffen, die weder den extremen Flexibilitätsbebeschränkungen der Tischrechenmaschinen unterliegt noch die Programmier- und Benutzungsschwierigkeiten der großen Allzweckrechner aufweist und sich vor allem trotz freier Programmierbarkeit durch eine äußerst einfache Bedienbarkeit auszeichnet.
Zur Lösung dieser Aufgabe wird eine elektronische Rechenanlage der eingangs beschriebenen Art vorgeschlagen, die dadurch gekennzeichnet ist, daß der Speicher einen ersten Bereich aufweist, der für die von den Aufzeichnungsträgern gelesenen Befehle offen ist, und einen zweiten Bereich aufweist, der für die Befehle vom Aufzeichnungsträger gesperrt ist, und daß die Vorrichtung zum Schreiben der vom Aufzeichnungsträger gelesenen Information in den Speicher so eingerichtet ist, daß die Befehle auf die Speicherplätze des ersten Speicherbereiches geschrieben werden, wobei diese Speicherplätze unabhängig von den Befehlen der Programmaufzeichnung und unabhängig von den bereits im Speicher stehenden Befehlen adressiert werden.
Insbesondere ist nach einer bevorzugten Ausbildung der Erfindung vorgesehen, daß die Vorrichtung zum Schreiben der von einem Aufzeichnungsträger gelesenen Information in den Speicher so eingerichtet ist, daß das von dem Aufzeichnungsträger gelesene Programm vollständig in einen für die von dem Aufzeichnungsträger gelesenen Befehle allein offenen Speicherbereich geschrieben wird, bevor irgendein von dem Aufzeichnungsträger gelesener Befehl ausgeführt wird.
Gemäß einer weiteren Ausbildung der Erfindung wird vorgeschlagen, daß der eine begrenzte Vielzahl von Speicherplätzen aufweisende Aufzeichnungsträger mehr als einen Befehl aufgezeichnet enthält, von denen so viele Befehle in den Speicher übertragbar und gleichzeitig speicherbar sind als der Speicherkapazität des ersten Speicherbereiches entspricht.
Vorzugsweise ist der Aufzeichnungsträger eine Karte, beispielsweise eine Magnetkarte oder eine Lochkarte, deren Aufzeichnungskapazität der Speicherkapazität des ersten Speicherbereiches oder einem ganzen Vielfachen davon entspricht.
Nach einer weiteren Ausbildung der Erfindung wird die Einfachheit der Bedienung der vorgeschlagenen Rechenanlage, insbesondere bei der Benutzung von Hilfs- oder Unterprogrammen, vor allem dadurch gefördert, daß der Programmaufzeichnungsträger eine von Hand in die Aufzeichnungsaufnahmevorrichtung einführbare Karte ist, die mehrere verschiedene Unterprogramme aufgezeichnet enthalten kann und die in Klarschrift kennzeichenbare Bereiche zur Kennzeichnung jedes der Unterprogramme enthält, und daß die Aufzeichnungsverarbeitungsvorrichtung Führungsbahnen zum Führen der Karte enthält, die so angeordnet sind, daß jede der Klarschriftkennzeichnungen in sichtbarer Korrespondenz mit einer von mehreren Unterprogrammtasten zu liegen kommt, wobei jede der Tasten bei Betätigung die Ausführung desjenigen Unterprogramms auslöst, dessen Klarschriftkennzeichnung der betätigten Taste korrespondiert. In einer bevorzugten Ausführungsform der Erfindung ist außerdem vorgesehen, daß die Rechenanlage einen Schalter enthält, der so eingesetzt werden kann, daß ein im ersten Speicherbereich gespeichertes Programm auf dem Aufzeichnungsträger, beispielsweise der Karte, aufgezeichnet werden kann und daß die Aufzeichnungsaufnahmevorrichtung eine Öffnung enthält, in die Aufzeichnungsträger bzw. die Karten eingeführt werden können, wobei dann die Programme automatisch je nach dem gesetzten Zustand des Schalters entweder vom Aufzeichnungsträger bzw. von der Karte in den ersten Speicherbereich oder von diesem auf den Aufzeichnungsträger übertragen werden.
Schließlich ermöglicht eine weiterhin bevorzugte Ausführungsform ein besonders einfaches; auch von Hilfskräften, die zuvor nie auf der Rechenanlage gearbeitet haben, in Minuten erlernbares Benutzen von Neben- oder Unterprogrammen. Gemäß dieser Ausführungsform der Erfindung wird vorgeschlagen, daß die Programmaufzeichnungsträger ein oder mehrere Unterprogramme oder auch unabhängig zwischen dem Hauptprogramm ausführbare Nebenprogramme tragen können, von denen jedes mit einer auf dem Aufzeichnungsträger aufgezeichneten Kennmarkierung versehen ist, die gemeinsam mit den dazugehörigen Programmbefehlen in den Speicher eingegeben wird; wobei jede Kennmarkierung einer von mehreren Unterprogrammtasten so zugeordnet ist, daß eine Betätigung jeder der Unterprogrammtasten die Ausführung des durch die jeweils entsprechende Kennmarkierung identifizierten Unterprogramms bzw. Nebenprogramms bewirkt.
Der Vorteil der vorgeschlagenen Rechenanlage liegt vor allem in der einfachen Bedienung. Da keiner der Aufzeichnungsträger bzw. keine der Programmkarten irgendwelche besonderen Ladebefehle enthält, können sie beliebig austauschbar benutzt werden, wodurch eine ganz wesentliche Vereinfachung der Bedienung und der Programmierung, bei der eine Speicherplatzanweisung vollkommen außer acht gelassen werden kann, erreicht wird. Der Benutzer braucht sich nicht für jede Karte sorgfältig zu vergewissern, in welchen Speicherbereich die auf ihr stehenden Befehle gegeben werden sollen und ob diese Speicherplätze belegt oder frei sind. Zum Programmieren des Rechners sowie zur Ausführung einer beliebigen, auch komplizierten Rechnung braucht der Benutzer in der Regel, d. h., wenn keine Unterprogramme benutzt werden, lediglich einen ; einzigen Aufzeichnungsträger, der das gesamte Programm enthält, auszuwählen und in den Rechner zu stecken.- Die Maschine liest dann automatisch die eingesteckte Karte, schreibt ihren Inhalt in den Programmspeicher und stellt die Anweisungen zur Steuerung des Rechenwerkes zur Verfügung. Das einzige, was dem Benutzer noch zu erledigen übrig bleibt, ist die Dateneingabe. Zur Verarbeitung der eingegebenen Daten übernimmt der Rechner das Programm automatisch, wodurch Bedienungsfehler seitens der Benutzer ausgeschlossen sind. Das einmal eingegebene Pragramm steht zu beliebig häufiger Benutzung im internen Speicher bereit.
Soll anschließend mit einem anderen Programm gerechnet werden, so muß" der Benutzer lediglich einen neuen Aufzeichnungsträger in die Aufzeichnungsträger-Aufnahmevorrichtung einstecken. Im Gegensatz zu vorbekannten Kartenlesern und Rechnerv, die Folgekarten nach dem Kaskadenprinzip verarbeiten und speichern, wird im Rechner nach der Erfindung automatisch das alte Programm. vom neuen überschrieben, so daß nur noch das neue Programm im internen Speicher steht.
Weitere Merkmale der Erfindung gehen aus der nachfolgenden Beschreibung hervor, in der ein bevorzugtes Ausführungsbeispiel der Erfindung in Verbindung mit den Zeichnungen näher beschrieben ist. Es zeigen F i g.1 a und 1 b ein Blockdiagramm des Rechners gemäß einer Ausführungsform der Erfindung, F i g. 2, wie F i g. 1 a und 1 b zusammenzufügen sind, F i g. 3 ein Zeitdiagramm einiger Taktsignale des Rechners nach F i g. 1 a und 1 b, F i g. 4 ein im Rechner verwendetes Addierwerk, F i g. 5 einen Kreis zur Steuerung der im Rechner verwendeten Markierungsbits, F i g. 6 eine Gruppe bistabiler Schaltungen des Rechners nach F i g. 1 a und 1 b, F i g: 7 einen senkrechten Schnitt durch eine Ausführungsform der Rechenanlage; F i g: 8 eine Draufsicht auf die Rechenanlage nach F i g. 7, F i g. 9 a und 9 b einige beim Kartenablese- und -einschreibevorgang beteiligte Schaltungen der Rechenanlagen und F i g. 10 ein Zeitdiagramm des Kartenablese- und -aufzeichnungsvorganges. Allgemeine Beschreibung Der Rechner gemäß der Erfindung besitzt nach der in den Figuren gezeigten Ausführungsform einen aus einer magnetostriktiven Verzögerungsleitung LDR (F i g.1 a) bestehenden Speicher mit zehn Registern I, J, M, N, R, Q, U, Z, D, E; der mit einem einen Leseverstärker 39 speisenden Lesewandler 38 und einem von einem Schreibverstärker 41 gespeisten Schreibwandler 40 versehen ist.
Jedes Speicherregister besitzt 22 Dezimalstellen mit je acht Binärstellen, so daß jedes Register bis zu zweiundzwanzig 8-Bit-Zeichen speichern kann. Sowohl die Zeichen als auch die Bits werden seriell verarbeitet. Demzufolge läuft eine Reihe von 10 - 8 - 22 Binärsignalen in der Verzögerungsleitung LDR um.
Die zehn ersten Binärsignale stellen das erste Bit der ersten Dezimalstelle der Register R, N, M, J, 1, Q, U, Z, D bzw. E dar, die darauffolgenden zehn nächsten Binärsignale stellen das zweite Bit der ersten Dezimalstelle der jeweiligen Register dar usw.
Wenn beispielsweise angenommen wird, daß diese Binärsignale in der Verzögerungsleitung so aufgezeichnet werden, daß sie um 1 Mikrosekunde voneinander getrennt sind, so sind die zu einem bestimmten Register gehörenden Signale 10 Mikrosekunden voneinander getrennt, d. h., daß jedes Register eine Reihe von 8 - 22 um je 10 Mikrosekunden voneinander getrennten Binärsignalen enthält, wohingegen die zu den verschiedenen Registern gehörenden Binärsignalreihen um 1 Mikrosekunde zueinander versetzt sind.
Der Leseverstärker 39 speist einen Serien-Parallel-Umsetzer 42, der über zehn gesonderte Ausgangsleitungen LR, LM, LN, LT, LI, LE, LD, LQ, LU und LZ zehn gleichzeitige Signale erzeugt, die die in derselben Binärstelle derselben Dezimalstelle der jeweiligen zehn Register gespeicherten zehn Bits darstellen. Demzufolge sind zu einem gegebenen Zeitpunkt zehn Signale, die das erste Bit der ersten Dezimalstelle der zehn Register darstellen, an den zehn Ausgangsleitungen gleichzeitig vorhanden; 10 Mikrosekunden später zehn das zweite Bit der ersten Dezimalstelle darstellende Signale an diesen Ausgangsleitungen vorhanden usw.
Jede Gruppe von zehn an den Ausgangsleitungen des Umsetzers 42 gleichzeitig zur Verfügung stehenden Signalen wird nach ihrer Verarbeitung einem Parallel-Serien-Umsetzer 43 zugeführt, der den Schreibverstärker 41 mit diesen in ihrer vorherigen Reihenfolge um 1 Mikrosekunde voneinander getrennten und erneut zu speichernden zehn Signalen speist, so daß der Wandler 40 diese Signale entsprechend der Arbeitsweise des Rechners, entweder unverändert oder geändert, unter Beibehaltung ihrer vorherigen gegenseitigen Lage in die Verzögerungsleitung einschreibt. Die einfache Verzögerungsleitung LDR ist also in bezug auf den ihren Inhalt verarbeitenden Außenkreis einer Gruppe von, zehn parallelarbeitenden Verzögerungsleitungen gleichwertig, die je ein einfaches Register darstellen und je mit einer Ausgangsleitung LR, LM, LN, LT, LI, LE, LD, LQ, LU bzw. LZ sowie einer Eingangsleitung SR, SM, SN, ST, S1, SE, SD, SQ, SU bzw. SZ versehen sind.
Die versetzte Anordnung der Signale in der Verzögerungsleitung LDR läßt es zu, daß alle Register des Rechners in einer einfachen, mit einem einfachen Lesewandler und einem einfachen Schreibwandler versehenen einzigen Verzögerungsleitung enthalten sind, so daß die Endkosten des gesamten internen Speichers die Kosten für eine Verzögerungsleitung mit nur einem Register nicht übersteigen. Darüber hinaus ist es, da die Impuls-Wiederholungsfrequenz in der Verzögerungsleitung zehnfach größer ist als in den anderen Kreisen des Rechners, möglich, gleichzeitig eine gute Ausnutzung der Speicherkapazität der Verzögerungsleitung zu erreichen, während in den anderen Teilen des Rechners langsam arbeitende Schaltkreise verwendet und somit die Kosten für die Rechenanlage erheblich herabgesetzt werden.
Da die Verzögerungsleitungsspeicherung in ihrer Art zyklisch ist, wird der Betrieb des Rechners in aufeinanderfolgende Speicherzyklen aufgeteilt, wobei jeder Zyklus zweiundzwanzig Zeichenperioden C1 bis C22 enthält und jede Zeichenperiode in acht Bitperioden T 1 bis T 8 aufgeteilt ist.
Ein Taktpulsgenerator 44 erzeugt an den Ausgangsleitungen T 1 bis T B aufeinanderfolgende Taktimpulse, die, wie in dem Zeitdiagramm nach F i g. 3 gezeigt, je eine Bitperiode lang sind. Der Ausgangsanschluß T1 ist also während der gesamten ersten Bitperiode jeder der zweiundzwanzig Zeichenperioden erregt, wohingegen der Ausgangsanschluß T2 entsprechend während der gesamten zweiten Bitperiode jeder der zweiundzwanzig Zeichenperioden erregt ist usw.
Der Taktimpulsgenerator 44 ist, wie nachstehend noch näher erläutert, mit der Verzögerungsleitung LDR in der Weise synchronisiert, daß der Beginn der n-ten Gattungsbitperiode der m-ten Gattungszeichenperiode mit dem Zeitpunkt zusammenfällt, zu dem die zehn in der n-ten Binärstelle der m-ten Dezimalstelle der zehn Speicherregister eingelesenen zehn Bits an den Ausgangsleitungen des Serien-Parallel-Umsetzers 42 verfügbar zu werden beginnen. Diese Binärsignale werden für die gesamte Dauer der entsprechenden Bitperiode im Umsetzer 42 gespeichert. Während derselben Bitperiode werden die durch Verarbeiten der zehn aus der Verzögerungsleitung LDR entnommenen Bits erzeugten zehn Bits darstellenden Signale dem Parallel-Serien-Umsetzer 43 zugeführt und in die Verzögerungsleitung eingeschrieben.
Im einzelnen erzeugt der Taktimpulsgenerator 44 im Verlaufe jeder Bitperiode zehn ImpulseMl bis M 10 (F i g. 3). Der Impuls M 1 bestimmt die Lesezeit, d. h. den Zeitpunkt, zu dem der Serien-Parallel-Umsetzer 42 die zu der vorliegenden Bitperiode gehörenden Bits verfügbar zu machen beginnt, während der Impuls M 4 die Einschreibzeit, d. h. den Zeitpunkt angibt, zu dem die verarbeitenden Bits zum Einschreiben in die Verzögerungsleitung LDR dem Parallel-Serien-Umsetzer 43 zugeführt werden.
Der Taktimpulsgenerator 44 (F i g. l b) besitzt einen Oszillator 45, der im Betrieb einen Impulsverteiler 46 mit Impulsen von der Frequenz der Impulse M1 bis M10 speist, wobei ein durch diesen Impulsverteiler gespeister Frequenzteiler 47 zum Erzeugen der Taktimpulse T 1 bis T 8 eingerichtet ist.
Der Oszillator 45 ist nur in Betrieb, solange eine bistabile Schaltung A 10 (F i g. 6) erregt bleibt, die, wie nachstehend noch näher erläutert, durch in der Verzögerungsleitung LDR umlaufende Signale gesteuert wird.
Jede Dezimalstelle des Speichers LDR kann entweder ein Dezimalzeichen oder einen Befehl enthalten. Im einzelnen können die Register I und J, die als erstes bzw. zweites Programmregister bezeichnet sind, ein Programm speichern, das eine Folge von vierundvierzig in die zweiundzwanzig Dezimalstellen des Registers 1 bzw. J eingeschriebenen Befehlen enthält.
Die übrigen Register M, N, R, Z, U, Q, D, E sind normalerweise Datenregister, die je eine Zahl mit maximal zweiundzwanzig Dezimalstellen speichern können.
Jeder Befehl besteht aus acht jeweils in den Binärstellen T 1 bis T 8 einer bestimmten Dezimalstelle gespeicherten Bits B 1 bis B B. Die Bits B 5 bis B 8 stellen eine von sechzehn Operationen F1 bis F16 dar, während die Bits B 1 bis B 4 im allgemeinen die Adresse eines Operanden darstellen, mit dem diese Operation ausgeführt werden soll.
Jede Dezimalziffer wird entsprechend einem binärverschlüsselten Dezimalcode durch die vier Bits B 5, B 6, B7, B 8 dargestellt. In dem Verzögerungsleitungsspeicher LDR werden diese vier Bits in den letzten auftretenden vier Binärstellen T5, T6, T 7 bzw. T 8 einer bestimmten Dezimalstelle aufgezeichnet, während die verbleibenden vier Binärstellen zum Speichern bestimmter Markierungsbits verwendet werden. Im einzelnen wird in einer Dezimalstelle die Binärstelle T 4 zum Speichern eines Kommabits B 4 verwendet, das für die gesamte Ziffer einer Dezimalzahl mit Ausnahme der ersten Stelle nach dem Komma gleich »0« ist.
Die Binärstelle T3 wird zum Speichern eines Vorzeichenbits B 3 verwendet, das für alle Dezimalstellen einer positiven Zahl binär »0« und für alle Dezimalstellen einer negativen Zahl binär »L« ist. Die Binärstelle T2 wird zum Speichern eines Zeichen-Erkennungsbits B 2 verwendet, das in jeder durch eine Dezimalziffer einer Zahl besetzten Dezimalstelle binär »L« und in jeder (nicht dezimal Null bedeutenden) unbesetzten Dezimalstelle binär »0« ist.
Demzufolge erfordert eine vollständige und eindeutige Darstellung einer Dezimalziffer im Speicher LDR die sieben Binärstellen T2, T3, T4, T5, T6, T 7 und T 8 einer gegebenen Dezimalstelle.
Die verbleibende Binärstelle T1 wird zum Speichern eines Markierungsbits B 1 verwendet, dessen Bedeutung nicht unbedingt mit der in dieser Stelle gespeicherten Dezimalziffer in Beziehung zu stehen braucht.
In der nachfolgenden Beschriebung ist ein in einer Binärstelle a einer bestimmten Dezimalstelle eines Registers b gespeichertes Bit mit Bab bezeichnet, während das beim Entnehmen dieses Bits aus der Verzögerungsleitung erzielte Signal mit LBab bezeichnet ist.
Ein in der ersten Dezimalstelle C 1 des Registers R gespeichertes Bit B 1R = »L« wird am Anfang jedes Speicherzyklus zum Starten des Taktimpulsgenerators 44 verwendet; ein in der zweiundzwanzigsten Dezimalstelle C22 des Registers E gespeichertes Bit B IE = »L« wird zum Anhalten des Generators 44 verwendet; ein in der n-ten Dezimalstelle des Registers N gespeichertes Bit B 1N = »L« zeigt an, daß während der Durchführung eines Programms der nächstfolgend auszuführende Befehl der in dieser n-ten Dezimalstelle des Programmregisters I oder J gespeicherte Befehl ist; ein in der n-ten Dezimalstelle des Registers M gespeichertes Bit B 1M = »L« zeigt an, daß beim Eingeben einer Zahl über das Tastenfeld in das Register M die nächste eingegebene Dezimalziffer in der (n-1.) Dezimalstelle gespeichert werden soll; daß beim Eingeben eines Befehls über das Tastenfeld der nächstfolgende Befehl in der n-ten Dezimalstelle des Programmregisters I oder J gespeichert werden soll; daß beim Drucken einer in einem aus den Registern der Verzögerungsleitung ausgewählten beliebigen Register gespeicherten Zahl das nächste zu druckende Zeichen das in der n-ten Dezimalstelle dieses Registers gespeicherte Zeichen ist; daß beim Addieren von zwei Zahlen die Ziffer der in der n-ten Dezimalstelle des Registers N gespeicherten Summe noch durch Addieren einer Füllziffer, wie nachstehend noch näher erläutert, korrigiert werden muß. Ein in der n-ten Dezimalstelle des Registers U gespeichertes Bit B 1 U = »L« zeigt an, daß die Ausführung eines Programms beim n-ten Befehl aus dem Programmregister I oder J vor Beginn der Ausführung eines Unterprogramms unterbrochen worden ist. Deshalb werden die Markierungsbits B 1R, B'1 E zur Darstellung feststehender Bezugsstellen in den verschiedenen Registern (Anfang bzw. Ende) verwendet; die Markierungsbits B 1 N, B 1 M und B 1 U stellen verstellbare Bezugsstellen in den Registern dar. Die Bits B 1M werden bei Durchführung einer Addition außerdem dazu verwendet, für jede Dezimalstelle eine zu einer auf dieser Dezimalstelle durchgeführte oder durchzuführende Operation gehörende Information aufzuzeichnen.
Die Regenerierung sowie die Änderung und Verschiebung der Markierungsbits B 1 erfolgen mit Hilfe eines Markierungsbit-Steuerkreises 37.
Die Rechenanlage nach der Erfindung enthält außerdem einen Binäraddierer 72, der mit zwei Eingangsleitungen 1 und 2 versehen ist zur gleichzeitigen Aufnahme von zwei zu addierenden Bits, die an der Ausgangsleitung 3 das Summenbit erzeugen. Im ein- 1 zelnen enthält der Binäraddierer bei einer in. F i g. 4 dargestellten ersten Ausführungsform eine Binäraddierschaltung 48; die an die Ausgangsleitungen S und Rb die Binärsumme bzw. den Binärübertrag liefert, die durch das Addieren von zwei der Eingangsleitung 49 bzw. der Eingangsleitung 50 zugleich zugeführten Bits und des aus der Addition des nächstvorherigen Bitpaares entstehenden vorherigen Binärübertragbits erzeugt werden, wobei das vorherige Binärübertragbit in einem aus einem bistabilen Kreis bestehenden übertragsbitspeicherA 5 gespeichertwird. Die die beiden zu addierenden Bits darstellenden Signale dauern von dem Impuls M1 bis zu dem Impuls M10 der -entsprechenden Bitperiode, und die das Summenbit S und das übertragsbit Rb darstellenden Signale treten mit ihnen praktisch zugleich auf. Das vorherige übertragsbit wird in dem bistabilen Kreis A 5 vom Impuls M10 der nächstvorherigen Bitperiode bis zum Impuls M10 der jetzigen Bitperiode gespeichert.
Das neue übertragsbit wird in einen bistabilen Kreis A 4 übertragen, in dem es gespeichert wird, bis der Impuls M10 das übertragen des neuen übertragsbits in den bistabilen Kreis A 5 herbeiführt, wo es während der gesamten nächstfolgenden Bitperiode gespeichert wird, damit es während der Addition des nächstfolgenden Bitpaares zeitgerecht der Addierschaltung 48 zugeführt wird.
Die Eingangsleitung 1 des Binäraddierers 72 kann entweder unmittelbar über ein Verknüpfungsglied 52 oder über ein NICHT-Glied und ein Verknüpfungsglied 53 an die Eingangsleitung 49 der Addierschaltung 48 angeschlossen sein. Im. ersten Fall wird also jede Dezimalziffer unverändert in den Addierer gegeben, während im zweiten Fall, da die Ziffer in Binärverschlüsselung dargestellt ist, ihr Komplement zu 15 in den Addierer gelangt.
Die Verknüpfungsglieder 52 und 53 werden mit Hilfe eines Signals SOTT gesteuert, das von einem Vorzeichenbit Verarbeitungskreis erzeugt wird, der nachstehend noch näher beschrieben ist.
Die Ausgangsleitung S der Addierschaltung 48 kann an die Ausgangsleitung 3 des Addierers entweder über ein. Verknüpfungsglied 55 unmittelbar oder über ein Verknüpfungsglied 56 und ein NICHT-Glied 57 angeschlossen werden, das die Ergänzung der Dezimalziffer auf 15 erzeugt.
Eine bistabile Schaltung 58 wird über ein Verknüpfungsglied 59 durch jedes während der Bitperioden T 6 und T 7 an der Ausgangsleitung S der Addierschaltung 48 auftretende Bit gleich »L« erregt und über ein NICHT-Glied 61 und ein Verknüpfungsglied 60 durch jedes während der Bitperiode T8 an dieser Ausgangsleitung S auftretende Bit gleich »0« entregt.
Demzufolge zeigt die Beendigung der Addition von zwei Dezimalziffern während der h-ten Gattungszeichenperiode der Umstand, daß die bistabile Schaltung 58 nach der letzten Bitperiode T8 dieser Zeichenperiode erregt bleibt, an, daß die Summenziffer größer ist als neun. und kleiner als sechzehn, so daß ein Dezimalübertrag auf die nächstfolgende Dezimalstelle erfolgen muß. über ein Verknüpfungsglied 62 wird das das Vorhandensein dieses Dezimalübertrags anzeigende Ausgangssignal der bistabilen Schaltung 58 dem Übertragsspeicher A 5 zugeführt, der diesen Dezimalübertrag in der nächstfolgenden Zeichenperiode C (n+1) in. das Addierwerk 48 eingeben kann.
Ein Dezimalübertrag auf die nächstfolgende Dezimalstelle muß auch erfolgen, wenn im Verlaufe der Bitperiode T 8 der aktuellen Zeichenperiode C n ein Binärübertrag Rb 8 durch Addieren der beiden höchstwertigen Bits B 8 erzeugt wird, da dieser Binärübertrag anzeigt, daß die Summenziffer größer ist als 15. Die übertragung des Dezimalübertrags erfolgt in diesem Falle mit Hilfe der bistabilen Schaltungen A 4 und A 5 in der vorstehend beschriebenen Weise.
Demzufolge bedeutet in allen Fällen der Umstand, daß die bistabile Schaltung A 5 nach der letzten Bitperiode T 8 dieser Zeichenperiode C n erregt ist, daß ein Dezimalübertrag aus dieser Zeichenperiode Cn auf die nächste Zeichenperiode C(n+1) erfolgen muß.
Sofern diese Zeichenperiode Cn die Zeichenperiode ist, in der die letzte (und höchstwertige) Dezimalziffer der beiden zu addierenden Zahlen auftritt, wird dieser Dezimalübertrag über ein Verknüpfungsglied 63 in eine bistabile Schaltung RF eingespeichert. Demzufolge zeigt die bistabile Schaltung RF in erregtem Zustand an, daß ein sich aus der Addition der beiden höchstwertigen Dezimalziffern ergebender Endübertrag vorliegt.
Der Rechner ist außerdem mit einem Verschieberegister K (F i g. 1 a) mit acht Binärstellen K 1 bis K 8 versehen. Bei Aufnahme eines Verschiebeimpulses über den Anschluß 4 werden die in den Stellen K2 bis K8 gespeicherten Bits jeweils in die StufenKl bis K7 verschoben, während die dann in den Eingangsleitungen 5, 6, 7, 8, 9, 10, 11, 12, 13 vorhandenen Bits jeweils in die Stufen K l, K2, K3, K4, K5, K6, K7, K8 und nochmals K8 übertragen werden.
Die durch den Impulsverteiler 46 (F i g.1 b) erzeugten Impulse M4 werden als Schiebeimpulse für das Register K verwendet, das demzufolge während jeder Bitperiode einen Schiebeimpuls, d. h. während jeder Zeichenperiode acht Schiebeimpulse, aufnimmt. Der Inhalt jeder Stelle des Registers K bleibt vom Impuls M4 jeder Bitperiode bis zum Impuls M4 der nächstfolgenden Bitperiode unverändert. Ein der Eingangsleitung 13 des Registers K während einer bestimmten Bitperiode zugeführtes Bit ist also an der Ausgangsleitung 14 des Registers K nach acht Bitperioden, d. h. eine Zeichenperiode später, verfügbar, so daß unter diesen Bedingungen das Register K wie ein Verzögerungsleitungsabschnitt mit einer Länge von einer Zeichenperiode wirkt.
Durch Anschließen eines beliebigen Speicherregisters X an das Schieberegister K und Herstellen einer geschlossenen Schleife, während alle übrigen Register mit ihren Ausgängen zum Bilden einer geschlossenen Schleife an ihre jeweiligen Eingänge unmittelbar angeschlossen bleiben, wird das Register X in bezug auf die übrigen Register effektiv um eine Zeichenperiode verlängert. In diesem verlängerten Register X wird die aus der Verzögerungsleitung zugleich mit der n-ten Dezimalstelle der übrigen Speicherregister, d. h. während der n-ten Zeichenperiode seit Entnahme des den Taktimpulsgenerator 44 startenden Bits B1 R, entnommene Stelle als die n-te Dezimalstelle bezeichnet. Demzufolge wird der Inhalt des Registers X während jedes Speicherzyklus um eine Dezimalstelle verschoben, d. h. in bezug auf die anderen Register um eine Zeichenperiode verzögert.
Das Register K kann auf Grund seiner Fähigkeit, als Verzögerungsleitung zu wirken, gemäß den auf S.198 des Werkes »Arithmetic Operations in Digital Computers« von R. K. Richard, 1955, dargelegten Grundsätzen außerdem als Zähler verwendet werden. Im einzelnen ist dieser Zähler, sofern seine Eingangsleitung 13 (F i g. 1 a) und seine Ausgangsleitung 14 an die Ausgangsleitung 3 bzw. an die Eingangsleitung 1 des Binäraddierers 72 angeschlossen sind, während die Eingangsleitung 2 des Addierers kein Signal aufnimmt, in der Lage, aufeinanderfolgende Zählimpulse zu zählen, die der bistabilen übertragsspeichervorrichtung A 5 entsprechend dem nachfolgenden Kriterium zugeführt werden. Indem die in dem Register K enthaltenen acht Bits als eine Binärzahl mit acht Binärstellen angesehen werden, kann der bistabilen Schaltung A 5 ein Zählimpuls zugeführt werden, sobald die niedrigstwertige Binärstelle über die Ausgangsleitung 14 aus dem Register K entnommen wird. Demzufolge sind die Zählimpulse zeitlich um eine Zeichenperiode oder ein Mehrfaches von ihr voneinander getrennt.
Außerdem kann das Register K als Pufferspeicher zum vorübergehenden Speichern einer Dezimalziffer oder des Adressenteils eines Befehls oder des Funktionsteils eines durch eine Druckeinheit 21 zu drukkenden Befehls wirken.
Beim übertragen von Daten oder Befehlen vom Tastenfeld 22 in den Verzögerungsleitungsspeicher LDR kann das Register K außerdem als Parallel-Serien-Umsetzer wirken.
Die Rechenanlage nach der Erfindung besitzt außerdem ein Befehlsregister 16 (F i g. 1 b) mit acht Binärstellen 11 bis 18 zum Speichern der jeweiligen Bits B 1 bis B 8 eines Befehls.
Die die Adressenbits B 1 bis B 4 dieses Befehls enthaltenden ersten vier Stufen I1 bis 14 speisen einen Adressendecoder 17 mit acht Ausgangsleitungen Y 1 bis Y8, von denen je eine einem der acht adressierbaren Speicherregister entspricht und die erregt sind, wenn die Kombination der vier genannten Bits die Adresse dieses Registers darstellt. Die Adresse des Registers M wird durch vier Bits mit binär »0« dargestellt, so daß das Register M automatisch adressiert ist, wenn nicht ausdrücklich eine Adresse gegeben wird. Die die Funktionsbits B 5 bis B 8 eines Befehls enthaltenden übrigen vier Stellen I5 bis 18 speisen einen Funktionsdecoder 18 mit den Ausgängen F1 bis F16, die jeweils durch eine entsprechende Kombination der Bits B 5 bis B 8, die eine bestimmte Funktion darstellt, erregt sind.
Außerdem können die Ausgänge der Stellen 11 bis 14 und die Ausgangsleitungen der Stellen 15 bis 18 über das Verknüpfungsglied 19 bzw. das Verknüpfungsglied 20 an die Eingangsleitungen der jeweiligen Stellen K5 bis K8 des Registers K (Fig. 1 a) angeschlossen werden, um die in diesen Stellen gespeicherte Adresse bzw. die Funktion auszudrucken.
Ein Schaltkreis 36 (F i g.1 a und 9 a) ist vorgesehen, um entsprechend verschiedenen, nachstehend näher spezifizierten Mustern die zehn Speicherregister, den Binäraddierer 72, das Schieberegister K und das Befehlsregister 16 wahlweise untereinander zum Steuern der übertragung von Daten und Befehlen in die und aus den verschiedenen Teilen der Rechenanlage zu verbinden. Der Schaltkreis 36 besteht aus einer Diodenmatrix oder einer Matrix aus Transistor-NOR-Verknüpfungsgliedern oder aus irgendeiner anderen, keine Speichereigenschaften aufweisenden gleichwertigen Schaltvorrichtung.
Außerdem wird durch den Schaltkreis 36 die Auswahl der Speicherregister entsprechend der durch den Decoder 17 angezeigten aktuellen Adresse vorgenommen. Das- Tastenfeld 22 (F i g. 1 b und 8) zum Eingeben der Daten und der Befehle und zur Steuerung der verschiedenen Funktionen des Rechners enthält ein Zifferntastenfeld 65 mit zehn Zifferntasten 0 bis 9, die dazu dienen, über das Pufferregister K Zahlen in das Speicherregister M einzuspeichern, wobei gemäß einer bevorzugten Ausführungsform das Register M das vom Zifferntastenfeld aus einzig zugängliche Speicherregister ist. Das Tastenfeld 22 enthält außerdem ein Adressentastenfeld 68, das mit Tasten versehen ist, die je die Wahl eines entsprechenden Registers des VerzögerungslcitungsspeichersLDRsteuern.
Das Tastenfeld 22 enthält außerdem ein Funktionstastenfeld 69 mit Tasten, die jeweils dem Funktionsteil eines der Befehle entsprechen, die der Rechner ausführen kann.
Die drei Tastenfelder 65, 68 und 69 steuern einen Codierer, der an vier Leitungen H1, H2, H3, H4 vier Binärsignale erzeugt, die entweder die vier Bits einer auf dem Tastenfeld 65 eingestellten Dezimalziffer oder die vier Bits einer auf dem Tastenfeld 68 eingestellten Adresse oder die vier Bits einer auf dem Tastenfeld 69 eingestellten Funktion darstellen, wobei der Codierer außerdem eine Ausgangsleitung G1 oder G2 oder G3 erregen kann, um anzuzeigen, ob das Tastenfeld 65 oder das Tastenfeld 68 bzw. das Tastenfeld 69 betätigt worden ist.
Eine Kommataste 67 und eine Taste 66 für ein negatives algebraisches Vorzeichen erzeugen bei ihrer Betätigung unmittelbar ein Binärsignal in der Leitung V bzw. SN.
Einige der von der Rechenanlage ausführbaren Befehle sind nachstehend aufgeführt, wobei der Buchstabe Y das entsprechend der im Befehlsregister 16 festgehaltenen Adresse gewählte Register bedeutet: F6 Übertragen nach N: Übertragen des Inhalts des gewählten Registers in das. Register N, d. h. Y-> N. F7 Austausch: Übertragen des Inhalts des gewählten Registers in das Register N und umgekehrt, d. h. Y f N.
F8 Drucken: Ausdrucken des Inhalts des gewählten Registers Y.
F9 Drucken und Löschen: Ausdrucken des Inhalts des gewählten Registers Y und Löschen des Inhalts.
F I0 Programmstop: Anhaltender automatischen Ausführung des Programms und warten, bis der Benutzer Daten über das Tastenfeld eingibt; diese Daten in das gewählte Register Y einspeichern (danach können entweder die automatische Programmausführung oder der Handbetrieb fortgesetzt werden).
F 11 Auszug aus dem Register I eines der ersten durch die in dem vorliegenden Befehl enthaltenen Adresse spezifierten ersten acht Zeichen und Übertragen dieses Zeichens in das Register M.
F12 Sprung auf den in. dem vorliegenden Befehl spezifizierten Programmbefehl, unbedingt, F13 Sprung, bedingt. F1 - -Addition: Übertragen der in dem gewählten Register Y gespeicherten Zahl in das Register M, dann Addieren des Inhalts des Registers M zu dem Inhalt des Registers N und Speichern des Ergebnisses in dem Register N, d. h. symbolisch: Y-->M; (N+M) -> N. F2 Subtraktion: Entsprechend Y-->M; (N-M)-->N.
F 3 Multiplikation: Y-> M; (N-M)->N. F4 Division: Y-> M; (N : M) ->. N.
F5 Übertragen aus M: Übertragen des. Inhalts des Registers M in das gewählte Register, d. h. M->. Y. Die Rechenanlage läßt sich wahlweise so einstellen, daß sie nach drei Arten, und zwar »von Hand«, »automatisch« und »Programmeinspeicherung« in Abhängigkeit davon, ob ein Schalter 23 mit drei Stellungen ein Signal PM, PA oder IP erzeugt, arbeitet.
Alle vorerwähnten Befehle können bei automatischem Betrieb ausgeführt werden; die ersten neun Befehle können auch bei Handbetrieb ausgeführt werden.
Während des Programmeinspeicherungsbetriebes, bei dem das Signal 1P auftritt, sind das Adressentastenfeld 68 und das Funktionstastenfeld 69 zum Eingeben der Programmbefehle in die Programmregister I und J über das Pufferregister K betätigbar. Zu diesem Zweck können die Ausgänge Hl bis H4 des Codierers über das Verknüpfungsglied 24 jeweils an die Eingänge 8 bis 11 des- Registers K angeschlossen werden. Während dieser Zeit ist das Tastenfeld 65 blockiert: Während des automatischen Betriebes, bei dem das vorher in den Speicher LDR geschriebene Programm ausgeführt wird, sind das Adressentastenfeld und das Funktionstastenfeld gesperrt.
Der automatische Betrieb besteht aus einer Folge von Befehl-Substituierphasen und Befehl-Ausführphasen. Im einzelnen wird während einer Substituierphase ein Befehl aus dem Programmspeicher I, J gelesen und in das Befehlsregister 16 übertragen. Auf diese Phase folgt automatisch eine Ausführungsphase; in der der Rechner unter Steuerung durch den statisierten Befehl diesen Befehl ausführt. Auf diese Ausführungsphase folgt automatisch eine Substituierphase für den nächstfolgenden Befehl, der gelesen und an Stelle des vorherigen Befehls statisiert wird. Solange in dem Befehlsregister 16 ein Befehl statisiert wird, bleibt das durch den Adressenteil des Befehls spezifizierte Register des Datenspeichers fortlaufend angesteuert, wobei der Decoder 18 ununterbrochen das dem Funktionsteil des Befehls entsprechende Funküonssignal erzeugt. Während des automatischen Betriebes ist normalerweise auch das Zifferntastenfeld gesperrt, da die Rechenanlage mit den zuvor in. den Speicher eingespeicherten Daten arbeitet. Dieses Tastenfeld wird nur dann betätigt, wenn der zur Zeit statisierte Programmbefehl der Haltebefehl F10 ist. Dieser Befehl läßt die Verarbeitung von mehr Daten zu, als sie der Speicher der Rechenanlage aufnehmen kann.
Beim Handbetrieb sind das Zifferntastenfeld, das Adressentastenfeld und das Funktionstastenfeld frei. Im einzelnen können gemäß dieser Betriebsart das Adressentastenfeld und das Funktionstastenfeld vom Benutzer so verwendet werden, da:ß der Rechner eine Folge von Operationen ausführt, wie sie einer behebigen, auch während des automatischen Betriebs ausführbaren Folge entspricht. Zu diesem Zweck gibt der Benutzer über das Tastenfeld eine Adresse und eine Funktion ein, die demzufolge genau wie während einer Befehl-Substituierphase bei automatischem Betrieb über das Verknüpfungsglied 70 bzw. 71 im Befehlsregister 16 festgehalten werden. Darüber hinaus wird durch Eingeben dieses Befehls (Adresse und Funktion) über das Tastenfeld automatisch eine Befehl-Ausführphase eingeleitet, um den eingegebenen Befehl in einer der Ausführungsphase des automatischen Betriebs entsprechenden Weise auszuführen. Nach Beendigung dieser Befehl-Ausführphase stoppt der Rechner und wartet auf einen neuen, durch den Benutzer über das Tastenfeld eingegebenen Befehl.
Wievorstehenderwähnt,wirddaszumAufnehmender über das Tastenfeld eingegebenen Daten spezialisierte RegisterM, sofern keine Adressentaste betätigt wird, automatisch adressiert. Demzufolge braucht derBenutzer,wenn erüber dasTastenfeld einen der denvier arithmetischen Grundoperationen entsprechenden Befehle F1, F2, F3, F4 eingibt, das Adressentastenfeld auch nicht zu betätigen, sondern kann statt dessen eine Zahl über das Zifferntastenfeld eingeben. In diesem Falle wird die betreffende Operation automatisch nach der eingegebenen Zahl ausgeführt. Demzufolge kann während des Handbetriebes jede beliebige der in dem Funktionstastenfeld 69 niedergedrückten Tasten entsprechende arithmetische Operation entweder mit einer vorher über das Zifferntastenfeld 65 in das Register M eingegebenen Zahl oder mit einer in einem mit Hilfe des Adressentastenfeldes gewählten Register gespeicherten Zahl ausgeführt werden.
Während des automatischen Betriebes werden die in den Befehlen spezifizierten Funktionen mit den vorher in den Speicher eingespeicherten Daten ausgeführt. Vor dem Setzen eines Schalters A UT zum Starten der automatischen Programmausführung kann der Benutzer, nachdem er die Rechenanlage auf Handbetrieb eingestellt hat, jede dieser Ausgangsdaten eingeben, indem er zunächst die Daten über das Zifferntastenfeld in das Register M eingibt, dann die Adressentaste niederdrückt, die dem Register entspricht, in dem die Daten gespeichert werden sollen, und dann die dem Übertragungsbefehl F5 entsprechende Funktionstaste niederdrückt.
Die Rechenanlage nach der Erfindung enthält außerdem eine Gruppe bistabiler Schaltungen, die in F i g. 1 b kollektiv mit 25 bezeichnet und in F i g. 6 im einzelnen dargestellt sind. Diese bistabilen Schaltungen werden unter anderem zum Speichern innerer Zustände des Rechners verwendet, wobei die diese Zustände definierenden Signale dieser bistabilen Schaltungen in F i g. 1 a und 1 b gemeinsam mit A bezeichnet sind.
Im einzelnen wird die bistabile Schaltung A 0 (F i g. 6) während jedes Speicherzyklus beim Entnehmen der ersten ein Ziffernanzeigebit B 2 gleich binär »L« speichernden Binärstelle T 2 aus dem Register M erregt, worauf sie beim Entnehmen der ein Ziffernanzeigebit B 2 gleich binär »0« speichernden ersten Binärstelle T 2 .entregt wird, so daß die bistabile Schaltung A 0 während des gesamten, beim Entnehmen der in dem Register M gespeicherten Zahl verstreichenden Zeitintervalls erregt bleibt. Mit anderen Worten zeigt die bistabile Schaltung A 0 in jedem Speicherzyklus die Länge und die Lage der in dem Register M gespeicherten Zahl an. Gemäß einem Merkmal der Erfindung sind diese Länge und diese Lage frei veränderbar.
Die bistabilen Schaltungen A 1 und A 2 sind in der Lage, eine entsprechende Anzeige der Länge und der i Lage der in dem Register N bzw. Y gespeicherten Zahl zu geben, wobei Y das aktuell adressierte und gewählte Register bezeichnet. Zu diesem Zweck werden die bistabilen Schaltungen A 1 und A 2 durch den Ausgang ZN des Registers N bzw. durch den Ausgang L des gewählten Registers Y gesteuert. Die Ausgänge der bistabilen Schaltungen A 0 und A 1 werden so kombiniert, daß sie ein Signal A 0l erzeugen, das während jedes Speicherzyklus von der Entnahmezeit der ersten Dezimalziffer der Zahlen in M und N bis zur Entnahmezeit der zuletzt auftretenden Dezimalziffer dieser Zahlen andauert.
Die bistabile Schaltung A 3 wird normalerweise zum Identifizieren einer bestimmten Ziffernperiode verwendet, während der eine bestimmte Operation durchgeführt werden soll, wobei diese Identifizierung dadurch erzielt wird, daß die bistabile Schaltung während der genannten Ziffernperiode erregt und während der anderen Ziffernperioden entregt bleibt.
Die bistabile Schaltung A 7 wird normalerweise zum Identifizieren eines bestimmten Speicherzyklus oder eines Teiles davon während des Betriebes der Eingabe- und Ausgabeinheiten der Rechenanlage verwendet.
Die bistabilen Schaltungen A 6, A 8, A 9 werden zum Identifizieren von bestimmten Zuständen während der Ausführung bestimmter Befehle verwendet.
Die Funktion anderer bistabiler Schaltungen der Gruppe 25 ist weiter unten beschrieben.
Die Rechenanlage ist außerdem mit einer Folgesteuereinheit 26 (F i g.1 b) mit einer Gruppe bistabiler Zustandsanzeigeschaltungen P 1 bis P n versehen, die einzeln erregt werden, so daß sich der Rechner jederzeit in einem bestimmten, einer der aktuell erregten bistabilen Schaltungen P 1 bis P n entsprechenden Zustand befindet. Während des Betriebes geht der Rechner durch eine Folge von Zuständen, wobei er in jedem Zustand bestimmte Grundoperationen ausführt. Die Folge dieser Zustände wird durch eine logische Schaltung 27 bestimmt. Im einzelnen bestimmt die Schaltung 27 auf Grund des durch die bistabilen Schaltungen P 1 bis P n über die Leitung P angezeigten augenblicklichen Zustandes der Rechenanlage, des zur Zeit im Befehlsregister 16 gespeicherten und durch den Decoder 18 über die Leitung F angezeigten Befehls und der durch die Gruppe von bistabilen Zustands-Festhalteschaltungen 25 über die Leitung A angezeigten aktuellen inneren Zustände der Rechenanlage, welcher Zustand folgen muß, und gibt eine Anzeige dieser Entscheidung durch Erregen des diesem Zustand entsprechenden Ausgangs 28. Darauf erzeugt eine Taktgeberschaltung 29 einen Zustandswechselimpuls MG, so daß eine der bistabilen Schaltungen P 1 bis P n entsprechend dem nächstfolgenden Zustand über das dem Ausgang 28 entsprechende Verknüpfungsglied 30 erregt wird, während alle verbleibenden bistabilen Zustands-Anzeigeschaltungen der Gruppe P 1 bis P n entregt sind.
Eingeben einer Zahl in den Speicher über das Tastenfeld Auf den Zustand P 21 folgt der Zustand P 0, in dem die Daten über das Tastenfeld in den Speicher eingegeben werden können. Im Zustand P 0 verbindet der Schaltkreis 36 (F i g. l a) das Speicherregister M ständig mit dem Schieberegister K, wodurch eine geschlossene Schleife gebildet wird, die das Register M um eine Zeichenperiode verlängert. Währenddessen sind alle übrigen Speicherregister mit ihrem Ausgang unmittelbar an ihren eigenen Eingang angeschlossen, um so eine geschlossene Schleife zu bilden. Ihr Inhalt wird dadurch fortlaufend wiedergewonnen und bleibt so, während der nachfolgenden Speicherzyklen unverändert. Auch die Märkierungsbits B 1 dieser verbleibenden Register werden über den Steuerkreis 37 fortlaufend wiedergewonnen, so daß der gesamte Inhalt aller Register außer dem Register M während des Zustandes P 0 unverändert bleibt.
Der Zustandswechselimpuls MG, der das Umschalten des Rechners aus dem Zustand P21 in den Zustand P 0 herbeiführt, stellt die bistabile Schaltung A 40 auf ihren Ausgangszustand zurück. Der Benutzer betätigt entweder die Minuszeichentaste 66 oder keine Taste, je nachdem, ob die einzugebende Zahl negativ oder positiv ist. Im ersten Fall bewirkt das durch die betätigte Taste erzeugte Signal SN, daß über ein Verknüpfungsglied 76 ein Minuszeichenbit B 3 = »L« in die dritte Binärstelle aller Dezimalstellen des Registers M geschrieben wird. Darauf betätigt der Benutzer die der einzugebenden ersten Dezimalziffer entsprechende Zifferntaste. Dadurch erzeugen die dem Tastenfeld 22 zugeordneten elektrischen Kontakte die vier diese Dezimalziffer darstellenden BinärsignaleHl, H2, H3, H4 und ein. Signal G1, das anzeigt, daß diese vier Signale zu einem über das Zifferntastenfeld 65 eingegebenen Ziffernzeichen gehören. Die Dauer dieses durch das Tastenfeld erzeugten gesamten Signals beträgt mehr als einen Speicherzyklus.
Die Vorderkante des Signals G1 erregt die bistabile Schaltung A7 (F i g. 6). Zu einem entweder vor oder nach dieser Vorderkante auftretenden Zeitpunkt startet das in der Verzögerungsleitung umlaufende Synchronisierungsbit B 1 R den Taktimpulsgenerator 44 (F i g. 1 b). Während des ersten durch den Generator 44 nach dem Erregen der bistabilen Vorrichtung A 7 erzeugten Taktimpulses T 1 bewirkt der Impuls M4 durch öffnen des Verknüpfungsgliedes 24 (F i g. 1 a), daß die Bits H 1, H2, H 3, H4 und G 1 vom Tastenfeld 22 aus in die Stellen K4, K5, K6, K7 und K1 des Registers K übertragen werden. Da das Niederdrücken der Taste auf dem Tastenfeld 22 nicht mit dem Taktimpulsgenerator 44 synchronisiert ist, kann der erste Taktimpuls T1 mit der ersten Bitperiode irgendeiner Zeichenperiode C (n+ 1) der zweiundzwanzig Zeichenperioden des gerade aktuellen Speicherzyklus zusammenfallen. Bei Beginn des Taktimpulses T1 enthalten die Stellen K1 bis K8 des Registers K die Binärstellen B 1 bis B B der n-ten Dezimalstelle des Registers M. Bei dem Impuls M4 dieser Bitperiode T 1 werden die Bits der Binärstellen B 2 bis B 8 der n-ten Dezimalstelle und das Bit der ersten Binärstelle B 1 der nächstfolgenden Dezimalstelle C (n+ 1) in die entsprechenden Stellen K 1 bis K 8 des Registers K übertragen. Bei dem gleichen Impuls M4 werden die Bits H1, H2, H3, H4 und G1 aus dem Tastenfeld 22 in das Register K eingegeben. Dadurch werden diese Bits auf die Binärstellen B 5, B 6, B 7; B 8 bzw. B 2 der n-ten Dezimalstelle C n des Registers M geschrieben, von denen die vier erstgenannten Bits die eingegebene Ziffer darstellen und das fünfte Bit das Ziffern-Anzeigebit ist. Wie vorstehend erklärt, ist die Binärstelle B 3 bereits durch ein. Vorzeichenbit besetzt worden.
Die über das Tastenfeld eingegebene erste Ziffer wird also ungezielt in irgendeine n-te Dezimalstelle eingegeben, die die erste Dezimalstelle ist, die nach der Betätigung der entsprechenden Taste zuerst den Lesewandler 38 und den Schreibwandler 40 erreicht.
Außerdem wird beim Impuls M4 der ersten Bitperiode P 1 der Zeichenperiode C (n+ 1) der Ausgang SM des Markierungsbit-Steuerkreises 37 erregt, da der Ausgang des Verknüpfungsgliedes 78 erregt ist. Demzufolge wird ein Markierungsbit BIM=»L« in die erste Binärstelle dieser n-ten Dezimalstelle des Registers M unmittelbar vor der aus dem Tastenfeld eingegebenen Ziffer eingeschrieben. Darüber hinaus erregt der Taktimpuls T 1 die bistabile Schaltung A 3, die danach durch den nächstfolgenden Impuls T 1 entregt wird und somit nur während dieser (n +1) Zeichenperiode erregt bleibt, um die Zeichenperiode anzuzeigen, während der die auf dem Tastenfeld eingestellte Ziffer in das Register M eingegeben wird.
Der Taktimpuls T2 der Zeichenperiode C (n+ l) entregt die bistabile Schaltung A 7, um zu verhindern, daß die Ziffer im nächstfolgenden Zyklus nochmals in das Register M eingegeben wird, so daß diese Ziffer trotz der Tatsache, daß die entsprechende Taste länger als ein Speicherzyklus niedergedrückt bleibt, nur einmal in das Register M eingegeben wird. Die Aufgabe der bistabilen Schaltung A 7 besteht in diesem Falle also darin, beim Eingeben einer Ziffer über das Tastenfeld den ersten Speicherzyklus von den nachfolgenden Speicherzyklen zu unterscheiden. Außerdem erregt derselbe Taktimpuls T2 die bistabile Schaltung A 40, die also auch während des Einstellens der nächsten Ziffern auf dem Tastenfeld erregt bleibt, um die zuerst eingestellten Ziffern von den nachfolgenden zu unterscheiden. Dies geschieht deshalb, weil die erste eingegebene Ziffer ungezielt in eine Dezimalstelle des Register M eingeschrieben wird, während die nachfolgenden Ziffern dann anschließend und nacheinander in aufeinanderfolgende Dezimalstellen des Registers M geschrieben werden müssen. Der Zweck der bistabilen Schaltung A 40 liegt in der Bestimmung dieses Unterschiedes bei der Zifferneingabe. Die erste eingegebene Ziffer läuft während der nachfolgenden Speicherzyklen in den Registern M und K um, die, wie vorstehend beschrieben, zu einer Schleife miteinander verbunden sind. Der Markierungsbit-Steuerkreis 37 bewirkt, daß auch die Markierungsbits B1M durch das Schieberegister gestuft werden, da sie vom Ausgang LM des Registers M auf den Eingang 13 des Registers K übertragen werden, da an Stelle des Verknüpfungsgliedes 80 das Verknüpfungsglied 79 geöffnet ist. Das Bit B1M = »L« bleibt in der durch die erste eingegebene Ziffer besetzten n-ten Dezimalstelle aufgezeichnet, während es in der ersten Binärstelle der übrigen Dezimalstellen des Registers M weiterhin B1 M= »0« bleibt.
Darauf wird die zweite Dezimalziffer der einzugebenden Zahl auf dem Tastenfeld eingestellt, wodurch wiederum die die Ziffer darstellenden Binärsignale Hl, H2, H3, H4 und das Signal G1 länger als ein Speicherzyklus erzeugt werden.
Wie bei der ersten eingegebenen Ziffer erregt die Vorderkante des Signals G1 die bistabile Schaltung A 7. Beim Entnehmen des in der n-ten Dezimalstelle des Registers M, d. h. in der durch die zuerst eingegebene Ziffer besetzten Stelle, aufgezeichneten Markierungsbits B IM= »L« wird die bistabile Schaltung A 3 erregt. Die bistabile Schaltung A 3 wird danach durch den nächstfolgenden Taktimpuls T1 entregt, so daß sie nur während der n-ten Zeichenperiode erregt bleibt, die beim Entnehmen dieses Markierungsbits B 1 M = »L« aus der Verzögerungsleitung LDR beginnt. Beim Entnehmen dieses Bits B 1 M = »L«, das am Anfang der n-ten Dezimalstelle des Registers M steht, befindet sich die (n-1.) Dezimalstelle im Register K, während die (n-2.) Dezimalstelle gerade wieder in das Register M, d. h. am Beginn der Verzögerungsleitung, eingeschrieben worden ist.
Beim Entnehmen dieses Markierungsbits B1M führt der Impuls M4 durch öffnen des Verknüpfungsgliedes24 das Erbertragen der BinärsignaleHl, H2, H3, H 4 und G 1 vom Zifferntastenfeld 65 in die Stellen K4, K5, K6, K7 bzw. K1 des Registers K herbei.
Außerdem wird in dem Markierungsbit-Steuerkreis 37 (F i g. l a) das aus der n-ten Dezimalstelle des Registers M entnommene Bit B1M = »L« über das durch die bistabile Schaltung A 3 geöffnete Verknüpfungsglied unmittelbar auf den Ausgang SM übertragen, statt schrittweise durch das Register K geführt zu werden.
Das Markierungsbit B1M = »L« wird also in der (n-1.) Dezimalstelle aufgezeichnet, und zwar ebenso wie die zweite auf dem Tastenfeld eingestellte Ziffer auch in diese (n-1.) Stelle geschrieben wird, d. h. in die der Stelle der ersten Ziffer vorangehenden Stelle.
Das Markierungsbit BIM = »L« wird also aus der n-ten Dezimalstelle in die (n - 1.) Dezimalstelle verschoben, so daß es jederzeit bei Beginn der zuletzt eingegebenen Ziffer wieder an seine Stelle gebracht werden kann.
Die bistabile Schaltung A 7 wird durch den nach dem Entnehmen des ersten Markierungsbits B1M auftretenden ersten Taktimpuls T2 entregt. Dadurch wird während der nachfolgenden Speicherzyklen die Wiederholung des Übertragungsvorganges von dem Tastenfeld in das Register K für die auf dem Tastenfeld eingestellte Ziffer verhindert, und die erste und zweite Ziffer laufen einschließlich des derzeitig der zweiten Ziffer zugeordneten Markierungsbits B1M = »L« in der durch die Register K und M ge- bildeten geschlossenen Schleife um.
Entsprechend werden die nachfolgenden Ziffern der Zahl auf dem Tastenfeld eingestellt und in das Register M eingegeben. Im allgemeinen wird jede neu eingegebene Ziffer in die der Stelle der zuletzt eingegebenen Ziffer vorangehende Dezimalstelle geschrieben, wobei berücksichtigt wird, daß die Ziffer zwar beginnend mit der höchstwertigen eingegebenen, aber beginnend mit der niedrigstwertigen aus der Verzögerungsleitung entnommen und verarbeitet wird.
Außerdem wird jedesmal, wenn eine neue Ziffer über das Tastenfeld eingegeben wird, das Markierungsbit B1M = »L« von der zuletzt eingegebenen Ziffer verschoben. Damit ist es möglich, die Dezimalstelle mit der zuletzt eingegebenen Ziffer zu erkennen.
In dieser Phase des Betriebes der Rechenanlage kann infolge der Verwendung verschiebbarer Markierungsbit auf eine Ziffern-Zählvorrichtung verzichtet werden. Außerdem kann der Benutzer im Gegensatz zu den meisten bekannten Rechenanlagen auf dem Tastenfeld jede beliebige Zahl einstellen, ohne sich um ihre Ausrichtung zu kümmern.
Zum Eingeben des Dezimalzeichens, des Kommas, betätigt der Benutzer nach der Eingabe der Einerziffer die Taste 67, so das ein Signal V mit einer Dauer von einigen Speicherzyklen erzeugt wird. Da das Ziffernanzeigesignal G 1 nicht vorhanden ist, ist die bistabile Schaltung A 7 und folglich auch die bistabile Schaltung A 3 nicht erregt, so daß das das Tastenfeld mit dem Register K verbindende Verknüpfungsglied 24 geschlossen bleibt und der Mechanismus zum Verschieben des Markierungsbits B 1M = »L« auf die nächstfolgende Dezimalstelle unwirksam ist.
Beim Lesen des der Einerziffer, die jetzt die zuletzt eingegebene Ziffer ist, zugeordneten Bits B IM= »L« aus dem Speicher LDR wird eine bistabile Schaltung A 80 erregt. Die bistabile Schaltung A 80 wird anschließend durch den nächstfolgenden Taktimpuls T 1 entregt, so daß bei der Annahme, daß diese Ziffer in eine bestimmte Dezimalstelle Cm des Registers M eingegeben worden ist, die bistabile Schaltung A 80 während der gesamten Zeichenperiode Cm erregt bleibt. Demzufolge wird während der vierten Bitperiode T 4 dieser Zeichenperiode Cm ein Komma-Anzeigebit B 4 = »L« über ein Verknüpfungsglied 81 in die Stelle K 8 des Registers K eingegeben. Dieses Komma-Anzeigebit wird also in die durch die Einerziffer besetzte Binärstelle T4 der Dezimalstelle geschrieben.
Wenn der Benutzer im Zustand P0 statt einer Zahl auf dem Tastenfeld 65 eine Adresse auf dem Tastenfeld 68 einstellt, so daß an Stelle des Signals G1 das Signal G2 erzeugt wird, werden die in diesem Falle diese Adresse darstellenden vier Bits H1, H2, H3, H4 über das Verknüpfungsglied 70 in die Stellen 11, 12, 13, 14 des Befehlsregisters 16 übertragen. Der Rechner nimmt damit über den Decoder 17 die Adresse des gewählten Registers, d. h. eine der Adressen Y1 bis Y8, auf.
Bei Handbetrieb folgt im Zustand PO auf das Eingeben einer Zahl und die Auswahl eines Registers stets das Eingeben einer Funktion über das Funktionstastenfeld 69. Die Betätigung des Tastenfeldes 69 erzeugt ein Signal G3, so daß die die eingestellte Funktion darstellenden vier Bits H 1, H 2, H 3, H 4 über ein Verknüpfungsglied 71 in die jeweiligen Stellen 15, 16, 17, 18 des Befehlsregisters 16 übertragen werden. über den Decoder 19 wird so dem Rechner eine auf dem Tastenfeld eingestellte Funktion F1 bis F16 angezeigt. Außerdem erregt die Vorderkante des Signals G3 ohne Rücksicht auf die Funktion eine bistabile Schaltung A 6, so daß in dem Zustandswechsel-Taktsteuerkreis 29 die Vorderkante des bei Beginn des nächstfolgenden Speicherzyklus beim Anlaufen des Taktimpulsgenerators 44 erzeugten Signals A 10 über ein Verknüpfungsglied 83 ein Zustandswechselimpuls MG erzeugt, der bewirkt, daß der Rechner auf den nächstfolgenden Zustand umschaltet, der entsprechend dem besonderen, auf dem Tastenfeld eingestellten und im Befehlsregister 16 festgehaltenen aktuellen Befehl bestimmt wird. Dasselbe Signal MG entregt die bistabile Schaltung A 6, die somit das unnötige Erzeugen weiterer Zustandswechselimpulse MG in den folgenden Speicherzyklen während des Signals G3 durch den Steuerkreis 29 verhindert. In dem nächstfolgenden Zustand führt die Rechenanlage den auf dem Tastenfeld eingestellten Befehl aus.
Eingeben eines Programms über das Tastenfeld Nachdem der Benutzer den Schalter 23 so gesetzt hat, daß das Signal 1P (»Programmeingabe«) erzeugt wird, stellt er auf dem Adressentastenfeld 68 und auf dem Funktionstastenfeld 69 die aufeinanderfolgenden Befehle des einzugebenden Programms ein.
Da das Eingeben eines Programms über das Tastenfeld in die -Programmregister 1 und J des Speichers dem Eingeben von Daten über das Tastenfeld in das Register M entspricht, ein Vorgang also, der bereits vorstehend beschrieben wurde, ist eine weitere Beschreibung für den Fachmann offensichtlich nicht erforderlich.
Nach der Eingabe des Programms in den Speicher kann der Benutzer durch Setzen eines Schalters AUT die automatische Ausführung dieses Programms anlaufen lassen.
Programmkarte Gemäß einer Ausführungsform der Erfindung ist die Rechenanlage mit einer Vorrichtung zum Aufzeichnen und Lesen von Daten und Befehlen auf und von Zeichnungsträger, beispielsweise Magnetkarten, versehen.
Im vorstehenden wurde erläutert, wie die Daten und die Programmbefehle auf dem Tastenfeld eingestellt und in die Verzögerungsleitungsregister eingespeichert werden können. Nachdem die Daten und das Programm auf diese Weise über das Tastenfeld eingegeben und im Rechner gespeichert worden sind, sind sie zur Steuerung der Rechenanlage verfügbar.
Darüber hinaus können die so in den internen Speicher gebrachten Daten und Befehle aus er Verzögerungsleitung entnommen und zur späteren Verwendung auf einer Karte aufgezeichnet werden.
Nach einem Merkmal der Erfindung hat jede Karte eine zum Speichern mindestens eines gesamten Programms ausreichende Kapazität. Mit anderen Worten hat sie eine Kapazität, die nicht geringer ist als die der Programmregister der Rechenanlage.
Gemäß einer bevorzugten Ausführungsform kann die Karte den Inhalt der fünf Speicherregister 1, J, Z, D; E speichern. Die Register 1 und J sind ständig zum Speichern von Programmbefehlen vorgesehen. Jedes der teilbaren Register Z, D, E kann entweder eine maximal 22ziffrige Dezimalzahl oder zwei maximal llziffrige Zahlen oder bis zu 24 Programmbefehle oder eine maximal llziffrige Dezimalzahl und zwölf Programmbefehle enthalten, so daß gemäß dieser Ausführungsform der Erfindung auch die Register Z, D, E entweder teilweise oder gänzlich als Programmregister verwendet werden können.
Da die Speicherkapazität einer Karte in vorstehend erörterter Weise mit der Speicherkapazität der Programmregister in Beziehung steht, kann der Benutzer durch einfaches Einlesen einer einzigen i Karte in den Rechner sofort jedes beliebige gewünschte Programm verfügbar haben, wobei die einzige dazu erforderliche Tätigkeit das Einführen der Karte in die Lesevorrichtung des Rechners ist. Dies hat insbesondere bei Handbetrieb wesentliche Vorteile. Da der Benutzer nämlich bei Handbetrieb mit Hilfe der Unterprogrammtasten V i, V2, V 3 und V 4 die automatische Ausführung eines beliebigen Unterprogramms einrichten kann, läßt sich durch einfaches Einführen einer in geeigneter Weise codierten Karte und anschließendes Betätigen einer Unterprogrammtaste bewirken, daß der Rechner jede beliebige gewünschte Operation ausführt, so daß die Rechenanlage als mit einer unbegrenzten Anzahl von Funktionstasten versehen angesehen werden kann.
Mit anderen Worten enthält die Rechenanlage neben den Funktionstasten des Tastenfeldes 69 (F i g. 8) vier Funktionstasten V 1 bis V4, deren Funktion sich verändern läßt, indem ihnen eine andere Programmkarte zugeordnet wird.
Im einzelnen ist jeder Unterprogramntaste eine feststehende 4-Bit-Codekombination zugeordnet, die einer bestimmten Einstellung des mit dem Tastenfeld verbundenen Codierers entspricht. Eine Betätigung dieser Taste bewirkt, daß der Rechner die Programmspeicherregister nach einem Bezugsbefehl mit dem Code diese Taste absucht. Nach Auffinden dieses den Beginn eines Unterprogramms markierenden Bezugsbefehls beginnt die Rechenanlage mit der Ausführung dieses Unterprogramms. Sofern die Codekombination beispielsweise dazu verwendet wird, in dem auf einer ersten Karte gespeicherten Programm ein das Errechnen des Sinuswertes steuerndes Unterprogramm und in dem auf einer zweiten Karte gespeicherten Programm ein das Errechnen des Cosinuswertes steuerndes Unterprogramm zu identifizieren, so erhält diese Taste beim Einlesen der ersten Karte bzw. der zweiten Karte in den Rechner die Bezeichnung »Sinustaste« bzw. »Cosinustaste«.
Demzufolge wird, indem zunächst von Hand beispielsweise diese erste Karte in den Rechner eingegeben und dann die Unterprogrammtaste gedrückt wird, der Sinuswert eines entweder vorher auf dem Tastenfeld eingestellten oder vorher über das Tastenfeld in den Speicher LDR eingegebenen und jetzt adressierten Wertes errechnet. Jede Karte 150 (F i g. 7 und 8) besteht aus einer biegsamen Folie, die auf mindestens einer Seite einen eine Aufzeichnungsspur bildenden Streifen aus magnetisierbarem Material besitzt, wobei ihre entgegengesetzte Seite sichtbare Bezeichnungen tragen kann, die zu den in verschlüsselter Form auf dieser Aufzeichnungsspur aufgezeichneten Informationen gehören.
Die Bewegungsbahn für die Karte wird durch zwei Führungen 114, 115 zwischen einer Einlaßöffnung 113 und einer Auslaßöffnung 144 des Gestells des Rechners abgegrenzt.
An dieser Bewegungsbahn sind zwei Antriebsrollen 116,117 angeordnet, die mit Preßrollen 118 bzw.119 zusammenwirken, um die Karte in dieser Bewegungsbahn zu führen.
Die Antriebsrollen 116, 117 sind mit Hilfe eines nicht dargestellten Getriebes an einen Motor 120 angeschlossen, der außerdem die beweglichen Teile sowohl des Schreibwerks 103 als auch des Tastenfeld-Codierers 101 antreiben kann.
Die Preßrolle 119 ist an Schwingarme 121 angelenkt, die auf einer Achse 122 gelagert sind, und wird durch Federkraft gegen die Antriebsrolle 117 gedrückt.
An die Achse 122 ist außerdem eine exzentrische Nabe 124 angelenkt, auf der ein Schwingarm 123 angeordnet ist. Der Arm 123 trägt einen durch Federkraft gegen die Antriebsrolle 117 gedrückten magnetischen Lese-Schreib-Kopf 129 (F i g. 8). Durch Verschwenken der exzentrischen Nabe 124 mit Hilfe einer Stellschraube läßt sich die Lage des Magnetkopfes an der Bewegungsbahn der Karte einstellen.
Auf ebenfalls an die Achse 122 angelenkten Armen 125, 126 ist eine an der Bewegungsbahn der Karte vor dem Magnetkopf liegende erste Abfühlrolle 126 bzw. eine hinter dem Magnetkopf liegende zweite Abfühlrolle 128 gelagert.
Die Abfühlrollen 126 und 128 sind durch Federn 130, 132 in Richtung auf die Bewegungsbahn der Karte beaufschlagt, so daß sie beim Fehlen der Karte teilweise in zwei entsprechende Öffnungen der Führungen 114 und 115 eindringen, so daß sie in einem Ausmaß in dieser Bewegungsbahn zu liegen kommen, das durch einen Anschlag 131 begrenzt wird, der sich gegen das Ende einer jeweils von diesen Armen getragenen Einstellschraube 133 bzw. 134 anlegt.
Die Karte 150 bewirkt bei ihrem Vorbeigang unter den Abfühlrollen 126, 128 ihr Anheben, so daß der Arm 125 bzw. 127 entgegen dem Uhrzeigersinn verschwenkt wird.
Ein ebenfalls an die Achse 122 angelenkter Arm 135 ist mit einem ersten Ansatz 136, der sich gegen die Betätigungstaste eines elektrischen Schalter 137, gegen die er durch eine Feder 139 gezogen wird, anlegen kann, und einem zweiten Ansatz 138 versehen, der sich gegen entsprechende Ansätze 140; 141 der Arme der Abfühlrollen 126 bzw. 128 anlegen kann, so daß, wenn sich wenigstens -eine Abfühlrolle in Ruhestellung befindet (d. h. in der Bewegungsbahn der Karte liegt), der auf den Ansatz 138 einwirkende entsprechende Ansatz 140, 141 den Arm 135 in Uhrzeigersinn herumschwenkt, da die Feder 130 bzw. 132 die Feder 139 überwindet.
Wenn dagegen beide Abfühlrollen durch die Karte angehoben sind, kann der Arm 135 sich entgegen dem Uhrzeigersinn frei verschwenken, so daß sein Ansatz 136 den Schalter 137 betätigen kann.
Die von Hand in die Einlaßöffnung 113 eingeführte Karte 150 wird von dem ersten stetig umlaufenden Rollenpaar 116,118 erfaßt und zu dem zweiten stetig umlaufenden Rollenpaar 117, 119 weitergeschoben, das das Vorbeibewegen der Karte an dem Magnetkopf 129 bei im wesentlichen konstanter. Geschwindigkeit bewirkt. Die erste Abfühlrolle 126 wird, wenn sie durch die Vorderkante der Karte erreicht wird, hochgeführt. Da jedoch die zweite Abfühlrolle in Ruhelage verbleibt, verbleibt der Arm 135 in seiner in Uhrzeigersinn verschwenkten Lage, so daß der Ansatz 136 den Schalter 137 nicht betätigen kann, bis die zweite Abfühlrolle 128, wenn sie ihrerseits von der Vorderkante der Karte erreicht wird, angehoben wird.
Wenn danach die Hinterkante der Karte die erste Abfühlrolle 126 erreicht, verschwenkt der Arm 125 im Uhrzeigersinn, wobei er den Arm 135 in gleicher Richtung verschwenkt, so daß der Schalter 137 freigegeben wird. Dadurch kann der Schalter 137 ein elektrisches Signal A 0 erzeugen, das beginnt, wenn die Vorderkante der Karte die zweite Abfühlrolle 128 erreicht, und endet, wenn die Hinterkante der Karte die erste Abfühlrolle 126 erreicht, so daß das Zeitintervall identifiziert wird, im Verlaufe dessen der wirksame Teil der Spur 151 unter dem Magnetkopf i 129 vorbeiwandert.
Am Ende ihrer Bewegungsbahn wird die Karte 150 von dem Rollenpaar 117 und 119 freigegeben, so daß sie durch Reibung in einer solchen Lage angehalten wird, daß ihre Vorderkante aus der Auslaßöffnung 144 heraussteht, so daß sie von Hand herausgezogen werden kann. In dieser Endlage liegt ein vorbestimmter Abschnitt der Karte, der zudem auf ihr in verschlüsselter Form aufgezeichneten Informationen gehörende sichtbare Bezeichnungen tragen kann, unter einer öffnung 142 des Deckels der Rechenanlage angrenzend an die Unterprogrammtasten V l, V2, V3, V4 und in deutlicher Korrespondenz zu diesen.
Im einzelnen kann jede Karte an der einer Unterprogrammtaste gegenüberliegenden Stelle eine kurze Beschriftung oder ein Symbol der durch den Rechner unter der Steuerung durch das Unterprogramm, dem in dem Programm der Bezugsbefehl mit dem gleichen Code dieser Taste vorangeht, auszuführenden Operation tragen. Demzufolge wird unter Bezugnahme auf das vorstehend erörterte Beispiel die Unterprogrammtaste mit »Sinus« und »Cosinus« bezeichnet, wenn die erste Karte bzw. zweite Karte in den Rechner eingeführt wird.
Das Tastenfeld 100 (F i g. 7), das Schreibwerk 103 und die Kartenverarbeitungseinheit sind drei unabhängige mechanische Gruppen, die an dem Gestell 148 befestigt sind, das sich entgegen dem Uhrzeigersinn um eine Achse 143 herumschwenken läßt, so daß sich alle mechanischen Teile der Rechenanlage zu ihrer Überprüfung und Instandhaltung als Block anheben lassen.
Gemäß einer Ausführungsform der Erfindung ist die Karte 150 mit einer einzigen Magnetspur 151 zum Speichern des gesamten Inhaltes der fünf Register 1, J, Z, D, E des Speichers LDR versehen.
In der Spur 151 folgen auf die acht Binärstellen jedes Zeichens vier Leerstellen, so daß jedes auf der Karte aufgezeichnete Zeichen zwölf Stellen umfaßt.
Demzufolge enthält die Spur 151 bei Annahme, daß jedes Speicherregister vierundzwanzig Speicherplätze enthält, eine ununterbrochene Reihe von 12 - 24 - 5 = 1440 Binärstellen, von denen nur 960 Binärstellen in die Speicherregister zu übertragende Bits enthalten.
Die Karte 150 bewegt sich, nachdem sie von Hand in die Einlaßöffnung 113 eingeführt worden ist, bei konstanter Geschwindigkeit an dem Magnetkopf 129 vorbei, so daß die 1440 Binärstellen der Magnetspur 151 sowohl beim Lesen als auch beim Aufzeichnen bei einer konstanten Frequenz in gleicher Richtung abgetastet werden.
Beim Lesen der Karte wird jede aus der Karte entnommene und ein Zeichen darstellende Gruppe von acht Bits in dem Schieberegister K gespeichert. Während der Magnetkopf die vier nächstfolgenden Leerstellen abtastet, werden diese acht Bits aus dem Register K in das derzeitig adressierte Speicherregister übertragen.
Entsprechend wird beim Aufzeichnen auf einer Karte, während der Magnetkopf eine Gruppe von vier leeren Binärstellen abtastet, ein Zeichen aus dem derzeitig adressierten Speicherregister in das Register K übertragen. Wenn danach der Magnetkopf die acht nachfolgenden Binärstellen abtastet, wird dieses Zeichen aus dem Register K extrahiert und auf der Karte aufgezeichnet.
Im einzelnen bewegt sich gemäß einer Ausführungsform der Erfindung die Karte mit einer solchen Geschwindigkeit, daß ihre aufeinanderfolgenden Binärstellen mit Intervallen von 0,6 ms abgetastet werden, wobei ein Speicherzyklus eine Länge von 2,1 ms hat, so daß die für das Abtasten der vier Leerstellen aufgewendete Zeit den Zugang zu einer beliebigen Dezimalstelle in der Verzögerungsleitung ausreicht, um in sie ein bestimmtes Zeichen einzugeben oder aus ihr zu entnehmen. Der zwei einander benachbarte Zeichen voneinander trennende Leerraum auf der Karte entspricht demnach einem Zeitintervall, das größer ist als die Zugriffszeit des Verzögerungsleitungsspeichers, so daß sich die aufeinanderfolgenden Zeichen in ihrer Reihenfolge über einen Pufferspeicher (Register K) mit einer Kapazität von einem einzigen Zeichen in Serien bitweise auf die und von der Karte übertragen lassen, wodurch die Hardware-Kosten der Anlage erheblich herabgesetzt werden.
Nach einem weiteren Merkmal der Erfindung wird in jeder Gruppe von vier leeren Binärstellen der Karte mindestens eine zum Speichern von dem in den acht einander benachbarten Binärstellen aufgezeichneten Zeichen zugeordneten Kontrollbits verwendet, die beim Aufzeichnen der Karte errechnet und beim Lesen der Karte verwendet und zerstört werden.
Darüber hinaus werden beim Abtasten der Karte alle Binärstellen der Karte, einschließlich der Leerstellen, gezählt, um zu ermitteln, ob keine übersprungen oder mehr als einmal abgelesen worden ist.
F i g. 9 a und 9 b zeigen einige Teile der an dem Kartenverarbeitungsvorgang beteiligten Kreise der Rechenanlage nach der Erfindung.
Der normalerweise geöffnete Schalter 137 wird geschlossen, wenn sich die Karte 150 gegen die beiden Abfühlrollen 126 und 128 anlegt, so daß je ein Eingang der beiden Verknüpfungsglieder 218 und 219 (F i g. 9 a) erregt wird. Demzufolge erzeugt beim Lesen und Aufzeichnen auf der Karte der Anschluß AL bzw. AS ein Signal, das das gesamte durch den Magnetkopf 129 für das Abtasten der Spur 151 verbrauchte Zeitintervall dauert.
Der Magnetkopf 129 ist an einen Lese-Aufzeichnungs-Verstärker 206 angeschlossen.
Gemäß einer Ausführungsform der Erfindung zeigt der Magnetfluß in der Magnetspur 151 (Leitung NL in F i g. 10) eine Reihe von Umkehrungen oder übergängen, sogenannten Taktflußübergängen, die in einem 600 [,s entsprechenden Abstand voneinander getrennt sind, wobei die Zone zwischen zwei einander benachbarten Taktflußübergängen auf der Karte eine Binärstelle bildet. Jedes Bit »L<c oder »0« wird durch das Vorhandensein bzw. Fehlen eines Informationsflußübergang genannten Floßüberganges dargestellt, der eine 200 [,s entsprechende Strecke von dem den Beginn der entsprechenden Binärstelle markierenden Taktflußübergang getrennt ist. Diese Flußverteilung wird durch ein Signal mit entsprechender Wellenform erzeugt, das von einer bistabilen Schaltung dem Eingang 207 des Verstärkers 206 über ein Verknüpfungsglied 209 zugeführt wird, das beim Aufzeichnen mit den von dem Register K gelieferten Binärsignalen zugeführt wird und dazu dient, den Signalen die zum Modulieren des Magnetflusses erforderliche Form zu geben (F i g. 9 a). An dem Ausgang 208 erhält man beim Ablesen jedes Taktflußübergangs und jedes Informationsflußübergangs einen kurzen Impuls LS. Die durch Abfühlen der Informationsflußübergänge erzeugten Signale LS werden, nachdem sie durch ein Verknüpfungsglied 228 ermittelt und durch eine bistabile Schaltung NH regeneriert worden sind, über das Verknüpfungsglied 230 dem Register K zugeführt. Ein Oszillator 0R, der nur wirksam ist, wenn das Signal AS an seinem Eingang anzeigt, daß die Spur 151 zum Aufzeichnen abgetastet wird, erzeugt an seinem Ausgang eine Reihe von Impulsen 0R (F i g. 10); die je 200 its lang sind und eine Wiederholungsperiode von 600 #is haben. Außerdem erzeugt der Oszillator 0R über Differenzierungskreise 211 und 212 einen kurzen Impuls ORF bzw. ORC an der Vorderkante bzw. der Hinterkante jedes Impulses 0R.
Jeder Impuls ORF startet eine monostabile Schaltung OS mit einer Eigenverzögerung von 400 #ts, so daß die monostabile Schaltung OS an ihrem Ausgang eine Reihe von Impulsen mit einer Dauer von je 400 #ts bei Intervallen von 600@s erzeugt. Außerdem wird an der Vorder- bzw. Hinterkante jedes Impulses OS über Differenzierungskreise 214 und 213 ein kurzer Impuls OSF bzw: OSC erzeugt.
Wenn dagegen das Signal AL vorhanden ist, um anzuzeigen, daß die Spur 151 zum Lesen abgetastet wird, wird der Oszillator OR unwirksam und die monostabile Schaltung OS über ein Verknüpfungsglied durch jedes beim Ablesen eines Taktflußübergangs durch den Verstärker 206 erzeugte Signal gestartet.
Die Impulse OSF werden als Zählimpulse zum Fortschalten eines Modulo-Zwölf-Zählers 216 verwendet, so daß beim Abtasten der ersten acht Binärstellen jedes Zeichens auf der Karte durch den Magnetkopf ein Ausgang H1-8 beim Abtasten der Karte der Ausgang H9 und beim Abtasten aller Stellen außer der zwölften (letzten) Stelle jedes Zeichens der Ausgang H 12 erregt wird.
Sowohl beim Lesen als auch beim Aufzeichnen werden die Impulse OSC als Schiebeimpulse für das Register K verwendet, so daß bei Aufnahme eines Impulses OSC am Eingang 4 über das Verknüpfungsglied 217 der Inhalt des Registers K um eine Binärstelle nach links verschoben wird.
Beim Lesen der Karte werden die Bits also im Schieberegister K synchron mit dem Abtasten der Karte verschoben, da die monostabile Schaltung OS dann mit den durch den Leseverstärker 206 erzeugten Signalen gespeist wird und daß beim Aufzeichnen die Bits im Schieberegister K synchron mit dem Abtasten der Karte verschoben werden, da der Aufzeichnungsvorgang durch den ebenfalls die monostabile Schaltung OS steuernden Oszillator zeitlich abgestimmt ist.
Der Eingang 13 des Registers K (F i g. 9 a) ist beim Aufzeichnen über das Verknüpfungsglied 221 jeweils an den Ausgang L1, LT, LZ, LD, LE des Registers I, J, Z, D, E des Speichers LDR angeschlossen. Entsprechend ist beim Lesen der Karte der Ausgang 14 des Registers K über das Verknüpfungsglied 231 jeweils an den Eingang S1, SZ, SZ, SD, SE dieser Register angeschlossen.
Die Register werden mit Hilfe der Verknüpfungsglieder 200, 201, 203, 204 und 234, 235, 236, 237, 238 adressiert.
Nachstehend ist die Arbeitsweise der Rechenanlage nach der Erfindung beim Aufzeichnen auf eine Karte beschrieben.
Wenn der Schalter 205 in die Stellung »Aufzeichnen« gestellt ist, so daß das Signal AS 0 erzeugt wird, erregt die Vorderkante dieses Signals die bistabile Schaltung A 7 (F i g. 9 b), die dazu dient, anzuzeigen, daß von diesem Zeitpunkt an ein Zeichen aus dem Speicher LDR in das Register K übertragen werden kann.
Nach Beendigung dieser übertragungsoperation wird die bistabile Schaltung A 7 entregt, um zu verhindern, daß weitere Zeichen unnütz übertragen werden.
Das zuerst übertragene Zeichen ist das in der ersten Dezimalstelle des Registers J gespeicherte Zeichen. Die Hinterkante des Signals A 10 (Anhalten des Oszillators 44) (F i g. 1 b) erregt über das Verknüpfungsglied 220 die bistabile Schaltung A 9 (F i g. 9 b), die danach durch den nächstfolgenden Taktimpuls T 1 entregt wird, der in diesem Fall in der ersten Bitperiode der ersten Zeichenperiode des neuen Speicherzyklus auftritt. Dieser Impuls T I erregt die bistabile Schaltung A 3, die danach während der gesamten ersten Zeichenperiode erregt bleibt, um anzuzeigen, daß in dieser Zeichenperiode das zu übertragende Zeichen am Ausgang der Verzögerungsleitung zur Verfügung steht.
Im einzelnen öffnet die bistabile Schaltung A 3 im Erregungszustand das Verknüpfungsglied 221 (F i g. 9 a), so daß die acht Bits des ersten aus der Verzögerungsleitung entnommenen Zeichens über das Verknüpfungsglied 235 in das Register K übertragen werden, und öffnet ferner dasVerknüpfungsglied 222, so daß das Register K eine Reihe von acht SchiebeimpulsenM4erhält, und zwar je einen in jeder Bitperiode bei der Frequenz der Signale in der Verzögerungsleitung. Demzufolge werden die acht Bits in das Register K geschoben und danach in diesem bis zum Aufzeichnen auf der Karte gespeichert. Nach dieser Zeichenperiode wird die bistabile Schaltung A 3 durch den Taktimpuls T1 entregt, so daß folglich auch die bistabile Schaltung A 7 entregt wird. Während der durch die sich in erregtem Zustand befindende bistabile Schaltung A 3 identifizierten Zeichenperiode wird in dem Markierungsbit-Steuerkreis 37 (F i g. 1 a) ein Markierungsbit B 1 M= »L« über das Verknüpfungsglied 225 in das Register M eingeschrieben. Dieses Markierungsbit kann danach anzeigen, welches Zeichen zuletzt aus der Verzögerungsleitung LDR in das Register K übertragen worden ist.
Inzwischen führt der Benutzer die Karte in die Rechenanlage ein, so daß bei Beginn des Abtastens der Spur 151 durch den Magnetkopf 129 der Schalter 137 das Signal AS erzeugt (F i g. 9 b).
Das Auftreten dieses Signals setzt den Oszillator 0R in Betrieb. Der durch den Oszillator 0R erzeugte erste Impuls OSF schaltet den Zähler 216 fort, so daß sein Ausgang H1-8 erregt wird, und schaltet die bistabile Schaltung NL um, so daß der Verstärker 206 auf der Karte die erste Flußumkehrung, d. h. den den Beginn der ersten Binärstelle markierenden Taktflußübergang, aufzeichnet. 200 :Rs später erzeugt der Oszillator 0R ein erstes Signal OSC, das in Abhängigkeit davon, ob das erste Bit des derzeitig in der Ausgangsstelle K 1 des Registers K festgehaltenen Zeichens den Wert binär »L« oder »0« hat, über das Verknüpfungsglied 223 entweder den Zähleingang 210 der bistabilen Schaltung NL erregt oder nicht. In F i g.10 ist das erste Zeichen als LOOLOL00 bzw. das zweite Zeichen als OLOOOL00 angenommen. Über das Verknüpfungsglied 209 und den Verstärker 206 wird das Ausgangssignal der bistabilen Schaltung NL auf der Karte aufgezeichnet. 200 R,s später erzeugt der Oszillator 0R ein erstes Signal OSC, das über das Verknüpfungsglied 217 bewirkt, daß der Inhalt des Registers K um eine Stufe verschoben wird, so daß das zweite Bit des auf der Karte aufzuzeichnenden Zeichens in die Ausgangsstufe K1 hinein verschoben wird.
200 [ts später erzeugt der Oszillator 0R einen zweiten Impuls OSF, der den Zähler 216 fortschaltet und die bistabile Schaltung NL umschaltet, so daß der zweite Taktflußübergang auf der Karte aufgezeichnet wird. 200 [s später erzeugt der Oszillator 0R einen zweiten Impuls ORC, der über das Verknüpfungsglied 223 bewirkt, daß die bistabile Schaltung NL in Abhängigkeit davon, ob das derzeitig in der Ausgangsstufe K1 festgehaltene Bit »L« oder »0« ist, umschaltet oder nicht. Gemäß F i g. 10 ist dieses Bit binär »0«. 200 #ts später erzeugt der Oszillator 0R einen zweiten Impuls OSC, der über das Verknüpfungsglied 217 den Inhalt des Registers K verschiebt, so daß das dritte Bit in die Ausgangsstufe KI geschoben wird. Dieses dritte Bit und die nachfolgenden fünf Bits werden entsprechend auf der Karte aufgezeigt.
Der neunte Impuls OSF entregt den Ausgang H 1-8 des Zählers 216 und erregt den Ausgang H9.
Beim Fehlen des Signals H 1-8 erhält das Register K bei geschlossenen Verknüpfungsgliedern 217 und 223 aus dem Oszillator 0R keine Schiebeimpulse mehr, und die Verbindung seines Ausgangs 14 mit dem Magnetkopf 129 ist unterbrochen.
Die Hinterkante des Signals H 1-8 erregt über das Verknüpfungsglied 224 die bistabile Schaltung A 7. Demzufolge kann das beim Lesen des Markierungsbits B 1 M aus der Verzögerungsleitung erzeugte Lesesignal LB 1 M die bistabile Schaltung A 9 über das Verknüpfungsglied 226 erregen. Die bistabile Schaltung A 9 identifiziert in erregtem Zustand die dem aus der Verzögerungsleitung auf die Karte zu übertragenden Zeichen vorausgehende Zeichenperiode und bewirkt außerdem, daß die bistabile Schaltung A 3 zum Identifizieren der Zeichenperiode erregt wird, in der das auf der Karte aufzuzeichnende Zeichen aus der Verzögerungsleitung entnommen wird.
Die bistabile Schaltung A 3 öffnet im Erregungszustand die Verknüpfungsglieder 221 und 222, so daß während nur einer Zeichenperiode der Speicher LDR mit dem Register K verbunden ist, das seinerseits mit der Frequenz der Impulse in der Verzögerungsleitung acht Schiebeimpulse M4 aufnimmt.
Demzufolge wird das zweite Zeichen aus dem Register J in das Register K übertragen. Inzwischen bleibt der Oszillator 0R in Tätigkeit, so daß der neunte Impuls ORC bewirkt, daß die bistabile Schaltung NL in Abhängigkeit davon, ob die bistabile Schaltung NL erregt ist oder nicht, über das Verknüpfungsglied 227 umgeschaltet wird oder nicht, so daß auf der Karte ein neuer Flußübergang aufgezeichnet wird oder nicht, um die Gesamtzahl der in den ersten neun Stellen aufgezeichneten Übergänge gleich einer geraden Zahl zu machen. Dieser neue Flußübergang stellt also ein Paritätsbit dar.
Dagegen werden in den nachfolgenden (zehnten, elften, zwölften) Stellen nur die Taktflußübergänge aufgezeichnet.
Der dreizehnte Impuls OSF erregt erneut den Ausgang H1-8 des Zählers 216, so daß die Verknüpfungsglieder 223 und 217 erneut geöffnet werden, um das Register K mit dem Magnetkopf zu verbinden und das zweite Zeichen aus dem Register K auf die Karte zu schieben. Die nachfolgenden Zeichen .werden in entsprechender Weise aufgezeichnet.
Im nachstehenden ist der Karten-Ablesevorgang kurz beschüeben (F i g. 10).
Beim Einführen der Karte in den Rechner wird der erste Taktflußübergang festgestellt, der ein Lesesignal LS erzeugt, das über das Verknüpfungsglied 215 eine monostabile Schaltung OS startet (F i g. 9 b). Dadurch wird ein Impuls OSF erzeugt, so daß der Zähler 216 fortgeschaltet wird und den Ausgang H1-8 erregt. Dadurch wird das Öffnen des Verknüpfungsgliedes 217 herbeigeführt, um das Register K mit einer Reihe von acht Schiebeimpulsen OSC zu speisen mit einer durch die auf der Karte aufgezeichneten Taktflußübergänge gesteuerten Frequenz.
Die monostabile Schaltung OS bleibt 400 f,s erregt, so daß während dieses Intervalls das das erste Bit darstellende Lesesignal LS über das Verknüpfungsglied 228 so zugeführt wird, daß die: bistabile Schaltung NH erregt wird; an deren Ausgang also dieses jetzt von der Karte gelesene Bit zur Verfügung steht: Das Ausgangssignal der bistabilen Schaltung NH wird über das Verknüpfungsglied 230 dem Register K zugeführt, so daß bei Aufnahme des ersten Schiebeimpulses OSC über das Verknüpfungsglied 217 dieses aus der Karte entnommene Bit in die Stelle K 8 übertragen wird. Etwa 200 #ts später wird der zweite Taktflußübergang von der Karte abgelesen, so daß ein Signal SL die monostabile Schaltung OS erneut startet.
Dadurch wird ein zweites Signal OSF zum Anhalten des Zählers 216 und zum Rücksetzen der bistabilen Schaltung NL in ihren Ausgangszustand erzeugt.
Außerdem ermittelt das Signal 0S durch Öffnen des Verknüpfungsgliedes 228 das Zeitintervall, im Verlaufe dessen der das zweite Bit darstellende Informationsflußübergang auftreten kann. Dieses zweite Bit wird dadurch in der bistabilen Schaltung NH festgehalten und dann in die Binärstelle K8 übertragen. Die nachfolgenden sechs Bits des ersten Zeichens werden in entsprechender Weise von der Karte gelesen. Beim Lesen des neunten Taktflußübergangs bewirkt der neunte Impuls OSF, daß der Zähler 216 fortgeschaltet wird, damit der Ausgang H9 erregt und der Ausgang H1-8 entregt wird. Demzufolge ist das Verknüpfungsglied 217 geschlossen, um zu verhüten, daß dem Register K Schiebeimpulse mit der Frequenz der von der Karte gelesenen Signale zugeführt werden.
Die Hinterkante des Signals H1-8 erregt über das Verknüpfungsglied 224 die bistabile Schaltung A 7, um anzuzeigen, daß derzeitig das Register K zum Übertragen des ersten Zeichens in das Register J mit der Verzögerungsleitung LDR verbunden werden muß. Diese Hinterkante kann an einer beliebigen Stelle eines Speicherzyklus auftreten. Am Ende dieses Zyklus wird die bistabile Schaltung A 9 in vorstehend beschriebener Weise über das Verknüpfungsglied 220 für den Aufzeichnungsvorgang erregt, so daß bei Beginn des nächstfolgenden Speicherzyklus (Anfang der ersten Zeichenperiode C1) die bistabile Schaltung A 3 erregt wird, um die Zeichenperiode C1 als die Zeichenperiode zu identifizieren, in die das Zeichen zu übertragen ist.
Im einzelnen öffnet die bistabile Schaltung A 3 in erregtem Zustand die Verknüpfungsglieder 231 und 222, um das Register K mit dem Speicher LDR zu verbinden und es mit einer Reihe von acht mit den Impulsen in der Verzögerungsleitung synchronisierten Schiebeimpulsen M4 zu speisen, so daß das erste Zeichen in die erste Stelle des Registers J geschrieben wird. In der Kartenlesephase erhält die bistabile Schaltung NL jedes beim Festhalten eines Taktftußübergangs erzeugte Signal OSF und jedes durch das Verknüpfungsglied 228 beim Feststellen eines Informationsflußübergangs gelieferte Signal.
Demzufolge liefert die bistabile Schaltung NL beim Lesen der Karte eine Nachbildung des beim Aufzeichnen in den Eingang 207 des Verstärkers 206 eingespeisten Signals. Beim Abtasten des Endes der neunten Binärstelle der Karte (Signal H9 vorhanden, Signal OS fehlt) muß die bistabile Schaltung NL erregt sein, da sie neun nichtsignifikante und eine gerade Anzahl von signifikanten Verbindungen hergestellt haben muß. Wenn dagegen die bistabile Schaltung dann entregt bleibt, wird der Ausgang eines Verknüpfungsgliedes 232 zum Liefern eines Fehlersignals ERL erregt.
Die nachfolgenden Zeichen werden in entsprechender Weise von der Karte gelesen.
Am Ende des Lesevorgangs nach dem Verschwinden des Signals AL muß der Ausgang H12 des Zählers 216 entregt sein; da ein Vielfaches von zwölf Stellen auf der Karte abgetastet worden sein müßte.
Sofern dieser Zustand nicht vorliegt, wird der Ausgang eines Verknüpfungsgliedes 233 zum Erzeugen des Fehlersignals ERL erregt.
Wie in F i g. 9 a gezeigt, ist beim Lesen der Karte der Ausgang des Schieberegisters K beim Lesen der ersten, zweiten, dritten, vierten, fünften Gruppe aus vierundzwanzig jeweils auf der Karte aufgezeichneten Zeichen über das jeweilige Verknüpfungsglied 200, 201, 202, 203 bzw. 204 an den jeweiligen Eingang des Speicherregisters I, J, Z, D bzw. E angeschlossen.
Zu diesem Zweck werden die fünf Verknüpfungsglieder mit Hilfe von durch den Adressendecoder 17 (F i g. 1 b) erzeugten Adressensignalen der Reihe nach geöffnet. Gemäß einer Ausführungsform der Erfindung wird das Befehlsregister 16 in der Kartenlesephase auch als Adressenregisters für das aufeinanderfolgende Adressieren dieser fünf Register verwendet.
Wie in F i g. 9 a gezeigt, werden in dieser Phase (SignalAL vorhanden) die Programmspeicherregisterl und J, die durch die von dem Decoder 17 gelieferten und den normalerweise adressierbaren Registern M; N, R, Q, U, Z, D, E zugeteilten Adressensignale Y i bis Y 8 nicht adressiert werden können, durch das Adressensignal Y1 - AL bzw. Y2 - AL adressiert.
Da die bei dem Kartenlesevorgang beteiligten Register I, J, Z, D, E der Reihe nach adressiert werden müssen, müssen 1Vlittel vorgesehen werden, die bewirken, daß der Adressendecoder 17 der Reihe nach die entsprechenden Adressensignale Y1, Y2, Y6, Y7, Y8 erzeugt. Zu diesem Zweck ist das Befehlsregister 16 durch das Signal AL (Kartenlesephase) so einstellbar, daß er als Zähler mit geeigneten internen Rückführungsanschlüssen zum Erzeugen dieser Folge von Adressensignalen bei Aufnahme aufeinanderfolgender Zählimpulse wirkt. Andererseits läßt sich die Codedarstellung dieser Adressen in der Weise wählen, daß beim Eingeben einer bestimmten Gruppe von Bits in das dann als Schieberegister wirkende und somit dann die Bits verschiebende Befehlsregister 16 die aufeinanderfolgenden Adressensignale erzeugt werden.
Jeder Zählimpulse zum Fortschalten des Decoders 17 wird erzeugt, wenn das Füllen eines Registers mit den auf der Karte abgelesenen Zeichen beendet ist.
Im einzelnen befindet sich beim Lesen des letzen (24.) in das Register J einzugebenden Zeichens von der Karte das (an der Verzögerungsleitung zum Markieren der Stelle, in welche das nächstfolgende Zeichen eingegeben werden soll, verschobene) Markierungsbit B 1 M in der letzten Dezimalstelle. Das bedeutet, daß das Register J gefüllt worden ist und daß anschließend das Register I adressiert werden kann. Wie vorstehend erörtert, ist die bistabile Schaltung A 22 während der letzten Zeichenperiode jedes Speicherzyklus erregt. Demzufolge wird ein die Koinzidenz der Signale A 22 und A 3 anzeigendes Signal als Zählsignal zum Fortschalten des Befehlsregisters 16 zum Erzeugen der Adresse des dem Register J nächstfolgenden Registers verwendet.
Der Zeitpunkt, zu dem das nächstfolgende Register adressiert werden muß, wird also ohne Zählen der Anzahl übertragener Zeichen bestimmt, so daß auf einen besonderen Zähler verzichtet werden kann.
Beim Aufzeichnen auf der Karte werden die Speicherregister in entsprechender Weise adressiert. Gemäß einer Ausführungsform der Rechenanlage (F i g. 7 und 8) besitzt das Tastenfeld 100, 101 für jede Taste ein Gleitstück bzw. einen Schieber 160 mit dem Code der betreffenden Taste entsprechenden Codeschlitzen. Beim Niederdrücken der Taste wird der entsprechende Codeschieber 160 durch den Motor 120 (F i g. 7) nach rechts bewegt, so daß sieben Codierstäbe 161 bis 167 entsprechend diesem Code eingestellt werden. Jeder Codierstab bewirkt seinerseits, daß ein gesondertes Codegleitstück, ähnlich den Schiebern 160, nach rechts verstellt wird und einen entsprechenden Schalter 102 betätigt. Demzufolge erzeugen die Codierstäbe 161, 162, 163, 164 vier das Zeichen bzw. die Funktion der niedergedrückten Binärsignale.
Die Codierstäbe 165 und 166 erzeugen zwei Signale, die so kombiniert werden, daß man die Signale G1, G2 und G3 erhält, die anzeigen, ob das Zifferntastenfeld oder das Adressentastenfeld 68 oder das Funktionstastenfeld 69 betätigt worden ist. Der Codierstab 167 erzeugt beim Betätigen jeder beliebigen Taste ein Leitsignal für die Rechenanlage. Außerdem können jeweils einer einzigen Taste, beispielsweise der Minustaste und der Kommataste, zugeordnete Schieber 160 einen entsprechend gesondert zugeordneten Schalter 102 unmittelbar betätigen.
Das Serienschreibwerk 103 besitzt eine feststehende Typentrommel 104 und einen sich verstellenden Druckhammer 105 zum Drucken auf einer Papierrolle 106.
Der rückwärtige Teil der Rechenanlage enthält die elektronischen Bausteine 107, die auf gedruckten Schaltungsplatten 108 angeordnet sind, die mit Hilfe von Randanschlüssen 109 und gedruckten Schaltungsplatten 110 untereinander verbunden sind. Eine Muffe 112 enthält die Verzögerungsleitung LDR.

Claims

Patentansprüche: 1. Mit Hilfe von Programmaufzeichnungen (150) programmierbare speicherprogrammierte elektronische Rechenanlage, insbesondere Tischrechenanlage, mit einem eine Folge von Speicherplätzen (B 11, J, M ... E bis B 8I, J, M. . . E) zum Speichern von Programmbefehlen und zu verarbeitenden Daten enthaltenden Speicher (LDR), mit einem Leitwerk (16, 17, 18; 25, 26, 31, 36, 64, 72, 73) zum selektiven Lesen dieser Befehle aus dem Speicher und zum Steuere< der Operationen im Rechenwerk in übereinstimmung mit den Befehlen, mit einer (a) eine Aufzeichnungsaufnahmevorrichtung (114 bis 119; 126, 128) zur Aufnahme von Programmaufzeichnungsträgern, wobei die Aufzeichnungen Programmbefehle (151) enthalten, (b) eine Vorrichtung zum Lesen der Programmaufzeichnungen und (c) eine Vorrichtung (206, K, 36, 43, 41, 40) zum Schreiben der vom Aufzeichnungsträger gelesenen Informationen in den Speicher enthaltenden Aufzeichnungsverarbeitungsvorrichtung (113 bis 144), dadurch gekennzeichnet, daß der Speicher (LDR) einen ersten Bereich (1, J, Z, D, E) aufweist, der für die von den Aufzeichnungsträgern (150) gelesenen Befehle offen ist, und einen zweiten Bereich (M, N; R, Q, U) aufweist, der für die Befehle vom Aufzeichnungsträger gesperrt ist, und daß die Vorrichtung (206, K, 36, 43, 41, 40) zum Schreiben der vom Aufzeichnungsträger gelesenen Information in den Speicher so eingerichtet ist, daß die Befehle auf die Speicherplätze des ersten Speicherbereiches (I, J, Z, D, E) geschrieben werden, wobei diese Speicherplätze unabhängig von den Befehlen (151) der Programmaufzeichnung und unabhängig von den bereits im Speicher stehenden Befehlen adressiert werden.
2. Elektronische Rechenanlage nach Anspruch 1, dadurch gekennzeichnet, daß der eine begrenzte Vielzahl von Speicherplätzen aufweisende Aufzeichnungsträger mehr als einen Befehl aufgezeichnet enthält, von denen so viele Befehle in den Speicher (LDR) übertragbar und gleichzeitig speicherbar sind, wie der Speicherkapazität des ersten Speicherbereiches (I, J, Z, D, E) entspricht.
3. Elektronische Rechenanlage nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß der Aufzeichnungsträger eine Karte ist, deren Aufzeichnungskapazität der Speicherkapazität des ersten Speicherbereiches (I, J, Z, D, E) oder einem ganzen Vielfachen davon entspricht.
4. Elektronische Rechenanlage nach Anspruch 1, dadurch gekennzeichnet, daß der Programmaufzeichnungsträger (150) eine von Hand in die Aufzeichnungsaufnahmevorrichtung (114 bis 119; 126, 1.28) einführbare Karte ist, die mehrere verschiedene Unterprogramme aufgezeichnet enthalten kann und die in. Klarschrift kennzeichenbare Bereiche zur Kennzeichnung jedes der Unterprogramme enthält, und daß die Aufzeichnungsverarbeitungsvorrichtung: (113 bis 144) Führungsbahnen (114, 115) zum Führen der Karte enthält, die so angeordnet sind, daß jede der Klarschriftkennzeichnungen in sichtbarer Korrespondenz mit einer von mehreren Unterprogrammtasten (V 1, V2,. Y3, V4) zu liegen kommt; wobei jede der Tasten bei Betätigung die Ausführung desjenigen Unterprogramms auslöst, dessen Klarschriftkennzeichnung der betätigten Taste korrespondiert.
5. Elektronische Rechenanlage nach Anspruch 4, dadurch gekennzeichnet, daß die Aufzeichnungskarte (150) nach dem manuellen Einführen in die Aufzeichnungsaufnahmevorrichtung (114 bis 119; 126, 128) entlang einer gekrümmten Führungsbahn (114, 115) gezogen wird, die unter einem Tastenfeld (22) hinweg verläuft, das eine Anzahl von Steuertasten (69) zur Steuerung der Rechenanlage enthält, daß der Eingang (119) und der Ausgang (144) der Führungsbahn im wesentlichen koplanar mit dem Tastenfeld (22) angeordnet ist und daß die Aufzeichnungskarte flexibel ist und so am Ausgang (144) der Führungsbahn angehalten wird, daß jede der auf der Karte angebrachten Klarschriftkennzeichnungen angrenzend an je eine entsprechende Unterprogrammtaste (V1 bis V4) liegt.
6. Elektronische Rechenanlage nach Anspruch 1, dadurch gekennzeichnet, daß der Aufzeichnungsträger (150) eine Karte ist und daß die Aufzeichnungsverarbeitungsvorrichtung (113 bis 144) Schalter (205) enthält, die so gesetzt werden können, daß ein im ersten Speicherbereich (1, J, Z, D, E) gespeichertes Programm auf der Karte aufgezeichnet werden kann, und daß die Aufzeichnungsaufnahmevorrichtung eine Öffnung (113) enthält, in die die Karten eingeführt werden können, wobei dann die Programme automatisch je nach dem gesetzten Zustand des setzbaren Schalters (205) von der Karte in den ersten Speicherbereich oder von diesem auf die Karte übertragen werden.
7. Elektronische Rechenanlage nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Vorrichtung (206, K, 36, 43, 41, 40) zum Schreiben der von einem Aufzeichnungsträger gelesenen Information in den Speicher so eingerichtet ist, daß das von einem Aufzeichnungsträger gelesene Programm vollständig in einen für die von dem Aufzeichnungsträger gelesene Programm vollständig in einen für die von dem Aufzeichnungsträger (150) gelesenen Befehle allein offenen Speicherbereich (1, J, Z, D, E) geschrieben wird, bevor irgendein von dem Aufzeichnungsträger gelesener Befehl ausgeführt wird. B. Elektronische Rechenanlage nach Anspruch 1, dadurch gekennzeichnet, daß die Programmaufzeichnungsträger (150) eine oder mehrere Unterprogramme tragen können, von denen jedes mit einer auf dem Aufzeichnungsträger aufgezeichneten Kennmarkierung versehen ist, die gemeinsam mit den dazugehörigen Programmbefehlen (151) in den Speicher eingegeben wird, wobei jede Kennmarkierung einer von mehreren Unterprogrammtasten (V1 bis V4) so zugeordnet ist, daß eine Betätigung jeder der Unterprogrammtasten die Ausführung des durch die jeweils entsprechende Kennmarkierung identifizierten Unterprogramms bewirkt.