DE1774111C3 - Digitale Datenverarbeitungsanlage mit einem Druckorgan - Google Patents

Description

Die Erfindung bezieht sich auf eine digitale Datenverarbeitungüanlage mit einem Speicher mit Reihenspeicherung mehrstelliger Dezimalzahlen, die von der niedrigsten zur höchsten Stelle fortschreitend Stelle für Stelle verarbeitet werden, einem Druckorgan, das die gespeicherten Zahlen von der höchsten zur niedrigsten Stelle fortschreitend Stelle für Stelle ausdruckt, einem Zwischenspeicher, der zyklisch mit dem Speicher verbunden wird, um jeweils zu einem Zeitpunkt eine Dezimalstelle der Zahl aus dem Speicher zu extrahieren und zwischenzuspeichern, und Einrichtungen zum zyklischen Obertragen der Dezimalstelle aus dem Zwischenspeicher zum Druckorgan, wobei jede aus dem Speicher zu extrahierende Dezimalstelle mit Hilfe einer verstellbaren Markierung ermittelt wird, die an dem Ort, der durch die Dezimalstelle im Speicher belegt wird, durch einen Markierungs-Steuerkreis eingeschrieben wird.

Es ist früher bereits vorgeschlagen worden, die zum is Speichern von numerischen Daten vorgesehenen Speicher einer elektronischen Datenverarbeitungsanlage jeweils einmal vom niedrigsten zum höchsten Nennwert zugänglich zu machen, um die Rechenoperationen zu erleichtern (DE-PS 13 02 516). Diese so arbeitende Datenverarbeitungsanlage ist mit einem Seriendrucker versehen, der je einmal eines der gespeicherten Daten drucken kann und dabei von dem am rechten Ende befindlichen Nennwert ausgeht und sich dann nach links bewegt, d.h. in der gleichen Reihenfolge, in der die gespeicherten Daten zugänglich sind.

Die alphanumerischen Seriendrucker sind jedoch für ein schrittweises Drucken von links nach rechts vorgesehen, da sie besonders für diejenigen Buchungsmaschinen geeignet sind, bei denen numerische Daten in einem Tabellenformat in Verbindung mit alphabetischen Beschreibungen gedruckt werden. Zu diesem Zweck benötigen die Seriendrucker zusätzliche Bauelemente, wie beispielsweise einen Puffer, zum Drucken der Daten, die in einem von der unteren Seite her zugänglichen Serienspeicher gespeichert sind.

Es ist auch bekannt, in einem elektronischen Register eine Markierung vorzusehen, die schrittweise zu dem gleichen Zweck verschoben werden kann (DE-AS 12 21680).

Der Erfindung liegt die Aufgabe zugrunde, für eine digitale Datenverarbeitungsanlage der eingangs genannten Art eine Schaltung anzugeben, mit der das durch die unterschiedliche Reihenfolge in der Arbeitsweise aufgeworfene Problem des stellenrichtigen Abdrucks gelöst wird.

Diese Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Erfindungsmerkmale gelöst Weiterbildungen der Erfindung sind so Gegenstand der Unteransprüche.

Der Vorteil der Erfindung gegenüber den bekannten Datenverarbeitungsanlagen liegt darin, daß eine in ihrem Aufbau einfache Anlage mit einem unkomplizierten Arbeitsvorgang geschaffen ist, bei der darüber SS hinaus kein zusätzlicher Puffer oder ein von rechts nach links druckender Seriendrucker für die numerischen Daten benötigt wird.

Die Erfindung soll nachfolgend unter Bezugnahme auf die Zeichnungen an einem Ausführungsbeispiel näher erläutert werden. Es zeigen

F i g. 1 und 2 ein vereinfachtes Gesamtschaltbild einer Ausführungsform der Erfindung,

Fig.3 ein vereinfachtes Schaltbild der Verbindung zwischen den elektronischen Verarbeitungsorganen und dem Druckwerk,

F i g. 4 den zeitlichen Ablauf einiger in der Datenverarbeitungsanlage vorhandener Signale und

F i g. 5 wie die F i g. 1 und 2 zusammenzufügen sind. Allgemeine Beschreibung

Die Datenverarbeitungsanlage nach der Erfindung ist ein elektronischer Rechner mit in einem Speicher gespeichertem Programm, der mit einem Zahlen- und einem Symbolen-Tastenfeld, einem im i-iachstehenden wie üblich als inneres Druckwerk bezeichneten ersten Druckwerk und einem im Nachstehenden wie üblich als äußeres Druckwerk bezeichneten zweiten Druckwerk versehen ist, welches beispielsweise aus einer die Aufgabe einer Tabelliermaschine erfüllenden elektrischen Schreibmaschine besteht

Ihre Verwendung als Rechenmaschine ist dadurch gekennzeichnet, daß sie u. a. über Addier-, Subtrahier-, Multiplizier-, Dividier-, Quadratwurzel-, Sprungbefehle sowie über Befehle für das Eingreifen von Unterprogrammen mit automatischer Änderung der Wiedereintrittsadresse in das Hauptprogramm verfügt und daß sich das Programm oder ein Teil von ihm auf Magnetkarten aufzeichnen läßt, die an durch den Ablauf der Verarbeitung vorbestimmten Stellen eingegeben werden können. Ihre Verwendung als Buchungs- und Fakturiermaschine ist u.a. durch die Möglichkeit des Speichems von konstanten Daten und von Zwischenergebnissen der Verarbeitung, durch die Fähigkeit des Ausführeins des automatischen Errechnens von abgerundeten Prozentsätzen, die Möglichkeit des Ausdrukkens bei vorbestimmter Länge sowie die Verfügbarkeit über Tabellierunterprogramme im Speicher gekennzeichnet, die automatisch oder mittels Magnetkarten eingegeben werden können.

Der Rechner nach der Erfindung besitzt (Fi g. 1 und 2) einen aus einer Verzögerungsleitung LDR bestehenden Speicher mit beispielsweise 10 Registern /, /, M, N, R₁Q, U, Z₁D, E, der mit einem einen Leseverstärker 39 speisenden Lesewandler 38 und einem von einem Schreibverstärker 41 gespeisten Schreibwandler 40 versehen ist.

Jedes Register besitzt beispielsweise 32 Dezimalstellen mit je acht Binärstellen, so daß jedes Register bis zu zweiunddreißig 8-Bit-Zeichen speichern kann. Sowohl die Zeichen als auch die Bits werden in Reihe verarbeitet Demzufolge läuft eine Reihe von 10 - 8 · 32-Binärsignalen in der Verzögerungsleitung LDR um. Die auftretenden zehn ersten Binärsignale stellen das erste Bit der ersten Dezimalstelle der entsprechenden Register R, N, M, J, 1, Q, U, Z D bzw. E dar, die darauffolgenden zehn nächsten Binärsignale stellen das zweite Bit der ersten Dezimalstelle derselben Register dar usw.

Wenn beispielsweise angenommen wird, daß diese Binärsignide in der Verzögerungsleitung so aufgezeichnet werden, daß sie um 1 Mikrosekunde voneinander getrennt sind, so sind die zu einem bestimmten Register gehörenden Signale 10 Mikrosekunden voneinander getrennt, d h, daß jedes Register eine Reihe von 8 · 32 um 10 Mikrosekunden voneinander getrennten Binärsignalen enthält, wobei die zu den verschiedenen Registern gehörenden Binärsignalreihen um 1 Mikrosekunde zueinander versetzt sind.

Der Leseverstärker 39 speist einen Serien-Parallel-Umsetzer 42, der über zehn gesonderte Ausgangsleitungen LR, LM, LN, LJ, LI, LE, LD, LQ, LU und LZ zehn gleichzeitige Signale erzeugt die die in derselben Binärstelle derselben Dezimalstelle der jeweiligen zehn Register gespeicherten zehn Bits darstellen.

Demzufolge sind zu einem gegebenen Zeitpunkt zehn Signale, die das erste Bit der ersten Dezimalstelle aller Register darstellen, an den Ausgangsleitungen gleichzeitig vorhanden; zehn Mikrosekunden später zehn das zweite Bit der ersten Dezimalstelle darstellende Signale an diesen Ausgangsleitungen vorhanden usw. S jede Gruppe aus zehn an den Ausgangsleitungen des Umsetzers 42 parallel vorhandenen Signalen wird nach ihrer Verarbeitung einem Parallel-Serien-Umsetzer 43 zugeführt der dem Schreibverstärker 41 die zehn erneut in Reihe angeordneten und um 1 Mikrosekunde

ίο voneinander getrennten Signale liefen, so daß der Wandler 40 diese Signale entsprechend der Arbeitsweise des Rechners eventuell geändert unter Beibehaltung ihrer vorherigen gegenseitigen Lage, in die Verzögerungsleitung einschreibt Somit ist klar, daß die einfache Verzögerungsleitung LDR in bezug auf die ihren Inhalt verarbeitenden Außenkreise einer Gruppe von zehn parallel arbeitenden Verzögerungsleitungen gleichwertig ist, die je ein einfaches Register enthalten und mit einer Ausgangsleitung LR, LM, LN, LJ, LI, LE, LD, LQ, Li/bzw. LZsowie einer Eingangsleitung SR, SM, SN, SJ, SI, SE, SD, SQ, SUbzw. SZversehen sind.

Diese versetzte Anordnung der Signale in der Verzögerungsleitung erlaubt es, daß alle Register des Rechners in einer einfachen, mit nur einem Lesewandler und einem Schreibwandler versehenen Verzögerungsleitung enthalten sind, so daß die Kosten nicht viel höher sind als für eine Verzögerungsleitung mit nur einem Register. Darüber hinaus ist es, da die Impuls-Wiederholungsfrequenz in der Verzögerungsleitung zehnfach größer ist als in den Verarbeitungskreisen des Rechners, möglich, gleichzeitig eine gute Ausnutzung der Speicherkapazität der Verzögerungsleitung zu erreichen, während in den anderen Teilen des Rechners langsam arbeitende und somit billige Schaltkreise verwendet werden können.

Da die Verzögerungsleitungsspeicherung in ihrer Art zyklisch ist wird der Betrieb des Rechners in aufeinanderfolgende Speicherzyklen aufgeteilt wobei jeder Zyklus zweiunddreißig Digitperioden Cl bis C32 enthält und jede Digitperiode in acht Bitperioden Tl bis TS aufgeteilt ist (F i g. 3).

Ein Taktimpulsgenerator 44 erzeugt an den Ausgangsleitungen Tl bis T8 aufeinanderfolgende Taktimpulse, die je eine eine entsprechende Bitperiode anzeigende Dauer haben. Mit anderen Worten ist der Ausgangsanschluß Tl während der gesamten ersten Bitperiode jeder der zweiunddreißig Digitperioden erregt während der Ausgangsanschluß T2 entsprechend während der gesamten zweiten Bitperiode jeder der zweiunddreißig Digitperioden erregt ist usw.

Der Taktimpulsgenerator 44 ist, wie nachstehend noch näher erläutert mit der Verzögerungsleitung LDR in der Weise synchronisiert, daß der Beginn der n-ten Gattungsbitperiode der /η-ten Gattungsdigitperiode mit dem Zeitpunkt zusammenfällt zu dem die zehn in der n-ten Binärstelle der m-ten Dezimalstelle der zehn Speicherregister eingelesenen zehn Bits an den Ausgangsleitungen des Serien-Parallel-Umsetzers 42 verfügbar zu werden beginnen. Diese Binärsignale werden in dem Umsetzer 42 für die gesamte Dauer der entsprechenden Bitperiode gespeichert Während derselben Bitperiode werden die durch Verarbeiten der zehn besagten Bits erzeugten zehn Bits dem Parallel-Serien-Umsetzer 43 zugeführt und in die Verzögerungslei- tung eingeschrieben.

Im einzelnen erzeugt der Taktimpulsgenerator 44 im Verlaufe jeder Bitperiode zehn Impulse M1 bis M10. Der Impuls M1 bestimmt die Lesezeit d. h. den

Zeitpunkt, zu dem der Serien-Parallel-Umsetzer 42 die zu der vorliegenden Bitperiode gehörenden Bits verfügbar zu machen beginnt, während der Impuls M4 die Einschreibzeit, d. h. den Zeitpunkt angibt, zu dem die verarbeitenden Bits zum Einschreiben in die Verzögerungsleitung dem Parallel-Serien-Umsetzer 43 zugeführt werden.

Der Taktimpulsgenerator 44 besitzt einen Oszillator 45, der im Betrieb einen Impulsverteiler 46 mit Impulsen von der Frequenz der Impulse M1 bis M10 speist, der einen Frequenzteiler 47 zum Erzeugen der Taktimpulse TX bis T% speist

Der Oszillator 45 ist nur in Betrieb, solange eine bistabile Schaltung A 10 erregt bleibt, die durch in der Verzögerungsleitung LDR gespeicherte Signale gesteuert wird.

Jede Dezimalstelle des Speichers LDR kann entweder ein Dezimaldigit oder einen Befehl enthalten. Im einzelnen können die als erstes bzw. zweites Befehlsregister bezeichneten Register / und / ein Programm speichern, das höchstens aus vierundsechzig Befehlen besteht, die der Reihe nach in den zweiunddreißig Dezimalstellen des Registers / und in den zweiunddreißig Dezimalstellen des Registers J gespeichert sind. Von den übrigen Registern sind M, N und R Operationsregister, können die Register Z und U ausschließlich numerische Daten und die Register Q, D und £ beliebig Programmbefehle oder numerische Daten enthalten.

Unter diesen besonderen Bedingungen können die Register Q, U, Z, D, E in zwei Teile unterteilt werden, damit sie zwei Zahlen von je höchstens fünfzehn Ziffern enthalten können. Sofern die Kapazität der Speicher auf 15 Dezimaldigite begrenzt wird, sind also statt acht Speicheradressen deren dreizehn vorhanden bzw. notwendig.

Die Programmbefehle des Rechners nach der Erfindung haben ein veränderbares Format

Der Grundaufbau des Befehls besteht aus einem Zeichen aus 8 Bits, von welchen die vier ersten Bits eine Adresse und die vier nächstfolgenden Bits einen Funktionscode ausdrücken können.

Da jeder der sechzehn Binärcode des Funktionsteiles einer Anzahl Speicheradressen von weniger als sechzehn zugeordnet ist verwendet man den gleichen Aufbau mit acht Bits zur Schaffung von neuen Funktionen, die mit vorbestimmten Organen des Rechners in Beziehung stehende Operationen kennzeichnen, oder zum Erweitern des Aufbaus des Befehls von acht auf sechzehn Bits.

Irn einzelnen gibt es drei Typen des Befehlsaufbaus.

Der Befehl des ersten Formats besteht aus acht in den acht Binärstellen Τ1-Γ8 einer bestimmten Dezimalstelle des Speichers eingeschriebenen Bits Bl-B8, von welchen die vier letzten Bits vierzehn mögliche Funktionscode und die vier ersten die Speicheradresse darstellen können, an welcher die Operation ausgeführt werden solL

Zu der ersten Befehlsart gehören die arithmetischen, Obertragungs-, numerischen Druckbefehle an dem internen Druckwerk, in welchen die Adresse das Speicherregister angibt, an welchem verarbeitet werden soll, und die Sprungbefehle, in welchen die Adresse einen Wiedererkennungscode für den Ankunftsbefehl am Sprungende im Rahmen der für das Programm reservierten Speicherzone bestimmt. Diese Befehle brauchen hier nicht näher beschrieben zu werden.

Der Befehl gemäß der zweiten Art besteht aus zwei Zeichen aus je acht Bits BX - B 8, die in den Binärstellen Τί — TS von zwei aneinander angrenzenden Dezimalstellen des Speichers angeordnet sind. Zu diesen Befehlen gehört der nachfolgend beschriebene Befehl: F22: »Ausdrucken am äußeren Druckwerk«. Bei diesem Befehl definieren die ersten acht Bits den Funktionscode und die Adresse des die zu druckenden Daten enthaltenden Speicherregisters, während die nächstfolgenden acht Bits die Drucklänge und die weiteren Druckmodalitäten spezifizieren, wie es im Nachstehenden noch näher erörtert wird.

Der Befehl gemäß der dritten Art besteht aus acht in den Binärstellen Ti - TS einer bestimmten Dezimalstelle des Speichers eingeschriebenen und im ganzen einen Funktionscode angebenden Bits 01 — 08.

Die dritte Befchlsart umfaßt Sonderbefehle, die beispielsweise die Übertragung zwischen vorbestimmten logischen Schaltungen, das Errechnen von Prozentsätzen und die Tabellierung steuern. Auf sie braucht nicht näher eingegangen zu werden.

jedes Dezimaldigit wird entsprechend einem binärverschlüsselten Dezimalcode in dem Rechner mit Hilfe von vier Bits BS, B6, BT, Bi dargestellt In dem Verzögerungsleitungsspeicher LDR werden diese vier Bits in den letzten auftretenden vier Binärstellen Γ5, 76, Tl bzw. TS einer bestimmten Dezimalstelle aufgezeichnet

Im einzelnen wird in dieser Dezimalstelle die Binärstelle T4 zum Speichern eines Kommabits B 4 verwendet, das für die gesamte Ziffer einer Dezimalzahl mit Ausnahme der ersten ganzen Ziffer hinter dem Komma gleich »0« ist Die Binärstelle T3 wird zum Speichern eines Vorzeichenbits B 3 verwendet das für alle Dezimaldigits einer positiven Zahl gleich »0« und für alle Dezimaldigits einer negativen Zahl gleich »1« ist Die Binärstelle T2 wird zum Speichern eines Digit-Erkennungsbits B 2 verwendet das in jeder durch ein Dezimaldigit einer Zahl besetzten Dezimalstelle gleich »1« und in jeder unbesetzten Dezimalstelle gleich »0« ist

Demzufolge erfordert die vollständige Darstellung eines Dezimaldigits in dem Speicher LDR die sieben Binärstellen Γ2, T3, TA, TS, T6, Tl und TS einer gegebenen Dezimalstelle. Die verbleibende Binärstelle TX wird dagegen zum Speichern eines Markierungsbits verwendet, dessen Bedeutung nicht unbedingt mit der in dieser Stelle gespeicherten Dezimalziffer in Beziehung zu stehen braucht

Ein in der ersten Dezimalstelle Cl des Registers R gespeichertes Bit Ä1Ä=»1« wird am Anfang jedes Speicherzyklus zum Starten des Taktimpulsgenerators 44 verwendet; ein in der 32. Dezimalstelle C32 des Registers E gespeichertes Bit ßl£—»1« wird zum Anhalten des Generators 44 verwendet; ein in der /Men Dezimalstelle des Registers N gespeichertes Bit β1ΛΓ·=»1« zeigt an, daß wahrend der Durchführung eines Programms der nächstfolgende auszuführende Befehl der in dieser η-ten Dezimalstelle des Registers des gewählten Programms gespeicherte Befehl ist; ein in der n-ten Dezimalstelle des Registers M gespeichertes Bit BIA/-»1« zeigt an: 1) daß beim Eingeben einet Zahl über das Tastenfeld in das Register M das nächste eingegebene Dezimaldigit in der (n—i)-ten Dezimalstelle gespeichert werden soll, 2) daß beim Eingeber eines Befehls über das Tastenfeld der nächstfolgende Befehl in der η-ten Dezimalstelle des Registers des gewählten Programms gespeichert werden soll; 3) daG beim Drucken einer in einem ausgewählten Gattungs-

Register gespeicherten Zahl das nächste zu druckende Digit das in der η-ten Dezimalstelle dieses Registers gespeicherte Digit ist; 4) daß beim Addieren von zwei Zahlen das Digit der in der n-ten Dezimalstelle des Registers N gespeicherten Summe danach durch Addieren eines bestimmten Digits korrigiert wird. Ein in der 16. Dezimalstelle C16 des Registers Zgespeichertes Bit θ 1 Z= »1« stellt eine Anzeige dar, die es erlaubt, die Register Q, U, Z, D, Em zwei Hälften zu teilen. Ein in der η-ten Dezimalstelle des Registers U gespeichertes Bit BIU=»\« zeigt an, daß die Ausführung eines Hauptprogramms beim n-ten Befehl aus dem Register / oder J unterbrochen worden ist, um auf die Ausführung eines Unterprogramms überzugehen. Deshalb werden die Bits BiR, BlE, BiZzur Darstellung feststehender Bezugssiellen in den verschiedenen Registern verwendet; die Bits BIN, ß IM und BiUstellen verstellbare Bezugsstellen dar. Die Bits BiM werden bei Durchführung einer Addition außerdem dazu verwendet, für jede Dezimalstelle eine zu einer auf dieser Dezimalstelle durchgeführte oder durchzuführende Operation gehörende Information aufzuzeichnen. Die Regenerierung oder die Änderung (Verschiebung) der Markierungsbits erfolgt mit Hilfe eines Markierungsbit-Steuerkreises 37.

Die Rechenanlage nach der Erfindung enthält außerdem einen Binäraddierer 72, der mit zwei Eingangsleitungen 1 und 2 versehen ist, zur gleichzeitigen Aufnahme von zwei zu addierenden Bits, die an der Ausgangsleitung 3 das Summenbit erzeugen.

Der Rechner ist außerdem mit einem Verschieberegister K mit acht Binärstufen K1 bis K 8 versehen. Das Register K vor» an sich bekannter Bauart ist so aufgebaut, daß jedesmal, wenn es einen Verschiebeimpuls über den Anschluß 4 aufnimmt, die in den Stufen K 2 bis KS gespeicherten Bits jeweils in die jeweils vorangehenden Stufen Ki bis K 7 verschoben werden, während die dann in den- Eingangsleitungen 5,6,7,8,9, 10, U, 12,13 vorhandenen Bits jeweils in die Stufen K1, KX KZ, KA, K5, K6, Kl, KS und nochmals K% übertragen werden.

Die Verschiebe-Steuerimpulse werden von den Impulsen MA gebildet. Das Register K empfängt einen von ihnen während jeder Bitperiode, d. h. während jeder Digitperiode acht Verschiebeimpulse. Der Inhalt jeder Stufe des Registers K bleibt von dem Impuls MA jeder Bitperiode bis zu dem Impuls MA der nächstfolgenden Bitperiode unverändert Somit ist klar, daß ein der Eingangsleitung 13 des Registers K während einer bestimmten Bitperiode zugeführtes Bit an der Ausgangsleitung 14 des gleichen Registers nach acht Bitperioden, d. h. eine Digitperiode später, verfügbar ist, so daß das Register K wie ein Verzögerungsleitungsabschnitt mit einer einer Digitperiode entsprechenden Länge wirkt

Das Register K kann auf Grund seiner Fähigkeit, als Verzögerungsleitung zu wirken, gemäß den auf Seite 198 des Werkes »Arithmetic Operations in Digital Computers« von R. K. Richard, 1955, dargelegten Grundsätzen außerdem als Zähler verwendet werden. Im einzelnen ist dieser Zähler, sofern seine Ausgangsleitung 13 und leine Eingangsleitung 14 an die Ausgangsleitung 3 bzw. an die Eingangsleitung 1 des Addierers angeschlossen sind, während die Eingangsleitung 2 des Addierers kein Signal aufnimmt, in der Lage, aufeinanderfolgende Zählimpulse zu zählen, die einer bistabilen Obertragungsspeichervorrichtung entsprechend dem nachfolgenden Kriterium zugeführt wurden. Indem die in dem Register K enthaltenen acht Bits als eine Binärzahl mit acht Binärstellen angesehen werden, kann der bistabilen Schaltung A 5 ein Zählimpuls zugeführt werden, sobald die unbedeutende Binärstelle aus dem Register K entnommen wird. Demzufolge sind

S die Zählimpulse zeitlich um eine Digitperiode oder ein Mehrfaches von ihr voneinander getrennt.

Außerdem kann das Register K als Pufferspeicher zum vorübergehenden Speichern einer Dezimalziffer oder des Adressenteils eines Befehls oder des

ίο Funktionsteils eines Befehls wirken, um eine Druckeinheit zum Drucken des Digits oder des Adressenteils oder des Funktionsteils zu steuern.

Beim Übertragen von Daten oder Befehlen aus dem Tastenpult 22 in den Verzögerungsleitungsspeicher

ij LDR kann das Register K außerdem als Parallel-Serien-Umsctzer wirken, wie es in der US-Patentschrift 33 04 418 genauer beschrieben ist

Die Rechenanlage nach der Erfindung besitzt außerdem einen statischen Befehlsspeicher 16 mit acht Binärstufen /1 bis /8 zum Speichern der jeweiligen acht Bits eines Befehls.

Der statische Speicher 16 überträgt seinen Inhalt in den Decodierer 17, der u. a. die Ausgangsleitungen VO und jene für den Befehl F2.2 aufweist.

Falls der Befehl ein Befehl der zweiten Art ist, wird nur das erste Zeichen des Befehls in dem statischen Speicher 16 gespeichert Sofern der Befehl ein F2.2-Befehl ist (Ausdrucken am äußeren Druckwerk), wird einer der Ausgänge Yi- YO, und zwar der

Ausgang VO, durch die Bits 7*1 — TA erregt, um das die

auszudruckenden Daten enthaltende Speicherregister zu wählen, während die Bits 15 —IS den Ausgang F2.2 des Decodieren 17 erregen.

Ein an sich bekannter Umschaltkreis 36 ist vorgese-

hen, um entsprechend verschiedenen Arten die Speicherregister, den Addierer 72, das Register K oder den statischen Befehlsspeicher 16 untereinander zum Steuern der Daten und Befehlsübertragungen zwischen diesen verschiedenen Teilen zu verbinden. Es leuchtet also ein, daß der Umschaltkreis 36 außerdem die Aufgabe hat auf Grund der ihm aus dem Decoder 17 zugeführten Adresse die Register auszuwählen.

Das Tastenpult 22 zum Eingeben der Daten und der Befehle und zur Steuerung der verschiedenen Funktio nen des Rechners enthält ein Zahlentastenfeld 65 mit zehn Zifferntasten 0 bis 9, die dazu dienen, über das Register K eine Zahl in das Register M einzugeben, das unter den Registern des Speichers LDR das einzige, von dem Zahlentastenfeld aus zugängliche Register ist Das

Tastenpult 22 enthält außerdem ein Adressentastenfeld

68, das mit den Tasten Q, U, Z, D, EM, R versehen ist die je die Wahl eines gleichnamigen Registers des

Verzögeningsleitungsspeichers LDR steuern. Das Tastenfeld 22 enthält schließlich ein Funktionsta-

stenfeld 69 mit Tasten, die je dem Funktionsteil eines der Befehle entsprechen, die der Rechner ausführen kann.

Die drei Tastenfelder 65, 68 und 69 steuern eine übliche mechanische Decodereinrichtung, die aus Codierstiben besteht, die mit elektrischen Schaltern zusammenwirken, um an vier Leitungen Hi, H2, H 3, AM vier Binärsignale zu erzeugen, die entweder die vier Bits einer auf dem Tastenfeld 65 eingestellten Dezimalziffer oder die vier Bits einer auf dem Tastenfeld 68 eingestellten Adresse oder die vier Bits einer auf dem Tastenfeld 69 eingestellten Funktion darstellen, wobei die Decodereinrichtung außerdem eine Ausgangsleitung Gl oder G 2 oder G 3 erregen

kann, um anzuzeigen, ob das Tastenfeld 65 oder das Tastenfeld 68 bzw. das Tastenfeld 69 betätigt worden ist

Eine Kommataste 67 und eine Taste 66 für ein negatives algebraisches Vorzeichens erzeugen bei ihrer Betätigung unmittelbar ein Binärsignal in der Leitung V S bzw. SN.

Die Rechenanlage nach der Erfindung läßt sich wahlweise so einstellen, daß sie nach drei Arten, und zwar »von Hand«, »automatisch« und »Programmeinspeicherung«, in Abhängigkeit davon, ob ein Schalter 23 mit drei Stellungen ein Signal PM, PA oder IP erzeugt, arbeitet.

Während des Programmeinspeicherungsbetriebes, bei dem das Signal IP auftritt, sind das Adressentastenfeld 68 und das Funktionstastenfeld 69 betätigbar zum Eingeben der Programmbefehle in die von diesen bestimmten Register über das Register K. Zu diesem Zweck können die Ausgänge Hi bis H4 des Tastenfeldes über das Tor 24 jeweils an die Eingänge 8 bis 11 des Registers K angeschlossen werden. Während dieser Zeit ist das Tastenfeld 65 unwirksam (außer Betrieb).

Die Rechenanlage enthält außerdem eine Gruppe bistabiler Schaltungen AO, Ai ... A π für interne und externe Bedingungen, die in Fig.2 mit Hilfe eines Kästchens 25 kollektiv dargestellt sind.

Die Rechenanlage ist außerdem mit einem Folgesteuerungsorgan 26 versehen, welches eine Gruppe bistabiler Schaltungen mit dem Zustand Pi,P2,P3... P η umfaßt, die zugleich erregt werden können, so daß sich die Rechenanlage jederzeit in einem genau bestimmten, der derzeitig erregten bistabilen Schaltung P i - Pn entsprechenden Zustand befindet Der Betrieb der Rechenanlage umfaßt den Ablauf einer bestimmten Zuständefolge, bei welchem in jedem dieser Zustände eine bestimmte Grundoperation ausgeführt wird. Der Zustand PO entspricht dem befehlsbereiten Zustand der Rechenmaschine.

Das Kriterium, nach welchem diese Zustände aufeinander folgen, wird durch eine an sich bekannte logische Schaltung 27, und zwar auf der Basis der ihr durch die bistabile Schaltungen Pt-Pn über die Leitung P vermittelten Kenntnis des derzeitigen Zustandes, des ihr durch den Codierer 17 über die Leitung F zugeführten derzeitig statisch gespeicherten Befehls und der ihr von den bistabilen Schaltungen der Gruppe 25 aus über die Leitung A vermitteiten derzeitigen internen Bedingungen des Rechners bestimmt, wobei die logische Schaltung 27 entscheidet, welcher der zukünftige Zustand sein soll, indem sie so diejenige ihrer Ausgangsleitungen 28 erregt, die diesen zukünftigen Zustand entspricht Wenn darauf eine logische Schaltung 29 einen Zustandswechsel-Taktsteuerimpuls AfG erzeugt wird die bistabile Schaltung mit einem diesen zukünftigen Zustand entsprechenden Zustand über das dem Ausgang 28 entsprechende Tor 30 erregt, während alle anderen bistabilen Schaltungen enterregt werden.

Das an den Rechner angeschlossene äußere Druckwerk ist mit mechanischen Teilen zum Festlegen des linken und des rechten Randes der Druckzeile von Hand, einem beweglichen Druckten und Verstellungsund Anschlagsorganen für die Tabellierung versehen.

Das äußere Druckwerk besteht im einzelnen aus einer Schreibmaschine 100 (Fi g. 3) mit verstellbarem Wagen, die Tabellierungsteile besitzt, die sich Ober das Tastenfeld 103 von Hand oder fiber ein Programm mit Hilfe der Elektromagneten 104 bis 107 in Abhängigkeit von über die Leitungen 124 bis 127 zugeführten Tabellierungsbefehlen steuern bzw. einstellen lassen. Auf eine nähere Darstellung der hierfür erforderlichen Operationen soll hier verzichtet werden.

Die Schreibmaschine 100 besitzt außerdem ein numerisches Tastenfeld 102 mit den Zahlentasten von 0 bis 9, der Taste für das algebraische Vorzeichen »Minus«, der Kommataste und der Leertaste AQ von welchen jede parallel geschaltet zu den der Schreibmaschine aus dem Rechner zugeführten Steuerbefehlen jeweils über die Leitungen 128-140 und die Elektromagnete 108-120, das entsprechende Druckteil betätigt

Die Schreibmaschine besitzt außerdem ein algebraisches Tastenfeld 101.

Die Schreibmaschine 100 besitzt eine stetig umlaufende Hauptwelle, die in an sich bekannter Weise die für das Betätigen der Steuerungen der verschiedenen mechanischen Teile notwendige Energie liefert, wobei das Ausdrucken der aufeinanderfolgenden Zeichen in durch die Drehbewegung der Hauptwelle bestimmten aufeinanderfolgenden Zyklen erfolgt Ein Signalgenerator, der beispielsweise aus einem elektromagnetischen Wandler besteht, und mit an einem mit der Welle synchron umlaufenden Rad angebrachten Magnetstellen zusammenwirkt, erzeugt an der Leitung 121 bei jedem Zyklus der Schreibmaschine ein Signal. Dieses Signal zeigt den elektronischen Verarbeitungsorganen an, welcher der richtige Zeitpunkt ist für die Übertragung eines auszudruckenden Zeichens in die Schreibmaschine.

— Befehl: Ausdrucken am äußeren Druckwerk —

Der Befehl F22 »Ausdrucken am äußeren Druckwerk« überträgt von den bedeutendsten Ziffern zu den weniger bedeutenden hin aufeinanderfolgend den Inhalt eines Speicherregisters auf die Druckteile für eine (nach der Anzahl der Zeichen) durch den Druckbefehl bestimmte Länge mit Ausdrucken des Kommas und gegebenenfalls des Vorzeichens »Minus« nach der letzten Ziffer. Die maximale Drucklänge beträgt zweiunddreißig Ziffern, d. h, den gesamten Inhalt des durch den Befehl gewählten Speicherregisters.

Im Verlaufe des Druckvorgangs werden die aufeinanderfolgenden Dezimalstellen über den Kanal 94 in einen aus den acht bistabilen Schaltungen Wi, W2, W3, W4 ... WS gebildeten Zwischenausgangsspeicher W und dann aus diesem Speicher in die Schreibmaschine 100 übertragen mit Lese-Druckzyklen, die mit dem mechanischen Zyklus des Druckwerks synchronisiert sind.

Der Befehl »Ausdrucken am äußeren Druckwerk« ist, wie bereits erörtert, ein Befehl aus zwei Zeichen mit sechzehn Bits, die an zwei aneinander angrenzenden Stellen der Programmregister des Speichers entnommen werden.

Die acht ersten Bits wählen das die auszudruckenden Zeichen enthaltende Register aus und definieren den Funktionscode.

Die nächstfolgenden acht Bits spezifizieren mit den Bits B1 und B2 die Druckart und mit den Bits BA+BS die Drucklänge.

Im einzelnen zeigen die Bits B1 und B 2 an, ob das Ausdrucken in absolutem Wert oder mit einem algebraischen Vorzeichen, mit allen Dezimalstellen der in dem gewählten Register enthaltenen Zahl oder nur mit den durch den an der Seite des Tastenfeldes (F i g. 2) angeordneten Anzeiger 77 der Anzahl der Druckdezimalstellen vorbestimmten Dezimalstellen erfolgen solL

Wie bereits in der allgemeinen Beschreibung erörtert, hat jedes Speicherregister eine Länge von zweiunddreißig Stellen, die im Verlaufe jedes Zyklus des Speichers LDR in Reihe abgetastet werden. In jeder dieser Stellen sind in den Binärstellen Γ5- 7"8 vier Code-Bits, in der Binärstelle 73 ein Vorzeichen-Bit nnd ein Bit gespeichert, das in seiner Binärstelle TI dem Inhalt dieser Dezimalstelle die Bedeutung einer numerischen Ziffer gibt, während in der Binärstelle Γ4 der unbedeutendsten Ziffer der ganzen Zahl ein Kommabit gespeichert ist

Im Anschluß an das Lesen des Befehls »Ausdrucken am äußeren Druckwerk« wird in ein vorbestimmtes Register, beispielsweise in das Register N, ein Markieriingsbit Bi eingeschrieben, und zwar in die ¹S Binärstelle Γ1 der dem Komma der zu druckenden Zahl mit der durch den Anzeiger für die Druckdezimalstellen vorbestimmten Ziffernanzahl in Abtastungsrichtung der Speicherregister vorangehenden Dezimalstelle.

Dieses Markierungsbit zeigt in dem Falle, da der Befehl F2.2 eine vorbestimmte Anzahl von zu druckenden Dezimalstellen benötigt, das Ende des Druckvorgangs an.

Das Ausdrucken am äußeren Druckwerk umfaßt verschiedene durch die Zustände P17, P90, P91, P%2, P93, P94, P95 des Rechners gekennzeichnete Arbeitsphasen.

Die Lese- und Übersetzungsphase des Befehls umfaßt die Zustände P17, P90, P91, P92, im Verlaufe derer folgende Funktionen ablaufen:

Zustand PYl — Speicherung des ersten Zeichens des Befehls in dem Speicher 16 und Erregen des Decodieren 17, der einen der Funktion entsprechenden Ausgang und einen Ausgang für die Wahl des Speicherregisters mit dem Schaltkreis 36 mit Hilfe der zweiten bzw. der ersten Gruppe aus vier Bits des Zeichens liefert

Zustand P90 — Ausrichten der Speicherregister N und M nach der unbedeutendsten Ziffer, also Verschieben der Zahl im Inneren des Registers, bis die unbedeutendste Ziffer auf die erste Dezimalstelle des Registers gebracht ist Die übrigen Speicherregister enthalten bereits nach der unbedeutendsten Ziffer ausgerichtete Zahlen, weil dieses Ausrichten nach jeder Übertragung einer Zahl in diese Register automatisch erfolgt

— Einschreiben des Markierungsbits Bi in das Register N zur Vorherbestimmung der Anzahl der Druckdezimalstellen. Die Stelle des Registers N, an welcher das Markierungsbit B1 eingeschrieben werden soll, wird ermittelt durch Übertragen der in dem Anzeiger 77 für die Druckdezimalstellen enthaltenen Zahl in das als Zähler an den Addierer 72 angeschlossene Register K mit darauffolgendem Zählen bei jeder Digitperiode, die auf die das Komma der in dem SS derzeitig gewählten Register enthaltenen Zahl ermittelnden Digitperiode folgt, bis der Zähler den Inhalt zweiunddreißig erreicht Das Erreichen dieser Zahl bewirkt das Einschreiben des Bits B1 in das Register N.

Zustand P9i — Speicherung der Dnckart in den bistabilen Schaltungen NK und NL mit Hilfe der Bits B1 und Bl des zweiten Zeichens des Befehls und Speicherung der Drucklänge, wobei das Bit B4 der bistabilen Schaltung NR zugeführt und die Ergänzung der Bits B5, £6, B7, BS bis auf sechzehn den 6s Binärstellen KS, K6, Kl bzw. KS des Registers zugeführt wird.

Zustand P92 — Anschließen des Registers K an den Addierer 72 in der Weise, daß es mit der bistabilen Schaltung NR einen Zähler bis zweiunddreißig bildet. Dieser Zähler zählt die Signale 7"5 jeder auf die Erregung der bistabilen Schaltung NK folgenden Digitperiode. Diese bistabile Schaltung wird ihrerseits durch das Markierungsbits B 1 des zweiten Zeichens des Befehls F2.2 erregt, wenn das Ausdrucken mit allen Dezimalstellen erfolgt, oder durch das Markierungsbit B1 des Speicherregisters N (d. h. das während des vorerwähnten Zustandes P90 eingeschriebene Bit) erregt, wenn das Ausdrucken nur mit den durch den Anzeiger 77 für die Dezimalstellenanzahl (F i g. 2) vorbestimmten Dezimalstellen erfolgt. Auf diese Weise beginnt die Zählung an der ersten Dezimalstelle der Speicherregister bzw. an der Dezimaistelle, an welcher das Ablesen (Entnehmen) des Markierungsbits B1 des Registers ^Verfolgt.

Wenn die bistabile Schaltung NR, die das bedeutendste Bit der Drucklänge speichert, enterregt wird, hört die Zählung mit der ersten Zurückstellung des Registers K auf Null auf, d. h., sie wird mit einem neuen Zählzyklus fortgesetzt und hört an der zweiten Zurückstellung des Registers K auf Null auf. An der Stelle, an welcher die Zählung aufhört, wird ein Markierungsbit öl in die durch die letzte Zählung des Registers K ermittelte Dezimalstelle des Registers M eingeschrieben. Da jedes Speicherregister eine Länge von zweiunddreißig Digitperioden hat, ist klar, daß der aus dem Register K, der bistabilen Schaltung NR und dem Addierer 72 gebildete Zähler anfänglich die Ergänzung der die gewünschte Drucklänge ausdrückenden Zahl bis auf zweiunddreißig aufgenommen hat und daß er die aufeinanderfolgenden Digitperioden synchron mit der Abtastung des Speichers zählt, wobei die Stelle, an welcher das Bit BX eingeschrieben wird, diejenige ist, an welcher das Ausdrucken beginnen soll.

Mit dem Zustand P92 des Rechners endet die Übersetzungsphase des Befehls F2.2 und die durch die Zustände P 93, P 94, P 95 gekennzeichnete Ausführungsphase beginnt. Im Zustand P 93 erfolgt die Übertragung der Zeichen aus dem gewählten Speicherregister über die Leitung 94 in den Zwischenspeicher W und von dem Speicher W über den Decodierer 95 und die Leitungen 131-140 auf die Druckteile der Schreibmaschine. Das Ausdrucken jedes Zeichens erfordert einen mit dem mechanischen Zyklus des Druckwerks synchronisierten internen Arbeitszyklus. Im Verlaufe jedes Druckzyklus jedes Zeichens wird eine bistabile Schaltung PT, die durch von einem Generator für mit dem mechanischen Zyklus der Schreibmaschine 100 synchronisierte Signale über die Leitung 521 zugeführte Impulse gesteuert wird, erregt und enterregt. Die Erregung der bistabilen Schaltung PTbestimmt die Übertragung des im Inneren des durch die Stelle des Markierungsbits B1 des Registers M derzeitig gewählten Registers ermittelten Zeichens in den Zwischenspeicher W und die Verschiebung dieses Digits in der Richtung von den bedeutendsten Ziffern zu den unbedeutendsten Ziffern auf die angrenzende Dezimalstelle. Die Übertragung des Zeichens in dis Register W erfolgt bei jedem Impuls M4 bitweise über das Tor 123.

Das Enterregen der bistabilen Schaltung PT ermöglicht die Übertragung des gleichen Zeichens aus dem Zwischenspeicher W über den Decodierer 95 und die Leitungen 131 —140 auf die Druckteile.

Die aufeinanderfolgenden Dezimalstellen des derzeitig gewählten Speicherregisters werden zur Übertragung ihres Inhalts in den Zwischenspeicher W durch

ZählzykJen ermittelt, die durch den aus den bistabilen Schaltungen KS, K 6, K 7, K 8 des an den Addierer 72 angeschlossenen Registers M gebildeten und durch die Signale TS jeder Digitperiode über die bistabile Schaltung für die Überträge des Addierers gesteuerten Zähler ausgeführt werden. Jeder Zählzyklus der DigKperioden beginnt, wenn das Register K sich auf Null befindet, und zwar an der auf die durch das Markierungsbit B1 des Registers M ermittelte Stelle folgende Stelle der Dezimalstelle.

Der Zähler K führt außerdem an der Stelle des ersten sechsstelligen Übertrags eine doppelte Zählung aus und bleibt an der Stelle des zweiten sechsstelligen Übertrags stehen. Da die Kapazität der Speicherregister zweiunddreißig Ziffern beträgt, ermittelt das Stehenbleiben des Zählers K diejenige Speicherdezimalstelle, welche an die durch das Vorhandensein des Markierungsbits B1 in dem Register M 2 gekennzeichnete Dezimalstelle von den bedeutendsten Ziffern in Richtung auf die weniger bedeutenden Ziffern angrenzt.

An der Stelle dieser Dezimalstelle wird das Markierungsbit B1 des Registers M zum Adressieren des dem Zwischenspeicher Wzuzuführenden nächstfolgenden Zeichens verschoben. Die ausgedruckten Zeichen sind diejenigen, die mit einem Markierungsbit B 2 versehen sind, das dem Inhalt der Dezimalstelle die Bedeutung eines verarbeitbaren Zeichens gibt. Das Fehlen des Markierungsbits B 2 bestimmt die Enterregung der bistabilen Schaltung W2 des Zwischenspeichers W und die Steuerung der einzigen Auslassung der Zeichen auf der Schreibmaschine 100 mit Hilfe des Tors 148 und der Leitung 128.

Das Ende des Druckvorgangs ist durch die in die bistabile Schaltung NK eingespeicherte Druckmodalität bedingt. Sofern alle in dem gewählten Register enthaltenen Dezimalstellen der Zahl benötigt werden, endet der Druckvorgang mit dem Zyklus, der auf denjenigen folgt, in welchem das Markierungsbit B1 des Registers M die erste Dezimalstelle des Registers erreicht. Sofern nur die durch den Anzeiger für die Druckdezimalstellen vorbestimmten Dezimalstellen benötigt werden, endet der Druckvorgang mit dem Zyklus, der auf denjenigen folgt, in welchem das Markierungsbit B1 des Registers M nach dem Markierungsbit B1 des Registers ^ausgerichtet wird.

Die unbedeutendste Ziffer des ganzzahligen Teiles der zu druckenden Zahl enthält in der Binärstelle ΤΛ das Kommabit.

Die durch die Erregung der bistabilen Schaltung PT bestimmte Übertragung dieser Ziffer in den Zwischenspeicher W hat das Einschreiben des Kommabits in die

bistabile Schaltung WA zur Folge. Das Auslesen des Kommabits läßt außerdem eine interne Bedingung entstehen, die verhindert, daß das Markierungsbit B1 des Registers M auf die angrenzende Dezimalstelle des Speichers verschoben wird. Wenn die bistabile Schal-

tung PT enterregt wird, wird über den Decodierer 95 nur der Inhalt der bistabilen Schaltungen WS, W6, Wl; WS des Speichers Wzum Ausdrucken zugeführt.

Beim nächsten Zyklus tritt der Zustand P94 an die Stelle des Zustandes P93 des Rechners.

Im Zustand P94, der nur einen Druckzyklus dauert, erhält der Zwischenspeicher Wdie gleiche Ziffer wie im vorhergehenden Zyklus auf Grund des Fehlens einer Verschiebung des Markierungsbits B1 des Registers M, während die Zählung in das Register K und die Verschiebung des Markierungsbits BX im Register M fortgesetzt wird. V/ährend der Enterregung der bistabilen Schaltung PTbestimmt der Zustand P94, daß nur das Kommabit der. Druckteilen über das Tor 150 und die Leitung 130 zugeführt wird.

In den nächstfolgenden, wieder durch den Zustand P93 gekennzeichneten Zyklen erfolgt die Übertragung

normal aus dem derzeitig gewählten Register in den

Zwischenspeicher Wund aus ihm auf die Druckteile. Das etwaige Ausdrucken des Vorzeichens wird am

Ende des numerischen Ausdruckens der Zahlen durch den Zustand der bistabilen Schaltung NL gesteuert, die die Druckmodalitäten in absolutem oder in durch das Bit B 2 des zweiten Zeichens des Befehls F2.2 ausgedrücktem algebraischem Wert speichert.

Das Ausdrucken des Vorzeichens erfordert nach dem die letzte Ziffer betreffenden Zyklus einen neuen durch den Zustand P95 des Rechners gekennzeichneten Druckzyklus. Sofern das zu druckende Vorzeichen das Vorzeichen »Plus« ist, setzt der Zustand P95 alle Ausgänge des Zwischenspeichers W außer Betrieb und bestimmt über das Tor 147 und die Leitung 128 das Zuführen des Steuerbefehls für die Auslassung. Sofern das zu druckende Vorzeichen das Vorzeichen »Minus« ist, setzt der Zustand P95 des Rechners nur den Ausgang W3 in Betrieb, der über das Tor 149 und die Leitung 129 das Ausdrucken des Zeichens unmittelbar steuert.

Hierzu 4 Blatt Zeichnungen

Claims (3)

Patentansprache:

1. Digitale Datenverarbeitungsanlage mit einem Speicher mit Rillenspeicherung mehrstelliger Dezimalzahlen, die von der niedrigsten zur höchsten Stelle fortschreitend Stelle für Stelle verarbeitet werden, einem Druckorgan, das die gespeicherten Zahlen von der höchsten zur niedrigsten Stelle fortschreitend Stelle für Stelle ausdruckt, einem Zwischenspeicher, der zyklisch mit dem Speicher verbunden wird, um jeweils zu einem Zeitpunkt eine Dezimalstelle der Zahl aus dem Speicher zu 'extrahieren und zwischenzuspeichern, und Einrichtungen zum zyklischen Obertragen der Dezimalstelle aus dem Zwischenspeicher zum Druckorgan, wobei jede aus dem Speicher m extrahierende Dezimalstelle nut Hilfe einer verstellbaren Markierung ermittelt wird, die an dem Ort, der durch die Dezimalstelle im Speicher belegt wird, durch einen Markierungs-Steuerkreis eingeschrieben wird, gekennzeichnet durch eine Steuerschaltung (36), die auf einen Druckbefehl (F2J2) den Markierungs-Steuerkreis (37) veranlaßt, die Markierung (Bi) an der der höchsten Dezimalstelle entsprechenden Speicherzelle der zu druckenden Zahl einzuschreiben, und eine Zähleinrichtung (K, 72), die auf jede Überführung einer Dezimalstelle aus dem Speicher (LDR) in den Zwischenspeicher (W) anspricht, um den Markierungssteuerkreis (37) so zu steuern, daß die Markierung (B i) zur nächsten zu überführenden Dezimalstelle in Richtung von der höheren zur niedrigeren Stelle geschoben wird.

2. Datenverarbeitungsanlage nach Anspruch 1, bei welcher der Speicher zyklischen Typs ist und seine Länge π Zeichen beträgt, dadurch gekennzeichnet, daß die Zähleinrichtung einen bis η zählenden Zähler (K) enthält, der für jede Zeichenperiode mit einem Zählsignal und außerdem im Verlaufe jedes Speicherzyklus in einer vorbestimmten Zeichenperiode mit einem zusätzlichen Zählsignal gespeist wird, wobei der Zähler (K)bei jedem Speicherzyklus und, sofern der Inhalt des Zählers einen vorbestimmten Wert erreicht, die Verschiebung der beweglichen Markierung (BX) auf die in entgegengesetzter Richtung zur Reihenfolge der Zugänglichkeit der Zeichen angrenzende Speicherstelle bewirkt

3. Datenverarbeitungsanlage nach Anspruch 1 oder 2, bei der für die Extraktion der Zeichen an dem Ort einer vorbestimmten Stelle des Speichers ein Stopzeichen angebracht wird, dadurch gekennzeichnet, daß der Zähler (K) in einer Phase zur Vorbereitung der Extraktion die aufeinanderfolgenden Speicherstellen von diesem Stopzeichen bis zum Erreichen einer vorbestimmten Zahl zählt und bei Erreichen der Zahl das bewegliche Zeichen speichert