DE1524231A1 - Rechenmaschine mit einem Verzoegerungs-Umlaufspeicher - Google Patents
Rechenmaschine mit einem Verzoegerungs-UmlaufspeicherInfo
- Publication number
- DE1524231A1 DE1524231A1 DE19661524231 DE1524231A DE1524231A1 DE 1524231 A1 DE1524231 A1 DE 1524231A1 DE 19661524231 DE19661524231 DE 19661524231 DE 1524231 A DE1524231 A DE 1524231A DE 1524231 A1 DE1524231 A1 DE 1524231A1
- Authority
- DE
- Germany
- Prior art keywords
- counter
- bit
- calculating machine
- register
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/007—Digital input from or digital output to memories of the shift register type
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/02—Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
- G06F3/0227—Cooperation and interconnection of the input arrangement with other functional units of a computer
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C21/00—Digital stores in which the information circulates continuously
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Complex Calculations (AREA)
- Storage Device Security (AREA)
- Electric Clocks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
Telefunken Patentverwertungsgesellschaft mit beschränkter Haftung
Ulm (Donau), Elisabethensferaße 3
Konstanz» den 14·»3.1966
FE/PT-KU m/I
Rechenmaschine mit einem Yerzögerungs-Umlaufspei.cher
Die Erfindung will eine elektronische Rechenmaschine schaffen,
deren Rechenwerk räumsparend und preisgünstig herstellbar ist,
wie dies insbesondere für elektronische Tischrechner, erwünscht ist.
Zu diesem Zweck wird mit der Erfindung in erster ί/inie angestrebt,,, den Aufwand zu vermeiden, der durch die Anordnung von
statischen Parallel-Registern entsteht. Ein Vierspezies-Rechner
erfordert, wie bekannt ist, für die Aufnahme von Operanden und Resultaten mindestens drei Register, Jedoch ist mindestens
ein viertes Register für die Akkumulation,von Ergebnissen
meist unerläßlich. Derartige'Register, welche Operanden, Resultate
und Resultatsummen als komplette mehrstellige Zahlen aufnehmen, seien zunächst als Hauptregister bezeichnet im Unterschied
zu solchen Teilregistern, welche nur Bruchstücke der Rechenzahlen, insbesondere Einzelziffern in kodierter Form,
aufnehmen. Bei einer elektronischen Rechenmaschine, die nur
zum Addieren und Subtrahieren bestimmt ist, würde man min-
BAD ORiQiNAL
"> ·Ί 009818/1339
destens zwei Hairot regist er vorsehen. Durch die Erfindung
wird es in vorteilhafter Weise ermöglicht, daß kein Hauptregister als statisches Parallelregister in der Maschine
vorhanden zu sein braucht/ vielmehr sämtliche Hauptregisterinhalte
in einer schnellen und daher relativ kurzen rückgekoppelten Impuls-Laufzeitstreeke untergebracht sein können,,
wie sie z.B. in an sich bekannter Weise durch einen Glasstab verkörpert sein kann, an dessen einem Ende ein.
Piezo-Wandler Scherimpulse in den Stab eingibt, die, am
anderen Ende angekommen, dort durch einen zweiten Piezo-Wandler wieder in elektrische Impulse zurückverwandelt werden,
welche auf den Eingangswandler zurückgegeben werden.
Die Verwendung von Verzögerungs-Umlaufspeichern igt bei
Rechenmaschinen an sich bekannt, desgleichen die hiermit
verbundene serielle. Arbeitsweise unter bedarfsweise Anschaltung eines Serien-Addierers (-Subtrahierers) zwecks
einmaliger oder gehäufter Summenbildung·
Die Erfindung benutzt diese Technik ebenfalls und sieht
für eine elektronische Rechenmaschine mit mindestens zwei, vorzugsweise aber für Vierspeziesrechnungen mit Akkumuliermöglichkeit vier oder auch mehr Hauptregistern vor, daß
Bitplätze für Binär-Kodierungen der Ziffern aller Stellen
der Hauptregister in einem Bit-UmIaufkanal in Serie enthalten sind und diese Plätze ebenso wie AussT>eicherungen
aus ihnen und Ziffernübertragungen zwischen Stellen desselben
ü 0 9 81 8 / 13 3 9 bad
'.Registers' oder -verschiedener Register durch Auswahl von
Taktseiten aus dem Raster des Bit-Taktes dieses Kanals gewonnen
werden,' daß ferner nit diesen Auswahl takten aus dem
Kanal entnommene Bits in das erste Glied einer den Umlaufweg verlängernden Schiebekette einspeisbar sind, welche Bits
aus zwei Ziffernstellen nebeneinander aufnimmt und mit ausgewählten
Stufen an die Eingänge sowie den Ausgang eines
Addierers angeschlossen ist. "
Ein \veiterer Hauptgedanke der Erfindung besteht dabei darin,
daß bei Anwendung eines n—stelligen Binärkodes für .'die
Zifferndarstellung und einer Laufzeitlänge E sowie Bitkapazität m der Verzögerungsstrecke der in dieser herrschende Laufabstand aller Bits aufeinander folgender Stellen-
- τ? ■ ■
werte im Kode gleich—— und der Lauf abstand von Stellen
E unterschiedlicher Register gleich -—-— ist, daß je Umlauf η
im Bit-Taktraster äquidistante Auswahltakte vorgesehen sind, und daß das an den η-ten Auswahltakt sich anschließende
Zeitintervall zwischen diesem und einem nachfolgenden Auswählt akt durCjL.das Leitwerk der Maschine im Bit-Taktraster
unterschiedlich lang eingestellt wird.
Mit der angegebenen Bit-Verteilung auf der Laufstrecke wird
einerseits erreicht, daß die Verarbeitungsfrequenz der Kode-Bits gegenüber der vorzugsweise hohen Bitfrequenz
der Laufzeitstrecke reduziert wird und mithin die'Übertragungs-
und Rechenelemente mit dieser niedrigeren Impulsfre-
Ü09818/1339
quenz arbeiten können, wodurch sie billiger werden, andererseits
ergibt diese Verteilung die Möglichkeit, im Raster der Verarbeitungsfrequenz Kode-Auslesungen aus der gleichen
oder der-vorauslaufenden Registerstelle sowie aus gleichen Stellen unterschiedlicher Register ohne Wartezeit unmittelbar
aneinanderzureihen.
Im Zusammenhang mit diesen Hauptmerkmalen schafft die Erfindung
Weiterbildungen und Einzellösungen für die Durchführung
der Rechnungen sowie Ein- und Ausgaben, wie sie in UnteransOrüchen angegeben und bei der Beschreibung eines
Ausfiihrungsbeispiels der Erfindung näher erläutert sind.
Das anhand der Zeichnungen nachfolgend beschriebene Ausführungsbeispiel
ist auf einen Tischrechner mit Tasteneingabe abgestellt, wobei nur die für das Verständnis der
Erfindung.heranzuziehenden Einzelheiten eines solchen Rechners
behandelt sind.' Dabei zeigt -
Fig.1 ein Block-Schaltungsbild der erfindungsgemäßen
Einrichtungen der Rechenmaschine
Fig.2 einen hinsichtlich von Tor-Ausbildungen detaillierten
Te11ausschnitt aus Fig. 1 ■
Fig.5 ein Skalenschema zur graphischen Verdeutlichung
des Zeitauswahl-Prinzips.
009818/1339 bad
Mit S ist in I1Ig. 1 und 2 eine Verzögerungsstrecke bezeichnet.. Sie besteht vorzugsweise aus einem Glasstab von etwa
15 cm Länge, in den links durch einen elektrisch betätigten
Piezo-Wandler Seher-Imoulse eingegeben werden, welche sich
durch die Länge des Stabes fortpflanzen und an seinem rechten Ende durch einen Piezo-Wandler wieder in elektrische
Impulse umgesetzt werden. SV ist ein Schreibverstärker für
die einzugebenden Inroulse, LV ein Leseverstärker, der die
ausgegebenen Impulse verstärkt. RL ist eine Rückführungsleitung, um den LV-Ausgangsimpulsen entsprechende Impulse
in SV.wieder einzuspeisen und so den Glasstab S als einen "0"-"L"-Bit-Zirkulationsspeicher rückzukoppeln. Es ist vorgesehen,
daß ein durch S laufender Impuls den Binärwert "0" darstellt. Das Fehlen eines Impulses bedeutet 11L". Wenn also
keine von Null verschiedene Information gespeichert ist,
läuft eine ununterbrochene Folge von Impulsen durch den Stab S, die mit einem Bit-Takt t aus- und wieder eingespeichert werden.
Mehr im einzelnen geschieht dies wie folgt: Der Bit-Takt t wird mit einer Frequenz von z.B. etwa 4 Megahertz von einem
Quarz-Taktgenerator als Rechteck-Impulsfolge mit äquidistanten
Flanken erzeugt* Dieser Takt liegt nach Figur 2 u.a. an der Klemme t(i) an. Jede Rückflanke des Taktes
setzt ein bistabiles Flip-Flop FL über dessen Setzseingang 2 in die in der Zeichnung angegebene Wertlage« Das Zeitint
ervall bis zum Einta?effen der nachfolgenden Vorderflanlce
des Taktes t wird als Toleranzintervall benutzt, während dem ein aus der Verzögerungsstrecke S über den Leseverstärker
LV ausgegebener Leseimpuls eintreffen darf, um sicher rückgeschrieben zu werden. Wird während dieses
Intervalls ein solcher Impuls über LV ausgelesen, so wirft er über den Rucksetζeingang 1 das Flip-Flop FL in seine
andere Wertlage. In dieser gibt FL über seinen Ausgang 3 und die Rückleitung RL Aktivierungspotential auf ein Und-Tor
K1, das andererseits hierdurch über seinen anderen, an
einer Quarztakt-Hemme t(2) liegenden Eingang (der dritte
Eingang sei im Augenblick außer Betracht gelassen) den
nachfolgenden t-Taktimpuls durchläßt, wodurch über ein Oder-Tor D1 und den Schreibverstärker SV das Einschreiben
eines Impulses in den Eingang der Laufzeitstrecke S veranlaßt wird. Wenn jedoch in der Zeit zwischen zwei aufeinander
folgenden t-Rückflanken kein Impuls aus LV am Rücksetζeingang i des Flip-Flops FL eingetroffen ist, bleibt
dieses in der eingetragenen Wertlage, in der es über RL
das Tor K/1 während des anschließenden t-Impulses geschlossen
hält, so daß durch diesen kein Impuls in S eingeschrieben
wird« /- -
Es sollen in der Rechenmaschine vier vollständige 16-stellige
Register A, B, G, D verwendet werden, wobei die Register A, B, C insbesondere für Vierspezies-Rechnungen dienen und D
ein Akkumulierspeicherregister ißtj Register A dient u.a.
als Register zur Aufnahme der eingegebenen (eingetasteten) -
009818/1339
Werte und zur Ausgabe von Jerten in ein Anzeige- oder Druckwerk.
Die Dezimalaiffern werden in dezimalbinärer Kodierung verarbeitet, wobei jede Ziffer durch, vier Bits a, b, c, d einer
Tetrade dar-eesteilt wird β. .
Sämtliche Bits aller Register laugen nacheinander durch die
Laufzeitstrecke S, und lediglich durch Zeitselektion wird
bestimmt, welchem Register (A, B, C, D), welcher Ziffernstelle
(1 ■- 16) in dem Register und welcher Tetradensteile
(a, b, c, d) der in dieser Stelle kodierten Ziffer ein Bit zugehört.
Unter Benutzung der vorstehenden Bezeichnungen kann z.B. mit A1a das Bit bezeichnet werden, welches die erste Tetradenstelie
a der Ziffernstelle 1 des Registers A ist; G 14 b ist
dann das zweite Tetradenbit der 14. Ziffernstelle des Registers
G. Die Bedeutung der mit dem Bit-Takt t z.B. am Ausgang von S nacheinander erscheinenden Bits ist nun so organisiert,
daß die folgende Reihenfolge entsteht: ..... A1a, BIa, 01 a, D1a; A2a, B2a, G2a, D2a; ..... A 16 a, B 16 a,
C 16 a, D 16 a; A1b, B1b, Gib, DTb; ...... D 16 b; A1c
D 16 c; A1d ...... D 16 d; A1a
Zur bequemeren Übersicht über diese Folge kann die grafische
Darstellung nach Figur 3 dienen. Hier ist angenoTimen, daß
eine Skala RE (Register) mit jedem Bit-Takt t um 1/4 in
Pfeilrichtung gedreht wird. Bei Vollendung jeder Umdrehung,
Ü09818/1339 BAD OBIQiNAL
also bei jedem vierten Schritt, wird, wie durch eine Schaltnase
N1 und Pfeil P1 angedeutet, eine weitere Skala ZS (Ziffernstelle) um 1/16 gedreht. Diese wiederum bewirkt bei
Vollendung einer Umdrehung, also beim 16. Schritt, entsprechend Nase 2 und Pfeil P2 eine Drehung einer dritten Skala
TS (Tetradenstelle) um 1/4. Eine stroboskopische Ausblendung der jeweils oben stehenden Symbole während einer Taktzeit t
würde mit der früher angegebenen Notierung der Einordnung eines zu dieser Taktzeit t ausgegebenen Bits ergeben.
Es sind demnach 4 χ 16 χ 4 = 256 Impulse in der Laufzeitstrecke
S zu SOeichern und mit der gleichen Anzahl von Bit-Takten
t umzuwälzen. Die Tetradenstellen a, b, c, d einer auszulesenden Tetrade folgen aufeinander mit einem Abstand
von 64 t. Nachdem also das Tetraderibit a gelesen ist, muß
die Skala RE noch 3 x um jeweils 64 Schritte fortschreiten, um die restlichen Tetradenbits b, c, d auszublenden. Würde
danach nach wiederum 64 Schritten der Skala RS ausgelesen,
so würde wiederum das Bit a derselben Tetrade gelesen werden,
und die übrigen Bits dieser Tetrade würden bei Fortsetzung dieses Zyklus folgen.
Nach dem Auslesen jeweils einer Tetradenstelle d kann jedoch
durch das Leitwerk der Maschine in den Zyklusablauf eingegriffen
werden, was in dem Diagramm der Fig. 3 durch die Nase N 3 und den Pfeil P3 symbolisiert ist. Dies ist so zu verstehen,
daß während des Durchlaufs der Nase N3 über den
58/65-KN ■
009818/1339 0(,lQ1NAL
Pfeilschaft von P3 Wege freigeschalt et werden, über die
die Taktzahl des nachfolgenden "Zyklus einmalig, d.h. nur
für einen Zyklus, abgeändert werden kann. Man erkennt ohne weiteres, daß, wenn nach dem Lesen einer Tetrad ensteile d
ein Zyklus der Länge 60 t angeschlossen wird (60 Schritte der Skala HE), dies einen Übergang in die nächstniedrigere
Ziffernstelle ZS desselben Registers bedeutet. Wird andererseits nach dem Lesen von d ein Zyklus von 68 t angeschlossen,
so bedeutet dies den Übergang in die nächsthöhere Stelle
desselben Registers.
Für den Übergang von einer 16. Registerstelle auf eine
1. Registerstelle gilt folgendes: Die Bit-Bedeutungsfolge in dem Bereich um die Übergangsstelle von D 16 d nach A1a
lautet ... A 16 d, B 16 d, C 16 d, D 16 d; A1a, B1a, Ö1«~,
DIa ... Der Übergang von der Tetradenstelle d der sechzehnten Stelle eines Registers zu dem Tetradenbit a der
ersten Stelle desselben Registers erfolgt dann also nach 4 Taktschritten t, was bei der früher angegebenen Frequenz
dieses Taktes einer Zeit von 1 us entspricht. Der Übergang
z.B. von A 16 d nach B1a würde durch 5 Taktschritte t,
nach. C1 a durch 6 Taktschritte t, nach DIa durch 7 Taktschritte
t erfolgen. Diese Zeiten sind für die Verarbeitung in
der Maschine zu kurz. Es wird daher für diesen Übergang von dem Bit d einer 16. Stelle zu dem Bit a einer ersten
Stelle nach dem Lesen des genannten Bits d eine Leerphase durch das Leitwerk: angeschlossen, bestehend aus drei Inter--
58/65-KN
(10*810/1339
vallen zu je 64- t. Angeschlossen, wird das Auswahl int ervall,
durch das nun. das Bit a der ersten Stelle des gewünschten . Registers angesteuert wird. Beträgt z.B. dieses Auswahlintervall
65 t» so gelangt man, wenn man bisher ini Register A
gearbeitet hat, nunmehr in das Register B. Ein Auswahlintervall
von 66 t würde den Übergang von Register A nach Register G bedeuten usw.
An dieser Stelle ist anzumerken, daß alle diese Übergänge, die während eines bestimmten, z.B. durch eine Operationstaste ausgelösten Rechenablaufes in den verschiedensten
Aufeinanderfolgen stattfinden müssen, natürlich von einem Ausgangs-Bezugspunkt ausgehend nacheinander festgehalten
sein müssen, damit jederzeit feststeht, welchem Speieherplatζ
in welchem Register ein gerade gele'senes Bit zugeordnet ist.
Diese Aufgabe wird von dem Leitwerk der Rechenmaschine erfüllt,- welches die Übergänge von dem Bezugspunkt aus fortlaufend registriert bzw. sie bereits entsprechend dem Rechenprogramm fest verdrahtet enthält. Es ist im vorliegenden
Falle vorgesehen, daß nach dem Ablauf eines jeden durch eine
Operationstaste ausgelösten Rechenganges automatisch zuletzt
ein Übergang auf das Register A bewirkt wird.
Um die Taktzeiten zum Schreiben von Bits oder zum Lesen von
Bits entsprechend der vorbeschriebenen Organisation in der Rechenmaschine wirksam.zu machen, sind folgende Einrichtungen
vorgesehen! In Figur 1 ist der Quarataktgeber mit Q
000818/13*9 bad
bezeichnet. Seine Aus gangstakte t gelangen übex5 ein Tor H1
auf einen Binärzähler Z1, v/elcher bis 60 zählt. Solange dieser Zählerstand nicht erreicht ist, hält der Zähler ZI über
eine Steuerleitung SLI das Tor HI geöffnet. ■ Beim Zählerstand
60 von Z1 wird über Steuerleitung SL1 das Tor H1 geschlossen
und über eine Steuerleitung SL2 stattdessen ein Tor H2 geöffnet. "Über H2 gelangen die Taktimpulse t nunmehr auf einen
vierstelligen Binärzähler Z2. Dieser Zähler Z2 ist so voreinstellbar, daß die Zahl der Aufwärts-Zählschritte bis zu
seinem Höchstζählbetrag, nach dessen Erreichen über eine
Konjunktion K 11 ein Taktimpuls T gebildet wird, vom Leitwerk LW aus auf die Werte 0 bis 8 eingestellt werden kann. Beträgt
die Zahl dieser Schritte 0, d.h. ist der Zähler Z2 schon auf seinen Höchstzählbetrag voreingestellt, so ist
die Konjunktion K 11 vorbereitet, wenn der Zähler Z1 auf den S^and 60 gelangt, und hierdurch wird dann unmittelbar
der Taktimpuls T erzeugt. In den anderen Fällen ist die
Konjunktion K 11 von Z1 aus vorbereitet, und der Taktimpuls T
wird über diese Konjunktion erzeugt, wenn der Zähler Z2
seinen Höchstζählbetrag erreicht. Dies geschieht also bei
z.B. \ Aufwärts-Zähl schritt en von Z2 mit einer Verzögerung
von 4 t, bei 8 Aufwärts-Zählschritten mit einer Verzögerung
von 8 t. Die Taktimpulse T bestimmen die Zeiten, zu denen
Bits aus dem Zirkulationsspeicher über ein Tor H4 ausgelesen
oder über ein Tor H6 in ihn"eingesehrieben werden.
Unter Erinnerung an das vorbesprochene Zeitscheraa ist also klarj daß, um nacheinander die Bits a, b, c, d einer Tetrade
We5"ra UO981 SM 339
auszulesen oder einzuschreiben, der Zähler Z2 auf 4 Schritte
gestellt sein muß. Verbleibt die Voreinstellung nach dem
Lesen des Bits d auf diesem Viert, so wird dieselbe Tetrade x
erneut gelesen. Um in. die nächsthöhere bzw. nächstniedrigere
Registerstelle überzugehen, wird der Zähler Z2 nach dem Lesen von d einmalig auf die Schrittzahl 8 bzw. O voreingestellt.
Wird nach dem Lesen oder Einschreiben eines
d-Bits der Zähler Z2 einmalig auf z.B. 5, 6 oder 7 Zählschritte
voreingestellt, so bewirkt dies den Übergang z.B. vom Register A nach B bzw. 0 bzw. P, durch die einmaligen
Zählzahlen 3» 2 oder 1 gelangt man z.B. von dem Register D
zurück nach C bzw. B bzw. A.
Jeder Ausgangsimpuls T des Zählers Z2 gelangt außerdem als
Aktivierungspotential auf eine KonjunktionK 12, an deren
Ausgang eine Rückstell-Leitung RSfür denZähler Z1 liegt.
Am zweiten Eingang von K 12 liegt der Takt t, so daß also
der Taktimpuls t, welcher auf das Durchlässigwerden von K folgt, über K 12 den Zähler Z1 zurückstellt, wodurch E 11
und H2 wieder gesperrt werden, hingegen H1 geöffnet wird
und der Zähler ZI erneut zu zählen beginnt.
Außerdem gelangt jeder Takt Φ in den Äufwärts-Zähleingang
eines weiteren Binärzählers Z3Y- welcher normalerweise bis Λ
zählt und danach einen Taktimpuls TST ausgibt» - Dieser Tatet
(Stellentakt)-gibt die Zeiten an«; nach denen jeweils die
4 Bits a? bj C9Vd einer Tetrade entnommen bzw« eingeschrieben
sind. Der Zähler ZJ kann vom Leitwerk LW aus so umgeschaltet
werden, daß er" einmalig nur bis 3 zählt. Dies dient dazu,
um das Ende der früher beschriebenen Leerphase anzugeben, nach der von einer 16. auf eine 1 . Stelle übergegangen werden
soll. ■ .
Jeder Ausgangsimpuls TST des Zählers ZJ gelangt auch in den
Aufwärts-Zähl eingang eines 4—stelligen Binärzählers Z4-, welcher
immer bis 16 zählt und danach einen Taktimpuls TSP ausgibt. Dieser Taktimpuls gibt an, wann jeweils die 16 Stellen
eines Registers durchgezählt, mit anderen Worten die 4 χ 16 Bitspeicherplätze eines Registers ausgelesen bzw. beschriftet'
worden sind.
Solange die 256 Bits in dem ZirkuliersOeicher mit der Verzögerungsstrecke
S unbeeinflußt umlaufen sollen, werden sie, wie früher beschrieben, von dem Flip-Plop FL aus unmittelbar
über ein Tor H 3 in den Eingang der Verzögerungsstrecke S zurückgegeben.
Taktimpulse T bewirken hingegen, daß ein zur Zeit T ausgelesenes Bit über· das Tor H4- auf ein Flip-Flop F5
übernommen wird, welches das erste Element einer 5-stelligen
Schiebekette SK ist. Jedes in Ff? aufgenommene Bit kann danach
mit dem Takt der Impulse T in den weiteren Stufen F4
bis F1 von Stufe zu Stufe weitergeschoben werden. Die Stufe F2 ist über das Tor H6 mit der· Rückführungsleitung RL verbunden.
Tor H6 kann ebenfalls durch Taktimpulse T geöffnet werden,
wobei dann gleichzeitig Tor HJ gesperrt wird, mit der
5S/65-KN '
009818/1339 BAD
'Wirkung, daß nun der Binärstand von 12 in den Eingang der
Speicherstrecke S gegeben wird. Aus der- Speiclierstrecke S
über Tor H4- entnommene Tetradenbits können also durch die
Stufen 13 bis 32 geschoben und von 12 aus wieder in S eingespeichert werden. --'"'.
Wenn die Bits a, b, c, d in den Stufen 13 -bis 12 des Schieberegisters
SK stehen, so können sie durch Wirkung eines Taktimpulses TST (nachdem dieser durch eine Voreinstellung des
Zählers Z2 auf das Register A bezogen ist) parallel abgegriffen und in die entsprechenden 4- Stellen eines A-stelligen
Anzeigeregisters AR überführt werden, wo sie für vier Taktzeiten T verbleiben können. Das Bitmuster dieser Tetrade
kann in bekannter Weise durch ein Dekodiernetzwerk, welches Bestandteil von AR oder an AR angeschlossen ist, entschlüsselt
werden und z.B. eine Anzeigeröhre aufleuchten lassen, welche
die zugehörige Dezimalziffer anzeigt. Die Tetraden der einzelnen
Stellen des Registers A können nun durch Taktimpulse T,
wie erläutert, nacheinander nach 13 bis 12 übernommen und
durch Taktimpulse TST in AR eingegeben werden, dies mit hoher Geschwindigkeit und mit mehrmaligem Durchspielen sämtlicher
Stellen des Registers A, mit der Wirkung, daß über
einen Stellenverteiler angeschlossene Ziffernanzeigerohren
zwar jeweils nur kurzzeitig, aber in schneller Wiederholungsfolge angesteuert wjir$ei und dadurch ein stehendes Leuchtbild der Ziffernanzeigerohren entsteht, welches den Inhalt
des Registers A angibt. Für die Steuerung eines Typendruck-
58/65-KN
009818/1339 bad -original
werks mit z.B. arretierbaren Druckstangen oder -lädern bekannter Art ist die Tetradenfolgefrequenz in SK genügend hoch,'
um den von einem Drucktypen-Stellungsgeber erzeugten, der
jeweils in Druckstellung einlaufenden Type entsprechenden
Kode mit den Ziffernkodes sämtlicher Registerstellen zu vergleichen, diejenigen Stellen z.B. in einem Schieberegister
zu markieren, in denen Übereinstimmung besteht, und
in diesen Stellen die Stange bzw. das Rad dieser Typenstellung
zu arretieren, so daß nach einmaligem Durchlauf des Typenstellungs-G-ebers alle Stellen des Druckwerks eingestellt
sind und der schlagartige Abdruck stattfinden kann.
Das Flip-Flop 15 des Schieberegisters SK ist mit einem Eingang
und das Flip-Flop F1 mit dem anderen Eingang eines Serien-Addierers Add verbunden, und der Ausgang von Add
ist mit dem Flip-Flop F4- verbunden, um ein logisches Summierergebnis auf dieses Flip-Flop zu -'Ibertragen. Subtraktionen
werden durchgeführt, indem die Tetraden des Subtrahenden .beim Einlaufen in das Schieberegister SK in ihr Komplement
umgewandelt werden, wie später näher erläutert wird. Da die Tetradenstellen in der Reihenfolge a, b, c, d von
links her in das Schieberegister- SK eingelesen werden, so gelangt, wenn das Bit a einer xetrade i;.: ?5 eingelesen wird,
zugleich das Bit a der vorher eingelesenen Tetrade nach F1.
Die Bits a der beiden Ziffern können also in Add miteinander
addiert werden, um dann mit dem nächsten Takt das Ergebnis in das Flip-Flop F4 einzuspeichern. Das Leitwerk sorgt in
009818/1339
der bereits bekannten .Weise dafür, daß die Registerstellen
nacheinander in SK. eingeführt werden, wobei auf eine Tetrade'
aus dem Register des einen Summanden immer die Tetrade aus
der ent sprechend en "Stelle des Registers des zweiten Summan-.-den
folgt. Dabei wird dafür Sorge getragen, daß die Bits a, b, c, d des an zweiter Stelle zugeführten Summanden nur in
das Flip-Flop F5 gelangen können und von dort aus nicht
nach F4-, sondern ins Leere weitergeschoben werden. Zu die-'
sem Zweck werden während der Eingabe des zweiten Summanden
die Schiebewege zwischen F5 und F4 aufgetrennt. Mit dem
nachfolgenden Schiebetakt T gelangt nun also nicht der Inhalt von F5, sondern der Inhalt von Add (nämlich die Summe
der beiden a-Bits mit Berücksichtigung eines evtl.- Dezimalübertrags)
auf F4, wobei der Zeitpunkt wieder dem Eintreten
einer Tetradenstelle. a-auf' F4- entsOricht. Der Wert wandert
dann, gefolgt von den weiteren, aus Add kommenden mit Berücksichtigung von Binärüberträgen gebildeten Summenbits im
Schiebetakt weiter, bis das Summenbit a in F1 erscheint,
während gleichzeitig das Summenbit d aus Add nach F4 gegeben
wird (und gegebenenfalls^ein Dezimalübertrag für die nachfolgende Stelle in: Add notiert wird). - In bekannter Weise
muß gegebenenfalls noch-eine.Korrektur der Summentetrade vorgenommen werden, Z0B0 beim J-Exzeß-Kode. oder wenn b( i rein
binärer Kodierung -eine.Pseudotetrade entstanden ist ,. was
beim Addierumlauf in. Add notiert wurde0 . Es.wird daher vor
dem Einlaufen des ^ummenbits a nach II das Tor 114 gesperrt5
und statt P5 wird der Korrekturblt-Eanal KOSH an 3&zi' z'VQi^ti;.'
BAD
Eingang des Addierers gelegt, so daß mit dem nächsten Takt (wieder zum Zeitpunkt, wo sonst ein a-Bit aus F5 kommen würde)
das korrigierte Summenbit a aus dem Ausgang von Add auf F4·
gegeben wird. Das korrigierte a-Bit wandert nach F3, wHhrend
das korrigierte b-Bit auf F4 übernommen wird, und mit dem
nächsten Taktschritt gelangt das a-Bit auf F2, von wo es nun im richtigen a-Zeitpunkt.über BLA auf S eingeschrieben wird,
entsprechend dann die nachfolgenden Summenbits b, c, d.
Während das korrigierte Summenbit d von Add auf F4- übernommen
wird, kann zugleich über das vom Leitwerk jetzt wieder geöffnete Tor H4- das a-Bit der nächsten Stelle des ersten
Summanden von FL auf F5 übernommen werden, zugleich wird vom
Leitwerk die Schiebeverbindung zwischen F5 und F4 wieder hergestellt.
Anschließend an das Summenbit d (welches über F2 ausgelesen wird) wandert nun also .die Tetrade der neuen
Summandenstelle des ersten Summanden nach rechts, und ein Additionszyklus der beschriebenen Art beginnt erneut, wenn
das a-Bit des ersten Summanden in F1 und das des zweiten
Summanden in F5 eingetreten ist.
Um Werte in den Zirkulierspeicher einzugeben, ist eine Zehnertastatur vorgesehen, die in Figur 1 durch den Kasten ZT
symbolisiert ist. Beim Fiederdrücken einer Taste schließt
eich jeweils ein Kontakt, welcher in einer Kodlermatrix den
tetradisehen Kode der einzugebenden Ziffer auswählt, dessen
Bits danach parallel in die Stellen F5 bis S2 der Schiebe-
00981871339 O^
- ΊΟ -
kette SK eingespeist werden. Es wurde bereits erwähnt, daß ■
am Ende jeder Rechenoperation das durch die Impulse T gegebene
Zeitraster durch das Leitwerk LW auf das Register A eingestellt ist. - Das -'ibernommene Tetradenbit a wird zum
Tetradenstellenzeitpunkt a aus F2 in den Eingang von S eingespeist,
hernach gelangt durch einen Schiebeimpuls T das Bit b nach F2, um zum Tetradenstellenzeitpunkt b eingespeist
zu werden und so fort. In welche Registerstelle des zunächst leeren Registers A die jeweils eingetasteten Tetraden
gelangen, hängt von dem Öffnungszeitpunkt von Koinzidenztoren
K2 ab, die in die Bit-Übertragungswege zwischen ZT und P5 bis F2 eingeschaltet sind. Es ist dabei vorgesehen, daß
mittels einer Komma-Einsfcellvorrichtung KE diejenige Registerstelle
eingestellt wird, vor der das Dezimalkomma der angegebenen Zahlen stehen soll. Dieses Komma bleibt als ein
Festkomma während der Eingabe und Verrechnung mehrerer Werte an derselben Stelle, und auch die Ergebniswerte werden im
Resultatregister an diesem Festkomma ausgerichtet.
Nach Maßgabe der mit Hilfe eines Schiebers oder Drehknopfes
in KE eingestellten Registersteile, vor der das Komma stehen
soll, wird in einem Markierzähler MZ die Binärzahl eingestellt, welche der dezimalen Nummer dieser Registerstelle entspricht.
Es ist ein Vergleicher VG vorgesehen, an dem einerseits die Werte der Binärstellen des Markierzählers MZ und andererseits
die Werte der Binäratellen des Zählers Z4 anliegen.
Wie früher angegeben, zählt der Zähler Z4 die Begisterstellen
58/65-KN
UQ981871339
1 bis 16 zyklisch durch, d.h. er enthält nacheinander die
Stellennummern in Binärnotierung, lenn die Zählerinhalte
von MZ und Z4- übereinstimmen, gibt der Vergleicher VG ein
öffnungs signal auf die Tore K2. Den genauen Tor-Durchlaßzeitpunkt
bestimmt der nachfolgende Impuls T, der ebenfalls ; an den Toren K2 anliegt. Nach dem Drücken einer Zifferntaste
wird nach Ablauf einer bestimmten Verzögerungszeit im
Leitwerk LW ein Flip-Flop gesetzt, worauf die folgenden
Vorgänge ablaufen: Die Stellen 1-16 werden unter Kontrolle durch Z4 einmal durchgezählt, wobei die Tetraden über H4·
und F5 - F2 laufen und über H6 wieder zurückgeschrieben
werden. Dabei ist durch das Zeitraster der Impulse T in der
früher angegebenen Weise eine Aufwärtsverschiebung um eine Stelle eingeschaltet, d.h. die ausgelesenen Impulse werden
in die nächsthöhere RegisterstelIe wieder eingeschrieben.
Zunächst sind dies im allgemeinen Null-Tetraden, zu dem oben
angegebenen Zeitpunkt aber (eine Stelle rechts vom Komma) wird die getastete Tetrade aus ZT -"ber die Tore K2 in ?5
bis F2 eingeschossen und über F2 und SLA in die Stelle links
vom -Komma eingesOeichert. Mit dem zweiten Tastwert geschieht
dasselbe, "-ährend zugleich der erste Tastwert in die zweite
Stelle vor dem Komma geschoben rdrcL usw.
Sobald.eineKommataste KT gedrückt wird, gelangt von dieser
ein Signal in das Leitwerk LW, welches dafür sorgt, daß der
Einspeicher-vorgang danach in anderer Weise abläuft. Mit der
-BetHfcigung einer Zifferntaste wird nun über Tor H.5 ein Impuls
EH
dem Markierzähler MZ zugeführt mit der Wirkung,; daß er diesen
um "1" zurückzählt. Dies hat zur Folge, daß der Vergleicher VG den Toröffnungsimouls für die KoinzidenztoreK2 bei der
Ziffern-Einspeicherung zu einem Zeitpunkt öffnet, der dafür
sorgt, daß diese getastete Ziffer in die links von der markierten Stelle liegende Stelle des Registers A eingeht.
Die Aufwärtsverschiebung wird jeweils nach der auf die markierte
Stelle folgenden Stelle unterbunden. Die nach dem Komma eingetasteten Ziffern werden also, beim Komma beginnend,
in dem Register A von höheren zu niedrigeren Registerstellen fortschreitend nacheinander aufgereiht. Insgesamt ist so
die gesamte Zahl mit richtiger, d.h. der Voreinstellung in KE entsprechender Kommastellung in A eingetragen.
Unter Bezugnahme auf Fig. 2 seien schließlich die TorSteuerungen
für das Auslesen und Einschreiben in S noch genauer angegeben. Das direkte Rückschreiben über Leitung RL bei der
Speicherzirkulation ist eingangs bereits in Verbindung mit Fig. 2 beschrieben worden. Alle Aus- bzw. Umspeicherungen,
letztere gegebenenfalls mit Additionen bzw. Subtraktionen
verbunden, sowie Einspeicherungen vollziehen sich, wie aus der vorangegangenen Beschreibung schon ersichtlich wurde,
über » die Schiebekette SK, von der in
Fig. 2 nur das Flip-Flop F$ dargestellt ist. Das Tor H4
der Fig« 1 ist- geuäß Fig. 2 aus einer zwischen FL und F5
liegenden Torkombination zusammengesetzt. Über diese steuern
die Ausgänge 3*^ von FL die Eingänge 1,2 von F5, so daß F5
58/65-KN ·■■'■■■■
U09818/1339
BAD ORlQiNAL
die Einstellung vonFL getaktet übernehmen kann. Eingang 1
von F5 übernimmt' über die Disjunktion D2 entweder von Konjunktion K3 oder von Konjunktion K4-. KJ übernimmt über
Konjunktion Kp aus dem Ausgang 4- von IL, M hingegen übernimmt
über Konjunktion K6 aus dem Ausgang 3 von FL. Eingang
von F5 übernimmt über Disjunktion D3 entweder aus' Konjunktion
K7 oder aus Konjunktion K8, wobei Konjunktion K? aus
K6 und Konjunktion K8 aus K5 übernimmt. Durch Anlegen
einer Torfreigabeschaltung d an die Tore M und K8 können
die logischen Werte von den Ausgängen 3 und 4- des Flip-Flops I1L direkt auf F5 übertragen werden, nämlich von Ausgang 3
auf Eingang 1 sowie Ausgang 4- auf Eingang 2. Hingegen werden diese Werte in vertauschter Weise auf F5 übergeben,
wenn die Torfreigabespannung ka an die Tore K3 und K7 angelegt
xvird. Sonach ist für positive Wertentnahmen die Spannung
d anzulegen, hingegen die Spannung k für komplementäre
Entnahmen zwecks Subtraktion. Der Zeitpunkt einer 'Übernahme von FL nach F5 wird über das Koinzidenztor K9 bestimmt,
dessen Ausgang Torfreigabespannung auf die Tore K5 und K6 geben kann, und zwar geschieht dies, wenn an einem
Eingang von K9 ein Taktimpuls T liegt (welcher, wie früher erläutert, ein Takt des Auswahl-Zeitrasters ist)
und außerdem an dem zweiten Eingang t (3) ein Quarztakt t-Impuls
erscheint, welcher die zeitliche Scharf-Ausblendung bewirkt. '
58/65-KN
00981871339
Dem Schreibverstärker SV werden die einzuschreibenden Bit-Werte
über die Disjunktion D1 entweder von der bereits eingangs genannten Konjunktion KI zugeführt oder von einer
zweiten Konjunktion K 10. -Die Konjunktion KI, welche dem
Tor H3 der Fig. 1 entspricht, wird für die Zirkulation über
Weg RL offen gehalten über eine th sjunktion D4, solange
an deren Eingängen die Spannungen T (kein T-Impuls vorhanden)
und e (kein Einschreibbefehl des Leitwerkes vorhanden) anliegen. Konjunktion K 10 hingegen übermittelt die Schreibimpulse,
wenn über FUp-I1Iop K2 der Schiebekette SK der
Fig. 1 und den Weg ELA eingeschrieben wird. Zum Einschreiben
eines Impulses auf S über ST und DT müssen an K 10 anliegen: an einem Eingang der Schreibbefehl e, an einem
weiteren Eingang .F2, d.h. Flip-Flop F2 steht auf "0", an einem dritten Eingang ein T—Impuls*und an dem vierten Eingang
t(2) ein Quärztakt t, welcher die scharfe Zeitreferenz
gibt.
Wie bereits mehrfach angegeben, steht die Herstellung der
Auswahlimpulse T unter dem Kommando des Leitwerks LW, welches auch die übrigen erforderlichen Steuerspannungen entsprechend
jeweils durchzuführenden Programmen bereitstellt, wie dies in der Technik der elektronischen Rechner allgemein
bekannt ist. Bei einem Tischrechner werden, wie ebenfalls geläufig ist, die einzelnen Vierspeziesrechnungen
und erforderlichen Nebenoperationen wie etwa Umspeicherungen, Löschungen u. dgl. durch Operationstasten ausgelöst· Diese
009818/1339
veranlassen das Leitwerk, ein der jeweiligen Operation entsprechendes
festverdrahtetes Programm abzuwickeln, welches
die vorbeschriebenen Einzelvorgänge in geeigneter Kombination enthält.
58/65-KN
009818/1339
Claims (12)
1. Rechenmaschine mit einem eine Verzögerungsstrecke enthaltenden
Speicher, in dem binäre Bits in Serie umlaufen, sowie mit mindestens zwei vollständige Rechengrößen aufnehmenden
Hauptregistern und mit einem Addierwerk, dadurch gekennzeichnet, daß Bitplätze für Binär-Kodierungen
der Ziffern aller Stellen der Hauptregister
(A,B,C,D) in einem Bit-Umlaufkanal (S,RL) in Serie enthalten sind und diese Plätze ebenso wie Ausspeicherungen
aus ihnen und Ziffernübertragungen zwischen
Stellen desselben Registers oder verschiedener Register
durch Auswahl von Taktzeiten (T) aus dem Raster
des Bit-Taktes (t) dieses Kanals gewonnen werden, daß
ferner mit diesen Auswahltakten (T) aus dem Kanal entnommene
Bits in das erste Glied (F?) einer den Umlaufweg
verlängernden Schiebekette (SK) einspeisbar sind, welche Bits aus zwei Ziffernstellen nebeneinander aufnimmt und mit ausgewählten Stufen (F5}F4,.FI) an die
Eingänge sowie den Ausgang eines Addierers (Add) angeschlossen
ist. -'■-.:-
2. Rechenmaschine nach Anspruchir
d aduroh gekennzeichnet, 3aß bei Anwendung eines n-stelligen Binärkodes.für die Zifferndarstellung und einer Laufzeitlänge E sowie. Bitkapäzität m der Verzögerungsstrecke (S)
der in dieser herrschende Laufabstand aller Bits aufein-
ander folgender Stellenwerte im Kode gleich —■— und der
Laufabstand von Stellen unterschiedlicher Register —~-
ist, daß ge Umlauf η im Bit-Taktraster äquidistante Auswahl-takte
vorgesehen sind, und daß das an den η-ten Auswahltakt sich anschließende Zeitintervall zwischen diesem
und einem nachfolgenden Auswahltakt durch das Leitwerk
der Maschine im Bit-Taktraster unterschiedlich lang eingestellt
wird.
3» Rechenmaschine nach Anspruch 1 und 2,
dadurch gekennzeichnet, daß die Schiebekette (SK)
- η + Λ - stellig ist, ihre Eingangsstufe (5*5) und letzte
Stufe (I1I) mit Eingängen des Addierers (Add), ihre vorletzte
Stufe (F2) über einen Rnckkopplungsweg (RLA) mit
dem Speichereingang und ihre auf die Eingangsstufe folgende
Stufe (14) mit dem Ausgang des Addierers verbindbar ist, und die Übertragungsverbindung zwischen der
Eingangsstufe und der nachfolgenden Stufe auftrennbar ist.
4, Rechenmaschine nach Anspruch 3»
dadurch gekennzeichnet« daß bei aufgetrennter Übertragungsverbindung
zwischen der ersten Stufe (F5) der Schiebekette (SK) und den nachfolgenden Stufen (F4-F1)
während der Umwälzung des Inhalts dieser nachfolgenden
Stufen durch den Addierer (add) an dessen anderen Ein-.
gang zunächst die erste Stufe (F.5) der Schiebekette und
bei einer anschließenden Umwälzung ein Korrekturbit-Geber (KORH) angeschlossen wird.
58/65-KN Ü0 9818/1339 bad or,«NA1.
5. Rechenmaschine nach Anspruch 1-3».--
dadurch gekennzeichnet, daß in den Bitumlauf einschaltbare
Stufen (Ϊ15»Ρ2) der .Schiebekette (SK) an ein Ausgabewerk
(AR) anschaltbar sind, welches--die Kodes der
einzelnen Stellen eines mit Auswahltakten ansteuerbaren Registers nacheinander übernimmt und eine Ziffern-Anzeigevorrichtung bzw. ein Druckwerk betätigt.
6. Rechenmaschine nach Anspruch 1 - 3>
dadurch gekennzeichnet, daß die η in den Bitumlauf einschaltbaren
Stufen (Ϊ5-Ϊ2) der Schiebekette (SK) durch
Übernahmetakte nach Maßgabe der Kodes einzugebender, insbesondere eingetasteter Ziffern von einem Kode-Geber (ZT)
einstellbar sind.
7. Rechenmaschine nach Anspruch 6, . dadurch gekennzeichnet, daß die Übernahmetakte von einem
Vergleicher (VG) abgeleitet werden, der den Inhalt eines entsprechend einer vorgewählten Komma-Stelle voreinge- .;
stellten MarkierZählers (MZ) mit dem eines Stellen-Durchzählers (Z4) vergleicht und so wirksam werden,.daß alle
eingegebenen Zahlen in ein bestimmtes Register mit der vorgewählten Komma-Stellung eingetragen werden.
8. Rechenmaschine nach Anspruch 6 und 7»
dadurch gekennzeichnet, daß für serielle Zif femeint astungen
zunächst Auswahltakte wirksam gemacht werden, die Aufwärts-
0098187133t
verschiebungen des Inhalts des aufnehmenden Registers,
einschließlich des jeweils getasteten Wertes, um eine Stelle bewirken, und daß beim Drücken einer Kommataste
(KT) ein Signal an das Leitwerk (LW) gegeben wird, welches dieses veranlaßt, die Aufwärtsverschiebungen
zu unterbinden und einen Weg (H5) freizuschalten, über
den in Abhängigkeit von der Zifferntasten-Betätigung der
Markierzähler (MZ) schrittweise um je eine Einheit abwärts gezählt wird.
9. Rechenmaschine nach Anspruch 1 und 2,
gekennzeichnet durch einen Bit-Takt-Zähler (Z1), welcher gleichbleibende Zeitintervalle abgrenzt, und einen zweiten
Zähler (Z2), welcher nach Ablauf der Zählperiode des
ersten Zählers im Bit-Takt weiterzählt und dessen Maximalzählbetrag
vom Leitwerk (LW) verschieden voreinstellbar
ist j so daß ein von dem zweiten Zähler (Z2) beim Erreichen seines Maximalzählbetrags erzeugter Impuls
als Auswahltakt (T) an eine vorgewählte Stelle des .Bit-Taktrast ers- fällt. ■■'.-.
10« Rechenmaschine nach Anspruch 9»
dadurch gekennzeichnet, daß bei Bildung von r Registern mit je s Ziffernstellen in der Laufstrecke der Maximalzählbetrag
des zweiten Zählers (Z2) auf die Werte 0,1,2 i, 2r einstellbar ist, während der erste Zähler
(ZI) immer von Null bis r«(s-i) zahlt.
00981871339
■ - 28 -
11. Rechenmaschine nach AnsOruch 9»
dadurch gekennzeichnet, daß dem zweiten Zähler (Z2) ein
dritter Zähler (Z.3) - nachgeschaltet ist, weicher die η.
Kode-Bits periodisch zählt.
12. Rechenmaschine nach Anspruch.11,
dadurch gekennzeichnet, daß dem dritten Zähler (Z3)
ein vierter Zähler (Z4-) nachgeschaltet ist, welcher
Registerstellen durchzählt.
58/65-KN '": .-'-■ "■-■.. V : ..-■
' : Ü09818/1333
Leers eite
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DET0030695 | 1966-03-17 | ||
DET0032882 | 1966-12-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1524231A1 true DE1524231A1 (de) | 1970-04-30 |
Family
ID=26000156
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19661524231 Pending DE1524231A1 (de) | 1966-03-17 | 1966-03-17 | Rechenmaschine mit einem Verzoegerungs-Umlaufspeicher |
DE19661524244 Pending DE1524244A1 (de) | 1966-03-17 | 1966-12-29 | Schaltungsanordnung in einer Rechenmaschine zur Erzeugung von Auswahltakten zur Bit-Ausspeicherung aus einem Umlaufspeicher |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19661524244 Pending DE1524244A1 (de) | 1966-03-17 | 1966-12-29 | Schaltungsanordnung in einer Rechenmaschine zur Erzeugung von Auswahltakten zur Bit-Ausspeicherung aus einem Umlaufspeicher |
Country Status (4)
Country | Link |
---|---|
US (2) | US3566097A (de) |
DE (2) | DE1524231A1 (de) |
FR (2) | FR1514805A (de) |
GB (2) | GB1177405A (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3668661A (en) * | 1969-06-25 | 1972-06-06 | Ncr Co | Character coding, memory, and display system |
US3704364A (en) * | 1970-11-10 | 1972-11-28 | Us Navy | A digital memory shift register incorporating target data averaging through a digital smoothing loop |
JPS5617235B1 (de) * | 1971-04-20 | 1981-04-21 | ||
USH1970H1 (en) | 1971-07-19 | 2001-06-05 | Texas Instruments Incorporated | Variable function programmed system |
US4019174A (en) * | 1971-12-08 | 1977-04-19 | Monarch Marking Systems, Inc. | Data collecting and transmitting system |
US3891973A (en) * | 1973-08-16 | 1975-06-24 | Trw Inc | Multi-function digital counter/timer |
US3984662A (en) * | 1974-09-30 | 1976-10-05 | Infomat Corporation | Rate recording system |
US3997765A (en) * | 1975-07-14 | 1976-12-14 | Hewlett-Packard Company | Circulating shift register incrementer/decrementer |
JPS58220291A (ja) * | 1982-06-15 | 1983-12-21 | Nec Corp | 信号伝般時間制御回路 |
US4683473A (en) * | 1986-01-10 | 1987-07-28 | Honeywell Inc. | Radar transit time simulator device |
GB9008544D0 (en) * | 1990-04-17 | 1990-06-13 | Smiths Industries Plc | Electrical assemblies |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2783455A (en) * | 1955-07-05 | 1957-02-26 | Paul Grimm | Self synchronous delay line |
GB1103384A (en) * | 1964-03-02 | 1968-02-14 | Olivetti & Co Spa | Improvements in or relating to electronic computers |
US3370158A (en) * | 1964-03-23 | 1968-02-20 | Beckman Instruments Inc | Bi-quinary counter with recirculating delay lines |
US3432816A (en) * | 1966-01-10 | 1969-03-11 | Collins Radio Co | Glass delay line recirculating memory |
-
1966
- 1966-03-17 DE DE19661524231 patent/DE1524231A1/de active Pending
- 1966-12-29 DE DE19661524244 patent/DE1524244A1/de active Pending
-
1967
- 1967-03-06 US US621047A patent/US3566097A/en not_active Expired - Lifetime
- 1967-03-17 FR FR99235A patent/FR1514805A/fr not_active Expired
- 1967-04-05 GB GB05567/67A patent/GB1177405A/en not_active Expired
- 1967-10-30 FR FR126336A patent/FR93231E/fr not_active Expired
- 1967-12-06 GB GB55477/67A patent/GB1183930A/en not_active Expired
- 1967-12-28 US US694258A patent/US3400384A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US3400384A (en) | 1968-09-03 |
GB1177405A (en) | 1970-01-14 |
FR1514805A (fr) | 1968-02-23 |
FR93231E (fr) | 1969-02-28 |
DE1524244A1 (de) | 1970-08-13 |
GB1183930A (en) | 1970-03-11 |
US3566097A (en) | 1971-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1282337B (de) | Programmgesteuerte elektronische Rechenanlage | |
DE1255356B (de) | Steuervorrichtung fuer taktgesteuerte Rechenmaschinen | |
DE1524231A1 (de) | Rechenmaschine mit einem Verzoegerungs-Umlaufspeicher | |
DE1089196B (de) | Tastengesteuertes Eingabewerk fuer eine Rechenmaschine mit fester Kommastellung | |
DE1562051B2 (de) | Schaltungsanordnung zur erzeugung einer eindeutigen gruppe von m x n bits | |
DE2220329C3 (de) | Schaltungsanordnung zum Umsetzen einer in Gleitkomma-Darstellung ausgedrückten Zahl in eine Festkomma-Darstellung bei elektronischen Rechnern | |
DE1909475A1 (de) | Im Serienbetrieb arbeitende Umlauf-Datenspeicher- und -verarbeitungseinrichtung | |
DE1103646B (de) | Inkrement-Rechenmaschine | |
DE1076975B (de) | Elektronisches Rechengeraet, vornehmlich fuer dekadisches Rechnen | |
DE931011C (de) | Verfahren und Anordnung zum Addieren und Subtrahieren mit Hilfe von Relaiszaehlern | |
DE1774110C3 (de) | ||
DE1282082B (de) | Schaltungsanordnung zur Ablesung des Zaehlstandes eines aus mehrere Dekaden bestehenden Zaehlers fuer elektronische Impulse | |
DE1774112C3 (de) | ||
DE1499236A1 (de) | Datenauswerter | |
DE1562051C (de) | Schaltungsanordnung zur Erzeugung einer eindeutigen Gruppe von (m χ n) Bits | |
DE1774038A1 (de) | Elektronische Rechenanlage | |
DE2424804A1 (de) | Steuervorrichtung fuer typenbanddrucker | |
DE2158833B2 (de) | Einrichtung an einem tastenbetätigten Elektronenrechner zur Durchführung von Reihenberechnungen | |
DE1424723C (de) | Zahlenumsetzer zur Umsetzung binär verschlüsselter Dezimalzahlen in natürliche Binärzahlen und umgekehrt | |
DE2116774C3 (de) | Tabuliereinrichtung | |
DE1549383C (de) | Elektrische Rechenmaschine | |
DE1524177C (de) | Multiplikationseinrichtung zur teilweise parallelen Multiplikation binärer Faktoren | |
DE2057517A1 (de) | Datenverarbeitungssystem | |
DE926516C (de) | Rechenmaschine | |
DE1275601B (de) | Binaerer Phasenzaehler fuer Addition und Subtraktion |