DE1774948C3 - Wortorganisierter Speicher. Ausscheidung aus: 1499843 - Google Patents
Wortorganisierter Speicher. Ausscheidung aus: 1499843Info
- Publication number
- DE1774948C3 DE1774948C3 DE19661774948 DE1774948A DE1774948C3 DE 1774948 C3 DE1774948 C3 DE 1774948C3 DE 19661774948 DE19661774948 DE 19661774948 DE 1774948 A DE1774948 A DE 1774948A DE 1774948 C3 DE1774948 C3 DE 1774948C3
- Authority
- DE
- Germany
- Prior art keywords
- memory
- row
- memory cell
- word
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356017—Bistable circuits using additional transistors in the input circuit
- H03K3/356026—Bistable circuits using additional transistors in the input circuit with synchronous operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356017—Bistable circuits using additional transistors in the input circuit
- H03K3/356034—Bistable circuits using additional transistors in the input circuit the input circuit having a differential configuration
- H03K3/356043—Bistable circuits using additional transistors in the input circuit the input circuit having a differential configuration with synchronous operation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
Description
cherzelle enthalt einen ersten und einen zweiten Feld
effekttransistor 10 bzw. 20, die als N-Ieitende Transi
stören dargestellt sind und deren Abflußelektrod-' O
jewe.ls über eine vernachlässigbRre Impedanz minder
Steuerelektrode C des anderen Transistors gekoppelt ist. Die Quellenelektroden S des ersten und zweften
Transistors sind jeweils mit einem ersten Schaltunespunkt
verbunden, der hier Masse ist. Der Abfluß des ersten Transistors 10 ist über ein Impedanzelement
12 mit einem zweiten Schaltungspunkt 16 verbunden an üern eine Spannung von + Va Volt von einer Spannung
14 hegt, deren positive Klemme mit dem zweiten Schaltungspunkt 16 und deren negative Klemme mit
Masse verbunden smd. Ein zweites Impedanzelement 22 ist zwischen die Abflußelektrode des zweiten Tran
sistors 20 und den zweiten Schaltungspunkt 16 ee schaltet. 6
Damit das Flipflop im Ruhezustand einen möglichst geringen Leistungsverbrauch hat, sind die Werte der
Spannung Va und der Impedanzelemente 12 22 so gewählt, daß sich die kleinste Ruheleistung ergabt die
sich mit der Stabilität des Flipflops als ganzes vereinbar ·η laßt P. soll also so klein wie möglich und die
Werte der Impedanzelemente 12, 22 sollen so groß wie möglich sein. Das Impedanzelement 12 kann beispielsweise
ein weiterer Feldeffekttransistor 24 sein der m der in Fig. 2 dargestellten Weise geschaltet ist!
d.h., die Quellenelektrode ist mit dem VerbindunespUl-kt
A und die Abflußelektrode ist mit dem zweiten Schäitungspunkt 16 verbunden, während die Steuerelektrode
direkt an den Abfluß angeschlossen ist Auch das andere Impedanzelement 22 kann aus einem
Feldeffekttransistor bestehen, der in entsprechender Weise zwischen einen Ausgangs-Verbindungspunkt B und dem zweiten Schaltungspunkt 16 eeschaltet
ist. 6
Wenn die Arbeitsimpedanzelemente 12, 22 eines konventionellen Flipflops sehr hohe Werte haben ist
die Umschaltgeschwindigkeit des Flipflops entsprechend klein. Der Grund hierfür liegt darin, daß die
zwischen Masse und den Ausgangs-Verbindungspunkt A bzw. B liegenden Kapazitäten durch die Arbeitsimpedanzen
aufgeladen werden müssen. Um eine hohe Umschakgeschwindigkeit zu erreichen, sind bei
der in Fig. 1 dargestellten Schaltungsanordnung Parallelschaltungen
niedriger Impedanz vorgesehen, die durch eine Kombination anderer N-leitender Feldeffekttransistoren
gebildet werden, wie im folgenden erläutert wird.
Der Strompfad eines dritten Transistors 30 ist in Reihe mit dem Strompfad eines vierten Transistors
in der genannten Reihenfolge zwischen den Verbindungspunkt A und Masse geschaltet. Zwischen
. dem Verbindungspunkt B und Masse liegen der Strompfad eines fünften Transistors 50 in Reihe mit
dem Strompfad des vierten Transistors 40 in dieser Reihenfolge. Der Strompfad eines sechsten Transistors
60 ist in Reihe mit dem Strompfad eines siebten Transistors 70 zwischen den Verbindungspunkt A
und die positive Klemme der Spannungsquelle 14 geschaltet, und der Strompfad eines achten Transistors
liegt in Reihe mit dem Strompfad des siebten Transistors 70 zwischen dem Verbindungspunkt B und
dem Pluspol der Spannungsquelle 14.
Die Steuerelektroden des dritten Transistors 30 und des achten Transistors 80 sind elektrisch zusammen
an einen ersten Eingangssignalanschluß 82 angeschlossen. Die Steuerelektroden des fünften Transi-
stors 50 und des sechsten Transistors 60 sind elektrisch zusammen an einen zweiten Eingangssignalanschluß
84 angeschlossen, und die Steuerelektroden des vierten Transistors 40 und des siebten Transistors 70 sind
elektrisch zusammen an einen dritten Eingangssignalanschluß 86 angeschlossen.
Ein noch schnelleres Arbeiten des Flipflops ist möglich, wenn das hochpegelige Eingangssignal positiver
ist als Va Volt, d.h., wenn die Spannungsdifferenz
zwischen dem ersten und zweiten Eingangssignal größer als Va Volt ist. In diesem Falle bleiben die
Quellenverstärkertransistoren 60, 70, 80 in den Zustand niedriger Impedanz vorgespannt und lassen die
Ausgangsspannungen an den zugehörigen Punkten A und B auf den vollen Endwert Vu ansteigen. Außerdem
ist die Impedanz des Parallelstromweges unter diesen Umständen wesentlich kleiner, da die Impedanz
des Strompfades eines Transistors eine inverse Funktion der Spannung zwischen Quelle und Steuerao
elektrode ist. Aus dieser Tatsache wird bei Verwendung der Speicherzelle als Speicherelement in einem
Speicher Nutzen gezogen, wie im folgenden erläutert wird.
Fig. 3 zeigt ein Blockschaltbild eines wortorganisierten Speichersystems gemäß der Erfindung, in dem
Speicherzellen des oben erläuterten Typs Verwendung finden können. Der Block 100 symbolisiert eine
Anordnung von Speicherzellen 102, die funktionell in Zeilen und Spalten angeordnet sind. Jede Zeile des
Speichers 100 vermag ein anderes Informationswort zu speichern. Links in Fig. 3 ist ein erster Decoder
104 dargestellt, der eine Anzahl von Zeilen- oder Wortleitungen Wx, W1... Wx aufweist, die jeweils
verschiedenen Zeilen der Speicherzellen zugeordnet sind, für jede Zeile des Speichers ist also eine Wortleitung
vorhanden. Rechts befindet sich ein zweiter Decoder 106 mit einer Anzahl von Ausgangs-Wortleitungen
W}, W2... Wx. Jede dieser letztgenannten
Leitungen ist einer anderen Speicherzellenzeile zugeordnet, und wieder ist für jede Zeile eine Leitung vorhanden.
Jeder Speicherzellenzeile sind also zwei Wortleitungen zugeordnet, eine vom Decoder 104
und eine zweite vom Decoder 106.
Bei dem Speicher müssen in bekannter Weise für jede Spalte des Speichers zwei Ziffernleitungen vorgesehen
sein. Die Ziffernleitung Du ist also die erste Ziffernleitung der Spalte 1 und die Leitung Dlb ist
die zweite Ziffernleitung der Spalte 1. Alle Ziffernleitungen
sind mit einem Block 110 verbunden, der Schaltungsahordnungen zum Einspeichern und Auswerten
von gelesenen Daten enthält. Diese Schaltungen liefern also im Speicher zu speichernde Dateneingangssignale
und sie enthalten außerdem Leseschaltungen für abgefragte Signale. Ein Speicher der
beschriebenen Art hat den Vorteil, daß zum Speichern und Lesen von Information in einer Speicherzelle dieselbe
Ziffernleitung verwendet werden kann, was besonders bei integrierten Speichern von Vorteil ist, da
die Anzahl von Leitungen hier möglichst niedrig gehalten werden muß. Das erfindungswesentliche
Merkmal, auf das noch eingegangen wird, besteht darin, daß zwei Wörter im Speicher, also zwei Datenzeilen,
gleichzeitig aus dem Speicher herausgelesen werden können, wobei das eine Wort durch den Decoder
104 und das andere Wort durch den Decoder adressiert wird.
Die einzelnen Speicherzellen können der an Hand von Fig. 1 beschriebenen Speicherzelle entsprechen.
Zur Erläuterung sei angenommen, daß die in Fig. 1 dargestellte Zelle der am Schnittpunkt der Wortleitung
Wx und der Ziffernleitungen D,o und Dlh befindlichen
Speicherzelle entspricht. In diesem Falle können dann der erste Eingangssignalanschluß 82
(Fig. 1) mit dem Eingangsende der Ziffernleitung D11, und der zweite Eingangssignalanschluß 84 mit
dem Eingangsende der Ziffernleitung D10 verbunden
sein. Wie erwähnt, sind diese Ziffernleitungen allen Speicherzellen der ersten Spalte gemeinsam. Der
dritte Eingangssignalanschluß 86 kann sich am Eingangsende der Wortieitung Wx befinden, die vom Decoder
104 kommt, und bei der Signalquelle 88 kann es sich dann um eine Treiberstufe des Decoders handeln.
Der zweite Eingangssignalanschluß 84 ist an den Ausgang eines Kreises 12Oe angeschlossen, der eine
kombinierte Zifferneingang/Leseausgangsschaltung darstellt. Diese Schaltung enthält einen ersten bipolaren
PNP-Transistor 122a und einen zweiten bipolaren NPN-Transistor 124«, deren Emitterelektroden beide
mit dem zweiten Eingangssignalanschluß 84 verbunden sind. Dei Kollektor des Transistors 124a ist direkt
mit einer positiven Klemme einer Spannungsquelle 126a, die eine Spannung von Vb Volt liefert, verbunden,
die negative Klemme dieser Spannungsquelle liegt an Masse. Der Kollektor des Transistors 122a
ist über einen Widerstand 128a an die negative Klemme einer Spannungsquelle 130a angeschlossen,
deren positive Klemme an Masse liegt. Mit dem Kollektor des ersten bipolaren Transistors 122a ist eine
Ausgangsklemme J 32a verbunden. An die Basiselektroden des ersten und zweiten bipolaren Transistors
182a, 124a ist eine gemeinsame Eingangssignalquelle 134a, z.B. eine Treiberstufe, angeschlossen.
Für die andere Ziffernleitung Dn ist eine entsprechende
Zifferneingang/Leseausgangsschaltung 120b vorgesehen. Entsprechende Schaltungselemente der
Schaltungen 120a, 1206 sind mit gleichen Bezugszahlen versehen, wobei die Schaltungselemente der
Schaltung 120b durch den Index b unterschieden sind.
Die Eingangssignalquellen 134a, 134b liefern solche Ausgangssignale, daß die an einer Ziffernleitung
auftretende Spannung entweder annähernd Massepotential ist oder einen Wert hat, der vorzugsweise positiver
als Vo ist. Es sei beispielsweise die Schaltung 120a betrachtet. Wenn die durch die Quelle 134a gelieferte
Spannung ihren niedrigeren Pegel annimmt, sind der erste bipolare Transistor 122a in den Flußbereich
upd der zweite bipolare Transistor 124a in den Sperrbereich vorgespannt. Die Spannung an der Ziffernleirung
Dlo ist dann etwa gleich Massepotential. Wenn die dutch die Eingangssignalquelle 134a gelieferte
Spannung ihren höheren Pegel annimmt, leitet derzweite Transistor 124a, während der erste Transistor
122a sperrt. Die Spannung an der Ziffernleitung D10 ist dann positiver als Va Volt.
Die in der Zelle gespeicherte Information kann mittels zweier Transistoren 140,142 vom N-Typ herausgelesen
werden, deren Strompfade in der angegebenen Reihenfolge zwischen den zweiten Schaltungspunkt 16 und die Ziffernleitung D1n geschaltet sind.
Die Steuerelektrode des Transistors 140 ist an den Schaltungspunkt B angeschlossen, während die
Steuerelektrode des Transistors 142 mit der Wortleitung W1 verbunden ist. Um ein gleichzeitiges Abfragen
zweier Zeilen des Speichers zu ermöglichen, ist der Strompfad eines zusätzlichen Transistors 144 zwischen
den Verbindungspunkt der Transistoren 140, 142 und die andere Ziffernleitung D16 geschaltet. Die
Steuerelektrode dieses letztgenannten Transistors ist mit der Wortleitung Wx verbunden.
Die Zelle des Speichers arbeitet folgendermaßen: Wenn die Binärziffer J in der Zelle gespeichert werden
soll, liefert die Eingangssignalquelle 134i> eine
Spannung hohen Pegels an die Basiselektroden der
ίο Transistoren 122b, 124b. Gleichzeitig liefert die Eingangssignalquelle
134a ein Signal niedrigen Pegels. Die Spannung an der Ziffernleitung Du ist dementsprechend
annähernd Massepotential, während die Spannung an der Ziffernleitung D16 positiver ist als
V0. Um die Information in der Speicherzelle zu speichern,
wird die Spannung auf der Wortleitung Wx von Massepotential auf einen Wert' erhöht, der positiver
ist als Va Volt. Die Transistoren 30,40, 70,80 werden
dadurch in den leitenden Zustand vorgespannt und
ao bilden Stromwege niedriger Impedanz parallel zum Impedanzelement 82 und zum ersten Transistor 10.
Als Folge davon fällt die Spannung am Punkt A rasch auf Massepotential, wenn sie nicht schon vorher diesen
Wert hatte, und die Spannung am Punkt B steigt rasch auf + V0 Volt an, wenn sie nicht schon vorher
diesen Wert hatte.
Wenn andererseits die Eingangssignalquelle 134a ein Signal hohen Pegels und die Eingangssignalquelle
134b ein Signal niedrigen Pegels liefern, werden die Transistoren 40, 50, 60 und 70 beim Auftreten eines
Wortimpulses in den leitenden Zustand ausgesteuert. In diesem Falle werden dann Stromwege niedriger
Impedanz parallel zum zweiten Transistor 20 und zum Ausgangsimpedanzweg 12 gebildet. Die Spannung am
Punkt A steigt dann rasch auf + V0 Volt an, während
die Spannung am Punkt B rasch auf Massepotential abfällt.
Zum Abfragen der in der Zelle des Speichers gespeicherten
Daten kann entweder der Wortleitung Wx
oder der Wortleitung Wx ein positiver Spannungspegel
in einem Zeitpunkt zugeführt werden, in dem die Ausgänge der beiden Eingangssignalquellen 134a,
134b Signale niedrigen Pegels liefern. Wenn diese Quellen Ausgangssignale niedrigen Pegels liefern,
werden die Spannungen auf den beiden Ziffernleitungen D10, D16 durch die Emitterverstärkerwirkung der
Transistoren 122a, 122b ungefähr auf Massepotential geklemmt. Die Transistoren 30, 50, 60 und 80 der
Speicherzelle werden dementsprechend gesperrt,
und der Zustand der Speicherzelle kann sich nicht ändern.
Wenn in der Speicherzelle in diesem Zeitpunkt die Binärziffer 1 gespeichert ist, hat die Spannung am
Verbindungspunkt B den Wert + V0 Volt. Diese
Spannung läßt den Transistor 140 im Lesekreis leiten. Wenn die Spannung auf der Wortieitung Wx zu diesem
Zeitpunkt ihren hohen Pegel annimmt, leitet auch der Transistor 142. Es fließt dann ein Strom von der positiven
Klemme der Spannungsquelle 14 durch die
Strompfade der Transistoren 140, 142, über die Ziffernleitung
Dj0 und durch den Transistor 122a und den Kollektorwiderstand 128a zur Spannungsquelle
130a. Dieser Stromfluß läßt am Kollektorwiderstand 128a einen Spannungsabfall entstehen, der an der
Ausgangsklemme 132 wahrgenommen und als Anzeige einer gespeicherten 1 ausgewertet werden kann.
Wenn andererseits im Flipflop eine 0 gespeichert ist, liegt am Verbindungspunkt S Massepotential, der
Transistor 140 sperrt, und es fließt kein Strom durch
Jen Kollektorwiderstand 128a.
Die in der Zelle gespeicherte Information kann auch durch Anlegen einer Spannung hohen Pegels an
die Wortleitung Wx herausgelesen werden In diesem
Falle {ließt Strom von der Spannungsquelle 14 durch die Transistoren 140, 144, den Transistor I22fc und
den Kollekroi widerstand 128fo in der zweiten Schaltung
120b, wenn das Flipflop eine 1 speichert. Der Stromfluß durch den Widerstand 128b erzeugt einen
Spannungsabfall, der an der Ausgangsklemme 132i> wahrgenommen werden kann. Wenn die Zelle andererseits
eine 0 speichert, befindet sich der Verbindungspunkt ßauf Massepotential, der Transistor 14(1
sperrt, und am Kollektorwidcrstancl 128/) tritt kein
Spannungsabfall auf.
Beim Betrieb der in Fig. 1 dargestellten Speicherzelle
in einem Speicher der beschriebenen Art werden Wortleitungen einer vorgegebenen Zeile von den beiden
Decodern 104,106 (Fig. 3) bei einem Lesevorgang
nie gleichzeitigerregt. Wenn zwei Wörter gleichzeitig aus dem Speicher herausgelesen werden sollen,
wird die Wortleitung für die eine Zeile durch den Decoder 104 erregt, und die Information wird durch den
den ersten Ziffernleitungen Dla, D?a... zugeordneten
Leseverstärker wahrgenommen. Die Wortleitung der anderen abzufragenden Zeile wird durch den Decoder
106 erregt, und die Information für dieses Wort >.vird von dem Leseverstärker wahrgenommen, der den anderen
Ziffernleitungen Dl(), Dzb... zugeordnet ist.
Durch die Möglichkeit, zwei Wörter gleichzeitig aus dem Speicher herauslesen zu können, lassen sich viele
Operationen in einer Datenverarbeitungsanlage in wesentlich kürzerer Zeit als bisher durchführen.
Bei Fig. 1 sind die Transistoren 142, 144 mit den gemeinsamen Ziffernleitungen D]a bzw. D1,, verbun-
den. Selbstverständlich könnten die Ausgänge dieser Transistoren an Leseschaltungen anderer Art, die unabhängig
von den Zifferntreibern sind, angeschlossen sein. Statt der dargestellten Feldeffekttransistoien
vom N-Typ können selbstverständlich auch solche Transistoren vom P-Typ verwendet werden, vorausgesetzt
daß die üblichen Änderungen in den Anschlüssen zu den Spannungsquellen, den Pegeln der
Eingangssignale usw. vorgenommen werden und die Schreibe/Lese-Schaltungen an die Steuerung von
ao Transistoren des P-Leitungstyps angepaßt werden.
Gewünschtenfalls, z. B. im Hinblick auf den Aufbau als integrierte Schaltung, können statt der Transistoren
40, 70 jeweils zwei getrennte Transistoren verwendet werden, die dann jeweils in Reihe mit einem
as der Transistoren 30.50,60 und 80 liegen. Die Steuereleklroden
dieser getrennten Transistoren werden alle miteinander verbunden.
Hierzu 1 Blatt Zeichnungen
«»607/271
Claims (2)
1. WortorganLsierter Speicher mit Speicherzellen, die funktionell in Zeilen und Spalten angeordnet
sind, ferner mit zwei Leseleitern für jede Speicherzellenspalte, mit einem Satz von ersien
Zeilenleitern zur Schreib- bzw. Abfrage-Ansteuerung der Speicherzellenzeilen und einer ersten
Adressierschaltung, durch die die ersten Zeilenleitungen wahlweise adressierbar sind, dadurch
gekennzeichnet, daß der Speicher einen Satz von zweiten Zeilenleitern (W., W2... Wx) zur
Abfrage-Ansteuerung hat, daß eine zusätzliche Adressierschaltung (iO6) vorgesehen ist und daß
der Leseausgang (S) jeder Speicherzelle in allen Spalten über erste und zweite Schalter (142,144)
an je einen Leseleiter (D1n, D211... D7111; Dlb,
D2b... D114) angeschlossen ist und die Steuereingänge
der jeweils einer Zeile zugehörigen ersten Schalter (142) mit dem der Zeile zugehörigen Zeilenleiter
(Wx, W2... Wx) des ersten Zeilenleitersatzes
und die Steuereingänge der jeweils einer Zeile zugehörigen zweiten Schalter (144) mit dem
der Zeile zugehörigen Zeilenleiter (W1, W2... W1) des zweiten Zeilenleitersatzes verbunden
sind.
2. Wortorganisiserter Speicher nach Anspruch 1, dadurch gekennzeichnet, daß die jeder
Speicherzelle (Fig. 1) zugeordneten Schalter (142, 144) aus Torschaltungen aufgebaut sind.
Abfrage-Ansteuerung hat, daß eine zusätzliche Adressierschaltung vorgesehen ist und daß der Leseausgang
jeder Speicherzelle in allen Spalten über erste und zweite Schalter an je einen Leseleiter angeschlossen
ist und die Steuereingänge der jeweils einer Zeile zugehörigen ersten Schalter mit dem der Zeile zuge-'
hörigen Zeilenleiter des ersten Zeilenleitersatzes und die Steuereingänge der jeweils einer Zeile zugehörigen
zweiten Schalter mit dem der Zeile zugehörigen ίο Zeilenleiter des zweiten Zeilenleitersatzes verbunden
sind.
Damit können aus dem Speicher zwei Wörter gleichzeitig ausgelesen werden.
Vorzugsweise sind die jeder Speicherzelle zugeordneten Schalter aus Torschaltungen aufgebaut.
Ein solcher Speicher läßt sich leicht als integrierte Schaltung aufbauen.
Der Erfindungsgedanke wird im folgenden an Hand eines Ausführungsbeispieles unter Bezugnahme auf
ao die Zeichnung näher erläutert; es zeigt
Fig. 1 ein Schaltbild einer Speicherzelle, die bei dem vorliegenden wortorganisierten Speicher verwendet
werden kann,
Fig. 2 ein Schaltbild eines Feldeffekttransistors, as der als Arbeitsimpedanz für ein aktives Flipflopelement
der in Fig. 1 dargestellten Speicherzelle geschaltet ist, und
Fig. 3 ein Blockschaltbild eines wortorganisierten . Speichers gemäß einem Ausführungsbeispiel der Erfindung,
bei dem Speicherzellen des in Fig. 1 dargestellten Typs verwendet und jeweils zwei Informationswörter
gleichzeitig herausgelesen werden können.
Die vorliegende Erfindung betrifft einen wortorganisierten Speicher mit Speicherzellen,·die funktionell
in Zeilen und Spalten angeordnet sind, ferner mit zwei Leseleitern für jede Speicherzellenspalte, mit einem
Satz von ersten Zeilenleitern zur Schreib- bzw. Abfrage-Ansteuerung der Speicherzellenzeilen, und einer
ersten Adressierschaltung, durch die die ersten Zeilenleitungen wahlweise adressierbar sind.
Zerstörungsfrei auslesbare Speicheranordnungen haben bekanntlich gegenüber Speichern, die mit zerstörender
Abfrage arbeiten, den Vorteil, daß der zeitaufwendige
Rückschreibzyklus vermieden wird.
Es sind ferner sogenannte wortorganisierte Speicher bekannt, bei denen ein Abfrageimpuls auf einer
wählbaren Zeilen-Abfrageleitung gestattet, die einzelnen Informationsbits eines adressierten Wortes
über in den Spalten liegende Leseleitungen gleichzeitig auszulesen. Die gespeicherten Wörter können jedoch
nur nacheinander mit entsprechendem Zeitaufwand gelesen werden.
Aus der USA.-Patentschrift 3 218613 ist ferner eine aus Speicherzellen aufgebaute Speicheranordnung
mit zwei Leseleitungen pro Spalte bekannt, die zur Bildung eines kontradiktorischen Lesesignals dienen.
Der vorliegenden Erfindung lieg» die Aufgabe zugrunde, die Arbeitsgeschwindigkeit eines wortorganisierten
Speichers der eingangs angegebenen Gattung zu erhöhen.
Gemäß der Erfindung wird diese Aufgabe bei einem wortorganisierten Speicher dadurch gelöst, daß
der Speicher einen Satz von zweiten Zeilenleitern zur Als erstes soll die in Fig. 1 dargestellte Speicherzelle
beschrieben werden. Anschließend wird ein Ausführungsbeispiel des vorliegenden wortorganisierten
Speichers erläutert.
Die Speicherzelle gemäß Fig. 1 enthält eine Anzahl aktiver Einrichtungen, z.B. Transistoren. Bei
dem dargestellten Ausführungsbeispiel werden Feldeffekttransistoren, insbesondere Feldeffekttransistoren
mit isolierter Steuerelektrode verwendet, die sich besonders für integrierte Schaltungen eignen.
Zwei Typen von Feldeffekttransistoren mit isolier-
Zwei Typen von Feldeffekttransistoren mit isolier-
ter Steuerelektrode sind für die in Fig. 1 dargestellte Speicherzelle besonders geeignet, nämlich Dünnschichttransistoren
(TFT) und Metall-Oxyd-Transistoren (MOS-FET).
Es gibt Feldeffekttransistoren mit isolierter Steuerelektrode,
die dem Stromerhöhungstyp und solche > die dem Stromdrosselungstyp angehören. Bei der dargestellten
Speicherzelle sind Transistoren des Stromerhöhungstyps besonders interessant. Bei einem
Transistor des Stromerhöhungstyps fließt im Strompfad zwischen Quelle und Abfluß nur ein kleiner
Strom, wenn Steuerelektrode und Quelle auf der gleichen Spannung liegen. Zwischen Quelle und Abfluß
fließt dagegen ein nennenswerter Strom, wenn die Spannung an der Steuerelektrode in einem bestimmten
Sinne bezüglich der Quelle vergrößert wird.
Im wesentlichen wird die Leitfähigkeit des Halbleitermaterials im leitenden Strompfad zwischen Quelle
und Abfluß durch die zwischen Steuerelektrode und Quelle liegende Spannung gesteuert. Wenn der HaIbleiter
aus N-leitendem Material besteht, fließt der Strom zwischen Quelle und Abfluß, wenn die Steuerelektrode
bezüglich der Quelle positiv ist.
Der Flipflop-Teil der in Fig. 1 dargestellten Spei-
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19661774948 DE1774948C3 (de) | 1966-02-16 | 1966-07-15 | Wortorganisierter Speicher. Ausscheidung aus: 1499843 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US527788A US3284782A (en) | 1966-02-16 | 1966-02-16 | Memory storage system |
DE19661774948 DE1774948C3 (de) | 1966-02-16 | 1966-07-15 | Wortorganisierter Speicher. Ausscheidung aus: 1499843 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1774948A1 DE1774948A1 (de) | 1972-08-03 |
DE1774948B2 DE1774948B2 (de) | 1973-07-12 |
DE1774948C3 true DE1774948C3 (de) | 1974-02-14 |
Family
ID=25755666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19661774948 Expired DE1774948C3 (de) | 1966-02-16 | 1966-07-15 | Wortorganisierter Speicher. Ausscheidung aus: 1499843 |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE1774948C3 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3028754C2 (de) * | 1980-07-29 | 1982-10-28 | Siemens AG, 1000 Berlin und 8000 München | Dynamischer Leseverstärker für MOS-Halbleiterspeicher |
JPS58211392A (ja) * | 1982-05-31 | 1983-12-08 | Toshiba Corp | 半導体記憶装置 |
DE3221481A1 (de) * | 1982-06-07 | 1983-12-08 | Valerij Leonidovič Džchunian | Halbleiterspeicher |
-
1966
- 1966-07-15 DE DE19661774948 patent/DE1774948C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE1774948B2 (de) | 1973-07-12 |
DE1774948A1 (de) | 1972-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3037315C2 (de) | ||
DE1817510C3 (de) | Monolithischer Halbleiterspeicher mit Speicherzellen aus Transistoren | |
DE2313917C3 (de) | Speicher mit redundanten Speicherstellen | |
DE1499843B2 (de) | Anordnung mit mindestens einer Speicherzelle mit mehreren Transistoren | |
DE2458848C2 (de) | Speicheranordnung | |
DE2727419A1 (de) | Matrixspeicher | |
DE2932019A1 (de) | Speicheranordnung | |
DE2925925C2 (de) | Informationsspeicher | |
DE10032271C2 (de) | MRAM-Anordnung | |
DE2556832B2 (de) | Speicheranordnung und Verfahren zum Betrieb einer derartigen Speicheranordnung | |
DE2156805A1 (de) | Monolithischer Speicher mit bipolaren Transistoren | |
DE3787625T2 (de) | Hochdichter Festwertspeicher in einem CMOS-Gatterfeld. | |
DE2429771A1 (de) | Speichermatrix mit steuerbaren vierschichthalbleitern | |
DE3781336T2 (de) | Rom-datenspeicherzelle mit einem mehrfachen zustand. | |
DE1499650A1 (de) | Einrichtung zur Speicherung und Verarbeitung von Daten | |
EP0078335B1 (de) | Verfahren zum Lesen eines Halbleiterspeichers | |
DE1774948C3 (de) | Wortorganisierter Speicher. Ausscheidung aus: 1499843 | |
DE1524900A1 (de) | Bistabile Schaltungsanordnung mit zwei Transistoren | |
DE1295656B (de) | Assoziativer Speicher | |
DE2152706B2 (de) | Monolithischer integrierter halbleiterspeicher fuer binaere daten | |
DE3853182T2 (de) | Speicherzelle mit gesättigtem schnellem Schreiben. | |
DE2246756C3 (de) | Elektronischer Datenspeicher | |
DE1499843C (de) | Anordnung mit mindestens einer Spei cherzelle mit mehreren Transistoren | |
DE1774928A1 (de) | Matrixspeicher | |
DE1499674B2 (de) | Speicheranordnung für Binärdaten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |