DE1499698A1 - Speicher mit bistabilen Speicherzellen - Google Patents
Speicher mit bistabilen SpeicherzellenInfo
- Publication number
- DE1499698A1 DE1499698A1 DE19661499698 DE1499698A DE1499698A1 DE 1499698 A1 DE1499698 A1 DE 1499698A1 DE 19661499698 DE19661499698 DE 19661499698 DE 1499698 A DE1499698 A DE 1499698A DE 1499698 A1 DE1499698 A1 DE 1499698A1
- Authority
- DE
- Germany
- Prior art keywords
- collector
- emitter
- memory
- signal source
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
Landscapes
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
Description
DR. HANS
PATENTANWALT
Telefon ai 31 CVorwahl oesei}
Bezirkssparkasse Mosbacn SOOO
Postscheck Stuttgart 106SO6
16. Juni 1966
P 15 766/D14
International Business Machines Corporation» Araonk
Io 5o4, H.T. ( USA )
Die Erfindung betrifft einen Spei ober alt einer Speicherzelle, enthaltend zwei ale bistabile Stufen.geschaltete
Üraneletoren, die. an Auelosemittol aneohliessbar sind·
Bei einen aus der mEüU-Patentsohrift 3 178 592 bekannten t
Speioher dieser Art ist die Speioherselle nur in dyn&*
0ÖÖS17/1507
P 15 766/d 14-433
miachen Sinne "bistabil und die Speicherzelle kann nicht
ausgelesen werden» ohne den Spei eher zustand zu beeinträch- I
tigen. Ausserdem sind für die Speicherzelle eine Vielzahl .
von Widerständen vorgesehen, über die Signale und Vorspannungen eingespeist werden» Zur Einspeisung von Signalen
und Vorspannungen sind dementsprechend viele Anschlüsse bei
einem Ausf ührungsbeispiel (Pigur 1) insgesamt 6 - vorgesehen·
Diese Vielzahl der Anschlüsse macht es aufwendig, diese bekannte Speicherzelle in einen monolitischen Blök
unterzubringen, weil dieser Block eine ebenso hohe Anzahl von Anschlüssen, im Beispiel 6, aufweisen muss.
Aufgabe der Erfindung ist es, einen Speicher der eingangs
genannten Art so auszugestalten, dass die Speicherzelle
möglichst wenig Anschlüsse erfordert und bei einfachen Aufbau,ohne den Speieherzustand zu ändern, ausgelesen
werden kann·
Dio Erfindung ist dadurch gekennzeichnet, dass die Transistören
kreuzweise über Basis-Kollektor-Verbindungen
direkt gekoppelt sind und dass die Emitter miteinander verbunden sind und über einen Widerstand an einen emitter«
sei ti gen Anaohluas gelegt sind, an den eine Vorspannung
und eine emittsrsoitige Signalquelle angeschlossen ist
009817/1607 BAD0RIG1NAL
1499696
-3- P 15 766/D 14 433
und dass die Kollektoren über gesonderte mderetände
an kollektorsei tige Anschlüsse gelegt sind» an die je
eine Vorspannung und eine kollektoreeitige Signalquelle
angeschlossen ist«
Sie erforderlichen Vorspannungen werden nach der Erfindung
also über die gleichen Anschlüsse wie die Signale aus den
Signalquellen in die Speicherzelle eingespeist, eo dass
besondere Anschlüsse für die Vorspannungen entbehrlich
sind. Die Speicherzelle lässt si oh, nie eich weiter unten
aus der Beschreibung einiger Ausfuhrungsbeispiele ergibt, mit drei Anschlüssen betreiben, so dass eie , da nur
Schaltelemente verwendet werden, die mit bekannten Verfahren in einem monoli ti sehen Block erzeugt «erden kämmt
als monoli tischer Block mit «er drei Anschlüssen
verwirklicht werden kann» Die Schaltung nach der Erfindung ist durch die kreuzweise Kopplung der Transistoren
bistabil und kann durch Auegangespannungen aus den Signalquellen umgeschaltet werden. Diesen Umstand kann man sich
leicht zunutze machen, um die Speicherzelle so auslesbar
auszugestalten, dass der Speieherzuetand beim Auslösen
nicht gestört wird* Eins dementeprechende Weiterbildung
der Erfindung ist gekennzeichnet durch eine derartige
Bemessung der Auegangespannune*n der 3ignalquellen, dass
~ 4 - P 15 766/d 14 435
nur ein Ausganges!gnal der emittereeitigeh Signalquelle
zusammen mit einem Ausgangs signal einer der kollektorseitigen Signalguellen ausreicht, die Speicherzelle umzuschalten» die Ausgangssignale einer einzigen Signaltjuelle
dagegen . für eine Umschaltung nicht ausreichen . Bsi
dieser Weiterbildung der Erfindung reicht also ein einziges Signal einer Signalquelle nicht aus, die Umschaltung
durchzuführen. Kin solches Signal löst aber unter Umständen solange es andauert, Spannungsänderungen in der Schaltung
hervor, die für den jeweiligen Schaltzustand kennzeichnend sind und wieder verschwinden, wenn dieses Signal verechwindet,
so dass sich anschllessend der ursprüngliche Schaltzustand wieder einstellt· Diese Spannungs-, oder Stromänderungen
kann man dann dazu ausnutzen, die Speicherzelle auszulesen· Entsprechende Aueleeemittel sind erfindungsgemäsB
dadurch gekennzeichnet, dass zwei den beiden Sohaltzuständon zugeordnete kollektorseitige Prüf-Schaltungen
zur Aufnahme von dem jeweiligen Schaltzustand zugeordnete Sparinungsänderungen. bei alleinigem Auf trtten
eines Ausgangeimpulees der emitterseitigon Signal quelle
vorgesehen Bind. Zum Abfragen des Schaltzustand«a der
Speiqhorjselle genügt es dann, einen Ausgangeimpuls Über
die emittereeitige Signalquelle eineuspeisen und der
000817/160-7 BAD ORIGINAL
- 5 - P 15 766/D 14 433
Sohaltzuetand kennzeichnet ei oh durch einen Bingangsimpuls
für die dem betreffenden Schaltzustand augeordnete Prüfschaltung« Für die kollektoreeitigen PrUfschaltungen sind
besondere Anschlüsse nicht erforderlich. Biese können vielmehr an die bereits ermähnten zugehörigen kollektoreeitigen Anschlüsse aneohliessbar eein.
Eine Speicherzelle nach der Erfindung gestattet auch eine vergleichende Auslesung ohne den Schaltzustand zu
beeinträchtigen· Sine dementsprechend© Ausgestaltung der Erfindung ist gekennzeichnet durch eine emittersei ti ge
Prüfschaltung, die auf Spannungsänderungen infolge alleinigen Auftretens eines Auegangssignals einer kollektoreeitigen Spannungsquelle anspricht. Wird bei dieser Ausgestaltung der Erfindung in einer kollektoreeitigen Signal·
quelle ein alleiniges Ausgangs signal ausgelöst, dann kann,
dies nicht zu einer Umschaltung führen. Es führt aber zu einer vorübergehenden Stromänderung» die von dem jeweiligem
Schaltzustand abhängig ist und deren Größe mithin Übereinstimmung mit dem der aktivierten Signalquelle zugeordneten Schaltzustand oder nicht anzeigt» Diese Übereinstimmung oder Viohtübereinstimmung wird dann von der
emittereeitigen Prüfschaltung ermittelt.
BAD ORIGINAL
- 6 - P 15 ?66/D 14
Zweokmäseig spricht die emitterseitige Prüfschaltung
nur auf Stromimpuls© an, die durch ein Ausgangssignal einer einzigen kollektorool tigon Signalquelle in dem in
nich-aoitendem Zustand befindlichen Transistor ausgelöst
Ein
Herden ./bei dieser Ausgestaltung der emit torsei ti gen
Prüfschaltung in die emitterseitige PrUfschaltung. gelangendes Signal kennzeichnet dann Hiohtübereinstlinmung
hei der vergleichenden Prüfung« Wirä dagegen von der
emit tor sei ti gen Prüfschaltung kein Signal bei einer vergleichenden Prüfung aufgenommen, dann ist dies ein Zeichen
dafür, dass der Vergleich zur ÜhereinstLmnzung führt.
Man kamt die emitterseitige Prüfschaltung an den bereits
ernannten emittoreoitigen Anschluss ansehliessbar schalten,
dann ist ein besonderer Anschluss für die emitterseitige Prüfschaltung entbehrlich und für die ganze Speicherzelle
«erden drei Anschlüsse benötigt, auch wenn diese mit drei Prüf schaltungen betrieben wird. Speicher der hier in«
frage stehenden Art «eisen eine oder mehrere Speicherzellen auf. Verwendet man mehrere Speicherzellen, dann ist
es wünschenswert, diese an gemeinsame Abfragemittel anzusohlleseen und zu diesem Zwack ist eine gegenseitige
Entkopplung der einzelnen Speicherzellen zweokmäesig» In
einem ealaiiöii fall empfiehlt as sich, äie öiai-trteraeltlgt»
:.": ;i : j ..,.,= ::.-<
BAD ORSGlHAL
Prüfschaltung über einen netteren Transistor an die bistabile Stufe zu entkoppeln. In einem solchen fall kann
für mehrere Speicherzellen eine gemeinsame emittereeitige
FrUf schaltung vorgesehen sein» die unter Zwischenschaltung je eines Busätzliohsn Traneistore an die eineeinen
Speicherzellen gekoppelt 1st«
Bei einem Speicher nach der Erfindung können die Speicherzellen matrizenartig geschaltet sein. Bine dementeprechende bevorzugte Ausgestaltung der Erfindung ist dadaroh
gekennzeichnet, dass tür jede Hatritzeneello eine emittereeitige Prüfschaltung und eine emittereeitige Signalquelle
vorgesehen 1st« Xn entsprechender leise kann man auch
die kollektorsei tigen Sigaalquellen und Prüf schaltungen meeonenfaesen· Eine dementspreohende Weiterbildung der
Erfindung ist dadurch gekennzeichnet, dass für jede Hatrizenspalte eine dem ffullzustand und eine dem Eineeustand
zugeordnete kollektor sei ti ge Signal<xuelle und eine kollektoreoitlge Prüfschaltung vorgesehen ist·
He Erfindung wird nun anhand der beigefügten Zeichnung
naher erläutert.
BAD ORIGINAL
009817/1507
* 8 - P 15 766/B 14
mit den zugehörigen Abfragend.tteln,
Speicherzelle nach Vigor 1 und den Aaeohluea mehrerer solcher Speicherzellen
en ein gemeinsames Abfragend.ttel und
figur 3 Speicherzellen aus Vigor 2 in matrizen»
artiger Anordnung.
00981-7/1607 BÄD 0RlülNAL
- 9 - P 15 766/d 14
Genäss Figur 1 sind mit Xo und 1? «wel Transistoren vom
n-p-n Typ bezeichnet. Die Kollektoren sind mit 18 bzw.
24* die Basen mit 16 bzw. 22 und die Emitter mit 14 bzw»
2o bezeichnet· M.e Basen sind an den Kollektor des jeweils
anderen Translator β direkt; angeschlossen, und zwar
Über die Leitungen 26 bzw. 28. JEe Kollektoren 18, 24
liegen Über ladungsbegrenzende Widerstände 3o bzw, 32 an
Anschlüssen 34 bzw. 36· An die Anschlüsse 34 bzw. 36 sind
Signal quell en 38 bzw. 42 direkt und unter Zwischenschaltung
einea Schalters PrUfverstärfcer 4o bzw. 44 angeschlcssen.
Die vom Kollektor 18 ausgehende Leitung 2 wird im folgenden als "Bit-Test 0M Leitung und die vom Kollektor
24 ausgehende leitung 4 als "Bit-Test 1" leitung bezeichnet.
Die Emitter 14 und 2o der Transistoren Io und 12 sind
ml Einander verbunden und über einen gemeinsamen Emitter»
Widerstand 48 an den Anschluss 46 gelegt. An dam AnsohLuao
46 ist direkt eine Signalquelle 5o und unter Zwischenschaltung eines Schatters ein Prüfverstärker 52 enge·»
schlossen»
Bs sei darauf hingewiesen, dass der Teil der Schaltung»
der gemüse Figur 1, zwischen den Anschlüssen 341 36 und
BAD ORIGINAL
000617/1607
- Io - P 15 766/D 14
liegt» in monolitiache foxm gebracht werden kann. Die
beiden Tran ei stören können also in einem monoli ti sehen
Block aus hai blei tend em Material gezüchtet worden, indem
die «nigohö ri gen Emitter-.Basis- und Kollek tor bezirke durch getrennte
Diffusion aufgebaut werden. Auch die widaratände
und die Vorbindungen können mit bekannten Verfahren in
dem monolltlsohea Block erzeugt worden. Um diesen monoli
fc Lachen Block zu verwirklichen, 1st es lediglich nötig, an der ObarfLache des Blockes die erforderliehen Anschlüsse
ftlr die eingebetteten Elemente anzubringen.
Die SLgnalgjuellen 38, 42 und 5o dienen auch als VorspümiungBCiueilön,
so dass es sich bei den fraglichen Kästen
um kombinierte Vorspannung»- und älgnalquölLen handelt.
Dies ist nur, um die Darstellung zu erleichtern, so gezeichnet,
es können nabtiriioh auch getrennte Quellen fUr
Gleichspannung und Wechselspannung vorgesehen sein. Die
fUr ein Anwenduiigsbeispiai infrage stehenden Spsnnungeii
sind in der Zeichnung neben den zugehörigen Leitungen
Bn SQi nun zur Beschreibung der Bs triebe waiae davon auegttgangen,
dass sich die Schaltung in Ihrem Huhezustand
befindet, d.h. also, dass kein® Impulse iron den Signal*»
BAD ORIGINAL
- 11 - P 15 766/D U 433
quellen elngeepelet «erden· Der Tran ei β tor Io oder der
Tran si β tor 12 befindet sich dann in «einen leitenden Zustand· Wenn der Transistor Io leitend ist, dann soll dies
eine "O" bedeuten und wenn der Transie tor 12 leitend ist,
soll dies eine "1" bedeuten« über die kreuzweise Kopplung
durch die Leitungen 26 und 28 halt der jeweils leitende
Traneistor den nichtleitenden Transistor in nichtleitendem Zustand» Der Spannungeabfall ttber den Widerstand 3o
bzw· 32 ist BU diesem Zweck so groß, dass damit in der genannten Weise der Leitungssustand des jeweils anderen
Transistors gesteuert werden kann. Bio Schaltelemente sind so bemessen, dass keiner der Transietoren im Sättigungezustand betrieben wird·
Es sei nun angenommen, dass die Schaltung eine "O" gespeichert hat» dass also der Transistor Io leitend ist.
In diesen Fall -liegt bei den angegebenen Spannungairer-»
hältnieten das Kollektorpotential dee Transistors Io auf
etwa ~4oo Millivolt und dieses Potential gelangt auch an die Basis 22 des Transistors 12 und hält den Transistor
12 in seinen nichtleitenden Zustand* In entsprechender Weise gelangt das auf "0* befindliche Kollektorpotential
des nichtleitenden Traneistors 12 ttber die Leitung 26 an
die Basis 16 des leitenden Transistors Io und hält diesen
leitend·
009817/1S07
- 12 - P 15 766/D 14 433
Wenn man eine Information in die Speicherzelle gemäss
figur 1 einspeisen YdIl9 wird die Wortleitung mit einem
positiven Impuls beaufschlagt. Se gelangt also ein Signal
von der Signalquelle 5o an die Emitter 14 und So« Wenn eine 11O" in die Speicherzelle eingeschrieben werden soll,
wird die "Bit-Test 1M Leitung 4 positiv getastet. Zu diesem Zweck gelangt ein Impuls von der Spannungsquelle 42
an die Basis 16 des Transistors Io und zwar gleichzeitig mit dem Impuls auf der Wortleitung 3· Der Impuls aus der
Signalquelle 5o ist zur Hälfte ausreichend für den Strom, der in dem leitenden Transistor flieset« Barch einen solchen Impuls wird die Speicherzelle also vorbereitet, ihrsn
Schaltzustand zu ändern. Wenn nun der Impuls aus der Signalquelle 42 an der Basis 16 des Transistors Io auftritt,
dann wird die Basis 16 positiver und der Translate» Io leitend. Das Potential am Kollektor 18. das an die Bar ■
22 des Transistors 12 gelangt, hält den Transistor 12 dagegen in seinem nichtleitendem Zuetand, auch dann, wenn
die Impulse von den Signalquellen 5o und 42 beendet oird,
Wenn eine 11I" eingeschrieben werden soll, wird auf der
Wortleitung 3 erneut ein positiver Impuls ausgelöst. Ee
wird dann jedoch gleichzeitig über die Signalquelle 38 ar,ι
der "Bit-Test 0M leitung 2 ein positiver Impuls
0 9 8 17/1507 bad original
- 13 - P 15 766/d 14 453
Diese beiden Impulse öffnen den Tranaiβtor 12 und sperren
den Translator Io·
Ein ansteigendes Potential auf der Wortleitung lässt den Strom in dem jeweils leitendem Transistor abnehmen und das
höhere Basispotential bestimmt dann den Übergang des Leitungszustandes von einem auf den anderen Transistor·
Bei Speicherzellen der hier infrage stehenden Art ist es
wünschenswert, dass der Speicherzustand ausgelesen werden kann, ohne dass dabei der Speichorzustand geändert wird.
Der Speicherzustand soll also nieht-löschend ausgelesen
werden können·
Bei einer Speicherzelle gemäss Figur 1 kann der Speicher»
zustand, wie im folgenden beschrieben, aichtlösehend aus»
gelesen werden. Dae Potential suf der Wortlei tang 5 wird
zu diesem 2weck durch einen positiven Impuls aus der
Signalquelle 5o a&gehc^«Ei? maä zwar auf die gleiche Amplitude wie zuvor beschrieben. Durch einen solchen Impuls
wird der in dem leitenden Transistor flieseende Strom verringert, und zwar ungefähr auf die Hälfte. Ee sei nun an«
genommen, dass der Transistor Io leitend ist, so dass also
eine 11O11 gespeichert ist* Wenn nun ein Impuls nur auf der
BAD ORiGINAL
009817/15 0 7
- 14 - P 15 766/D 14 433
Wbrtleitung 3 vorliegt, kann die daraus resultierende
Stromflussänderung über den Prlifverstärker, der an der
"Bit-Test 0M leitung 2 anschlieBsbar ist, abgetastet werden. In entsprechender Weise kann eine gespeicherte 11I"
über eine entsprechende Stromänderung aufgrund eines
allein vorliegenden Impulses auf der Wortleitung 3 über den Prüf verstärker 44 abgefragt werden*
Wie bereits bemerkt, kann eine Speicherzelle nach der Erfindung in Spei eher systemen Verwendung finden. Um dien
zu erläutern, wird zunächst von einer einzigen Speicherzelle gemäse Figur 1 ausgegangen·
Wenn eine Suche durchgeführt werden soll, dann werden jeweils nur die zugehörigen Teatleitungön mit Impulsen beaufschlagt.
Um die Speicherzelle nach Figur 1 nach eiuai·
11O1* abzufragen, wird ein Impuls von ungefähr 2oo MiIlI voll,
über die Signalquelle 38 auf die "Bit-Test 0" leitung 2
gegeben. Wenn die Speichorzelle eine "0" gespeichert hav.v
1st der Transistor dann leitend, aber der genannte Impuls aus der Signalquelle 38 ändert diesen Leitungszustand
nicht und beeinflusst auch nicht wesentlichen den Strom«
fluss durch den Transistor Io. Dieser Impuls von der Sig£*:
quelle 38 1st in seiner Amplitude auch unzureichend, ua
009817/1507 . bad original
- 15 - P 15 766/b 14
den Transistor 12 in seinem leitenden Zustand asu schalten. Wenn jedoch statt einer "Ο" eine *1M gespeichert ist,
dann ist der Transistor 12 leitend und ein Potential auf der "Bit-Test b" Leitung 2 verursacht eine Stromspitze
auf der Wortleitung 3 und diese kann über den PrUfverstärker 52, der zu diesem Zweck an die Wortleitung 3 angeschlossen wird, abgefragt werden. Diese Stromspitze ergibt sich, weil der leitende Transistor 12 nach Emitter-Folge-Schaltung über den Emitter-Widerstand auf die Wortleitung 3 wirkt. Die an dem Prüfverstärker 52 unter diesen Umständen angeschlossene Verriegelungsschaltung 54
ist ursprünglich auf eine "1" geschaltet. Wenn die Stromspitze auf der Wortlei tung 3 auftaucht und in dem PrUfverstärker 52 aufgenommen ist, schaltet sich die Ve2>
riegelungsschaltung 54 zurück und disqualifiziert damit
die betreffende Bit-Position und kennzeichnet damit diö
Pehlübereinstimmung die gefunden wurde, hier das Auffinden
einer gespeicherten "1", während nach einer "0" gefragt
wurde. Wenn jedoch Übereinstimmung gefunden worden wars,
wäre die Verriegelungsschaltung nicht zurückgeschaltet worden und hätte damit angezeigt, dass die Ubereinetimiirar.g
gefunden ist, dass also die abgefragte 11O*1 gespeichert ict.
00981 7/ 1E07 BAD 0RIGINAL
- 16 - P 15 766/D 14 433
die Speicherung ungelöscht lässt, also nicht beeinträchtigt.
Bei dem in Figur 2 dargestellten Ausfuhrungsbeispiel ist
die gleiche Speicherzelle vde in Figur 1 vorgesehen ; ee ist lediglich ein zusätzlicher Transistor loo an die
Emitterseite der Transistoren Io und 12 angeschlossen·
Dieser zusätzliche Transistor loo dient als Ausgangsstufe,
um den Ausgang der Speicherzelle zu verbessern. Die Baeie
des Transistors loo 1st zu diesem Zweck an die Emitter der Transistoren Io und 12 angeschlossen und der Kollektor
liegt über dem Anschluss 16o an einer Vorepannungsquell&<
Der Emitter des Transistors loo ist entsprechend der Figur 1 an einen Früfverstärker 161 angeschlossen, der dom
Prüf verstärker 52 aus Figur 1 entspricht. Die gestrichelt eingezeichneten Transistoren Uo und 12o entsprechen dem
Transistor loo und gehören zu anderen Speicherzellen, die
im einzelnen nicht dargestellt sind. Diese Speicherzellen sind genauBO ausgebildet wie die ausgezogen dargestellte
mit den Transistoren Io und 12. Die Emitter der Transistoren Uo, loo und 12o liegen an einer gemeinsamen Wortleitung 103 t eo dass jede Yehlübereinetüaming in einer
abgefragten Bit-Position In dem Prüfverstärker 161 aufgedeckt wird. Es sei hier darauf hingeivieaen, dass der
0098 17/1607 dap original
- 17 - ρ 15 766/D 14 Λ'
dritte Translator, der für eine Speioberzelle vorgesehen
1st, bier dazu dient, Quemlrlcungen atr PrüfMts zu ver«
neiden. XKLe getroffene Anordnung hat auch noch den Vorteil, dass ein Signal, das eine Nichtübereinstimmung anzeigt, in ein- * einheitliehen ?orm an den Prtifveretärfcs-.·
161 gelangt, unabhängig davon, öl» für einen Bit oder für
mehrere des abgefragten Felde β eine Ni chtüberoins timrau ■/,
festgestellt wurde.
In Figur 3 ist eine 2x2 Matrix mit einer Vielzahl vo ι
Speicherzellen 2oo, 21o, 22o, 23o dargestellt, Diese
also jeweils mit dem zusätzlichen dritten Transistor
sprechend dem Transistor loo versehen· Der Einfachheit
halber sind in Figur 3 separate Worttreibleitungen 24o und 247 und Vorttestleltungen 241 und 243 eingezeichnet,
die an die Speicherzellen einerseits und an die Signalquellen 25 ο, 251 bzw. an die Prüf verstärker 26o, 261
entsprechend nie ist Tort im Figur 1 und 2 erläutert, aa·
geschlossen sind. WLt 27o bis 273 sind vier Signalquell bezeichnet, die den Signalquellen 38 bzw« 42 entspreche^
und «uoh als Vorepannungequellen dienen und über die Bi-Xestleitungen 28o,.281, 282, 283 an die zugehörigen
Speicherzellen angeschlossen sind* Die Leitungen 26or 2
BAD ORIGINAL
D09817/1S07
U99698
- 18 - P 15 766/B 14
eind wBlt-$eBt O" leitungen, während die Leitungen 281
und 283 "Blt-Iest 1" leitungen sind. An diese Bit-Ieetleitungen
28o "bis 283 sind unter Zwischenschaltung von Schaltern Prttfverstärker 29o bis 293 angeschlossen, die
dem Prüf verstärker 52 bzw, 161 aus Figur 1 und 2 entsprechen.
Es sei nun angenommen, dass über die 2x2 Matrix nach
Figur 3 eine Suche durchgeführt werden soll. Bs sei weiter angenommen, dass die Speicherzellen 2oo und 23o
eine nlB gespeichert haben, während die Speicherzellen
22o und 21o eine H0" gespeichert haben. Wenn nun das
zu testende Wort 10 ist, dann wird Über^die "Bit-Test 1M
Leitung 281 aus der Signalquelle 271 ein Impuls gegeben und gleichzeitig wird aus der Signalquelle 272 auf die
"Bit-Test 0" Leitung 282 ein Impuls gegeben. Da die Speicherzelle 2oo eine "1" gespeichert hat und die
Speicherzelle 21o eine "0" gespeichert hat, wird in beiden Fällen Übereinstimmung gefunden· Bs entsteht also
keine Spannungsspitze auf dor V/orttestleitung 241 und
es wird auch in dem Prüf verstärker 26o kein Signal auf» genommen. Für die Speicherzellen 22o und 23o besteht jedoch
Nichtübereinstimmung, da die Speicherzelle eine "0" und die Speicherzelle 23o eine 11I" gespeichert hat.
009817/1B07 bad
- 19 - P 15 Tee/D 14
Dieser Zustand wird in dem Prüf verstärker 261 aufgedeckt.
Bin entsprechendes Signal wäre auch ausgelöst worden, wenn nur für eine der Speicherzellen 22o oder 23o eine Pohl-Übereinstimmung bestanden hätte, also wenn in beiden
Speicherzellen 22o, 23o zweimal "O" oder zweimal "1" gespeichert worden wäre.
Im Gegensatz zu vielen Speichersystemen erlaubt die Erfindung das gleichzeitige Abfragen aller Bit-Positionen
eines Wortes, unabhängig von. der Information jeder Position. Es iet also nicht nötig, einzeln die nOM und 11I"
abzufragen, mit anderen Worten, das gesamte Testwort kann In einem einzigen Schritt abgefragt werden.
In entsprechender Weise, wie dies im Text zu Figur 1 und
2 beschrieben wurde, kann auch eine Information in die Matrix eingeschrieben werden. In diesem Zusammenhang sei
darauf hingewiesen, dass die Informationen in bestimmte ausgewählte Bits eingeschrieben werden können, ohne dass
dabei die anderen Bits des gleichen Wortes gestört werden. Wenn man eine bestimmte Speicherzelle aus Figur 1 mit
einer Aufzeichnung beaufschlagen will, genügt es, ein an Impuls von der zugehörigen Signalquelle über die
009817/1607 BAD ORIGINAL
- 2ο - P 15 766/D U
Leitung 24o oder 24? einzuspeisen und im Falle, dass eine
"1" in eine der Speieherzellen 2oo oder 22o eingespeist
werden sollen, gleichzeitig einen Impuls in der Slgnalquollo 27o auszulösen. Sie Möglichkeit, HiohtlÖBChend
auszulesen» die im einzelnen im Text zu figur 1 und 2 bereits erläutert wurde, ist auch für die Matrixschaltung
nach Figur 3 gegeben.
Sie Speiohermatrix nach Figur 3 gestattet es in vorteilhafter Weise, verschiedene Speicherzellen, die verschiedenen Bit-Positionen zugeordnet sind, gleichzeitig zu
beschriften und auszulesen· Wenn man zum Beispiel die Speicherzelle 2oo auslesen will und gleichzeitig in die
Speicherzelle 21o eine neue Information einschreiben will, dann liegt auf der Worttreibleitung 24o ein Impuls aus
der Signalquelle 25 ο vor« Der gegenwärtige Schaltzustand der Speicherzelle 2oo wird dann über den Prüfverstärker
2^o oder den Prüfveretärker &fl abgefragt, jenaohdem, ob
die Speicherzelle 2oo eine NOn oder eine "1" gespeichert
hat.
Sin Impuls gelangt auch von der Worttreibleitung 24o an
die Emitterseite der Speicherzelle 21o und nenn gleioheeltig damit Über die "Bit-Toat 0N Leitung 282 ein Impuls
O 0 9 8 17/1507 SÄD original
- 21 - P 15 766/D 14
aus der Signalquelle 272 an die Speicherzelle 21o ge«
langt, wird in diese Speicherzelle eine wlw eingeschrieben»
Die in der Matrix verwendeten Speicherzellen können, auch
wenn mehr als die dargestellten Speieherzellen, vorgesehen sind, in einem einzigen monolitiechen Block aus
semileitendem Material hergestellt sein·
Die Vorteile der erfinderischen Ausgestaltung in Speicherzellen liegen in erster Linie darin, dass soloctief
eingeschrieben «erden kann, nichtlöeckend ausgelesen worden kann und das« die einzelnen Speicherzellen sehr einfach aufgebaut sind, gum Beispiel aus zwei Transistoren
und drei Widerstände« Eine Speloherzellenanordnung nach
der Erfindung erfordert nur ^^-^^80 Spannungen und kann
mit ho'tsn Schaltgeechvd.;idli?fcöiten betrieben werden*
KLt der erfinderlsoiieii g^loheraiiordnung können auch
viele in einer Matrix gespeicherte Worte .nebeneinander abgefragt werden und es können aus diesen Worten einzelne
umgestellt werden, ohne dass die anderen beeinträchtig!:
werden·
009817/1607-
Claims (1)
16· Juni 1966 Έ 15 766/ B 14
Ansprüche
Speicher mit einer Speicherzelle, enthaltend zwei ale
bistabile Stufen geschaltete Transistoren, die an Auslesend tt el anschliessbar sind, dadurch gekennzeichnet,
dass die Transistoren (lo,12) kreuzweise Über Basis-KoIl
ok to iv Verbin düngen (26,28) direkt gekoppelt sind
und dass die Emitter (14,2o) miteinander verbunden sind
und über einen Widerstand (43) an einen emitterseitigen Anschluss (46) gelegt sind, an den eine Vorspannung und
eine emitteraeitige Signalquelle. (5o) angeschlossen ist
und dass die Kollektoren (18,24) über gesonderte Wider«
stände (3o,32) an kollektorseitige Anschlüsse (34,36)
O O 9 8 1 7 / 1 S b 7 BAD
# - P 15 766/d 14
gelegt elnd, an die je eine Vorspannung und eine
kollektorseitige Signalquelle (38,42) angeschlossen
iet.
2. Speicher nach Anspruch 1, gekennzeichnet durch eine derartige Bemessung der Ausgangespannungen der Signalquellen (38,42 und 5o), dass nur.ein Auegangeedgnal
der enitterseitigen Signalquelle (5o) zusammen mit einem Ausgangssignal einer der kollektorseitigen Signal»
quellen (38,42) ausreicht, die Speicherzelle umzuschalten, die Auegangssignale einer einzigen Signalquelle dagegen für eine Umschaltung nioht ausreichen .
3· Speicher nach Anspruch 1 und 2, dadurch gekennzeichnet, dass zwei den beiden Schaltzuständen zugeordnete
kollektor sei ti gen Prttf schaltungen (4o,44) zur Aufnahme
rom dem jeweiligen Schaltzustand zugeordneten Spannungn>
änderungen bei alleinigem Auftreten eines Ausgangs-
impulses der emittersei tigen Signalquelle (5o), vorgesehen sind.
009817/1507
P 15 766/d 14
ZH
4· Speioher nach Anspruch. 3, dadurch gekennzeichnet, dass
die kollektorsei tLgen Prüf schaltungen (4o,44) an die
zugehörigen kollektorsei tigen AnechlÜBeo (34,36) anechlieesbar sind.
5· Speicher nach einem oder mehreren der vorhergehenden
. Ansprüche ,gekennzeichnet durch eine emitterseitige Prüfschaltung (52), die auf Spannungeänderungen infolge
alleinigen Auftretens eines Ausgahgssignals einer kollektorsei ti gen Spannungsquelle (38,42) anspricht,
6. Speicher nach Anspruch 5, dadurch gekennzeichnet, dass die emitterseitige Prüfschaltung (52) nur auf die
Stromimpulse anspricht, die durch ein Ausgangs el gnal
einer einzigen kollektorseitigen Signalquelle (38,32)
in dem in nichtleitendem Zustand befindlichen Transistor
(lo,ll) ausgelöst norden.
7· Speioher nach Anspruch 5 und/oder 6, dadurch gekennzeichnet, dass die emitter sei tlge PrUf schaltung (161)
über einen «eiteren Transistor (loo) an die bistabile
Stufe gekoppelt 1st.
0098 17/1507 bad
15 766/D 14
ZS
8. Speicher nach Anspruch 7» dadurch gekennzeichnet,
dass für mehrere Speicherzellen eine gemeinsame emittersei tLge Prüfschaltung (161) vorgesehen 1st,
die unter Zwischenschaltung je eines zusätzlichen Transistors (loo,llo,12o) an die einzelnen Speicherzellen
gekoppelt ist·
9· Speicher mit Speicherzellen nach einem oder mehreren der vorhergehenden Ansprache in Matrizenschaltung,
dadurch gekennzeichnet, dass für jede Matrizenzeile eine emitterseitige Prüfschaltung (26o,261) und eine
emitterseitige Signalquelle (25o,251) vorgesehen ist.
* Speicher nach Anspruch 9, dadurch gekennzeichnet,
dass für jede Matrizenspalte eine dem Nullzustand und eine dem Einszustand zugeordnete kollektorseitige Signelquelle
(27o Ms 273) und eine kollektor sei tige Prüfschaltung (29ο bis 293) vorgesehen ist.
BAD ORIGJNAL
0090 1 7/1607
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US51456865A | 1965-12-17 | 1965-12-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1499698A1 true DE1499698A1 (de) | 1970-04-23 |
DE1499698B2 DE1499698B2 (de) | 1971-10-21 |
Family
ID=24047760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19661499698 Withdrawn DE1499698B2 (de) | 1965-12-17 | 1966-06-22 | Elektronisches speicherelement und speichervorrichtung mit mehreren speicherelementen |
Country Status (5)
Country | Link |
---|---|
US (1) | US3492661A (de) |
JP (1) | JPS5021815B1 (de) |
DE (1) | DE1499698B2 (de) |
FR (1) | FR1504305A (de) |
GB (1) | GB1160098A (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3573499A (en) * | 1969-05-02 | 1971-04-06 | Bell Telephone Labor Inc | Bipolar memory using stored charge |
CH519251A (de) * | 1970-07-01 | 1972-02-15 | Ibm | Integrierte Halbleiterschaltung zur Speicherung von Daten |
US3725878A (en) * | 1970-10-30 | 1973-04-03 | Ibm | Memory cell circuit |
US3764825A (en) * | 1972-01-10 | 1973-10-09 | R Stewart | Active element memory |
US5579440A (en) * | 1993-11-22 | 1996-11-26 | Brown; Robert A. | Machine that learns what it actually does |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3178592A (en) * | 1962-04-10 | 1965-04-13 | Hughes Aircraft Co | Locking read amplifier with binary storage |
NL298196A (de) * | 1962-09-22 |
-
1965
- 1965-12-17 US US514568A patent/US3492661A/en not_active Expired - Lifetime
-
1966
- 1966-06-22 DE DE19661499698 patent/DE1499698B2/de not_active Withdrawn
- 1966-10-08 JP JP41065978A patent/JPS5021815B1/ja active Pending
- 1966-12-02 GB GB53968/66A patent/GB1160098A/en not_active Expired
- 1966-12-05 FR FR8189A patent/FR1504305A/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR1504305A (fr) | 1967-12-01 |
JPS5021815B1 (de) | 1975-07-25 |
DE1499698B2 (de) | 1971-10-21 |
US3492661A (en) | 1970-01-27 |
GB1160098A (en) | 1969-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2313917C3 (de) | Speicher mit redundanten Speicherstellen | |
DE1474457A1 (de) | Informationsspeicher | |
DE1474480A1 (de) | Speichereinrichtung mit Matrixauswahlschaltung | |
DE1910777A1 (de) | Impulsgespeister monolithischer Datenspeicher | |
DE2525985A1 (de) | Verfahren zum betreiben eines speichers und schaltungsanordnung zur durchfuehrung des verfahrens | |
DE1499698A1 (de) | Speicher mit bistabilen Speicherzellen | |
DE2031038C3 (de) | Schaltungsanordnung zur Auswahl jeweils einer von 2" Adressenleitungen eines Speichersystems | |
DE2012090A1 (de) | Binärspeicher | |
DE2136515A1 (de) | Bipolare Halbleiter Speicherzelle | |
DE2001530B2 (de) | Halbleiteranordnung | |
DE69905699T2 (de) | Lesevorgang für nichtflüchtige Speicher mit einem mit der Lesespannung variablen Abtaststrom, und Anordnung zur Verwirkligung dieses Vorgangs | |
DE10056159C2 (de) | MRAM-Anordnung mit Auswahltransistoren großer Kanalweite | |
DE2232987A1 (de) | Auswahlschaltung fuer fernmeldevermittlungsanlagen | |
DE2246756C3 (de) | Elektronischer Datenspeicher | |
DE69014975T2 (de) | Anordnung von hochverstärkenden Leseverstärkern zur schnellen Lese-Operation. | |
DE2739663C2 (de) | ||
DE1499698C (de) | Elektronisches Speicherelement und Speichervorrichtung mit mehreren Speicherelementen | |
DE1499717A1 (de) | Treiberschaltung fuer einen Magnetkernspeicher | |
DE2459023C3 (de) | Integrierbare, aus Isolierschicht-Feldeffekttransistoren gleicher Leitungsund Steuerungsart aufgebaute statische Schreib/Lesespeicherzelle | |
DE1574759C (de) | Magnetkernspeicher mit gemeinsamer Schreib und Leseleitung | |
DE1499744B2 (de) | Elektronisches speicherelement mit zwei transistoren | |
DE112021004209T5 (de) | Nichtflüchtiger Speicher | |
DE1574759B2 (de) | Magnetkernspeicher mit gemeinsamer Schreib- und Leseleitung | |
DE1499857C (de) | Lese Treiber Schaltung für einen Datenspeicher | |
DE1961692A1 (de) | Selektionsschaltung fuer einen Magnetkern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
SH | Request for examination between 03.10.1968 and 22.04.1971 | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |