DE1474443C - Wortorganisierter Speicher - Google Patents

Description

2. Speicher nach Anspruch 1, dadurch ge- . eher der eingangs angegebenen Art mit den beiden kennzeichnet, daß die Emitter- und Basis-Elek- Eingangselektroden der jeweils am Ende einer Worttroden der Transistoren (T₁₁ ... T₂₂) jeweils an 25 leitung angeordneten Transistoren eine Lesesteuerentsprechende Zeilen- und Spaltenwahlleiter (x_v anordnung verbunden ist, welche jeweils nur den X₂ bzw. V₁, y_a) der Wortleitungen (L₁₁... L₂₂) Transistor einer adressierten Wortleitung auftastet angeschlossen sind. und in deren Ladungsspeicherdiode eine Ladung

3. Speicher nach Anspruch 2, dadurch gekenn- speichert und daß alle Ladungsspeicherdioden, die zeichnet, daß die. Transistoren (T₁₁... T₂₂) mit 30 jeweils am anderen Ende der Wortleitungen angeihrer Emitterelektrode jeweils an einen entspre- ordnet sind, an eine gemeinsame Sammelleitung anchenden Zeilenwahlleiter (x_v X₂) und mit ihrer geschlossen sind, die mit einer Schreibtreiberstufe Basiselektrode jeweils an einen entsprechenden gekoppelt ist.

Spaltenwahlleiter (y_v y₂) angeschlossen sind. Durch die Anordnung der Ladungsspeicherdioden

35 zwischen dem einen Ende der Wortleitungen und

der allen Dioden und Wortleitungen gemeinsamen

Sammelleitung wird gewährleistet, daß ein während der Schreibhälfte eines. Speicherzyklus erzeugter

Die Erfindung betrifft einen wortorganisierten Strom nur durch eine Diode, nämlich diejenige der Speicher mit in einer Auswahlmatrix angeordneten 40 gewählten Wortleitung fließen kann, nicht aber in die Wortleitungen, in welche jeweils eine Ladungsspei- verteilten Kapazitäten der anderen, nicht gewählten cherdiode eingeschaltet ist, und welche mit ihrem Wortleitungen, so daß keine Störimpulse auftreten einen Ende mit der Ausgangselektröde eines als können. Die individuell zugeordneten Transistoren Auswahlschalter dienenden Transistors gekoppelt gewährleisten eine Isolierung am anderen Ende der sind. . .,. . . . . 45 Wortleitungen, so daß auch insbesondere während

In wortorganisierten Random-Speichern wird ' der Lesehälfte kein Ladestrom in den nicht gewählhäufig für den Zugriff zu einem beliebigen im Spei- ten Wortleitungen fließen kann,
eher gespeicherten Wort eine Diodenmatrix verwen- Gegenüber der aus der erwähnten Zeitschrift be-

det. Wenn man die konventionellen Diodenmatrix- kannten Speicheranordnung hat die Erfindung noch wahlschemata auf Speicher großer Abmessungen und 50 den weiteren Vorteil eines wesentlich geringeren Aufhoher Arbeitsgeschwindigkeit anwendet, nimmt die wandes. Während nämlich im bekannten Fall die Kapazität der mit einem Zeilenwahlleiter gekoppel- verschiedenen Zeilen- und Spaltenleiter jeweils mit ten Wortleitungen und die der mit einem Spalten- getrennten Lese- und Schreibtreiber-Schalttransistowahlleiter gekoppelten Wortleitungen beträchtliche ren verbunden sind, ist erfindungsgemäß nur ein Werte an. Beim Erregen eines Wahlleiters fließen 5s einziger Schalttransistor pro Wortleitung erforderdementsprechend hohe und störende Ladeströme.,. .Hch, der an zwei Eingangselektroden die erf order-Die Wahltreiberstufen müssen fähig sein,' entspre-^ liehen Zeilen- und Spaltenwählsignale erhält, und die chend hohe Ströme zu liefern. Durch die Spannufigs- einen Enden aller Wortleitungen sind nur an eine änderungen auf den vielen nicht ausgewählten Wort- einzige Sammelleitung angeschlossen,
leitungen werden außerdem durch die kapazitive 60 Die Zeichnung zeigt zur Erläuterung der Erfinr Kopplung große Störsignale in den Leseleitungen dung eine Speicheranordnung mit nur vier Wortinduziert. Bei hohen Arbeitsgeschwindigkeiten kön- leitungen, die in zwei Zeilen und zwei Spalten annen die Amplituden der auf die Ziffernleitungen geordnet und mit einer Anordnung verbunden sind, gekoppelten Störsignale unter Umständen größer die selektiv einer gewünschten Wortleitung Lese- und werden als die der Nutzsignale. 65 Schreibimpulse zuzuführen gestattet.

Diese Nachteile treten auch bei einem aus der . Die in der Zeichnung dargestellte Anordnung entZeitschrift »IRE Transactions on Electronic Com- hält vier Wortleitungen L₁₁, L₁.,, L₂₁ und L.,.„ die in puters«, Dezember 1959, Seiten 474 bis 478, be- einer Anordnung von zwei Zeilen und zweiSpalten

3 4

angeordnet sind, um die Beschreibung zu verein- längs einer bestimmten Wortleitung gespeicherte

fachen. Die dargestellte Anordnung dient zur Erläu- Wort löschend abgefragt, bevor dieselbe oder eine

terung der Organisation eines Speichers, der in der andere Information in den Wortspeicherplatz längs

Praxis eine viel größere Anzahl von Wortleitungen der betreffenden Wortleitung gespeichert wird. Um

hat. Jede Wortleitung dient zur Speicherung einer 5 eine bestimmte Wortleitung für einen Lesevorgang

Anzahl von Informationsbits als magnetische Zu- auszuwählen, werden die betreffende Zeilenwahllese-

stände einer entsprechenden Anzahl von Speicher- treiberstufe RX₁ oder RX₂ und gleichzeitig die ent-

elementen, z. B. von Magnetkernen 5, die in der sprechende Spaltenwahllesetreiberstufe RY₁ oder

Zeichnung nur schematisch dargestellt sind. RY₂ erregt. Vor der Erregung der Lesetreiberstufen

Ein Ende jeder Wortleitung ist über eine entspre- io werden die Transistoren T₁₁, T₁₂, T₂₁ und T₂₂ durch

chende Ladungsspeicherdiode d_lv d₁₂, d._n und d₂₂ mit eine entsprechende Vorspannung gesperrt. Wenn

einer Sammelleitung ζ verbunden. Die Sammel- beispielsweise die Zeilenwahllesetreiberstufe RX₁ er-

leitung ζ ist über eine Impedanz mit einer Klemme 8 regt wird, läßt sie das Potential auf dem zugehörigen

einer Spannungsquelle verbunden; die Spannung an Zeilenwahlleiter X₁ absinken und erhöht damit die

der Klemme 8 kann beispielsweise + 20 Volt betra- 15 Flußvorspannung an den Emittern der Transistoren

gen. Die Sammelleitung ζ ist außerdem mit einer ge- T₁₁ und T₁₂. Die Spannungsänderung an den Emit-

meinsamen Schreibtreiberstufe W verbunden. Die an- tern reicht jedoch nicht aus, um diese Transistoren

deren Enden der Wortleiter sind jeweils an den KoI- aufzutasten. Wenn gleichzeitig die Spaltenwahllese-

lektor eines zugeordneten Transistors T₁₁, T₁₂₁T₂₁ treiberstufe RY₁ erregt wird, läßt sie über den Spal-

bzw. T₂, angeschlosse'n. Die Emitterelektroden der 20 tenwahlleiter V₁ die Flußspannung an der Basis der

einer Wortleitungszeile zugeordneten Transistoren Transistoren T₁₁ und T₂₁ ansteigen. Durch diese

sind an entsprechende Zeilenwahlleiter X₁ bzw. X₂ an- Spannungsänderung wird die an den Transistoren

geschlossen. Die Zeilenwahlleiter X₁ und X₂ sind T₁₁, T₂₁ liegende Sperrspannung herabgesetzt, aber

jeweils über eine Impedanz mit einer Klemme 9 ver- nur der Transistor T₁₁ kann tatsächlich leiten, da nur

bunden, an der eine Vorspannung, z. B. +3 Volt, 25 der Emitter dieses Transistors gleichzeitig durch die

liegt, außerdem sind die Zeilenwahlleiter an eine erregte Zeilenwahllesetreiberstufe in Flußrichtung

zugehörige Zeilenwahllesetreiberstufe RX₁ bzw. RX₂ vorgespannt ist. Wenn der Transistor T₁₁ leitet, fließt

angeschlossen. ein Lesestromimpuls durch die Ladungsspeicher-

Die Basiselektroden der einer Spalte von Wort- diode d_n, die Wortleitung L₁₁ und den Transistor T₁₁ leitern zugeordneten Transistoren sind mit einem 30 in der durch den Pfeil 30 bezeichneten Richtung,
entsprechenden Spaltenwahlleiter V₁ bzw. y₂ verbun- Die Lesetreiberimpulse, die dem Zeilenwahlleiter X₁ den. Die Spaltenwahlleiter V₁ undy₂ sind jeweils über und dem Spaltenwahlleiter V₁ zugeführt werden, laseine Impedanz an einer Klemme einer Spannungs- : sen nur in der Wortleitung L₁₁ einen Strom fließen, quelle angeschlossen, die auf Massepotential liegt, Für die Kapazitäten der Wortleitungen L₁, oder L₂₁ außerdem sind sie mit einer entsprechenden Spalten- 35 steht dagegen kein Ladestrom zur Verfügung, da die Wahllesetreiberstufei?!^ bzw. R Y₂ gekoppelt. Transistoren T₁₂ und T₂₁ völlig gesperrt bleiben. Da

Die oben erwähnten Bauteile erlauben den Zugriff sich das Potential der Wortleitungen L₁, und L₂₁ als zu einer beliebigen Wortleitung zum Abfragen und Ergebnis der an den Transistoren T₁₂ und T₂₁ liegen-Speichern von Information. Der Speicher enthält den halben Auswahlimpulse nicht ändert, kann von außerdem so viele Zifferntreiber- und Leseleitungen 4° diesen Wortleitungen auch kein Störsignal auf die wie Speicherelemente 5 mit einer Wortleitung ge- Ziffemleitung 10 und die anderen nicht dargestellten koppelt sind. In der Zeichnung ist nur ein Ziffern- Ziffernleitungen gekoppelt werden. Bei dem erfinleiter schematisch durch eine gestrichelte Linie 10 dungsgemäßen Speicher wird also während der Leseangedeutet, um zu zeigen, wie so ein Ziffernleiter mit zeit die Einkopplung von Störsignalen auf die Ziffernden entsprechenden Elementen der mit den einzel- 45 leitungen vermieden.

nen Wortleitungen gekoppelten Gruppen von Spei- Wenn die Zeilen- und Spaltenwahllesetreiberstufen cherelementen 5 verknüpft ist. Die Ziffernleitung 10 bei bekannten Speichermatrizen mit hohen Arbeitsist an einem Ende mit einem Zifferntreiber DD und geschwindigkeiten betrieben werden sollen, tritt eine am anderen Ende mit einem Leseverstärker SA ge- Kupplung von Störimpulsen auf die Ziffernleiter auf, koppelt. Die anderen nicht dargestellten Ziffern- 50 die eine so große Amplitude haben, daß die den leitungen sind in entsprechender Weise jeweils eben- Werten 1 und 0 entsprechenden Informationssignale falls mit einem getrennten Zifferntreiber und einem von dem adressierten Wortspeicherplatz überdeckt zugehörigen Leseverstärker gekoppelt. Zifferntreiber werden. Bei der vorliegenden Anordnung werden und Leseverstärker sind mit einer gemeinsamen beim Herauslesen des längs der Wortleitung L₁₁ ge-Stromrückleitung verbunden, z. B. Masse. 55 speicherten Informationswortes in der Ziffernleitung

Die Ladungsspeicherdioden d_n, d₁₂, d₂₁, d₂₂ sind 10 Informationssignale induziert, die nicht durch im Handel erhältlich. Eine Speicherdiode unterschei- Störungen aus L₁₂ und L₀₁ überdeckt werden,
det sich von einer gewöhnlichen Halbleiterdiode Auf das Herauslesen eines Informationswortes aus durch eine besonders ausgeprägte Ladungsspeiche- dem Wortspeicherplatz längs der Wortleitung L₁₁ rung. Wenn eine Speicherdiode durch einen in Fluß- 60 folgt in kurzem zeitlichen Abstand ein Rückspeichern richtung gepolten Stromimpuls beaufschlagt wird, der abgefragten Information oder das Speichern verbleibt nach Beendigung des Impulses in der Diode neuer Information in dem betreffenden Wortplatz, eine gespeicherte Ladung. Diese gespeicherter La- Der Schreibestrom fließt durch die Wortleitung L₁₁ dung hat zur Folge, daß die Diode für eine be- in der umgekehrten Richtung, wie durch den Pfeil 32 stimmte Zeitspanne, die der zum Abbau der gespei- 65 angedeutet ist. Der zum Zwecke einer Informationscherten Ladung erforderlichen Zeit entspricht, in speicherung in der Richtung 32 fließende Strom-Sperrichtung eine sehr niedrige Impedanz darbietet. impuls wird unter Steuerung durch die Speicher-

Im Betrieb des beschriebenen Speichers wird das diode d_n zugeführt. In dieser Diode d_n war während

des in Richtung 30 durch die Diode fließenden Lesestromimpulses eine Ladung gespeichert worden. In den anderen Dioden d₁₂, d₂₁, d₂₂ ist dagegen keine Ladung gespeichert, da sie nicht durch einen Leseimpuls beaufschlagt worden sind.

Die gemeinsame Schreibtreiberstufe W liefert einen negativen Impuls über die Sammelleitung ζ an die Speicherdioden an den Enden aller Wortleitungen. Da nur die Speicherdiode d_u am Ende der vorher ausgewählten Wortleitung L₁₁ eine Ladung speichert, wird nur diese Diode ^₁₁ durch den Schreibimpuls beeinflußt. Alle anderen Speicherdioden bieten dem auf der Sammelleitung ζ auftretenden Schreibimpuls eine sehr hohe Impedanz dar. Die Speicherdiode ^₁₁ hat für den in der Schreibrichtung 32 fließenden Strom nur so lange eine niedrige Impedanz als zum Abfließen bzw. Aufbrauchen der in der Diode ^₁₁ gespeicherten Ladung erforderlich ist. Der Schreibstrom fließt von Masse durch den Spaltenwahlleitery_l; die Basis-Kollektor-Strecke des Transistors T₁₁, die Wortleitung L₁₁, die Speicherdiode d_n und die Sammelleitung ζ zur Schreibtreiberstufe W. Der von der Treiberstufe W gelieferte Schreibimpuls ist so ausgelegt, daß seine Amplitude und Dauer ausreichen, um die gespeicherte Ladung abzuführen und dabei einen Schreibimpuls gewünschter Amplitude und Dauer in der ausgewählten Wortleitung L₁₁ zu erzeugen. Der Schreibimpuls soll immer eine kleinere Amplitude als der Leseimpuls haben, der zuerst die Ladungsspeicherung in der Diode verursacht.

Der bei einer Erregung der Schreibtreiberstufe W auftretende Schreibimpuls wirkt mit dem gleichzeitigen Auftreten oder Fehlen von Ziffernimpulsen zusammen, die von Ziffemtreiberstufen geliefert werden, von denen, wie erwähnt, nur eine Stufe DD dargestellt ist. Wenn in einem Bitplatz des adressierten Wortes eine 1 gespeichert werden soll, wird gleichzeitig mit der Schreibtreiberstufe W auch die zugehörige Zifferntreiberstufe (z. B. die Stufe DD)

ίο erregt. Wenn in einem Bitplatz eine 0 gespeichert werden soll, liefert die zugehörige Zifferntreiberstufe dagegen keinen Ziffernimpuls. In diesem Falle wirkt dann nur der Schreibimpuls allein auf das betreffende Speicherelement des adressierten Wortes und seine Amplitude reicht nicht aus, um den magnetischen Zustand des Speicherelementes merklich zu ändern.

Nachdem die Information aus dem Speicherplatz

längs der adressierten Wortleitung herausgelesen und wieder Information in diesem Speicherplatz gespeichert worden ist, kann eine beliebige andere Wortleitung ausgewählt werden, um einen weiteren Lese- und Schreibzyklus der beschriebenen Art durchzuführen. Das Abfragen der längs einer adressierten Wortleistung gespeicherten Information kann auch bei Speichern mit sehr vielen Wortleitungen mit hoher Geschwindigkeit durchgeführt werden, ohne daß durch die Wahlleiter und nichtadressierten Wortleitungen untragbare Störungen kapazitiv auf die Ziffernieseleitungen und die zugeordneten Leseverstärker gekoppelt werden.

Hierzu 1 Blatt Zeichnungen

Claims (1)

1 2 kannten wortorganisierten Speicher auf, dessen Wort-. Patentansprüche: leitungen die Elemente einer Auswahlmatrix bilden, bei der in jede Wortleitung eine Ladungsspeicher-

1. Wortorganisierter Speicher mit in einer diode eingeschaltet ist und bei der die Auswahl der Auswahlmatrix angeordneten Wortleitungen, in 5 gewünschten Wortleitung durch Transistorschalter welche jeweils eine Ladungsspeicherdiode einge- erfolgt. Bei diesem Speicher sind die Wortleitungen schaltet ist und welche mit ihrem einen Ende mit gruppenweise mit ihrem einen Ende an durch Schalt-

. der Ausgangselektrode eines als Auswahlschalter transistoren abgeschlossene Zeilenleitungen und mit dienenden Transistors gekoppelt sind, da- ihren anderen Enden, an dem jeweils die Speicherdurch gekennzeichnet, daß mit den io diode angeordnet ist, an durch weitere Schalttransibeiden Eingangselektroden (Basis und Emitter) stören abgeschlossene Spaltenleiter angeschlossen. In der jeweils am Ende einer Wortleitung (z. B. L₁₁) , jedem Lese- und Schreibzyklus des Speichers können angeordneten Transistoren (T₁₁) eine Lesesteuer- bei der bekannten Anordnung durch die Treiberanordnung (RX₁, RY₁) verbunden ist, welche impulse hervorgerufene Ladeströme ungehindert in jeweils nur den Transistor einer adressierten 15 die verteilten Kapazitäten auch der nicht gewählten Wortleitung auftastet und in deren Ladungsspei- Wortleitungen fließen.

cherdiode (^₁₁) eine Ladung speichert, und daß Durch die Erfindung soll daher ein möglichst einalle Ladungsspeicherdioden,-die jeweils am an- fach aufgebauter Speicher angegeben werden, bei deren Ende der Wortleitungen angeordnet sind, dem die Wahlleiter von allen Wortleitungen und an eine gemeinsame Sammelleitung (z) ange- 20 deren Kapazitäten mit Ausnahme der ausgewählten schlossen sind,- die mit einer Schreibtreiber- Wortleitung isoliert sind,
stufe (W) gekoppelt ist. Die Erfindung besteht darin, daß bei einem Spei-