DE2739663C2

DE2739663C2 -

Info

Publication number: DE2739663C2
Application number: DE19772739663
Authority: DE
Inventors: Hans Dipl.-Ing. 8063 Hoefa Glock; Ernst 8000 Muenchen Herbert
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1977-09-02
Filing date: 1977-09-02
Publication date: 1979-02-08
Also published as: DE2739663B1

Description

Die Erfindung betrifft einen Differenzverstärker, insbesondere zur Verwendung als Leseverstärker in Bipolar-Speicherbausteinen mit Transistoren, an deren Steuereingängen die unterschiedlichen Ströme in den Leseleitungen in eine Differenzspannung umsetzende Kopplungswiderstände anliegen.

Zum Auslesen von Informationen aus einem Bipolar-Speicherbaustein wird die adressierte Speicherzelle Ober Leseleitungen so angesteuert, daß auf der Seite des leitenden Zellentransistors der Strom in der Leseleitung gegen Null geht, während der Strom auf der Seite des gesperrten Zellentransistors einem durch eine Stromquelle eingeprägten Strom entspricht Die unterschiedlichen Ströme in den Leseleitungert werden im Leseverstärker in eine Differenzspannung umgesetzt und in mindestens einer Differenzverstärkerstufe auf den erforderlichen Ausgangshub verstärkt

Zur Umsetzung der unterschiedlichen Ströme in den Leseleitungen in eine Differenzspannung ist es bekannt, an die Basis der Transistoren des ais Leseverstärk r verwendeten Differenzverstärkers Widerstände zu koppeln (Zeitschrift »Frequenz« 20, 1975, Heft 3, Seite 80-87, Bild 8).

Dieses Leseverfahren mit Widerstandskopplung weist jedoch einige störende Nachteile auf. Aufgrund des für den Differenzverstärker erforderlichen minimalen Spannungshubes sowie der minimalen Lesestromdifferenz den beiden Leseleitungen ergibt sich der untere Grenzwert für die verwendeten Widerstände. Tritt nun im Betrieb durch Toleranzen ein größerer Strom in der Leseleitung auf der Seite des gesperrten Zellentransistors auf, so vergrößert sich der Spannungshub an dieser Leseleitung erheblich. Die mit den Leseleitungen zusammengeschalteten Kollektoren von Schreib-Lese-Transistoren führen zu einer insgesamt hohen kapazitiven Belastung, die in Verbindung mit einem erhöhten Spannungshub zu einer merklichen Geschwindigkeitseinbuße beim Lesen führt

Im Idealfall ist in einer Leseleitung kein Strom festzustellen, da der gesamte eingeprägte Strom als Zellenstrom Ober die Speicherzelle fließt Der geringe Spannungsabfall des Reststromes an dem zugehörigen Kopplungswiderstand führt unter Umständen zur Sättigung eines Transistors des Differenzverstärkers und damit zur starken Geschwindigkeitseinbuße. Aus diesem Grunde ist es notwendig, bei der Widerstandskopplung Potentialumsetzerstufen vorzusehen, die Bauelemente, Chipfläche, Verlustleistung und Laufzeit kosten und außerdem die Toleranzen verschlechtern.

Bei einem Leseverstärker mit Widerstandskopplung tragen zum Funktionieren der Schaltung Transistoren und Widerstände bei, deren Toleranzen bei Technologieschwankungen keineswegs immer korreliert sind, s Die erforderlichen Potentialumsetzerstufen bringen weitere Toleranzen mit sich, die die Auswertung der Differenzsignale verschlechtern. Deswegen muß von vorneherein ein größerer Widerstanswert verwendet werden als er für den Differenzverstärker allein ίο erforderlich wäre.

Aufgabe der Erfindung ist es, einen Leseverstärker

für Bipolarspeicherbausteine bereitzustellen, der die vorgenannten Nachteile vermeidet, und der die

Verstärkung und Bewertung von Lesesignalen mit

ts möglichst hoher Geschwindigkeit ermöglicht

Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß als Kopplungswiderstände Halbleiterschaltelemente mit nichtlinearer Stromspannungscharakteristik angeordnet sind.

Bei einer besonders vorteilhaften Ausführungsform der Erfindung werden als Kopplungswiderstände im Durchlaßbereich betriebene Dioden verwendet

Durch die Verwendung von Dioden zur Umsetzung der unterschiedlichen Ströme in den Leseleitungen in eine Differenzspannung werden wesentliche Vorteile erzielt:

Eine durch Toleranzen hervorgerufene Lesestromerhöhung über den erforderlichen Minimalwert hinaus führt wegen des niedrigeren Innenwiderstandes der Diode in diesem Strombereich nur zu kleinen Spannungswiderständen an den kapazitiv hoch belasteten Leseleitungen und damit zu sehr kurzen Umladezeiten.

Der hohe Innenwiderstand der Diode bei kleinen Strömen gewährleistet ein ausreichend großes Lesesignal und erlaubt den Fortfall der Potentialumsetzerstufen, die bei der Widerstandskopplung zur Sättigungsverhütung erforderlich sind. Hierdurch werden Bauelemente, Chipflächen, Verlustleistung und Laufzeit eingespart und die Toleranzen verbessert
Da zur Funktion der Schaltung nur noch gleichartige Bauelemente wie Transistoren und Dioden, nicht aber mehr Widerstände wesentlich beitragen, ist ein Gleichlauf der Toleranzen bei Technologieschwankungen gewährleistet Dadurch lassen sich selbst kleinste Lesesignale noch richtig bewerten, und die Vorausberechnung der Schaltung wird wesentlich erleichtert

Der Spannungsbedarf für die Diode ist vergleichbar zu dem für einen Widerstand.

Eine Ausführungsform der Erfindung ist in den so Zeichnungen dargestellt und wird im folgenden beispielsweise näher beschrieben. Es zeigt

F i g. 1 ein Prinzipschaltbiid eines Bipolar-Speicherbausteins

F i g. 2 eine schematische Darstellung der erfindungsgemäßen Schaltungsanordnung und

Fig.3 eine Darstellung der Stromspannungscharakteristik für Widerstands- und Diodenkopplung.

Bei der in F i g. 1 dargestellten Schaltungsanordnung eines Schreib-Lese-Speicherbausteins in Bipolartechnik werden zur Auswahl einer Speicherzelle SZ, z. B. der Speicherzelle SZ-X, Schalttransistoren 2 über eine Bitauswahlschaltung 3 leitend gesteuert. Gleichzeitig erfolgt über die Wortauswahlansteuerung 4 in Verbindung mit einem Schalttransistor S mit zugehörigem es Widerstand 6 eine Wortansteuerung dadurch, daß eine obere Wortleitung 7 auf etwa —0,9 Volt geschaltet wird, womit sich an einer unteren Wortleitung 8 ein Potential von etwa —1,7 Volt einstellt

Durch diese Ansteuerprozedur ist nunmehr eine einzelne Speicherzelle, in diesem Falle die Speicherzelle SZ-X adressiert Die Speicherzelle selber besteht dabei aus zwei miteinander verschalteten npn-Tratsistoren 9 mit Doppelemittern, die in bekannter Weise über Dioden 10 und Widerstände 11 miteinander verschaltet sind.

Zum Auslesen einer in einer derartigen Speicherzelle SZ enthaltenen Information wird die Speicherzelle SZ über eine Scfcivib-Lese-Steuerung mit einem Schreibeingang 12 und einem Dateneingang 13 angesteuert

Im Betriebszustand »Lesen« wird Ober eine hier nicht dargestellte bekannte Schaltungsanordnung der Schreibeingang 12 auf ein Potential entsprechend logisch »1« gesetzt Damit schaltet der Transistor 14 zwei nachfolgend als Schwellwertschalter angeordnete Differenzverstärker aus den Transistoren 15,16 und 32 bzw. 17 und 18 mit der Referenzspannungsquelle UR. Durch den an den Widerständen 19/2 und 19/J, die mit der BezugspotentialqueJle 20 verknüpft sind, und an den Transistoren 21 und 23 auftretenden Spannungsabfall einerseits, sowie durch den am Widerstand 19/1, der ebenfalls mit der Bezugspotentialquelle 20 verknüpft ist, und am Transistor 25 um etwa 0,4 V kleineren Spannungsabfall andererseits schließen die Transistoren 22 und 24. Damit stellt sich das Potential an den Bitleitungen 26 und 27 auf ca. — 2,1 Volt ein. Der Emitter des leitenden Transistors der ausgewählten Speicherzel le SZ I, der zur unteren Wortleitung 8 führt, wird damit gesperrt, so daB der gesamte Zellenstrom IZ in die zugehörige Bitleitung 26 fließt. Da der Strom in den Bitle'tungen 26 und 27 über Stromquellen 28 eingeprägt ist u.1.1 damit unverändert bleibt, reduziert sich der durch einen über den Transistor 25 geöffneten Transistor 29/1 vom Leseverstärker 30 kommenden Lesestrom IL um den Zeilenstrom IZ. Zur Erreichung eines optimalen Schalt· und Zugriffsverhaltens der Speicherzelle soll dieser Lesestrom IL möglichst verschwinden, womit der durch die Speicherzelle fließende Zellenstrom IZ ein Maximum erreicht Bei bekannten Schaltungsanordnungen ist dieser Leseverstärker als Differenzverstärker ausgebildet, wie er z. B. in Tietze-Schenk, »Halbleiterschaltungstechnik«, 2. Auflage, Seite 145 beschrieben wird. Bei der Verwendung derartiger Differenzverstärker als Leseverstärker sind die beiden Leseleitungen mit der Basis der Transistoren des Differenzverstärkers verknüpft, wobei die Leseleitungen über Widerstände geführt sind, die die unterschiedlichen Ströme in den Leseleitungen in eine Differenzspannung umsetzen, die dann der eigentlichen Differenzverstärkerstufe zugeführt wird.

Analog zu dem vorher beschriebenen Betriebszustand »Lesen« liegt beim Betriebszustand »Schreiben« der Schreibeingang 12 auf einem dem logischen Zustand »Null« entsprechenden Potential. Soll z. B. eine »Eins« geschrieben werden, so liegt der Dateneingang 13 auf einem dem logischen Zustand »1« entsprechenden Potential, womit Ober den Transistoren 31 der Transistor 32 öffnet Damit verändern sich über die Schreib-Lese-Steuerung die Potentiale an den Bitleitungen 26 und 27 gegenphasig um etwa 0,4 Volt, so daB z. B. beim Schreiben einer »1« die Bitleitung 26 auf ca.

-1,7 Volt und die Bitleitung 27 auf ca. -2.5 Volt liegt.

Werden zur Umsetzung der unterschiedlichen Leseströme in die Differenzspannung, wie vorher beschrie ben, Widerstände verwendet so treten dabei Schwierigkeiten auf, die anhand der in Fig.3 dargestellten Stromspannungscharakteristik erläutert werden. Die Fig.3 zeigt dabei die Abhängigkeit der Lesespannung t/{Abszisse) vom Lesestrom /(Ordinate).
Im Lesebetrieb fließt der Zellenstrom IZ z. B. in die

ίο Bitleitung 26, so daB der eigentliche Lesestrom IL im Optimalfali nahezu Null wird. Der geringe Spannungsabfall dieses Stromes an einem Kopplungswiderstand würde zur Sättigung eines Differenzverstärkertransistors führen und damit zu einer starken Geschwindigkeitseinbuße. Es sind deswegen Potentialumsetzerstufen notwendig, die es ermöglichen, daß die Widerstandsgerade W bei geringem Lesestrom IL bei einer bestimmten vorgegebenen Spannung UL die Abszisse schneidet Der in der zweiten Bitleitung, z. B. 27, fließende über eine Stromquelle 28 eingeprägte Strom ILB definiert die Obergrenze des am Differenzverstärker anliegenden Spannungshubes {/(HUB). Tritt nun im Betrieb durch Toleranzen ein größerer Strom ILBM auf, so vergrößert sich der Hub an den Leseleitungen erheblich. Wegen der hohen kapazitiven Belastung und der damit erforderlichen Ladungsumschichtung dieser Leitungen durch die zusammengeschalteten Kollektoren der Schreib-Lese-Transistoren 29/1 und 29/2 führt dies zu einer merklichen Geschwindigkeitseinbuße.

Diese Nachteile werden bei einer Schaltungsanordnung gemäß der F i g. 2 vermieden. Sie besteht aus zwei emitterseitig an eine Stromquelle 33 gekoppelten Transistoren 34 und 35, die in bekannter Weise über Kollektor-Widerstände 36 mit einem Bezugspotential in Verbindung stehen. Die an den Leseleitungen 39 und 40 anliegende Differenzspannung U (Hub) kann verstärkt am Ausgang 37 abgenommen werden. Anstelle der bekannten Widerstände zur Umsetzung der in den Leseleitungen 39 und 40 fließenden Leseströme sind Dioden 38 vorgesehen. Durch diese Diodenkopplung, deren Verlauf in der Fig.3 durch die Kennlinie D gekennzeichnet wird, werden die bisher aufgeführten Nachteile der Widerstandskopplung vermieden. Ein Anwachsen des Stromes ILB nach ILBM vergrößert den Hub U (HUB) nur wenig. Eine Geschwindigkeitseinbuße wie bei der Widerstandskopplung kann daher ausgeschlossen werden.

Entsprechend der Nichtlinearitat der Diodenkennlinie D der F i g. 3 erzeugen bereits die Basisströme der

so Differenzverstärkertransistoren 34 und 35 so große Spannungsabfälle U, daß auf Potentialumsetzerstufen verzichtet werden kann. Damit lassen sich gegenüber der Widerstandskopplung Bauelemente, Chipfläche, Verlustleistung und Laufzeit einsparen.

Da es bei einem derartig aufgebauten Differenzverstärker nur auf die Gleichmäßigkeit der Differenzverstärkertransistoren und der als Dioden geschalteten Koppeltransistoren ankommt, ist ein Gleichlauf der Toleranzen bei Technologieschwankungen wegen der

Gleichartigkeit der Bauelemente gewährleistet Damit ist es möglich, bei dem erfindungsgemäßen Differenzverstärker mit kleinsten Differenzsignalen zu arbeiten.

Hienra 2 Blatt Zeichnungen

Claims

Patentansprache:

1. Differenzverstärker, insbesondere zur Verwendung als Leseverstärker in Bipolar-Speicherbausteinen mit Transistoren, an deren Steuereingängen die unterschiedlichen Ströme in den Leseleitungen in eine Differenzspannung umsetzende Kopplungswiderstände anliegen, dadurch gekennzeichnet, daß als Kopplungswiderstände HaIbleitcrschaltelemente (38) mit nichtlinearer Strom-Spannungs-Charakteristik angeordnet sind.

2. Differenzverstärker nach Anspruch !. dadurch gekennzeichnet, daß als Kopplungswiderstände im Durchlaßbereich betriebene Dioder (38) verwendet werden.