DE112017004005T5 - Siliziumepitaxialwafer und verfahren zur herstellung von siliziumepitaxialwafern - Google Patents

Siliziumepitaxialwafer und verfahren zur herstellung von siliziumepitaxialwafern Download PDF

Info

Publication number
DE112017004005T5
DE112017004005T5 DE112017004005.1T DE112017004005T DE112017004005T5 DE 112017004005 T5 DE112017004005 T5 DE 112017004005T5 DE 112017004005 T DE112017004005 T DE 112017004005T DE 112017004005 T5 DE112017004005 T5 DE 112017004005T5
Authority
DE
Germany
Prior art keywords
silicon
wafer
experiment
axis
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112017004005.1T
Other languages
English (en)
Inventor
Naoya NONAKA
Tadashi Kawashima
Katsuya Ookubo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of DE112017004005T5 publication Critical patent/DE112017004005T5/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02027—Setting crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Ein Siliziumepitaxialwafer EW der Folgendes umfasst: einen Siliziumwafer WF der mit Phosphor als Dotierstoff dotiert wurde und einen spezifischen elektrischen Widerstand von weniger als 1,0 mΩ•cm aufweist, und eine Epitaxieschicht EP, die auf dem Siliziumwafer WF gebildet ist. Der Siliziumwafer WF umfasst Folgendes: eine Hauptfläche WF1, zu der eine (100) Fläche geneigt ist; und eine [100] Achse, die senkrecht zur (100) Fläche liegt und die in einem Winkel in einem Bereich von 0°16' bis 0°55' in jede beliebige Richtung in Bezug auf eine Achse senkrecht zur Hauptfläche WF1 liegt, geneigt ist. Der Siliziumepitaxialwafer EW weist eine maximale Dichte eines Hillock-Defekts, der darauf erzeugt wurde, von 1/cmauf.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft einen Siliziumepitaxialwafer und ein Herstellungsverfahren des Siliziumepitaxialwafers.
  • STAND DER TECHNIK
  • Eine Studie zur Verhinderung der Erzeugung von Defekten auf einem Siliziumepitaxialwafer wurde auf herkömmliche Weise durchgeführt (siehe beispielsweise Patentliteratur 1).
  • Die Patentliteratur 1 offenbart, dass eine Epitaxieschicht auf einem Siliziumwafer gebildet wird, der eine Hauptfläche aufweist, die in etwa parallel zu einer (100) Fläche ist, in der die Hauptfläche zu einer <100> Kristallachse im folgenden Winkel θ in eine [011]-Richtung oder eine [0-1-1]-Richtung und im folgenden Winkel φ in eine [01-1]-Richtung oder eine [0-11]-Richtung geneigt ist:
    5'≦θ≦2°, φ≦10' oder 5'≦φ≦2°, θ≦10'.
  • ZITIERLISTE
  • PATENTLITERATUR
  • Patentliteratur 1:: JP 62-226891 A
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • VON DER ERFINDUNG ZU LÖSENDE AUFGABE
  • In den letzten Jahren war es notwendig, dass ein Siliziumwafer, der für Siliziumepitaxialwafer für ein Leistungs-MOSFET-Bauelement für niedrige Spannungen verwendet wurde, einen spezifischen elektrischen Widerstand, der so extrem niedrig war wie etwa weniger als 1,0 mΩ•cm, aufweist. Jedoch kann der Siliziumepitaxialwafer, der aus dem Siliziumwafer hergestellt ist, der einen so extrem niedrigen elektrischen Widerstand aufweist, viele darauf erzeugte Hillock-Defekte aufweisen, wobei die Hillock-Defekte bei einem spezifischen elektrischen Widerstand von gleich wie oder mehr als 1,0 mΩ•cm nicht beobachtet werden.
  • Die Erfinder fanden heraus, dass Eigenschaften der Hillock-Defekte von jenen von Stapelfehlern (hiernach als „SF“ abgekürzt) abweichen, die in einer Epitaxieschicht, die auf einem mit Phosphor (P) als Dotierstoff dotierten Siliziumwafer gebildet wurde und einen niedrigen spezifischen elektrischen Widerstand aufweist, nachgewiesen wurden, und, dass die Hillock-Defekte von einem Minutenneigungswinkel eines Substrats abhängen. So haben die Erfinder die Erfindung erzielt.
  • Ein Gegenstand der Erfindung ist das Bereitstellen eines Siliziumepitaxialwafers mit einer verringerten Erzeugung eines Hillock-Defekts und eines Herstellungsverfahrens des Siliziumepitaxialwafers.
  • MITTEL ZUM LÖSEN DER AUFGABE
  • Gemäß einem Aspekt der Erfindung umfasst ein Siliziumepitaxialwafer Folgendes: einen Siliziumwafer, der mit Phosphor als Dotierstoff dotiert ist und einen spezifischen elektrischen Widerstand von weniger als 1,0 mΩ•cm aufweist, und eine Epitaxieschicht, die auf dem Siliziumwafer gebildet ist, wobei der Siliziumwafer Folgendes umfasst: eine Hauptfläche, zu der eine (100) Fläche geneigt ist; eine [100] Achse, die senkrecht zur (100) Fläche liegt und in einem Winkel von 0°30' bis 0°55' in irgendeine Richtung in Bezug auf eine Achse, die senkrecht zur Hauptfläche liegt, geneigt ist, wobei der Siliziumepitaxialwafer eine Dichte eines Hillock-Defekts, der darauf erzeugt wurde, von höchstens 1/cm2 aufweist.
  • Gemäß einem weiteren Aspekt der Erfindung umfasst ein Herstellungsverfahren eines Siliziumepitaxialwafers, in dem der Siliziumepitaxialwafer Folgendes umfasst: einen Siliziumwafer, der mit Phosphor als Dotierungsmittel dotiert ist und einen spezifischen elektrischen Widerstand von weniger als 1,0 mΩ•cm aufweist, und eine Epitaxieschicht, die auf dem Siliziumwafer gebildet ist, Folgendes: Anfertigen des Siliziumwafers, der eine Hauptfläche, zu der eine (100) Fläche geneigt ist, und eine [100] Achse umfasst, die senkrecht zur (100) Fläche liegt und in einem Winkel in einem Bereich von 0°30' bis 0°55' in irgendeine Richtung in Bezug auf eine Achse, die senkrecht zur Hauptfläche liegt, geneigt ist, und Bilden der Epitaxieschicht auf dem Siliziumwafer.
  • Das Herstellungsverfahren des Siliziumepitaxialwafers im vorangegangenen Aspekt der Erfindung stellt eine Hillock-Defektdichte bereit, die gleich oder geringer als 1/cm2 ist, sodass ein Siliziumepitaxialwafer mit einer verringerten Erzeugung von Hillock-Defekten erzielbar ist.
  • Im Herstellungsverfahren des Siliziumepitaxialwafers im vorangegangenen Aspekt der Erfindung wird die Epitaxieschicht bevorzugt bei einer Wachstumstemperatur in einem Bereich von 1030 Grad Celsius bis weniger als 1100 Grad Celsius gebildet.
  • Wird eine Epitaxieschicht bei einer Wachstumstemperatur von 1100 Grad Celsius oder mehr auf dem Siliziumwafer, der mit hochkonzentriertem Phosphor dotiert ist, um weniger als 1,0 mΩ•cm spezifischen elektrischen Widerstand aufzuweisen, gebildet, können viele SF erzeugt werden.
  • Gemäß dem vorangegangenen Aspekt der Erfindung, nachdem die Epitaxieschicht bei einer Wachstumstemperatur in einem Bereich von 1030 Grad Celsius bis weniger als 1100 Grad Celsius gebildet wird, ist ein Siliziumepitaxialwafer mit reduzierter Erzeugung von Hillock-Defekten und SF erzielbar.
  • Figurenliste
    • 1A ist eine Querschnittsansicht, die einen Siliziumepitaxialwafer gemäß einer beispielhaften Ausführungsform der Erfindung zeigt.
    • 1B ist eine Darstellung der Neigungsrichtungen einer [100] Achse.
    • 2 ist eine Fotografie eines Hillock-Defekts.
    • 3 zeigt eine Beziehung zwischen den Neigungsrichtungen der [100] Achse, den Neigungswinkeln der [100] Achse und der Hillock-Defektdichte in Beispielen der Erfindung, die den spezifischen Substratwiderstand von 0,8 mΩ•cm oder 0,6 mΩ•cm aufweisen.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Beispielhafte Ausführungsform(en)
  • Eine beispielhafte Ausführungsform der Erfindung wird nachstehend mit Bezug auf die angehängten Zeichnungen beschrieben.
  • Anordnung des Siliziumepitaxialwafers
  • Wie in 1A gezeigt, umfasst ein Siliziumepitaxialwafer EW einen Siliziumwafer WF und eine Epitaxieschicht EP, die auf dem Siliziumwafer WF gebildet ist.
  • Der Siliziumwafer WF weist einen Durchmesser in einem Bereich von 199,8 mm bis 200,2 mm auf und umfasst roten Phosphor, um einen spezifischen elektrischen Widerstand von weniger als 1,0 mΩ•cm aufzuweisen. Der Siliziumwafer WF weist eine Hauptfläche WF1, zu der eine (100) Fläche geneigt ist, und eine [100] Achse auf, die senkrecht zur (100) Fläche liegt, die zu einer Achse, die senkrecht zur Hauptfläche WF1 liegt, in einem Winkel von 0°30' bis 0°55' in irgendeine Richtung einer [001]-Richtung, einer [00-1]-Richtung, einer [010]-Richtung und einer [0-10]-Richtung geneigt ist, wie in 1B gezeigt.
  • Eine Dichte eines Hillock-Defekts (hiernach auch als „Hillock-Defektdichte“ bezeichnet) pro Siliziumepitaxialwafer EW, die die vorangegangene Anordnung aufweist, beträgt höchstens 1/cm2.
  • Der Hillock-Defekt ist beispielsweise mit einer Oberflächenprüfvorrichtung (Produktname „Magics“, hergestellt von Lasertec Corporation) messbar. Wie in einer Fotografie in 2 gezeigt, weist der Hillock-Defekt im Wesentlichen eine Kreisform auf, dessen Größe in einem Bereich von 3 µm bis 10 µm mit einer Erhebung, die leicht von einer Oberfläche einer Epitaxieschicht hervorstehen, liegt. Die Form des Hillock-Defekts unterscheidet sich von einer Form von SF, der auf der Epitaxieschicht durch Mikrogräben, die von Ansammlungen von Sauerstoff und roten Phosphor verursacht werden, und der Form eines Fehlers, der auf der Epitaxieschicht, verursacht durch COP (Teilchen mit Kristallursprung) der Substanz, erzeugt ist.
  • Hierin wird wie folgt angenommen, weshalb die Anzahl an Hillock-Defekten bei dem Neigungswinkel der [100] Achse, der im oben definierten Bereich liegt, reduziert wird.
  • Im Allgemeinen wird für das Wachstum der Epitaxieschicht ein Siliziumatom, das während des Epitaxiewachstums zugeführt wird, auf einer Terrasse absorbiert und es bewegt sich zu einer energetisch stabilen Stufe. Das Siliziumatom bewegt sich ferner zu einer energetisch stabilen Kinke, um Stufen zu fördern. Somit wird das Epitaxiewachstum durchgeführt.
  • Demgemäß wird angenommen, dass das zugeführte Siliziumatom, bei einem Neigungswinkel der [100] Achse, der so gering wie weniger als 0°30' ist, Stufe und Kinke aufgrund der Breite der Terrasse nicht erreicht und in Mikrogräben, die von Ansammlungen (Mikroablagerungen) von Sauerstoff und Phosphor verursacht sind, gefangen bleibt, wobei die Ansammlungen auf der Oberfläche einer Terrasse gebildet sind, sodass ein Hillock-Defekt durch anormale Bildung mit dem Siliziumatom als Wachstumskeim erzeugt wird.
  • Andererseits kann das zugeführte Siliziumatom bei dem Neigungswinkel der [100] Achse, der so groß ist wie 0°30' oder größer, Stufe und Kinke aufgrund einer schmalen Breite der Terrasse erreichen, wodurch der Hillock-Defekt verringert wird.
  • Bei dem Neigungswinkel der [100] Achse, der 0°55' übersteigt, kann die Qualität der Epitaxieschicht (z. B. eine Oberflächenrauheit) abhängig von einer Neigungsrichtung verschlechtert werden, sodass ein Kanalphänomen bei Eiseninjektion verändert werden kann, um Vorrichtungseigenschaften zu beeinflussen. Aus diesem Grund beträgt der Neigungswinkel der [100] Achse vorzugsweise 0°55' oder weniger.
  • Herstellungsverfahren des Siliziumepitaxialwafers
  • Als Nächstes wird ein Herstellungsverfahren des Siliziumepitaxialwafers EW beschrieben.
  • Zuerst wird der Siliziumwafer WF, der die obenstehende Anordnung aufweist, hergestellt. Um den Siliziumwafer WF zu erhalten, wird monokristallines Silizium hergestellt, das roten Phosphor beinhaltet, um einen spezifischen elektrischen Widerstand von 0,5 mΩ•cm bis weniger als 1,0 mΩ•cm aufzuweisen, und eine Mittelachse aufweist, die mit einer [001] Achse, die senkrecht zur (100) Fläche liegt, koaxial ist. Das monokristalline Silizium kann nicht entlang einer Fläche, die senkrecht zur Mittelachse liegt, sondern entlang einer Achse, die zu einer senkrechten Fläche geneigt ist, geschnitten werden. Alternativ dazu kann das monokristalline Silizium, dessen Mittelachse in einem Winkel, der in einem Bereich von 0°30' bis 0°55' liegt, in irgendeine Richtung in Bezug auf die [100] Achse, die senkrecht zur (100) Achse liegt, geneigt ist, hergestellt werden und entlang der Fläche, die senkrecht zur Mittelachse liegt, geschnitten werden.
  • Beispielhafte Herstellungsbedingungen des monokristallinen Siliziums sind wie folgt gezeigt.
  • Konzentration roten Phosphors: von 7,38×1019 Atome/cm3 bis 1,64×1020 Atome/cm3
  • Sauerstoffkonzentration: von 2×1017 Atome/cm3 bis 20×1017 Atome/cm3
  • Der erhaltene Siliziumwafer WF wird, je nach Bedarf, Läppen, chemischer Ätzung, Hochglanzoberflächenpolierung und dergleichen unterzogen.
  • Anschließend wird eine Epitaxieschicht EP auf einer Oberfläche des Siliziumwafers WF gebildet.
  • Jedes Verfahren zum Bilden der Epitaxieschicht EP ist verwendbar. Jedes bzw. jede bekannte Gasphasenschichtabscheidungsverfahren und Gasphasenabscheidungsvorrichtung ist verwendbar, um Gasphasenwachstum der Epitaxieschicht EP, das für ein Substrat zur die Herstellung einer Halbleitervorrichtung erforderlich ist, zu erlauben. Quellgas- und Schichtbildungsbedingungen können abhängig von dem/der gewählten Verfahren und Vorrichtung in geeigneter Weise ausgewählt werden.
  • Beispielhafte Schichtbildungsbedingungen für die Epitaxieschicht EP sind wie folgt gezeigt.
    • Dotiergas: Phosphan- (PH3) Gas
    • Materialquellgas: Trichlorosilan- (SiHCl3) Gas
    • Trägergas: Wasserstoffgas
    • Wachstumstemperatur: von 1030 Grad Celsius bis weniger als 1110 Grad Celsius
    • Epitaxieschichtdicke: von 0,1 µm bis 10 µm
    • Spezifischer elektrischer Widerstand der Epitaxieschicht: von 0,01 Ω•cm bis 10 Ω•cm
  • Wenn der Siliziumwafer einen Durchmesser von 200 mm oder mehr aufweist, ist ein Epitaxiereaktor vorzugsweise ein Einzelwaferreaktor mit einer Wärmelampe. Diese Anordnung kann auch die aktuell aufgrund von Wärmebeanspruchung auftretende Fehlpassungsversetzung verringern.
  • Beispiele
  • Als Nächstes wird die Erfindung in größerem Detail in Bezug auf die Beispiele und Vergleiche beschrieben. Die Erfindung wird jedoch keinesfalls dadurch beschränkt.
  • Herstellungsverfahren für Siliziumepitaxialwafer
  • Experiment 1
  • Zunächst wurde ein Siliziumwafer, der einen spezifischen elektrischen Widerstand (Substratwiderstand) von 1,0 mΩ•cm aufweist, hergestellt und Folgendes umfasst: eine Hauptfläche, zu der eine (100) Fläche geneigt ist; eine [100] Achse, die senkrecht zur (100) Fläche ist und in einem Winkel von 0°15' in eine [001]-Richtung in Bezug auf eine Achse, die senkrecht zur Hauptfläche liegt, geneigt ist. Ein Durchmesser des Siliziumwafers betrug 200 mm.
  • Um den oben beschriebenen Siliziumwafer zu erhalten, wurde monokristallines Silizium mit einer Mittelachse, die koaxial mit der [100] Achse ist, unter den folgenden Herstellungsbedingungen hergestellt und das erhaltene monokristalline Silizium wurde nicht entlang der Fläche, die senkrecht zur Mittelachse liegt, sondern entlang einer Fläche, die zur senkrechten Fläche geneigt ist, geschnitten.
    • Konzentration roten Phosphors: 7,38×1019 Atome/cm3
    • Sauerstoffkonzentration: 7,4×1017 Atome/cm3
    Eine Epitaxieschicht wurde auf dem Siliziumwafer unter den folgenden Bedingungen wachsen gelassen, um eine Probe von Experiment 1 zu erhalten.
    • Dotiergas: Phosphan- (PH3) Gas
    • Materialquellgas: Trichlorosilan- (SiHCl3) Gas
    • Trägergas: Wasserstoffgas
    • Wachstumstemperatur: 1040 Grad Celsius (von 1030 Grad Celsius bis 1050 Grad Celsius)
    • Epitaxieschichtdicke: 5 µm
    • Spezifischer elektrischer Widerstand der Epitaxieschicht: 0,2 Ω•cm
  • Experimente 2 bis 6
  • Proben der Experimente 2 und 3 wurden erhalten, indem die Prozesse unter den gleichen Bedingungen wie in Experiment 1 durchgeführt wurden, mit der Ausnahme, dass die Schneidebedingung des monokristallinen Siliziums verändert wurde, um Siliziumwafer herzustellen, die die [100] Achse, die senkrecht zur (100) Fläche liegt und in den entsprechenden Winkeln von 0°30' und 0°45' in die gleiche Richtung wie in Experiment 1 in Bezug auf die Achse, die senkrecht zur Hauptfläche wie in Tabelle 1 gezeigt wird liegt, geneigt ist, aufweisen.
  • Proben der Beispiele 4, 5 und 6 wurden erhalten, indem die Prozesse unter den gleichen Bedingungen wie in den Experimenten 1, 2 und 3 durchgeführt wurden, ausgenommen davon, dass die Schneidebedingung des monokristallinen Siliziums verändert wurde, um Siliziumwafer herzustellen, die entsprechende [100] Achsen aufweisen, die senkrecht zur (100) Fläche waren und in den gleichen Winkeln wie in den Experimenten 1, 2 und 3 in eine [0-10]-Richtung in Bezug auf die Achse, die senkrecht zur Hauptfläche liegt, geneigt waren.
  • Experimente 7 bis 18
  • Proben der Beispiele 7 bis 18 wurden erhalten, indem die Prozesse unter den gleichen Bedingungen wie in den Experimenten 1 bis 6 durchgeführt wurden, mit der Ausnahme, dass die Konzentration des roten Phosphors des monokristallinen Siliziums angepasst wurde, um dem monokristallinen Silizium den spezifischen Substratwiderstand von 0,8 mΩ•cm oder 0,6 mΩ•cm, wie in Tabellen 1 und 2 gezeigt, bereitzustellen.
  • Experimente 19 bis 27
  • Proben der Beispiele 19 bis 21, 22 bis 24 und 25 bis 27 wurden erhalten, indem die Prozesse unter den gleichen Bedingungen wie in den Experimenten 1 bis 3, 7 bis 9 bzw. 13 bis 15 durchgeführt wurden, mit der Ausnahme, dass die Schneidebedingung des monokristallinen Siliziums verändert wurde, um Siliziumwafer herzustellen, die entsprechende [100] Achsen aufweisen, die senkrecht zur (100) Fläche waren und in den gleichen Winkeln wie in den Experimenten 1 bis 3, 7 bis und 13 bis 15 in eine [0-11]-Richtung in Bezug auf die Achse, die senkrecht zur Hauptfläche liegt, geneigt waren.
  • Experimente 28 bis 29
  • Proben der Beispiele 28 bis 29 wurden erhalten, indem die Prozesse unter den gleichen Bedingungen wie in Experiment 13 durchgeführt wurden, mit Ausnahme, dass die Schneidebedingung des monokristallinen Siliziums verändert wurde, um Siliziumwafer herzustellen, die entsprechende [100] Achsen aufweisen, die senkrecht zur (100) Fläche waren und mit den Winkeln von 0°20' und 0°25' in die gleiche Richtung wie in Experiment 13 in Bezug auf die Achse, die senkrecht zur Hauptfläche liegt, wie in Tabelle 2 gezeigt, geneigt waren.
  • Experimente 30 bis 36
  • Proben der Beispiele 30 bis 36 wurden erhalten, indem die Prozesse unter den gleichen Bedingungen wie in Experiment 25 durchgeführt wurden, mit Ausnahme, dass die Schneidebedingung des monokristallinen Siliziums verändert wurde, um Siliziumwafer herzustellen, die [100] Achsen aufweisen, die senkrecht zur (100) Fläche waren und in den Winkeln von 0°20', 0°35', 0°45' und 0°55' in einer vorbestimmten Zusammengesetzte-Winkelrichtung zwischen der [0-11]-Richtung und der [0-10]-Richtung in Bezug auf die Achse, die senkrecht zur Hauptfläche liegt, wie in Tabelle 2 gezeigt, geneigt waren. Der „vorbestimmte zusammengesetzte Winkel zwischen der [0-11]-Richtung und der [0-10]-Richtung“ bedeutet einen zusammengesetzten Winkel eines Winkels in die [0-11]-Richtung und eines Winkels in die [001]-Richtung.
  • Auswertung
  • Jede der Proben der Experimente 1 bis 18 wurde einer Oberflächenprüfung unter Verwendung einer Oberflächenprüfungsvorrichtung (Produktname „Magics“, hergestellt von Lasertec Corporation) unterzogen und hinsichtlich einer Hillock-Defektdichte bewertet. Die Ergebnisse sind in Tabelle 1 gezeigt.
  • Wie in Tabelle 1 und 2 gezeigt, überstieg die Hillock-Defektdichte in Experimenten 7, 10, 13, 16, 22, 25 und 28 bis 30 1/cm2, während die Hillock-Defektdichte in den restlichen Experimenten gleich oder weniger als 1/cm2 betrug.
  • Dieses Verhalten wird als abweichend von den SF, die auf einer Epitaxieschicht durch Mikrogräben, die von Ansammlungen von Sauerstoff und roten Phosphor verursacht sind, erzeugt werden, gesehen, und hängt wesentlich von einer Ausrichtung auf einer Mikrofläche eines Kristalls ab, obwohl sich ein detaillierter Erzeugungsmechanismus von Hillock-Defekten nicht ergeben hat.
  • Demgemäß entsprechen die Beispiele 8, 9, 11, 12, 14, 15, 17, 18, 23, 24, 26, 27 und 31 bis 36, wobei der spezifische Substratwiderstand in jedem davon weniger als 1,0 mΩ•cm beträgt und die Hillock-Defektdichte gleich oder weniger als 1/cm2 ist, den Beispielen der Erfindung. Die Beispiele 7, 10, 13, 16, 22, 25, 28, 29 und 30, wobei der spezifische Substratwiderstand in jedem davon weniger als 1,0 mΩ•cm beträgt und die Hillock-Defektdichte 1/cm2 übersteigt, den Vergleichen der Erfindung entspricht.
  • 3 zeigt eine Beziehung zwischen den Beispielen 7 bis 18 und 22 bis 36 (mit dem spezifischen Substratwiderstand von 0,8 mΩ•cm oder 0,6 mΩ•cm) in Bezug auf die Neigungsrichtung der [100] Achse, dem Neigungswinkel der [100] Achse und der Hillock-Defektdichte.
  • In 3 stellt [100] die [100] Achse dar und [001], [011], [010], [01-1], [00-1], [0-1-1], [0-10] und [0-11] stellen die Neigungsrichtungen dar. Zwei konzentrische Kreise stellen durch eine gestrichelte Linie die Neigungswinkel 0°30' bzw. 0°55' vom inneren Kreis ausgehend dar. ◯ stellt die Hillock-Defektdichte dar, die gleich oder weniger als 1/cm2 ist. × stellt die Hillock-Defektdichte dar, die 1/cm2 übersteigt.
  • Wie in Tabellen 1 und 2 und 3 gezeigt, wurde herausgefunden, dass ein Siliziumepitaxialwafer mit einer verringerten Erzeugung des Hillock-Defekts durch das Bilden einer Epitaxieschicht bei der Wachstumstemperatur im Bereich von 1030 Grad Celsius bis weniger als 1100 Grad Celsius auf einem Siliziumwafer, der eine Hauptfläche, zu der eine (100) Fläche geneigt ist, und eine [100] Achse aufweist, die senkrecht zur (100) Fläche liegt und in einem Winkel von 0°30' bis 0°55' in einer [001]-Richtung, [0-10]-Richtung, [0-11]-Richtung und eine vorbestimmte Zusammengesetzte-Winkelrichtung zwischen der [0-11]-Richtung und der [0-10]-Richtung in Bezug auf eine Achse, die senkrecht zur Hauptfläche liegt, geneigt ist, zu erhalten ist.
  • Da die [001]-Richtung, [010]-Richtung, [00-1]-Richtung und [0-10]-Richtung gleich sind und die [011]-Richtung, [01-1]-Richtung, [0-1-1]-Richtung und [0-11]-Richtung untereinander gleichwertig sind, sind die gleichen Ergebnisse in den Beispielen 1 bis 36 sogar dann erzielbar, wenn die [100] Achse in eine beliebige Richtung geneigt ist.
  • Demgemäß sind die gleichen Wirkungen wie jene in den Experimenten 8, 9, 11, 12, 14, 15, 17, 18, 23, 24, 26, 27 und 31 bis 36 durch Bilden der Epitaxieschicht bei der Wachstumstemperatur im Bereich von 1030 Grad Celsius bis weniger als 1100 Grad Celsius auf dem Siliziumwafer erzielbar, der die Hauptfläche, zu der eine (100) Fläche geneigt ist, und die [100] Achse aufweist, die senkrecht zur (100) Fläche ist und in einem Winkel von 0°30' bis 0°55' in jede beliebige Richtung in Bezug auf die Achse, die senkrecht zur Hauptfläche liegt, geneigt ist, genauer gesagt, ist der Siliziumwafer in jedem beliebigen Winkel in jede beliebige Richtung geneigt, die in einer Region A umfasst ist, die zwischen dem Kreis, der 0°30' darstellt, und dem Kreis, der 0°55' darstellt, in 3 definiert ist.
  • Ferner sind die gleichen Wirkungen auch unter Verwendung eines Siliziumwafers erzielbar, der eine geneigte Hauptfläche aufweist, die gleichwertig wie die (100) Fläche ist, in der eine Achse, die äquivalent zur [100] Achse ist, zu einer Achse, die senkrecht zur Hauptfläche in eine Richtung geneigt ist, die gleichwertig wie jede der [00-1]-Richtung, [010]-Richtung, [01-1]-Richtung und einer vorbestimmten Zusammengesetzte-Winkelrichtung zwischen der [0-11]-Richtung und der [0-10]-Richtung ist.
  • Die Experimente 1 bis 6 und 19 bis 21, in denen der spezifische Substratwiderstand gleich oder weniger als 1,0 mΩ•cm ist, entsprechen den Referenzbeispielen der Erfindung. Es wurde festgestellt, dass die Hillock-Defektdichte jedes der Experimente 1 bis 6 und 19 bis 21 sogar bei einem Neigungswinkel von weniger als 0°30' gleich oder weniger als 1/cm2 beträgt, wohingegen die Hillock-Defektdichte 1/cm2 bei einem spezifischen Substratwiderstand von weniger als 1,0 mΩ•cm übersteigt.
  • Obwohl dies in den Tabellen 1 und 2 nicht gezeigt ist, wurden die Proben der Experimente 37 bis 72 erhalten, indem die Prozesse unter den gleichen Bedingungen wie in den Experimenten 1 bis 36 durchgeführt wurden, mit der Ausnahme, dass eine Epitaxieschicht bei der Wachstumstemperatur von 1100 Grad Celsius auf jedem der Siliziumwafer, die unter den gleichen Bedingungen wie in den Experimenten 1 bis 36 hergestellt wurden, gebildet wurde.
  • Jede der Proben der Experimente 37 bis 72 wurde einer Oberflächenprüfung in gleicher Weise unterzogen, wie in den Experimenten 1 bis 36. Es wurde beobachtet, dass alle Proben die Hillock-Defektdichte von gleich oder weniger als 1/cm2 zeigten.
  • Basierend auf dieser Beobachtung wurde festgestellt, dass die Hillock-Defektdichte gleich oder weniger als 1/cm2 bei einer Wachstumstemperatur von 1100 Grad Celsius oder mehr liegt, sogar wenn der spezifische Substratwiderstand weniger als 1,0 mΩ•cm und der Neigungswinkel weniger als 0°30' beträgt. Tabelle 1
    spezifischer Substratwiderstand (mΩ•cm) Neigungsrichtung Neigungswinkel Hillock-Defektdichte (Stück/cm2)
    Experiment 1 1,0 [001] 0° 15' 0,02
    Experiment 2 0° 30' 0,04
    Experiment 3 0° 45' 0,01
    Experiment 19 [0-11] 0° 15' 0,01
    Experiment 20 0° 30' 0,01
    Experiment 21 0° 45' 0,01
    Experiment 4 [0-10] 0° 15' 0,01
    Experiment 5 0° 30' 0,06
    Experiment 6 0° 45' 0,01
    Experiment 7 0,8 [001] 0° 15' 12,80
    Experiment 8 0° 30' 0,04
    Experiment 9 0° 45' 0,05
    Experiment 22 [0-11] 0° 15' 12,33
    Experiment 23 0° 30' 0,04
    Experiment 24 0° 45' 0,04
    Experiment 10 [0-10] 0° 15' 3,37
    Experiment 11 0° 30' 0,01
    Experiment 12 0° 45' 0,02
    Tabelle 2
    spezifischer Substratwiderstand (mQ•cm) Neigungsrichtung Neigungswinkel [0-10] Richtungswinkel [001] Richtungswinkel Hillock-Defektdichte (Stück/cm2)
    Experiment 13 [001] 0° 15' - - 10,89
    Experiment 28 0° 20' - - 18,77
    Experiment 29 0° 25' - - 2,39
    Experiment 14 0° 30' - - 0,06
    Experiment 15 0° 45' - - 0,04
    Experiment 25 [0-11] 0° 15' - - 32,75
    Experiment 26 0° 30' - - 0,06
    Experiment 27 0° 45' - - 0,03
    Experiment 30 eine vorbestimmte Zusammengesetzte-Winkelrichtung zwischen [0-11]-Richtung und [0-10]-Richtung 0° 20' 0° 19' 0° 10' 13,12
    Experiment 31 0° 35' 0° 28' 0° 21' 0,02
    Experiment 32 0° 35' 0° 35' 0° 8' 0,01
    Experiment 33 0° 45' 0° 34' 0° 26' 0,01
    Experiment 34 0° 45' 0° 45' 0° 11' 0,01
    Experiment 35 0° 55' 0° 53' 0° 17' 0,01
    Experiment 36 0° 55' 0° 48' 0° 28' 0,02
    Experiment 16 [0-10] 0° 15' - - 1,87
    Experiment 17 0° 30' - - 0,05
    Experiment 18 0° 45' - - 0,02
  • ERKLÄRUNG DES/DER CODES
  • EP....Epitaxieschicht, EW... Siliziumepitaxialwafer, WF... Siliziumwafer, WF1... Hauptfläche
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 62226891 A [0004]

Claims (3)

  1. Siliziumepitaxialwafer, der Folgendes umfasst: einen Siliziumwafer, der mit einem Phosphor als Dotierstoff dotiert wurde und einen spezifischen elektrischen Widerstand von weniger als 1,0 mΩ•cm aufweist, und eine Epitaxieschicht, die auf dem Siliziumwafer gebildet ist, wobei der Siliziumwafer Folgendes umfasst: eine Hauptfläche, zu der eine (100) Fläche geneigt ist; und eine [100] Achse, die senkrecht zur (100) Fläche ist und in einem Winkel in einem Bereich von 0°30' bis 0°55' in irgendeine Richtung in Bezug auf eine Achse, die senkrecht zur Hauptfläche ist, geneigt ist, wobei der Siliziumepitaxialwafer höchstens 1/cm2 einer Dichte eines auf diesem erzeugten Hillock-Defekts aufweist.
  2. Herstellungsverfahren eines Siliziumepitaxialwafers, wobei der Siliziumepitaxialwafer Folgendes umfasst: einen Siliziumwafer, der mit Phosphor als Dotierstoff dotiert wurde und einen spezifischen elektrischen Widerstand von weniger als 1,0 mΩ•cm aufweist, und eine Epitaxieschicht, die auf dem Siliziumwafer gebildet ist, wobei das Herstellungsverfahren Folgendes umfasst: Anfertigen des Siliziumwafers, der eine Hauptfläche aufweist, zu der eine (100) Fläche geneigt ist, und eine [100] Achse, die senkrecht zur (100) Fläche liegt und in einem Winkel in einem Bereich von 0°30' bis 0°55' in irgendeine Richtung in Bezug auf eine Achse, die senkrecht zur Hauptfläche liegt, geneigt ist, und Bilden der Epitaxieschicht auf dem Siliziumwafer.
  3. Herstellungsverfahren des Siliziumepitaxialwafers nach Anspruch 2, wobei die Epitaxieschicht bei einer Wachstumstemperatur in einem Bereich von 1030 Grad Celsius bis weniger als 1100 Grad Celsius gebildet wird.
DE112017004005.1T 2016-08-10 2017-08-07 Siliziumepitaxialwafer und verfahren zur herstellung von siliziumepitaxialwafern Granted DE112017004005T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-157965 2016-08-10
JP2016157965 2016-08-10
PCT/JP2017/028620 WO2018030352A1 (ja) 2016-08-10 2017-08-07 エピタキシャルシリコンウェーハ、および、エピタキシャルシリコンウェーハの製造方法

Publications (1)

Publication Number Publication Date
DE112017004005T5 true DE112017004005T5 (de) 2019-04-18

Family

ID=61162262

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017004005.1T Granted DE112017004005T5 (de) 2016-08-10 2017-08-07 Siliziumepitaxialwafer und verfahren zur herstellung von siliziumepitaxialwafern

Country Status (6)

Country Link
US (1) US11462409B2 (de)
JP (1) JP6702422B2 (de)
KR (1) KR102181277B1 (de)
CN (1) CN109791878B (de)
DE (1) DE112017004005T5 (de)
WO (1) WO2018030352A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62226891A (ja) 1986-03-28 1987-10-05 Shin Etsu Handotai Co Ltd 半導体装置用基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6846754B2 (en) * 2002-02-22 2005-01-25 Showa Denko Kabushiki Kaisha Boron phosphide-based semiconductor layer and vapor phase growth method thereof
JP4089354B2 (ja) 2002-08-30 2008-05-28 株式会社Ｓｕｍｃｏ エピタキシャルウェーハとその製造方法
GB0407804D0 (en) * 2004-04-06 2004-05-12 Qinetiq Ltd Manufacture of cadmium mercury telluride
JP2007180270A (ja) 2005-12-28 2007-07-12 Sumitomo Chemical Co Ltd 化合物半導体エピタキシャル基板の製造方法
JP2008091887A (ja) * 2006-09-05 2008-04-17 Sumco Corp エピタキシャルシリコンウェーハおよびその製造方法
JP5544986B2 (ja) * 2010-04-01 2014-07-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法、及び貼り合わせｓｏｉウェーハ
JP6009237B2 (ja) * 2012-06-18 2016-10-19 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
JP6111614B2 (ja) * 2012-11-22 2017-04-12 信越半導体株式会社 シリコンウェーハの熱処理方法
CN103903338A (zh) * 2012-12-26 2014-07-02 鸿富锦精密工业(武汉)有限公司 自动售货机
DE112014002133B4 (de) 2013-04-24 2017-06-22 Sumco Techxiv Corporation Herstellungsverfahren für einen Einkristall, Silicium-Einkristall, Verfahren zur Herstellung eines Siliciumwafers, Herstellungsverfahren für einen Silicium-Epitaxialwafer, sowie Silicium-Epitaxialwafer
JP5892232B1 (ja) 2014-12-24 2016-03-23 株式会社Sumco 単結晶の製造方法およびシリコンウェーハの製造方法
WO2018186248A1 (ja) * 2017-04-06 2018-10-11 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62226891A (ja) 1986-03-28 1987-10-05 Shin Etsu Handotai Co Ltd 半導体装置用基板

Also Published As

Publication number Publication date
CN109791878B (zh) 2023-05-09
US11462409B2 (en) 2022-10-04
JP6702422B2 (ja) 2020-06-03
CN109791878A (zh) 2019-05-21
KR102181277B1 (ko) 2020-11-20
WO2018030352A1 (ja) 2018-02-15
US20190181007A1 (en) 2019-06-13
JPWO2018030352A1 (ja) 2019-06-13
KR20190025709A (ko) 2019-03-11

Similar Documents

Publication Publication Date Title
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE102007047231B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE69931221T2 (de) SOI-Substrat und Herstellungsverfahren dafür
DE2823967C2 (de)
EP1160360B1 (de) Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE102013204275B4 (de) Halbleiteranordnung
DE112016004430T5 (de) Verfahren zur Herstellung eines Siliziumkarbid-Epitaxiesubstrats, Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung und Vorrichtung zur Herstellung eines Siliziumkarbid-Epitaxiesubstrats
DE112016004677T5 (de) Siliziumkarbid-Epitaxiesubstrat und Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE112017006615T5 (de) P-LEITENDER EPITAXIALER SiC-WAFER UND VERFAHREN ZU SEINER HERSTELLUNG
DE112014006124T5 (de) Epitaxialwaferherstellungsverfahren und Epitaxialwafer
DE102015200890A1 (de) Epitaktisch beschichtete Halbleiterscheibe und Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe
DE3131991A1 (de) &#34;zenerdiode und verfahren zu ihrer herstellung&#34;
DE112018001919B4 (de) Verfahren zum herstellen eines siliziumepitaxialwafers und siliziumepitaxialwafer
DE112010002747B4 (de) Verfahren zur Herstellung eines Siliziumepitaxialwafers
EP0005744B1 (de) Verfahren zum Aufwachsen von Epitaxieschichten auf selektiv hochdotierten Siliciumsubstraten
DE1947334A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112017004005T5 (de) Siliziumepitaxialwafer und verfahren zur herstellung von siliziumepitaxialwafern
DE102014019415B4 (de) Verfahren zum Ausbilden einer Halbleitervorrichtung
EP0428673B1 (de) Verfahren zur herstellung von dotierten halbleiterschichten
DE112010002935T5 (de) Epitaktischer Siliciumwafer und Verfahren zur Herstellung desselben
DE102021113253A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Epitaxie-Wafers
EP0769816B1 (de) PM-Übergang mit hoher Durchbruchsspannung und Verfahren zur Herstellung
EP0745704A3 (de) Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe
DE112019000505B4 (de) Verfahren zur bewertung einer siliciumschicht und verfahren zur herstellung eines siliciumepitaxiewafers
DE1965408B2 (de) Verfahren zum herstellen eines halbleiterbauelementes

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division