JP6702422B2 - エピタキシャルシリコンウェーハの製造方法 - Google Patents
エピタキシャルシリコンウェーハの製造方法 Download PDFInfo
- Publication number
- JP6702422B2 JP6702422B2 JP2018533461A JP2018533461A JP6702422B2 JP 6702422 B2 JP6702422 B2 JP 6702422B2 JP 2018533461 A JP2018533461 A JP 2018533461A JP 2018533461 A JP2018533461 A JP 2018533461A JP 6702422 B2 JP6702422 B2 JP 6702422B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- epitaxial
- less
- plane
- axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 80
- 229910052710 silicon Inorganic materials 0.000 title claims description 79
- 239000010703 silicon Substances 0.000 title claims description 79
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 230000007547 defect Effects 0.000 claims description 33
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 9
- 239000002019 doping agent Substances 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 235000012431 wafers Nutrition 0.000 description 58
- 239000013078 crystal Substances 0.000 description 16
- 239000000758 substrate Substances 0.000 description 12
- 239000007789 gas Substances 0.000 description 9
- 238000011282 treatment Methods 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 238000007689 inspection Methods 0.000 description 4
- 150000003376 silicon Chemical class 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 2
- 239000005052 trichlorosilane Substances 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02027—Setting crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Mechanical Engineering (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Description
特許文献1には、(100)面に近い主表面を持ち、この主表面が<100>結晶軸に対し、[011]方向または[0−1−1]方向に以下の角度θ、[01−1]方向または[0−11]方向に以下の角度φだけ傾斜したシリコンウェーハに、エピタキシャル膜を設けた構成が開示されている。
5′≦θ≦2°、φ≦10′または、5′≦φ≦2°、θ≦10′
このヒロック欠陥は、リン(P)をドーパントとした低抵抗率のシリコンウェーハ上のエピタキシャル膜において検出される積層欠陥(スタッキングフォルト、以下、SFという)とは異なった性状であり、基板の微小の傾角度に依存することを突き止め本発明を完成するに至った。
本発明によれば、1030℃以上1100℃未満の成長温度でエピタキシャル膜を形成することで、ヒロック欠陥に加えてSFの発生が抑制されたエピタキシャルシリコンウェーハを得られる。
以下、本発明の一実施形態について図面を参照して説明する。
〔エピタキシャルシリコンウェーハの構成〕
図1Aに示すように、エピタキシャルシリコンウェーハEWは、シリコンウェーハWFと、このシリコンウェーハWFに設けられたエピタキシャル膜EPとを備えている。
シリコンウェーハWFは、直径が199.8mm以上200.2mm以下であり、電気抵抗率が1.0mΩ・cm未満になるように赤リンを含んでいる。シリコンウェーハWFは、(100)面が傾斜した面を主表面WF1としており、(100)面に垂直な[100]軸が主表面WF1に直交する軸に対して、図1Bに示すような[001]方向、[00−1]方向、[010]方向および[0−10]方向を含む任意の方向に0°30′以上0°55′以下だけ傾斜している。
ヒロック欠陥とは、例えば表面検査装置(レーザーテック社製Magics)で測定可能な欠陥であり、図2の写真に示すように、サイズが3μm以上10μm以下の略円形、かつ、エピタキシャル膜の表面からわずかに突出した凸形状の欠陥である。ヒロック欠陥は、酸素と赤リンのクラスターに起因する微小ピットにより発生するエピタキシャル膜上のSFや、基板のCOP(Crystal Originated Particle)を起因としたエピタキシャル膜上の欠陥とは異なった形状を有する。
一般的に、エピタキシャル膜の成長は、エピタキシャル成長中に供給されたシリコン原子が、Terraceに吸着し、エネルギー的に安定なStepに移動する。そこからさらに、シリコン原子がエネルギー的に安定なKinkへ移動することで、Stepが前進しエピタキシャル成長が行われる。
そこで、[100]軸の傾斜角度が0°30′未満と小さい場合は、Terrace幅が広いため、供給されたシリコン原子はStepおよびKinkに到達できず、Terrace面に形成された酸素とリンのクラスター(微小析出物)に起因した微小ピットにトラップされ,そのシリコン原子を成長核とした異常生成によりヒロック欠陥が発生すると考えられる。
一方、[100]軸の傾斜角度が0°30′以上と大きい場合は、Terrace幅は狭いため、供給されたシリコン原子は容易にStepおよびKinkに到達できるようになりヒロック欠陥は減少する。
次に、上記エピタキシャルシリコンウェーハEWの製造方法について説明する。
まず、上述の構成を有するシリコンウェーハWFを準備する。シリコンウェーハWFを得る方法としては、電気抵抗率が0.5mΩ・cm以上1.0mΩ・cm未満になるように赤リンを含み、かつ、中心軸が(100)面に垂直な[001]軸と一致するシリコン単結晶を製造し、このシリコン単結晶をその中心軸に対する直交面ではなく、この直交面に対する傾斜面でスライスしてもよい。また、中心軸が(100)面に垂直な[100]軸に対して任意の方向に0°30′以上0°55′以下だけ傾斜したシリコン単結晶を製造し、このシリコン単結晶をその中心軸に対する直交面でスライスしてもよい。
なお、上記シリコン単結晶の製造条件としては、以下のものが例示できる。
赤リン濃度:7.38×1019atoms/cm3以上1.64×1020atoms/cm3以下
酸素濃度:2×1017atoms/cm3以上20×1017atoms/cm3以下
そして、この得られたシリコンウェーハWFに対し、必要に応じて、ラッピング、化学エッチング、鏡面研磨、その他の処理を行う。
このエピタキシャル膜EPを形成する方法は、特に限定されるものでなく、半導体デバイスの製造用基板として要求されるエピタキシャル膜EPを気相成長できるよう、公知のいずれの気相成膜方法並びに気相成長装置を用いることができ、選択した方法や装置などに応じてソースガスや成膜条件を適宜選定するとよい。
なお、エピタキシャル膜EPの形成条件としては、以下のものが例示できる。
ドーパントガス:フォスフィン(PH3)ガス
原料ソースガス:トリクロロシラン(SiHCl3)ガス
キャリアガス:水素ガス
成長温度:1030℃以上1100℃未満
エピタキシャル膜の厚さ:0.1μm以上10μm以下
エピタキシャル膜の電気抵抗率:0.01Ω・cm以上10Ω・cm以下
また、シリコンウェーハの直径が200mm以上の場合は、エピタキシャル成長炉は枚葉炉でランプ加熱が好ましい。これにより熱ストレスにより同時に発生するミスフィット転位も低減させることができる。
〔実験例1〕
まず、表1に示すように、電気抵抗率(基板抵抗率)が1.0mΩ・cmであり、かつ、(100)面が傾斜した面を主表面とし、(100)面に垂直な[100]軸が主表面に直交する軸に対して[001]方向に0°15′だけ傾斜したシリコンウェーハを準備した。シリコンウェーハの直径は、200mmである。
上記シリコンウェーハを得る際、以下の製造条件で中心軸が[100]軸と一致するシリコン単結晶を製造し、このシリコン単結晶をその中心軸に対する直交面ではなく、この直交面に対する傾斜面でスライスした。
赤リン濃度:7.38×1019atoms/cm3
酸素濃度:7.4×1017atoms/cm3
ドーパントガス:フォスフィン(PH3)ガス
原料ソースガス:トリクロロシラン(SiHCl3)ガス
キャリアガス:水素ガス
成長温度:1040℃(1030℃以上1050℃以下)
エピタキシャル膜の厚さ:5μm
エピタキシャル膜の電気抵抗率:0.2Ω・cm
シリコン単結晶の切断条件を変更して、表1に示すように、(100)面に垂直な[100]軸が主表面に直交する軸に対して実験例1とそれぞれ同じ方向に0°30′,0°45′だけ傾斜したシリコンウェーハを準備したこと以外は、実験例1と同じ条件で各処理を行い実験例2,3のサンプルを得た。
シリコン単結晶の切断条件を変更して、(100)面に垂直な[100]軸が主表面に直交する軸に対して[0−10]方向に、実験例1,2,3とそれぞれ同じ角度だけ傾斜したシリコンウェーハを準備したこと以外は、実験例1,2,3と同じ条件で各処理を行い実験例4,5,6のサンプルを得た。
シリコン単結晶の赤リン濃度を調整して、表1〜2に示すように、基板抵抗率を0.8mΩ・cm、0.6mΩ・cmとしたこと以外は、実験例1〜6と同じ条件で各処理を行い、実験例7〜18のサンプルを得た。
シリコン単結晶の切断条件を変更して、表1〜2に示すように、(100)面に垂直な[100]軸が主表面に直交する軸に対して[0−11]方向に、実験例1〜3,7〜9,13〜15とそれぞれ同じ角度だけ傾斜したシリコンウェーハを準備したこと以外は、実験例1〜3,7〜9,13〜15と同じ条件で各処理を行い実験例19〜21,22〜24,25〜27のサンプルを得た。
シリコン単結晶の切断条件を変更して、表2に示すように、(100)面に垂直な[100]軸が主表面に直交する軸に対して実験例13とそれぞれ同じ方向に0°20′,0°25′だけ傾斜したシリコンウェーハを準備したこと以外は、実験例13と同じ条件で各処理を行い実験例28,29のサンプルを得た。
シリコン単結晶の切断条件を変更して、表2に示すように、(100)面に垂直な[100]軸が主表面に直交する軸に対して[0−11]方向と[0−10]方向の間の所定の合成角方向に、0°20′,0°35′,0°45′,0°55′だけ傾斜したシリコンウェーハを準備したこと以外は、実験例25と同じ条件で各処理を行い実験例30〜36のサンプルを得た。なお、「[0−11]方向と[0−10]方向の間の所定の合成角」とは、表2に示す[0−10]方向の角度と[001]方向の角度との合成角度である。
表面検査装置(レーザーテック社製Magics)を用いて、実験例1〜36の各サンプル1枚ずつにおける表面検査を行い、ヒロック欠陥密度を評価した。その結果を表1〜2に示す。
表1〜2に示すように、実験例7,10,13,16,22,25,28〜30ではヒロック欠陥密度が1個/cm2を超え、それ以外の実験例では、ヒロック欠陥密度が1個/cm2以下であった。
これは、酸素と赤リンのクラスターに起因する微小ピットにより発生するエピタキシャル膜上のSFとは異なった挙動と考えられ、詳細な発生機構は解明されていないが結晶の微小面方位に強く依存する挙動である。
図3において、[100]は[100]軸を表し、[001]、[011]、[010]、[01−1]、[00−1]、[0−1−1]、[0−10]、[0−11]は傾斜方向を表す。また、破線で示す2個の同心円は傾斜角度を表し、内側から順に0°30′、0°55′を表す。さらに、ヒロック欠陥密度が1個/cm2以下の場合を「●」で示し、1個/cm2を超える場合を「×」で示す。
表1〜2および図3に示すように、(100)面が傾斜した面を主表面とし、(100)面に垂直な[100]軸が主表面に直交する軸に対して[001]方向、[0−10]方向、[0−11]方向、[0−11]方向と[0−10]方向の間の所定の合成角方向に0°30′以上0°55′以下だけ傾斜したシリコンウェーハに対して、1030℃以上1100℃未満の成長温度でエピタキシャル膜を形成することで、ヒロック欠陥の発生が抑制されたエピタキシャルシリコンウェーハを得られることが確認できた。
このことから、(100)面が傾斜した面を主表面とし、(100)面に垂直な[100]軸が主表面に直交する軸に対して任意の方向に0°30′以上0°55′以下だけ傾斜したシリコンウェーハに対して、つまり、図3における0°30′を表す円と0°55′を表す円との間の領域Aに含まれる任意の方向に、任意の角度だけ傾斜したシリコンウェーハに対して、1030℃以上1100℃未満の成長温度でエピタキシャル膜を形成することで、実験例8,9,11,12,14,15,17,18,23,24,26,27,31〜36と同様の効果を得られる。
そして、実験例37〜72のサンプル各1枚に対して、実験例1〜36と同様の表面検査を行ったところ、全てのサンプルにおいてヒロック欠陥密度が1個/cm2以下であった。
このことから、基板抵抗率が1.0mΩ・cm未満、かつ、傾斜角度が0°30′未満の場合であっても、成長温度が1100℃以上のときにはヒロック欠陥密度が1個/cm2以下になることが確認できた。
Claims (2)
- (100)面が傾斜した面を主表面とし、リンをドーパントとしたシリコンウェーハに、エピタキシャル膜が設けられたエピタキシャルシリコンウェーハの製造方法であって、
予め前記シリコンウェーハの電気抵抗率ごとに評価した、前記(100)面に垂直な[100]軸の前記主表面に直交する軸に対する傾斜角度と、前記エピタキシャルシリコンウェーハのヒロック欠陥密度との関係に基づいて、
前記ヒロック欠陥密度が1個/cm 2 以下となるように、前記電気抵抗率が1.0mΩ・cm未満であって、前記傾斜角度が0°30′以上0°55′以下である前記シリコンウェーハを準備する工程と、
前記シリコンウェーハに前記エピタキシャル膜を形成する工程とを備えていることを特徴とするエピタキシャルシリコンウェーハの製造方法。 - 請求項1に記載のエピタキシャルシリコンウェーハの製造方法において、
前記エピタキシャル膜の成長温度は、1030℃以上1100℃未満であることを特徴とするエピタキシャルシリコンウェーハの製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016157965 | 2016-08-10 | ||
JP2016157965 | 2016-08-10 | ||
PCT/JP2017/028620 WO2018030352A1 (ja) | 2016-08-10 | 2017-08-07 | エピタキシャルシリコンウェーハ、および、エピタキシャルシリコンウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018030352A1 JPWO2018030352A1 (ja) | 2019-06-13 |
JP6702422B2 true JP6702422B2 (ja) | 2020-06-03 |
Family
ID=61162262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018533461A Active JP6702422B2 (ja) | 2016-08-10 | 2017-08-07 | エピタキシャルシリコンウェーハの製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11462409B2 (ja) |
JP (1) | JP6702422B2 (ja) |
KR (1) | KR102181277B1 (ja) |
CN (1) | CN109791878B (ja) |
DE (1) | DE112017004005T5 (ja) |
WO (1) | WO2018030352A1 (ja) |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62226891A (ja) | 1986-03-28 | 1987-10-05 | Shin Etsu Handotai Co Ltd | 半導体装置用基板 |
US6846754B2 (en) * | 2002-02-22 | 2005-01-25 | Showa Denko Kabushiki Kaisha | Boron phosphide-based semiconductor layer and vapor phase growth method thereof |
JP4089354B2 (ja) | 2002-08-30 | 2008-05-28 | 株式会社Sumco | エピタキシャルウェーハとその製造方法 |
GB0407804D0 (en) * | 2004-04-06 | 2004-05-12 | Qinetiq Ltd | Manufacture of cadmium mercury telluride |
JP2007180270A (ja) | 2005-12-28 | 2007-07-12 | Sumitomo Chemical Co Ltd | 化合物半導体エピタキシャル基板の製造方法 |
JP2008091887A (ja) * | 2006-09-05 | 2008-04-17 | Sumco Corp | エピタキシャルシリコンウェーハおよびその製造方法 |
JP5544986B2 (ja) * | 2010-04-01 | 2014-07-09 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法、及び貼り合わせsoiウェーハ |
JP6009237B2 (ja) * | 2012-06-18 | 2016-10-19 | Sumco Techxiv株式会社 | エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ |
JP6111614B2 (ja) * | 2012-11-22 | 2017-04-12 | 信越半導体株式会社 | シリコンウェーハの熱処理方法 |
CN103903338A (zh) * | 2012-12-26 | 2014-07-02 | 鸿富锦精密工业(武汉)有限公司 | 自动售货机 |
DE112014002133B4 (de) | 2013-04-24 | 2017-06-22 | Sumco Techxiv Corporation | Herstellungsverfahren für einen Einkristall, Silicium-Einkristall, Verfahren zur Herstellung eines Siliciumwafers, Herstellungsverfahren für einen Silicium-Epitaxialwafer, sowie Silicium-Epitaxialwafer |
JP5892232B1 (ja) | 2014-12-24 | 2016-03-23 | 株式会社Sumco | 単結晶の製造方法およびシリコンウェーハの製造方法 |
WO2018186248A1 (ja) * | 2017-04-06 | 2018-10-11 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ |
-
2017
- 2017-08-07 KR KR1020197003455A patent/KR102181277B1/ko active IP Right Grant
- 2017-08-07 US US16/323,438 patent/US11462409B2/en active Active
- 2017-08-07 CN CN201780048456.7A patent/CN109791878B/zh active Active
- 2017-08-07 DE DE112017004005.1T patent/DE112017004005T5/de active Granted
- 2017-08-07 WO PCT/JP2017/028620 patent/WO2018030352A1/ja active Application Filing
- 2017-08-07 JP JP2018533461A patent/JP6702422B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
CN109791878B (zh) | 2023-05-09 |
US11462409B2 (en) | 2022-10-04 |
CN109791878A (zh) | 2019-05-21 |
KR102181277B1 (ko) | 2020-11-20 |
WO2018030352A1 (ja) | 2018-02-15 |
US20190181007A1 (en) | 2019-06-13 |
DE112017004005T5 (de) | 2019-04-18 |
JPWO2018030352A1 (ja) | 2019-06-13 |
KR20190025709A (ko) | 2019-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5544986B2 (ja) | 貼り合わせsoiウェーハの製造方法、及び貼り合わせsoiウェーハ | |
WO2015034075A1 (ja) | シリコンウェーハおよびその製造方法 | |
JP5131675B2 (ja) | 炭化ケイ素基板の製造方法 | |
JP6448805B2 (ja) | エピタキシャルにコーティングされた半導体ウェハとエピタキシャルにコーティングされた半導体ウェハの製造方法 | |
KR20160089461A (ko) | 에피택셜 웨이퍼의 제조방법 및 에피택셜 웨이퍼 | |
JP6442818B2 (ja) | シリコンウェーハおよびその製造方法 | |
US10867791B2 (en) | Method for manufacturing epitaxial silicon wafer and epitaxial silicon wafer | |
JP6702422B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
JP5625239B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP5359991B2 (ja) | シリコンエピタキシャルウェーハ及びその製造方法 | |
JP6442817B2 (ja) | エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ | |
CN111051581B (zh) | 碳化硅外延晶片 | |
JP6598140B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP2015032742A (ja) | 貼り合わせウェーハの製造方法および貼り合わせウェーハ | |
CN109075039B (zh) | 外延晶片的制造方法 | |
JP2018164006A (ja) | 貼り合わせウェーハの製造方法及び貼り合わせウェーハ | |
JP2017226573A (ja) | 積層基板の製造方法および積層基板 | |
WO2020136973A1 (ja) | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ | |
CN113302718A (zh) | 硅外延晶片的制造方法和硅外延晶片 | |
JP2012064802A (ja) | 貼り合わせウェーハの製造方法 | |
WO2010098012A1 (ja) | シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200420 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6702422 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |