DE112018001919B4 - Verfahren zum herstellen eines siliziumepitaxialwafers und siliziumepitaxialwafer - Google Patents

Verfahren zum herstellen eines siliziumepitaxialwafers und siliziumepitaxialwafer Download PDF

Info

Publication number
DE112018001919B4
DE112018001919B4 DE112018001919.5T DE112018001919T DE112018001919B4 DE 112018001919 B4 DE112018001919 B4 DE 112018001919B4 DE 112018001919 T DE112018001919 T DE 112018001919T DE 112018001919 B4 DE112018001919 B4 DE 112018001919B4
Authority
DE
Germany
Prior art keywords
silicon
silicon wafer
wafer
degrees
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112018001919.5T
Other languages
English (en)
Other versions
DE112018001919T5 (de
Inventor
Naoya NONAKA
Tadashi Kawashima
Kenichi Mizogami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of DE112018001919T5 publication Critical patent/DE112018001919T5/de
Application granted granted Critical
Publication of DE112018001919B4 publication Critical patent/DE112018001919B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B30/00—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions
    • C30B30/02—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions using electric fields, e.g. electrolysis
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B30/00—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions
    • C30B30/08—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions in conditions of zero-gravity or low gravity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Herstellungsverfahren eines Siliziumepitaxialwafers, der Siliziumepitaxialwafer umfassend: einen Siliziumwafer dotiert mit Phosphor als einen Dotierstoff und aufweisend einen spezifischen Widerstand von weniger als 1,0 mΩ·cm; und eine auf dem Siliziumwafer gebildete Epitaxieschicht, wobei das Herstellungsverfahren umfasst:Herstellen des Siliziumwafers umfassend eine Hauptfläche, zu welcher eine Ebene (100) geneigt ist, und eine Achse [100], die lotrecht zur Ebene (100) angeordnet und in einem Winkel im Bereich von 0°5' bis 0°25' in Bezug auf eine Achse orthogonal zur Hauptfläche geneigt ist;Tempern des Siliziumwafers bei einer Temperatur von 1200 Grad C bis 1220 Grad C für 30 Minuten oder mehr unter Argon-Gasatmosphäre;Vorbrennen zum Ätzen einer Fläche des Siliziumwafers nach dem Tempern unter einer Gasatmosphäre, die Wasserstoff und Chlorwasserstoff enthält, bei einer Erhitzungstemperatur in einem Bereich von 1050 Grad C bis 1250 Grad C und einer Erhitzungszeit in einem Bereich von 30s bis 300s; undAufwachsen der Epitaxieschicht bei einer Wachstumstemperatur im Bereich von 1100 Grad C bis 1165 Grad C auf der Fläche des Siliziumwafers nach dem Vorbrennen.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren eines Siliziumepitaxialwafers und einen Siliziumepitaxialwafer.
  • STAND DER TECHNIK
  • Für einen Siliziumepitaxialwafer, der für einen MOS-Leistungstransistor verwendet wird, ist zum Beispiel ein sehr niedriger spezifischer Widerstand des Substrats erforderlich. Um einen ausreichend niedrigen spezifischen Widerstand des Substrats eines Siliziumwafers zu erlangen, wenn ein Einkristall-Ingot (ein Material eines Siliziumwafers) hochgezogen wird (d.h. während des Wachstums von Siliziumkristallen), wird eine Siliziumschmelze zum Einstellen eines spezifischen Widerstands mit einer hohen Konzentration eines Dotierstoffs vom Typ n (Phosphor (P)) dotiert. Ein solcher Siliziumwafer aufweisend einen sehr niedrigen spezifischen Widerstand des Substrats ist bereits verwendet worden (siehe zum Beispiel JP 2014-11293 A ).
  • Die JP 2014-11293 A offenbart, dass, wenn eine Epitaxieschicht auf einem Siliziumwafer, dem während des Wachstums des einkristallinen Siliziums Phosphor hinzugefügt worden ist, aufgewachsen wird, damit er einen spezifischen Widerstand von 0,9 mΩ·cm oder weniger aufweist, eine Menge von Stapelfehlern (hierin in Folge mit SF abgekürzt) auf der Epitaxieschicht entstehen und in Form von Stufen auf einer Fläche des Siliziumwafers erscheint, wodurch der Lichtpunkt-Fehler (LPD) auf der Fläche des Siliziumwafers erheblich verschlechtert wird.
  • Um derartige Nachteile auszumerzen, offenbart die JP 2014-11293 A , dass der Siliziumwafer vor dem Aufwachsen einer Epitaxieschicht darauf unter einer Argon-Gasatmosphäre getempert wird, und in der Folge die Epitaxieschicht auf dem Siliziumwafer aufgewachsen wird.
  • Die DE 11 2016 001 962 T5 offenbart ein Verfahren zur Abscheidung von epitaktischen Schichten auf Silizium-Substraten, wobei die Substrate einen spezifischen Widerstand von weniger als 1 mΩ cm aufweisen.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • DURCH DIE ERFINDUNG ZU LÖSENDE/S PROBLEM/E
  • Wird der Siliziumepitaxialwafer, der im Einklang mit dem in der JP 2014 - 11293 A offenbarten Verfahren hergestellt worden ist, jedoch für ein Halbleiterbauelement verwendet, sind die elektrischen Eigenschaften des Halbleiterbauelements manchmal unzureichend.
  • Eine Aufgabe der Erfindung ist es, ein Herstellungsverfahren eines Siliziumepitaxialwafers bereitzustellen, mit welchem ein Halbleiterbauelement aufweisend ausreichende elektrische Eigenschaften hergestellt werden kann, und der Siliziumepitaxialwafer.
  • MITTEL ZUM LÖSEN DES PROBLEMS/DER PROBLEME
  • Als ein Ergebnis einer entsprechenden Studie sind die Erfinder zu folgenden Erkenntnissen gelangt.
  • Eine Epitaxieschicht des Siliziumepitaxialwafers hergestellt im Einklang mit dem Verfahren der JP 2014-11293 A , bei welchem eine Oberflächenprüfvorrichtung keine SF feststellte, wurde einer selektiven Ätzung mit einer M-Dash-Flüssigkeit ((Fluorwasserstoffsäure (50 Gew.-%) : Salpetersäure (70 Gew.-%) : Essigsäure (100 Gew.-%) : H2O = 1 : 3 : 8 bis 12 : 0 : 17) + eine wässrige Silbernitratlösung (0,005 bis 0,05 g/l)) (siehe SEMI MF1809-0704) unterzogen. Wurde eine Fläche der Epitaxieschicht, nachdem sie der selektiven Ätzung unterzogen worden war, unter Verwendung eines Transmissionselektronenmikroskops (TEM) betrachtet, waren Verlagerungsfehler DF (später beschriebene Verlagerungslinien) vorhanden, wie in 1A gezeigt. Wenn ferner ein vertikaler Querschnitt der Epitaxieschicht entlang einer Linie A-A in 1A mit dem TEM betrachtet wurde, erstreckte sich der Verlagerungsfehler DF diagonal zur Fläche der Epitaxieschicht EP, wie in 1B gezeigt.
  • Der Verlagerungsfehler DF, der in einer Draufsicht eine Größe von ungefähr 1 µm bis 2 µm aufwies, wies eine Hauptfläche auf, zu welcher eine Ebene (100) geneigt war, und wies die Form einer Verlagerungslinie aufweisend eine Kristallausrichtung in einer beliebigen der Richtungen [011], [0-1-1], [0-11] und [01-1] auf.
  • Da der oben beschriebene Verlagerungsfehler DF vor dem selektiven Ätzen nicht entdeckt werden kann, geht man davon aus, dass auf der Epitaxieschicht, welcher der selektiven Ätzung nicht unterzogen worden ist, der Verlagerungsfehler DF in einer Form einer Verlagerungslinie aufweisend eine bestimmte Kristallausrichtung und ein Ende nahe der Fläche der Epitaxieschicht EP, die innerhalb der Epitaxieschicht EP angeordnet ist, vorhanden ist (d.h. die gesamte Verlagerungslinie ist innerhalb der Epitaxieschicht angeordnet).
  • Des Weiteren ist anzunehmen, dass die Verlagerungslinie durch Mikroporen des Siliziumwafers verursacht durch Sauerstoff- und Phosphoransammlungen auf dieselbe Weise wie der SF entsteht.
  • Basierend auf den obigen Ergebnissen gingen die Erfinder davon aus, dass das Nichterscheinen der Verlagerungslinie auf der Fläche der Epitaxieschicht EP die elektrischen Eigenschaften eines Halbleiterbauelements verschlechtern würde, und fanden heraus, dass die Bildung einer Epitaxieschicht auf einem Siliziumwafer aufweisend eine vorher festgelegte Ebenenausrichtung die Entstehung der Verlagerungslinie aufweisend eine Ebenenausrichtung reduzierte, wodurch sie zur Erfindung gelangten.
  • Im Einklang mit einem Aspekt der Erfindung umfasst ein Herstellungsverfahren eines Siliziumepitaxialwafers, in welchem der Siliziumepitaxialwafer einen Siliziumwafer dotiert mit Phosphor als einen Dotierstoff und aufweisend einen spezifischen Widerstand von weniger als 1,0 mΩ·cm und eine auf dem Siliziumwafer gebildete Epitaxieschicht aufweist: das Herstellen des Siliziumwafers umfassend eine Hauptfläche, zu welcher eine Ebene (100) geneigt ist, und eine Achse [100], die lotrecht zur Ebene (100) angeordnet und in einem Winkel im Bereich von 0°5' bis 0°25' in Bezug auf eine Achse orthogonal zur Hauptfläche geneigt ist; Tempern des Siliziumwafers bei einer Temperatur von 1200 Grad C bis 1220 Grad C für 30 Minuten oder mehr unter einer Argon-Gasatmosphäre; Vorbrennen zum Ätzen einer Fläche des Siliziumwafers nach dem Tempern unter einer Gasatmosphäre, die Wasserstoff und Chlorwasserstoff enthält, bei einer Erhitzungstemperatur in einem Bereich von 1050 Grad C bis 1250 Grad C und einer Erhitzungszeit in einem Bereich von 30s bis 300s; und Aufwachsen der Epitaxieschicht bei einer Wachstumstemperatur im Bereich von 1100 Grad C bis 1165 Grad C auf der Fläche des Siliziumwafers nach dem Vorbrennen.
  • Gemäß dem obigen Aspekt der Erfindung wird der Siliziumwafer, in welchem eine Entstehung der Verlagerungslinie unwahrscheinlich ist, durch Verringern eines Neigungswinkels einer Kristallachse des Siliziumwafers hergestellt, um die Anzahl von Stufen auf einer Verlagerungsfläche (d.h. einer Gleitebene (111)), die auf der Ebene (100) erscheint, zu verringern. Der Siliziumwafer wird unter einer Argon-Gasatmosphäre erhitzt, wobei durch Ansammlungen von Sauerstoff und Phosphor verursachte Mikroporen in der Lösung aufgelöst werden. Nach dem Tempern des Siliziumwafers unter der Argon-Gasatmosphäre wird die Fläche des Siliziumwafers geätzt (vorgebrannt), wodurch Mikroporen entfernt werden, um das Entstehen der Verlagerungslinie aus den Mikroporen während des Aufwachsens der Epitaxieschicht zu verringern. Wenn die Epitaxieschicht bei einer niedrigen Temperatur auf dem Siliziumwafer aufweisend einen kleinen Neigungswinkel der Kristallachse aufgewachsen wird, werden wahrscheinlich Ätzhügelfehler entstehen. Um die Entstehung der Ätzhügelfehler zu reduzieren, wird die Epitaxieschicht vorzugsweise bei einer hohen Temperatur aufgewachsen.
  • Dementsprechend kann der Siliziumepitaxialwafer, der die Verlagerungslinie mit einer Dichte von 10 Stück pro Quadratzentimeter oder weniger zum Nachweis der reduzierten Entstehung der Verlagerungslinie aufweist, erlangt werden. Somit ist der hergestellte Siliziumepitaxialwafer zum Herstellen eines Halbleiterbauelements aufweisend ausreichende elektrische Eigenschaften verwendbar.
  • Im Herstellungsverfahren des Siliziumepitaxialwafers im Einklang mit dem obigen Aspekt der Erfindung wird die Fläche des Siliziumwafers vorzugsweise bei einem Abtragsmaß im Bereich von 150 nm bis 600 nm beim Vorbrennen geätzt.
  • Mit dieser Anordnung können durch Ansammlungen verursachte Mikroporen, die nicht durch Erhitzen unter Argon-Gasatmosphäre in der Lösung aufgelöst werden können, durch das Ätzen (Vorbrennen) entfernt werden, sodass die Entstehung der Verlagerungslinie reduziert werden kann.
  • Im Einklang mit einem anderen Aspekt der Erfindung umfasst ein Siliziumepitaxialwafer einen Siliziumwafer dotiert mit Phosphor als einen Dotierstoff und aufweisend einen spezifischen Widerstand von weniger als 1,0 mΩ·cm; und eine auf dem Siliziumwafer gebildete Epitaxieschicht, wobei der Siliziumwafer eine Hauptfläche aufweist, zu der eine Ebene (100) geneigt ist, und eine Achse [100], die lotrecht zur Ebene (100) angeordnet und um einem Winkel im Bereich von 0°5' bis 0°25' in Bezug auf eine Achse orthogonal zur Hauptfläche geneigt ist, wobei eine Dichte der Verlagerungslinie aufweisend eine Kristallausrichtung und zur Gänze innerhalb der Epitaxieschicht angeordnet gleich oder geringer als 10 Stück pro Quadratzentimeter ist.
  • Die obigen Aspekte der Erfindung werden vorzugsweise auf einen Siliziumwafer, der mit Phosphor als einem Dotierstoff dotiert ist und einen spezifischen Widerstand von weniger als 0,9 mΩ·cm, und vorzugsweise weniger als 0,8 mΩ·cm, aufweist, angewendet.
  • Figurenliste
    • 1A ist eine Fotografie einer Verlagerungslinie in einer Draufsicht.
    • 1B ist eine Fotografie der Verlagerungslinie in einer vertikalen Querschnittsansicht entlang einer Linie A-A in 1A.
    • 2A ist eine Querschnittsansicht, welche einen Siliziumepitaxialwafer im Einklang mit einer beispielhaften Ausführungsform der Erfindung zeigt.
    • 2B ist eine Darstellung der Neigungsrichtungen einer Achse [100] eines Siliziumwafers.
    • 3 ist ein Flussdiagramm, welches ein Herstellungsverfahren des Siliziumepitaxialwafers im Einklang mit der beispielhaften Ausführungsform zeigt.
    • 4 stellt eine Beziehung zwischen einer Verweilzeit bei einer Temperatur im Bereich von 570 Grad C ± 70 Grad C und einem spezifischen Widerstand bei einer Kristallisationsrate von einkristallinem Silizium, und eine Position eines Teils des einkristallinen Siliziums, aus welchem ein Siliziumwafer erlangt wird, in einem Vergleich 1 beziehungsweise Beispiel 1 von Beispielen der Erfindung dar.
    • 5 stellt eine Beziehung zwischen einer Verweilzeit bei der Temperatur im Bereich von 570 Grad C ± 70 Grad C und einem spezifischen Widerstand bei einer Kristallisationsrate von einkristallinem Silizium, und eine Position eines Teils des einkristallinen Siliziums, aus welchem ein Siliziumwafer erlangt wird, in einem Vergleich 2 beziehungsweise Beispiel 2 der Beispiele dar.
    • 6 stellt eine Beziehung zwischen einer Verweilzeit bei der Temperatur im Bereich von 570 Grad C ± 70 Grad C und einem spezifischen Widerstand bei einer Kristallisationsrate von einkristallinem Silizium, und eine Position eines Teils des einkristallinen Siliziums, aus welchem ein Siliziumwafer erlangt wird, in einem Vergleich 3 beziehungsweise Beispiel 3 der Beispiele dar.
    • 7 ist eine Grafik, die einen Abstand vom Mittelpunkt des Siliziumepitaxialwafers und eine Dichte von Fehlern innerhalb der Epitaxieschicht in den Beispielen zeigt.
  • BESCHREIBUNG VON (EINER) AUSFÜHRUNGSFORM(EN)
  • Beispielhafte Ausführungsform(en)
  • Eine beispielhafte Ausführungsform der Erfindung wird in der Folge unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
  • Aufbau des Siliziumepitaxialwafers
  • Wie in 2A gezeigt, umfasst ein Siliziumepitaxialwafer EW einen Siliziumwafer WF und eine Epitaxieschicht EP gebildet auf dem Siliziumwafer WF.
  • Der Siliziumwafer WF weist einen Durchmesser im Bereich von 199,8 mm bis 200,2 mm auf und enthält Phosphor, um einen spezifischen elektrischen Widerstand von weniger als 1,0 mΩ·cm aufzuweisen. Der Siliziumwafer WF weist eine Hauptfläche WF1 auf, zu welcher eine Ebene (100) geneigt ist, und eine Achse [100] lotrecht zur Ebene (100) ist zu einer Achse orthogonal zur Hauptfläche WF1 in einer der Richtungen [001], [00-1], [010] und [0-10] oder in einem Winkel im Bereich von 0°5' bis 0°25' in irgendeiner Richtung zwischen der Richtung [001], der Richtung [00-1], der Richtung [010] und der Richtung [0-10] geneigt, wie in 2B gezeigt.
  • Im Siliziumepitaxialwafer EW mit dem obigen Aufbau ist eine Dichte der Verlagerungslinie aufweisend die Kristallausrichtung und zur Gänze innerhalb der Epitaxieschicht EP angeordnet gleich oder geringer als 10 Stück pro Quadratzentimeter, was die verringerte Entstehung der Verlagerungslinie zeigt. Des Weiteren ist eine Dichte des SF beobachtet auf einer Fläche des Siliziumepitaxialwafers EW gleich oder geringer als 1 Stück pro Quadratzentimeter.
  • Herstellungsverfahren des Siliziumepitaxialwafers
  • Als nächstes ist ein Herstellungsverfahren des Siliziumepitaxialwafers EW beschrieben.
  • Das Herstellungsverfahren des Siliziumepitaxialwafers EW umfasst einen Waferherstellungsschritt S1, einen Argon-Temperschritt S2, einen Vorbrennschritt S3 und einen Epitaxiewachstumsschritt S4, wie in 3 gezeigt.
  • Im Waferherstellungsschritt S1 wird der Siliziumwafer WF aufweisend die obige Anordnung hergestellt. Um den Siliziumwafer WF zu erlangen, wird einkristallines Silizium, das Phosphor enthält, damit der spezifische elektrische Widerstand gleich oder größer als 0,5 mΩ·cm und kleiner als 1,0 mΩ·cm ist, und aufweisend eine Mittelachse koaxial zu einer Achse [001] lotrecht zur Ebene (100) hergestellt. Anstatt entlang einer Ebene lotrecht zur Mittelachse kann das einkristalline Silizium entlang einer Ebene, die zur lotrechten Ebene geneigt angeordnet ist, geschnitten werden. Alternativ dazu kann einkristallines Silizium, dessen Mittelachse in einem Winkel im Bereich von 0°5' bis 0°25' in Bezug auf die Achse [100] lotrecht zur Ebene (100) geneigt ist, hergestellt und entlang der Ebene lotrecht zur Mittelachse geschnitten werden.
  • Beispielhafte Herstellungsbedingungen des einkristallinen Siliziums sind gezeigt wie folgt.
    Phosphorkonzentration: von 7,38×1019 Atomen/cm3 bis 1,64×1020 Atomen/cm3
    Sauerstoffkonzentration: von 2×1017 Atomen/cm3 bis 20×1017 Atomen/cm3 (ASTM F121-1979)
  • Der erlangte Siliziumwafer WF wird nötigenfalls Läppen, chemischem Ätzen, Hochglanzpolieren und dergleichen unterzogen.
  • Beim Argon-Temperschritt S2 wird der Siliziumwafer WF auf eine Temperatur von 1200 Grad C bis 1220 Grad C unter Argon-Gasatmosphäre erhitzt. Eine Erhitzungszeit liegt vorzugsweise in einem Bereich von 30 Minuten bis 90 Minuten. Wird der Siliziumwafer WF, der kürzer als 30 Minuten lang erhitzt wurde, zur Herstellung des Siliziumepitaxialwafers EW verwendet, entsteht eine Menge von SF. Wird der Siliziumwafer WF, der länger als 90 Minuten lang erhitzt wurde, zur Herstellung des Siliziumepitaxialwafers EW verwendet, wird eine Gleitversetzung verursacht.
  • Darüber hinaus wird vorzugsweise ein Stapelofen verwendet, der in der Lage ist, mehrere Siliziumwafer WF gleichzeitig zu tempern.
  • Durch Erhitzen des Siliziumwafers WF unter der Argon-Gasatmosphäre werden auf dem Siliziumwafer WF entstandene Ansammlungen bis zum Verschwinden in der Lösung aufgelöst oder verringert, sodass die Anzahl von Mikroporen reduzierbar ist.
  • Beim Vorbrennschritt S3 wird eine Fläche des Siliziumwafers WF geätzt. Zum Beispiel wird der Siliziumwafer WF beim Vorbrennschritt S3 unter den folgenden Bedingungen in einer Epitaxievorrichtung, die im Epitaxiewachstumsschritt S4 zu verwenden ist, erhitzt.
    Atmosphäre: Wasserstoffgas, Chlorwasserstoffgas
    Strömungsgeschwindigkeit des Wasserstoffgases: 40 SLM
    Strömungsgeschwindigkeit des Chlorwasserstoffgases: 1 SLM
    Erhitzungstemperatur: 1190 Grad C (von 1050 Grad C bis 1250 Grad C)
    Erhitzungszeit: 30 Sekunden (von 30 Sekunden bis 300 Sekunden)
  • Um die Wasserstoffgas und Chlorwasserstoffgas enthaltende Atmosphäre im Vorbrennschritt S3 zu bilden, wird zunächst die Temperatur der nur Wasserstoffgas enthaltenden Atmosphäre erhitzt, und wenn die Temperatur der Atmosphäre den Bereich von 1050 Grad C bis 1250 Grad C erreicht, wird das Chlorwasserstoffgas vorzugsweise der Atmosphäre hinzugefügt. Das Hinzufügen des Chlorwasserstoffgases zu diesem Zeitpunkt kann das Auftreten einer Trübung und der Gleitversetzung im Siliziumepitaxialwafer EW verhindern.
  • Ein Abtragsmaß des Siliziumwafers WF beim Vorbrennschritt S3 beträgt vorzugsweise von 150 nm bis 600 nm, noch bevorzugter 500 nm ± 100 nm.
  • Durch dieses Durchführen des Vorbrennschritts S3 unter der Wasserstoff und Chlorwasserstoff enthaltenden Gasatmosphäre werden eine äußerste Schicht des Siliziumwafers WF sowie auf der äußersten Schicht vorhandene Ansammlungen geätzt. In der Folge ist die Anzahl von Mikroporen, die nach dem Vorbrennschritt S3 vorhanden sind, im Vergleich zur Gasatmosphäre, die nur Wasserstoff enthält, reduzierbar.
  • Beim Epitaxiewachstumsschritt S4, zum Beispiel unter den folgenden Bedingungen, wird die Epitaxieschicht EP nach dem Vorbrennschritt S3 auf einer geätzten Fläche des Siliziumwafers WF aufgewachsen.
    Dotierstoffgas: Phosphingas (PH3)
    Materialquellgas: Trichlorsilangas (SiHCl3)
    Trägergas: Wasserstoffgas
    Wachstumstemperatur: von 1100 Grad C bis 1165 Grad C
    Epitaxieschichtdicke: 2 µm (von 1 µm bis 10 µm)
    Spezifischer Widerstand (Epitaxieschichtwiderstand): 0,2 Ω·cm (von 0,01 Ω·cm bis 10 Ω·cm)
  • Bei einem großen Neigungswinkel einer Kristallachse des Siliziumwafers entsteht wahrscheinlich eine Verlagerungslinie beim Epitaxiewachstumsschritt, und bei einer hohen Wachstumstemperatur ist die Verlagerung als SF nachweisbar, die eine Ebenenverlagerung sowie die Verlagerungslinie auf der Fläche der Epitaxieschicht aufweist. Bei einer niedrigen Wachstumstemperatur wird jedoch davon ausgegangen, dass die Verlagerungslinie nicht durch die Fläche der Epitaxieschicht verläuft, sondern ein Ende der Verlagerungslinie innerhalb der Epitaxieschicht angeordnet ist.
  • Bei einem kleinen Neigungswinkel der Kristallachse des Siliziumwafers wird die Anzahl von Stufen auf einer Verlagerungsfläche (d.h. einer Gleitebene (111)), die auf der Ebene (100) erscheint, verringert, sodass auf dem Siliziumwafer kaum eine Verlagerungslinie entsteht. Wenn eine Epitaxieschicht auf dem Siliziumwafer bei einer niedrigen Temperatur von weniger als 1100 Grad C aufgewachsen wird, kann das zugeführte Silizium aufgrund einer breiten Terrasse und einer geringen Energie des Siliziums die Kink-Position nicht erreichen, sondern wächst abnormal auf, wobei Silizium auf der Terrasse verbleibt und als ein Kern wirkt, durch welchen leicht Ätzhügelfehler entstehen.
  • Folglich kann durch Ausführen des Epitaxiewachstums bei der Temperatur von 1100 Grad C oder mehr auf dem Siliziumwafer, wo der Neigungswinkel der Kristallachse klein und eine Entstehung der Verlagerungslinie unwahrscheinlich ist, ein Epitaxiewafer erlangt werden, der keinen auf der Fläche der Epitaxieschicht vorliegenden Ätzhügelfehler und keine innerhalb der Epitaxieschicht entstandene Verlagerungslinie aufweist. Folglich kann der Siliziumepitaxialwafer EW erlangt werden, in welchem eine Dichte der Verlagerungslinie aufweisend die Kristallausrichtung und zur Gänze innerhalb der Epitaxieschicht EP angeordnet gleich oder geringer als 10 Stück pro Quadratzentimeter ist, was die verringerte Entstehung der Verlagerungslinie zeigt. Eine Temperatur für das Epitaxiewachstum, welche 1165 Grad C übersteigt, ist nicht bevorzugt, da eine Gleitversetzung entsteht.
  • Beispiel(e)
  • Als nächstes wird die Erfindung ausführlicher unter Bezugnahme auf Beispiele und Vergleiche beschrieben. Die Erfindung ist jedoch keineswegs auf diese beschränkt.
  • Herstellungsverfahren des Siliziumepitaxialwafers
  • Vergleich 1
  • Zunächst wurde im Einklang mit dem Czochralski-Verfahren ein einkristallines Silizium mit 200 mm Durchmesser aufweisend eine Mittelachse in einer Linie mit einer Achse [100] hergestellt, welchem Phosphor hinzugefügt wurde, damit ein spezifischer Widerstand eines geraden Körpers weniger als 1,0 mΩ·cm betrug. Eine Verweilzeit des einkristallinen Siliziums bei der Temperatur im Bereich von 570 Grad C ± 70 Grad C bei jeder der Erstarrungsgeschwindigkeiten, wie in 4 gezeigt, wurde in der Verweilzeit eines Bereichs des einkristallinen Siliziums im Wesentlichen linear von ungefähr 280 Minuten auf ungefähr 530 Minuten erhöht, wobei der Bereich bis zu ungefähr 56 % der Erstarrungsgeschwindigkeit aufweist. Die Verweilzeit wurde in einem nachfolgenden Bereich von bis zu ungefähr 68 % im Wesentlichen linear von ungefähr 530 Minuten auf ungefähr 40 Minuten verringert, und wurde in der Verweilzeit eines weiteren nachfolgenden Bereichs im Wesentlichen linear von ungefähr 40 Minuten auf ungefähr 30 Minuten verringert. Ferner wurde der spezifische Widerstand für jede der Erstarrungsgeschwindigkeiten zu einem unteren Ende hin gesenkt, wie in 4 gezeigt.
  • Es ist anzumerken, dass sich die Erstarrungsgeschwindigkeit auf eine Geschwindigkeit eines Hochziehgewichts des einkristallinen Siliziums in Bezug auf das ursprüngliche Einsatzgewicht einer geschmolzenen Flüssigkeit, die anfänglich in einen Tiegel gegeben wird, bezieht.
  • Das einkristalline Silizium wurde nicht entlang einer Ebene lotrecht zur Mittelachse des einkristallinen Siliziums geschnitten, sondern entlang einer Ebene, die zur lotrechten Ebene geneigt ist. Folglich wurde ein Siliziumwafer hergestellt, der eine Hauptfläche aufweist, zu welcher eine Ebene (100) geneigt war; und eine Achse [100], die lotrecht zu der Ebene (100) war, die nur in einem Winkel von 0°43' in einer Richtung [010] in Bezug auf eine Achse orthogonal zur Hauptfläche geneigt ist.
  • Mit einer Oberseite des einkristallinen Siliziums in einer Hochziehrichtung definiert als ein oberer Bereich, einer Unterseite desselben definiert als ein unterer Bereich, und einem Bereich zwischen dem oberen Bereich und dem unteren Bereich definiert als ein mittlerer Bereich wurde der Siliziumwafer von Vergleich 1 von einem Mittelpunkt BM des unteren Bereichs erlangt. Die Verweilzeit des Mittelpunkts BM des einkristallinen Siliziums bei der Temperatur in einem Temperaturbereich von 570 Grad C ± 70 Grad C betrug 40 Minuten oder weniger. Ein spezifischer Widerstand des Substrats des Siliziumwafers von Vergleich 1 war gleich oder größer als 0,8 mΩ·cm und kleiner als 0,9 mΩ·cm.
  • Als nächstes wurde der Siliziumwafer dem Argon-Temperschritt unterzogen. Bei diesem Schritt wurde der Siliziumwafer bei der Temperatur von 1200 Grad C für 30 Minuten unter Argon-Gasatmosphäre erhitzt.
  • In der Folge wurde der Siliziumwafer dem Vorbrennschritt unterzogen. Bei diesem Schritt wurde der Siliziumwafer bei der Temperatur von 1190 Grad C für 30 Sekunden unter Gasatmosphäre, die Wasserstoff und Chlorwasserstoff enthielt, erhitzt. Ein Abtragsmaß des Siliziumwafers betrug 160 nm.
  • Als nächstes wurde der Epitaxiewachstumsschritt auf einer geätzten Fläche des Siliziumwafers unter den folgenden Bedingungen ausgeführt, um ein Muster des Vergleichs 1 zu erlangen.
    Dotierstoffgas: Phosphingas (PH3)
    Materialquellgas: Trichlorsilangas (SiHCl3)
    Trägergas: Wasserstoffgas
    Wachstumstemperatur: 1040 Grad C
    Epitaxieschichtdicke: 2 µm
    Spezifischer Widerstand der Epitaxieschicht: 0,2 Ω·cm
  • Vergleich 2
  • Wie in 5 gezeigt, wurde einkristallines Silizium unter denselben Bedingungen wie jenes von Vergleich 1 hergestellt, außer dass eine Menge von Phosphor derart angepasst wurde, dass der spezifische Widerstand bei jeder Erstarrungsgeschwindigkeit geringer war, als bei Vergleich 1. Folglich wurde ein Siliziumwafer vom selben Mittelpunkt BM des unteren Bereichs des einkristallinen Silizium erlangt, wie jener bei Vergleich 1, der dieselbe Ebenenausrichtung aufweist, wie jener bei Vergleich 1. Ein spezifischer Widerstand des Substrats des Siliziumwafers von Vergleich 2 war kleiner als 0,7 mΩ·cm.
  • In der Folge wurden der Argon-Temperschritt, der Vorbrennschritt und der Epitaxiewachstumsschritt unter denselben Bedingungen ausgeführt, wie jene bei Vergleich 1, sodass ein Muster des Vergleichs 2 erlangt wurde.
  • Vergleich 3
  • Wie in 6 gezeigt, wurde ein Siliziumwafer aufweisend dieselbe Ebenenausrichtung wie jener von Vergleich 1 vom selben Mittelpunkt MM des mittleren Bereichs wie beim in Vergleich 2 hergestellten einkristallinen Silizium erlangt. Die Verweilzeit des Mittelpunkts BM des einkristallinen Siliziums bei der Temperatur im Bereich von 570 Grad C ± 70 Grad C betrug 390 Minuten oder mehr. Ein spezifischer Widerstand des Substrats des Siliziumwafers von Vergleich 3 war gleich oder größer als 0,7 mΩ·cm und kleiner als 0,8 mΩ·cm.
  • In der Folge wurden der Argon-Temperschritt, der Vorbrennschritt und der Epitaxiewachstumsschritt unter denselben Bedingungen ausgeführt, wie jene bei Vergleich 1, sodass ein Muster des Vergleichs 3 erlangt wurde.
  • Vergleiche 4 bis 7
  • Einkristallines Silizium jedes der Vergleiche 4 bis 7 wurde unter denselben Bedingungen wie jenen von Vergleich 2 hergestellt, wie in 5 gezeigt. Das einkristalline Silizium wurde entlang einer Ebene, die nicht orthogonal zur Mittelachse des einkristallinen Siliziums ist, vom selben Mittelpunkt MM wie bei Vergleich 3 geschnitten. Folglich wurde bei den Vergleichen 4 bis 6 jeweils ein Siliziumwafer erlangt, der eine Hauptfläche aufweist, zu welcher eine Ebene (100) geneigt war; und eine Achse [100], die lotrecht zur Ebene (100), die nur in einem Winkel von 0°30' in einer Richtung [010] in Bezug auf eine Achse orthogonal zur Hauptfläche geneigt war, angeordnet war. Bei jedem der Vergleiche 5 und 7 wurde ein Siliziumwafer vom obigen Mittelpunkt MM erlangt, der Siliziumwafer aufweisend: die Hauptfläche, zu welcher die Ebene (100) geneigt ist; und die Achse [100], die lotrecht zur Ebene (100) angeordnet und in einem Winkel von 0°45' in der Richtung [010] in Bezug auf eine Achse orthogonal zur Hauptfläche geneigt ist. Ein spezifischer Widerstand des Substrats des Siliziumwafers von jedem der Vergleiche 4 bis 7 war gleich oder größer als 0,7 mΩ·cm und kleiner als 0,8 mΩ·cm.
  • In der Folge wurden die Siliziumwafer der Vergleiche 4 und 5 dem Argon-Temperschritt, dem Vorbrennschritt und dem Epitaxiewachstumsschritt unter denselben Bedingungen wie jenen von Vergleich 1 unterzogen, außer dass die Wachstumstemperatur beim Epitaxiewachstumsschritt auf 1100 Grad C geändert wurde, sodass Muster der Vergleiche 4 und 5 erlangt wurden. Des Weiteren wurden die Siliziumwafer der Vergleiche 6 und 7 dem Argon-Temperschritt, dem Vorbrennschritt und dem Epitaxiewachstumsschritt unter denselben Bedingungen wie jenen bei Vergleich 4 unterzogen, außer dass die Siliziumwafer im Argon-Temperschritt bei einer Temperatur von 1220 Grad C für 60 Minuten erhitzt wurden, und die Bearbeitungszeit im Vorbrennschritt auf 90 Sekunden geändert wurde, sodass Muster der Vergleiche 6 und 7 erlangt wurden.
  • Beispiel 1
  • Einkristallines Silizium wurde unter denselben Bedingungen hergestellt, wie jenen von Vergleich 1, wie in 4 gezeigt. Das einkristalline Silizium wurde vom Mittelpunkt BM des unteren Bereichs entlang einer Ebene nicht orthogonal zur Mittelachse geschnitten. Folglich wurde ein Siliziumwafer erlangt, der eine Hauptfläche aufweist, zu welcher eine Ebene (100) geneigt war; und eine Achse [100], die lotrecht zur Ebene (100), die nur in einem Winkel von 0°15' in einer Richtung [010] in Bezug auf eine Achse orthogonal zur Hauptfläche geneigt war. angeordnet war, wie in Tabelle 1 gezeigt. Ein spezifischer Widerstand des Substrats des Siliziumwafers von Beispiel 1 war gleich oder größer als 0,8 mΩ·cm und kleiner als 0,9 mΩ·cm.
  • Als nächstes wurde der Siliziumwafer dem Argon-Temperschritt unter denselben Bedingungen ausgesetzt, wie jenen bei Vergleich 1, außer dass die Temperatur auf 1220 Grad C und die Zeit auf 60 Minuten geändert wurde.
  • In der Folge wurde der Siliziumwafer dem Vorbrennschritt unter denselben Bedingungen ausgesetzt, wie jenen bei Vergleich 1, außer dass die Temperatur auf 1190 Grad C, die Zeit auf 90 Sekunden und das Abtragsmaß auf 500 nm geändert wurde.
  • In der Folge wurde die geätzte Fläche des Siliziumwafers dem Epitaxiewachstumsschritt unter denselben Bedingungen unterzogen, wie jenen bei Vergleich 1, außer dass die Wachstumstemperatur auf 1100 Grad C geändert wurde, sodass ein Muster von Beispiel 1 erlangt wurde.
  • Beispiele 2 und 3
  • Einkristallines Silizium jedes der Beispiele 2 und 3 wurde unter denselben Bedingungen hergestellt, wie jenen bei Vergleich 2, wie in 5 gezeigt. Siliziumwafer der Beispiele 2 und 3 aufweisend dieselbe Ebenenausrichtung wie jener in Beispiel 1 wurden jeweils von denselben Mittelpunkten BM und MM, wie jenen von Vergleich 2 beziehungsweise 3, im einkristallinen Silizium erlangt. Ein spezifischer Widerstand des Substrats des Siliziumwafers von Beispiel 2 war kleiner als 0,7 mΩ·cm. Ein spezifischer Widerstand des Substrats des Siliziumwafers von Beispiel 3 war gleich oder größer als 0,7 mΩ·cm und kleiner als 0,8 mΩ·cm.
  • In der Folge wurden der Argon-Temperschritt, der Vorbrennschritt und der Epitaxiewachstumsschritt unter denselben Bedingungen ausgeführt, wie jenen bei Beispiel 1, sodass Muster der Beispiele 2 und 3 erlangt wurden.
  • Beispiele 4 bis 8
  • Einkristallines Silizium jedes der Beispiele 4 bis 8 wurde unter denselben Bedingungen hergestellt, wie jenen bei Vergleich 1, wie in 5 gezeigt. Das einkristalline Silizium wurde nicht entlang einer Ebene lotrecht zur Mittelachse des einkristallinen Siliziums, sondern entlang einer Ebene geneigt zur lotrechten Ebene, vom selben Mittelpunkt MM aus, wie jenem bei Vergleich 3, geschnitten. Folglich wurde ein Siliziumwafer jedes der Beispiele 4 bis 7 erlangt, der eine Hauptfläche aufweist, zu welcher eine Ebene (100) geneigt war; und eine Achse [100], die lotrecht zur Ebene (100), die nur in einem Winkel von 0°5' in einer Richtung [010] in Bezug auf eine Achse orthogonal zur Hauptfläche geneigt war, angeordnet war. Es wurde ein Siliziumwafer von Beispiel 5 vom obigen Mittelpunkt MM aus erlangt, der Siliziumwafer aufweisend: die Hauptfläche, zu welcher die Ebene (100) geneigt ist; und die Achse [100], die lotrecht zur Ebene (100) angeordnet und in einem Winkel von 0°15' in der Richtung [010] in Bezug auf die Achse orthogonal zur Hauptfläche geneigt ist. Ein Siliziumwafer jedes der Beispiele 6 und 8 wurde vom obigen Mittelpunkt MM aus erlangt, der Siliziumwafer aufweisend: die Hauptfläche, zu welcher die Ebene (100) geneigt ist; und die Achse [100], die lotrecht zur Ebene (100) angeordnet und in einem Winkel von 0°25' in der Richtung [010] in Bezug auf die Achse orthogonal zur Hauptfläche geneigt ist. Ein spezifischer Widerstand des Substrats des Siliziumwafers jedes der Beispiele 4 bis 8 war gleich oder größer als 0,7 mΩ·cm und kleiner als 0,8 mΩ·cm.
  • In der Folge wurden die Siliziumwafer der Beispiele 4 bis 6 dem Argon-Temperschritt, dem Vorbrennschritt und dem Epitaxiewachstumsschritt unter denselben Bedingungen unterzogen, wie jenen bei Vergleich 4, sodass Muster der Beispiele 4 bis 6 erlangt wurden. Die Siliziumwafer der Beispiele 7 und 8 wurden dem Argon-Temperschritt, dem Vorbrennschritt und dem Epitaxiewachstumsschritt unter denselben Bedingungen unterzogen, wie jenen bei Vergleich 6, sodass Muster der Beispiele 7 und 8 erlangt wurden.
  • Auswertung
  • Auswertung der Fläche des Siliziumepitaxialwafers
  • LPD aufweisend eine Größe von 90 nm oder mehr, die auf der Fläche der Epitaxieschicht jedes der Vergleiche 1 bis 3 und Beispiele 1 bis 3 beobachtet wurden, wurden unter Verwendung einer Oberflächenprüfvorrichtung (SP-1 im DCN-Modus, hergestellt von der KLA-Tencor Corporation) gezählt und die Anzahl an Stück pro Einheitsfläche (d.h. die Dichte) wurde ausgewertet. Ergebnisse sind in Tabelle 1 gezeigt. Tabelle 1
    Position zur Waferaufnahme Spezifischer Widerstand des Substrats ρ (mΩ·cm) Neigungswinkel Argon-Temperbedingungen Epitaxiewachstumsbedingungen LPD-Dichte (Stück/cm2)
    Temperatur (° C) Zeit (Min.) Vorbrennzeit (Sek.) Aufwachstemperatur (° C)
    Vergleich 1 Unterseite 0,8 ≤ ρ < 0,9 0°43' 1200 30 30 1040 1 oder weniger
    Vergleich 2 Unterseite ρ < 0,7 1 oder weniger
    Vergleich 3 Mitte 0,7 ≤ ρ < 0,8 1 oder weniger
    Vergleich 4 Mitte 0,7 ≤ ρ < 0,8 0°30' 1100 8 oder mehr
    Vergleich 5 Mitte 0,7 ≤ ρ < 0,8 0°45' 8 oder mehr
    Vergleich 6 Mitte 0,7 ≤ ρ < 0,8 0°30' 1220 60 90 8 oder mehr
    Vergleich 7 Mitte 0,7 ≤ ρ < 0,8 0°45' 8 oder mehr
    Beispiel 1 Unterseite 0,8 ≤ ρ < 0,9 0°15' 1 oder weniger
    Beispiel 2 Unterseite ρ < 0,7 1 oder weniger
    Beispiel 3 Mitte 0,7 ≤ ρ < 0,8 1 oder weniger
    Beispiel 4 Mitte 0,7 ≤ ρ < 0,8 0°5' 1200 30 30 1 oder weniger
    Beispiel 5 Mitte 0,7 < ρ < 0,8 0°15' 1 oder weniger
    Beispiel 6 Mitte 0,7 ≤ ρ < 0,8 0°25' 1 oder weniger
    Beispiel 7 Mitte 0,7 ≤ ρ < 0,8 0°5' 1220 60 90 1 oder weniger
    Beispiel 8 Mitte 0,7 ≤ ρ < 0,8 0°25' 1 oder weniger
  • Beim Vergleichen der Vergleiche 1 bis 3 und der Beispiele 1 bis 8 wurde kein wesentlicher Unterschied hinsichtlich der Dichte von LPD gefunden. Beim Vergleichen der Vergleiche 1 bis 3 und der Vergleiche 4 bis 7 waren die Dichten der LPD in den Vergleichen 4 bis 7 jedoch höher, als jene in den Vergleichen 1 bis 3.
  • Dadurch wurde ersichtlich, dass, wenn der Neigungswinkel der Achse [100] des Siliziumwafers 0°25' überstieg, die Dichte von LPD bei der Wachstumstemperatur von 1100 Grad C oder mehr anstieg und bei der Wachstumstemperatur von weniger als 1100 Grad C im Epitaxiewachstumsschritt abnahm.
  • Dies zeigte darüber hinaus, dass, wenn der Neigungswinkel der Achse [100] des Siliziumwafers im Bereich von 0°5' bis 0°25' lag, die Dichte von LPD sogar bei der Wachstumstemperatur von 1100 Grad C oder mehr im Epitaxiewachstumsschritt abnahm.
  • Auswertung des Inneren des Siliziumepitaxialwafers
  • Die 2 µm dicken Epitaxieschichten der Vergleiche 1 bis 7 und der Beispiele 1 bis 8 wurden selektivem Ätzen bis zu einer Tiefe von 1 µm unter Verwendung der oben beschriebenen M-Dash-Flüssigkeit unterzogen. In der Folge wurde die geätzte Fläche mit einem optischen Mikroskop (NIKON, OPTIPHOT88) betrachtet und Fehler mit einer Größe von 1,4 µm oder mehr wurden aus mehreren linearen Fehlern, die sich vom Zentrum des Siliziumepitaxialwafers hin zu einem äußeren Rand desselben erstrecken, gezählt. Die Anzahl (Dichte) der fehlerhaften Stück pro Einheitsfläche ist in 7 gezeigt.
  • Wie in 7 gezeigt, wurde in den Vergleichen 1, 4 bis 7 und den Beispielen 1 bis 8 kein Fehler entdeckt. In den Vergleichen 2 und 3 wurden jedoch Fehler entdeckt. In Vergleich 3 wurden Fehler von gleich oder mehr als 1600 Stück pro Quadratzentimeter im gesamten betrachteten Bereich entdeckt. In Vergleich 2 wurden zwar Fehler von 148 Stück pro Quadratzentimeter im Zentrum des Siliziumepitaxialwafers entdeckt, die Anzahl der Fehler stieg jedoch in Richtung des äußeren Rands allmählich an und erreichten am äußeren Rand im Wesentlichen dasselbe Niveau wie bei Vergleich 3.
  • Die in den Vergleichen 2 und 3 erfassten Fehler wurden unter Verwendung des TEM betrachtet, und zeigten sich als Verlagerungsfehler DF aufweisend eine Hauptfläche, zu welcher die Ebene (100) geneigt ist, und aufweisend eine Kristallausrichtung in einer beliebigen der Richtungen [011], [0-1-1], [0-11] und [01-1], wie in 1A und 1B gezeigt. Aus obenstehenden Ergebnissen wurde herausgefunden, dass die Verlagerungslinie aufweisend die Kristallausrichtung und zur Gänze innerhalb der Epitaxieschicht angeordnet in der Epitaxieschicht jedes der Vergleiche 2 und 3 vorhanden ist.
  • Obwohl die verwendeten Siliziumwafer aus dem Bereich aufweisend dieselbe Verweilzeit bei einer Temperatur im Bereich von 570 Grad C ± 70 Grad C in jeweiligen Stücken einkristallinen Siliziums erlangt wurden, entstand im Gegensatz zu Vergleich 1 und Beispiel 1 die Verlagerungslinie im Siliziumwafer von Vergleich 2, der einen niedrigen spezifischen Widerstand des Substrats aufwies, während im Siliziumwafer von Vergleich 3, der einen hohen spezifischen Widerstand des Substrats aufwies, keine Verlagerungslinie entstand.
  • Aus den obenstehenden Ergebnissen hat man herausgefunden, dass der spezifische Widerstand des Substrats des Siliziumwafers die Entstehung der Verlagerungslinie innerhalb der Epitaxieschicht beeinflusst.
  • Obwohl die verwendeten Siliziumwafer vom selben einkristallinen Silizium erlangt worden waren, entstanden ferner beim Vergleichen der Vergleiche 2 und 3 mehr Verlagerungslinien im Siliziumwafer von Vergleich 3, dessen Verweilzeit bei der Temperatur im Bereich von 570 Grad C ± 70 Grad C länger war.
  • Aus den obigen Ergebnissen hat man herausgefunden, dass die Verweilzeit bei der Temperatur im Bereich von 570 Grad C ± 70 Grad C des einkristallinen Siliziums die Entstehung der Verlagerungslinie innerhalb der Epitaxieschicht beeinflusst.
  • Obwohl der spezifische Widerstand des Substrats bei Vergleich 3 höher war, als jener bei Vergleich 2, entstanden des Weiteren in Vergleich 3 mehr Verlagerungslinien als in Vergleich 2.
  • Aus den obigen Ergebnissen hat man herausgefunden, dass die Verweilzeit bei der Temperatur im Bereich von 570 Grad C ± 70 Grad C des einkristallinen Siliziums die Entstehung der Verlagerungslinie innerhalb der Epitaxieschicht stärker beeinflusst, als der spezifische Widerstand des Substrats die Entstehung der Verlagerungslinie innerhalb der Epitaxieschicht beeinflusst.
  • Obwohl die Verweilzeit bei der Temperatur im Bereich von 570 Grad C ± 70 Grad C und der spezifische Widerstand des Substrats bei den Vergleichen 4 bis 7 dieselben waren, wie jene bei Vergleich 3, entstand darüber hinaus in den Vergleichen 4 bis 7 keine Verlagerungslinie.
  • Aus den obigen Ergebnissen hat man herausgefunden, dass die Wachstumstemperatur beim Epitaxiewachstumsschritt die Entstehung der Verlagerungslinie innerhalb der Epitaxieschicht maßgebend beeinflusst.
  • In den Beispielen 1, 2 und 3 bis 8 entstand keine Verlagerungslinie, obwohl die Verweilzeit bei der Temperatur im Bereich von 570 Grad C ± 70 Grad C und der spezifische Widerstand des Substrats dieselben waren, wie jene bei den Vergleichen 1 bis 3.
  • Aus den obigen Ergebnissen hat man herausgefunden, dass die Entstehung der Verlagerungslinie verringert werden kann, indem der Neigungswinkel der Achse [100] auf einen vorher festgelegten Wert eingestellt wird, mit anderen Worten, indem die Ebenenausrichtung des Siliziumwafers in einer vorher festgelegten Richtung eingestellt wird.
  • Außerdem ist es wahrscheinlich, dass dieselben Ergebnisse wie jene bei den Beispielen 1 bis 8 erlangt werden, wenn der Neigungswinkel der Achse [100] in Bezug auf die Achse orthogonal zur Hauptfläche von jenen bei Beispiel 1 bis 8 in die entgegengesetzte Richtung (d.h. die Richtung [0-10]), oder in die Richtung orthogonal (d.h. die Richtung [001] oder [00-1]) zu jener bei den Beispielen 1 bis 8, oder in eine beliebige Richtung zwischen den entgegengesetzten und orthogonalen Richtungen geändert wird. Dies rührt daher, dass die Anzahl der Stufen auf der Ebene (111) (Verlagerungsfläche), die auf der Ebene (100) erscheinen, nicht von der Neigungsrichtung der Kristallachse abhängt.
  • Ferner ist es auch wahrscheinlich, dass dieselben Ergebnisse, wie jene bei den Beispielen 1 bis 8 erlangt werden, sogar wenn der Neigungswinkel der Achse [100] ein beliebiger Winkel in einem Bereich von 0°5' bis 0°25' ist. Da es von der Temperatur während des Epitaxiewachstums abhängt, ob die Kernbildung auf der Terrasse beginnt, ist es wahrscheinlich, dass die Entstehung von Ätzhügelfehlern verursacht durch abnormales Aufwachsen von Silizium, das auf der Terrasse verbleibt und als ein Kern wirkt, durch angemessenes Auswählen der Wachstumstemperatur von 1100 Grad C oder mehr verringert werden kann, solange sich der Neigungswinkel der Achse [100] innerhalb des Bereichs von 0°5' bis 0°25' befindet.
  • Bezugszeichenliste
    • EP
    Epitaxieschicht,
    EW
    Siliziumepitaxialwafer,
    WF
    Siliziumwafer,
    WF1
    Hauptfläche.

Claims (3)

  1. Herstellungsverfahren eines Siliziumepitaxialwafers, der Siliziumepitaxialwafer umfassend: einen Siliziumwafer dotiert mit Phosphor als einen Dotierstoff und aufweisend einen spezifischen Widerstand von weniger als 1,0 mΩ·cm; und eine auf dem Siliziumwafer gebildete Epitaxieschicht, wobei das Herstellungsverfahren umfasst: Herstellen des Siliziumwafers umfassend eine Hauptfläche, zu welcher eine Ebene (100) geneigt ist, und eine Achse [100], die lotrecht zur Ebene (100) angeordnet und in einem Winkel im Bereich von 0°5' bis 0°25' in Bezug auf eine Achse orthogonal zur Hauptfläche geneigt ist; Tempern des Siliziumwafers bei einer Temperatur von 1200 Grad C bis 1220 Grad C für 30 Minuten oder mehr unter Argon-Gasatmosphäre; Vorbrennen zum Ätzen einer Fläche des Siliziumwafers nach dem Tempern unter einer Gasatmosphäre, die Wasserstoff und Chlorwasserstoff enthält, bei einer Erhitzungstemperatur in einem Bereich von 1050 Grad C bis 1250 Grad C und einer Erhitzungszeit in einem Bereich von 30s bis 300s; und Aufwachsen der Epitaxieschicht bei einer Wachstumstemperatur im Bereich von 1100 Grad C bis 1165 Grad C auf der Fläche des Siliziumwafers nach dem Vorbrennen.
  2. Herstellungsverfahren des Siliziumepitaxialwafers nach Anspruch 1, wobei die Fläche des Siliziumwafers beim Vorbrennen mit einem Abtragsmaß von 150 nm bis 600 nm geätzt wird.
  3. Siliziumepitaxialwafer, umfassend: einen Siliziumwafer dotiert mit Phosphor als einen Dotierstoff und aufweisend einen spezifischen Widerstand von weniger als 1,0 mΩ·cm; und eine auf dem Siliziumwafer gebildete Epitaxieschicht, wobei der Siliziumwafer eine Hauptfläche, zu welcher eine Ebene (100) geneigt ist, und eine Achse [100], die lotrecht zur Ebene (100) angeordnet und in einem Winkel im Bereich von 0°5' bis 0°25' in Bezug auf eine Achse orthogonal zur Hauptfläche geneigt ist, umfasst, wobei eine Dichte einer Verlagerungslinie aufweisend eine Kristallausrichtung und zur Gänze innerhalb der Epitaxieschicht angeordnet gleich oder geringer als 10 Stück pro Quadratzentimeter ist.
DE112018001919.5T 2017-04-06 2018-03-28 Verfahren zum herstellen eines siliziumepitaxialwafers und siliziumepitaxialwafer Active DE112018001919B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-076034 2017-04-06
JP2017076034 2017-04-06
PCT/JP2018/012640 WO2018186248A1 (ja) 2017-04-06 2018-03-28 エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ

Publications (2)

Publication Number Publication Date
DE112018001919T5 DE112018001919T5 (de) 2020-01-09
DE112018001919B4 true DE112018001919B4 (de) 2022-09-22

Family

ID=63712954

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018001919.5T Active DE112018001919B4 (de) 2017-04-06 2018-03-28 Verfahren zum herstellen eines siliziumepitaxialwafers und siliziumepitaxialwafer

Country Status (6)

Country Link
US (1) US10867791B2 (de)
JP (1) JP6973475B2 (de)
KR (1) KR102279113B1 (de)
CN (1) CN110603350B (de)
DE (1) DE112018001919B4 (de)
WO (1) WO2018186248A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102181277B1 (ko) * 2016-08-10 2020-11-20 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법
JP7491705B2 (ja) * 2020-02-19 2024-05-28 グローバルウェーハズ・ジャパン株式会社 半導体シリコンウェーハの製造方法
JP2023093096A (ja) * 2021-12-22 2023-07-04 グローバルウェーハズ・ジャパン株式会社 シリコンエピタキシャル基板の製造方法およびシリコンエピタキシャル基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014011293A (ja) 2012-06-29 2014-01-20 Sumco Corp エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
DE112016001962T5 (de) 2015-04-30 2018-01-18 Sumco Corporation Verfahren zur Herstellung von Siliziumepitaxialwafern

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3081706B2 (ja) * 1992-06-12 2000-08-28 株式会社東芝 半導体装置用基板
JP3601383B2 (ja) * 1999-11-25 2004-12-15 信越半導体株式会社 エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
JP2004009123A (ja) * 2002-06-10 2004-01-15 Toshiba Corp 絞り加工部品、絞り加工部品の製造方法およびその装置
JP4089354B2 (ja) 2002-08-30 2008-05-28 株式会社Ｓｕｍｃｏ エピタキシャルウェーハとその製造方法
JP4190906B2 (ja) * 2003-02-07 2008-12-03 信越半導体株式会社 シリコン半導体基板及びその製造方法
JP4682508B2 (ja) * 2003-11-14 2011-05-11 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP5544986B2 (ja) * 2010-04-01 2014-07-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法、及び貼り合わせｓｏｉウェーハ
FR2995913B1 (fr) * 2012-09-24 2014-10-10 Commissariat Energie Atomique Procede de formation d'une couche de silicium epitaxiee.
DE112014002133B4 (de) 2013-04-24 2017-06-22 Sumco Techxiv Corporation Herstellungsverfahren für einen Einkristall, Silicium-Einkristall, Verfahren zur Herstellung eines Siliciumwafers, Herstellungsverfahren für einen Silicium-Epitaxialwafer, sowie Silicium-Epitaxialwafer
JP6052189B2 (ja) * 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014011293A (ja) 2012-06-29 2014-01-20 Sumco Corp エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
DE112016001962T5 (de) 2015-04-30 2018-01-18 Sumco Corporation Verfahren zur Herstellung von Siliziumepitaxialwafern

Also Published As

Publication number Publication date
JP6973475B2 (ja) 2021-12-01
US10867791B2 (en) 2020-12-15
CN110603350B (zh) 2021-07-16
DE112018001919T5 (de) 2020-01-09
US20200027727A1 (en) 2020-01-23
CN110603350A (zh) 2019-12-20
JPWO2018186248A1 (ja) 2020-01-16
KR20190124793A (ko) 2019-11-05
KR102279113B1 (ko) 2021-07-16
WO2018186248A1 (ja) 2018-10-11

Similar Documents

Publication Publication Date Title
DE19609107B4 (de) Verfahren zum Herstellen von Siliziumwafern
DE2628087C2 (de)
EP0962555B1 (de) Verfahren zur Herstellung eines Einkristalls
DE112014006165B4 (de) Verfahren zur Herstellung eines Silicium-Wafers
DE112016001962T5 (de) Verfahren zur Herstellung von Siliziumepitaxialwafern
DE112018001919B4 (de) Verfahren zum herstellen eines siliziumepitaxialwafers und siliziumepitaxialwafer
DE112012003260T5 (de) Substrat, Halbleitervorrichtung und Verfahren zur Herstellung derselben
EP3387166B1 (de) Halbleiterscheibe aus einkristallinem silizium und verfahren zu deren herstellung
DE112016000465B4 (de) Verfahren zur Fertigung von Silicium-Wafern
DE102008022747B4 (de) Silicium-Einkristall-Wafer und Verfahren zur Herstellung
DE112012000607B4 (de) Verfahren zum Herstellen eines Siliziumsubstrats und Siliziumsubstrat
WO2017108406A1 (de) Siliciumscheibe mit homogener radialer sauerstoffvariation
DE112016002091B4 (de) Silicium-Epitaxie-Wafer und Verfahren zu dessen Herstellung
DE112014006124T5 (de) Epitaxialwaferherstellungsverfahren und Epitaxialwafer
DE112022002214T5 (de) Verfahren zum Züchten von einkristallinen Siliziumblöcken und einkristalline Siliziumblöcke
DE112018002163B4 (de) Verfahren zur Herstellung eines Silicium-Einkristalls, Verfahren zur Herstellung eines epitaktischen Silicium-Wafers, Silicium-Einkristall, und epitaktischer Silicium-Wafer
DE112010002747B4 (de) Verfahren zur Herstellung eines Siliziumepitaxialwafers
DE102004004555A1 (de) Verfahren zur Herstellung von hoch dotierten Halbleiterscheiben und versetzungsfreie, hoch dotierte Halbleiterscheiben
DE112010002935B4 (de) Epitaktischer Siliciumwafer und Verfahren zur Herstellung desselben
DE112016003412T5 (de) Siliziumepitaxialwafer
DE112010004811B4 (de) Verfahren zur Herstellung eines Silizium-Epitaxiewafers
DE112017005704B4 (de) Verfahren zum Herstellen eines Silizium-Einkristalls und Silizium-Einkristallwafer
DE60007066T2 (de) Verfahren zur herstellung eines siliziumeinkristalls damit hergestellter siliziumeinkristall und siliziumwafer
DE102016209008B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium, Vorrichtung zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium und Halbleiterscheibe aus einkristallinem Silizium
WO2019081201A1 (de) Halbleiterscheibe aus einkristallinem silizium

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: C30B0029060000

Ipc: C30B0025180000

R082 Change of representative

Representative=s name: STICHT, ANDREAS, DIPL.-PHYS. UNIV. DR. RER. NA, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final