JP2007180270A - 化合物半導体エピタキシャル基板の製造方法 - Google Patents
化合物半導体エピタキシャル基板の製造方法 Download PDFInfo
- Publication number
- JP2007180270A JP2007180270A JP2005377035A JP2005377035A JP2007180270A JP 2007180270 A JP2007180270 A JP 2007180270A JP 2005377035 A JP2005377035 A JP 2005377035A JP 2005377035 A JP2005377035 A JP 2005377035A JP 2007180270 A JP2007180270 A JP 2007180270A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor layer
- single crystal
- angle
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】薄膜半導体層の表面粗さを小さくし、かつシート抵抗の面内ばらつきを小さくする化合物半導体エピタキシャル基板の製造方法を提供する。
【解決手段】化合物半導体単結晶基板上へ薄膜半導体層をエピタキシャル成長して、化合物半導体エピタキシャル基板を製造する方法であって、半導体単結晶基板のオフ角度を変えた所定数の半導体単結晶基板の上に、薄膜半導体層を成長させて、該薄膜半導体層の表面粗さを測定し、該半導体単結晶基板のオフ角度と該薄膜半導体層の表面粗さとの相関を調べ、薄膜半導体層の所要値以下の表面粗さとシート抵抗の所要値以下の面内ばらつきとを得るために、前記相関から、用いる化合物半導体エピタキシャル基板のオフ角の値を求めて、該オフ角を有する化合物半導体エピタキシャル基板を選択して、その上に薄膜半導体層をエピタキシャル成長する化合物半導体エピタキシャル基板の製造方法。
【選択図】図２
【解決手段】化合物半導体単結晶基板上へ薄膜半導体層をエピタキシャル成長して、化合物半導体エピタキシャル基板を製造する方法であって、半導体単結晶基板のオフ角度を変えた所定数の半導体単結晶基板の上に、薄膜半導体層を成長させて、該薄膜半導体層の表面粗さを測定し、該半導体単結晶基板のオフ角度と該薄膜半導体層の表面粗さとの相関を調べ、薄膜半導体層の所要値以下の表面粗さとシート抵抗の所要値以下の面内ばらつきとを得るために、前記相関から、用いる化合物半導体エピタキシャル基板のオフ角の値を求めて、該オフ角を有する化合物半導体エピタキシャル基板を選択して、その上に薄膜半導体層をエピタキシャル成長する化合物半導体エピタキシャル基板の製造方法。
【選択図】図２
Description
本発明は、化合物半導体単結晶基板上への薄膜半導体層エピタキシャル成長方法および前記成長方法により得られた化合物半導体エピタキシャル基板に関する。
従来から、化合物半導体単結晶基板上に気相エピタキシャル成長法によって化合物半導体薄膜層を形成する場合に表面欠陥が生じるのを避けるため、表面の面方位が＜１００＞方向から所定角度だけ傾斜した化合物半導体単結晶基板を用い、この表面に薄膜半導体層をエピタキシャル成長させるようにした方法が種々提案されている。
例えば、特許文献１には、基板の欠陥密度が薄膜のヒロックと称される凸状の欠陥の発生密度を左右することに着目し、オフ角を所定量以上とする方法が提案された。
また、薄膜半導体層をエピタキシャル成長させる場合に、そこに形成されたエピタキシャル成長層のシート抵抗値が所要の範囲内に入っていることが必要であるが、成長条件が同一であるにも拘らず基板によってエピタキシャル成長層のシート抵抗値が所要値からばらついて仕様値をはずれてしまうという問題を生じていた。
これに対して、使用する基板が同一仕様に基づいて作成されたものであっても、それらの表面の面方位にはばらつきがあり、この面方位のばらつきがシート抵抗値のばらつきとなって現れることに着目して、シート抵抗値を所要の範囲内に収めるために、基板のオフ角が所定の精度範囲内になるよう基板の選択を行うことが提案された（特許文献２）。
例えば、特許文献１には、基板の欠陥密度が薄膜のヒロックと称される凸状の欠陥の発生密度を左右することに着目し、オフ角を所定量以上とする方法が提案された。
また、薄膜半導体層をエピタキシャル成長させる場合に、そこに形成されたエピタキシャル成長層のシート抵抗値が所要の範囲内に入っていることが必要であるが、成長条件が同一であるにも拘らず基板によってエピタキシャル成長層のシート抵抗値が所要値からばらついて仕様値をはずれてしまうという問題を生じていた。
これに対して、使用する基板が同一仕様に基づいて作成されたものであっても、それらの表面の面方位にはばらつきがあり、この面方位のばらつきがシート抵抗値のばらつきとなって現れることに着目して、シート抵抗値を所要の範囲内に収めるために、基板のオフ角が所定の精度範囲内になるよう基板の選択を行うことが提案された（特許文献２）。
しかしながら、本発明者らは、表面欠陥の発生を抑制するために基板オフ角度を所定の量に設定した場合、欠陥自体の発生は抑えられるものの、薄膜半導体層の全体的な表面粗さが大きくなることを見出した。表面粗さが大きくなると、例えば受光素子では表面散乱が大きくなりデバイス特性が損なわれるため好ましくない。
また、本発明者らは、基板オフ角度の精度を所定量以下に抑えた場合であっても、個々の基板間のシート抵抗値のばらつきは抑えられるものの、各々の基板におけるシート抵抗の面内ばらつきが大きくなることを見出した。面内ばらつきが大きくなると歩留まりが悪化するため製造上好ましくない。
本発明の目的は、薄膜半導体層の全体的な表面粗さを小さくし、かつ各々の基板におけるシート抵抗の面内ばらつきを小さくすることができる化合物半導体エピタキシャル基板の製造方法を提供することにある。
本発明の目的は、薄膜半導体層の全体的な表面粗さを小さくし、かつ各々の基板におけるシート抵抗の面内ばらつきを小さくすることができる化合物半導体エピタキシャル基板の製造方法を提供することにある。
本発明者は、上記課題を解決すべく検討を重ねた結果、基板オフ角度と薄膜半導体層の表面粗さとの間、および基板オフ角度と薄膜半導体層のシート抵抗面内ばらつきとの間に一定の相関があることを見出した。さらに上記相関に基づいて基板オフ角度を適切に設定することにより、薄膜半導体層の表面粗さおよびシート抵抗面内ばらつきを同時に所要量以下とすることができることを見出し、本発明を完成した。
すなわち本発明は、〔１〕化合物半導体単結晶基板上へ薄膜半導体層をエピタキシャル成長して、化合物半導体エピタキシャル基板を製造する方法であって、半導体単結晶基板のオフ角度を変えた所定数の半導体単結晶基板の上に、薄膜半導体層を成長させて、該薄膜半導体層の表面粗さを測定し、該半導体単結晶基板のオフ角度と該薄膜半導体層の表面粗さとの相関を調べ、かつ半導体単結晶基板のオフ角度を変えた所定数の半導体単結晶基板の上に、薄膜半導体層を成長させて、該薄膜半導体層のシート抵抗の面内ばらつきを測定し、該半導体単結晶基板のオフ角度と該薄膜半導体層のシート抵抗の面内ばらつきとの相関を調べ、化合物半導体エピタキシャル基板を製造する際に、薄膜半導体層の所要値以下の表面粗さと薄膜半導体層のシート抵抗の所要値以下の面内ばらつきとを得るために、前記の半導体単結晶基板のオフ角度と該薄膜半導体層の表面粗さとの相関と半導体単結晶基板のオフ角度と該薄膜半導体層のシート抵抗の面内ばらつきとの相関から、用いる化合物半導体エピタキシャル基板のオフ角の値を求めて、該オフ角を有する化合物半導体エピタキシャル基板を選択して、その上に、薄膜半導体層をエピタキシャル成長することを特徴とする化合物半導体エピタキシャル基板の製造方法に係るものである。
また、本発明は、〔２〕薄膜半導体層をエピタキシャル成長するための化合物半導体単結晶基板であって、半導体単結晶基板のオフ角度を変えた所定数の半導体単結晶基板の上に、薄膜半導体層を成長させて、該薄膜半導体層の表面粗さを測定し、該半導体単結晶基板のオフ角度と該薄膜半導体層の表面粗さとの相関を調べ、かつ半導体単結晶基板のオフ角度を変えた所定数の半導体単結晶基板の上に、薄膜半導体層を成長させて、該薄膜半導体層のシート抵抗の面内ばらつきを測定し、該半導体単結晶基板のオフ角度と該薄膜半導体層のシート抵抗の面内ばらつきとの相関を調べ、化合物半導体エピタキシャル基板を製造する際に、薄膜半導体層の所要値以下の表面粗さと薄膜半導体層のシート抵抗の所要値以下の面内ばらつきとを得るために、前記の半導体単結晶基板のオフ角度と該薄膜半導体層の表面粗さとの相関と半導体単結晶基板のオフ角度と該薄膜半導体層のシート抵抗の面内ばらつきとの相関から、用いる化合物半導体エピタキシャル基板のオフ角の値を求めて、該オフ角を有する化合物半導体エピタキシャル基板を選択して得られる化合物半導体単結晶基板に係るものである。
本発明によれば、化合物半導体単結晶基板上にエピタキシャル成長された薄膜半導体層の表面粗さを所定値以下に抑えつつ、シート抵抗面内ばらつきが所定値以下とすることができる。従って、表面状態が良好でかつ面内均一性も充分良いエピタキシャル基板を得ることができる。
本発明の化合物半導体エピタキシャル基板の製造方法は、化合物半導体単結晶基板上へ薄膜半導体層をエピタキシャル成長して、化合物半導体エピタキシャル基板を製造する方法であって、半導体単結晶基板のオフ角度を変えた所定数の半導体単結晶基板の上に、薄膜半導体層を成長させて、該薄膜半導体層の表面粗さを測定し、該半導体単結晶基板のオフ角度と該薄膜半導体層の表面粗さとの相関を調べ、かつ半導体単結晶基板のオフ角度を変えた所定数の半導体単結晶基板の上に、薄膜半導体層を成長させて、該薄膜半導体層のシート抵抗の面内ばらつきを測定し、該半導体単結晶基板のオフ角度と該薄膜半導体層のシート抵抗の面内ばらつきとの相関を調べ、化合物半導体エピタキシャル基板を製造する際に、薄膜半導体層の所要値以下の表面粗さと薄膜半導体層のシート抵抗の所要値以下の面内ばらつきとを得るために、前記の半導体単結晶基板のオフ角度と該薄膜半導体層の表面粗さとの相関と半導体単結晶基板のオフ角度と該薄膜半導体層のシート抵抗の面内ばらつきとの相関から、用いる化合物半導体エピタキシャル基板のオフ角の値を求めて、該オフ角を有する化合物半導体エピタキシャル基板を選択して、その上に、薄膜半導体層をエピタキシャル成長することを特徴とするものである。
本発明における化合物半導体単結晶基板としては、ＩｎＰ、ＧａＡｓ、ＧａＰが挙げられ、ＩｎＰが好ましい。
該化合物半導体単結晶基板上にエピタキシャル成長させる薄膜半導体層としては、化合物半導体単結晶基板に格子整合するものが好ましい。化合物半導体単結晶基板がＩｎＰの場合には、ＩｎＰ、ＩｎＧａＡｓ、ＩｎＡｌＡｓなどが挙げられる。
該化合物半導体単結晶基板上にエピタキシャル成長させる薄膜半導体層としては、化合物半導体単結晶基板に格子整合するものが好ましい。化合物半導体単結晶基板がＩｎＰの場合には、ＩｎＰ、ＩｎＧａＡｓ、ＩｎＡｌＡｓなどが挙げられる。
本発明におけるエピタキシャル成長の方法として、有機金属気相成長法（ＭＯＶＰＥ法）や分子線エピタキシー法（ＭＢＥ法）などが挙げられる。
本発明の製造方法において、半導体単結晶基板のオフ角度を変えた所定数の半導体単結晶基板の上に、薄膜半導体層を成長させる。
本発明の製造方法において、半導体単結晶基板のオフ角度を変えた所定数の半導体単結晶基板の上に、薄膜半導体層を成長させる。
薄膜半導体層の成長温度は、５５０℃以上６５０℃以下の範囲が好ましい。成長温度が５５０℃以上であれば、表面粗さがより小さく、成長温度が６５０℃以下であれば、シート抵抗の面内ばらつきがより小さいので好ましい。
薄膜半導体層の成長速度は、０．５μｍ／ｈ以上１μｍ／ｈ以下の範囲が好ましい。成長速度が０．５μｍ／ｈ以上であれば、スループットがより充分であり、成長速度が１μｍ／ｈ以下であれば、表面欠陥密度がより小さくなるので好ましい。
化合物半導体単結晶基板として、ＩｎＰ基板を用いる場合、ＩｎＰ基板１のオフ角度は通常０．０９°以上０．１５°以下であり、好ましくは０．１０°以上０．１４°以下である。オフ角度が０．０９°以上であれば、薄膜半導体層のシート抵抗面面内ばらつきがより小さくなり、オフ角度が０．１５°以下であれば、表面粗さがより小さくなるので好ましい。
所定数としては、４以上１０以下が好ましい。４以上であれば、必要な相関を取ることができるので好ましく、１０以下であれば相関が充分取れるので、好ましい。
薄膜半導体層の表面粗さは、層表面に入射したレーザー光量に対する散乱光量の１００万分率値、いわゆるＨａｚｅ値を用いることができる。Ｈａｚｅ値は層表面の粗さや微小欠陥、微小な異物により変化するが、一般に層表面粗さが大きいほどＨａｚｅ値も大きい。なお、本発明の表面粗さの指標はＨａｚｅ値に限定されるものではなく、例えば原子間力顕微鏡（ＡＦＭ）により測定された表面粗さの値を用いることもできる。
これらの中では、簡便かつ迅速に測定可能であるＨａｚｅ値を用いることが好ましい。
これらの中では、簡便かつ迅速に測定可能であるＨａｚｅ値を用いることが好ましい。
本発明において、成長させた薄膜半導体層の表面粗さを測定し、該半導体単結晶基板のオフ角度と該薄膜半導体層の表面粗さとの相関を調べる。例えば、横軸に基板のオフ角度を取り、縦軸にＨａｚｅ値を取り、プロットする。
また、本発明において、上記と同様に、半導体単結晶基板のオフ角度を変えた所定数の半導体単結晶基板の上に、薄膜半導体層を成長させて、該薄膜半導体層のシート抵抗の面内ばらつきを測定し、該半導体単結晶基板のオフ角度と該薄膜半導体層のシート抵抗の面内ばらつきとの相関を調べる。例えば、横軸に基板のオフ角度を取り、縦軸に薄膜半導体層のシート抵抗の面内ばらつきを取り、プロットする。
なお、本発明の成長温度、成長速度またはオフ角度は、上記範囲に限定されるものではない。例えば諸般の事情により成長温度を上記範囲から外さざるを得ない場合でも、その成長温度にて基板オフ角度と薄膜半導体層の表面粗さ、および基板オフ角度と薄膜半導体層のシート抵抗面内ばらつきの相関を測定することにより、表面粗さおよびシート抵抗面内ばらつきを所定値以下に抑えるための基板オフ角度を見出すことができる。
上記において、本発明の実施の形態について説明を行なったが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の範囲はこれらの実施の形態に限定されない。本発明の範囲は、特許請求の範囲によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内でのすべての変更を含むものである。
上記において、本発明の実施の形態について説明を行なったが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の範囲はこれらの実施の形態に限定されない。本発明の範囲は、特許請求の範囲によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内でのすべての変更を含むものである。
以下実施例により本発明を詳しく説明するが、本発明はこれらに限定されるものではない。
図１に、本発明に係る化合物半導体エピタキシャル基板の一例の断面図を示す。
化合物半導体結晶基板として、表面の面方位が＜１００＞方向から０．０８°、０．１０°、０．１３６°、０．１６８°だけ傾斜したオフ角度を有する計４つのＩｎＰ基板（図１の１）を用いた。
上記４つの基板上に、薄膜半導体層として、ｎ−Ｉｎ0.53Ｇａ0.47Ａｓ層（図１の２）、ｉ−Ｉｎ0.53Ｇａ0.47Ａｓ層（図１の３）、ｐ−Ｉｎ0.53Ｇａ0.47Ａｓ層（図１の４）を合計４μｍの厚みにエピタキシャル成長した。成長方法としてはＭＯＣＶＤ法を用いた。原料として、トリメチルインジウム（ＴＭＩ）、トリメチルガリウム（ＴＭＧ）、アルシン（ＡｓＨ3）を用い、炉圧力を８．５ｋＰａ、成長温度を５５０〜６５０℃、成長速度を０．５〜１μｍ／ｈで成長させた。
図１に、本発明に係る化合物半導体エピタキシャル基板の一例の断面図を示す。
化合物半導体結晶基板として、表面の面方位が＜１００＞方向から０．０８°、０．１０°、０．１３６°、０．１６８°だけ傾斜したオフ角度を有する計４つのＩｎＰ基板（図１の１）を用いた。
上記４つの基板上に、薄膜半導体層として、ｎ−Ｉｎ0.53Ｇａ0.47Ａｓ層（図１の２）、ｉ−Ｉｎ0.53Ｇａ0.47Ａｓ層（図１の３）、ｐ−Ｉｎ0.53Ｇａ0.47Ａｓ層（図１の４）を合計４μｍの厚みにエピタキシャル成長した。成長方法としてはＭＯＣＶＤ法を用いた。原料として、トリメチルインジウム（ＴＭＩ）、トリメチルガリウム（ＴＭＧ）、アルシン（ＡｓＨ3）を用い、炉圧力を８．５ｋＰａ、成長温度を５５０〜６５０℃、成長速度を０．５〜１μｍ／ｈで成長させた。
上記のようにしてエピタキシャル成長された薄膜半導体層について、シート抵抗および表面粗さを測定した。
シート抵抗はＬＥＨＩＧＨＴＯＮ製シート抵抗測定装置ＬＥＩ−１５１０Ｂにより、非接触の渦電流方式にて測定した。
表面粗さとしては、ＫＬＡ−Ｔｅｎｃｏｒ製表面評価装置Ｓｕｒｆｓｃａｎ６２２０によりＨａｚｅ値を測定した。Ｈａｚｅ値が小さいほど表面粗さは小さい。
シート抵抗はＬＥＨＩＧＨＴＯＮ製シート抵抗測定装置ＬＥＩ−１５１０Ｂにより、非接触の渦電流方式にて測定した。
表面粗さとしては、ＫＬＡ−Ｔｅｎｃｏｒ製表面評価装置Ｓｕｒｆｓｃａｎ６２２０によりＨａｚｅ値を測定した。Ｈａｚｅ値が小さいほど表面粗さは小さい。
この測定結果を図２に示す。
図２において、横軸は、基板オフ角度（°）、図中の記号●はシート抵抗面内ばらつき（％）（縦軸左側）、図中の記号△はＨａｚｅ値（ｐｐｍ）（縦軸右側）である。ここで、シート抵抗面内ばらつきは、以下の式により算出した。
シート抵抗面内ばらつき＝（シート抵抗の面内標準偏差）／（シート抵抗の面内平均値）×１００（％）
図２において、横軸は、基板オフ角度（°）、図中の記号●はシート抵抗面内ばらつき（％）（縦軸左側）、図中の記号△はＨａｚｅ値（ｐｐｍ）（縦軸右側）である。ここで、シート抵抗面内ばらつきは、以下の式により算出した。
シート抵抗面内ばらつき＝（シート抵抗の面内標準偏差）／（シート抵抗の面内平均値）×１００（％）
図２に示した測定結果によれば、基板オフ角度が大きくなるにつれて、シート抵抗の面内ばらつきは小さくなる一方、Ｈａｚｅ値すなわち表面粗さは大きくなる。
これらの相関関係に基づいて、シート抵抗面内ばらつきおよび表面粗さを所要値以下に抑えるための、基板オフ角度の範囲を決定することが可能となる。
上記実施例においては、シート抵抗面内ばらつき２．９％以下かつＨａｚｅ値２２０ｐｐｍ以下を満たす薄膜半導体層を得るためには、基板オフ角度を０．１０°以上０．１３６°以下の範囲内に設定すればよいことがわかる。
これらの相関関係に基づいて、シート抵抗面内ばらつきおよび表面粗さを所要値以下に抑えるための、基板オフ角度の範囲を決定することが可能となる。
上記実施例においては、シート抵抗面内ばらつき２．９％以下かつＨａｚｅ値２２０ｐｐｍ以下を満たす薄膜半導体層を得るためには、基板オフ角度を０．１０°以上０．１３６°以下の範囲内に設定すればよいことがわかる。
上記実施例では、基板としてＩｎＰ基板を用いた場合の一例について説明したが、本発明は基板がＧａＡｓの場合またはその他の化合物半導体結晶基板の場合においても同様に適用して同様の効果を得ることができる。すなわち、基板上に薄膜半導体層をエピタキシャル成長させる際、薄膜半導体層の表面粗さおよびシート抵抗面内ばらつきとオフ角の相関に基づいて適切に基板オフ角度を選択することにより、表面状態が良好でかつ面内均一性に優れた薄膜半導体層を成長させることができる。
１・・・ＩｎＰ基板
２・・・ｎ−ＩｎＧａＡｓ層
３・・・ｉ−ＩｎＧａＡｓ層
４・・・ｐ−ＩｎＧａＡｓ層
２・・・ｎ−ＩｎＧａＡｓ層
３・・・ｉ−ＩｎＧａＡｓ層
４・・・ｐ−ＩｎＧａＡｓ層
Claims (9)
- 化合物半導体単結晶基板上へ薄膜半導体層をエピタキシャル成長して、化合物半導体エピタキシャル基板を製造する方法であって、半導体単結晶基板のオフ角度を変えた所定数の半導体単結晶基板の上に、薄膜半導体層を成長させて、該薄膜半導体層の表面粗さを測定し、該半導体単結晶基板のオフ角度と該薄膜半導体層の表面粗さとの相関を調べ、かつ半導体単結晶基板のオフ角度を変えた所定数の半導体単結晶基板の上に、薄膜半導体層を成長させて、該薄膜半導体層のシート抵抗の面内ばらつきを測定し、該半導体単結晶基板のオフ角度と該薄膜半導体層のシート抵抗の面内ばらつきとの相関を調べ、化合物半導体エピタキシャル基板を製造する際に、薄膜半導体層の所要値以下の表面粗さと薄膜半導体層のシート抵抗の所要値以下の面内ばらつきとを得るために、前記の半導体単結晶基板のオフ角度と該薄膜半導体層の表面粗さとの相関と半導体単結晶基板のオフ角度と該薄膜半導体層のシート抵抗の面内ばらつきとの相関から、用いる化合物半導体エピタキシャル基板のオフ角の値を求めて、該オフ角を有する化合物半導体エピタキシャル基板を選択して、その上に、薄膜半導体層をエピタキシャル成長することを特徴とする化合物半導体エピタキシャル基板の製造方法。
- 薄膜半導体層の成長温度が５５０℃以上６５０℃以下であり、かつ成長速度が０．５μｍ／ｈ以上１μｍ／ｈ以下であり、かつ（１００）面からの基板オフ角度が０．０９°以上０．１５°以下であることを特徴とする請求項１に記載の製造方法。
- 化合物半導体単結晶基板がＩｎＰであることを特徴とする請求項１または２に記載の製造方法。
- 薄膜半導体層がＩｎＰに格子整合する材料よりなることを特徴とする請求項１〜３のいずれかに記載の製造方法。
- エピタキシャル成長方法として、有機金属気相成長法を用いることを特徴とする請求項１〜４のいずれかに記載の製造方法。
- 薄膜半導体層をエピタキシャル成長するための化合物半導体単結晶基板であって、半導体単結晶基板のオフ角度を変えた所定数の半導体単結晶基板の上に、薄膜半導体層を成長させて、該薄膜半導体層の表面粗さを測定し、該半導体単結晶基板のオフ角度と該薄膜半導体層の表面粗さとの相関を調べ、かつ半導体単結晶基板のオフ角度を変えた所定数の半導体単結晶基板の上に、薄膜半導体層を成長させて、該薄膜半導体層のシート抵抗の面内ばらつきを測定し、該半導体単結晶基板のオフ角度と該薄膜半導体層のシート抵抗の面内ばらつきとの相関を調べ、化合物半導体エピタキシャル基板を製造する際に、薄膜半導体層の所要値以下の表面粗さと薄膜半導体層のシート抵抗の所要値以下の面内ばらつきとを得るために、前記の半導体単結晶基板のオフ角度と該薄膜半導体層の表面粗さとの相関と半導体単結晶基板のオフ角度と該薄膜半導体層のシート抵抗の面内ばらつきとの相関から、用いる化合物半導体エピタキシャル基板のオフ角の値を求めて、該オフ角を有する化合物半導体エピタキシャル基板を選択して得られる化合物半導体単結晶基板。
- （１００）面からの基板オフ角度が０．０９°以上０．１５°以下であることを特徴とする請求項６記載の化合物半導体単結晶基板。
- 化合物半導体単結晶基板がＩｎＰであることを特徴とする請求項６または７に記載の化合物半導体単結晶基板。
- 薄膜半導体層がＩｎＰに格子整合する材料よりなることを特徴とする請求項８記載の化合物半導体エピタキシャル基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005377035A JP2007180270A (ja) | 2005-12-28 | 2005-12-28 | 化合物半導体エピタキシャル基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005377035A JP2007180270A (ja) | 2005-12-28 | 2005-12-28 | 化合物半導体エピタキシャル基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007180270A true JP2007180270A (ja) | 2007-07-12 |
Family
ID=38305162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005377035A Pending JP2007180270A (ja) | 2005-12-28 | 2005-12-28 | 化合物半導体エピタキシャル基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007180270A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190025709A (ko) * | 2016-08-10 | 2019-03-11 | 가부시키가이샤 사무코 | 에피택셜 실리콘 웨이퍼 및, 에피택셜 실리콘 웨이퍼의 제조 방법 |
| CN111952150A (zh) * | 2015-02-09 | 2020-11-17 | 住友电气工业株式会社 | 磷化铟衬底和制造磷化铟衬底的方法 |
-
2005
- 2005-12-28 JP JP2005377035A patent/JP2007180270A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111952150A (zh) * | 2015-02-09 | 2020-11-17 | 住友电气工业株式会社 | 磷化铟衬底和制造磷化铟衬底的方法 |
| CN111952150B (zh) * | 2015-02-09 | 2023-06-20 | 住友电气工业株式会社 | 磷化铟衬底和制造磷化铟衬底的方法 |
| KR20190025709A (ko) * | 2016-08-10 | 2019-03-11 | 가부시키가이샤 사무코 | 에피택셜 실리콘 웨이퍼 및, 에피택셜 실리콘 웨이퍼의 제조 방법 |
| KR102181277B1 (ko) | 2016-08-10 | 2020-11-20 | 가부시키가이샤 사무코 | 에피택셜 실리콘 웨이퍼의 제조 방법 |
| US11462409B2 (en) | 2016-08-10 | 2022-10-04 | Sumco Corporation | Epitaxial silicon wafer, and method for manufacturing epitaxial silicon wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7097920B2 (en) | Group III nitride based semiconductor substrate and process for manufacture thereof | |
| US9840790B2 (en) | Highly transparent aluminum nitride single crystalline layers and devices made therefrom | |
| US7253499B2 (en) | III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer | |
| Schwaiger et al. | Growth and coalescence behavior of semipolar (11̄22) GaN on pre‐structured r‐plane sapphire substrates | |
| US8975165B2 (en) | III-V semiconductor structures with diminished pit defects and methods for forming the same | |
| Liu et al. | Crystallographic tilt in GaN-on-Si (111) heterostructures grown by metal–organic chemical vapor deposition | |
| Berger et al. | In-situ growth monitoring of AlInN/AlGaN distributed Bragg reflectors for the UV-spectral range | |
| Sadler et al. | The effect of temperature and ammonia flux on the surface morphology and composition of InxAl1− xN epitaxial layers | |
| WO2000025353A1 (en) | Substrate comprising multilayered group iii-nitride semiconductor buffer | |
| US7791103B2 (en) | Group III nitride semiconductor substrate | |
| Berger et al. | Metalorganic chemical vapor phase epitaxy of narrow-band distributed Bragg reflectors realized by GaN: Ge modulation doping | |
| JPWO2005090650A1 (ja) | 化合物半導体基板 | |
| JP2007180270A (ja) | 化合物半導体エピタキシャル基板の製造方法 | |
| Li et al. | Evaluation of growth mode and optimization of growth parameters for GaAs epitaxy in V-shaped trenches on Si | |
| Hennig et al. | Freestanding 2-in GaN layers using lateral overgrowth with HVPE | |
| TWI505504B (zh) | Method for manufacturing epitaxial crystal substrate | |
| Zheng et al. | Epitaxial growth of three dimensionally structured III-V photonic crystal via hydride vapor phase epitaxy | |
| US20220393046A1 (en) | Optoelectronic device formed on a flexible substrate | |
| Hennig et al. | Self‐separation of thick two inch GaN layers grown by HVPE on sapphire using epitaxial lateral overgrowth with masks containing tungsten | |
| US20180286954A1 (en) | Group iii - nitride structure having successively reduced crystallographic dislocation density regions | |
| Loganathan et al. | The effect of growth temperature on structural quality of AlInGaN/AlN/GaN heterostructures grown by MOCVD | |
| Kobayashi et al. | Structural and optical properties of AlGaInN/GaN grown by MOVPE | |
| JP5859423B2 (ja) | 半導体エピタキシャル基板及び半導体センサ用基板の製造方法 | |
| Yolcu et al. | High-quality AlN growth: a detailed study on ammonia flow | |
| Kim et al. | Reduction in crystallographic tilting of lateral epitaxial overgrown GaN by removal of oxide mask |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD05 | Notification of revocation of power of attorney |
Effective date: 20080131 Free format text: JAPANESE INTERMEDIATE CODE: A7425 |
|
| RD05 | Notification of revocation of power of attorney |
Effective date: 20080515 Free format text: JAPANESE INTERMEDIATE CODE: A7425 |