DE3131991A1 - "zenerdiode und verfahren zu ihrer herstellung" - Google Patents

"zenerdiode und verfahren zu ihrer herstellung"

Info

Publication number
DE3131991A1
DE3131991A1 DE3131991A DE3131991A DE3131991A1 DE 3131991 A1 DE3131991 A1 DE 3131991A1 DE 3131991 A DE3131991 A DE 3131991A DE 3131991 A DE3131991 A DE 3131991A DE 3131991 A1 DE3131991 A1 DE 3131991A1
Authority
DE
Germany
Prior art keywords
window
area
junction
conductivity type
zener
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE3131991A
Other languages
English (en)
Other versions
DE3131991C2 (de
Inventor
Aubin Unico 6534 Nijmegen Wilkens
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3131991A1 publication Critical patent/DE3131991A1/de
Application granted granted Critical
Publication of DE3131991C2 publication Critical patent/DE3131991C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

kV. Philips' eioeiiOTpenfebifskin/Efnte^-":" 3131991
PHN 9825 y3 2-4-1981
"Zenerdiode und Verfahren zu ihrer Herstellung".
Die Erfindung bezieht sich auf eine Zener-diode
mit einem Halbleiterkörper mit einem ersten Halbleitergebiet von einem ersten Leitungstyp, das an eine Oberfläche des Körpers grenzt, einer schützenden Isolierschicht auf
der Oberfläche des genannten ersten Gebieten mit einem eiiun Teil der genannten Oberfläche freilegenden Fenster, e Liier epitaktischen Schicht von einem, zweiten entgegengesetzten Leitungstyp, die auf der genannten Oberfläche in dem genannten Fenster liegt, und einem Metalleiter, der auf der genannten eptaktischen Schicht angebracht ist. Weiterhin
bezieht sich die Erfindung auf ein Verfahren zur Herstellung einer derartigen Zenerdiode.
Die Erfindung bezieht sich insbesondere auf eine verbesserte Zenerdiode mit einem hohen Wirkungsgrad und
einer niedrigen Zenerdurchschlagspannung, z.B. in der Grössenordnung von einigen Volt bei einem Messstrom von 5 mA.
Zenerdi öden werden im allgemeinen als Spannungssteuerdioden, Spannungsbezugselemente -und Schwellwertspannungsanordnungen verwendet, die eine sehr genau bestimmte und reproduzierbare Zenerdurchschlagspannung aufweisen. Die Zenerdiode mit einer niedrigen Zenerdurchschlagspannung mit einer epitaktischen Schicht in einem Fenster der schützenden Isolierschicht ist in der französischen Patentschrift Nr. T.522.532 beschrieben. Die Vorteile dieser Diode sind
" folgende: Die epitaktische Schicht kann leicht einen idealen untiefen pn-übergang für den Zenereffekt mit einem sehr
steilen praktisch schrittweise verlaufenden Verunreinigungskonzentrationsgradienten über dem übergang bilden. Mit
einer bestimmten Dicke der epitaktischen Schicht kann ausseru dem vermieden werden, dass sich die elektrischen Eigenschaften des pn-Ubergangs, wie Kurzschluss durcli das N'iederschlagen eines Metalleiters, ändern oder verschlechtern. Wenn nämlich der Metalleiter, wie Silber, unmittelbar auf
PHN 9825 -j/(f 2-4-1981
einer Oberfläche eines Halbleitersubstrats über dem genannten untiefen pn-Ubergang ohne die epitaktische Schicht niedergeschlagen wird, dringt das Silber in das Halbleitersubstrat ein und zerstört den pn-Ubergang während eines Glasverbindungsvorgangs. Der selektive epitaktische Anwachsvorgang ermöglicht es, auf einfache "Weise eine Vielzahl von Dioden gleichzeitig auf demselben Halbleitersubstrat tier.uis te 1 Len.
Trotzdüui is L bei der Herstellung dieser bekannten /enerdioden der mittlere Wirkungsgrad der Dioden, die eine ge η ügende Zuverlässigkeit und eine sehr genau bestimmte und reproduzierbare Zenerdurchschlagspannung aufweisen, nicht immer -für eine Herstellung in einem industriellen Verfahren ausreichend und wirtschaftlich zu vertreten.
Die Erfindung hat die Aufgabe, Zenerdioden zu schaffen, die eine verbesserte Zuverlässigkeit bei einem hohen Wirkungsgrad aufweisen.
Dazu ist die Zenerdiode eingangs genannter Art nach der Erfindung dadurch gekennzeichnet, dass das erste Halbleitergebie-t ein Hauptgebiet wenigstens innerhalb des Fensters mit einer Verunreinigungskonzentrationsdichte enthält, die genügend gross ist, um einen pn-Ubergang für den Zenereffekt zu bilden, während sich entlang dee Randes des Fensters ein Teilgebiet vom zweiten Leitungstyp erstreckt, das wenigstens einen Teil des Hauptgebietes umgibt, wobei die Tiefe des genannten Teilgebietes grosser als die des genannten pn-Ubergangs von der Oberfläche des ersten Gebietes her ist. Ausserdem umfasst das Verfahren zur Herstellung einer Zenerdiode eingangs beschriebener Art nach der Erfindung die folgende Schritte:
Die Anbringung einer ersten schützenden Isolierschicht als erste Maske für die Dotierung mit einem ersten Kens for zur Bildung eines Hauptgebietes mit einer hohen Verunreinigungskonzentration;
°5 die Einführung einer Verunreinigung vom ersten
Leitungstyp in eine Zone des ersten Gebietes über das erste Fenster;
die Anbringung einer zweiten Maske für das selek-
PHN 9825 /'S, 2-Ί-1981
tive epitaktische Anwachsen, wobei die zweite Maske ein zweites Fenster aufweist, das grosser als das erste I-';nster ist, um einen Teil der Oberfläche des ersten Gebietes, einschliesslich der Zone, freizulegen; das Niederschlagen der epi i'aktischen Schicht auf der freigelegten Oberfläche über das zweite Fenster und dii> gleichzeitige Bildung eines pn-Ubergangs für den Zenereffekt in dem Hauptgebiet und einem Teilgebiet vom zweiten Leitunfjstyp entlang des Randes des zweiten Fensters, das das Hauptgebiet umgibt.
Der Erfindung liegt die Erkenntnis zugrunde, dass die epitaktische Schicht entlang des Randes des Fensters der schützenden Isolierschicht nicht stets auf kontrollierbare leise und genau in feinen Mustern, wie die Form des Fensters, definiert angewachsen ist.
Mit anderen Worten: Die epitaktische Schicht kann ein wenig von dem Rande des Fensters ab anwachsen. Dies könnte durch das Auftreten bestimmter örtlicher Fehler oder Krusten und durch einen Unterschied in Besetzung oder Adhäsion zwischen dem Halbleiterkörper und der schützenden Isolierschicht, oder durch das Vorzugswachstum von Silicium infolge der Kristalorientierung herbeigeführt werden. Tatsächlich können gewisse Teile einer Metallelektrode, wie eine niedergeschlagene Silberschicht, direkt mit dem ersten
" Halbleitergebiet in Kontakt stehen, sogar wenn die epitaktische Schicht etwas über die schützende Isolierschicht hinausragt.
Der direkte Kontakt zwischen der Metallelektrode und dem ersten Halbleitergebiet könnte die Wirkung des pn-Ubergangs beeinträchtigen und z.B. Leckstrom oder Kurzschluss herbeiführen. Um unerwünschte Beeinflussung des pn-Ubergangs zu verhindern, ist nach der Erfindung das Teilgebiet entlang des Randes des Fensters angebracht,das sich tiefer als der Pegel des Zener-pn-Ubergangs erstreckt, und ■** ist der Rand des pii-Ubergangs genügend weit von dem Rand des Fensters unter der schützenden Isolierschicht entfernt..
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt, und werden im folgenden näher be-
PHN 9825 XV, 2-4-1981
schrieben. Ks 'zeigen:
Fig. 1 einen schematisehen Querschnitt durch eine Zenerdiode nach der Erfindung,
Fig. 2 eine schematische Draufsicht auf die Diode nach Fig. 1,
Fig. 3 bis 5 schematische Querschnitte durch die Diode nach Fig. 1 in aufeinanderfolgenden Stufen der Herstellung,
Fig. 6 einen schematischen Querschnitt durch eine andere Ausführungsform der Diode nach der Erfindung, und
Fig. 7 und 8 schematische Querschnitte durch die Diode nach Fig. 6 in aufeinanderfolgenden Stufen der Herstellung.
Der Deutlichkeit halber sind die Figuren schematisch und nicht massstäblich gezeichnet, wobei die Abmessungen insbesondere in der Dickenrichtung übertrieben gross dargestellt sind.
Halbleitergebiete vom gleichen Leitungstyp sind in derselben Richtung schraffiert; entsprechende Teile sind in den Figuren im allgemeinen mit denselben Bezugsziffern bezeichnet.
Fig. 1 zeigt schematisch einen Querschnitt durch eine Zenerdiode nach der Erfindung. Die Diode enthält einen Halbleiterkörper 1 mit einem ersten Halbleitergebiet 2 von einem ersten Leitungstyp, im vorliegenden Beispiel vom n-Leitungstyp.
Das erste Gebiet 2 grenzt an eine Oberfläche 3 des Halbleiterkörpers 1, die mit schützenden Isolierschichten -+, 5 mit einem Fenster 6a versehen ist, das einen Teil der genannten Oberfläche freilegt. Eine epitaktische Schicht 7 von einem zweiten entgegengesetzten Leitungstyp, im vor-Liegenden Beispiel vom p-Leitungstyp, befindet sich auf der Oberfläche 3 über das genannte Fenster 6a. Auf der Oberseite der epitaktischen Schicht 7 ist eine Kontaktelektrode 8 angebracht.
Nach der Erfindung enthält das genannte erste Gebiet 2 weiter ein Hauptgebiet 11 wenigstens innerhalb des genannten Fensters 6a mit einer Verunreinigungskonzentra-
PHN 9825 j %- ;.>_n-l')HI
1 8 tion, die im vorliegenden Beispiel zwischen 5·10 und
19-3 '
5·10 cm liegt. Diese Konzentration ist genügend hoch, um einen untiefen pn-Ubergang 12 für den Zenereffekt zu bilden. Entlang des Randes des genannten Fensters ÖA ist ein Teilgebiet 13 vom zweiten Leitungstyp, im vorliegenden Beispiel vom p-Leitungstyp, angebracht, das das genannte Hauptgebiet 11 innerhalb des genannten Fensters 6a umgibt. Das Teilgebiet 13 erstreckt sich unter den schützenden Isolierschichten k, 5· Die Tiefe des genannten Teilgebietes 1.' ist grosser als die des genannten pn-Ubergangs 12 von der genannten Oberfläche 3 des ersten Gebietes 2 her. Infolge der lateralen Diffusion dieses tiefen Teiltf^bie tes Γι vom zweiten Leitungstyp besteht praktisch keine Gefahr, dass sich die elektrischen Eigenschaften des pn-Ubergangs ändern oder verschlechtern, z.B. dass Kurzschluss im Falle eines direkten Kontakts zwischen der Kontaktelektrode 7 und der Oberfläche des Halbleitergebietes 2 entsteht. Die Tiefe des genannten Teilgebietes 13 ist vorzugsweise mindestens zweimal grosser als die des genannten pn-Ubergangs 12 von der oberfläche 3 des genannten ersten Gebietes 2 her. Die Tiefe des genannten pn-Ubergangs 12 für den Zenereffekt ist z.B. etwa 50 nm und die Tiefe des genannten Teilgebietes 13 ist mindestens etwa 100 nm. Der Verunreinigungskonzentrationsgradient zu beiden Seiten des genannten pn-Ubergangs
,c 23 2h k
ia liegt zwischen 10 und 10 Atomen/ cm .
Die beschriebene Diode kann wie folgt hergi>stel 1 t werden (Siehe Fig. 2 bis 5)·
Es wird von einem Halbleitersubstrat aus einem mit Antimon dotierten η-leitenden Silicium mit einer Dicke zwischen 250 und 350 pm und einem spezifischen Widerstand von z.B. zwischen 8 und 16.10 Xl .cm ausgegangen. Im vorliegenden Beispiel wird das Halbleitersubstrat als das erste Halbleitergebiet 2 verwendet. Das erste Halbleitergebiet kann auch durch eine epitaktische Siliciumschicht gebildet
™ werden, die auf dem genannten Substrat in einer Dicke von z.B. 25 pm und mit einer η-Typ Verunrelnigungskonzenlratiuji
1 f\ T
van etwa 1.10 cm angewachsen ist.
Der Deut liolikol L halber IaL Ln <len Figuren nur
PHN 9825 ^ & 2-4-1981
ο ine einzig« Diode dargestellt, obgleich selbstverständlich eine VieLzahL von Dioden gleichzeitig auf einem Halbleitersubstrat 1 hergestellt werden können.
Auf der Oberfläche des ersten Gebietes 2 wird z.B. durch thermische Oxidation eine erste schützende Isolierschicht k aus Siliciumoxid als erste Maske für die Dotierung mit einer Dicke von etwa 0,5 um angebracht. Ein erstes Fenster 6b zur Bildung eines Hauptgebietes mit einer hohen Verunreinigungskonzentration wird dann durch einen Ätzvorgang in der genannten ersten Schutzschicht k in Muster gebracht, wobei'dieses Fenster z.B. ein quadratisches Fenster mit Seiten von etwa 250 pm ist (siehe Fig. 2 und 3)· Ein η-Typ Dotierungsmittel, z.B. Phosphor,.wird selektiv in eine Zone des ersten Gebietes 2 über das genannte erste Fenster 6B zur Bildung des Hauptgebietes eingeführt .
Das Hauptgebiet enthält eine Zone mit verhältnismassig niedrigem spezifischen Widerstand, die mit einer höheren Verunreinigungskonzentration vom ersten Leitungs-
-ι ο IQ T
typ, z.B. zwischen 5·10 und 5·10 Atomen/cm , als das umgebende Gebiet des ersten Halbleitergebietes 2 versehen ist.·Während des genannten Einführungsvorgangs des Dotierungsmittels vom n—Leitungstyp durch eine übliche thermische Diffusion kann eine sehr dünne Oxidschicht mit einer Dicke von etwa 0,05 um, die in der Figur nicht angegeben ist, auf der Oberfläche des ersten Fensters 6b anwachsen.
Eine andere schützende Isolierschicht 5 aus Siliciumnitrid, die als zweite Maske für das selektive epitaktische Anwachsen dient, wird auf der Oberfläche 3 des ersten Gebietes 2 niedergeschlagen.
Ein zweites Fenster 6a mit Seiten von etwa 3OO um, das grosser als das erste Fenster 6b ist, wird anschliessend angebracht, um einen Teil der Oberfläche 3 des ersten Gebietes 2, einschliesslich der Zone als Hauptgebiet 11, freizulegen. Das Hauptgebiet 11 ist praktisch symmetrisch innerhalb des vergrösserten zweiten Fensters 6a (siehe Draufsicht nach Fig. 2).
Die schützende Schicht braucht nicht notwendiger-
PHN 9825 Z^ Φ 2-4-1981
weise eine Doppelschicht k, 5 der beschriebenen Art zu sein. Die Schutzschicht muss als Maske für die Dotierung und als Maske für selektives epitaktisches Anwachsen dienen, ~o dass auch eine einzige Schicixt Anwendung finden kann. Die im vorliegenden Falle verwendete Doppelschicht wird jedoch bevorzugt, weil das Siliciumnitrid das Siliciumoxid vor Chlor beim epitaktischen Anwachsen schützt.
Unter Anwendung der schützenden Isolierschicht als Maske wird eine epitaktische Siliciumschicht 7 mir einer hohen Verunreinigungskonzentration an einem p-Typ Dotierungsmittel, wie Bor, selektiv auf der genannten freigelegten Oberfläche über das genannte zweite Fenster 6A niedergeschlagen. Dem epitaktischen Niederschlagvorgang folgt ein bekanntes epitaktisches Anwachsen aus der Dampfphase. Das Quellenmaterial für epitaktisches Anwachsen von Silicium kann eine Verbindung von Silicium, z.B. Trichlorsilan (SiHCl„), enthalten und dieses Quellenmaterial wird im gasförmigen Zustand in einen epitaktischen Anwaohsreakrur mit einem Trägergas, wie Wastser« f.oiTjj.-is (H.,) oder Argon*;·..!;? ^ Ar ^, einem Ätzgas, wie Chlorwasserstoff (HCl) zum ätzen der genannten freigelegten Oberfläche 3 und einem Dotierungsmaterial, z.B. Diboran (BpH,-), eingeführt, wobei dieses Dotierungsmaterial eine vorher bestimmte Verunreinigungskonzen-
20 — 3
tration von z.B. 2.10 cm aufweist. Da der epitaktische Anwachsreaktor auf eine Temperatur oberhalb der Zersetzungstemperatur von etwa 10500C während 2 bis 10 Minuten erhitzt wird, wird die epitaktische Siliciumschicht 7 auf der freigelegten Oberfläche in einer Dicke von etwa 3 um niedergeschlagen. Beim epitaktischen Anwachsen wird der pn-Ubergang für den Zenereffekt in dem Hauptgebiet gebildet.
Gleichzeitig wird ein Teilgebiet vom zwo i ten Le i t iin^s t yp , das das fluuptgobiet innerhalb ο±γη··η /,w< > i Loji- Kons lern <jA umgibt, gebildet, wobei sich dieses Teilgebiet tiefer in dem ersten Gebiet 2 wegen der niedrigeren Doti e rungskonzentra-
3^ tion des ersten Gebietes 2 erstreckt. Schliesslich wird durch Schleifen und Ätzen die Dicke des Halb Leiterkörpers auf etwa .100 - 150 μπι herabgesetzt. Der MetalLeiter 8 wird dann auf der epitaktischen Schicht 7 gebildet und die andere
PHN 9825 X"ηθ· 2-4-1981
Kontaktelektrode 9 kann auf der Hinterseite des Körpers 1 angebracht werden.
Der Halbleiterkörper wird danach in einzelne Dioden durch Kratzen und Brechen oder auf andere ¥eise unterteilt und diese Dioden können auf übliche Weise mit einer Umhüllung versehen werden.
Die Erfindung ist nicht auf das beschriebene Ausfürhungsbeispiel beschränkt. Wenn.z.B. eine epitaktische Siliciumschicht als erstes Halbleitergebiet verwendet wird, kann sich das Hauptgebiet erwünschtenfalls bis zu dem Halbleitersubstrat mit einer höheren Dotierungskonzentration erstrecken.
l'M.fj. O zeifjt eine andere Ausführungsform mit einem Halbleitersubstrat als dem ersten Halbleitergebiet mit hoher
15. Verunreinigungskonzentration ohne epitaktische Schicht als Ausgangskörper. Das genannte Hauptgebiet 11 mit einer Verunreinigungskonzentrationsdichte, die genügend gross ist, um den genannten pn—Übergang für den Zenereffekt zu bilden, wird durch das genannten hochdotierte Substrat ohne selektive Diffusion für das genannte Hauptgebiet gebildet.
Fig..7 und 8 zeigen die Herstellung der in Fig. dargestellten Diode in aufeinanderfolgenden Stufen der Herstellung. Ausgegangen wird von einem Halbleitersubstrat 2 aus n-Leitendem Silicium mit einer Dicke von 350 um und
19- — 3 einer Verunreinigungskonzentration von 2-5·10 cm , das als das erste Halbleitergebiete 2 verwendet wird. Auf dem genannten ersten Gebiet 2 wird durch thermische Oxidation eine schützende Isolierschicht k als Maske für die Dotierung, z.B. von Siliciumoxid, in einer Dicke von 0,5 μπι angebracht. Ein Fenster 6C wird in Form eines Ringes definiert. Das innere Gebiet dieses Ringes muss das Hauptgebiet werden. Ein Teilgebiet I3 vom p-Leitungstyp wird auf übliche Weise, z.B. durch Ionenimplantation oder thermische Diffusion, durch Einführung eines p-Typ Dotierungsmittels,
3^ z.B. Bor, in eine Zone des genannten ersten Gebietes über das genannte Fenster 6C erhalten. Die Tiefe des Teilgebietes 13 ist etwa 1000 μιπ (siehe Fig. 7)· Eine Maske mit einem Fenster 6A, das die Oberfläche des inneren Gebietes
PHN 9825 Ψ ή Α 2-4-1981
/H,
des genannten Rings freilegt, wird als Maske für das selektive epitaktische Anwachsen angebracht. Eine epitaktische Siliciumschicht 7 mit einer hohen Verunreinigungskonzentration an p-Typ Do tierungsrni fc te 1 , wie Bor, ζ. Π. .'J. K)'~ .-m , wird selektiv auf der freigelegten Ober F Lache in dem l>ored 1 ^ beschriebenen epitaktischen Anwaclisverfahren aus der Dampfphase in einer Dicke von 2 bis 3 um niedergeschlagen.
Beim epitaktischen Anwachsen wird von der Oberfläche des ersten Gebietes her ein sehr untiefer pn-TJbergang gebildet, der eine Tiefe von z.B. 50 nm aufweist, wobei der pn-übergang für den Zenereffekt ein sehr steiler
23 2k Verunreinigungskonzentrationsgradient von 10 - 10 .
/ K
Atomen/cm im Hauptgebiet wenigstens innerhalb des genannten Fensters 6A aufweist. Der genannte pn-Ubergang wird von dem genannten Teilgebiet umgeben und die Tiefe des genannt..·η Teilgebietes ist mindestens zweimal grosser als die des genannten pn-Ubergangs von der Oberfläche 3 her.
Das Anlegen von Kontaktelektroden 8 und 9 und die Unterteilung in einzelne Dioden werden auf die bereits im vorhergehenden Ausführungsbeispiel beschriebene Weise durchgeführt .
- 4L
Leerseite

Claims (1)

  1. PHN 9825 yo 2-4-1981
    PATENTANSPRÜCHE:
    \J Zenerdiode mit einem lia ! bl.o i l.erkörper mit e i nein
    "ersten Halbleitergebiet von einem ersten Leitungstyp,
    das an eine Oberfläche des Körpers grenzt, einer schützenden Isolierschicht auf der Oberfläche des genannten ersren Gebietes mit einem einen Teil der genannten Oberfläche
    freilegenden Fenster, einer epitaktischen Schicht von einem zweiten entgegengesetzten Leitungstyp, die sich auf der
    genannten Oberfläche in dem genannten Fenster befindet,
    und einem Metalleiter, der auf der genannt.-n epitaktischen Schicht angebracht ist, dadurch gekennzeichnet, dass ctas
    genannte erste Halbleitergebiet ein Hauptgebiet wenigstens innerhalb des genannten Fensters mit einer Verunreinigungskonzentrationsdichte, die genügend gross ist, um einen pnübergang für den Zenereffekt zu bilden, und ein Teilgebiet vom zweiten Leitungstyp entlang des Randes des genannten
    Fensters enthält, das wenigstens einen Teil des genannten
    Hauptgebietes zur Bildung des genannten pn-Ubergangs umgibt, und dass die Tiefe des genannten Teilgebietes grosser als die des genannten pn-Ubergangs von der Oberfläche des
    ersten Gebietes her ist.
    2. Zenerdiode nach Anspruch 1, dadurch gekennzeichnet, dass die Tiefe des genannten Teilgebietes mindestens
    zweimal grosser als die des genannten pn-Ubergangs von der Oberfläche des genannten ersten Gebietes her ist.
    3. Zenerdiode nach Anspruch 1 und %2, dadurch gekennzeichnet, dass die genannte Tiefe des genannten pn-Ubergangs für den Zenereffekt etwa 50 nm und die Tiefe des genannten Teilgebietes mindestens etwa 1OOO nm ist.
    k. Zenerdiode nach Ansprüchen 1 bis 3, dadurch ge-■ kennzeichnet, dass der Verunreinigungskonzentrationsgradient
    zu beiden Seiten des genannten pn-Ubergangs für den Zener-
    23 2k ik
    effekt zwischen 10 und 10 Atomen/cm liegt.
    5· Zenerdiode nach Anspruch 1, dadurch gekennzeich-
    PHN OH2.5 i/ j/ 2-4-1981
    net, dass das genannte Hauptgebiet eine Zone mit verhältnisraässig niedrigem spezifischen Widerstand enthält, die mit einer höheren Verunreinigungskonzentration vom genannten ersten Leitungstyp als das umgebende Gebiet des genannten ersten Halbleitergebietes versehen ist.
    6. Verfahren zur Herstellung einer Zenerdiode, die einen Halbleiterkörper mit einem ersten Halbleitergebiet von einem ersten Leitungstyp, das an eine Oberfläche des Körpers grenzt, einer schützenden Isolierschicht auf einer Oberfläche des genannten ersten Gebietes mit einem einen Teil der genannten Oberfläche freilegenden Fenster, einer epitaktis.chen Schicht vom zweiten entgegengesetzten Leitungstyp, die sich auf der genannten Oberfläche in dem genannten Fenster befindet, und einem auf der genannten epitaktischen Schicht angebrachten Metalleiter enthält, dadurch gekennzeichnet, dass auf der Oberfläche des HaIb-Leiterkörpers eine schützende Isolierschicht als erste Maske für die Dotierung mit einem ersten Fenster zur Bildung eines Hauptgebietes mit einer hohen Verunreinigungskonzentration angebracht wird, wobei eine Verunreinigung, vom ersten Leitungstyp in eine Zone des genannten ersten Gebietes über das genannten erste Fenster eingeführt wird; dass eine zweite Maske für das selektive epitaktische Anwachsen angebracht wird, wobei die genannten zweite Maske ein zweites Fensrer aufweist, das grosser als das genannte erste Fenster ist, um einen Teil der genannten Oberfläche des genannten ersten Gebietes, einschliesslich der genannten Zone, freizulegen, wobei die genannte epitaktische Schicht auf der genannten freigelegten Oberfläche über das genannte zweite Fenster niedergeschlagen wird, und gleichzeitig ein pn-übergang für den Zenereffekt in dem genannten Hauptgebiet und ein Teilgebiet vom zweiten Leitungstyp entlang des Randes des genannten zweiten Fensters, das das genannte
    Hauptgebiet umgibt, gebildet werden. 35
DE3131991A 1980-08-18 1981-08-13 "zenerdiode und verfahren zu ihrer herstellung" Granted DE3131991A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NLAANVRAGE8004651,A NL187942C (nl) 1980-08-18 1980-08-18 Zenerdiode en werkwijze ter vervaardiging daarvan.

Publications (2)

Publication Number Publication Date
DE3131991A1 true DE3131991A1 (de) 1982-04-29
DE3131991C2 DE3131991C2 (de) 1987-01-02

Family

ID=19835744

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3131991A Granted DE3131991A1 (de) 1980-08-18 1981-08-13 "zenerdiode und verfahren zu ihrer herstellung"

Country Status (7)

Country Link
US (1) US4429324A (de)
JP (1) JPS5771186A (de)
DE (1) DE3131991A1 (de)
FR (1) FR2488734B1 (de)
GB (1) GB2082386B (de)
IT (1) IT1139373B (de)
NL (1) NL187942C (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631562A (en) * 1985-05-31 1986-12-23 Rca Corporation Zener diode structure
US4651178A (en) * 1985-05-31 1987-03-17 Rca Corporation Dual inverse zener diode with buried junctions
JP2561104B2 (ja) * 1987-12-11 1996-12-04 富士通株式会社 半導体基板の湿式処理装置
JPH0642555B2 (ja) * 1989-06-20 1994-06-01 株式会社東芝 半導体装置
DE4130247A1 (de) * 1991-09-12 1993-03-18 Bosch Gmbh Robert Halbleiteranordnung und verfahren zu deren herstellung
DE69228046T2 (de) * 1991-12-16 1999-07-01 Koninkl Philips Electronics Nv Zener-Diode mit Bezugs- und Schutzdiode
US7166528B2 (en) 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
US7312128B2 (en) * 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
US7560352B2 (en) * 2004-12-01 2009-07-14 Applied Materials, Inc. Selective deposition
US7682940B2 (en) 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7674337B2 (en) * 2006-04-07 2010-03-09 Applied Materials, Inc. Gas manifolds for use during epitaxial film formation
DE112007001813T5 (de) * 2006-07-31 2009-07-09 Applied Materials, Inc., Santa Clara Verfahren zum Steuern der Morphologie während der Bildung einer epitaktischen Schicht
KR101160930B1 (ko) * 2006-07-31 2012-06-29 어플라이드 머티어리얼스, 인코포레이티드 카본-함유 실리콘 에피택셜 층을 형성하는 방법
CN108109912B (zh) 2012-09-27 2021-08-03 罗姆股份有限公司 片状二极管及其制造方法、电路组件以及电子设备
US10468402B1 (en) * 2018-07-25 2019-11-05 Semiconductor Components Industries, Llc Trench diode and method of forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1522532A (fr) * 1967-03-17 1968-04-26 Europ Des Semiconducteurs Soc Perfectionnements aux diodes zener
DE2133646A1 (de) * 1970-07-07 1972-01-13 Sescosem Soc Europ De Semi Con Zenerdiode
DE2608813B2 (de) * 1975-03-10 1978-11-23 Deutsche Itt Industries Gmbh, 7800 Freiburg Niedrigsperrende Zenerdiode
EP0018862A1 (de) * 1979-04-20 1980-11-12 Thomson-Csf Planare Avalanchediode mit Durchbruchspannung zwischen 4 und 8 Volt und Verfahren zur Herstellung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2026683B2 (de) * 1970-06-01 1973-11-08 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Zenerdiode
DE2207654B2 (de) * 1972-02-18 1974-02-14 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zum Herstellen einer Zenerdiode
JPS4999284A (de) * 1973-01-27 1974-09-19
JPS511586A (ja) * 1974-06-26 1976-01-08 Toyo Kogyo Co Kariugomutokinzokutono setsuchakuhoho

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1522532A (fr) * 1967-03-17 1968-04-26 Europ Des Semiconducteurs Soc Perfectionnements aux diodes zener
DE2133646A1 (de) * 1970-07-07 1972-01-13 Sescosem Soc Europ De Semi Con Zenerdiode
DE2608813B2 (de) * 1975-03-10 1978-11-23 Deutsche Itt Industries Gmbh, 7800 Freiburg Niedrigsperrende Zenerdiode
EP0018862A1 (de) * 1979-04-20 1980-11-12 Thomson-Csf Planare Avalanchediode mit Durchbruchspannung zwischen 4 und 8 Volt und Verfahren zur Herstellung

Also Published As

Publication number Publication date
US4429324A (en) 1984-01-31
IT8123532A0 (it) 1981-08-14
FR2488734A1 (fr) 1982-02-19
GB2082386B (en) 1984-08-15
JPS5771186A (en) 1982-05-01
IT1139373B (it) 1986-09-24
NL8004651A (nl) 1982-03-16
GB2082386A (en) 1982-03-03
DE3131991C2 (de) 1987-01-02
NL187942C (nl) 1992-02-17
FR2488734B1 (fr) 1986-08-29
NL187942B (nl) 1991-09-16

Similar Documents

Publication Publication Date Title
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
DE2841230C2 (de) Programmierbare Speicherzelle mit Halbleiterdioden
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE2823967C2 (de)
DE1439935A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3202608C2 (de)
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2711562A1 (de) Halbleiteranordnung und deren herstellung
DE68928087T2 (de) Substratsstruktur für zusammengesetztes Halbleiterbauelement
DE3131991A1 (de) &#34;zenerdiode und verfahren zu ihrer herstellung&#34;
DE1544329A1 (de) Verfahren zur Herstellung epitaxialer Schichten bestimmter Form
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2655341A1 (de) Halbleiteranordnung mit passivierter oberflaeche und verfahren zur herstellung dieser anordnung
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE1130932B (de) Verfahren zur Herstellung kleinflaechiger pn-UEbergaenge in Halbleiter-koerpern von einem Leitfaehigkeitstyp von Halbleiteranordnungen, z. B. Dioden oder Transistoren
DE2235185A1 (de) Monolithische integrierte schaltung
DE2643016A1 (de) Verfahren zur herstellung eines integrierten halbleiterkreises
DE2904480A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrem herstellen
DE2800363C2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
DE1644025A1 (de) Halbleiter-Anordnung mit diffundierten Zonenuebergaengen
DE2802048C2 (de)

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

8339 Ceased/non-payment of the annual fee