DE10219353B4 - Halbleiterbauelement mit zwei Halbleiterchips - Google Patents
Halbleiterbauelement mit zwei Halbleiterchips Download PDFInfo
- Publication number
- DE10219353B4 DE10219353B4 DE10219353A DE10219353A DE10219353B4 DE 10219353 B4 DE10219353 B4 DE 10219353B4 DE 10219353 A DE10219353 A DE 10219353A DE 10219353 A DE10219353 A DE 10219353A DE 10219353 B4 DE10219353 B4 DE 10219353B4
- Authority
- DE
- Germany
- Prior art keywords
- chip
- metallization
- regions
- chips
- areas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08123—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting directly to at least two bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01052—Tellurium [Te]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Automation & Control Theory (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Halbleiterbauelement
mit zwei Halbleiterchips (10, 20) und zusätzlicher Funktionsebene außerhalb
des Substrats der Hablleiterchips (10, 20), bei dem der erste Chip
(10) auf dem zweiten Chip (20) angeordnet ist und der erste und
der zweite Chip (10, 20) jeweils auf einer ihrer Hauptflächen (13,
23) erste bzw. zweite Metallisierungen (12, 22) aufweisen, die einander
zugewandt sind, wobei erste Bereiche der Metallisierungen (12, 22)
zur Herstellung einer elektrischen Verbindung zwischen dem ersten
und dem zweiten Chip (10, 20) vorgesehen sind und zweite Bereiche
der Metallisierungen (12, 22) als zusätzliche elektrische Funktionsebene
außerhalb
der Substrate des ersten und zweiten Chips (10, 20) vorgesehen sind,
dadurch gekennzeichnet, daß der
erste oder zweite Chip (10, 20) an den Stellen, an denen der gegenüber liegende
Chip (20, 10) zweite Bereiche der Metallisierung (12, 22) aufweist,
entweder keine Metallisierung oder ebenfalls zweite Bereiche der
Metallisierung (12, 22) aufweist, die keine Verbindung zu einer
elektrischen Schaltung des...
Description
- Die Erfindung betrifft ein Halbleiterbauelement mit zwei Halbleiterchips und zusätzlicher Funktionsebene außerhalb des Substrats der Hablleiterchips, bei dem der erste Chip auf dem zweiten Chip angeordnet ist und der erste und der zweite Chip jeweils auf einer ihrer Hauptflächen erste bzw. zweite Metallisierungen aufweisen, die einander zugewandt sind, wobei erste Bereiche der Metallisierungen zur Herstellung einer elektrischen Verbindung zwischen dem ersten und dem zweiten Chip vorgesehen sind und zweite Bereiche der Metallisierungen als zusätzliche elektrische Funktionsebene außerhalb der Substrate des ersten und zweiten Chips vorgesehen sind.
- Die Anordnung zweier Chips übereinander und deren elektrische Verbindung untereinander wird auch als "vertikale Schaltungsintegration" bezeichnet. Eine Möglichkeit, die elektrische Verbindung zwischen dem ersten und dem zweiten Chip herzustellen, ist die Verwendung von Bonddrähten. Bei diesem Verbindungsverfahren weist einer der beiden Chips eine wesentlich größere Grundfläche auf, als der andere. Jeder der beiden Chips weist auf seiner aktiven Hauptseite Bondpads auf, wobei diese bei dem größeren Chip beispielsweise in einem randseitigen Bereich gelegen sind, so daß der kleinere Chip in den nicht mit Bondpads versehenen Zentralbereich gesetzt werden kann. Schließlich wird die elektrische Verbindung durch Bonddrähte zwischen jeweiligen Bondpads hergestellt.
- Eine andere Möglichkeit besteht darin, Leitkleber oder Lötkugeln zur Herstellung der elektrischen Verbindung einzusetzen. In beiden Varianten sind die aktiven Hauptflächen des ersten und zweiten Chips einander zugewandt, so daß jeweilige Kontaktflächen einander gegenüber zum Liegen kommen. Dann werden Punktkontakte mittels des Leitklebers oder der Lotkugeln erzeugt. Scherkräfte aufgrund thermischer Spannungen können deshalb zu einer Beeinträchtigung des elektrischen Kontaktes führen.
- Der Durchmesser der Bondpads bzw. der Kontaktflächen liegt bei den bislang beschriebenen Varianten zwischen 70 bis 100 μm. Der Abstand zwischen zwei Bondpads bzw. externen Kontaktflächen liegt ebenfalls in der genannten Größenordnung.
- Das Vorsehen zusätzlicher elektrischer Funktionen bei einer elektrischen Verbindung mittels Bonddrähten, Leitkleber oder Lotkugeln erfordert umfangreiche Designänderungen bezüglich der Anordnung des ersten und zweiten Chips aufeinander, der elektrischen Verbindung einzelner Bondpads oder externer Kontaktflächen.
- Eine alternative Verbindungsmethode zur Herstellung einer elektrischen Verbindung zwischen dem ersten und dem zweiten Chip stellt das sogenannte "Diffusionslötverfahren" dar. Bei diesem werden der erste und der zweite Chip mit ihren aktiven Hauptflächen zueinander angeordnet. Auf einer jeweiligen aktiven Hauptfläche befindet sich eine erste bzw. zweite Metallisierung, die einander zugewandt sind. Die erste bzw. zweite Metallisierung kann in Form einer Kupfer-Schicht mit einer jeweiligen Dicke von 1 bis 5 μm ausgeführt sein. Zur Herstellung einer elektrischen Verbindung wird zwischen die erste und zweite Metallisierung eine zusätzliche dünne Lotschicht, z.B. aus Zinn, mit einer Dicke zwischen 0,5 und 3 μm eingebracht. Die Gesamtdicke aus der ersten bzw. zweiten Metallisierung und der dazwischen liegenden Lotschicht beträgt typischerweise weniger als 10 μm. Im Vergleich zu den eingangs genannten Verbindungsverfahren wird hier also eine zusätzliche dünne Metallebene geschaffen, die sich aufgrund ihrer geringen Dicke in einem Bereich von 1 μm strukturieren läßt.
- Aus dem Dokument
DE 101 24 774 A1 ist ein Halbleiterbauelement mit zumindest einem Halbleiterchip auf einem als Substrat dienenden Basischip bekannt. Der zumindest eine Halbleiterchip und der Basischip weisen Kontaktflächen aus Metall auf. Halbleiterchip und Basischip sind derart zueinander ausgerichtet, daß einander zugeordnete Kontaktflächen des zumindest einen Halbleiterchips und des Basischips einander zugewandt sind und die einander zugewandten Kontaktflächen elerktrisch leitend miteinander verbunden sind. - Die Aufgabe der vorliegenden Erfindung ist es, ein Halbleiterbauelement anzugeben, bei dem zusätzliche elektrische Funktionen auf einfachere Art und Weise realisiert werden können.
- Diese Aufgabe wird durch ein Halbleiterbauelement der eingangs genannten Art mit den Merkmalen des Anspruches 1 gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
- Das Halbleiterbauelement zeichnet sich dadurch aus, dass der erste oder zweite Chip an den Stellen, an denen der gegenüber liegende Chip zweite Bereiche der Metallisierung aufweist, entweder keine Metallisierung oder ebenfalls zweite Bereiche der Metallisierung aufweist, die keine Verbindung zu einer elektrischen Schaltung des ersten oder zweiten Chips haben, so daß die zweiten Bereiche eine elektrische Funktion für den Betrieb des gegenüber liegenden Chips übernehmen können.
- Die weitere Verdrahtungsebene befindet sich somit unmittelbar zwischen dem ersten und zweiten Chip. Zur Vermeidung von Kurzschlüssen kann deshalb auf einer der Hauptflächen der gegenüberliegenden Chips ein korrespondierendes „Fenster" freigelassen werden.
- Die Bezeichnung "zusätzliche elektrische Funktionsebenen außerhalb des ersten und zweiten Chips" ist so zu verstehen, daß die elektrische Funktionsebene nicht in dem Substrat des ersten oder zweiten Chips ausgebildet ist, sondern außerhalb davon. Dabei muß die zusätzliche elektrische Funktionsebene nicht primär zur elektrischen Verbindung des ersten und des zweiten Chips dienen, sondern sie kann eine von dem ersten und dem zweiten Chip unabhängige Struktur darstellen. Beispielsweise könnte es sich um eine passive Struktur handeln, die Spulen und Verzögerungsleitungen enthält.
- Das Bauelement nutzt also das eingangs beschriebene Diffusionslötverfahren zur Herstellung einer elektrischen Verbindung zwischen dem ersten und zweiten Chip. Darüber hinaus werden die vorhandenen Metallschichten neben der bloßen Herstellung der elektrischen sowie mechanischen Verbindung dazu hergenommen, weitere elektrische Funktionen zu übernehmen. Dies gestattet es, den Gesamtaufbau des Bauelementes besonders billig und mit hoher Funktionalität zu realisieren. Insbesondere ermöglicht das erfindungsgemäße Bauelement eine höhere Ausbeute an Chips pro Wafer, da aufgrund der Verbindungstechnologie die jeweiligen Grundflächen des ersten und zweiten Chips klein gehalten werden können. Weiterhin ermöglicht das erfindungsgemäße Bauelement die Einsparung einer oder mehrerer zusätzlichen Verdrahtungsebene und sorgt darüber hinaus für eine Abschirmung der Schaltungsebenen in dem ersten und zweiten Chip.
- Möglich wird diese weitere elektrische Funktionsebene dadurch, daß sich die bei einem Diffusionslötverfahren eingesetzten Metallschichten aufgrund ihrer geringen Dicke bis in einen Bereich von 1 μm strukturieren lassen. Begrenzt wird die Strukturierungsfeinheit dabei lediglich durch die Wahl der Lithographie, durch die Justagegenauigkeit des Werkzeuges, welches den ersten und zweiten Chip übereinander anordnet, sowie durch Lotauspressungen. Mit einer üblichen Proximity-Lithographie lassen sich Strukturen von bis zu 3 bis 5 μm auflösen. Die ebenfalls häufig verwendete Kontakt-Lithographie ermöglicht sogar Strukturen von bis zu 1 bis 2 μm. Nimmt man eine höhere Justagezeit zur Positionierung des ersten und zweiten Chips übereinander in Kauf, so ist auch hier eine Genauigkeit von 1 μm erreichbar. Die Lotauspressungen im Bereich von 1 bis 2 μm sind prinzipiell unvermeidlich, lassen sich jedoch durch die Anwendung weiterer Maßnahmen vermeiden. Beispielsweise können die mit einem Lot beschichteten ersten und zweiten Metallisierungen um 1 bis 5 μ größer ausgeführt werden als das darauf aufzubringende Lot. Die Lotauspressungen werden hierdurch zwar aufgefangen, allerdings wird ein geringerer Grad an Strukturierungsfeinheit erreicht.
- Zweckmäßigerweise sind die erste und/oder zweite Metallisierung über Kontaktmaterialelemente mit in einer obersten Metallisierungslage gelegenen Kontaktpads verbunden. Die oberste Metallisierungslage befindet sich innerhalb des Substrates eines jeweiligen Chips. Sie stellt die der aktiven Hauptfläche am nächsten gelegene Schaltungsebene dar, wobei die aktive Hauptfläche eine Hauptseite eines Chips darstellt. Im Gegensatz zu konventionellen Anordnungen, bei denen die Kontaktpads in der obersten Metallisierungslage, also im „Inneren" des Chips gelegen und direkt, z.B. über Bonddrähte oder Lotkugeln kontaktierbar sind, ist die erste und/oder zweite Metallisierung unmittelbar auf der jeweiligen Hauptfläche des ersten bzw. zweiten Chips gelegen.
- Die elektrisch miteinander verbundenen Kontaktpads müssen im Gegensatz zu konventionellen Anordnungen nicht unmittelbar gegenüber gelegen sein.
- Die zusätzliche elektrische Funktionsebene außerhalb des ersten und zweiten Chips stellt folglich eine zusätzliche Metallschicht als weitere Verdrahtungsebene bereit.
- In einer weiteren Ausgestaltung der Erfindung kann der erste Chip unterschiedliche Größen aufweisen, wobei er kleiner, gleich groß oder größer wie der zweite Chip sein darf. Der zweite Chip weist zumindest außerhalb eines Überlappungsbereiches, der zwischen dem kleinsten ersten Chip und der Hauptfläche des zweiten Chips gebildet ist, zweite Bereiche der zweiten Metallisierung auf. Die außerhalb des Überlappungsbereiches gelegenen zweiten Bereiche der zweiten Metallisierung können vorteilhafterweise als Codierung verwendet werden.
- Bevorzugt ist es, wenn die zweiten Bereiche der zweiten Metallisierung bei Anordnung eines größeren ersten Chips auf dem zweiten Chip durch die erste Metallisierung des ersten Chips kontaktierbar sind. Die zweiten Bereiche der zweiten Metallisierung bestehen somit vorzugsweise aus zwei Metallflächen, die zunächst keine elektrische Verbindung zueinander aufweisen. Liegen diese beiden Metallflächen außerhalb des Überlappungsbereiches zwischen ersten und zweiten Chip, so bleibt die Verbindung geöffnet. Die Anordnung eines größeren ersten Chips auf dem zweiten Chip kann jedoch eine Verbindung der beiden Metallflächen zur Folge haben, wodurch der zweite Chip eine Information über die Größe oder den Typ des ersten Chips erhält.
- Die zweiten Bereiche der zweiten Metallisierung können in einer anderen Ausgestaltung auch nach Anordnung des ersten Chips auf dem zweiten Chip durch Auftrennen oder Verbinden von Leiterzügen bzw. Metallflächen, die Teil der zweiten Bereiche sind, eine Codierung ermöglichen. Die zweiten Bereiche müssen dann außerhalb des Überlappungsbereiches zwischen dem ersten und zweiten Chip gelegen sein. Die elektrische Verbindung von Leiterzügen in den zweiten Bereichen kann durch nachträglich aufgebrachtes leitendes Material, z.B. einem Lot oder Leitkleber kontaktiert werden. Eine Auftrennung der elektrischen Verbindung zweier Leiterzüge könnte beispielsweise mittels eines Lasers erfolgen.
- Vorzugsweise umfassen die zweiten Bereiche der ersten und/oder zweiten Metallisierungen Prüfpads, die innerhalb des Überlappungsbereiches des ersten und zweiten Chips gelegen sind. Solange der erste und zweite Chip noch nicht miteinander verbunden sind, sind die Prüfpads ungehindert zugänglich. Nach dem Zusammenfügen des ersten und zweiten Chips ist ein Zugang hingegen nicht mehr möglich, da die Prüfpads dann innerhalb des Überlappungsbereiches des ersten und zweiten Chips gelegen sind.
- Vorzugsweise werden die Prüfpads auf dem ersten oder zweiten Chip nach Anordnung des ersten Chips auf dem zweiten Chip in mechanischen Kontakt mit zweiten Bereichen der Metallisierung des gegenüberliegenden Chips gebracht. Entsprechend der Vorgehensweise zur Herstellung einer elektrischen Verbindung werden die Prüfpads über eine Lotschicht mit einer Metallisierung auf dem gegenüberliegenden Chip verbunden. Die Metallisierung auf dem gegenüberliegenden Chip weist in diesem Fall vorzugsweise keine elektrische Funktion auf. Dieses Vor gehen erlaubt eine stabile mechanische Verbindung zwischen dem ersten und zweiten Chip, ohne die Verwendung eines weiteren Verbindungsmittels, wie z.B. einem Kleber.
- Dementsprechend dienen alle sich unmittelbar gegenüberliegenden zweiten Bereiche der ersten und zweiten Metallisierung auch zur mechanischen Befestigung des ersten und zweiten Chips. Die zweiten Bereiche sollten deshalb falls möglich flächig in dem Überlappungsbereich zwischen dem ersten und zweiten Chip ausgeführt sein.
- Vorzugsweise sind die sich gegenüberliegenden, zur mechanischen Befestigung dienenden zweiten Bereiche in Form eines die ersten Bereiche der ersten und zweiten Metallisierung umgebenden Ringes ausgebildet. Dadurch werden die im Inneren des Ringes liegenden ersten Bereiche der Metallisierungen hermetisch verschlossen und vor Korrosion durch Feuchtigkeit geschützt. Die Korrosionsfestigkeit der Oberflächen kann darüber hinaus durch nachträgliches Tauchvergolden des Bauelementes verbessert werden.
- Die Erfindung wird anhand der nachfolgenden Figuren näher beschrieben. Es zeigen:
-
1 ein Bauelement im Querschnitt vor dem Verbinden eines ersten und zweiten Chips über ein Diffusionslötverfahren, -
2a die Draufsicht auf einen zweiten Chip, bei dem Teile der Metallisierung als weitere Verdrahtungsebene genutzt werden, -
2b eine Schnittansicht der Anordnung aus2a , -
3a ein Ausführungsbeispiel, bei dem zweite Bereiche der Metallisierung für eine Codierung vorgesehen sind, -
3b eine Schnittansicht der Anordnung aus3a , -
4 ein weiteres Ausführungsbeispiel, bei dem die zweiten Bereiche der Metallisierung als Codierung vorgesehen sind, -
5 ein Querschnitt durch das Bauelement, bei dem die zweiten Bereiche der Metallisierung als Bondpads ausgeführt sind, -
6 einen Querschnitt durch das Bauelement, bei dem die zweiten Bereiche jeweiliger Metallisierungen als Prüfpads ausgeführt sind, -
7a , b jeweils einen Querschnitt durch das Bauelement, bei dem die zweiten Bereiche jeweiliger Metallisierungen als Streifenleitung ausgebildet sind, und -
8 eine Draufsicht auf das Bauelement, bei dem die zweiten Bereiche der Metallisierung als geschlossener Ring ausgebildet sind. -
1 zeigt im Querschnitt ein Bauelement vor dem Verbinden eines ersten Chips10 mit einem zweiten Chip20 über ein Diffusionslötverfahren. Der erste Chip10 und der zweite Chip20 weisen jeweils auf ihrer aktiven Hauptfläche13 bzw.23 beispielhaft ein Kontaktpad11 bzw.21 auf, das jeweils in der obersten Metallage der Chips10 ,20 gelegen ist. - Der erste Chip
10 weist auf seiner aktiven Hauptfläche13 eine erste Metallisierung12 auf. Die Metallisierung12 ist in von einander elektrisch getrennte Bereiche aufgeteilt. In der Figur ist einer dieser Bereiche über ein als Durchkontaktierung14 bezeichnetes Kontaktmaterialelement mit dem Kontaktpad11 elektrisch verbunden. Wesentliches Kennzeichen des Diffusionslötverfahrens ist es, daß ein mit dem Kontaktpad11 verbundener Bereich der ersten Metallisierung12 eine wesentlich größere Fläche aufweist. - In entsprechender Weise ist auf der aktiven Hauptfläche
23 des zweiten Chips20 eine zweite Metallisierung22 ausgebildet. Diese ist ebenfalls in elektrisch voneinander getrennte Bereiche unterteilt. In der Figur ist einer dieser Bereiche über eine Durchkontaktierung24 mit dem Kontaktpad21 verbunden. - Diejenigen Bereiche der ersten und zweiten Metallisierung
12 ,22 , die eine elektrische Verbindung zu Bondpads11 ,21 aufweisen und später elektrisch miteinander verbunden werden sollen, werden nachfolgend als erste Bereiche der jeweiligen Metallisierung bezeichnet. - Die erste und zweite Metallisierung
12 ,22 bestehen üblicherweise aus Kupfer und weisen jeweils eine Dicke von ca. 1 bis 5 μm auf. Auf eine der Metallisierungen12 oder22 wird eine weitere Metallschicht30 aufgebracht, die beispielsweise aus Zinn besteht und eine Dicke zwischen 0,5 und 3 μm aufweist. - Normalerweise sind die in der ersten und zweiten Metallisierung
12 ,22 ausgebildeten Bereiche gleich ausgestaltet, so daß diese beim Justieren des ersten Chips10 über dem zweiten Chip20 einander zugeordnet sind. Hierdurch ergibt sich eine großflächige Verbindungsebene, wodurch der erste und der zweite Chip10 ,20 stabil miteinander verbunden sind. - Während bei den aus dem Stand der Technik bekannten Anordnungen die Metallisierungen lediglich zur Herstellung einer elektrischen und/oder mechanischen Verbindung verwendet werden, sieht die Erfindung vor, Bereiche der Metallisierung als zusätzliche elektrische Funktionsebene, die außerhalb des ersten und zweiten Chips gelegen ist, zu verwenden.
-
2a zeigt in einer Draufsicht ein erstes Ausführungsbeispiel. Dargestellt ist ein Ausschnitt aus dem zweiten Chip20 , der auch als Bottom-Chip bezeichnet wird. Die zweite Me tallisierung22 weist erste Bereiche22a auf, die zur Herstellung einer elektrischen Verbindung zwischen dem Bottom-Chip20 und dem aus2b ersichtlichen ersten Chip oder Top-Chip10 vorgesehen sind. Beispielhaft ist der erste Bereich22a ringförmig ausgestaltet. In einer Aussparung25 des ersten Bereiches22a der zweiten Metallisierung22 sind zweite Bereiche22b vorgesehen, die in Form von Leiterzügen ausgebildet sind. Wie aus der2b besser hervorgeht, weist der Top-Chip10 in diesem Bereich keine Metallisierung auf. Die zweiten Bereiche22b stellen somit eine zusätzliche Verdrahtungsebene auf der aktiven Hauptfläche23 des Bottom-Chips20 dar. Demgemäß weisen die zweiten Bereiche22b sie über Durchkontaktierungen24 eine Verbindung zu den Kontaktpads21 auf. - Die Verwendung der Metallisierung als weitere Verdrahtungsebene ist nur deshalb möglich, weil sich die Metallisierungen auf Grund ihrer geringen Dicke in einen Bereich bis zu 1 μm strukturieren lassen. Bei einer derartigen Ausgestaltung ist es zur Vermeidung von Kurzschlüssen sinnvoll, wenn in der Metallschicht der gegenüberliegenden Chipseite ein korrespondierendes Fenster freigelassen ist. Dieses hat sinnvollerweise die Abmaße der Aussparung
25 in der zweiten Metallisierung22a . - Aus der
2b ist auch gut ersichtlich, daß die Kontaktpads11 ,21 versetzt zu einander gelegen sind. Eine gegenüberliegende Anordnung ist nicht notwendig, da die elektrische Verbindung über die Metallisierungen12 ,22 eine beliebige Lage der Kontaktpads11 ,21 erlaubt. - Die
3a und3b zeigen ein weiteres Ausführungsbeispiel, bei dem die zweiten Bereiche einer Metallisierung zur Codierung verwendet werden. In der3a ist eine Draufsicht auf das erfindungsgemäße Bauelement dargestellt. Auf dem Bottom-Chip20 ist ein Top-Chip10 (durchgezogene Linie) oder alternativ ein etwas größerer Top-Chip10' (der um den gestrichelten Bereich gegenüber dem Chip10 größer ist) aufgebracht. Die zweiten Bereiche der Metallisierung22 sind in Form von zwei Metallflächen aufgebracht. Diese Metallflächen bzw. zweite Bereiche der Metallisierung22 liegen außerhalb eines Überlappungsbereiches, wenn der kleinere Top-Chip10 auf dem Bottom-Chip20 aufgebracht ist. Wird hingegen der größere Top-Chip10' zur Verbindung mit dem Bottom-Chip20 vorgesehen, so liegt der zweite Bereich22 innerhalb des Überlappungsbereiches der beiden Chips. Vorzugsweise weist der Top-Chip10' sodann einen Bereich12` in der Metallisierung12 auf, so daß durch diesen eine elektrische Verbindung zwischen den beiden Metallflächen der zweiten Metallisierung22 hergestellt wird. Der Bottom-Chip20 ist auf diese Weise in der Lage zu erkennen, ob es sich um einen Top-Chip10 oder um einen Top-Chip10' handelt. - Besonders interessant ist diese Anwendung dann, wenn der Bottom-Chip
20 und der Top-Chip10 ,10' unterschiedlicher Art sind. So könnte einer der beiden Chips beispielsweise ein Prozessorchip sein, während der andere einen Speicher darstellt. Die Konfektionierung des Bauelementes kann dann außerhalb der Waferfertigung erfolgen. Dieses Vorgehen erspart teure Embedded-Prozesse. Insbesondere kann z.B. ein Prozessor mit verschieden großen Speichern konfektioniert werden, ohne daß dafür auch nur eine einzige Lithographiemaske verändert werden müßte. - Ein als Prozessor-Chip ausgeführter Bottom-Chip
20 könnte durch einfaches "Abfragen" der Flächengröße des Top-Chips erkennen, mit welchem Speicherchip10 ,10' er verbunden wurde. Zu diesem Zweck sind auf dem Bottom-Chip außerhalb des Flächenrandes des kleinsten Top-Chips10 zweite Bereiche der zweiten Metallisierung vorgesehen, die beim Aufsetzen eines größeren Top-Chips durch eine korrespondierende Brücke (Metallisierung12' ) kontaktiert werden. Eine derartige Codierung könnte selbstverständlich auch innerhalb der Chipfläche des kleineren Top-Chips10 erfolgen. - Generell lassen sich durch korrespondierende Kontaktflächen und Brücken-Kombinationen allgemeine Codierungsfunktionen nach dem Muster herkömmlicher Jumper realisieren, wobei die Kontaktflächen und Brücken sich wahlweise sowohl auf dem Bottom-Chip als auch auf dem Top-Chip befinden können.
- Beispielsweise lassen sich durch Herausführen von Leiterzügen
26 über den Flächenrand des Top-Chips10 hinaus auch noch am fertigen Bauelement Codierungen vornehmen. Dazu müssen lediglich die entsprechenden Verbindungen, z.B. mit einem Laser, durchtrennt werden (Isolationsbereich28 ) oder entsprechende Leiterzüge mit einem Verbindungselement27 , z.B. einem Leitkleber oder Lot, kontaktiert werden. Eine derartige Variante ist in der4 dargestellt. - Gleichfalls könnten auf diese Weise diskrete Bauelemente z.B. Widerstände oder Kondensatoren auf den Bottom-Chip
20 aufgebracht und mit den Leiterzügen26 verbunden werden. -
5a zeigt ein weiteres Ausführungsbeispiel des erfindungsgemäßen Bauelementes im Querschnitt. Auch in diesem Ausführungsbeispiel ist der Bottom-Chip20 größer als der Top-Chip10 . Im Bereich außerhalb des Überlappungsbereiches ist eine großflächige Metallisierung22 vorgesehen, die über eine Durchkontaktierung24 mit einem Kontaktpad21 verbunden ist. Das kleine Kontaktpad in der obersten Metallisierungslage ist somit zu einer großen Kontaktfläche geführt. Diese Kontaktfläche kann dabei eine Fläche von 100 × 100 μm2 aufweisen. Diese frei zugängliche Metallfläche kann für eine weitere Kontaktierung mit einem Bonddraht verwendet werden. Vorzugsweise ist die Oberfläche dieser frei zugänglichen Metallisierungsfläche22 tauchvergoldet. - Durch diese Variante wird die Möglichkeit geschaffen, daß in einem Chip keine Bondflächen im Bereich der obersten Metallisierungslage vorgesehen werden müssen. Die Bondflächen werden erst zur Zeit des Preassembling auf der Hauptfläche des Chips realisiert und über kleine Durchkontaktierungen, die einen Durchmesser von ca. 1 μm Quadrat aufweisen, mit der integrierten Schaltung verbunden. Hierdurch kann die Chipfläche reduziert werden, wodurch die Ausbeute auf einem Wafer ansteigt. Darüber hinaus kann die Fläche dieser Bond-Metallisierung gegenüber einem konventionellen Verfahren stark vergrößert werden.
-
6 zeigt ein weiteres Ausführungsbeispiel, bei dem der Top-Chip10 ein Prüfpad100 aufweist, das über eine Durchkontaktierung14 mit einem Kontaktpad11 verbunden ist. Die Prüfpads werden lediglich während der Fertigung eines Chips zur Überprüfung der Funktionsfähigkeit benötigt. Nachdem die korrekte Funktionsfähigkeit festgestellt wurde, ist ein Zugang zu diesen Prüfpads nicht mehr notwendig. Erfindungsgemäß wird das Prüfpad100 mit einer Metallisierung201 , welche Bestandteil des zweiten Bereiches der zweiten Metallisierung des Bottom-Chips20 ist, in Verbindung gebracht, wodurch eine stabile Befestigung der beiden Chips untereinander bewirkt wird. In entsprechender Weise ist ein Prüfpad200 auf der Hauptfläche des Bottom-Chips20 vorgesehen, welches mit einer Metallisierung201 – ebenfalls ohne elektrische Funktion – in der Metallisierung12 des Top-Chips10 verbunden wird. - Gegenüber den aus dem Stand der Technik bekannten Anordnungen wird für die Prüfpads keine zusätzliche Fläche benötigt. Genau wie die Kontaktpads aus
5a werden die Prüfpads100 ,200 erst mittels der ersten bzw. zweiten Metallisierung realisiert. Besonders vorteilhaft ist es, diese Flächen in den Bereich des kleineren Top-Chips10 zu legen. Die Prüfpads werden damit nach dem Test zur mechanischen Verbindung der Chips benutzt, zumal ein Großteil der Flächen außerhalb der ersten Bereiche der Metallisierungen von Haus aus als "Dummy-Flächen" lediglich zur mechanischen Verbindung und Wärmeableitung verwendet wird. Ein Teil dieser vorhandenen Flächen wird somit vorher zusätzlich zum Funktionstest der Chip benutzt. Das Prüfen sollte vorteilhafterweise am ganzen Wafer nach Aufbringen und Strukturieren der jeweiligen Metallisierungen erfolgen. Nach dem Test kann der beispielsweise die zweiten Chips beinhaltende Wafer im stromlosen Tauchbad verzinnt werden, wobei nur die offenen Metallisierungen mit der nötigen dünnen Lotschicht überzogen werden. Im sogenannten "Frontend" werden somit die Chips gefertigt. Im Anschluß daran erfolgt im "Preassembly" die Präparation der Bond-Pads, der Schaltungstests sowie die Verzinnung und die vertikale Integration, also die Verbindung von erstem und zweitem Chip. Hernach erfolgt im "Backend" die Montage in das Gehäuse. Der Schaltungstest wird somit in den Prozeßfluß der Montagetechnik integriert. - Generell ist man beim Diffusionslötverfahren bestrebt, eine möglichst ganzflächige Verbindung der beiden Chips zu erreichen, da eine gute Wärmeleitung und ein guter mechanischer Kontakt angestrebt ist. Hierzu läßt man diejenigen zweiten Bereiche der Metallisierung, die keine elektrische Funktion haben, als Dummy-Flächen stehen. Diese Flächen können jedoch vorteilhafterweise auch als Abschirmung verwendet werden, um die Schaltungen in dem ersten und zweiten Chip elektrisch von einander zu entkoppeln. Dies wird insbesondere bei den zunehmend steigenden Betriebsfrequenzen und Schaltgeschwindigkeiten notwendig.
-
7a zeigt ein Ausführungsbeispiel, bei dem die zweiten Bereiche der Metallisierungen als koplanare Streifenleitungen oder in Verbindung mit einer oder den beiden jeweils obersten Metallebenen der Chips als normale Streifenleitung (7b ) ausgeführt werden. Interessant ist diese Variante für Eingangs-/Ausgangsleitungen von Hochfrequenzschaltungen. - In dem Ausführungsbeispiel der
8 ist der zweite Bereich der Metallisierungen12 ,22 ringförmig um die ersten Bereiche der Metallisierungen12 ,22 ausgebildet. Der geschlossene Ring aus Metall verschließt die in den ersten Bereichen der Metallisierungen liegenden Kontakte hermetisch vor Korrosion durch Feuchtigkeit. Die Korrosionsfestigkeit der Oberflächen kann darüber hinaus durch nachträgliches Tauchvergolden des Bauelementes verbessert werden. -
- 10, 10'
- Chip
- 11,
- Kontaktpad
- 12, 12'
- Metallisierung
- 13
- aktive Hauptfläche
- 100
- Prüfpad
- 101
- Metallisierung (ohne elektr. Funktion)
- 20
- Chip
- 21
- Bondpad
- 22
- Metallisierung
- 22a, 22b
- Metallisierung
- 23
- aktive Hauptfläche
- 24
- Durchkontaktierung
- 25
- Aussparung
- 26
- Leiterzug
- 27
- Verbindungselement
- 28
- Isolationsbereich
- 200
- Prüfpad
- 201
- Metallisierung (ohne elektr. Funktion)
- 30
- Metallschicht
Claims (9)
- Halbleiterbauelement mit zwei Halbleiterchips (
10 ,20 ) und zusätzlicher Funktionsebene außerhalb des Substrats der Hablleiterchips (10 ,20 ), bei dem der erste Chip (10 ) auf dem zweiten Chip (20 ) angeordnet ist und der erste und der zweite Chip (10 ,20 ) jeweils auf einer ihrer Hauptflächen (13 ,23 ) erste bzw. zweite Metallisierungen (12 ,22 ) aufweisen, die einander zugewandt sind, wobei erste Bereiche der Metallisierungen (12 ,22 ) zur Herstellung einer elektrischen Verbindung zwischen dem ersten und dem zweiten Chip (10 ,20 ) vorgesehen sind und zweite Bereiche der Metallisierungen (12 ,22 ) als zusätzliche elektrische Funktionsebene außerhalb der Substrate des ersten und zweiten Chips (10 ,20 ) vorgesehen sind, dadurch gekennzeichnet, daß der erste oder zweite Chip (10 ,20 ) an den Stellen, an denen der gegenüber liegende Chip (20 ,10 ) zweite Bereiche der Metallisierung (12 ,22 ) aufweist, entweder keine Metallisierung oder ebenfalls zweite Bereiche der Metallisierung (12 ,22 ) aufweist, die keine Verbindung zu einer elektrischen Schaltung des ersten oder zweiten Chips (10 ,20 ) haben, so daß die zweiten Bereiche eine elektrische Funktion für den Betrieb des gegenüber liegenden Chips (20 ,10 ) übernehmen können. - Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die erste und/oder zweite Metallisierung (
12 ,22 ) über Kontaktmaterialelemente (14 ,24 ) mit in einer obersten Metallisierungslage gelegenen Bondpads (11 ,21 ) verbunden sind. - Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der erste Chip (
10 ) unterschiedliche Größen aufweisen kann, wobei der erste Chip (10 ) kleiner, gleich groß oder größer wie der zweite Chip (20 ) ist und der zweite Chip (20 ) zumindest außerhalb eines Überlappungsbereiches, der zwischen dem kleinsten ersten Chip (10 ) und der Hauptfläche des zweiten Chips (20 ) gebildet ist, zweite Bereiche der zweiten Metallisierung (22 ) aufweist. - Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß die zweiten Bereiche der zweiten Metallisierung (
22 ) bei Anordnung eines größeren ersten Chips (10 ) auf dem zweiten Chip (20 ) durch die erste Metallisierung des ersten Chips (10 ) kontaktierbar sind. - Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß die zweiten Bereiche der zweiten Metallisierung (
22 ) nach Anordnung des ersten Chips (10 ) auf den zweiten Chip (20 ) durch Auftrennen oder Verbinden von Leiterzügen der zweiten Bereiche eine Codierung ermöglichen. - Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zweiten Bereiche der ersten und/oder zweiten Metallisierung (
12 ,22 ) Prüfpads umfassen, die innerhalb des Überlappungsbereiches des ersten und zweiten Chip (10 ,20 ) gelegen sind. - Halbleiterbauelement nach Anspruch 6, dadurch gekennzeichnet, daß die Prüfpads auf dem ersten oder zweiten Chip (
10 ,20 ) nach Anordnung des ersten Chips (10 ) auf dem zweiten Chip (20 ) in mechanischen Kontakt mit zweiten Bereichen der Metallisierung des gegenüberliegenden Chips gebracht werden. - Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß sich unmittelbar gegenüberliegende zweite Bereiche der ersten und zweiten Metallisierung (
12 ,22 ) zur mechanischen Befestigung des ersten und zweiten Chips (10 ,20 ) dienen. - Halbleiterbauelement nach Anspruch 8, dadurch gekennzeichnet, daß die sich gegenüberliegenden, zur mechanischen Befestigung dienenden zweiten Bereiche in Form eines die ersten Bereiche der ersten und zweiten Metallisierung (
12 ,22 ) umgebenden Ringes ausgebildet sind.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10219353A DE10219353B4 (de) | 2002-04-30 | 2002-04-30 | Halbleiterbauelement mit zwei Halbleiterchips |
EP03714696A EP1500142A2 (de) | 2002-04-30 | 2003-03-12 | Bauelement |
TW092105407A TWI245403B (en) | 2002-04-30 | 2003-03-12 | A kind of semiconductor component formed by diffusion soldering method |
RU2004134730/28A RU2290718C2 (ru) | 2002-04-30 | 2003-03-12 | Конструктивный элемент |
PCT/DE2003/000787 WO2003094234A2 (de) | 2002-04-30 | 2003-03-12 | Elektronisches bauelement |
US10/974,542 US7335582B2 (en) | 2002-04-30 | 2004-10-27 | Component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10219353A DE10219353B4 (de) | 2002-04-30 | 2002-04-30 | Halbleiterbauelement mit zwei Halbleiterchips |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10219353A1 DE10219353A1 (de) | 2003-11-20 |
DE10219353B4 true DE10219353B4 (de) | 2007-06-21 |
Family
ID=29264932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10219353A Expired - Fee Related DE10219353B4 (de) | 2002-04-30 | 2002-04-30 | Halbleiterbauelement mit zwei Halbleiterchips |
Country Status (6)
Country | Link |
---|---|
US (1) | US7335582B2 (de) |
EP (1) | EP1500142A2 (de) |
DE (1) | DE10219353B4 (de) |
RU (1) | RU2290718C2 (de) |
TW (1) | TWI245403B (de) |
WO (1) | WO2003094234A2 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006031405B4 (de) | 2006-07-05 | 2019-10-17 | Infineon Technologies Ag | Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben |
US20100084755A1 (en) * | 2008-10-08 | 2010-04-08 | Mark Allen Gerber | Semiconductor Chip Package System Vertical Interconnect |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10124774A1 (de) * | 2001-05-21 | 2002-12-12 | Infineon Technologies Ag | Halbleiterbauelement mit zumindest einem Halbleiterchip auf einem als Substrat dienenden Basischip und Verfahren zu dessen Herstellung |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2006990C1 (ru) | 1991-01-22 | 1994-01-30 | Константин Иванович Баринов | Большая интегральная схема (ее варианты) |
DE19531158A1 (de) * | 1995-08-24 | 1997-02-27 | Daimler Benz Ag | Verfahren zur Erzeugung einer temperaturstabilen Verbindung |
KR100438256B1 (ko) * | 1995-12-18 | 2004-08-25 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치 및 그 제조방법 |
DE19632378B4 (de) * | 1996-08-10 | 2007-01-25 | Robert Bosch Gmbh | Diffusionslötverbindung und Verfahren zur Herstellung von Diffusionslötverbindungen |
US5898223A (en) * | 1997-10-08 | 1999-04-27 | Lucent Technologies Inc. | Chip-on-chip IC packages |
US6137164A (en) * | 1998-03-16 | 2000-10-24 | Texas Instruments Incorporated | Thin stacked integrated circuit device |
JP3365743B2 (ja) * | 1999-02-03 | 2003-01-14 | ローム株式会社 | 半導体装置 |
JP4246835B2 (ja) * | 1999-03-09 | 2009-04-02 | ローム株式会社 | 半導体集積装置 |
JP3388202B2 (ja) * | 1999-05-26 | 2003-03-17 | ローム株式会社 | 半導体集積回路装置ならびに装置の組立方法 |
JP2002289768A (ja) * | 2000-07-17 | 2002-10-04 | Rohm Co Ltd | 半導体装置およびその製法 |
US6396156B1 (en) * | 2000-09-07 | 2002-05-28 | Siliconware Precision Industries Co., Ltd. | Flip-chip bonding structure with stress-buffering property and method for making the same |
US6683385B2 (en) * | 2002-04-23 | 2004-01-27 | Ultratera Corporation | Low profile stack semiconductor package |
-
2002
- 2002-04-30 DE DE10219353A patent/DE10219353B4/de not_active Expired - Fee Related
-
2003
- 2003-03-12 WO PCT/DE2003/000787 patent/WO2003094234A2/de not_active Application Discontinuation
- 2003-03-12 EP EP03714696A patent/EP1500142A2/de not_active Withdrawn
- 2003-03-12 RU RU2004134730/28A patent/RU2290718C2/ru not_active IP Right Cessation
- 2003-03-12 TW TW092105407A patent/TWI245403B/zh not_active IP Right Cessation
-
2004
- 2004-10-27 US US10/974,542 patent/US7335582B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10124774A1 (de) * | 2001-05-21 | 2002-12-12 | Infineon Technologies Ag | Halbleiterbauelement mit zumindest einem Halbleiterchip auf einem als Substrat dienenden Basischip und Verfahren zu dessen Herstellung |
Also Published As
Publication number | Publication date |
---|---|
RU2004134730A (ru) | 2005-07-20 |
WO2003094234A3 (de) | 2004-02-12 |
EP1500142A2 (de) | 2005-01-26 |
WO2003094234A2 (de) | 2003-11-13 |
RU2290718C2 (ru) | 2006-12-27 |
TWI245403B (en) | 2005-12-11 |
DE10219353A1 (de) | 2003-11-20 |
US7335582B2 (en) | 2008-02-26 |
US20050121801A1 (en) | 2005-06-09 |
TW200306660A (en) | 2003-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102007017831B4 (de) | Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls | |
DE10259221B4 (de) | Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben | |
DE102017209770B4 (de) | Leistungsmodul mit doppelseitiger Kühlung | |
DE102013208818B4 (de) | Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls | |
DE102005035393B4 (de) | Verfahren zur Herstellung eines Bauelementes mit mehreren Chips sowie ein solches Bauelement | |
EP0351581A1 (de) | Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung | |
DE10033977A1 (de) | Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern | |
DE10142119B4 (de) | Elektronisches Bauteil und Verfahren zu seiner Herstellung | |
DE10251530A1 (de) | Stapelanordnung eines Speichermoduls | |
DE112017002198T5 (de) | Halbleitereinrichtung | |
DE102007036045A1 (de) | Elektronischer Baustein mit zumindest einem Bauelement, insbesondere einem Halbleiterbauelement, und Verfahren zu dessen Herstellung | |
DE10336747A1 (de) | Halbleiterbauelementanordnung mit einer Nanopartikel aufweisenden Isolationsschicht | |
DE102006023998A1 (de) | Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer solchen | |
DE102004059389B4 (de) | Halbleiterbauelement mit Ausgleichsmetallisierung | |
DE10142117A1 (de) | Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung | |
DE19830158C2 (de) | Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente | |
DE3930858C2 (de) | Modulaufbau | |
DE10219353B4 (de) | Halbleiterbauelement mit zwei Halbleiterchips | |
DE60217059T2 (de) | Montagekonstruktion für eine elektronische integrierte Leistungsschaltung, die auf einem Halbleiterchip gebildet ist, sowie ein entsprechendes Herstellungsverfahren | |
DE19821916A1 (de) | Gehäusekonstruktion einer Halbleitereinrichtung | |
DE102007002807B4 (de) | Chipanordnung | |
EP1247250B1 (de) | Chipkartenanordnung | |
WO2007014800A1 (de) | Chipmodul zum einbau in sensorchipkarten für fluidische anwendungen sowie verfahren zur herstellung eines derartigen chipmoduls | |
DE102005013500A1 (de) | Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung | |
DE3229203A1 (de) | Halbleiterbauelement und verfahren zu dessen herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |