DE102007036045A1 - Elektronischer Baustein mit zumindest einem Bauelement, insbesondere einem Halbleiterbauelement, und Verfahren zu dessen Herstellung - Google Patents

Elektronischer Baustein mit zumindest einem Bauelement, insbesondere einem Halbleiterbauelement, und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102007036045A1
DE102007036045A1 DE200710036045 DE102007036045A DE102007036045A1 DE 102007036045 A1 DE102007036045 A1 DE 102007036045A1 DE 200710036045 DE200710036045 DE 200710036045 DE 102007036045 A DE102007036045 A DE 102007036045A DE 102007036045 A1 DE102007036045 A1 DE 102007036045A1
Authority
DE
Germany
Prior art keywords
component
layer composite
connection
carrier
carrier assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE200710036045
Other languages
English (en)
Inventor
Michael Dr. Kaspar
Robert Weinke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE200710036045 priority Critical patent/DE102007036045A1/de
Priority to PCT/EP2008/059354 priority patent/WO2009016039A1/de
Publication of DE102007036045A1 publication Critical patent/DE102007036045A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Es wird ein elektronischer Baustein mit zumindest einem Bauelement (15, 19), insbesondere einem Halbleiterbauelement, beschrieben, bei dem das zumindest eine Bauelement (15, 19) auf einer Trägeranordn (30) vorgesehen, der mehrere Schichten (31, ..., 39) aus einem isolierenden Material umfasst. Der Schichtverbund (30) ist mit der Trägeranordnung (10) verbunden, so dass das zumindest eine Bauelement (15, 19) zwischen dem Schichtverbund (30) und der Trägeranordnung (10) eingeschlossen/eingekapselt ist. Der Schichtverbund (30) umfasst eine Verbindungsstruktur (40, ..., 56) zur elektrischen Kontaktierung des zumindest einen Bauelements (15, 19) mit einem anderen elektrischen Funktionselement der Trägeranordnung (10) oder auf der Trägeranordnung (10) oder außerhalb des Schichtverbunds (30).

Description

  • Die Erfindung betrifft einen elektronischen Baustein mit zumindest einem Bauelement, insbesondere einem Halbleiterbauelement, sowie ein Verfahren zu dessen Herstellung.
  • Ein elektronischer Baustein umfasst üblicherweise einen Träger oder ein Substrat, auf dem eine strukturierte Metallschicht mit Metall- oder Kontaktflächen aufgebracht ist. Auf manchen der Kontaktflächen sind jeweils ein oder mehrere Bauelemente, z. B. ein Halbleiterchip oder ein passives Bauelement, aufgebracht. Das oder die Bauelemente sind über ein Verbindungsmittel, in der Regel ein Lot oder einen Kleber, mit der jeweiligen Kontaktfläche verbunden. Sofern eines der Bauelemente einen Rückseitenkontakt, d. h. einen dem Träger oder Substrat zugewandten Kontakt aufweist, so wird durch das Verbindungsmittel nicht nur eine mechanische, sondern auch eine elektrische Verbindung zu der jeweiligen Kontaktfläche hergestellt. Bei der elektrischen Kontaktierung weisen zumindest manche der Bauelemente jeweils eine Anzahl an Kontaktflächen auf ihrer von dem Träger abgewandten Oberseite auf.
  • Die elektrische Verbindung zwischen den Kontaktflächen untereinander und/oder einer der Kontaktflächen der Metallschicht wird üblicherweise unter Verwendung von Bonddrähten oder durch eine sog. planare Verbindungstechnologie realisiert. Bei letzterer wird eine Oberfläche des mit dem zumindest einen Bauelement bestückten Trägers zunächst mit einer Isolationsschicht bedeckt. An den Stellen der Kontaktflächen werden Öffnungen in die Isolationsschicht eingebracht, um diese freizulegen. Anschließend wird auf der Isolationsschicht eine Leiterzugstruktur hergestellt. Die planare Verbindungstechnologie ist beispielsweise unter der Bezeichnung SiPLIT (Siemens Planar Interconnect Technology) bekannt.
  • Die Verwendung der planaren Verbindungstechnologie weist den Vorteil auf, dass neben der Herstellung elektrischer Verbindungsstrukturen gleichzeitig eine hermetische Verkapselung der Bausteine erzielt werden kann. Bei elektronischen Modulen, bei denen elektrische Verbindungen unter Verwendung von Drahtbrücken (Bonddrähte) realisiert werden, muss zur Verkapselung der Bauelemente ein Verguss aus einem Gel oder einer Kunststoffmasse vorgesehen werden.
  • Ist zumindest einer der Bausteine als Leistungshalbleiterchip ausgebildet, so werden beim Betrieb des elektronischen Bausteins sehr hohe Temperaturen von mehr als 150°C erreicht. Aufgrund der unterschiedlichen thermischen Ausdehnungskoeffizienten der in einem elektronischen Baustein der oben beschriebenen Arten verwendeten Materialien kann es zu Problemen hinsichtlich der thermischen und thermomechanischen Stabilität kommen. So kann insbesondere eine Delamination aneinander grenzender Fügepartner auftreten, wodurch als Folge die hermetische Verkapselung der elektronischen Bausteine beschädigt sein kann. Hierdurch ist die Langzeitzuverlässigkeit des elektronischen Bausteins verringert.
  • Es ist daher Aufgabe der vorliegenden Erfindung einen elektronischen Baustein und ein Verfahren zu dessen Herstellung anzugeben, welche eine Verkapselung der Bausteine bei dauerhafter thermischer und thermomechanischer Stabilität des elektronischen Bausteins bei Einsatztemperaturen, insbesondere über 150°C, gewährleisten.
  • Diese Aufgaben werden durch die Merkmale der unabhängigen Patentansprüche gelöst. Vorteilhafte Ausführungsformen sind in den abhängigen Patentansprüchen wiedergegeben.
  • Ein erfindungsgemäßer elektronischer Baustein umfasst zumindest ein Bauelement, insbesondere ein Halbleiterbauelement, bei dem das zumindest eine Bauelement auf einer Trägeranordnung angeordnet ist. Es ist Schichtverbund vorgesehen, der mehrere Schichten aus einem isolierenden Material umfasst. Der Schichtverbund ist mit der Trägeranordnung verbunden, so dass das zumindest eine Bauelement zwischen dem Schichtverbund und der Trägeranordnung eingeschlossen bzw. eingekapselt ist. Der Schichtverbund umfasst eine Verbindungsstruktur zur elektrischen Kontaktierung des zumindest einen Bauelements mit einem anderen elektrischen Funktionselement der Trägeranordnung oder auf der Trägeranordnung oder außerhalb des Schichtverbunds.
  • Unter einem Funktionselement wird ein beliebiges aktives oder passives Bauelement, eine Kontaktfläche oder dergleichen verstanden. Ein in dem elektronischen Baustein vorgesehenes Bauelement ist bevorzugt ein in Chip-Form vorliegendes Bauelement, wie ein Halbleiter- oder Polymertyp.
  • Der Erfindung liegt die Erkenntnis zu Grunde, dass die Langzeitstabilitätsprobleme bei elektronischen Bausteinen im Stand der Technik durch die stark unterschiedlichen Eigenschaften miteinander verbundenen Materialien herrühren. Die Erfindung schlägt deshalb vor, die Verbindungsstruktur oder Umverdrahtung unter Verwendung eines Schichtverbunds vorzunehmen, in welchem die Verbindungsstruktur ausgebildet ist. Dabei lässt sich der Schichtverbund, welcher eine Mehrzahl an Schichten umfasst, welche übereinander angeordnet sind, aus einem Material fertigen, welches an das Material der Trägeranordnung angepasste Eigenschaften aufweist. Hierbei ist es insbesondere vorteilhaft, wenn die Materialien der Trägeranordnung und des Schichtverbundes hinsichtlich ihrer thermischen Ausdehnungskoeffizienten zueinander angepasst sind.
  • Zweckmäßigerweise umfasst die Trägeranordnung deshalb ein anorganisches Material, insbesondere eine Keramik. Die Schichten des Schichtverbunds sind zweckmäßigerweise ebenfalls aus einem anorganischen Material, insbesondere einer Keramik gebildet. Neben den angepassten Eigenschaften der Materialien der Trägeranordnung und des Schichtverbunds hinsichtlich des thermischen Ausdehnungskoeffizienten und die dadurch erreichte thermomechanische Stabilität weist der elektronische Baustein eine enorme Robustheit auf.
  • Neben der Verbindungsstruktur können in dem Schichtverbund aktive und/oder passive Bauelemente vorgesehen sein, die an Leiterzugstrukturen und/oder durch Kontaktierungen der Verbindungsstruktur elektrisch angeschlossen sind. Damit lassen sich in dem Schichtverbund bereits Bestandteile einer Ansteuerung für das Bauelement integrieren. Hierdurch wird der Verdrahtungsaufwand bei der Montage des elektrischen Bausteins zu einem elektronischen Modul verringert.
  • Zweckmäßigerweise ist an zumindest einer Seitenkante und/oder einer von der Trägeranordnung abgewandten Hauptseite des Schichtverbunds ein Anschlusskontakt der Verbindungsstruktur vorgesehen. Beispielsweise können die Anschlusskontakte Lastanschlüsse für das Bauelement darstellen. Die Anschlusskontakte lassen sich hierbei flexibel an solchen Stellen des elektronischen Bausteins anordnen, die für eine spätere weitere Verdrahtung oder einen Anschluss an ein Modul am Besten geeignet sind.
  • Eine weitere Ausbildung sieht vor, dass das zumindest eine Bauelement in einer Aussparung oder einer Vertiefung des Schichtverbunds angeordnet ist. Neben der hermetischen Verkapselung des Bausteins wird hierdurch ein hervorragender mechanischer Schutz des Bausteins sichergestellt.
  • Am Boden der Aussparung oder der Vertiefung kann zumindest eine Anschlusskontaktfläche zur elektrischen Kontaktierung einer jeweiligen Bauelementkontaktfläche vorgesehen sein. Die elektrische Verbindung zwischen einer jeweiligen Bauelementkontaktfläche und einer Anschlusskontaktfläche ist durch ein erstes Kontaktmittel aus anorganischem Material, insbesondere einem Lot, gebildet. Hierdurch wird verhindert, dass nach dem Zusammenfügen von Schichtverbund und Trägeranordnung eine Ausgasung in der hermetisch verschlossenen Aussparung oder Vertiefung stattfindet, wodurch die Zuverlässigkeit des Bausteins weiter gesteigert werden kann.
  • Zweckmäßigerweise ist das Bauelement über ein zweites Kontaktmittel, welches insbesondere aus einem anorganischen Material, wie z. B. einem Lot, gebildet ist, auf eine Kontaktfläche kontaktiert, wobei das erste Kontaktmittel eine andere Schmelztemperatur als das zweite Kontaktmittel aufweist. Hierdurch ist sichergestellt, dass z. B. eine bereits vorgenommene elektrische Verbindung zwischen dem Baustein und der Trägeranordnung beim Verbinden dieses Halbzeugs mit dem Schichtverbund nicht beeinträchtigt wird. In diesem Fall wird das den Schichtverbund mit einer Bauelementkontaktfläche verbindende Haftmittel mit einer solchen Schmelz- bzw. Bearbeitungstemperatur gewählt, welches das Haftmittel zwischen der Bauelementkontaktfläche und der Trägeranordnung nicht beeinträchtigt.
  • Als Haftmittel und für die elektrische Kontaktierung eignet sich neben Lot alternativ auch ein Leitkleber.
  • In der Aussparung oder Vertiefung kann weiter ein Füllmittel vorgesehen sein, das einen zwischen dem Halbleiterbauelement und der Aussparung gebildeten Freiraum ausfüllt. Als Füllmittel kann beispielsweise ein Gel, eine Wärmeleitpaste, ein Silikon oder ein Underfill verwendet werden. Das Füllmittel dient dem Zweck, die hermetische Verkapselung des Bauelements in dem elektronischen Baustein sicherzustellen und ist bevorzugt aus einem anorganischen Material.
  • Der Schichtverbund weist in einer weiteren Ausbildung in zumindest einer der Schichten zumindest abschnittsweise wärmeleitfähiges Material auf zur Abfuhr oder Speicherung von Wärme. Hierdurch lassen sich bereits in den elektronischen Baustein Kühl-Lagen integrieren, so dass eine Wärmeabfuhr von dem Baustein nicht nur über die Trägeranordnung, sondern auch über den Schichtverbund ermöglicht ist.
  • In einer weiteren Ausführungsform weist der Schichtverbund in zumindest einer der Schichten zumindest abschnittsweise eine Metallisierung als elektromagnetische Schirmung auf. Dies erleichtert einerseits die Integration in einem elektronischen Modul und sorgt andererseits für eine Reduzierung der Kosten des elektronischen Moduls, da eine gesonderte elektromagnetische Schirmung gegebenenfalls entbehrlich ist.
  • Die Trägeranordnung ist insbesondere ein DCB(Direct Copper Bonding)-Substrat, das einen Träger umfasst, auf dessen beiden gegenüberliegenden Hauptseiten je zumindest eine Kontaktfläche aufgebracht ist. DCB-Substrate haben sich insbesondere für elektronische Bausteine oder Module bewährt, welche im Leistungsbereich eingesetzt werden. DCB-Substrate mit einem keramischen Träger können problemlos bei Temperaturen von mehr als 150°C eingesetzt werden und sorgen für eine zuverlässige und effiziente Entwärmung des auf einer Kontaktfläche aufgebrachten Leistungshalbleiterbauelements. Darüber hinaus lassen sich DCB-Substrate kostengünstig herstellen. Die Kontaktflächen sind beispielsweise durch eine galvanisch aufgebrachte Kupferschicht gebildet, die eine Dicke zwischen 50 μm und 500 μm aufweist.
  • Der Schichtverbund ist zweckmäßigerweise als LTCC(Low Temperature Co-fired Ceramic)-Keramik oder als Dickschichtkeramik ausgebildet. Eine LTCC-Keramik ist ein keramischer Verdrahtungsträger im Mehrlagenaufbau. Als Basis wird ein flexibles Rohmaterial, ein sog. Green-Tape, verwendet. Diese ungesinterte Folie besteht aus einem Gemisch aus Glas, Keramik und Lösungsmitteln. Bei der Herstellung einer LTCC-Keramik wird mit dem Zuschnitt der Green-Tapes für eine entsprechende Anzahl an Lagen (Schichten) begonnen. Die unterschiedlichen Lagen bzw. Schichten werden zunächst mechanisch bearbeitet. Das heißt, es werden Justage- und Durchkontaktierungen (sog. Vias) in die Schichten gestanzt oder durch Laser eingebracht. Danach erfolgen ein Durchkontaktierungsfüllungsdruck und die Aufbringung von Metallisierungen, Widerständen z. B. mittels eines Dickschicht-Siebdruckprozesses. Übliche Materialien für die Verbindungsstrukturen sind Gold, Silber, Platin- bzw. Palladiumlegierungen. Anschließend werden die Schichten übereinander angeordnet und verpresst. Durch das Anschließen des Sintern bei ca. 850°C bis 900°C ergibt sich ein Schichtverbund.
  • Durch die Möglichkeit, die Schichten vor dem Sintern einzeln und verschiedener Weise bearbeiten zu können kann der Schichtverbund, wie in der vorliegenden Erfindung vorgeschlagen, als Umverdrahtungs- und Verkapselungsmittel im Zusammenspiel mit einer anderen Trägeranordnung für ein Bauelement verwendet werden. Im Rahmen der Bearbeitung der einzelnen Schichten sind Vertiefungen, Kanäle und andere Formen realisierbar. So können insbesondere passive Bauelemente als Funktionselemente realisiert werden.
  • Das Halbleiterbauelement stellt in einer weiteren Ausbildung ein Leistungshalbleiterbauelement zur Leistungssteuerung hoher Ströme dar.
  • Die Erfindung schlägt weiterhin ein Verfahren zum Herstellen eines elektronischen Bausteins der oben beschriebenen Art vor, welches zumindest ein Bauelement, insbesondere ein Halbleiterbauelement, umfasst. Zunächst wird eine Trägeranordnung bereitgestellt. Ferner wird ein Schichtverbund, der mehrere Schichten aus einem isolierenden Material und eine darin ausgebildete Verbindungsstruktur umfasst, bereitgestellt. Das zumindest eine Bauelement wird auf der Trägeranordnung oder der Verbindungsstruktur angeordnet. Anschließend wird eine mechanische, und optional elektrische, Verbindung zu der Trägeranordnung oder der Verbindungsstruktur hergestellt, je nachdem worauf das zumindest eine Bauelement angeordnet wurde. Es schließt sich das Verbinden des Schichtverbunds mit der Trägeranordnung an, wobei das zumindest eine Bauelement zwischen dem Schichtverbund und der Trägeranordnung eingeschlossen bzw. eingekapselt wird und eine elektrische Verbindung zwischen dem zumindest einen Bauelement und der Verbin dungsstruktur des Schichtverbunds oder zwischen dem Bauelement und der Trägeranordnung hergestellt wird.
  • Das Bereitstellen des Schichtverbunds umfasst hierbei, wie aus der vorangegangenen Beschreibung bereits deutlich wurde, die Herstellung der einzelnen Verdrahtungsebenen der elektrisch zu kontaktierenden Bausteine innerhalb des Schichtverbunds in einem Schichtverfahren. Dabei können die einzelnen Schichten des Schichtverbunds mit Leiterzugstrukturen und/oder durch Kontaktierungen versehen und miteinander verbunden werden. Diese Vorgehensweise entspricht dem bekannten Verfahren bei der Herstellung von LTCC-Keramiken.
  • Für den Schichtverbund werden mindestens zwei Schichten benötigt. In der ersten Schicht sind Aussparungen und/oder Vertiefungen zur Aufnahme eines jeweiligen Bauelements vorgesehen. In der zumindest einen weiteren Schicht ist die Verbindungsstruktur ausgebildet.
  • Die Herstellung der Verbindung erfolgt zwischen dem Bauelement und der Trägeranordnung durch ein erstes Lot mit einer ersten Schmelztemperatur sowie zwischen dem Bauelement und dem Schichtverbund durch ein zweites Lot mit einer zweiten, niedrigeren Schmelztemperatur, wenn die Herstellung der Verbindung zwischen dem Halbleiterbauelement und der Trägeranordnung vor der Herstellung der Verbindung zwischen dem Halbleiterbauelement und dem Schichtverbund erfolgt.
  • Die Herstellung der Verbindung erfolgt zwischen dem Halbleiterbauelement und der Trägeranordnung durch ein erstes Lot mit einer ersten Schmelztemperatur sowie zwischen dem Halbleiterbauelement und dem Schichtverbund durch ein zweites Lot mit einer zweiten, höheren Schmelztemperatur, wenn die Herstellung der Verbindung zwischen dem Halbleiterbauelement und dem Schichtverbund vor der Herstellung der Verbindung zwischen dem Halbleiterbauelement und der Trägeranordnung erfolgt.
  • Durch diese beiden, alternativen Varianten ist sichergestellt, dass eine bereits einmal hergestellte Verbindung zwischen jeweiligen Verbindungspartnern durch das Herstellen weiterer Verbindungen zwischen anderen Verbindungspartnern nicht beeinträchtigt wird.
  • Die Erfindung wird nachfolgend weiter anhand eines Ausführungsbeispiels in einer Figur erläutert. Die einzige Figur stellt in einer schematischen Querschnittsdarstellung einen erfindungsgemäßen elektronischen Baustein dar.
  • Der elektronische Baustein umfasst als Hauptkomponenten eine Trägeranordnung 10 und einen Schichtverbund 30. Nach der Verbindung der Trägeranordnung 10 und des Schichtverbunds 30 sind in dem elektronischen Baustein enthaltene Bauelemente, wie z. B. Halbleiterchips, hermetisch verkapselt und über eine Verdrahtungsstruktur des Schichtverbunds 30 elektrisch kontaktiert.
  • Die Trägeranordnung 10 ist als sog. DCB-Substrat ausgebildet. DCB steht für Direct Copper Bonding. Die Trägeranordnung 10 umfasst einen keramischen Träger 11, auf dessen Vorder- und Rückseite Kontaktflächen 12, 13, 14 ausgebildet sind. Im Ausführungsbeispiel sind auf der Vorderseite beispielhaft zwei Kontaktflächen 12, 13 ausgebildet, welche jeweils zur Aufnahme eines Leistungshalbleiterbauelements 15, 19 dienen. Auf der Rückseite des keramischen Trägers 11 ist eine einzige Kontaktfläche 14 aufgebracht, die der Anbindung an ein weiteres Substrat zur Herstellung eines Moduls oder einen Kühlkörper dient. Die Kontaktflächen 12, 13, 14 weisen eine Schichtdicke von ca. 300 μm auf und sind galvanisch oder durch Aufkaschieren und Strukturieren einer zunächst vollflächigen aufgebrachten, gewalzten Kupferschicht hergestellt.
  • Das Bauelement 15 stellt beispielsweise einen Leistungshalbleiterschalter, z. B. einen IGBT oder einen MOSFET dar. Das Bauelement 19 ist im Ausführungsbeispiel eine Diode, welche als Freilaufdiode für das Bauelement 15 dient.
  • Das Bauelement 15 ist mit einer Bauelementkontaktfläche 16, welche einen ersten Lastanschluss darstellt, über ein Haftmittel, z. B. ein Lot, mit der Kontaktfläche 12 elektrisch und mechanisch verbunden. In entsprechender Weise ist das Bauelement 19 mit einer Bauelementkontaktfläche 20 über das Haftmittel mit der Kontaktfläche 13 elektrisch und mechanisch verbunden. Die Verbindung zwischen den Bauelementen 15, 19 und den jeweiligen Kontaktflächen 12, 13 kann auch über einen Leitkleber oder ein sonstiges Haftmittel erfolgen.
  • Das Bauelement 15 weist auf seiner dem Träger 11 abgewandten Hauptseite des Weiteren eine Bauelementkontaktfläche 18, z. B. einen Steueranschluss sowie eine Bauelementkontaktfläche 17, die einen zweiten Lastanschluss darstellt, auf. In entsprechender Weise weist das Bauelement 19 auf seiner von dem Träger 11 abgewandten Seite eine Bauelementkontaktfläche 21, einen zweiten Lastanschluss, auf. Die Bauelementkontaktflächen 17, 18 und 19 werden über eine Verbindungsstruktur des Schichtverbunds 30 elektrisch kontaktiert.
  • Der Schichtverbund 30 ist als LTCC-Keramik oder Dickschichtkeramik ausgebildet. LTCC steht für Low Temperature Co-Fire Ceramics. Der Schichtverbund 30 weist eine Anzahl an Schichten 31 bis 39 auf, welche jeweils aus einem keramischen Material bestehen. Die Anzahl der Schichten 31 bis 39 kann prinzipiell beliebig gewählt werden, für das Ausführungsbeispiel sind neun Schichten vorgesehen. In zumindest manchen der Schichten 31 bis 39 sind Leiterzugstrukturen 40, 41, 42 vorgesehen. Ferner weisen die Schichten 31 bis 39 Durchkontaktierungen 44, 50 auf, die auch als Vias bezeichnet werden. Über die Leiterzugstrukturen 40, 41, 42 und die Durchkontaktierungen 44, 50 wird eine dreidimensionale Verbindungsstruktur bereitgestellt, welche den elektrischen Anschluss der Bauelemente 15, 19 sowie gegebenenfalls weiterer Bauelemente oder Kontaktflächen der Trägeranordnung 10 oder andere Funktionselemente erlaubt.
  • Die einzelnen Schichten 31 bis 39 werden in separaten Schritten hergestellt. Hierbei werden an Stellen der Durchkontaktierungen und/oder Aussparungen entsprechende Stanzungen vorgesehen. Die Durchkontaktierungen/Aussparungen können auch unter Verwendung eines Lasers erzeugt werden. Als Basis für die Schichten 31 bis 39 wird ein zunächst flexibles Rohmaterial, das sog. Green-Tape, verwendet. Dieses liegt in Folienform vor und besteht aus einem Gemisch aus Glas, Keramik und Lösungsmitteln. Nach dem mechanischen Bearbeiten der jeweiligen Schichten werden Metallisierungen zur Ausbildung der Leiterzugstrukturen und zum Ausfüllen der Durchkontaktierungen aufgebracht. Hierbei können auch weitere Funktionselemente, wie z. B. Widerstände, Spulen, Ladungsspeicher und dergleichen erzeugt werden. Als Material für die Leiterzugstrukturen und die Durchkontaktierungen werden bevorzugt Gold, Silber, Platin bzw. Palladiumlegierungen verwendet. Nachdem jede Schichten 31 bis 39 einzeln bearbeitet wurde, werden diese zueinander ausgerichtet, verpresst und anschließend bei ca. 850°C bis 900°C verpresst, so dass sich z. B. der in der Figur gezeigte Schichtverbund 30 ergibt.
  • Wie sich aus der Querschnittsdarstellung der Figur gut ergibt, weisen die Schichten 31 bis 39 verschieden große Aussparungen auf. Nach dem Übereinanderlegen und Sintern des vollständigen Schichtverbundes sind Aussparungen 58, 59 ausgebildet, welche zur Aufnahme der Bauelemente 15, 19 dienen und sich über die Schichten 31 bis 34 erstrecken. Darüber hinaus weist die Schicht 31 zwei Aussparungen 60, 61 auf, so dass auch die Kontaktflächen 12, 13 in diesen zum Liegen kommen.
  • Am Boden der Aussparung 58 bildet die Leiterzugstruktur 40 in der Schicht 35 eine Anschlusskontaktfläche 53 aus. Die Durchkontaktierung 44 in der gleichen Schicht 35 bildet eine Anschlusskontaktfläche 52 aus. Die Anschlusskontaktflächen 52, 53 sind justiert zu den Bauelementkontaktflächen 17 und 18 angeordnet. Auf die Anschlusskontaktflächen 52, 53 ist jeweils ein Kontaktmittel 57 aufgebracht, über welches die An schlusskontaktfläche 52 mit der Bauelementkontaktfläche 18 und die Anschlusskontaktfläche 53 mit der Bauelementkontaktfläche 17 elektrisch und mechanisch miteinander verbunden werden können.
  • In entsprechender Weise ist in der Aussparung 59 eine Anschlusskontaktfläche 55 durch die Leiterzugstruktur 40 der Schicht 35 bereitgestellt. Auf dieser ist in entsprechender Weise ein Kontaktmittel 57, z. B. ein Lot, aufgebracht.
  • Die Herstellung der elektrischen Verbindung zwischen den Anschlusskontaktflächen 52, 53, 55 und den Bauelementkontaktflächen 17, 18, 19 kann z. B. durch ein Reflow-Lötverfahren stattfinden, wobei das Lot bevorzugt eine Schmelztemperatur aufweist, die geringer ist als die Schmelztemperatur des Lots, welches die Bauelementkontaktflächen 16, 20 mit den Kontaktflächen 12, 13 der Trägeranordnung 10 verbindet. Hierdurch ist sichergestellt, dass die bereits vorgenommenen elektrischen Verbindungen nicht gelöst werden.
  • Um zu vermeiden, dass nach dem Zusammenfügen von Trägeranordnung 10 und Schichtverbund 30 Freiräume in den Aussparungen 58, 59 verbleiben, können diese durch Füllmaterialien, wie z. B. Wärmeleitpaste, Underfill, Silikon und dergleichen geschlossen werden.
  • Um eine gute Entwärmung des im Ausführungsbeispiel als Leistungshalbleiterschalter ausgebildeten Bauelements 15 nicht nur über die Trägeranordnung 10, sondern auch über den Schichtverbund 30 gewährleisten zu können, weisen die an die Schicht 35 angrenzenden Schichten 36, 37, 38 übereinander angeordnete Leiterzugstrukturen 42 auf, welche an die Leiterzugstruktur 40 grenzen. Durch die Leiterzugstrukturen 42 ist ein großvolumiger Wärmespeicher 43 gebildet, welcher die Wärme von dem Bauelement 15 abführt.
  • Beispielhaft ist in der Schicht 38 ein Funktionselement 46, z. B. ein Widerstand, vorgesehen, welcher über die benachbar ten Leiterzugstrukturen 41 angeschlossen ist. Ein weiteres Funktionselement 47 ist außerhalb des Schichtverbunds 30 mit Durchkontaktierungen 44 an die Verbindungsstruktur des Schichtverbunds 30 angeschlossen. Das Funktionselement 47 kann beispielsweise ein aktives oder passives Bauelement darstellen. Zum Beispiel könnte das Funktionselement 47 zur Ansteuerung der Bausteine 15, 19 dienen.
  • Der Schichtverbund 30 ermöglicht das Vorsehen von seitlich angeordneten Anschlusskontakten, welche in der Figur mit den Bezugszeichen 48, 49 und 56 gekennzeichnet sind. Diese können beispielsweise Lastanschlusskontakte darstellen. Weitere Anschlusskontaktflächen 51, 54 sind an Durchkontaktierungen 50 der Schicht 32 ausgebildet. Auf diesen ist ebenfalls ein Kontaktmittel 57 aufgebracht. Die Anschlusskontaktflächen 51, 54 werden beim Verbinden der Trägeranordnung 10 und des Schichtverbunds 30 mit den Kontaktflächen 12, 13 elektrisch und mechanisch verbunden.
  • Wie aus der Querschnittsdarstellung unschwer zu erkennen ist, ermöglicht es die Verbindungsstruktur in dem Schichtverbund 30, die Bauelementkontaktfläche 20 über die Kontaktfläche 13, die Anschlusskontaktfläche 54, die Leiterzugstruktur 41, 42, 40 mit dem zweiten Lastanschluss an der Bauelementkontaktfläche 17 des Bauelements 15 zu verbinden. Der erste Lastanschluss an der Bauelementkontaktfläche 16 ist über die Kontaktfläche 12, die Anschlusskontaktfläche 51, die Leiterzugstruktur 41 mit dem seitlichen Anschlusskontakt 49 verbunden. Der Steuerkontakt, welcher durch die Bauelementkontaktfläche 18 ausgebildet ist, ist über die Anschlusskontaktfläche 52 und die Durchkontaktierungen 44 mit dem Funktionselement 47 verbunden. Der zweite Lastanschluss des Bauelements 19, welcher durch die Bauelementkontaktfläche 51 ausgebildet ist, ist über die Anschlusskontaktfläche 55 und die Leiterzugstruktur 41 an dem seitlichen Anschlusskontakt 56 oder über die Durchkontaktierung 54, die Leiterzugstruktur 41, das Funktionselement 46, und die Durchkontaktierungen 44 an dem Anschlusskontakt 45 kontaktierbar.
  • Da sowohl die Trägeranordnung 10 als auch die Verbundschicht 30 im Wesentlichen aus ähnlichen Materialien, nämlich Keramiken bestehen, liegen angepasste Eigenschaften hinsichtlich des thermischen Ausdehnungskoeffizienten vor. Hierdurch ist eine hohe thermomechanische Stabilität gewährleistet. Das Verkapseln der Bauelemente 15, 19 ermöglicht ein mechanisch robustes Gebilde. Die hermetische Kapselung der Bausteine 15, 19 sorgt ferner für eine hohe Langzeitstabilität. Es lassen sich, wie beschrieben, aktive und passive Bauelemente in den Schichtverbund 30 integrieren. Ferner ist eine hohe Ausbeute des erfindungsgemäßen elektronischen Bausteins gewährleistet, da die separate Herstellung jeder einzelnen Schicht des Schichtverbunds 30 eine Prüfung der Verdrahtung vor dem Zusammenbau ermöglicht. Hierdurch lassen sich Kosten senken. In den Schichtverbund 30 lassen sich ferner Kühllagen oder elektromagnetische Abschirmungen integrieren. Der Baustein ist ferner hochtemperaturstabil, d. h. für Anwendungen oberhalb von 200°C geeignet, da organische Isolationsstoffe vermieden werden können. Ferner können Lastanschlüsse an den Baustein sowohl seitlich als auch an einer der Hauptflächen vorgesehen werden.
  • Im Ausführungsbeispiel sind die Bauelemente 15, 19 zunächst auf die Trägeranordnung 10 aufgebracht und mit dieser verbunden. Erst anschließend folgt die Verbindung mit dem Schichtverbund 30. Selbstverständlich können die Bauelemente 15, 19 auch zunächst in den Aussparungen 58, 59 mit den entsprechend vorgesehenen Anschlusskontakten verbunden werden. Anschließend kann sich die Verbindung der Schichtstruktur 30 mit dem Trägerverbund 10 anschließen.
  • In einer weiteren alternativen Ausführungsform kann vorgesehen sein, dass auch auf der Rückseite der Trägeranordnung 10 ein entsprechend der vorstehenden Beschreibung ausgebildeter Schichtverbund 30 mit weiteren Bauelementen vorgesehen ist.
  • Es kann weiterhin vorgesehen sein, auf die Rückseite der Trägeranordnung 10 eine Kühlanordnung, z. B. eine dicke Metallplatte oder einen flüssigkeitsdurchströmenden Kühlkörper vorzusehen, und auf diesen wiederum einen in 1 elektronischen Baustein anzuordnen.
  • In einer weiteren alternativen Ausführungsform ist vorgesehen, dass eine weitere Trägeranordnung 10 auf der anderen Seite des Schichtverbunds 30 angeordnet wird.
  • Der Erfindung liegt damit der Gedanke zu Grunde, eine Kontaktierung und Verdrahtung von Bauelemente, wie z. B. Leistungshalbleiterschaltern oder -bauelementen mittels in separaten Schritten hergestellter Schichtkeramik in Verbindung mit einem DCB-Substrat vorzunehmen.

Claims (18)

  1. Elektronischer Baustein mit zumindest einem Bauelement (15, 19), insbesondere einem Halbleiterbauelement, bei dem – das zumindest eine Bauelement (15, 19) auf einer Trägeranordnung (10) angeordnet ist, und – ein Schichtverbund (30) vorgesehen ist, der mehrere Schichten (31, .., 39) aus einem isolierenden Material umfasst, wobei – der Schichtverbund (30) mit der Trägeranordnung (10) verbunden ist, so dass das zumindest eine Bauelement (15, 19) zwischen dem Schichtverbund (30) und der Trägeranordnung (10) eingeschlossen/eingekapselt ist, und – der Schichtverbund (30) eine Verbindungsstruktur (40, .., 56) zur elektrischen Kontaktierung des zumindest einen Bauelements (15, 19) mit einem anderen elektrischen Funktionselement der Trägeranordnung (10) oder auf der Trägeranordnung (10) oder außerhalb des Schichtverbunds (30) umfasst.
  2. Baustein nach Anspruch 1, bei dem die Trägeranordnung (10) ein anorganisches Material, insbesondere eine Keramik, umfasst.
  3. Baustein nach Anspruch 1 oder 2, bei dem die Schichten (31, .., 39) des Schichtverbunds (30) aus einem anorganischen Material, insbesondere einer Keramik, gebildet sind.
  4. Baustein nach einem der vorherigen Ansprüche, bei dem die Verbindungsstruktur (40, .., 56) in dem Schichtverbund (30) aktive und/oder passive Bauelemente umfasst, die an Leiterzugstrukturen (40, 41, 42) und/oder Durchkontaktierungen (44, 50) der Verbindungsstruktur (40, .., 56) elektrisch angeschlossen sind.
  5. Baustein nach einem der vorherigen Ansprüche, bei dem an zumindest einer Seitenkante und/oder einer von der Trägeran ordnung abgewandten Hauptseite des Schichtverbunds (30) ein Anschlusskontakt (48, 49; 51, .., 55) der Verbindungsstruktur (40, .., 56) vorgesehen ist.
  6. Baustein nach einem der vorherigen Ansprüche, bei dem das zumindest eine Bauelement (15, 19) in einer Aussparung (58, 59) oder Vertiefung des Schichtverbunds (30) angeordnet ist.
  7. Baustein nach Anspruch 6, bei dem am Boden der Aussparung (58, 59) oder der Vertiefung zumindest eine Anschlusskontaktfläche (54, 55) zur elektrischen Kontaktierung einer jeweiligen Bauelementkontaktfläche (17, 18; 21) vorgesehen ist.
  8. Baustein nach Anspruch 6 oder 7, bei dem die elektrische Verbindung zwischen einer jeweiligen Bauelementkontaktfläche (17, 18; 21) und einer Anschlusskontaktfläche (54, 55) durch ein erstes Kontaktmittel aus anorganischem Material, insbesondere einem Lot, gebildet ist.
  9. Baustein nach Anspruch 8, bei dem das Bauelement (15, 19) über ein zweites Kontaktmittel auf eine Kontaktfläche (12, 13) kontaktiert ist, wobei das erste Kontaktmittel eine andere Schmelztemperatur als das zweite Kontaktmittel aufweist.
  10. Baustein nach einem der Ansprüche 6 bis 9, bei dem in der Aussparung (58, 59) oder der Vertiefung ein Füllmittel vorgesehen ist, das einen zwischen dem Halbleiterbauelement und der Aussparung gebildeten Freiraum ausfüllt.
  11. Baustein nach einem der vorherigen Ansprüche, bei dem der Schichtverbund (30) in zumindest einer der Schichten zumindest abschnittsweise wärmeleitfähiges Material aufweist zur Abfuhr oder Speicherung von Wärme.
  12. Baustein nach einem der vorherigen Ansprüche, bei dem der Schichtverbund (30) in zumindest einer der Schichten zumindest abschnittweise eine Metallisierung als elektromagnetische Schirmung aufweist.
  13. Baustein nach einem der vorherigen Ansprüche, bei dem die Trägeranordnung (10) ein DCB-Substrat ist, das einen Träger (11) umfasst, auf dessen beiden gegenüberliegenden Hauptseiten je zumindest eine Kontaktfläche (12, 13, 14) aufgebracht ist.
  14. Baustein nach einem der vorherigen Ansprüche, bei dem der Schichtverbund (30) als LTCC-Keramik oder als Dickschichtkeramik ausgebildet ist.
  15. Baustein nach einem der vorherigen Ansprüche, bei dem das Halbleiterbauelement (15, 19) ein Leistungshalbleiterbauelement zur Leistungssteuerung hoher Ströme darstellt.
  16. Verfahren zum Herstellen eines elektronischen Bausteins mit zumindest einem Bauelement (15, 19), insbesondere einem Halbleiterbauelement, nach einem der vorherigen Ansprüche, mit den Schritten: – Bereitstellen einer Trägeranordnung (10); – Bereitstellen eines Schichtverbunds (30), der mehrere Schichten (31, .., 39) aus einem isolierenden Material und eine darin ausgebildete Verbindungsstruktur (40, .., 56) umfasst; – Anordnen des zumindest einen Bauelements (15, 19) auf der Trägeranordnung (10) oder der Verbindungsstruktur (30) und Herstellen einer mechanischen, und optional elektrischen, Verbindung zu der Trägeranordnung (10) oder der Verbindungsstruktur (30); – flächiges Verbinden des Schichtverbunds (30) mit der Trägeranordnung (10), wobei – das zumindest eine Bauelement (15, 19) zwischen dem Schichtverbund (30) und der Trägeranordnung (10) eingeschlossen/eingekapselt wird, und – eine elektrische Verbindung zwischen dem zumindest einen Bauelement (15, 19) und der Verbindungsstruktur (40, ..., 56) des Schichtverbunds (30) oder zwischen dem Bauelement (15, 19) und der Trägeranordnung (10) hergestellt wird.
  17. Verfahren nach Anspruch 16, bei dem die Herstellung der Verbindung zwischen dem Bauelement (15, 19) und der Trägeranordnung (10) durch ein erstes Lot mit einer ersten Schmelztemperatur sowie zwischen dem Bauelement (15, 19) und dem Schichtverbund (30) durch ein zweites Lot mit einer zweiten, niedrigeren Schmelztemperatur erfolgt, wenn die Herstellung der Verbindung zwischen dem Halbleiterbauelement (15, 19) und der Trägeranordnung (10) vor der Herstellung der Verbindung zwischen dem Halbleiterbauelement und dem Schichtverbund (30) erfolgt.
  18. Verfahren nach Anspruch 16, bei dem die Herstellung der Verbindung zwischen dem Halbleiterbauelement (15, 19) und der Trägeranordnung (10) durch ein erstes Lot mit einer ersten Schmelztemperatur sowie zwischen dem Halbleiterbauelement (15, 19) und dem Schichtverbund (30) durch ein zweites Lot mit einer zweiten, höheren Schmelztemperatur erfolgt, wenn die Herstellung der Verbindung zwischen dem Halbleiterbauelement (15, 19) und dem Schichtverbund (30) vor der Verbindung zwischen dem Halbleiterbauelement und der Trägeranordnung (10) erfolgt.
DE200710036045 2007-08-01 2007-08-01 Elektronischer Baustein mit zumindest einem Bauelement, insbesondere einem Halbleiterbauelement, und Verfahren zu dessen Herstellung Withdrawn DE102007036045A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE200710036045 DE102007036045A1 (de) 2007-08-01 2007-08-01 Elektronischer Baustein mit zumindest einem Bauelement, insbesondere einem Halbleiterbauelement, und Verfahren zu dessen Herstellung
PCT/EP2008/059354 WO2009016039A1 (de) 2007-08-01 2008-07-17 Elektronischer baustein mit zumindest einem bauelement, insbesondere einem halbleiterbauelement, und verfahren zu dessen herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200710036045 DE102007036045A1 (de) 2007-08-01 2007-08-01 Elektronischer Baustein mit zumindest einem Bauelement, insbesondere einem Halbleiterbauelement, und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
DE102007036045A1 true DE102007036045A1 (de) 2009-02-05

Family

ID=39828951

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200710036045 Withdrawn DE102007036045A1 (de) 2007-08-01 2007-08-01 Elektronischer Baustein mit zumindest einem Bauelement, insbesondere einem Halbleiterbauelement, und Verfahren zu dessen Herstellung

Country Status (2)

Country Link
DE (1) DE102007036045A1 (de)
WO (1) WO2009016039A1 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011127503A1 (de) * 2010-04-13 2011-10-20 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren zur integration eines elektronischen bauteils in eine leiterplatte sowie leiterplatte mit einem darin integrierten elektronischen bauteil
EP2658113A3 (de) * 2012-04-23 2015-01-07 Jtekt Corporation Mehrschichtige Leiterplatte zur Motorsteuerung
DE102014206601A1 (de) * 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
CN105575943A (zh) * 2014-10-31 2016-05-11 英飞凌科技股份有限公司 有直接铜键合衬底和集成无源部件的功率半导体模块和集成功率模块
US10008394B2 (en) 2014-04-04 2018-06-26 Siemens Aktiengesellschaft Method for mounting an electrical component, wherein a hood is used, and hood suitable for use in said method
US11462476B2 (en) 2018-01-31 2022-10-04 Tdk Electronics Ag Electronic device
DE102014105367B4 (de) 2013-04-19 2023-09-28 Infineon Technologies Ag Pressmasse und Verfahren zum Verpacken von Halbleiterchips
DE102022120293A1 (de) 2022-08-11 2024-02-22 Rolls-Royce Deutschland Ltd & Co Kg Verfahren zur Herstellung einer Leiterplattenanordnung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6789956B2 (en) * 2001-12-19 2004-09-14 Matsushita Electric Industrial Co., Ltd. Optical module

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977436B2 (en) * 2002-02-14 2005-12-20 Macronix International Co. Ltd. Semiconductor packaging device
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
EP1792344A1 (de) * 2004-09-23 2007-06-06 Technische Universität Braunschweig Carolo-Wilhelmina Integriertes schaltungsmodul und multichip-schaltungsmodul mit einem solchen integrierten schaltungsmodul
US7365273B2 (en) * 2004-12-03 2008-04-29 Delphi Technologies, Inc. Thermal management of surface-mount circuit devices
DE102005037869B4 (de) * 2005-08-10 2007-05-31 Siemens Ag Anordnung zur hermetischen Abdichtung von Bauelementen und Verfahren zu deren Herstellung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6789956B2 (en) * 2001-12-19 2004-09-14 Matsushita Electric Industrial Co., Ltd. Optical module

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101809288B1 (ko) 2010-04-13 2018-01-18 에이티 앤 에스 오스트리아 테크놀로지 앤 시스템테크니크 악치엔게젤샤프트 전자부품을 인쇄회로기판에 집적하는 방법, 및 그 안에 집적된 전자부품을 포함하는 인쇄회로기판
CN102845140A (zh) * 2010-04-13 2012-12-26 At&S奥地利科技及***技术股份公司 用于将电子部件集成到印刷电路板中的方法以及具有在其中集成的电子部件的印刷电路板
US9055706B2 (en) 2010-04-13 2015-06-09 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Method for integrating an electronic component into a printed circuit board
CN102845140B (zh) * 2010-04-13 2016-01-27 At&S奥地利科技及***技术股份公司 用于将电子部件集成到印刷电路板中的方法以及具有在其中集成的电子部件的印刷电路板
WO2011127503A1 (de) * 2010-04-13 2011-10-20 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren zur integration eines elektronischen bauteils in eine leiterplatte sowie leiterplatte mit einem darin integrierten elektronischen bauteil
US9674960B2 (en) 2010-04-13 2017-06-06 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Printed circuit board comprising an electronic component integrated therein
EP2658113A3 (de) * 2012-04-23 2015-01-07 Jtekt Corporation Mehrschichtige Leiterplatte zur Motorsteuerung
US8994120B2 (en) 2012-04-23 2015-03-31 Jtekt Corporation Motor control multilayer circuit board
DE102014105367B4 (de) 2013-04-19 2023-09-28 Infineon Technologies Ag Pressmasse und Verfahren zum Verpacken von Halbleiterchips
US10008394B2 (en) 2014-04-04 2018-06-26 Siemens Aktiengesellschaft Method for mounting an electrical component, wherein a hood is used, and hood suitable for use in said method
US11424170B2 (en) 2014-04-04 2022-08-23 Siemens Aktiengesellschaft Method for mounting an electrical component in which a hood is used, and a hood that is suitable for use in this method
DE102014206601A1 (de) * 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
CN105575943A (zh) * 2014-10-31 2016-05-11 英飞凌科技股份有限公司 有直接铜键合衬底和集成无源部件的功率半导体模块和集成功率模块
CN105575943B (zh) * 2014-10-31 2018-08-14 英飞凌科技股份有限公司 有直接铜键合衬底和集成无源部件的功率半导体模块和集成功率模块
US10211158B2 (en) 2014-10-31 2019-02-19 Infineon Technologies Ag Power semiconductor module having a direct copper bonded substrate and an integrated passive component, and an integrated power module
DE102015118633B4 (de) * 2014-10-31 2021-05-06 Infineon Technologies Ag Ein Leistungshalbleitermodul mit einem Direct Copper Bonded Substrat und einem integrierten passiven Bauelement und ein integriertes Leistungsmodul sowie ein Verfahren zur Herstellung des Leistungshalbleitermoduls
DE102015118633B8 (de) * 2014-10-31 2021-07-15 Infineon Technologies Ag Ein Leistungshalbleitermodul mit einem Direct Copper Bonded Substrat und einem integrierten passiven Bauelement und ein integriertes Leistungsmodul sowie ein Verfahren zur Herstellung des Leistungshalbleitermoduls
US11322451B2 (en) 2014-10-31 2022-05-03 Infineon Technologies Ag Power semiconductor module having a direct copper bonded substrate and an integrated passive component, and an integrated power module
US11462476B2 (en) 2018-01-31 2022-10-04 Tdk Electronics Ag Electronic device
DE102022120293A1 (de) 2022-08-11 2024-02-22 Rolls-Royce Deutschland Ltd & Co Kg Verfahren zur Herstellung einer Leiterplattenanordnung

Also Published As

Publication number Publication date
WO2009016039A1 (de) 2009-02-05

Similar Documents

Publication Publication Date Title
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
DE102011083223B4 (de) Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte
DE102010044709B4 (de) Leistungshalbleitermodul mit Metallsinterverbindungen sowie Herstellungsverfahren
DE102005047106B4 (de) Leistungshalbleitermodul und Verfahren zur Herstellung
EP1350417B1 (de) Verfahren zur herstellung einer elektronischen baugruppe
DE102011083218B4 (de) Halbleitermodul mit einem Einsatz und Verfahren zur Herstellung eines Halbleitermoduls mit einem Einsatz
DE102007036045A1 (de) Elektronischer Baustein mit zumindest einem Bauelement, insbesondere einem Halbleiterbauelement, und Verfahren zu dessen Herstellung
DE102014101238A1 (de) In Leiterplatten eingebettetes Leistungsmodul
EP0931346A1 (de) Mikroelektronisches bauteil in sandwich-bauweise
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE112005000952T5 (de) Elektronik-Modul und Verfahren zur Herstellung desselben
WO2012072212A2 (de) Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil
DE102009000514A1 (de) Verbundbauteil sowie Verfahren zum Herstellen eines Verbundbauteil
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
EP2108190B1 (de) Elektronisches bauelementmodul und verfahren zu dessen herstellung
DE102011101052A1 (de) Substrat mit elektrisch neutralem Bereich
DE102007031490B4 (de) Verfahren zur Herstellung eines Halbleitermoduls
DE102006012007A1 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben
DE102008031231B4 (de) Herstellungsverfahren für planare elektronsche Leistungselektronik-Module für Hochtemperatur-Anwendungen und entsprechendes Leistungselektronik-Modul
DE102007002807B4 (de) Chipanordnung
WO2018037047A1 (de) Leistungsmodul, verfahren zur herstellung und leistungselektronikschaltung
DE102006059702A1 (de) Optoelektronisches Bauelement
WO2017093116A1 (de) Elektronisches leistungsmodul
DE102007036044A1 (de) Chipmodul und Verfahren zum Herstellen eines Chipmoduls
DE102018204553B4 (de) Leistungselektronikmodul für Kraftfahrzeuganwendungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140301