DE102007017831B4 - Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls - Google Patents
Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls Download PDFInfo
- Publication number
- DE102007017831B4 DE102007017831B4 DE102007017831.1A DE102007017831A DE102007017831B4 DE 102007017831 B4 DE102007017831 B4 DE 102007017831B4 DE 102007017831 A DE102007017831 A DE 102007017831A DE 102007017831 B4 DE102007017831 B4 DE 102007017831B4
- Authority
- DE
- Germany
- Prior art keywords
- carrier
- semiconductor chip
- module
- contact element
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
Abstract
Modul (400) umfassend: – einen Halbleiterchip (401); – einen elektrisch leitfähigen Träger (407) mit einer Vertiefung (408), in welche der Halbleiterchip (401) eingebracht ist, wobei der Halbleiterchip (401) fest mit dem Träger (407) verbunden ist; und – eine Verdrahtungsschicht, welche den Halbleiterchip (401) und den Träger (407) bedeckt, wobei die Verdrahtungsschicht ein Außenkontaktelement (413) aufweist, welches den Halbleiterchip (401) und einen Bereich des Trägers (407) außerhalb der Vertiefung (408) bedeckt und welches auf der dem Träger (407) gegenüberliegenden Seite des Moduls (400) angeordnet ist.
Description
- Die Erfindung betrifft ein Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls.
- In Halbleitermodulen können Halbleiterchips auf Trägern angeordnet sein und mit den Trägern z. B. durch Die-Bond- oder Wire-Bond-Verfahren verbunden sein.
- Halbleitermodule und deren Herstellungsverfahren sind aus den Schriften
US 2001 0048 156 A1 ,DE 10 2004 030 042 A1 ,US 2004 0266 037 A1 ,US 2006 0060 891 A1 ,JP 11 054 673 A DE 103 08 928 A1 undUS 5 518 957 A bekannt. Aus der SchriftUS 6 219 254 B1 ist ferner ein Halbleitermodul bekannt, bei dem ein Halbleiterchip in eine Vertiefung eines Trägers eingebracht ist. - Der Erfindung liegt die Aufgabe zugrunde, ein kostengünstig herstellbares Modul mit einem Halbleiterchip und einer Verdrahtungsschicht zu schaffen. Ferner soll ein entsprechendes Herstellungsverfahren angegeben werden.
- Die der Erfindung zugrunde liegende Aufgabe wird durch die Merkmale der Ansprüche 1 und 2 gelöst.
- Gemäß einer Ausgestaltung umfasst ein Modul einen Halbleiterchip, der in einer Vertiefung eines elektrisch leitfähigen Trägers eingebracht ist, und eine Verdrahtungsschicht, welche den Halbleiterchip und den Träger bedeckt. Die Verdrahtungsschicht weist ein Außenkontaktelement auf, das den Halbleiterchip und einen Bereich des Trägers außerhalb der Vertiefung bedeckt und das auf der dem Träger gegenüberliegenden Seite des Moduls angeordnet ist.
- Die Erfindung wird nachfolgend in beispielhafter Weise unter Bezugnahme auf die Zeichnungen näher erläutert. In diesen zeigen:
-
1A bis1C schematische Darstellungen von Modulen100A bis100C ; -
2 eine schematische Darstellung eines Moduls200 als Ausführungsbeispiel; -
3 eine schematische Darstellung eines Moduls300 ; -
4A bis4C schematische Darstellungen von Modulen400A bis400C als Ausführungsbeispiele; -
5 eine schematische Darstellung eines Moduls500 als weiteres Ausführungsbeispiel; -
6 eine schematische Darstellung eines Verfahrens zur Herstellung von Modulen600 als weiteres Ausführungsbeispiel; und -
7 eine schematische Darstellung eines Moduls700 . - Im Folgenden werden Module, die Halbleiterchips enthalten, beschrieben. Dabei kommt es nicht auf die spezielle Ausführung der Halbleiterchips an. Die Halbleiterchips können beispielsweise integrierte Schaltungen beliebiger Form, Mikroprozessoren, Leistungs-MOSFETs oder mikroelektromechanische Bauelemente sein. Die Halbleiterchips müssen aus keinem speziellen Halbleitermaterial gefertigt sein, sie können zudem auch nicht-leitende anorganische und/oder organische Materialien enthalten. Die Halbleiterchips können gehäust oder ungehäust sein.
- Die Halbleiterchips können Kontaktelemente aufweisen, die eine elektrische Kontaktierung der Halbleiterchips ermöglichen. Die Kontaktelemente können aus einem beliebigen leitfähigen Material bestehen, beispielsweise aus einem Metall, wie z. B. Aluminium, Gold oder Kupfer, einer Metalllegierung oder einem leitfähigen organischen Material.
- Die Halbleiterchips können in Vertiefungen von Trägern eingebracht sein. Die Vertiefungen können auf unterschiedliche Arten hergestellt sein, beispielsweise durch Prägen, Ätzen, Fräsen oder galvanisches Wachsen. Die Träger können unter anderem als Wärmesenke zum Abführen der von den Halbleiterchips erzeugten Wärme dienen.
- Die Träger können aus elektrisch leitenden Materialien, wie z. B. Kupfer oder Eisen-Nickel-Legierungen, bestehen. Die Träger können jeweils mit einem Kontaktelement des Halbleiterchips, mit welchem der Halbleiterchip auf dem Träger sitzt, elektrisch verbunden sein. Die elektrischen Verbindungen können z. B. durch Reflow-Löten, Vakuumlöten, Diffusionslöten oder Verkleben mittels eines leitfähigen Klebstoffs erzeugt werden.
- Falls Diffusionslöten als Verbindungstechnik zwischen Träger und Halbleiterchip eingesetzt wird, können Lotmaterialien verwendet werden, die nach Beendigung des Lötvorgangs an der Grenzfläche zwischen Träger und Halbleiterchip aufgrund von Grenzflächendiffusionsprozessen zu intermetallischen Phasen führen. Hierbei ist für Kupfer- oder Eisen-Nickel-Träger beispielsweise die Verwendung von AuSn-, AgSn-, CuSn, AgIn-, Au-In- oder CuIn-Loten denkbar.
- Sofern die Träger mit den Halbleiterchips verklebt werden, können leitfähige Klebstoffe verwendet werden. Die Klebstoffe können z. B. auf Epoxidharzen basieren und zur Erzeugung der elektrischen Leitfähigkeit mit Gold, Silber, Nickel oder Kupfer angereichert sein.
- Die Kontaktelemente der Halbleiterchips können eine Diffusionsbarriere aufweisen. Die Diffusionsbarriere verhindert beim Diffusionslöten, dass Lotmaterial von dem Träger in den Halbleiterchip diffundiert. Eine dünne Titanschicht auf einem Kontaktelement bewirkt beispielsweise eine solche Diffusionsbarriere.
- Der Träger und der Halbleiterchip können von einer Verdrahtungsschicht bedeckt sein. Die Verdrahtungsschicht kann den Träger ganz oder auch nur teilweise bedecken. Die Verdrahtungsschicht kann aus einer einzelnen Schicht aufgebaut sein, sie kann aber auch aus mehreren aufeinanderliegenden Schichten bestehen. Die einzelnen Schichten können z. B. aus Polymerfilmen, Polymerfolien, Fotolacken oder Metallen bestehen. Die einzelnen Schichten können strukturiert werden, sodass z. B. Leiterbahnen in den Schichten erzeugt werden können, welche die Kontaktelemente des Halbleiterchips verbinden und/oder an vordefinierte Orte an der Oberfläche der Verdrahtungsschicht führen. Die Leiterbahnen können dabei zu Außenkontaktelementen der Module führen, deren Fläche größer sein kann als die Fläche der Kontaktelemente der Halbleiterchips. Die Leiterbahnen und/oder die Außenkontaktelemente können so angeordnet sein, dass sie sich über den Rand des Halbleiterchips hinaus erstrecken.
- Des Weiteren können der Träger und der Halbleiterchip ganz oder auch nur teilweise von einer isolierenden Schicht bedeckt sein. Die isolierende Schicht kann beispielsweise aus einem Polymerfilm, einer Polymerfolie oder einem Fotolack gefertigt sein.
- In
1A ist ein Modul100A im Querschnitt dargestellt. Das Modul100A enthält einen Halbleiterchip101 , der ein erstes Kontaktelement102 auf einer ersten Hauptoberfläche103 und ein zweites Kontaktelement104 auf einer zweiten Hauptoberfläche105 aufweist. Der Halbleiterchip101 ist mit der Hauptoberfläche103 auf einen Träger106 aufgebracht worden. Auf der Hauptoberfläche105 des Halbleiterchips101 sind eine isolierende Schicht und eine Verdrahtungsschicht107 angebracht, die die zweite Hauptoberfläche105 und den Träger106 zumindest teilweise bedecken. - Die
1B und1C zeigen Module100B und100C als Weiterbildungen des in1A dargestellten Moduls100A . Bei dem in1B gezeigten Modul100E ist zwischen dem Träger106 und der Verdrahtungsschicht107 eine isolierende Schicht108 angeordnet, die zumindest eine Seitenfläche109 des Halbleiterchips101 bedeckt. Bei dem in1C gezeigten Modul100C weist der Träger106 eine Vertiefung110 auf, in die der Halbleiterchip101 eingebracht ist. -
2 zeigt als Ausführungsbeispiel ein Modul200 . Das Modul200 enthält einen Halbleiterchip201 und einen elektrisch leitfähigen Träger202 . Der Träger202 weist eine Vertiefung203 auf, in die der Halbleiterchip201 eingebracht ist. Eine Verdrahtungsschicht204 deckt den Halbleiterchip201 und den Träger202 ab. -
3 stellt ein Modul300 dar. Das Modul300 enthält einen Halbleiterchip301 , der in einer Vertiefung303 eines Trägers302 sitzt. Eine Folie304 bedeckt den Halbleiterchip301 und den Träger302 . - In den
4A bis4C sind Module400A ,400B und400C gezeigt, die Weiterbildungen der oben beschriebenen Module100A ,100C ,200 und300 darstellen. Die im Folgenden beschriebenen Ausgestaltungen der Module400A bis400C können daher ebenso auf die Module100A ,100C ,200 und300 übertragen werden. - Das Modul
400A enthält einen Halbleiterchip401 , der ein erstes Kontaktelement402 auf einer ersten Hauptoberfläche403 und zweite Kontaktelemente404 und405 auf einer zweiten Hauptoberfläche406 aufweist, sowie einen Träger407 mit einer Vertiefung408 , in die der Halbleiterchip401 eingebracht ist. - Der Träger
407 kann aus einem metallischen Werkstoff, beispielsweise aus Kupfer oder einer Eisen-Nickel-Legierung, bestehen. Der Träger407 und das Kontaktelement402 sind mit einem elektrisch leitfähigen Haftvermittler, der in4A nicht explizit dargestellt ist, miteinander verbunden. Als Haftvermittler kann ein Lotmaterial verwendet werden, das nach einem gängigen Lötverfahren das Kontaktelement402 mit dem Träger406 verbindet. Es kann beispielsweise ein Diffusionslötverfahren angewendet werden, bei welchem durch Diffusion an der Grenzfläche zwischen dem Kontaktelement402 und dem Träger407 eine intermetallische Phase entsteht. Alternativ kann als Haftvermittler ein leitender Kleber, z. B. ein Epoxidharzkleber, verwendet werden. - Die Hauptoberfläche
403 des Halbleiterchips401 kann kleiner als die Grundfläche der Vertiefung408 sein, sodass ein Freiraum409 zwischen mindestens einer Seitenfläche des Halbleiterchips401 und einer Seitenfläche der Vertiefung408 verbleibt. Der Freiraum409 kann wahlweise mit einem isolierenden Material, beispielsweise einem organischen Material, wie z. B. Epoxidharzen, Polyimiden oder Silikongel, ausgefüllt werden oder unausgefüllt bleiben. - Weiterhin können der Halbleiterchip
401 und der Träger407 mit einer isolierenden, insbesondere organischen Folie410 abgedeckt werden. Dies empfiehlt sich insbesondere, wenn der Freiraum409 nicht mit dem isolierenden Material ausgefüllt ist, da die Folie410 in diesem Fall auch den Freiraum409 abdeckt. Die Folie410 kann fotostrukturierbar sein, sodass die Folie410 an den Stellen der Kontaktelemente404 und405 sowie an einer Stelle411 oberhalb des Trägers407 durch Belichtungs- und Entwicklungsschritte geöffnet werden kann. Falls der Freiraum409 mit dem isolierenden Material ausgefüllt ist, kann anstelle der Folie410 beispielsweise auch eine strukturierbare Schicht aus einem weichen und isolierenden Material, wie z. B. Fotolack oder Polyimiden, auf den Halbleiterchip401 und den Träger407 aufgebracht werden. Die Folie410 bzw. die alternativ verwendete strukturierbare Schicht können eine Dicke im Bereich von 1 bis 100 μm aufweisen. Die durch die Strukturierung in die Folie410 bzw. die Schicht eingebrachten Öffnungen oberhalb der Kontaktelemente404 und405 sowie oberhalb der Stelle411 werden mit einer Metallschicht ausgefüllt. - Auf die Folie
410 kann eine weitere strukturierbare Schicht412 aufgebracht werden, in die durch Strukturierungs- und Metallisierungsschritte Außenkontaktelemente413 ,414 und415 eingebracht werden. Dabei sind die Außenkontaktelemente413 ,414 und415 durch die Öffnungen in der Folie410 mit den Kontaktelementen404 bzw.405 bzw. mit dem Träger407 an der Stelle411 verbunden. Das Außenkontaktelement415 ermöglicht aufgrund der elektrischen Verbindung des Trägers407 mit dem Kontaktelement402 eine elektrische Kontaktierung des Kontaktelements402 von der Oberseite des Moduls400A . Die Dicke der Schicht412 und der Außenkontaktelemente413 bis415 liegt im Bereich von 5 bis 100 μm. - Die Außenkontaktelemente
413 und/oder414 können so ausgelegt sein, dass sie sich über den Rand des Halbleiterchips401 hinaus erstrecken. Aufgrund dieser Maßnahme können die Außenkontaktelemente413 und/oder414 eine beliebig große Kontaktfläche aufweisen. Beispielsweise können die Kontaktflächen der Außenkontaktelemente413 und/oder414 größer als die Kontaktflächen der jeweils mit ihnen verbundenen Kontaktelemente404 und405 sein. Des Weiteren kann das Kontaktelement402 des Halbleiterchips401 neben dem Außenkontaktelement415 mit einem weiteren Außenkontaktelement auf der Oberseite des Moduls400A verbunden sein. Die vorstehend beschriebenen Maßnahmen ermöglichen eine elektrische Kontaktierung des Halbleiterchips401 von außerhalb des Moduls400A mit einem geringen Kontaktwiderstand. Ferner kann das Modul400A sehr anschlussflexibel in eine Schaltung eingebaut werden. - Es ist nicht erforderlich, dass das Modul
400A von einem Gehäuse umgeben ist. Das Modul400A kann beispielsweise nach Flip-Chip-Art auf eine Leiterplatte montiert werden. Dabei sorgen Lötkontakte zwischen den Außenkontaktelementen413 bis415 und Kontaktflächen der Leiterplatte sowohl für eine mechanische Befestigung des Moduls400A auf der Leiterplatte als auch für eine elektrische Kontaktierung. - Der Halbleiterchip
401 kann beispielsweise ein Leistungshalbleiter und insbesondere ein Leistungs-MOSFET mit einer vertikalen Struktur sein. In diesem Fall kann das Kontaktelement402 der Drain-Anschluss, das Kontaktelement404 der Source-Anschluss und das Kontaktelement405 der Gate-Anschluss des Leistungs-MOSFETs sein. - In
4A ist gezeigt, dass der Halbleiterchip401 und die Vertiefung408 die gleiche Höhe aufweisen können. Wie in den4B und4C gezeigt ist, kann die Höhe des Halbleiterchips401 aber auch kleiner oder größer als die Höhe der Vertiefung408 sein. Bei den Modulen400B und400C kann mit dem isolierenden Material nicht nur der Freiraum409 ausgefüllt werden, sondern es können damit auch die Oberfläche des Trägers407 und des Halbleiterchips401 bedeckt werden. Dadurch wird ein Höhenausgleich zwischen dem Halbleiterchip401 und der unterschiedlich hohen Vertiefung407 geschaffen. Sofern der Halbleiterchip401 ein Leistungs-MOSFETs mit einer vertikalen Struktur ist, dessen Höhe typischerweise im Bereich von 50 bis 350 μm liegt, kann die Vertiefung408 eine Höhe im Bereich von 5 μm bis 0,5 mm aufweisen. - Während bei den Modulen
400A bis400C die Vertiefung408 durch Ätzen, Fräsen oder galvanisches Wachsen hergestellt worden ist, ist in5 ein Modul500 dargestellt, in dessen Träger501 eine Vertiefung502 durch Tiefziehen oder Prägen eingebracht worden ist. Dadurch wird auf der Unterseite des Trägers501 eine Stufe erzeugt. - In
6 ist ein Verfahren zur Herstellung von Modulen600 dargestellt. Die Module600 können die gleichen Ausgestaltungen wie die in den4A bis4C gezeigten Module400A bis400C aufweisen. In einem ersten Verfahrensschritt wird ein Träger601 bereitgestellt. Der Träger601 besitzt mehrere Vertiefungen602 , die z. B. durch Prägen, Fräsen, Tiefziehen oder galvanisches wachsen in den Träger601 eingebracht worden sind. Halbleiterchips603 mit jeweils einem ersten Kontaktelement604 auf einer ersten Hauptoberfläche605 und jeweils zwei zweiten Kontaktelement606 und607 auf einer zweiten Hauptoberfläche608 werden derart in die Vertiefungen602 des Trägers601 eingesetzt, dass in jeder Vertiefung602 genau ein Halbleiterchip603 sitzt und die ersten Hauptoberflächen605 dem Träger601 zugewandt sind. In einem weiteren Verfahrensschritt wird eine isolierende Schicht und eine Verdrahtungsschicht609 auf die zweite Hauptoberfläche608 der Halbleiterchips603 und auf den Träger601 aufgebracht. Die Verdrahtungsschicht609 weist eine Schichtdicke im Bereich von 1 bis 1000 μm, insbesondere im Bereich von 10 bis 100 μm, auf. Die Verdrahtungsschicht609 kann mittels Dünnfilmtechniken erzeugt werden. Dabei werden beispielsweise Masken durch fotolithografische Prozesse erzeugt und Metallschichten auf den Masken abgeschieden, wobei nach dem Entfernen der Masken einzelne Leiterbahnen zurückbleiben. Nach dem Aufbringen der isolierenden Schicht und der Verdrahtungsschicht609 werden die Module600 vereinzelt. Dies geschieht üblicherweise durch Zersägen des Trägers601 . - In
7 ist ein Modul700 gezeigt, das eine Weiterbildung des in1B gezeigten Moduls100E darstellt. Das Modul700 enthält einen Halbleiterchip701 mit einem Kontaktelement702 auf einer Hauptoberfläche703 und Kontaktelementen704 und705 auf einer Hauptoberfläche706 . Der Halbleiterchip701 ist auf einen Träger707 aufgebracht, der beispielsweise aus Kupfer besteht und eine planare Oberfläche aufweist. Das Kontaktelement702 kann mit dem Träger707 beispielsweise durch Diffusionslöten oder mittels eines leitenden Klebers verbunden sein. Der Halbleiterchip701 und der Träger707 sind mit einer Schicht708 aus Fotolack überzogen. Die Fotolackschicht708 kann durch eine Schablone oder mittels Spin-Coating aufgebracht worden sein. Die Fotolackschicht708 ist fotolithografisch strukturiert und metallisiert worden. Dabei wurden Außenkontaktelemente709 ,710 und711 geschaffen, welche mit den Kontaktelementen704 und705 bzw. dem Träger707 verbunden sind. - Das Außenkontaktelement
709 kann sich über den Rand des Halbleiterchips701 hinaus über den Träger707 erstrecken. Der Halbleiterchip701 kann insbesondere ein vertikaler Leistungs-MOSFET sein, wobei das Kontaktelement702 der Drain-Anschluss, das Kontaktelement704 der Source-Anschluss und das Kontaktelement705 der Gate-Anschluss sind. - Das Modul
700 kann in entsprechender Weise zu dem in6 gezeigten Modul600 gefertigt werden, d. h. es werden mehrere Halbleiterchips701 auf einen Träger707 aufgebracht, die Halbleiterchips701 werden mit einer Fotolackschicht708 überzogen, die Außenkontaktelemente709 bis711 werden hergestellt und erst danach werden die Module700 vereinzelt.
Claims (2)
- Modul (
400 ) umfassend: – einen Halbleiterchip (401 ); – einen elektrisch leitfähigen Träger (407 ) mit einer Vertiefung (408 ), in welche der Halbleiterchip (401 ) eingebracht ist, wobei der Halbleiterchip (401 ) fest mit dem Träger (407 ) verbunden ist; und – eine Verdrahtungsschicht, welche den Halbleiterchip (401 ) und den Träger (407 ) bedeckt, wobei die Verdrahtungsschicht ein Außenkontaktelement (413 ) aufweist, welches den Halbleiterchip (401 ) und einen Bereich des Trägers (407 ) außerhalb der Vertiefung (408 ) bedeckt und welches auf der dem Träger (407 ) gegenüberliegenden Seite des Moduls (400 ) angeordnet ist. - Verfahren zur Herstellung eines Moduls (
400 ), umfassend: – einen Halbleiterchip (401 ) bereitstellen; – der Halbleiterchip (401 ) wird in eine Vertiefung (408 ) eines elektrisch leitfähigen Trägers (407 ) eingebracht und der Halbleiterchip (401 ) wird fest mit dem Träger (407 ) verbunden; und – eine Verdrahtungsschicht wird aufgebracht, welche den Halbleiterchip (401 ) und den Träger (407 ) bedeckt, wobei die Verdrahtungsschicht ein Außenkontaktelement (413 ) aufweist, welches den Halbleiterchip (401 ) und einen Bereich des Trägers (407 ) außerhalb der Vertiefung (408 ) bedeckt und welches auf der dem Träger (407 ) gegenüberliegenden Seite des Moduls (400 ) angeordnet ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102007017831.1A DE102007017831B8 (de) | 2007-04-16 | 2007-04-16 | Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102007017831.1A DE102007017831B8 (de) | 2007-04-16 | 2007-04-16 | Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls |
Publications (3)
Publication Number | Publication Date |
---|---|
DE102007017831A1 DE102007017831A1 (de) | 2008-10-30 |
DE102007017831B4 true DE102007017831B4 (de) | 2015-11-12 |
DE102007017831B8 DE102007017831B8 (de) | 2016-02-18 |
Family
ID=39777297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102007017831.1A Active DE102007017831B8 (de) | 2007-04-16 | 2007-04-16 | Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102007017831B8 (de) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8201326B2 (en) * | 2008-12-23 | 2012-06-19 | Infineon Technologies Ag | Method of manufacturing a semiconductor device |
US8642389B2 (en) * | 2009-08-06 | 2014-02-04 | Infineon Technologies Ag | Method of manufacturing a semiconductor device |
US8120158B2 (en) | 2009-11-10 | 2012-02-21 | Infineon Technologies Ag | Laminate electronic device |
US8664043B2 (en) | 2009-12-01 | 2014-03-04 | Infineon Technologies Ag | Method of manufacturing a laminate electronic device including separating a carrier into a plurality of parts |
US8513062B2 (en) | 2010-02-16 | 2013-08-20 | Infineon Technologies Ag | Method of manufacturing a semiconductor device with a carrier having a cavity and semiconductor device |
US20120061700A1 (en) | 2010-09-09 | 2012-03-15 | Andreas Eder | Method and system for providing a reliable light emitting diode semiconductor device |
US8866302B2 (en) | 2011-01-25 | 2014-10-21 | Infineon Technologies Ag | Device including two semiconductor chips and manufacturing thereof |
US8970032B2 (en) | 2011-09-21 | 2015-03-03 | Infineon Technologies Ag | Chip module and method for fabricating a chip module |
US8975711B2 (en) | 2011-12-08 | 2015-03-10 | Infineon Technologies Ag | Device including two power semiconductor chips and manufacturing thereof |
US20130229777A1 (en) * | 2012-03-01 | 2013-09-05 | Infineon Technologies Ag | Chip arrangements and methods for forming a chip arrangement |
US8815647B2 (en) | 2012-09-04 | 2014-08-26 | Infineon Technologies Ag | Chip package and a method for manufacturing a chip package |
US9824958B2 (en) | 2013-03-05 | 2017-11-21 | Infineon Technologies Austria Ag | Chip carrier structure, chip package and method of manufacturing the same |
US9196554B2 (en) | 2013-10-01 | 2015-11-24 | Infineon Technologies Austria Ag | Electronic component, arrangement and method |
US10506715B2 (en) | 2013-12-19 | 2019-12-10 | The Regents Of The University Of California | Scalable fabrication techniques and circuit packaging devices |
US9437516B2 (en) | 2014-01-07 | 2016-09-06 | Infineon Technologies Austria Ag | Chip-embedded packages with backside die connection |
US10192849B2 (en) | 2014-02-10 | 2019-01-29 | Infineon Technologies Ag | Semiconductor modules with semiconductor dies bonded to a metal foil |
US9368435B2 (en) | 2014-09-23 | 2016-06-14 | Infineon Technologies Ag | Electronic component |
US10991670B2 (en) | 2018-09-28 | 2021-04-27 | Semiconductor Components Industries, Llc | Semiconductor device assemblies including spacer with embedded semiconductor die |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5518957A (en) * | 1991-10-10 | 1996-05-21 | Samsung Electronics Co., Ltd. | Method for making a thin profile semiconductor package |
JPH1154673A (ja) * | 1997-07-31 | 1999-02-26 | Nec Kansai Ltd | 半導体装置 |
US6219254B1 (en) * | 1999-04-05 | 2001-04-17 | Trw Inc. | Chip-to-board connection assembly and method therefor |
US20010048156A1 (en) * | 2000-06-05 | 2001-12-06 | Nec Corporation. | Semiconductor device and method of manufacturing the same |
DE10308928A1 (de) * | 2003-02-28 | 2004-09-09 | Siemens Ag | Direkt auf ungehäusten Bauelementen erzeugte freitragende Kontaktierstrukturen |
US20040266037A1 (en) * | 2003-06-26 | 2004-12-30 | Semiconductor Components Industries, Llc. | Direct chip attach structure and method |
DE102004030042A1 (de) * | 2004-06-22 | 2006-01-19 | Infineon Technologies Ag | Halbleiterbauelement |
US20060060891A1 (en) * | 2004-09-23 | 2006-03-23 | International Rectifier Corp. | Redistributed solder pads using etched lead frame |
-
2007
- 2007-04-16 DE DE102007017831.1A patent/DE102007017831B8/de active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5518957A (en) * | 1991-10-10 | 1996-05-21 | Samsung Electronics Co., Ltd. | Method for making a thin profile semiconductor package |
JPH1154673A (ja) * | 1997-07-31 | 1999-02-26 | Nec Kansai Ltd | 半導体装置 |
US6219254B1 (en) * | 1999-04-05 | 2001-04-17 | Trw Inc. | Chip-to-board connection assembly and method therefor |
US20010048156A1 (en) * | 2000-06-05 | 2001-12-06 | Nec Corporation. | Semiconductor device and method of manufacturing the same |
DE10308928A1 (de) * | 2003-02-28 | 2004-09-09 | Siemens Ag | Direkt auf ungehäusten Bauelementen erzeugte freitragende Kontaktierstrukturen |
US20040266037A1 (en) * | 2003-06-26 | 2004-12-30 | Semiconductor Components Industries, Llc. | Direct chip attach structure and method |
DE102004030042A1 (de) * | 2004-06-22 | 2006-01-19 | Infineon Technologies Ag | Halbleiterbauelement |
US20060060891A1 (en) * | 2004-09-23 | 2006-03-23 | International Rectifier Corp. | Redistributed solder pads using etched lead frame |
Also Published As
Publication number | Publication date |
---|---|
DE102007017831A1 (de) | 2008-10-30 |
DE102007017831B8 (de) | 2016-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102007017831B4 (de) | Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls | |
DE102010044709B4 (de) | Leistungshalbleitermodul mit Metallsinterverbindungen sowie Herstellungsverfahren | |
DE102007018914B4 (de) | Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben | |
DE102008039389B4 (de) | Bauelement und Verfahren zur Herstellung | |
DE10045043B4 (de) | Halbleiterbauteil und Verfahren zu dessen Herstellung | |
DE102008029644B4 (de) | Halbleiterbauelement als Modul und Verfahren zu seiner Herstellung | |
EP1350417B1 (de) | Verfahren zur herstellung einer elektronischen baugruppe | |
DE102009035920B4 (de) | Halbleiterbauelement, Baugruppe und Verfahren zum Herstellen des Halbleiterbauelements | |
DE102008035911B4 (de) | Verfahren zum Herstellen eines integrierten Schaltungsmoduls | |
EP0931346A1 (de) | Mikroelektronisches bauteil in sandwich-bauweise | |
DE10333841A1 (de) | Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben | |
DE102011088218B4 (de) | Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement und Verfahren zur Herstellung | |
DE10033977A1 (de) | Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern | |
DE102004041088B4 (de) | Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung | |
DE102007036045A1 (de) | Elektronischer Baustein mit zumindest einem Bauelement, insbesondere einem Halbleiterbauelement, und Verfahren zu dessen Herstellung | |
DE102007036841B4 (de) | Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung | |
DE102010000402A1 (de) | Halbleiteranordnung | |
DE102006012007B4 (de) | Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung | |
DE102017220258B4 (de) | Halbleitersensorbauelement und Verfahren zum Herstellen desselben | |
DE102007031490B4 (de) | Verfahren zur Herstellung eines Halbleitermoduls | |
DE19830158C2 (de) | Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente | |
DE102006024147B3 (de) | Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben | |
DE102007002807B4 (de) | Chipanordnung | |
DE102005057256A1 (de) | Verfahren zum Herstellen eines Moduls mit einer integrierten Schaltung auf einem Substrat und ein dadurch hergestelltes Modul | |
DE102004027074A1 (de) | BGA (Ball Grid Array)-Gehäuse mit einer metallischen Kühlfolie |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R083 | Amendment of/additions to inventor(s) | ||
R020 | Patent grant now final | ||
R082 | Change of representative |