DE102017130213B4 - Planarer feldeffekttransistor - Google Patents

Planarer feldeffekttransistor Download PDF

Info

Publication number
DE102017130213B4
DE102017130213B4 DE102017130213.1A DE102017130213A DE102017130213B4 DE 102017130213 B4 DE102017130213 B4 DE 102017130213B4 DE 102017130213 A DE102017130213 A DE 102017130213A DE 102017130213 B4 DE102017130213 B4 DE 102017130213B4
Authority
DE
Germany
Prior art keywords
electrode part
dielectric
field effect
effect transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017130213.1A
Other languages
English (en)
Other versions
DE102017130213A1 (de
Inventor
Andreas Meiser
Grzegorz Kozlowski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102017130213.1A priority Critical patent/DE102017130213B4/de
Priority to US16/220,592 priority patent/US20190189743A1/en
Priority to CN201811531739.XA priority patent/CN110010686A/zh
Publication of DE102017130213A1 publication Critical patent/DE102017130213A1/de
Application granted granted Critical
Publication of DE102017130213B4 publication Critical patent/DE102017130213B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Planarer Feldeffekttransistor (100), der aufweist:ein Drainerweiterungsgebiet (102) zwischen einem Kanalbereich (104) und einem Drainanschluss (D) an einer ersten Oberfläche (106) eines Halbleiterkörpers (112);einen ersten Elektrodenteil (108) und einen zweiten Elektrodenteil (110), die lateral voneinander beabstandet sind, wobei der erste Elektrodenteil (108) als Gateelektrode oberhalb des Kanalbereichs (104) angeordnet ist und der zweite Elektrodenteil (110) oberhalb des Drainerweiterungsgebiets (102) angeordnet ist und vom ersten Elektrodenteil (108) elektrisch getrennt ist;ein Gatedielektrikum (1141) zwischen dem ersten Elektrodenteil (108) und dem Kanalgebiet (104); undein weiteres Dielektrikum (1142) zwischen dem ersten Elektrodenteil (108) und dem Drainerweiterungsgebiet (102), wobei eine Dicke des weiteren Dielektrikums (1142) größer ist als eine Dicke des Gatedielektrikums (1141) und das Gatedielektrikum (1141) in Richtung des Drainanschlusses (D) an das weitere Dielektrikum angrenzt, und wobei das weitere Dielektrikum ein STI-Dielektrikum (1143), Shallow Trench IsolationDielektrikum, aufweist, sowie ein planares Dielektrikum (1147) zwischen dem STI-Dielektrikum (1143) und dem Gatedielektrikum (1141), wobei das planare Dielektrikum (1147) dicker ist als das Gatedielektrikum (1141) und an der ersten Oberfläche (106) an eine Oberseite eines Teils des Drainerweiterungsgebiets (102) angrenzt.

Description

  • TECHNISCHES GEBIET
  • Die Anmeldung betrifft einen planaren Feldeffekttransistor.
  • HINTERGRUND
  • In Halbleiterbauelementen mit Feldeffekttransistoren werden typischerweise eine Vielzahl von Feldeffekttransistorzellen parallel geschaltet, um in einem Leistungshalbleiterbauelement eine gewünschte Stromtragfähigkeit zu realisieren. Beispielhaft wird auf den Offenbarungsgehalt in den Druckschriften US 2014 / 0 103 968 A1 , WO 2005/ 045 938 A2 , US 8 963 241 B1 , DE 102 10 662 A1 , DE 10 2008 038 300 A1 sowie US 2017 / 0 047 442 A1 verwiesen. In Schaltungsanwendungen wie etwa DC-DC Wandlern werden die Transistoren beispielsweise so optimiert, dass auftretende Verluste in jedem Schaltzyklus minimiert werden. Bei jedem Zyklus werden verschiedene Schaltzustände durchlaufen, wobei in jeder Schaltphase unterschiedliche Verlustanteile zustande kommen, die durch bestimmte Transistorparameter vergrößert oder verkleinert werden können. Bei großen Lastströmen ist beispielsweise der Transistorwiderstand im eingeschalteten Zustand Rdson ein dominanter Parameter der Schaltungsanwendung, während im mittleren und geringen Strombereich Schaltverluste durch Kapazitäten in den Vordergrund treten.
  • Wünschenswert ist es, die Schaltverluste von planaren Feldeffekttransistoren zu reduzieren, um dadurch die Effizienz einer mit den Feldeffekttransistoren realisierten Schaltungsanordnung zu verbessen.
  • ZUSAMMENFASSUNG
  • Die oben genannte Aufgabe wird durch den erfindungsgemäßen Anmeldungsgegenstand gemäß Patentanspruch 1 gelöst. Weitere Ausführungsformen sind in den abhängigen Ansprüchen beschrieben.
  • Die vorliegende Offenbarung betrifft einen planarer Feldeffekttransistor. Der planare Feldeffekttransistor weist ein Drainerweiterungsgebiet zwischen einem Kanalbereich und einem Drainanschluss an einer ersten Oberfläche eines Halbleiterkörpers auf. Zudem weist der planare Feldeffekttransistor einen ersten Elektrodenteil und einen zweiten Elektrodenteil auf, die lateral voneinander beabstandet sind, wobei der erste Elektrodenteil als Gateelektrode oberhalb des Kanalbereichs angeordnet ist und der zweite Elektrodenteil oberhalb des Drainerweiterungsgebiets angeordnet ist und vom ersten Elektrodenteil elektrisch getrennt ist. Die elektrische Trennung zwischen erstem Elektrodenteil und zweitem Elektrodenteil ermöglicht eine Reduktion der Gatekapazität Cg, indem der zweite Elektrodenteil als Feldplatte ausgebildet wird und beispielsweise mit einem Referenzpotential elektrisch verbunden wird. Die Gatekapazität Cg umfasst eine Gate-zu-Drain Kapazität Cgd als auch eine Gate-zu-Source Kapazität Cgs. Bei dem ersten und zweiten Elektrodenteil handelt es sich beispielsweise um beabstandete Teile einer selben Verdrahtungsebene, aus der durch Strukturierung, z.B. lithografische Strukturierung lateral beabstandete Teile wie etwa Leiterbahnen oder Elektroden gewonnen werden.
  • Gemäß einer Ausführungsform ist der zweite Elektrodenteil mit einem Sourceanschluss elektrisch verbunden und trägt damit nicht zur Gatekapazität Cg bei.
  • Gemäß einer Ausführungsform ist der planare Feldeffekttransistor ein laterales Leistungshalbeiterbauelement, bei dem ein Bodygebiet und ein Sourcegebiet elektrisch kurzgeschlossen sind. Bei dem lateralen Leistungshalbleiterbauelement bildet sich in einem Teil des Bodygebiets an der ersten Oberfläche, der mit einem Gatedielektrikum und dem als Gateelektrode wirkenden ersten Elektrodenteil überlappt, ein Kanalbereich aus, dessen Leitfähigkeit sich durch Anlegen einer geeigneten Spannung an den ersten Elektrodenteil steuern lässt. Entlang des Kanalbereichs kann somit ein Kanalstrom, der in einer lateralen Richtung parallel zur ersten Oberfläche fließt, gesteuert werden. In einem selbstsperrenden n-Kanal-FET, d.h. einem n-Kanal-FET vom Anreicherungstyp entsteht beispielsweise ein leitender Kanal, falls eine positive Spannung zwischen dem Gateanschluss G und dem Sourceanschluss S eine Schwellspannung Vth übersteigt. Der Kanal geht in diesem Fall wieder in einen sperrenden Zustand über, falls die Gatespannung die Schwellspannung unterschreitet, z.B. bei einer Gatespannung von 0V.
  • Gemäß einer Ausführungsform ist das Drainerweiterungsgebiet geeignet, eine Drain-zu-Source Spannung in einem Bereich von 5V bis 200V zu sperren. Durch eine geeignete Dimensionierung sowie Dotierung des Drainerweiterungsgebiets kann der gewünschte Spannungssperrbereich eingestellt werden. Somit kann der planare Feldeffekttransistor beispielsweise in Schaltungsanwendungen wie DC-DC Wandlern zum Einsatz kommen. Um auch eine gewünschte Stromtragfähigkeit zu realisieren kann der planare Feldeffekttransistor aus einer Vielzahl parallel geschalteter planarer Feldeffekttransistorzellen aufgebaut sein. Bei den parallel geschalteten planaren Feldeffekttransistorzellen kann es sich beispielsweise um Feldeffekttransistorzellen handeln, die in Form eines Streifens oder eines Streifensegments ausgebildet sind. Selbstverständlich können die Feldeffekttransistorzellen auch eine beliebige andere Form aufweisen, z.B. kreisförmig, elliptisch, vieleckig wie etwa oktaedrisch sein.
  • Gemäß einer Ausführungsform sind der erste Elektrodenteil und der zweite Elektrodenteil unterschiedliche Teile einer strukturierten Elektrodenschicht. Bei der Elektrodenschicht kann es sich um eine leitfähige Schicht wie etwa eine Metallschicht, eine Metallsilizidschicht, eine Metalllegierung oder auch um eine hochdotierte Halbleiterschicht bzw. eine Kombination dieser Materialien handeln. Die Elektrodenschicht kann beispielsweise eine Verdrahtungsschicht sein, die nach Strukturierung in anderen Bauteilbereichen als Leiterbahn oder Elektrode wirken kann. Selbstverständlich kann es sich bei der Elektrodenschicht auch um eine Elektrodenschicht zwischen einer ersten Verdrahtungsebene und der ersten Halbleiteroberfläche handeln.
  • Gemäß einer Ausführungsform weist der planare Feldeffekttransistor zudem ein tiefes Bodygebiet auf, das mit dem Sourceanschluss elektrisch verbunden ist und sich unterhalb des Drainerweiterungsgebiets lateral erstreckt, wobei eine Erstreckung des tiefen Bodygebiets in einer ersten lateralen Richtung und eine Erstreckung des Drainerweiterungsgebiets in der ersten lateralen Richtung mindestens teilweise überlappen. Bei der ersten lateralen Richtung handelt es sich beispielsweise um eine Kanallängenrichtung des Kanalbereichs senkrecht zu einer Kanalweitenrichtung. Die Kanallängenrichtung verläuft beispielsweise entlang einer Richtung vom Source- zum Drainanschluss des planaren Feldeffekttransistors. Die teilweise Überlappung wirkt sich aufgrund des Kompensationsprinzips bzw. RESURF (REduced SURface Field)-Prinzips positiv auf die Sperrfähigkeit des planaren Feldeffekttransistors aus. Die Erstreckung des tiefen Bodygebiets in der ersten lateralen Richtung und eine Erstreckung des als Gateelektrode wirkenden ersten Elektrodenteils in der ersten lateralen Richtung können beispielsweise ebenso überlappen.
  • Gemäß einer Ausführungsform überlappen die Erstreckung des tiefen Bodygebiets in der ersten lateralen Richtung und eine Erstreckung des zweiten Elektrodenteils in der ersten lateralen Richtung mindestens teilweise.
  • Gemäß einer Ausführungsform weist das tiefe Bodygebiet lateral benachbarte erste und zweite Bodyteilgebiete auf, und eine Dotierstoffdosis in dem lateral näher am Drainanschluss gelegenen ersten Bodyteilgebiet ist kleiner als in dem zweiten Bodyteilgebiet. Hiermit lässt sich eine weitere Verbesserung des Einschaltwiderstands Rdson sowie der Drain-zu-Source-Sperrfestigkeit, d.h. einer Drain-zu-Source Durchbruchspannung erzielen.
  • Erfindungsgemäß weist der planare Feldeffekttransistor ein Gatedielektrikum zwischen dem ersten Elektrodenteil und dem Kanalgebiet auf, sowie ein weiteres Dielektrikum zwischen dem ersten Elektrodenteil und dem Drainerweiterungsgebiet, wobei eine Dicke des weiteren Dielektrikums größer ist als eine Dicke des Gatedielektrikums und das Gatedielektrikum in Richtung des Drainanschlusses an das weitere Dielektrikum angrenzt. Durch die vergrößerte Dicke des Dielektrikums lassen sich die elektrischen Felder an der ersten Oberfläche weiter reduzieren, wodurch sich eine weitere Verbesserung im Durchbruchsverhalten des planaren Feldeffekttransistors erzielen lässt.
  • Erfindungsgemäß weist das weitere Dielektrikum ein STI-Dielektrikum, Shallow Trench Isolation-Dielektrikum aufweist.
  • Erfindungsgemäß weist das weitere Dielektrikum zwischen dem STI-Dielektrikum und dem Gatedielektrikum zudem ein planares Dielektrikum auf, das dicker ist als das Gatedielektrikum und an der ersten Oberfläche an eine Oberseite eines Teils des Drainerweiterungsgebiets angrenzt. Durch die vergrößerte Dicke des planaren Dielektrikums lassen sich die elektrischen Felder an der ersten Oberfläche weiter reduzieren, wodurch sich eine weitere Verbesserung im Durchbruchsverhalten des planaren Feldeffekttransistors erzielen lässt.
  • Gemäß einer weiteren Ausführungsform grenzt ein Teil des Gatedielektrikums an der ersten Oberfläche an eine Oberseite eines Teils des Drainerweiterungsgebiets an.
  • Gemäß einer weiteren Ausführungsform entspricht das weitere Dielektrikum einem LOCOS-Oxid, Local Oxidation of Silicon-Oxid bzw. weist ein solches auf.
  • Gemäß einer weiteren Ausführungsform ist das weitere Dielektrikum ein planares Dielektrikum, dessen Unterseite stufenfrei in eine Unterseite des Gatedielektrikums übergeht, und dessen Oberseite über eine zur ersten Oberfläche gerichtete Stufe in eine Oberseite des Gatedielektrikums übergeht. Hiermit lassen sich die elektrischen Felder an der ersten Oberfläche weiter reduzieren, wodurch sich eine weitere Verbesserung im Durchbruchsverhalten des planaren Feldeffekttransistors erzielen lässt.
  • Gemäß einer weiteren Ausführungsform nimmt eine Dicke des weiteren Dielektrikums in Richtung des Drainanschlusses zu. Eine Unterseite des weiteren Dielektrikums verläuft parallel zur ersten Oberfläche und der zweite Elektrodenteil ist auf einem zur ersten Oberfläche schrägen Oberseitenbereich des weiteren Dielektrikums angeordnet. Auch hiermit lassen sich die elektrischen Felder an der ersten Oberfläche weiter reduzieren, wodurch sich eine weitere Verbesserung im Durchbruchsverhalten des planaren Feldeffekttransistors erzielen lässt.
  • Gemäß einer weiteren Ausführungsform ist der zweite Elektrodenteil über einen Kontakt mit einer oberhalb des zweiten Elektrodenteils angeordneten Feldplatte elektrisch verbunden, und die Feldplatte erstreckt sich in lateraler Richtung weiter zum Drainanschluss als der zweite Elektrodenteil. Hiermit lässt sich das elektrische Feldprofil im Driftbereich weiter verbessern und eine höhere Drain-zu-Source-Sperrfestigkeit erzielen. Bei der Feldplatte kann es sich beispielsweise um einen Teil einer ersten strukturierten Metallisierungsebene handeln.
  • Gemäß einer Ausführungsform weist der planare Feldeffekttransistor zudem einen dritten Elektrodenteil oberhalb des Drainerweiterungsgebiets auf, wobei der zweite Elektrodenteil lateral zwischen dem dritten Elektrodenteil und dem ersten Elektrodenteil angeordnet ist, und der dritte Elektrodenteil über die Feldplatte mit dem zweiten Elektrodenteil elektrisch verbunden ist. Durch die laterale Trennung der Drain-seitigen Feldplatten lässt sich eine weitere Verbesserung des elektrischen Feldprofils im Driftbereich erzielen und damit die Drain-zu-Source-Sperrfestigkeit verbessern.
  • Gemäß einer Ausführungsform weist das Drainerweiterungsgebiet lateral benachbarte erste und zweite Drainerweiterungsteilgebiete auf, und eine Dotierstoffdosis in dem lateral näher am Drainanschluss gelegenen ersten Drainerweiterungsteilgebiet ist größer als in dem zweiten Drainerweiterungsteilgebiet. Hiermit lässt sich eine weitere Verbesserung des Einschaltwiderstands Rdson sowie der Drain-zu-Source-Sperrfestigkeit, d.h. einer Drain-zu-Source Durchbruchspannung erzielen.
  • Die Halbleitervorrichtung kann in einer Vielzahl von Anwendungen eingesetzt werden. Gemäß einer Ausführungsform weist beispielsweise weist ein DC-DC-Wandler eine der oben beschriebenen Ausführungsformen der Halbleitervorrichtung auf.
  • Figurenliste
  • Die begleitenden Zeichnungen dienen dem Verständnis von Ausführungsbeispielen der Erfindung, sind in die Offenbarung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen lediglich Ausführungsbeispiele und dienen zusammen mit der Beschreibung deren Erläuterung. Weitere Ausführungsbeispiele und zahlreiche der beabsichtigten Vorteile ergeben sich unmittelbar aus der nachfolgenden Detailbeschreibung. Die in den Zeichnungen gezeigten Elemente und Strukturen sind nicht notwendigerweise maßstabsgetreu zueinander dargestellt. Gleiche Bezugszeichen verweisen auf gleiche oder einander entsprechende Elemente und Strukturen.
    • 1 ist eine schematische Querschnittsansicht eines planaren Feldeffekttransistors mit einem als Gateelektrode wirkenden ersten Elektrodenteil und einem als Feldplatte wirkenden zweiten Elektrodenteil sowie einem Drainerweiterungsgebiet.
    • 2 ist eine schematische Querschnittsansicht eines wie in 1 gezeigten planaren Feldeffekttransistors, bei dem ein STI (Shallow Trench Isolation)-Gebiet zwischen dem ersten und zweiten Elektrodenteil und dem Drainerweiterungsgebiet angeordnet ist.
    • 3 ist eine schematische Querschnittsansicht eines wie in 1 gezeigten planaren Feldeffekttransistors, bei dem ein LOCOS (Local Oxidation of Silicon)-Gebiet zwischen dem ersten und zweiten Elektrodenteil und dem Drainerweiterungsgebiet angeordnet ist.
    • 4 ist eine schematische Querschnittsansicht eines wie in 1 gezeigten planaren Feldeffekttransistors, bei dem ein planares Dielektrikum zwischen dem ersten und zweiten Elektrodenteil und dem Drainerweiterungsgebiet angeordnet ist.
    • 5 ist eine schematische Querschnittsansicht eines wie in 1 gezeigten planaren Feldeffekttransistors, bei dem ein dreieckförmiges bzw. abgeschrägten Dielektrikum zwischen dem ersten und zweiten Elektrodenteil und dem Drainerweiterungsgebiet angeordnet ist.
    • 6 ist eine schematische Querschnittsansicht eines wie in 1 gezeigten planaren Feldeffekttransistors, bei dem eine Feldplattenwirkung sowohl durch den zweiten Elektrodenteil als auch eine oberhalb des zweiten Elektrodenteils ausgebildete Kontaktfläche realisiert ist.
    • 7 ist eine schematische Querschnittsansicht eines wie in 1 gezeigten planaren Feldeffekttransistors, bei dem das Drainerweiterungsgebiet in unterschiedlich dotierte Subgebiete unterteilt ist.
    • 8 ist eine schematische Querschnittsansicht eines wie in 1 gezeigten planaren Feldeffekttransistors, bei dem ein vergrabenes Bodygebiet in unterschiedlich dotierte Subgebiete unterteilt ist.
    • 9 ist eine schematische Querschnittsansicht eines wie in 1 gezeigten planaren Feldeffekttransistors, bei dem der zweiten Elektrodenteil als auch ein lateral beabstandeter dritter Elektrodenteil als Feldplatte wirken.
    • 10 ist ein Graph, der den zeitlichen Verlauf von Gate- und Drainspannung für verschiedene planare Feldeffekttransistoren darstellt.
    • 11 zeigt ein schematisches Schaltungsdiagramm eines DC-DC Wandlers mit Feldeffekttransistoren, die entsprechend den Ausführungsformen der 1 bis 9 gestaltet sein können.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil der Offenbarung bilden und in denen zu Veranschaulichungszwecken spezifische Ausführungsbeispiele gezeigt sind. In diesem Zusammenhang wird eine Richtungsterminologie wie „Oberseite“, „Boden“, „Vorderseite“, „Rückseite“, „vorne“, „hinten“ usw. auf die Ausrichtung der gerade beschriebenen Figuren bezogen. Da die Komponenten der Ausführungsbeispiele in unterschiedlichen Orientierungen positioniert werden können, dient die Richtungsterminologie nur der Erläuterung und ist in keiner Weise als begrenzend aufzufassen.
  • Es versteht sich von selbst, dass weitere Ausführungsbeispiele existieren und an den Ausführungsbeispielen strukturelle oder logische Änderungen gemacht werden können, ohne dass dabei von dem durch die Patentansprüche Definierten abgewichen wird. Die Beschreibung der Ausführungsbeispiele ist insoweit nicht begrenzend. Insbesondere können Elemente von im Folgenden beschriebenen Ausführungsbeispielen mit Elementen von anderen der beschriebenen Ausführungsbeispiele kombiniert werden, sofern sich aus dem Kontext nichts anderes ergibt.
  • Bei den Begriffen „haben“, „enthalten“, „umfassen“, „aufweisen“ und dergleichen handelt es sich im Folgenden um offene Begriffe, die einerseits auf das Vorhandensein der besagten Elemente oder Merkmale hinweisen, andererseits das Vorhandensein von weiteren Elementen oder Merkmalen nicht ausschließen. Die unbestimmten Artikel und die bestimmten Artikel umfassen sowohl den Plural als auch den Singular, sofern sich aus dem Zusammenhang nicht eindeutig etwas anderes ergibt.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch zusätzliche Elemente oder Merkmale nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die steuerbar sind, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
  • In 1 ist eine Ausführungsform eines planaren Feldeffekttransistors 100 in einer schematischen Querschnittsansicht dargestellt. Der planare Feldeffekttransistor 100 weist ein Drainerweiterungsgebiet 102 zwischen einem Kanalbereich 104 und einem Drainanschluss D an einer ersten Oberfläche 106 eines Halbleiterkörpers 112 auf. Der planare Feldeffekttransistor weist zudem einen ersten Elektrodenteil 108 und einen zweiten Elektrodenteil 110 auf. Der erste Elektrodenteil 108 ist vom zweiten Elektrodenteil 110 lateral beabstandet, wobei der erste Elektrodenteil 108 als Gateelektrode oberhalb des Kanalbereichs 104 angeordnet ist und der zweite Elektrodenteil 110 oberhalb des Drainerweiterungsgebiets 102 angeordnet ist und vom ersten Elektrodenteil 108 elektrisch getrennt ist. Der zweite Elektrodenteil 110 wirkt als Feldplatte und ist mit einem Referenzanschluss R, z. B. dem Sourceanschluss S elektrisch verbunden.
  • Mit planarer Feldeffekttransistor wird ein Feldeffekttransistor bezeichnet, bei dem ein Gatedielektrikum sowie eine Gateelektrode in Planartechnik hergestellt sind, so dass diese auf einem Halbleitersubstrat positioniert sind, und, anders als bei Graben-Gatestrukturen, nicht in einem sich in das Halbleitersubstrat erstreckenden Graben vorliegen.
  • Somit weist der planare Feldeffekttransistor 100 in 1 einen Halbleiterkörper 112 auf, auf dem an der ersten Oberfläche 106 eine isolierende Struktur 114 ausgebildet ist. Die isolierende Struktur 114 umfasst ein Gatedielektrikum 1141, das oberhalb des Kanalbereichs 104 zwischen dem als Gateelektrode wirkenden ersten Elektrodenteil 108 und dem Kanalbereich 104 positioniert ist. Die isolierende Struktur 114 kann beispielsweise in Richtung des Drainanschlusses D weitere Teile aufweisen, die sich hinsichtlich Materialzusammensetzung oder geometrischer Abmessungen wie Dicke vom Gatedielektrikum 1141 unterscheiden. Beispiele derartiger weiterer Teile der isolierenden Struktur 114 werden in weiter unten beschriebenen Ausführungsformen vorgestellt. Bei dem Gatedielektrikum 1141 kann es sich beispielsweise um ein isolierendes Material wie ein Oxid, z.B. SiO2, ein Nitrid, z.B. Si3N4, ein hoch-k-Dielektrikum oder ein niedrig-k-Dielektrikum handeln oder auch um eine beliebige Kombination hieraus. Beispielsweise ist das Gatedielektrikum 1141 als thermisches Oxid ausgebildet. Auf dem Gatedielektrikum 1141 ist der als Gateelektrode wirkende erste Elektrodenteil 108 platziert, der mit einem Gateanschluss G elektrisch verbunden ist.
  • Dem Halbleiterkörper 112 können verschiedenartige Halbleitermaterialien zugrunde liegen, wie etwa Silizium, Silizium-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), Silizium-Germanium, Germanium, Galliumarsenid, Siliziumcarbid, Galliumnitrid oder auch weitere Verbundhalbleitermaterialien. Der Halbleiterkörper kann auf einem Halbleitersubstrat wie etwa einem Halbleiterwafer basieren und eine oder mehrere darauf abgeschiedene epitaktische Schichten umfassen oder auch rückgedünnt sein. Ein Leitfähigkeitstyp des Drainerweiterungsgebiets 102 stimmt mit einem das Drainerweiterungsgebiet 102 umgebenden Teil des Halbleiterkörpers 112 überein. Jedoch kann beispielsweise eine Dotierungskonzentration im Drainerweiterungsgebiet 102 vergleichsweise größer ausfallen.
  • Der planare Feldeffekttransistor 100 kann beispielsweise aus Feldeffekttransistorzellen aufgebaut sein, die in Form eines Streifens oder eines Streifensegments ausgebildet sind. Selbstverständlich können die Feldeffekttransistorzellen auch eine beliebige andere Form aufweisen, z.B. kreisförmig, elliptisch, vieleckig wie etwa oktaedrisch sein.
  • Der als Feldplatte wirkende zweite Elektrodenteil 110 ist mit einem Referenzpotential wie etwa einem Sourceanschluss S elektrisch verbunden. Bei dem Sourceanschluss S handelt es sich beispielsweise um eine leitfähige Struktur, die miteinander elektrisch verbundene leitfähige Komponenten wie etwa Kontaktstöpsel, Metallisierungsbahnen sowie Anschlusspads umfassen kann. Die leitfähigen Komponenten ihrerseits bestehen aus leitfähigem Material wie etwa einem Metall, einem Metallsilizid, einer Metalllegierung, einem hochdotierten Halbleiter oder einer Kombination hieraus. Für den Drainanschluss D gelten die für den Sourceanschluss S gemachten Angaben hinsichtlich Material und Struktur.
  • Der Sourceanschluss S ist elektrisch mit einem Sourcegebiet 118 von einem ersten Leitfähigkeitstyp sowie einem Bodygebiet 120 von einem zweiten Leitfähigkeitstyp elektrisch verbunden. Der erste Leitfähigkeitstyp stimmt mit dem Leitfähigkeitstyp des Drainerweiterungsgebiets 102 überein. Die elektrische Verbindung zwischen dem Bodygebiet 120 und dem Sourceanschluss S ist in 1 vereinfacht dargestellt und kann in der Praxis auf vielfältige Weise realisiert sein. Beispielsweise kann der Sourceanschluss S einen Grabenkontakt umfassen, der sich in den Halbleiterkörper 112 erstreckt und über einen Boden des Grabenkontakts sowie einen Teil der Seitenwand das Bodygebiet 120 elektrisch kontaktiert. Ebenso kann die elektrische Kontaktierung des Bodygebiets 120 beispielsweise dadurch erfolgen, dass das Sourcegebiet 118 und das Bodygebiet 120 entlang einer senkrecht zur Zeichenebene von 1 gerichteten Richtung, z.B. entlang eines Streifens bei streifenförmiger Gestaltung von Transistorzellen des planaren Feldeffekttransistors 100, abwechselnd zur ersten Oberfläche 106 geführt sind und dort mit dem Sourceanschluss S in elektrischem Kontakt stehen. Hierzu wird das Sourcegebiet 118 entlang einer senkrecht zur Zeichenebene von 1 verlaufenden Richtung in Form voneinander beabstandeter Segmente ausgebildet, zwischen denen dann der Kontaktbereich für das Bodygebiet 120 liegt. Auch können das Bodygebiet 120 und das Sourcegebiet 118 an der ersten Oberfläche 109 lateral aneinander angrenzen und jeweils mit dem Sourceanschluss S in elektrischem Kontakt stehen.
  • Der planare Feldeffekttransistor 100 kann beispielsweise monolithisch in einer Mischtechnologie realisiert sein. Mit derartigen Mischtechnologien können beispielsweise in einem Chip Analogblöcke durch die in dieser Technologie enthaltenen Bipolarbauelemente für Schnittstellen an digitale Systeme, Digitalblöcke durch die in dieser Technologie enthaltenen CMOS (Complementary Metal-Oxid-Semiconductor)-Bauelemente für Signalverarbeitung, sowie Hochspannungs- oder Leistungsblöcke durch in dieser Technologie enthaltenen Feldeffekttransistoren ausgebildet werden. Derartige Mischtechnologien sind beispielsweise als Bipolar-CMOS-DMOS, BCD-Technologien oder Smart Power Technologien, SPT, bekannt und werden in einer Vielzahl von Anwendungsgebieten im Bereich von z.B. Beleuchtung, Motorsteuerung, Automobilelektronik, Leistungsmanagement für Mobilgeräte, Audioverstärker, Leistungsversorgung, Festplatten, Drucker eingesetzt.
  • Bei dem Drainerweiterungsgebiet 102 handelt es sich um ein Halbleitergebiet vom ersten Leitfähigkeitstyp, das den am Ende des Kanalgebiets 104 austretenden Kanalstrom zum Drainanschluss D abführt. Ähnlich wie eine Driftzone in einem vertikalen Leistungshalbleiterbauelement dem Abführen des Kanalstroms in vertikaler Richtung zum Drainanschluss dient, dient das Drainerweiterungsgebiet 102 als Driftzone, in der ein Laststrom in lateraler Richtung zum Drainanschluss D geführt wird. Ähnlich wie die Driftzone in vertikalen Leistungshalbleiterbauelementen trägt auch das Drainerweiterungsgebiet 102 in dem planaren Feldeffekttransistor wesentlich zur Sperrfähigkeit dieser Bauelemente bei, d.h. der typischerweise im Datenblatt der Bauelemente spezifizierten maximalen Drain-zu-Source Spannung während des Betriebs. Diese Sperrfähigkeit lässt sich beispielsweise durch geeignete Dimensionierung und Dotierung des Drainerweiterungsgebiets 102 beeinflussen und geeignet einstellen. In einer Ausführungsform ist das Drainerweiterungsgebiet 102 geeignet, eine Drain-zu-Source-Spannung in einem Bereich von 5 V bis 200 V zu sperren.
  • Das Gatedielektrikum 1141 ist als ein Teil der isolierenden Struktur 114 zwischen dem Kanalbereich 104 und dem ersten Elektrodenteil 108 ausgebildet. Die isolierende Struktur 104 weist auch ein weiteres Dielektrikum 1142 auf, das unter anderem zwischen dem ersten Elektrodenteil 108 und dem Drainerweiterungsgebiet 102 ausgebildet ist, wobei eine Dicke d2 des weiteren Dielektrikums 1142 größer ist als eine Dicke d1 des Gatedielektrikums 1141. Das Gatedielektrikum 1141 grenzt in Richtung des Drainanschlusses D an das weitere Dielektrikum 1142 an. Das weitere Dielektrikum 1142 weist erfindungsgemäß eine Kombination der Dielektrika STI (Shallow Trench Isolation) und planares Dielektrikum auf.
  • Beispielsweise kann zur Herstellung der isolierenden Struktur auf die in einer Mischtechnologie gefertigten unterschiedlichen Dielektrika zurückgegriffen werden und diese oder einige dieser Dielektrika zur isolierenden Struktur 114 zusammengesetzt werden.
  • Eine Ausführungsform bezieht sich auf den in 1 gezeigten planaren Feldeffekttransistor, bei dem der Referenzanschluss R des zweiten Elektrodenteils 110 mit dem Sourceanschluss elektrisch verbunden ist.
  • In der in 2 gezeigten Querschnittsansicht eines planaren Feldeffekttransistors 100 ist ein Beispiel veranschaulicht, bei der das Bodygebiet 120 erste, zweite und dritte Body-Subgebiete 1201, 1202, 1203 vom zweiten Leitfähigkeitstyp aufweist. Das erste Body-Subgebiet 1201 grenzt an das Gatedielektrikum 1141 an und dient somit der Ausbildung eines leitfähigen Kanals bei Anlegen einer geeigneten Spannung an den als Gateelektrode wirkenden ersten Elektrodenteil 108. Das zweite Body-Subgebiet 1202 dient als vertikaler Anschlussbereich für ein vergrabenes drittes Body-Subgebiet 1203, das sich als tiefes Body-Subgebiet unterhalb des Drainerweiterungsgebiets 102 lateral erstreckt, wobei eine Erstreckung des tiefen Body-Subgebiets 1083 in einer ersten lateralen Richtung xl und eine Erstreckung des Drainerweiterungsgebiets 102 in der ersten lateralen Richtung x1 mindestens teilweise überlappen. Die teilweise Überlappung wirkt sich aufgrund des Kompensationsprinzips bzw. RESURF (REduced SURface Field)-Prinzips positiv auf die Sperrfähigkeit des planaren Feldeffekttransistors 100 aus. Die Erstreckung des dritten Body-Subgebiets 1203 in der ersten lateralen Richtung xl und eine Erstreckung des ersten Elektrodenteils 108 in der ersten lateralen Richtung xl überlappen teilweise.
  • Je nachdem, ob die Dotierung des zweiten Body-Subgebiets 1202 an der ersten Oberfläche 106 zur Ausbildung eines ohmschen Kontaktes geeignet ist, kann ein hochdotiertes Bodyanschlussgebiet 1204 vom zweiten Leitfähigkeitstyp an der ersten Oberfläche 106 ausgebildet werden, um die ersten bis dritten Body-Subgebiete 1201, 1202, 1203 mit dem Sourceanschluss S elektrisch zu verbinden. Neben dem Bodygebiet 120 ist auch das Sourcegebiet 118 mit dem Sourceanschluss S elektrisch verbunden. Der elektrische Anschluss von Bodygebiet 120 sowie Sourcegebiet 118 an der ersten Oberfläche 106 kann auf vielfältige Weise erfolgen. In diesem Zusammenhang wird auf die Ausführungen weiter oben verwiesen.
  • Der Sourceanschluss S weist eine erste Kontaktfläche 1221, z.B. einen Teil einer Verdrahtungsebene wie einer Metallisierungsebene und einen ersten elektrischen Kontakt 1222 auf, wobei sich der erste elektrische Kontakt 1221 durch ein Zwischendielektrikum 124 zum Bodygebiet 120 bzw. dem Sourcegebiet 118 erstreckt und diese elektrisch kontaktiert. Der Gateanschluss weist eine zweite Kontaktfläche 1231, z.B. einen Teil einer Verdrahtungsebene wie einer Metallisierungsebene und einen zweiten elektrischen Kontakt 1232 auf, wobei sich der zweite elektrische Kontakt 1231 durch das Zwischendielektrikum 124 zum ersten Elektrodenteil 108 erstreckt und diesen elektrisch kontaktiert. Eine Referenzelektrode R weist eine dritte Kontaktfläche 1241, z.B. einen Teil einer Verdrahtungsebene wie einer Metallisierungsebene und einen dritten elektrischen Kontakt 1242 auf, wobei sich der dritte elektrische Kontakt 1241 durch das Zwischendielektrikum 124 zu dem als Feldplatte wirkenden zweiten Elektrodenteil 110 erstreckt und diesen elektrisch kontaktiert. Der Sourceanschluss S und die Referenzelektrode R können beispielsweise kurzgeschlossen sein. Der Drainanschluss D weist eine vierte Kontaktfläche 1251, z.B. einen Teil einer Verdrahtungsebene wie einer Metallisierungsebene und einen vierten elektrischen Kontakt 1252 auf, wobei sich der vierte elektrische Kontakt 1252 durch das Zwischendielektrikum 124 zum Bodygebiet 120 bzw. dem Drainanschlussgebiet 1025 erstreckt und diese elektrisch kontaktiert. Die ersten bis vierten Kontaktflächen 1222, 1232, 1242, 1252 können beispielsweise aus einer selben Verdrahtungsebene durch lithografische Strukturierung in die unterschiedlichen Kontaktflächen erzeugt werden. Ebenso können die ersten bis vierten elektrischen Kontakte 1221, 1231, 1241, 1251 beispielsweise gemeinsam als Kontaktstöpsel oder Kontaktreihen prozessiert werden.
  • Der als Gateelektrode wirkende erste Elektrodenteil 108 erstreckt sich entlang der ersten lateralen Richtung x1 über den Abschluss des ersten Body-Subgebiets 1201 hinaus und überlappt mit dem Drainerweiterungsgebiet 102. Zwischen dem Drainerweiterungsgebiet 102 und dem ersten Elektrodenteil 108 ist ein STI-Gebiet 1143 als Teil der isolierenden Struktur 114 ausgebildet. Das STI-Gebiet 1143 ist ebenso zwischen dem zweiten Elektrodenteil 110 und dem Drainerweiterungsgebiet 102 ausgebildet. Der vom Gateanschluss G elektrisch getrennte zweite Elektrodenteil 110 wirkt als Feldplatte und begünstigt die Sperrfähigkeit des planaren Feldeffekttransistors 100. Das Drainerweiterungsgebiet 102 ist über das Drainanschlussgebiet 1025, z.B. ein hochdotiertes Gebiet vom ersten Leitfähigkeitstyp mit dem Drainanschluss D elektrisch verbunden.
  • In dem in 2 gezeigten Beispiel setzt sich das Gatedielektrikum 1141 lateral über das Kanalgebiet 114 in Richtung des Drainanschlusses D fort und geht dann unterhalb des ersten Elektrodenteils 108 in das STI-Gebiet 1143 der isolierenden Struktur 114 über.
  • Das in 2 gezeigte Beispiel ermöglicht durch die Trennung des als Feldplatte wirkenden zweiten Elektrodenteils 110 vom Gateanschluss G sowie durch die Gestaltung der isolierenden Struktur 114 eine Reduktion der Gatekapazität und damit eine Absenkung der Schaltverluste im mittleren und geringen Strombereich von Schaltungsanwendungen des planaren Feldeffekttransistors 100.
  • In 3 ist ein weiteres Beispiel des planaren Feldeffekttransistors 100 in einer Querschnittsansicht dargestellt. Merkmale dieses Beispiels, die mit denen des in 2 gezeigten Beispiels übereinstimmen oder diesen ähneln, sind mit übereinstimmenden Bezugskennzeichen versehen. Das in 3 gezeigte Beispiel unterscheidet sich von dem Beispiel in 2 dadurch, dass die isolierende Struktur 114 zur Reduktion des elektrischen Feldes an der ersten Oberfläche anstelle des STI-Gebiets 1143 ein LOCOS-Gebiet 1144 aufweist, das sich aufgrund der Prozessierung dieses Oxids sowohl in den Halbleiterkörper 112 erstreckt als auch oberhalb von diesem ausgebildet ist.
  • Somit verläuft auch der erste Elektrodenteil 108 im Übergangsbereich vom Gatedielektrikum 1141 zum LOCOS-Gebiet 1144 schräg.
  • In 4 ist ein weiteres Beispiel des planaren Feldeffekttransistors 100 in einer Querschnittsansicht dargestellt. Merkmale dieses Beispiels, die mit denen des in 2 gezeigten Beispiels übereinstimmen oder diesen ähneln, sind mit übereinstimmenden Bezugskennzeichen versehen. Das in 4 gezeigte Beispiel unterscheidet sich von dem Beispiel in 2 dadurch, dass die isolierende Struktur 114 zur Reduktion des elektrischen Feldes an der ersten Oberfläche 106 anstelle des STI-Gebiets 1143 ein planares Dielektrikum 1145 wie etwa ein planares Oxid aufweist, dessen Oberseite über eine zur ersten Oberfläche 106 gerichtete Stufe 128 in eine Oberseite des Gatedielektrikums 1141 übergeht.
  • In 5 ist ein weiteres Beispiel des planaren Feldeffekttransistors 100 in einer Querschnittsansicht dargestellt. Merkmale dieses Beispiels, die mit denen des in 2 gezeigten Beispiels übereinstimmen oder diesen ähneln, sind mit übereinstimmenden Bezugskennzeichen versehen. Das in 5 gezeigte Beispiel unterscheidet sich von dem Beispiel in 2 dadurch, dass die isolierende Struktur 114 zur Reduktion des elektrischen Feldes an der ersten Oberfläche anstelle des STI-Gebiets 1143 ein dreieckförmiges Dielektrikum 1146 aufweist, wobei eine Dicke des dreieckförmigen Dielektrikums 1146 in Richtung des Drainanschlusses D zunimmt, eine Unterseite des dreieckförmigen Dielektrikums 1146 parallel zur ersten Oberfläche 106 verläuft, und der zweite Elektrodenteil 110 auf einem zur ersten Oberfläche 106 schrägen Oberseitenbereich des dreieckförmigen Dielektrikums 1146 angeordnet ist.
  • In 6 ist eine weitere Ausführungsform des planaren Feldeffekttransistors 100 in einer Querschnittsansicht dargestellt. Merkmale dieser Ausführungsform, die mit denen des in 2 gezeigten Beispiels übereinstimmen oder diesen ähneln, sind mit übereinstimmenden Bezugskennzeichen versehen. Die in 6 gezeigte Ausführungsform unterscheidet sich von dem Beispiel in 2 dadurch, dass zur weiteren Verbesserung der Sperrfestigkeit zwischen Drain und Source die Feldplatte nicht nur durch den zweiten Elektrodenteil 110, der gegenüber der Ausführungsform von 2 lateral verkürzt ist, sondern zusätzlich durch die dritte Kontaktfläche 1241 gebildet wird. Darüber hinaus ist zwischen dem STI-Gebiet 1143 und dem Gatedielektrikum 1141 ein weiteres planares Dielektrikum 1147 ausgebildet, das dicker ist als das Gatedielektrikum 1141 und dadurch zur weiteren Reduktion der Gatekapazität beiträgt.
  • In 7 ist eine weitere Ausführungsform des planaren Feldeffekttransistors 100 in einer Querschnittsansicht dargestellt. Merkmale dieser Ausführungsform, die mit denen der in 6 gezeigten Ausführungsform übereinstimmen oder diesen ähneln, sind mit übereinstimmenden Bezugskennzeichen versehen. Die in 7 gezeigte Ausführungsform unterscheidet sich von der Ausführungsform in 6 dadurch, dass das Drainerweiterungsgebiet lateral benachbarte erste und zweite Drainerweiterungsteilgebiete 1021, 1022 aufweist, und eine Dotierstoffdosis in dem lateral näher am Drainanschluss D gelegenen ersten Drainerweiterungsteilgebiet 1021 größer ist als in dem zweiten Drainerweiterungsteilgebiet 1022. Hierdurch lässt sich eine weitere Verbesserung des Einschaltwiderstands und der Drain-Source Sperrfestigkeit erzielen.
  • In 8 ist eine weitere Ausführungsform des planaren Feldeffekttransistors 100 in einer Querschnittsansicht dargestellt. Merkmale dieser Ausführungsform, die mit denen der in 7 gezeigten Ausführungsform übereinstimmen oder diesen ähneln, sind mit übereinstimmenden Bezugskennzeichen versehen. Die in 8 gezeigte Ausführungsform unterscheidet sich von der Ausführungsform in 7 dadurch, dass das dritte Body-Subgebiet 1203 benachbarte erste und zweite Bodyteilgebiete 1205, 1206 aufweist, und eine Dotierstoffdosis in dem lateral näher am Drainanschluss D gelegenen ersten Bodyteilgebiet 1205 kleiner ist als in dem zweiten Bodyteilgebiet 1206. Hierdurch lässt sich eine weitere Verbesserung des Einschaltwiderstands und der Drain-Source Sperrfestigkeit erzielen.
  • In 9 ist eine weitere Ausführungsform des planaren Feldeffekttransistors 100 in einer Querschnittsansicht dargestellt. Merkmale dieser Ausführungsform, die mit denen der in 7 gezeigten Ausführungsform übereinstimmen oder diesen ähneln, sind mit übereinstimmenden Bezugskennzeichen versehen. Die in 9 gezeigte Ausführungsform unterscheidet sich von der Ausführungsform in 7 durch einen dritten Elektrodenteil 111 oberhalb des Drainerweiterungsgebiets 102, wobei der zweite Elektrodenteil 110 lateral zwischen dem dritten Elektrodenteil 111 und dem ersten Elektrodenteil 108 angeordnet ist. Der dritte Elektrodenteil 111 ist über einen fünften elektrischen Kontakt 1262, die dritte Kontaktfläche 1241 und den dritten elektrischer Kontakt 1242 mit dem zweiten Elektrodenteil 110 elektrisch verbunden. Hierdurch lässt sich eine weitere Verbesserung des Einschaltwiderstands und der Drain-Source Sperrfestigkeit erzielen.
  • In 10 ist ein schematischer Graph dargestellt, dessen linke y-Achse sich auf eine Gatespannung bezieht und dessen rechte y-Achse sich auf eine Drainspannung bezieht. Die dargestellten Kurven beziehen sich auf den simulierten zeitlichen Verlauf dieser Spannungen bei konstantem Gatestrom. Als planarer Referenz-Feldeffekttransistor dient ein Feldeffekttransistor, der keinen wie in 1 gezeigten zweiten Elektrodenteil aufweist und dessen Gatedielektrikum lateral an ein STI Gebiet anschließt. Die Kurven cgref und cdref zeigen den zeitlichen Verlauf der Gate- und Drainspannung. Die Kurven cg1 und cd1 zeigen den zeitlichen Verlauf der Gate- und Drainspannung eines wie in 2 gezeigten Beispiels, bei der neben dem als Gateelektrode wirkenden ersten Elektrodenteil 108 ein als Feldelektrode wirkender zweiter Feldelektrodenteil 110 vorliegt. Bei Vergleich der Kurven cg1 und cd1 mit den Kurven cgref und cdref erkennt man die vorteilhafte Reduktion der Ladungsdauer der Gate-Drain-Kapazität. Eine weitere Verbesserung lässt sich erzielen, indem zwischen das Gatedielektrikum 1141 und das STI-Gebiet 1143 des Beispiels von 2 ein im Vergleich zur Dicke des Gatedielektrikums 1141 dickeres weiteres planares Dielektrikum platziert wird, vgl. etwa das weitere planare Dielektrikum 1147 in der Ausführungsform von 6. Diese weitere Verbesserung erkennt man bei Vergleich der Kurven cg2 und cd2 mit den Kurven cg1 und cd1.
  • In dem schematischen Diagramm der 11 ist ein Anwendungsbeispiel in Form eines DC-DC Wandlers 200 gezeigt, in dem der planare Feldeffekttransistor 100 ausgebildet sein kann. Der DC-DC Wandler 200 weist zudem eine Treiberstufe Tr auf und wandelt eine Eingangsspannung Vin in mittels des planaren Feldeffekttransistors 100 und nachgelagertem Filter, der eine Spule L und einen Kondensator C aufweist, in eine Ausgangsspannung Vout. Die innerhalb des gestrichelt dargestellten Bereichs 201 enthaltenden Elemente können beispielsweise als integrierte Schaltung ausgeführt sein.

Claims (16)

  1. Planarer Feldeffekttransistor (100), der aufweist: ein Drainerweiterungsgebiet (102) zwischen einem Kanalbereich (104) und einem Drainanschluss (D) an einer ersten Oberfläche (106) eines Halbleiterkörpers (112); einen ersten Elektrodenteil (108) und einen zweiten Elektrodenteil (110), die lateral voneinander beabstandet sind, wobei der erste Elektrodenteil (108) als Gateelektrode oberhalb des Kanalbereichs (104) angeordnet ist und der zweite Elektrodenteil (110) oberhalb des Drainerweiterungsgebiets (102) angeordnet ist und vom ersten Elektrodenteil (108) elektrisch getrennt ist; ein Gatedielektrikum (1141) zwischen dem ersten Elektrodenteil (108) und dem Kanalgebiet (104); und ein weiteres Dielektrikum (1142) zwischen dem ersten Elektrodenteil (108) und dem Drainerweiterungsgebiet (102), wobei eine Dicke des weiteren Dielektrikums (1142) größer ist als eine Dicke des Gatedielektrikums (1141) und das Gatedielektrikum (1141) in Richtung des Drainanschlusses (D) an das weitere Dielektrikum angrenzt, und wobei das weitere Dielektrikum ein STI-Dielektrikum (1143), Shallow Trench IsolationDielektrikum, aufweist, sowie ein planares Dielektrikum (1147) zwischen dem STI-Dielektrikum (1143) und dem Gatedielektrikum (1141), wobei das planare Dielektrikum (1147) dicker ist als das Gatedielektrikum (1141) und an der ersten Oberfläche (106) an eine Oberseite eines Teils des Drainerweiterungsgebiets (102) angrenzt.
  2. Planarer Feldeffekttransistor (100) nach Anspruch 1, wobei der zweite Elektrodenteil (110) mit einem Sourceanschluss (S) elektrisch verbunden ist.
  3. Planarer Feldeffekttransistor (100) nach einem der vorangehenden Ansprüche, wobei der planare Feldeffekttransistor (100) ein laterales Leistungshalbeiterbauelement ist, bei dem ein Bodygebiet (120) und ein Sourcegebiet (118) elektrisch kurzgeschlossen sind.
  4. Planarer Feldeffekttransistor (100) nach einem der vorangehenden Ansprüche, wobei das Drainerweiterungsgebiet (102) geeignet ist, eine Drain-zu-Source Spannung in einem Bereich von 5V bis 200V zu sperren.
  5. Planarer Feldeffekttransistor (100) nach einem der vorangehenden Ansprüche, wobei der erste Elektrodenteil (108) und der zweite Elektrodenteil (110) unterschiedliche Teile einer strukturierten Elektrodenschicht sind.
  6. Planarer Feldeffekttransistor (100) nach einem der vorangehenden Ansprüche, der zudem aufweist: ein tiefes Bodygebiet (1203), das mit dem Sourceanschluss elektrisch (S) verbunden ist und sich unterhalb des Drainerweiterungsgebiets (102) lateral erstreckt, wobei eine Erstreckung des tiefen Bodygebiets (1203) in einer ersten lateralen Richtung (x1) und eine Erstreckung des Drainerweiterungsgebiets (102) in der ersten lateralen Richtung (x1) mindestens teilweise überlappen.
  7. Planarer Feldeffekttransistor (100) nach Anspruch 6, wobei die Erstreckung des tiefen Bodygebiets (1203) in der ersten lateralen Richtung (x1) und eine Erstreckung des zweiten Elektrodenteils (110) in der ersten lateralen Richtung (x1) mindestens teilweise überlappen.
  8. Planarer Feldeffekttransistor (100) nach Anspruch 6 oder 7, wobei das tiefe Bodygebiet (1203) lateral benachbarte erste und zweite Bodyteilgebiete (1205, 1206) aufweist, und eine Dotierstoffdosis in dem lateral näher am Drainanschluss (D) gelegenen ersten Bodyteilgebiet (1205) kleiner ist als in dem zweiten Bodyteilgebiet (1206).
  9. Planarer Feldeffekttransistor (100) nach Anspruch 1, wobei ein Teil des Gatedielektrikums (1141) an der ersten Oberfläche (106) an eine Oberseite eines Teils des Drainerweiterungsgebiets (102) angrenzt.
  10. Planarer Feldeffekttransistor (100) nach Anspruch 1, wobei das weitere Dielektrikum (1142) ein LOCOS-Oxid (1144), Local Oxidation of Silicon Oxid, ist.
  11. Planarer Feldeffekttransistor (100) nach Anspruch 1, wobei das weitere Dielektrikum ein planares Dielektrikum (1145) ist, dessen Unterseite stufenfrei in eine Unterseite des Gatedielektrikums (1141) übergeht, und dessen Oberseite über eine zur ersten Oberfläche (106) gerichtete Stufe (128) in eine Oberseite des Gatedielektrikums (1141) übergeht.
  12. Planarer Feldeffekttransistor (100) nach Anspruch 1, wobei eine Dicke des weiteren Dielektrikums in Richtung des Drainanschlusses (D) zunimmt, eine Unterseite des weiteren Dielektrikums parallel zur ersten Oberfläche (106) verläuft, und der zweite Elektrodenteil (110) auf einem zur ersten Oberfläche (106) schrägen Oberseitenbereich des weiteren Dielektrikums angeordnet ist.
  13. Planarer Feldeffekttransistor (100) nach einem der vorangehenden Ansprüche, wobei der zweite Elektrodenteil (110) über einen Kontakt (1242) mit einer oberhalb des zweiten Elektrodenteils angeordneten Feldplatte (1241) elektrisch verbunden ist, und die Feldplatte (1241) sich in lateraler Richtung weiter zum Drainanschluss (D) erstreckt als der zweite Elektrodenteil (110).
  14. Planarer Feldeffekttransistor (100) nach einem der vorangehenden Ansprüche, der zudem einen dritten Elektrodenteil (111) oberhalb des Drainerweiterungsgebiets (102) aufweist, wobei der zweite Elektrodenteil (110) lateral zwischen dem dritten Elektrodenteil (111) und dem ersten Elektrodenteil (108) angeordnet ist, und der dritte Elektrodenteil (111) über die Feldplatte (1241) mit dem zweiten Elektrodenteil (110) elektrisch verbunden ist.
  15. Planarer Feldeffekttransistor (100) nach einem der vorangehenden Ansprüche, wobei das Drainerweiterungsgebiet (102) lateral benachbarte erste und zweite Drainerweiterungsteilgebiete (1021, 1022) aufweist, und eine Dotierstoffdosis in dem lateral näher am Drainanschluss gelegenen ersten Drainerweiterungsteilgebiet (1021) größer ist als in dem zweiten Drainerweiterungsteilgebiet (1022).
  16. DC-DC-Wandler (200), der einen planaren Feldeffekttransistor (100) nach einem der vorangehenden Ansprüche aufweist.
DE102017130213.1A 2017-12-15 2017-12-15 Planarer feldeffekttransistor Active DE102017130213B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102017130213.1A DE102017130213B4 (de) 2017-12-15 2017-12-15 Planarer feldeffekttransistor
US16/220,592 US20190189743A1 (en) 2017-12-15 2018-12-14 Planar Field Effect Transistor
CN201811531739.XA CN110010686A (zh) 2017-12-15 2018-12-14 平面式场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017130213.1A DE102017130213B4 (de) 2017-12-15 2017-12-15 Planarer feldeffekttransistor

Publications (2)

Publication Number Publication Date
DE102017130213A1 DE102017130213A1 (de) 2019-06-19
DE102017130213B4 true DE102017130213B4 (de) 2021-10-21

Family

ID=66674812

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017130213.1A Active DE102017130213B4 (de) 2017-12-15 2017-12-15 Planarer feldeffekttransistor

Country Status (3)

Country Link
US (1) US20190189743A1 (de)
CN (1) CN110010686A (de)
DE (1) DE102017130213B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017130223B4 (de) 2017-12-15 2020-06-04 Infineon Technologies Ag Halbleitervorrichtung mit elektrisch parallel geschalteten planaren Feldeffekttransistorzellen und zugehöriger DC-DC-Wandler
CN117613072A (zh) * 2024-01-19 2024-02-27 粤芯半导体技术股份有限公司 半导体器件及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10210662A1 (de) 2001-03-12 2002-09-19 Fuji Electric Co Ltd Halbeliterbauelement
WO2005045938A2 (en) 2003-11-11 2005-05-19 Koninklijke Philips Electronics N.V. Insulated gate field-effect transistor
DE102008038300A1 (de) 2008-08-18 2010-03-04 Infineon Technologies Ag Halbleiterbauelement mit Halbleiterstruktur und Verfahren zur Herstellung desselben
US20140103968A1 (en) 2012-10-12 2014-04-17 Nxp B.V. Field plate assisted resistance reduction in a semiconductor device
US8963241B1 (en) 2009-11-13 2015-02-24 Maxim Integrated Products, Inc. Integrated MOS power transistor with poly field plate extension for depletion assist
US20170047442A1 (en) 2015-08-13 2017-02-16 Rohm Co., Ltd. Semiconductor device

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6055988B2 (ja) * 1979-01-26 1985-12-07 株式会社日立製作所 半導体装置の製法
US4288801A (en) * 1979-05-30 1981-09-08 Xerox Corporation Monolithic HVMOSFET active switch array
JPS5864068A (ja) * 1981-10-14 1983-04-16 Agency Of Ind Science & Technol 不揮発性半導体メモリの書き込み方法
US5237193A (en) * 1988-06-24 1993-08-17 Siliconix Incorporated Lightly doped drain MOSFET with reduced on-resistance
IT1254799B (it) * 1992-02-18 1995-10-11 St Microelectronics Srl Transistore vdmos con migliorate caratteristiche di tenuta di tensione.
US5382826A (en) * 1993-12-21 1995-01-17 Xerox Corporation Stacked high voltage transistor unit
DE19536753C1 (de) * 1995-10-02 1997-02-20 El Mos Elektronik In Mos Techn MOS-Transistor mit hoher Ausgangsspannungsfestigkeit
US5912490A (en) * 1997-08-04 1999-06-15 Spectrian MOSFET having buried shield plate for reduced gate/drain capacitance
US6160290A (en) * 1997-11-25 2000-12-12 Texas Instruments Incorporated Reduced surface field device having an extended field plate and method for forming the same
DE69832258T2 (de) * 1998-02-24 2006-08-03 Stmicroelectronics S.R.L., Agrate Brianza Schutzstruktur für integrierte elektronische Hochspannungsanordnungen
US5918137A (en) * 1998-04-27 1999-06-29 Spectrian, Inc. MOS transistor with shield coplanar with gate electrode
KR100302611B1 (ko) * 1999-06-07 2001-10-29 김영환 고전압 반도체 소자 및 그 제조방법
KR100360416B1 (ko) * 2000-04-12 2002-11-13 페어차일드코리아반도체 주식회사 높은 브레이크다운 전압을 갖는 전력용 반도체소자 및 그제조방법
JP4231612B2 (ja) * 2000-04-26 2009-03-04 株式会社ルネサステクノロジ 半導体集積回路
DE10023956A1 (de) * 2000-05-16 2001-11-22 Bosch Gmbh Robert Halbleiter-Leistungsbauelement
US6525390B2 (en) * 2000-05-18 2003-02-25 Fuji Electric Co., Ltd. MIS semiconductor device with low on resistance and high breakdown voltage
US6555883B1 (en) * 2001-10-29 2003-04-29 Power Integrations, Inc. Lateral power MOSFET for high switching speeds
US7067877B2 (en) * 2003-03-10 2006-06-27 Fuji Electric Device Technology Co., Ltd. MIS-type semiconductor device
US6903421B1 (en) * 2004-01-16 2005-06-07 System General Corp. Isolated high-voltage LDMOS transistor having a split well structure
CN1906837B (zh) * 2004-03-18 2011-02-23 三井物产株式会社 直流-直流转换器
US7148540B2 (en) * 2004-06-28 2006-12-12 Agere Systems Inc. Graded conductive structure for use in a metal-oxide-semiconductor device
KR100632684B1 (ko) * 2004-12-31 2006-10-12 동부일렉트로닉스 주식회사 반도체 소자의 로코스 제조 방법
US7306999B2 (en) * 2005-01-25 2007-12-11 Semiconductor Components Industries, L.L.C. High voltage sensor device and method therefor
US7368785B2 (en) * 2005-05-25 2008-05-06 United Microelectronics Corp. MOS transistor device structure combining Si-trench and field plate structures for high voltage device
JP3897801B2 (ja) * 2005-08-31 2007-03-28 シャープ株式会社 横型二重拡散型電界効果トランジスタおよびそれを備えた集積回路
KR100649867B1 (ko) * 2005-12-14 2006-11-27 동부일렉트로닉스 주식회사 고전압 반도체소자 및 그 제조방법
CN100544028C (zh) * 2006-09-19 2009-09-23 电子科技大学 利用场板达到最佳表面横向通量的横向高压器件
US7719076B2 (en) * 2007-08-10 2010-05-18 United Microelectronics Corp. High-voltage MOS transistor device
US7709908B2 (en) * 2007-08-10 2010-05-04 United Microelectronics Corp. High-voltage MOS transistor device
JP4700043B2 (ja) * 2007-11-07 2011-06-15 Ｏｋｉセミコンダクタ株式会社 半導体素子の製造方法
WO2009078274A1 (ja) * 2007-12-14 2009-06-25 Fuji Electric Device Technology Co., Ltd. 集積回路および半導体装置
JP2009239111A (ja) * 2008-03-27 2009-10-15 Sanyo Electric Co Ltd 半導体装置
JP2009283784A (ja) * 2008-05-23 2009-12-03 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
DE102008051245B4 (de) * 2008-10-10 2015-04-02 Austriamicrosystems Ag Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
JP2010118548A (ja) * 2008-11-13 2010-05-27 Mitsubishi Electric Corp 半導体装置
JP5769915B2 (ja) * 2009-04-24 2015-08-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2010278312A (ja) * 2009-05-29 2010-12-09 Sanyo Electric Co Ltd 半導体装置
US8115253B2 (en) * 2009-09-10 2012-02-14 United Microelectronics Corp. Ultra high voltage MOS transistor device
JP2011100847A (ja) * 2009-11-05 2011-05-19 Sharp Corp 半導体装置及びその製造方法
US8269277B2 (en) * 2010-08-11 2012-09-18 Fairchild Semiconductor Corporation RESURF device including increased breakdown voltage
US8598679B2 (en) * 2010-11-30 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked and tunable power fuse
US8610206B2 (en) * 2011-02-18 2013-12-17 Macronix International Co., Ltd. Split-gate lateral diffused metal oxide semiconductor device
JP5703829B2 (ja) * 2011-02-24 2015-04-22 サンケン電気株式会社 半導体装置
JP5748353B2 (ja) * 2011-05-13 2015-07-15 株式会社豊田中央研究所 横型半導体装置
US20120292740A1 (en) * 2011-05-19 2012-11-22 Macronix International Co., Ltd. High voltage resistance semiconductor device and method of manufacturing a high voltage resistance semiconductor device
US8803232B2 (en) * 2011-05-29 2014-08-12 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage and ultra-high voltage semiconductor devices with increased breakdown voltages
JP5637188B2 (ja) * 2011-09-27 2014-12-10 株式会社デンソー 横型素子を有する半導体装置
US8541848B2 (en) * 2011-10-12 2013-09-24 Taiwan Semiconductor Manufacturing Co., Ltd. High-voltage MOSFETs having current diversion region in substrate near fieldplate
US9647076B2 (en) * 2011-11-21 2017-05-09 Sensor Electronic Technology, Inc. Circuit including semiconductor device with multiple individually biased space-charge control electrodes
DE102011087845B4 (de) * 2011-12-06 2015-07-02 Infineon Technologies Ag Laterales transistorbauelement und verfahren zu dessen herstellung
KR101864889B1 (ko) * 2012-01-20 2018-06-05 에스케이하이닉스 시스템아이씨 주식회사 수평형 디모스 트랜지스터 및 그 제조방법
KR20130142789A (ko) * 2012-06-20 2013-12-30 삼성전자주식회사 전력 ｍｏｓ 트랜지스터를 포함하는 반도체 소자
US8624322B1 (en) * 2012-07-17 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage device with a parallel resistor
JP2014056877A (ja) * 2012-09-11 2014-03-27 Hitachi Ltd 半導体装置およびそれを用いた半導体集積回路装置
US8994113B2 (en) * 2013-04-17 2015-03-31 Infineon Technologies Dresden Gmbh Semiconductor device and method of manufacturing a semiconductor device
JP5983658B2 (ja) * 2014-02-26 2016-09-06 トヨタ自動車株式会社 半導体装置
US9941268B2 (en) * 2014-03-13 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Series resistor over drain region in high voltage device
US9761675B1 (en) * 2015-01-08 2017-09-12 National Technology & Engineering Solutions Of Sandia, Llc Resistive field structures for semiconductor devices and uses therof
JP2016162910A (ja) * 2015-03-03 2016-09-05 株式会社東芝 半導体装置
CN105633144B (zh) * 2015-06-26 2019-09-24 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
KR102286014B1 (ko) * 2015-11-23 2021-08-06 에스케이하이닉스 시스템아이씨 주식회사 개선된 온저항 및 브레이크다운전압을 갖는 고전압 집적소자
US10396167B2 (en) * 2015-12-15 2019-08-27 Fuji Electric Co., Ltd. Semiconductor device
US9799764B2 (en) * 2015-12-31 2017-10-24 Sk Hynix System Ic Inc. Lateral power integrated devices having low on-resistance
US9893146B1 (en) * 2016-10-04 2018-02-13 Monolithic Power Systems, Inc. Lateral DMOS and the method for forming thereof
JP6707439B2 (ja) * 2016-11-21 2020-06-10 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
DE102017130223B4 (de) * 2017-12-15 2020-06-04 Infineon Technologies Ag Halbleitervorrichtung mit elektrisch parallel geschalteten planaren Feldeffekttransistorzellen und zugehöriger DC-DC-Wandler
JP7114290B2 (ja) * 2018-03-16 2022-08-08 株式会社東芝 半導体装置
JP6849143B2 (ja) * 2018-03-23 2021-03-24 富士電機株式会社 共振型コンバータの制御装置
KR102458310B1 (ko) * 2018-06-19 2022-10-24 삼성전자주식회사 집적회로 소자
JP7195167B2 (ja) * 2019-02-08 2022-12-23 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10210662A1 (de) 2001-03-12 2002-09-19 Fuji Electric Co Ltd Halbeliterbauelement
WO2005045938A2 (en) 2003-11-11 2005-05-19 Koninklijke Philips Electronics N.V. Insulated gate field-effect transistor
DE102008038300A1 (de) 2008-08-18 2010-03-04 Infineon Technologies Ag Halbleiterbauelement mit Halbleiterstruktur und Verfahren zur Herstellung desselben
US8963241B1 (en) 2009-11-13 2015-02-24 Maxim Integrated Products, Inc. Integrated MOS power transistor with poly field plate extension for depletion assist
US20140103968A1 (en) 2012-10-12 2014-04-17 Nxp B.V. Field plate assisted resistance reduction in a semiconductor device
US20170047442A1 (en) 2015-08-13 2017-02-16 Rohm Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20190189743A1 (en) 2019-06-20
DE102017130213A1 (de) 2019-06-19
CN110010686A (zh) 2019-07-12

Similar Documents

Publication Publication Date Title
DE102013205153B4 (de) Halbleiteranordnung mit einem leistungstransistor und einem hochspannungsbauelement, die in einem gemeinsamen halbleiterkörper integriert sind
DE10212149B4 (de) Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
DE102014111360B4 (de) Halbleiterbauelement und elektronische schaltung zum schalten von hohen spannungen
DE102011081589B4 (de) Depletion-transistor und integrierte schaltung mit depletion-transistor
DE112006001318T5 (de) Trench-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
DE112013000784T5 (de) Halbleiteranordnung mit aktikver Driftzone
EP0833386A1 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
DE102013107379A1 (de) Integriertes Halbleiterbauelement und Brückenschaltung mit dem integrierten Halbleiterbauelement
DE102014114100B4 (de) Igbt mit reduzierter rückwirkungskapazität
DE102010051044B4 (de) Verbesserter MOS-Leistungstransistor und Verfahren zu seiner Herstellung
DE102013218959A1 (de) Transistorbauelement mit Feldelektrode
DE112019002870T5 (de) Transistoren mit zwei Gate-Leitern und zugehörige Verfahren
DE102015109330A1 (de) Halbleiterschaltvorrichtungen mit unterschiedlichen lokalen Transkonduktanzen
DE102010051478A1 (de) CMOS-kompatibler lateraler MOSFET mit niedriger Gate-Charge
DE102010014370B4 (de) LDMOS-Transistor und LDMOS - Bauteil
DE102017130213B4 (de) Planarer feldeffekttransistor
DE10313712B4 (de) Laterales mittels Feldeffekt steuerbares Halbleiterbauelement für HF-Anwendungen
DE102009011349B4 (de) Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterchips
DE102015120747B4 (de) Transistorbauelement mit erhöhter gate-drain-kapazität
DE102015109329B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102017130223B4 (de) Halbleitervorrichtung mit elektrisch parallel geschalteten planaren Feldeffekttransistorzellen und zugehöriger DC-DC-Wandler
DE102013216011B4 (de) Halbleitervorrichtungen
WO2009150636A1 (de) Hochvolt leistungstransistor in soi-technologie
DE102016110645A1 (de) Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor
DE102010020884B4 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102017012397

Country of ref document: DE

R020 Patent grant now final