CN110010686A - 平面式场效应晶体管 - Google Patents

平面式场效应晶体管 Download PDF

Info

Publication number
CN110010686A
CN110010686A CN201811531739.XA CN201811531739A CN110010686A CN 110010686 A CN110010686 A CN 110010686A CN 201811531739 A CN201811531739 A CN 201811531739A CN 110010686 A CN110010686 A CN 110010686A
Authority
CN
China
Prior art keywords
dielectric
plane formula
field effect
electrode
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811531739.XA
Other languages
English (en)
Inventor
G.科茨洛夫斯基
A.迈泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN110010686A publication Critical patent/CN110010686A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开内容涉及一种平面式场效应晶体管（100）。所述平面式场效应晶体管（100）具有在半导体本体（112）的第一表面（106）上在沟道区域（104）和漏极连接端（D）之间的漏极扩展区域（102）。此外，所述平面式场效应晶体管（100）具有第一电极部分（108）和第二电极部分（110），其横向相互间隔开，其中，所述第一电极部分（108）作为栅电极布置在所述沟道区域（104）之上，所述第二电极部分（110）布置在所述漏极扩展区域（102）之上并且与所述第一电极部分（108）电分离。

Description

平面式场效应晶体管
技术领域
本申请涉及一种平面式场效应晶体管。
背景技术
在具有场效应晶体管的半导体器件中，典型地，多个场效应晶体管单元并联接通，以便在功率半导体器件中实现所期望的导电性能（Stromtragfähigkeit）。在电路应用、诸如DC-DC转换器中，例如如此优化晶体管，使得在每个开关循环中出现的损耗最小化。在每个循环中，经历不同的开关状态，其中，在每个开关阶段中实现不同的损耗份额（Verlustanteile），所述损耗份额可以通过确定的晶体管参数来放大或缩小。在大的负载电流的情况下，例如，在接通的状态Rdson中的晶体管电阻是电路应用的占主导的参数，而在中等的和小的电流范围内，通过电容引起的开关损耗则很重要。
值得期望的是，减小平面式场效应晶体管的开关损耗，以便由此改善借助场效应晶体管实现的电路装置的效率。
发明内容
上述任务通过根据专利权利要求1所述的申请主题来解决。另外的实施方式在从属权利要求中描述。
本公开内容涉及一种平面式场效应晶体管。所述平面式场效应晶体管具有在半导体主体的第一表面上在沟道区域和漏极连接端之间的漏极扩展区域。此外，所述平面式场效应晶体管具有第一电极部分和第二电极部分，所述第一电极部分和所述第二电极部分横向相互间隔开，其中，所述第一电极部分作为栅电极布置在所述沟道区域之上，并且所述第二电极部分布置在所述漏极扩展区域之上并且与所述第一电极部分电分离。第一电极部分和第二电极部分之间的电分离能够实现栅极电容Cg的减小，其方式是，将第二电极部分构造为场板（Feldplatte）以及例如与参考电位电连接。栅极电容Cg包括栅极到漏极电容Cgd以及栅极到源极电容Cgs。第一和第二电极部分例如是同一布线层面的间隔开的部分，从中（aus der）通过结构化、例如光刻结构化，来获得横向间隔开的部分，例如导体线路或电极。
根据一种实施方式，所述第二电极部分与源极连接端电连接并且因此不对栅极电容Cg作出贡献。
根据一种实施方式，所述平面式场效应晶体管是横向的功率半导体器件，其中，体区域（Bodygebiet）和源极区域电短接。在横向的功率半导体器件情况下，在第一表面处在体区域的与栅极电介质和作为栅电极起作用的第一电极部分重叠的部分中形成沟道区域，该沟道区域的导电性（Leitfähigkeit）能够通过施加合适的电压到第一电极部分上来控制。因此，沿着沟道区域可以控制沟道电流，所述沟道电流在横向方向上平行于第一表面地流动。如果在栅极连接端G和源极连接端S之间的正电压超出阈值电压Vth，则在自阻断的（selbstsperrend）n沟道FET、也即增强型的（vom Anreicherungstyp）n沟道FET中产生例如导电的沟道。如果栅极电压低于阈值电压，例如在0V的栅极电压的情况下，则该沟道在此情况下又过渡到阻断状态中。
根据一种实施方式，所述漏极扩展区域适合用于阻断在5V至200V范围内的漏极到源极电压。通过漏极扩展区域的合适的尺寸确定（Dimensionierung）以及掺杂，可以设定所期望的电压阻断区域。因此，平面式场效应晶体管例如可以应用在电路应用、例如DC-DC转换器中。为了也实现所期望的导电性能，平面式场效应晶体管可以由多个并联接通的平面式场效应晶体管单元构造。并联接通的平面式场效应晶体管单元可以例如是如下场效应晶体管单元，所述场效应晶体管单元以条带或条带分段的形式来构造。显然，场效应晶体管单元也可以具有任意的其他形状，例如是圆形的、椭圆形的、四角形的，例如八面体的。
根据一种实施方式，所述第一电极部分和所述第二电极部分是经结构化的电极层的不同部分。电极层可以是导电层，例如金属层、金属硅化物层、金属合金或也可以涉及高度掺杂的半导体层或这些材料的组合。电极层可以例如是布线层（Verdrahtungsschicht），其在其他组件区域中结构化之后可以作为导体线路或电极起作用。显然，电极层也可以是在第一布线层面和第一半导体表面之间的电极层。
根据一种实施方式，所述平面式场效应晶体管此外具有：深的体区域，所述深的体区域与所述源极连接端电连接并且在所述漏极扩展区域之下横向延伸，其中，所述深的体区域在第一横向方向上的延伸与所述漏极扩展区域在所述第一横向方向上的延伸至少部分地重叠。第一横向方向例如是沟道区域的垂直于沟道宽度方向的沟道纵向方向。沟道纵向方向例如沿着从平面式场效应晶体管的源极连接端到漏极连接端的方向伸展。部分的重叠基于补偿原理或RESURF（REduced SURface Field（降低表面电场））原理而正面地影响平面式场效应晶体管的阻断能力。深的体区域在第一横向方向上的延伸和作为栅电极起作用的第一电极部分在第一横向方向上的延伸可以例如同样重叠。
根据一种实施方式，深的体区域在第一横向方向上的延伸和第二电极部分在第一横向方向上的延伸至少部分地重叠。
根据一种实施方式，所述深的体区域具有横向相邻的第一和第二部分体区域，并且，掺杂物剂量在横向更靠近所述漏极连接端的第一部分体区域中比在所述第二部分体区域中更小。因此，能够取得接通电阻Rdson的以及漏极到源极阻断强度的、也即漏极到源极击穿电压的进一步改进。
根据一种实施方式，所述平面式场效应晶体管具有：在所述第一电极部分和所述沟道区域之间的栅极电介质；以及在所述第一电极部分和所述漏极扩展区域之间的另外的电介质，其中，所述另外的电介质的厚度比所述栅极电介质的厚度更大，并且所述栅极电介质在所述漏极连接端的方向上邻接所述另外的电介质。通过电介质的增大的厚度，能够进一步减小在第一表面上的电场，由此能够取得在平面式场效应晶体管的击穿行为方面的进一步改进。
根据一种另外的实施方式，所述另外的电介质具有STI电介质、浅沟槽绝缘电介质（Shallow Trench Isolation-Dielektrikum）。
根据一种另外的实施方式，所述另外的电介质在所述STI电介质和所述栅极电介质之间此外具有平面式电介质，所述平面式电介质比所述栅极电介质更厚并且在所述第一表面上邻接所述漏极扩展区域的一部分的上侧。通过平面式电介质的增大的厚度，能够进一步减小在第一表面上的电场，由此能够取得在平面式场效应晶体管的击穿行为方面的进一步改进。
根据一种另外的实施方式，所述栅极电介质的一部分在所述第一表面上邻接所述漏极扩展区域的一部分的上侧。
根据一种另外的实施方式，所述另外的电介质相应于LOCOS氧化物、硅局部氧化的氧化物或者具有这样的LOCOS氧化物、硅局部氧化的氧化物。
根据一种另外的实施方式，所述另外的电介质是平面式电介质，所述平面式电介质的下侧无级地（stufenfrei）过渡到所述栅极电介质的下侧中，并且，所述平面式电介质的上侧经由指向于所述第一表面的级来过渡到所述栅极电介质的上侧中。因此，能够进一步减小在第一表面上的电场，由此能够取得在平面式场效应晶体管的击穿行为方面的进一步改进。
根据一种另外的实施方式，所述另外的电介质的厚度在所述漏极连接端的方向上增加。所述另外的电介质的下侧平行于所述第一表面地伸展，并且，所述第二电极部分布置在另外的电介质的相对于所述第一表面倾斜的上侧区域上。因此，也能够进一步减小在第一表面上的电场，由此能够取得在平面式场效应晶体管的击穿行为方面的进一步改进。
根据一种另外的实施方式，所述第二电极部分通过接触部与布置在所述第二电极部分之上的场板电连接，并且，所述场板在横向方向上相比于所述第二电极部分进一步延伸至所述漏极连接端。因此，能够进一步改进在漂移区域（Driftbereich）中的电场分布（elektrische Feldprofil）并且取得更高的漏极到源极阻断强度。场板可以例如是经结构化的第一金属化层面的部分。
根据一种实施方式，所述平面式场效应晶体管此外具有在所述漏极扩展区域之上的第三电极部分，其中，所述第二电极部分横向布置在所述第三电极部分和所述第一电极部分之间，并且，所述第三电极部分通过所述场板与所述第二电极部分电连接。通过漏极侧场板的横向分离，能够取得在漂移区域中的电场分布的进一步改进并且因此改进漏极到源极-阻断强度。
根据一种实施方式，所述漏极扩展区域具有横向相邻的第一和第二漏极扩展部分区域，并且，掺杂物剂量（Dotierstoffdosis）在横向更靠近所述漏极连接端的第一漏极扩展部分区域中比在所述第二漏极扩展部分区域中更大。因此，能够取得接通电阻Rdson的以及漏极到源极阻断强度的、也即漏极到源极击穿电压的进一步改进。
半导体设备可以应用在许多应用中。根据一种实施方式，DC-DC转换器例如具有半导体设备的上述实施方式之一。
附图说明
附上的附图有助于理解本发明的实施例、被包括到公开内容内并且形成公开内容的一部分。附图仅仅图解实施例并且与说明书一起有助于对其阐述。另外的实施例和所意图的其中大量优点直接从下面的细节描述中得出。在附图中所示出的元件和结构不必需地以彼此符合比例的方式来示出。相同的附图标记参考相同的或相互相应的元件和结构。
图1是平面式场效应晶体管的示意性横截面视图，其具有作为栅电极起作用的第一电极部分和作为场板起作用的第二电极部分以及漏极扩展区域；
图2是如在图1中示出那样的平面式场效应晶体管的示意性横截面视图，其中，STI（浅沟槽绝缘）区域布置在第一和第二电极部分以及漏极扩展区域之间；
图3是如在图1中示出那样的平面式场效应晶体管的示意性横截面视图，其中，LOCOS（硅局部氧化）区域布置在第一和第二电极部分以及漏极扩展区域之间；
图4是如在图1中示出那样的平面式场效应晶体管的示意性横截面视图，其中，平面式电介质布置在第一和第二电极部分以及漏极扩展区域之间；
图5是如在图1中示出那样的平面式场效应晶体管的示意性横截面视图，其中，三角形的或倾斜的电介质布置在第一和第二电极部分以及漏极扩展区域之间；
图6是如在图1中示出那样的平面式场效应晶体管的示意性横截面视图，其中，场板作用不仅仅通过第二电极部分而且通过构造在第二电极部分之上的接触面来实现；
图7是如在图1中示出那样的平面式场效应晶体管的示意性横截面视图，其中，漏极扩展区域被划分成不同地掺杂的子区域；
图8是如在图1中示出那样的平面式场效应晶体管的示意性横截面视图，其中，掩埋的（vergraben）体区域被划分成不同地掺杂的子区域；
图9是如在图1中示出那样的平面式场效应晶体管的示意性横截面视图，其中，第二电极部分以及横向间隔开的第三电极部分作为场板起作用；
图10是示出不同的平面式场效应晶体管的栅极与漏极电压的时间变化过程的图表；
图11示出具有场效应晶体管的DC-DC转换器的示意性的电路图，所述场效应晶体管可以相应于图1至9的实施方式来设计。
具体实施方式
在下面的细节描述中，参考附上的附图，所述附图构成公开内容的一部分并且在所述附图中为图解目的而示出特定的实施例。就此而论，方向术语如“上侧”、“底部”、“前侧”、“背侧”、“前面”、“后面”等等参考刚刚描述的图的定向。因为实施例的组件可以以不同的取向来定位，所以方向术语仅仅用于阐述而绝不应理解为限制。
不言而喻，存在另外的实施例并且可以在这些实施例上进行结构上的或逻辑上的改变，而在此不偏离通过专利权利要求所限定的内容。实施例的描述就此而言不是限制性的。在下文中所描述的实施例的元件可以尤其是与所描述的实施例中的其他实施例的元件组合，只要从上下文中没有得出另外的内容。
概念“有”“包含”、“包括”、“具有”等等在下文中是开放式概念，其一方面提示所述元件或特征的存在，另一方面不排除另外的元件或特征的存在。不定冠词和定冠词不仅仅包括复数而且包括单数，只要从上下文中没有明确地得出其他内容。
概念“有”“包含”、“包括”、“具有”和类似的概念是开放式概念，并且这些概念说明确定的结构、元件或特征的存在，但是不排除附加的元件或特征。如果从上下文中没有清晰地得出其他的内容，则不定冠词和定冠词应该不仅仅包括复数而且包括单数。
概念“电连接”描述电连接的元件之间的永久的低欧姆连接，例如有关元件之间的直接接触或经由金属和/或高度掺杂的半导体的低欧姆连接。概念“电耦合”包括：在电耦合的元件之间可以存在位于此之间的适合于信号传输的一个或多个元件，例如以下元件：所述元件是可控制的，以便暂时地设置在第一状态中的低欧姆连接和在第二状态中的高欧姆的电解耦。
在图1中以示意性的横截面视图来示出平面式场效应晶体管100的一种实施方式。平面式场效应晶体管100具有在半导体主体112的第一表面106上在沟道区域104和漏极连接端D之间的漏极扩展区域102。平面式场效应晶体管此外具有第一电极部分108和第二电极部分110。第一电极部分108和第二电极部分110横向间隔开，其中，所述第一电极部分108作为栅电极布置在所述沟道区域104之上，并且所述第二电极部分110布置在所述漏极扩展区域102之上并且与所述第一电极部分108电分离。第二电极部分110作为场板起作用并且与参考连接端R、例如源极连接端S电连接。
以平面式场效应晶体管表示以下场效应晶体管：在所述场效应晶体管情况下，栅极电介质以及栅电极以平面技术制造，从而栅极电介质以及栅电极定位在半导体衬底，并且与在沟槽式栅结构（Graben-Gatestrukturen）的情况下不同地并不存在于延伸到半导体衬底中的沟槽中。
因此，图1中的平面式场效应晶体管100具有半导体主体112，在所述半导体主体上在第一表面106上构造绝缘结构114。绝缘结构114包括栅极电介质1141，所述栅极电介质在沟道区域104之上定位在作为栅电极起作用的第一电极部分108以及沟道区域104之间。绝缘结构114可以例如在漏极连接端D的方向上具有另外的部分，所述另外的部分鉴于材料组分或几何尺寸、例如厚度方面不同于栅极电介质1141。绝缘结构114的这样的另外的部分的示例在下文中所描述的实施方式中被提出。栅极电介质1141可以例如是绝缘材料，如氧化物、例如SiO2，氮化物、例如Si3N4，高k电介质或低k电介质或者也可以是由其组成的任意组合。例如，栅极电介质1141构造为热学氧化物。在栅极电介质1141上放置作为栅电极起作用的第一电极部分108，所述第一电极部分与栅极连接端G电连接。
半导体主体112可以基于不同类的半导体材料，例如硅、绝缘体上硅（SOI）、蓝宝石上硅（SOS）、硅-锗、锗、砷化镓、碳化硅、氮化镓或其他复合半导体材料。半导体主体可以基于半导体衬底、诸如半导体晶片并且包括沉积在半导体衬底上的一个或多个外延层（epitaktische Schicht）或者也可以是背后减薄的（rückgedünnt）。漏极扩展区域102的导电型（Leitfähigkeitstyp）与半导体主体112的包围漏极扩展区域102的部分一致。但是，例如漏极扩展区域102中的掺杂浓度可以显得（ausfallen）相对更大。
平面式场效应晶体管100可以例如由场效应晶体管单元构造，所述场效应晶体管单元以条带或条带分段的形式来构造。显然，场效应晶体管单元也可以具有任意的其他形状，例如是圆形的、椭圆形的、四角形的，例如八面体的。
作为场板起作用的第二电极部分110与参考电位、诸如源极连接端S电连接。源极连接端S例如是如下导电结构，该导电结构可以包括相互电连接的导电部件、诸如接触插头（Kontaktstöpsel）、金属化线路（Metallisierungsbahnen）以及连接焊盘。导电部件在其侧由导电材料例如金属、金属硅化物、金属合金、高度掺杂的半导体或其组合来组成。对于源极连接端S所作的鉴于材料和结构方面的说明适用于漏极连接端D。
源极连接端S与第一导电型的源极区域118以及第二导电型的体区域120电连接。第一导电型与漏极扩展区域102的导电型一致。体区域120与源极连接端S之间的电连接在图1中简化地示出并且在实践中可以通过多种多样的方式实现。例如，源极连接端S可以包括沟槽式接触部，所述沟槽式接触部在半导体主体112中延伸并且通过沟槽式接触部的底部以及侧壁的一部分来电接触体区域120。同样地，体区域120的电接触例如可以通过以下方式来实现：源极区域118和体区域120沿着垂直于图1的图平面所定向的方向、例如在平面式场效应晶体管100的晶体管单元的条带状设计的情况下沿着条带，交替地被引导至第一表面106并且在那与源极连接端S处于电接触。为此，源极区域118沿着垂直于图1的图平面来伸展的方向以彼此间隔开的分段形式来构造，用于体区域12的接触区域于是处在所述分段之间。体区域120和源极区域118也可以在第一表面109上横向地相互邻接并且分别与源极连接端S处于电接触。
在混合技术（Mischtechnologie）中可以例如单片地（monolithisch）实现平面式场效应晶体管100。利用这样的混合技术，可以例如在芯片中通过在该技术中所包含的用于到数字***上的接口的双极型器件来构造模拟块（Analogblock），通过在该技术中所包含的用于信号处理的CMOS（Complementary Metal-Oxid-Semiconductor（互补金属氧化物半导体））器件来构造数字块（Digitalblock），以及通过该技术中所包含的场效应晶体管来构造高电压块或功率块。这样的混合技术例如已知为双极型CMOS-DMOS、BCD技术或智能功率（Smart Power）技术、SPT并且在多个应用领域中在例如照明、发动机控制、汽车电子装置、移动设备的功率管理、音频放大器、功率供应、硬盘、打印机的领域中被应用。
漏极扩展区域102是第一导电型的半导体区域，该半导体区域将在沟道区域104的末端处出来的沟道电流导出至漏极连接端D。类似于在竖直的功率半导体器件中的漂移区有助于将沟道电流在竖直方向上导出至漏极连接端，漏极扩展区域102用作以下漂移区：在所述漂移区中，将负载电流在横向方向上导向至漏极连接端D。类似于在竖直的功率半导体器件中的漂移区，漏极扩展区域102在平面式场效应晶体管中也显著地对这些器件的阻断能力作出贡献，也即对典型地在器件的数据页（Datenblatt）中所说明的在运行期间最大的漏极到源极电压作出贡献。该阻断能力例如也可以通过合适的尺寸确定和漏极扩展区域102的掺杂来被影响以及被合适地设定。在一种实施方式中，漏极扩展区域102适合用于阻断在5V至200V范围内的漏极到源极电压。
在一种实施方式中，栅极电介质1141构造为在沟道区域104和第一电极部分108之间的绝缘结构114的一部分。绝缘结构114也具有另外的电介质1142，所述另外的电介质此外构造在第一电极部分108和漏极扩展区域102之间，其中，所述另外的电介质1142的厚度d2大于栅极电介质1141的厚度d1。栅极电介质1141在漏极连接端D的方向上邻接另外的电介质1142。另外的电介质1142可以例如由电介质STI（浅沟槽绝缘）、LOCOS（LocalOxidation of Silicon（硅局部氧化））、平面式电介质、倾斜的电介质的组合组成或者具有这样电介质。
例如，为了制造绝缘结构，可以动用（zurückgreifen auf）以混合技术制成的不同的电介质，并且将这些电介质中的一种或一些组合成绝缘结构114。
一种实施方式涉及图1中示出的平面式场效应晶体管，其中，第二电极部分110的参考连接端R与源极连接端电连接。
在平面式场效应晶体管100的在图2中示出的横截面视图中图解一种实施方式，其中，体区域120具有第二导电型的第一、第二和第三子体区域（Body-Subgebiete）1201、1202、1203。第一子体区域1201邻接栅极电介质1141并且因此用于构成在施加合适的电压到作为栅电极起作用的第一电极部分108时的导电沟道。第二子体区域1202作为用于掩埋的第三子体区域1203的竖直的连接区域起作用，所述第三子体区域作为深的子体区域在漏极扩展区域102之下横向延伸，其中，深的子体区域1083在第一横向方向x1上的延伸和漏极扩展区域102在第一横向方向x1上的延伸至少部分地重叠。部分的重叠基于补偿原理或RESURF（REduced SURface Field（降低表面电场））原理而正面地影响平面式场效应晶体管100的阻断能力。第三子体区域1203在第一横向方向x1上的延伸和第一电极部分108在第一横向方向x1上的延伸部分地重叠。
根据第一表面106上的第二子体区域1202的掺杂是否适合用于构造欧姆接触而定，可以在第一表面106上构造第二导电型的高度掺杂的体连接区域1204，以便将第一至第三子体区域1201、1202、1203与源极连接端S电连接。除了体区域120之外，源极区域118也与源极连接端S电连接。在第一表面106上体区域120以及源极区域118的电连接可以通过多种多样的方式来进行。就此而论，参考在上文中的讲述。
源极连接端S具有第一接触面1221，例如布线层面的、诸如金属化层面的一部分以及第一电接触部1222，其中，第一电接触部1221通过中间电介质124延伸至体区域120或源极区域118并且电接触该体区域或源极区域。栅极连接端具有第二接触面1231，例如布线层面的、诸如金属化层面的一部分以及第二电接触部1232，其中，第二电接触部1231通过中间电介质124延伸至第一电极部分108并且电接触第一电极部分。参考电极R具有第三接触面1241，例如布线层面的、诸如金属化层面的一部分以及第三电接触部1242，其中，第三电接触部1241通过中间电介质124延伸至作为场板起作用的第二电极部分110并且电接触该第二电极部分。源极连接端S和参考电极R可以例如短接。漏极连接端D具有第四接触面1251，例如布线层面的、诸如金属化层面的一部分以及第四电接触部1252，其中，第四电接触部1252通过中间电介质124延伸至体区域120或漏极连接区域1025并且电接触该体区域或漏极连接区域。第一至第四接触面1222、1232、1242、1252可以例如由同一布线层面通过光刻地结构化到不同的接触面中来产生。同样地，第一至第四电接触部1221、1231、1241、1251例如可以共同作为接触插头或接触排（Kontaktreihe）来处理。
作为栅极电极起作用的第一电极部分108沿着第一横向方向x1超过第一子体区域1201的终端并且与漏极扩展区域102重叠。在漏极扩展区域102和第一电极部分108之间构造STI区域1143作为绝缘结构114的部分。STI区域1143同样在第二电极部分110和漏极扩展区域102之间构造。与栅极连接端G电分离的第二电极部分110作为场板起作用并且有利于平面式场效应晶体管100的阻断能力。漏极扩展区域102通过漏极连接区域1025，例如第一导电型的高度掺杂的区域与漏极连接端D电连接。
在图2中示出的实施方式中，栅极电介质1141横向地通过沟道区域114在漏极连接端D的方向上继续并且然后在第一电极部分108之下过渡到绝缘结构114的STI区域1143中。
在图2中示出的实施方式通过作为场板起作用的第二电极部分110与栅极连接端G的分离以及通过绝缘结构114的设计能够实现栅极电容的减小并且因此能够实现在平面式场效应晶体管100的电路应用的中等和低的电流范围中的开关损耗的降低。
在图3中以横截面视图来示出平面式场效应晶体管100的一个另外的实施方式。该实施方式的、与在图2中示出的实施方式的特征一致或与其相似的特征配备有一致的附图标记。在图3中示出的实施方式通过以下方式区别于图2中的实施方式：绝缘结构114为了降低第一表面上的电场而以替代STI区域1143的方式具有LOCOS区域1144，该LOCOS区域基于氧化物的处理而不仅延伸到半导体主体112中而且被构造在半导体主体之上。因此，第一电极部分108也在从栅极电介质1141到LOCOS区域1144的过渡区域中倾斜地伸展。
在图4中以横截面视图来示出平面式场效应晶体管100的一个另外的实施方式。该实施方式的、与在图2中示出的实施方式的特征一致或与其相似的特征配备有一致的附图标记。在图4中示出的实施方式通过以下方式区别于图2中的实施方式：绝缘结构114为了降低第一表面106上的电场而以替代STI区域1143的方式具有平面式电介质1145，诸如平面式氧化物，所述平面式氧化物的上侧通过朝第一表面106定向的级128过渡到栅极电介质1141的上侧中。
在图5中以横截面视图来示出平面式场效应晶体管100的一个另外的实施方式。该实施方式的、与在图2中示出的实施方式的特征一致或与其相似的特征配备有一致的附图标记。在图5中示出的实施方式通过以下方式区别于图2中的实施方式：绝缘结构114为了降低第一表面上的电场而以替代STI区域1143的方式具有三角形的电介质1146，其中，三角形的电介质1146的厚度在漏极连接端D方向上增加，三角形的电介质1146的下侧平行于第一表面106地伸展，第二电极部分110布置在三角形的电介质1146的相对于第一表面106倾斜的上侧区域上。
在图6中以横截面视图来示出平面式场效应晶体管100的一个另外的实施方式。该实施方式的、与在图2中示出的实施方式的特征一致或与其相似的特征配备有一致的附图标记。在图6中示出的实施方式通过以下方式区别于图2中的实施方式：为了进一步改进漏极和源极之间的阻断强度，场板不是仅仅通过相对于图2的实施方式横向缩短的第二电极部分110构成，而是附加地通过第三接触面1241构成。此外，在STI区域1143和栅极电介质1141之间构造另外的平面式电介质1147，所述另外的平面式电介质比栅极电介质1141更厚并且由此有助于进一步减小栅极电容。
在图7中以横截面视图来示出平面式场效应晶体管100的一个另外的实施方式。该实施方式的、与在图6中示出的实施方式的特征一致或与其相似的特征配备有一致的附图标记。在图7中示出的实施方式通过以下方式区别于图6中的实施方式：漏极扩展区域具有横向相邻的第一和第二漏极扩展部分区域1021、1022，并且，掺杂物剂量在横向更靠近所述漏极连接端D的第一漏极扩展部分区域1021中比在所述第二漏极扩展部分区域1022中更大。由此能够取得接通电阻的和漏极源极阻断强度的进一步改进。
在图8中以横截面视图来示出平面式场效应晶体管100的一个另外的实施方式。该实施方式的、与在图7中示出的实施方式的特征一致或与其相似的特征配备有一致的附图标记。在图8中示出的实施方式通过以下方式区别于图7中的实施方式：第三子体区域1203具有相邻的第一和第二部分体区域（Bodyteilgebiet）1205、1206，并且，掺杂物剂量在横向更靠近所述漏极连接端D的第一部分体区域1205中比在第二部分体区域1206中更小。由此能够取得接通电阻的和漏极源极阻断强度的进一步改进。
在图9中以横截面视图来示出平面式场效应晶体管100的一个另外的实施方式。该实施方式的、与在图7中示出的实施方式的特征一致或与其相似的特征配备有一致的附图标记。在图9中示出的实施方式通过在漏极扩展区域102之上的第三电极部分111而区别于图7中的实施方式，其中，第二电极部分110横向地布置在第三电极部分111和第一电极部分108之间。第三电极部分111通过第五电接触部1262、第三接触面1241和第三电接触部1242与第二电极部分110电连接。由此能够取得接通电阻的和漏极源极阻断强度的进一步改进。
在图10中示出一个示意性的图表，其左边的y轴涉及栅极电压并且其右边的y轴涉及漏极电压。所示出的曲线涉及在恒定的栅极电流的情况下这些电压的所模拟的时间变化过程。以下场效应晶体管用作平面式参考场效应晶体管：所述场效应晶体管不具有在图1中那样示出的第二电极部分并且所述场效应晶体管的栅极电介质横向地连接到STI区域上。曲线cgref和cdref示出栅极与漏极电压的时间变化过程。曲线cg1和cd1示出如在图2中那样示出的实施方式的栅极与漏极电压的时间变化过程，其中，除了作为栅电极起作用的第一电极部分108之外，也存在作为场电极起作用的第二场电极部分110。在比较曲线cg1和cd1与曲线cgref和cdref时，认识到栅极漏极电容的充电持续时间（Ladungsdauer）的有利的减小。通过以下方式能够取得进一步改进：在图2的实施方式的栅极电介质1141和STI区域1143之间放置比栅极电介质1141的厚度更厚的另外的平面式电介质，例如参照在图6的实施方式中的另外的平面式电介质1147。在比较曲线cg2和cd2与曲线cg1和cd1时认识到进一步改进。
在图11的示意图中示出DC-DC转换器200形式的一个应用示例，在该DC-DC转换器中可以构造平面式场效应晶体管100。DC-DC转换器200此外具有驱动级Tr并且借助平面式场效应晶体管100和后置滤波器将输入电压Vin转换成输出电压Vout，所述后置的（nachgelagert）滤波器具有线圈L和电容器C。在用虚线示出的区域201内所包含的元件例如可以实施为集成电路。
尽管在此已经图解和描述了特定的实施方式，但本领域技术人员将认识到，所示出的和所描述的特定的实施方式可以通过多个可替代的和/或等效的构型来取代，而不偏离本发明的保护范围。本申请应覆盖在此讨论的特定的实施方式的所有的匹配或改动。因此，本发明仅仅通过权利要求和其等效方案来限制。

Claims (19)

1.一种平面式场效应晶体管（100），所述平面式场效应晶体管具有：
在半导体主体（112）的第一表面（106）上在沟道区域（104）和漏极连接端（D）之间的漏极扩展区域（102）；
第一电极部分（108）和第二电极部分（110），所述第一电极部分和所述第二电极部分横向相互间隔开，其中，所述第一电极部分（108）作为栅电极布置在所述沟道区域（104）之上，并且所述第二电极部分（110）布置在所述漏极扩展区域（102）之上并且与所述第一电极部分（108）电分离。
2.根据权利要求1所述的平面式场效应晶体管（100），其中，所述第二电极部分（110）与源极连接端（S）电连接。
3.根据以上权利要求中任一项所述的平面式场效应晶体管（100），其中，所述平面式场效应晶体管（100）是横向的功率半导体器件，其中，体区域（120）和源极区域（118）电短接。
4.根据以上权利要求中任一项所述的平面式场效应晶体管（100），其中，所述漏极扩展区域（102）适合用于阻断在5V至200V范围内的漏极到源极电压。
5.根据以上权利要求中任一项所述的平面式场效应晶体管（100），其中，所述第一电极部分（108）和所述第二电极部分（110）是经结构化的电极层的不同部分。
6.根据以上权利要求中任一项所述的平面式场效应晶体管（100），所述平面式场效应晶体管此外具有：深的体区域（1203），所述深的体区域与所述源极连接端（S）电连接并且在所述漏极扩展区域（102）之下横向延伸，其中，所述深的体区域（1203）在第一横向方向（x1）上的延伸与所述漏极扩展区域（102）在所述第一横向方向（x1）上的延伸至少部分地重叠。
7.根据权利要求6所述的平面式场效应晶体管（100），其中，所述深的体区域（1203）在所述第一横向方向（x1）上的延伸与所述第二电极部分（110）在所述第一横向方向（x1）上的延伸至少部分地重叠。
8.根据权利要求6或7所述的平面式场效应晶体管（100），其中，所述深的体区域（1203）具有横向相邻的第一和第二部分体区域（1205，1206），并且，掺杂物剂量在横向更靠近所述漏极连接端（D）的第一部分体区域（1205）中比在所述第二部分体区域（1206）中更小。
9.根据以上权利要求中任一项所述的平面式场效应晶体管（100），所述平面式场效应晶体管此外具有：
在所述第一电极部分（108）和所述沟道区域（104）之间的栅极电介质（1141）；以及
在所述第一电极部分（108）和所述漏极扩展区域（102）之间的另外的电介质（1042），其中，所述另外的电介质的厚度比所述栅极电介质（1041）的厚度更大，并且所述栅极电介质（1041）在所述漏极连接端（D）的方向上邻接所述另外的电介质。
10.根据权利要求9所述的平面式场效应晶体管（100），其中，所述另外的电介质具有STI电介质（1143）、浅沟槽绝缘电介质。
11.根据权利要求10所述的平面式场效应晶体管（100），其中，所述另外的电介质（1142）在所述STI电介质（1143）和所述栅极电介质（1141）之间此外具有平面式电介质（1147），所述平面式电介质比所述栅极电介质（1141）更厚并且在所述第一表面（106）上邻接所述漏极扩展区域（102）的一部分的上侧。
12.根据权利要求9所述的平面式场效应晶体管（100），其中，所述栅极电介质（1141）的一部分在所述第一表面（106）上邻接所述漏极扩展区域（102）的一部分的上侧。
13.根据权利要求9所述的平面式场效应晶体管（100），其中，所述另外的电介质（1142）是LOCOS氧化物（1144）、硅局部氧化的氧化物。
14.根据权利要求9所述的平面式场效应晶体管（100），其中，所述另外的电介质是平面式电介质（1145），所述平面式电介质的下侧无级地过渡到所述栅极电介质（1141）的下侧中，并且，所述平面式电介质的上侧经由指向于所述第一表面（106）的级（128）来过渡到所述栅极电介质（1141）的上侧中。
15.根据权利要求9所述的平面式场效应晶体管（100），其中，所述另外的电介质的厚度在所述漏极连接端（D）的方向上增加，所述另外的电介质的下侧平行于所述第一表面（106）地伸展，并且，所述第二电极部分（110）布置在所述另外的电介质的相对于所述第一表面（106）倾斜的上侧区域上。
16.根据以上权利要求中任一项所述的平面式场效应晶体管（100），其中，所述第二电极部分（110）通过接触部（1242）与布置在所述第二电极部分之上的场板（1241）电连接，并且，所述场板（1241）在横向方向上相比于所述第二电极部分（110）进一步延伸至所述漏极连接端（D）。
17.根据以上权利要求中任一项所述的平面式场效应晶体管（100），所述平面式场效应晶体管此外具有在所述漏极扩展区域（102）之上的第三电极部分（111），其中，所述第二电极部分（110）横向布置在所述第三电极部分（111）和所述第一电极部分（108）之间，并且，所述第三电极部分（111）通过所述场板（1241）与所述第二电极部分（110）电连接。
18.根据以上权利要求中任一项所述的平面式场效应晶体管（100），其中，所述漏极扩展区域（102）具有横向相邻的第一和第二漏极扩展部分区域（1021，1022），并且，掺杂物剂量在横向更靠近所述漏极连接端的第一漏极扩展部分区域（1021）中比在所述第二漏极扩展部分区域（1022）中更大。
19.一种DC-DC转换器（200），所述DC-DC转换器具有根据以上权利要求中任一项所述的平面式场效应晶体管（100）。
CN201811531739.XA 2017-12-15 2018-12-14 平面式场效应晶体管 Pending CN110010686A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017130213.1 2017-12-15
DE102017130213.1A DE102017130213B4 (de) 2017-12-15 2017-12-15 Planarer feldeffekttransistor

Publications (1)

Publication Number Publication Date
CN110010686A true CN110010686A (zh) 2019-07-12

Family

ID=66674812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811531739.XA Pending CN110010686A (zh) 2017-12-15 2018-12-14 平面式场效应晶体管

Country Status (3)

Country Link
US (1) US20190189743A1 (zh)
CN (1) CN110010686A (zh)
DE (1) DE102017130213B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017130223B4 (de) 2017-12-15 2020-06-04 Infineon Technologies Ag Halbleitervorrichtung mit elektrisch parallel geschalteten planaren Feldeffekttransistorzellen und zugehöriger DC-DC-Wandler
CN117613072A (zh) * 2024-01-19 2024-02-27 粤芯半导体技术股份有限公司 半导体器件及其制备方法

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6055988B2 (ja) * 1979-01-26 1985-12-07 株式会社日立製作所 半導体装置の製法
US4288801A (en) * 1979-05-30 1981-09-08 Xerox Corporation Monolithic HVMOSFET active switch array
JPS5864068A (ja) * 1981-10-14 1983-04-16 Agency Of Ind Science & Technol 不揮発性半導体メモリの書き込み方法
US5237193A (en) * 1988-06-24 1993-08-17 Siliconix Incorporated Lightly doped drain MOSFET with reduced on-resistance
IT1254799B (it) * 1992-02-18 1995-10-11 St Microelectronics Srl Transistore vdmos con migliorate caratteristiche di tenuta di tensione.
US5382826A (en) * 1993-12-21 1995-01-17 Xerox Corporation Stacked high voltage transistor unit
DE19536753C1 (de) * 1995-10-02 1997-02-20 El Mos Elektronik In Mos Techn MOS-Transistor mit hoher Ausgangsspannungsfestigkeit
US5912490A (en) * 1997-08-04 1999-06-15 Spectrian MOSFET having buried shield plate for reduced gate/drain capacitance
US6160290A (en) * 1997-11-25 2000-12-12 Texas Instruments Incorporated Reduced surface field device having an extended field plate and method for forming the same
EP0944113B1 (en) * 1998-02-24 2005-11-09 STMicroelectronics S.r.l. Protection structure for high-voltage integrated electronic devices
US5918137A (en) * 1998-04-27 1999-06-29 Spectrian, Inc. MOS transistor with shield coplanar with gate electrode
KR100302611B1 (ko) * 1999-06-07 2001-10-29 김영환 고전압 반도체 소자 및 그 제조방법
KR100360416B1 (ko) * 2000-04-12 2002-11-13 페어차일드코리아반도체 주식회사 높은 브레이크다운 전압을 갖는 전력용 반도체소자 및 그제조방법
JP4231612B2 (ja) * 2000-04-26 2009-03-04 株式会社ルネサステクノロジ 半導体集積回路
DE10023956A1 (de) * 2000-05-16 2001-11-22 Bosch Gmbh Robert Halbleiter-Leistungsbauelement
US6525390B2 (en) * 2000-05-18 2003-02-25 Fuji Electric Co., Ltd. MIS semiconductor device with low on resistance and high breakdown voltage
JP2002270830A (ja) * 2001-03-12 2002-09-20 Fuji Electric Co Ltd 半導体装置
US6555883B1 (en) * 2001-10-29 2003-04-29 Power Integrations, Inc. Lateral power MOSFET for high switching speeds
US7067877B2 (en) * 2003-03-10 2006-06-27 Fuji Electric Device Technology Co., Ltd. MIS-type semiconductor device
GB0326237D0 (en) * 2003-11-11 2003-12-17 Koninkl Philips Electronics Nv Insulated gate field effect transistor
US6903421B1 (en) * 2004-01-16 2005-06-07 System General Corp. Isolated high-voltage LDMOS transistor having a split well structure
WO2005091483A1 (ja) * 2004-03-18 2005-09-29 Mitsui & Co., Ltd. Ｄｃ−ｄｃコンバータ
US7148540B2 (en) * 2004-06-28 2006-12-12 Agere Systems Inc. Graded conductive structure for use in a metal-oxide-semiconductor device
KR100632684B1 (ko) * 2004-12-31 2006-10-12 동부일렉트로닉스 주식회사 반도체 소자의 로코스 제조 방법
US7306999B2 (en) * 2005-01-25 2007-12-11 Semiconductor Components Industries, L.L.C. High voltage sensor device and method therefor
US7368785B2 (en) * 2005-05-25 2008-05-06 United Microelectronics Corp. MOS transistor device structure combining Si-trench and field plate structures for high voltage device
JP3897801B2 (ja) * 2005-08-31 2007-03-28 シャープ株式会社 横型二重拡散型電界効果トランジスタおよびそれを備えた集積回路
KR100649867B1 (ko) * 2005-12-14 2006-11-27 동부일렉트로닉스 주식회사 고전압 반도체소자 및 그 제조방법
CN100544028C (zh) * 2006-09-19 2009-09-23 电子科技大学 利用场板达到最佳表面横向通量的横向高压器件
US7719076B2 (en) * 2007-08-10 2010-05-18 United Microelectronics Corp. High-voltage MOS transistor device
US7709908B2 (en) * 2007-08-10 2010-05-04 United Microelectronics Corp. High-voltage MOS transistor device
JP4700043B2 (ja) * 2007-11-07 2011-06-15 Ｏｋｉセミコンダクタ株式会社 半導体素子の製造方法
WO2009078274A1 (ja) * 2007-12-14 2009-06-25 Fuji Electric Device Technology Co., Ltd. 集積回路および半導体装置
JP2009239111A (ja) * 2008-03-27 2009-10-15 Sanyo Electric Co Ltd 半導体装置
JP2009283784A (ja) * 2008-05-23 2009-12-03 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
DE102008038300A1 (de) * 2008-08-18 2010-03-04 Infineon Technologies Ag Halbleiterbauelement mit Halbleiterstruktur und Verfahren zur Herstellung desselben
DE102008051245B4 (de) * 2008-10-10 2015-04-02 Austriamicrosystems Ag Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
JP2010118548A (ja) * 2008-11-13 2010-05-27 Mitsubishi Electric Corp 半導体装置
JP5769915B2 (ja) * 2009-04-24 2015-08-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2010278312A (ja) * 2009-05-29 2010-12-09 Sanyo Electric Co Ltd 半導体装置
US8115253B2 (en) * 2009-09-10 2012-02-14 United Microelectronics Corp. Ultra high voltage MOS transistor device
JP2011100847A (ja) * 2009-11-05 2011-05-19 Sharp Corp 半導体装置及びその製造方法
US8963241B1 (en) * 2009-11-13 2015-02-24 Maxim Integrated Products, Inc. Integrated MOS power transistor with poly field plate extension for depletion assist
US8269277B2 (en) * 2010-08-11 2012-09-18 Fairchild Semiconductor Corporation RESURF device including increased breakdown voltage
US8598679B2 (en) * 2010-11-30 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked and tunable power fuse
US8610206B2 (en) * 2011-02-18 2013-12-17 Macronix International Co., Ltd. Split-gate lateral diffused metal oxide semiconductor device
JP5703829B2 (ja) * 2011-02-24 2015-04-22 サンケン電気株式会社 半導体装置
JP5748353B2 (ja) * 2011-05-13 2015-07-15 株式会社豊田中央研究所 横型半導体装置
US20120292740A1 (en) * 2011-05-19 2012-11-22 Macronix International Co., Ltd. High voltage resistance semiconductor device and method of manufacturing a high voltage resistance semiconductor device
US8803232B2 (en) * 2011-05-29 2014-08-12 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage and ultra-high voltage semiconductor devices with increased breakdown voltages
JP5637188B2 (ja) * 2011-09-27 2014-12-10 株式会社デンソー 横型素子を有する半導体装置
US8541848B2 (en) * 2011-10-12 2013-09-24 Taiwan Semiconductor Manufacturing Co., Ltd. High-voltage MOSFETs having current diversion region in substrate near fieldplate
US9647076B2 (en) * 2011-11-21 2017-05-09 Sensor Electronic Technology, Inc. Circuit including semiconductor device with multiple individually biased space-charge control electrodes
DE102011087845B4 (de) * 2011-12-06 2015-07-02 Infineon Technologies Ag Laterales transistorbauelement und verfahren zu dessen herstellung
KR101864889B1 (ko) * 2012-01-20 2018-06-05 에스케이하이닉스 시스템아이씨 주식회사 수평형 디모스 트랜지스터 및 그 제조방법
KR20130142789A (ko) * 2012-06-20 2013-12-30 삼성전자주식회사 전력 ｍｏｓ 트랜지스터를 포함하는 반도체 소자
US8624322B1 (en) * 2012-07-17 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage device with a parallel resistor
JP2014056877A (ja) * 2012-09-11 2014-03-27 Hitachi Ltd 半導体装置およびそれを用いた半導体集積回路装置
US9142625B2 (en) * 2012-10-12 2015-09-22 Nxp B.V. Field plate assisted resistance reduction in a semiconductor device
US8994113B2 (en) * 2013-04-17 2015-03-31 Infineon Technologies Dresden Gmbh Semiconductor device and method of manufacturing a semiconductor device
JP5983658B2 (ja) * 2014-02-26 2016-09-06 トヨタ自動車株式会社 半導体装置
US9941268B2 (en) * 2014-03-13 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Series resistor over drain region in high voltage device
US9761675B1 (en) * 2015-01-08 2017-09-12 National Technology & Engineering Solutions Of Sandia, Llc Resistive field structures for semiconductor devices and uses therof
JP2016162910A (ja) * 2015-03-03 2016-09-05 株式会社東芝 半導体装置
CN105633144B (zh) * 2015-06-26 2019-09-24 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
JP6550674B2 (ja) 2015-08-13 2019-07-31 ローム株式会社 半導体装置
KR102286014B1 (ko) * 2015-11-23 2021-08-06 에스케이하이닉스 시스템아이씨 주식회사 개선된 온저항 및 브레이크다운전압을 갖는 고전압 집적소자
US10396167B2 (en) * 2015-12-15 2019-08-27 Fuji Electric Co., Ltd. Semiconductor device
US9799764B2 (en) * 2015-12-31 2017-10-24 Sk Hynix System Ic Inc. Lateral power integrated devices having low on-resistance
US9893146B1 (en) * 2016-10-04 2018-02-13 Monolithic Power Systems, Inc. Lateral DMOS and the method for forming thereof
JP6707439B2 (ja) * 2016-11-21 2020-06-10 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
DE102017130223B4 (de) * 2017-12-15 2020-06-04 Infineon Technologies Ag Halbleitervorrichtung mit elektrisch parallel geschalteten planaren Feldeffekttransistorzellen und zugehöriger DC-DC-Wandler
JP7114290B2 (ja) * 2018-03-16 2022-08-08 株式会社東芝 半導体装置
WO2019181181A1 (ja) * 2018-03-23 2019-09-26 富士電機株式会社 共振型コンバータの制御装置
KR102458310B1 (ko) * 2018-06-19 2022-10-24 삼성전자주식회사 집적회로 소자
JP7195167B2 (ja) * 2019-02-08 2022-12-23 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
DE102017130213A1 (de) 2019-06-19
DE102017130213B4 (de) 2021-10-21
US20190189743A1 (en) 2019-06-20

Similar Documents

Publication Publication Date Title
US9748378B2 (en) Semiconductor device, integrated circuit and method of manufacturing a semiconductor device
CN105743477B (zh) 桥接电路
CN105321992B (zh) 包括场电极的半导体器件
US20140139282A1 (en) Embedded JFETs for High Voltage Applications
CN104576737B (zh) 半导体器件
CN102201444B (zh) 半导体装置
US11031479B2 (en) Semiconductor device with different gate trenches
US8598637B2 (en) High voltage junction field effect transistor with spiral field plate
CN105633137B (zh) 一种槽栅功率mosfet器件
CN107026165A (zh) 包括含第一和第二晶体管的半导体器件和控制电路的电路
CN104465767B (zh) 半导体器件、集成电路及半导体器件的制造方法
CN104979401B (zh) 半导体器件和集成电路
CN103367358A (zh) 具有并联整流器元件的集成开关装置
CN103441131A (zh) 部分耗尽绝缘体上硅器件结构
CN104465656A (zh) 半导体器件以及其制造方法
CN110010686A (zh) 平面式场效应晶体管
CN107644912A (zh) 包括晶体管阵列和终止区的半导体器件以及制造这样的半导体器件的方法
US10629690B2 (en) Semiconductor device comprising a transistor including a first field plate and a second field plate
CN105789305B (zh) 半导体装置
US9362356B2 (en) Transistor
KR20160128933A (ko) 전계 효과 트랜지스터를 포함하는 스위치 및 집적 회로
US9041142B2 (en) Semiconductor device and operating method for the same
CN109564877A (zh) 半导体装置
CN108110004A (zh) 射频开关器件
CN108878542A (zh) 半导体元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination