DE102015109329B4 - Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102015109329B4
DE102015109329B4 DE102015109329.4A DE102015109329A DE102015109329B4 DE 102015109329 B4 DE102015109329 B4 DE 102015109329B4 DE 102015109329 A DE102015109329 A DE 102015109329A DE 102015109329 B4 DE102015109329 B4 DE 102015109329B4
Authority
DE
Germany
Prior art keywords
switchable
region
cells
regions
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015109329.4A
Other languages
English (en)
Other versions
DE102015109329A1 (de
Inventor
Christian Fachmann
Enrique Vecino Vazquez
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102015109329A1 publication Critical patent/DE102015109329A1/de
Application granted granted Critical
Publication of DE102015109329B4 publication Critical patent/DE102015109329B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Halbleitervorrichtung, aufweisend:ein Halbleitersubstrat (301) mit mehreren schaltbaren Zellen (101, 202, 202a, 202b, 202c), welche einen aktiven Bereich (10) der Halbleitervorrichtung definieren, einem Außenrand (604) und einem Randabschlussgebiet (600), das zwischen den schaltbaren Zellen (101, 202, 202a, 202b, 202c) und dem Außenrand (604) angeordnet ist, wobei jede der schaltbaren Zellen (101, 202, 202a, 202b, 202c) ein Bodygebiet (312), eine Gate-Elektrodenstruktur (315) und ein Sourcegebiet (313) aufweist,eine Source-Metallisierung (316) in ohmschem Kontakt mit den Sourcegebieten (313) der schaltbaren Zellen (101, 202, 202a, 202b, 202c) undeine Gate-Metallisierung (305) in ohmschem Kontakt mit den Gate-Elektrodenstrukturen (315) der schaltbaren Zellen (101, 202, 202a, 202b, 202c),wobei der aktive Bereich (10), der durch die schaltbaren Zellen (101, 202, 202a, 202b, 202c) definiert ist, wenigstens ein erstes schaltbares Gebiet (100) mit einer ersten Schwellspannung und wenigstens ein zweites schaltbares Gebiet (200) mit einer zweiten Schwellspannung, die höher als die erste Schwellspannung ist, aufweist,wobei das zweite schaltbare Gebiet (200) zwischen der Gate-Metallisierung (305) und dem ersten schaltbaren Gebiet (100) angeordnet ist, undwobei die durch das erste schaltbare Gebiet (100) eingenommene Fläche größer ist als die durch das zweite schaltbare Gebiet (200) eingenommene Fläche.

Description

  • TECHNISCHES GEBIET
  • Hier beschriebene Ausführungsformen betreffen Halbleitervorrichtungen und insbesondere Halbleiterschaltvorrichtungen in der Art von Halbleiterleistungsschaltern mit lokal verschiedenen Schwellspannungen.
  • HINTERGRUND
  • Halbleiterschaltvorrichtungen mit einer großen Chipfläche sind mit Gate-Signalemittern oder Gate-Stegstrukturen (Gate-Runner) in der Art von Gate-Kontaktstellen, Gate-Ringen oder Gate-Fingern versehen, um ein durch eine externe Schaltungsanordnung bereitgestelltes externes Schaltsignal zu einem Ensemble schaltbarer Zellen zu übertragen, die in einem aktiven Bereich der Halbleiterschaltvorrichtung angeordnet sind.
  • Die Druckschrift US 2004 / 0 232 484 A1 beschreibt ein ungleichförmiges Leistungshalbleiterbauelement mit einem aktiven Bereich umfassend aktive Zellen, deren Design je nach ihrer Lage im aktiven Bereich variiert und Verfahren zu seiner Herstellung. Dokument JPH 0563202 A bezieht sich auf eine Halbleitervorrichtung, die mit einer auf der Oberfläche eines Halbleitersubstrats gebildeten Hauptelektrode durch einen Verbindungsleiterdraht verbunden ist, der mit einem auf einem Teil der Hauptelektrodenoberfläche vorgesehenen Bondpad-Abschnitt verbunden ist. Dokument DE 10 2008 051 259 A1 beschreibt ein Leistungshalbleiterbauelement umfassend eine erste Gruppe von Leistungstransistorzellen, die in einem ersten Bereich des Leistungshalbleiterbauelements angeordnet ist, und eine zweite Gruppe von Leistungstransistorzellen, die in einem zweiten Bereich des Leistungshalbleiterbauelements angeordnet ist. Die erste Gruppe von Leistungstransistorzellen besitzt eine Gesamtzelldichte, die von der der zweiten Gruppe von Leistungstransistorzellen verschieden ist, so dass die erste und zweite Gruppe von Leistungstransistorzellen unterschiedliche Ladungsträgerdichten aufweisen. Außerdem beschreibt die Druckschrift DE 40 28 524 A1 ein Halbleiterbauelement mit isoliertem Gate, bei dem mehrere Zellen, die jeweils eine MOS- Struktur aufweisen, in einer Hauptebene des Halbleitersubstrats vorgesehen sind und ein Verbindungsleiter fest an einem Teil einer gemeinsamen Elektrode angebracht ist, die mit den jeweiligen Zellen verbunden ist.
  • Zellen, die sich am Außenrand der Chipfläche oder in seiner Nähe befinden, wo sich die Gate-Metallisierung befindet, können ein externes Schaltsignal empfangen, bevor das externe Schaltsignal schaltbare Zellen erreichen kann, die sich in einem inneren Gebiet der Chipfläche befinden. Falls insbesondere ein transientes Schaltsignal für eine kurze Zeitdauer auftritt, werden nur jene Zellen angesprochen und damit geschaltet, die sich in der Nähe von Gate-Signalemittern befinden. Die Zellen in der Nähe der Gate-Signalemitter müssen daher den ganzen Laststrom tragen, was zu einem Strom pro Zelle führen kann, der höher als der Nennstrom ist. Ferner kann diese Art einer inhomogenen Verteilung des externen Schaltsignals über die Chipfläche verhindern, dass die schaltbaren Zellen gleichzeitig schalten. Ein gleichzeitiger Betrieb der schaltbaren Zellen ist demgemäß nicht gewährleistet, und es kann ein inhomogenes Schalten auftreten.
  • Angesichts des vorstehend Erwähnten besteht Verbesserungsbedarf.
  • KURZFASSUNG
  • Gemäß einer Ausführungsform weist eine Halbleitervorrichtung ein Halbleitersubstrat mit mehreren einen aktiven Bereich der Halbleitervorrichtung definierenden schaltbaren Zellen, einem Außenrand und einem Randabschlussgebiet, das zwischen den schaltbaren Zellen und dem Außenrand angeordnet ist, auf. Jede der schaltbaren Zellen weist ein Bodygebiet, eine Gate-Elektrodenstruktur und ein Sourcegebiet auf. Eine Source-Metallisierung steht in ohmschem Kontakt mit den Sourcegebieten der schaltbaren Zellen. Eine Gate-Metallisierung steht in ohmschem Kontakt mit den Gate-Elektrodenstrukturen der schaltbaren Zellen. Der durch die schaltbaren Zellen definierte aktive Bereich weist wenigstens ein erstes schaltbares Gebiet mit einer ersten Schwellspannung und wenigstens ein zweites schaltbares Gebiet mit einer zweiten Schwellspannung, die höher als die erste Schwellspannung ist, auf, wobei der durch das erste schaltbare Gebiet eingenommene Bereich größer ist als der durch das zweite schaltbare Gebiet eingenommene Bereich.
  • Gemäß einer Ausführungsform weist eine Halbleitervorrichtung ein Halbleitersubstrat mit mehreren einen aktiven Bereich der Halbleitervorrichtung definierenden schaltbaren Zellen, einem Außenrand und einem Randabschlussgebiet, das zwischen den schaltbaren Zellen und dem Außenrand angeordnet ist, auf. Jede der schaltbaren Zellen weist ein Bodygebiet, eine Gate-Elektrodenstruktur und ein Sourcegebiet auf. Das Bodygebiet umfasst ein Kanalgebiet neben der Gate-Elektrodenstruktur. Eine Source-Metallisierung steht in ohmschem Kontakt mit den Sourcegebieten der schaltbaren Zellen. Eine Gate-Metallisierung steht in ohmschem Kontakt mit den Gate-Elektrodenstrukturen der schaltbaren Zellen. Der durch die schaltbaren Zellen definierte aktive Bereich weist wenigstens ein erstes schaltbares Gebiet und ein vom ersten schaltbaren Gebiet verschiedenes zweites schaltbares Gebiet auf, wobei Abschnitte der Kanalgebiete der schaltbaren Zellen, die im ersten schaltbaren Gebiet angeordnet sind, eine Dotierungskonzentration aufweisen, die niedriger ist als die Dotierungskonzentration von Abschnitten der Kanalgebiete der schaltbaren Zellen, die im zweiten schaltbaren Gebiet angeordnet sind.
  • Gemäß einer Ausführungsform weist ein Verfahren zur Herstellung einer Halbleitervorrichtung folgende Schritte auf: Bereitstellen eines Halbleitersubstrats mit einem Außenrandgebiet oder einem Außenrand, einem aktiven Bereich und einem Randabschlussgebiet, der zwischen dem aktiven Bereich und dem Außenrandgebiet oder dem Außenrand angeordnet ist, Bilden mehrerer schaltbarer Zellen im aktiven Bereich, wobei jede der schaltbaren Zellen ein Bodygebiet, eine Gate-Elektrodenstruktur und ein Sourcegebiet umfasst, wobei der durch die schaltbaren Zellen definierte aktive Bereich wenigstens ein erstes schaltbares Gebiet mit einer ersten Schwellspannung und wenigstens ein zweites schaltbares Gebiet mit einer zweiten Schwellspannung, die höher als die erste Schwellspannung ist, aufweist, wobei der durch das erste schaltbare Gebiet eingenommene Bereich größer ist als der durch das zweite schaltbare Gebiet eingenommene Bereich, Bilden einer Source-Metallisierung in ohmschem Kontakt mit den Sourcegebieten der schaltbaren Zellen und Bilden einer Gate-Metallisierung in ohmschem Kontakt mit den Gate-Elektrodenstrukturen der schaltbaren Zellen.
  • Fachleuten werden beim Lesen der folgenden detaillierten Beschreibung und bei der Betrachtung der anliegenden Zeichnung zusätzliche Merkmale und Vorteile einfallen.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Die Komponenten in den Figuren sind nicht notwendigerweise maßstabsgerecht, wobei der Nachdruck vielmehr auf die Erläuterung der Grundgedanken der Erfindung gelegt ist. Überdies bezeichnen in den Figuren gleiche Bezugszahlen entsprechende Teile.
    • 1 zeigt eine Halbleiterschaltvorrichtung mit einem hauptsächlichen schaltbaren Gebiet, das von einem Randabschlussgebiet umgeben ist, gemäß einer Ausführungsform.
    • 2 zeigt eine Halbleiterschaltvorrichtung mit einem ersten schaltbaren Gebiet und einem zwischen dem ersten schaltbaren Gebiet und dem Randabschlussgebiet angeordneten zweiten schaltbaren Gebiet gemäß einer Ausführungsform.
    • 3 zeigt eine Halbleiterschaltvorrichtung, die in einem Halbleitersubstrat bereitgestellt ist, wobei die Gate-Metallisierung Gate-Finger aufweist, gemäß einer weiteren Ausführungsform.
    • 4 zeigt eine schematische Darstellung der in 3 dargestellten Halbleiterschaltvorrichtung, wobei ein zweites schaltbares Gebiet in der Nähe der Gate-Metallisierung bereitgestellt ist, gemäß einer weiteren Ausführungsform.
    • 5 zeigt eine schematische Ansicht eines Layouts einer schaltbaren Zelle am Randabschlussgebiet oder in der Nähe davon gemäß einer Ausführungsform.
    • 6A zeigt eine seitliche Schnittansicht eines Abschnitts eines Felds schaltbarer Zellen gemäß einer Ausführungsform.
    • 6B zeigt eine seitliche Schnittansicht eines Abschnitts eines Felds schaltbarer Zellen gemäß einer anderen Ausführungsform.
    • 7 zeigt eine Halbleiterschaltvorrichtung mit einem ersten schaltbaren Gebiet und einem zwischen dem ersten schaltbaren Gebiet und dem Randabschlussgebiet angeordneten zweiten schaltbaren Gebiet gemäß einer anderen Ausführungsform.
    • 8 zeigt eine Halbleiterschaltvorrichtung mit einem ersten schaltbaren Gebiet, einem zweiten schaltbaren Gebiet, einem dritten schaltbaren Gebiet und einem vierten schaltbaren Gebiet gemäß einer weiteren Ausführungsform.
    • 9 zeigt das Schaltverhalten einer Halbleitervorrichtung gemäß einer Ausführungsform.
    • die Figuren zeigen 10A und 10B einen Body-Implantationsprozess gemäß einer Ausführungsform.
    • die Figuren zeigen 11A und 11B einen Body-Implantationsprozess gemäß einer Ausführungsform.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird auf die anliegende Zeichnung Bezug genommen, die Teil hiervon ist und in der zur Erläuterung spezifische Ausführungsformen dargestellt sind, in denen die Erfindung verwirklicht werden kann. In dieser Hinsicht werden die Richtung betreffende Begriffe, wie „oben“, „unten“, „vorne“, „hinten“, „vorderste“, „hinterste“, „lateral“, „vertikal“ usw., mit Bezug auf die Orientierung der beschriebenen Figur bzw. Figuren verwendet. Weil Komponenten von Ausführungsformen in einer Anzahl verschiedener Orientierungen positioniert werden können, werden die die Richtung betreffenden Begriffe nur zur Erläuterung verwendet und sollen insoweit nicht als einschränkend angesehen werden.
  • Es wird nun detailliert auf verschiedene Ausführungsformen Bezug genommen, von denen ein oder mehrere Beispiele in den Figuren dargestellt sind. Jedes Beispiel dient der Erklärung. Die Zeichnungen sind nicht maßstabsgerecht. Aus Gründen der Klarheit wurden die gleichen Elemente oder Herstellungsschritte in den verschiedenen Zeichnungsbestandteilen mit den gleichen Bezugszahlen bezeichnet, sofern nichts anderes angegeben ist.
  • Die allgemein als Vth abgekürzte Schwellspannung eines Feldeffekttransistors (FET) ist der Wert der Gate-Source-Spannung, bei dem sich die Leitungseigenschaften des FETs erheblich ändern, nämlich entweder von nicht leitend zu leitend im Fall von Anreicherungsvorrichtungen oder von leitend zu nicht leitend mit zunehmender Gate-Source-Spannung im Fall von Verarmungsvorrichtungen. Die Schwellspannung wird auch als Abschnürspannung bezeichnet. Für Anreicherungsvorrichtungen wird ein Inversionskanal im Kanalgebiet des Bodygebiets neben dem dielektrischen Gebiet oder der dielektrischen Schicht gebildet, wenn die Spannung zwischen der Gate-Elektrode und dem Sourcegebiet oberhalb der Schwellspannung Vth liegt. Bei der Schwellspannung beginnt das im Bodygebiet gebildete Kanalgebiet eine ohmsche Verbindung zwischen dem Source- und dem Drain-Kontakt des Transistors zu erzeugen. Unterhalb dieser Schwellspannung ist der FET nicht leitend. Demgemäß bezieht sich die Schwellspannung Vth häufig auf die minimale Gate-Spannung, die für das Einsetzen eines unipolaren Stromflusses zwischen den beiden Halbleitergebieten des ersten Leitfähigkeitstyps erforderlich ist, welche das Source- und das Drift-Gebiet oder das Drain-Gebiet einer Transistorstruktur bilden.
  • In dieser Beschreibung wird davon ausgegangen, dass eine zweite Fläche eines Halbleitersubstrats durch die untere oder rückseitige Fläche gebildet ist, während davon ausgegangen wird, dass eine erste Fläche durch die obere Fläche, die vordere Fläche oder die Hauptfläche des Halbleitersubstrats gebildet ist. Die Begriffe „oberhalb“ und „unterhalb“, die in dieser Beschreibung verwendet werden, beschreiben daher einen Ort eines Strukturmerkmals in Bezug auf ein anderes Strukturmerkmal unter Berücksichtigung dieser Orientierung.
  • In Zusammenhang mit der vorliegenden Beschreibung sollte der Begriff „MOS“ (Metall-Oxid-Halbleiter - „metal-oxide-semiconductor“) als den allgemeineren Begriff „MIS“ (Metall-Isolator-Halbleiter - „metal-insulator-semiconductor“) einschließend verstanden werden. Beispielsweise sollte der Begriff MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor - „metal-oxide-semiconductor field-effect transistor“) als FETs einschließend verstanden werden, die einen Gate-Isolator aufweisen, der kein Oxid ist, so dass der Begriff MOSFET in der allgemeineren Bedeutung von IGFET (Feldeffekttransistor mit isoliertem Gate - „insulated-gate field-effect transistor“) bzw. MISFET (Metall-Isolator-Halbleiter-Feldeffekttransistor - „metal-insulator-semiconductor field-effect transistor“) verwendet wird. Der Begriff „Metall“ für das Gate-Material des MOSFETs sollte als elektrisch leitende Materialien einschließend verstanden werden, wie Metall, Legierungen, dotierte polykristalline Halbleiter und Metallhalbleiterverbindungen in der Art von Metallsiliciden, jedoch ohne Einschränkung darauf.
  • Feldeffekt-gesteuerte Schaltvorrichtungen in der Art von Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFET) oder Bipolartransistoren mit isoliertem Gate (IGBT) wurden für verschiedene Anwendungen eingesetzt, einschließlich einer Verwendung als Schalter in Leistungsversorgungen und Leistungswandlern, Elektroautos, Klimaanlagen und sogar Stereosystemen. Insbesondere in Bezug auf Leistungsvorrichtungen, die in der Lage sind, große Ströme zu schalten und/oder bei höheren Spannungen zu arbeiten, ist häufig ein niedriger Widerstand im leitenden Durchschaltzustand erwünscht. Dies bedeutet beispielsweise, dass für einen gegebenen zu schaltenden Strom der Spannungsabfall über den durchgeschalteten FET, beispielsweise die Source-Drain-Spannung, wünschenswerterweise niedrig ist. Andererseits müssen häufig auch die während des Sperrens oder Kommutierens des FETs auftretenden Verluste klein gehalten werden, um die Gesamtverluste zu minimieren.
  • Der Begriff „Halbleiterleistungsschalter“, wie er in dieser Beschreibung verwendet wird, beschreibt eine Halbleitervorrichtung bzw. Halbleiterbauelement auf einem Einzelchip mit Hochspannungs- und/oder Hochstrom-Schaltfähigkeiten. Mit anderen Worten sind Leistungshalbleitervorrichtungen bzw. Leistungshalbleiterbauelemente für einen hohen Strom, typischerweise im Ampere-Bereich, vorgesehen. Innerhalb dieser Beschreibung werden die Begriffe „Halbleiterleistungsschalter“, „Halbleiterschaltvorrichtung“ und „Leistungshalbleitervorrichtung“ synonym verwendet.
  • In Zusammenhang mit der vorliegenden Beschreibung beschreibt der Begriff „aktives Zellgebiet“ oder „aktiver Bereich“ ein Gebiet eines Halbleitersubstrats der Halbleiterschaltvorrichtung, wo schaltbare Zellen, welche den Laststrom tragen, angeordnet sind. Die schaltbaren Zellen im aktiven Bereich definieren das Schaltverhalten der Halbleiterschaltvorrichtung, Insbesondere kann ein aktiver Bereich zumindest ein hauptsächliches oder erstes schaltbares Gebiet und ein zweites schaltbares Gebiet aufweisen, optional mehr als zwei verschiedene schaltbare Gebiete. Schaltbare Zellen in verschiedenen schaltbaren Gebieten können in zumindest einer physikalischen Eigenschaft in der Art der Gate-Drain-Kapazität oder der Schwellspannung voneinander abweichen. Die Zellen können auch in verschiedenen schaltbaren Gebieten des aktiven Bereichs unterschiedlichen Zellen-Layouts aufweisen. Die verschiedenen schaltbaren Gebieten des aktiven Bereichs werden auch als „Untergebiete“ des aktiven Bereichs bezeichnet und beschreiben Gebiete mit schaltbaren Zellen oder Abschnitte von schaltbaren Zellen mit physikalischen Eigenschaften, die von den physikalischen Eigenschaften schaltbarer Zellen anderer Untergebiete verschieden sind. Insbesondere können verschiedene Untergebiete mit unterschiedlichen Schwellspannungen hergestellt werden, so dass die Schwellspannung einer einzelnen Zelle oder einer Gruppe einzelner Zellen eines spezifischen Untergebiets von der Schwellspannung einer einzelnen Zelle oder einer Gruppe einzelner Zellen eines anderen spezifischen Untergebiets verschieden ist.
  • In Zusammenhang mit der vorliegenden Beschreibung beschreibt der Begriff „Zellenabstand“ oder „Längsabstand“ den Abstand der schaltbaren Zellen im aktiven Bereich.
  • In Zusammenhang mit der vorliegenden Beschreibung beschreibt der Begriff „Gate-Elektrodenstruktur“ eine leitende Struktur, die neben dem Halbleitersubstrat angeordnet ist und davon durch ein dielektrisches Gebiet oder eine dielektrische Schicht isoliert ist. Die Gate-Elektrodenstruktur bedeckt, wenn auf die Oberfläche des Halbleitersubstrats gesehen wird, verschiedene Gebiete der Halbleitervorrichtung in der Art von Bodygebieten und Driftgebieten. Die Gate-Elektrodenstruktur umfasst die Gate-Elektroden der schaltbaren Zellen neben den Bodygebieten und auch elektrische Verbindungen zwischen benachbarten Gate-Elektroden, die elektrisch miteinander verbunden sind. Die Gate-Elektroden sind dafür ausgelegt, die Leitfähigkeit eines Kanalgebiets im Bodygebiet zu bilden und/oder zu steuern, beispielsweise durch die durch das elektrische Feld vermittelte Bildung eines „Inversionskanals“ in den Bodygebieten zwischen den jeweiligen Sourcegebieten und Driftgebieten der schaltbaren Zellen. Wenn ein Inversionskanal gebildet wird, wird der Leitfähigkeitstyp des Kanalgebiets typischerweise geändert, d.h. invertiert, um einen unipolaren Stromweg zwischen dem Source- und dem Drain-Gebiet zu bilden. Die Gate-Elektrodenstruktur wird häufig zweckmäßigerweise als Gate-Polysilicium bezeichnet.
  • Beispiele dielektrischer Materialien zur Bildung eines dielektrischen Gebiets oder einer dielektrischen Schicht zwischen der Gate-Elektrode und dem Bodygebiet umfassen ohne Einschränkung darauf Siliciumoxid (SiO2), Siliciumnitrid (Si3N4), Siliciumoxynitrid (SiOxNy), Zirkoniumoxid (ZrO2), Tantaloxid (Ta2O5), Titanoxid (TiO2) und Hafniumoxid (HfO2) und Kombinationen davon, einschließlich Stapeln verschiedener isolierender Materialien.
  • Die Begriffe „elektrische Verbindung“ und „elektrisch verbunden“ beschreiben eine ohmsche Verbindung zwischen zwei Elementen.
  • In Zusammenhang mit der vorliegenden Beschreibung beschreibt der Begriff „Gate-Signalemitter“ eine Elektrodenkonfiguration, welche die Übertragung externer Schaltsignale auf die Gate-Elektrodenstruktur der schaltbaren Zellen bereitstellt. Innerhalb dieser Beschreibung werden die Begriffe „Gate-Metallisierung“ und „Gate-Signalemitter“ synonym verwendet. Typischerweise wird die Gate-Metallisierung auf der Gate-Elektrodenstruktur gebildet, um die Verteilung des Schaltsignals zu verbessern. Beispielsweise wird die Gate-Elektrodenstruktur durch Polysilicium gebildet und kann eine netzartige Struktur aufweisen, welche den aktiven Bereich bedeckt, während die Gate-Metallisierung auf der Gate-Elektrodenstruktur und in ohmschem Kontakt damit in der Peripherie der Halbleitervorrichtung, beispielsweise im Randabschlussbereich, gebildet wird. Die Gate-Metallisierung kann beispielsweise einen Gate-Ring oder einen Gate-Ring und Gate-Finger, die sich vom Gate-Ring in den aktiven Bereich erstrecken, aufweisen. Die netzartige Struktur der Gate-Elektrodenstruktur weist Öffnungen für Source-Kontakte auf. Gate-Signalemitter haben typischerweise einen geringeren spezifischen Widerstand als die Gate-Elektrodenstruktur. Beispielsweise können Gate-Signalemitter aus einem leitfähigeren Material als die Gate-Elektrodenstruktur gebildet werden und/oder dicker gemacht werden als die Gate-Elektrodenstruktur, um den Widerstand zu verringern.
  • In dieser Beschreibung wird n-dotiert als erster Leitfähigkeitstyp bezeichnet, während p-dotiert als zweiter Leitfähigkeitstyp bezeichnet wird. Alternativ können die Halbleitervorrichtungen mit entgegengesetzten Dotierungsbeziehungen gebildet werden, so dass der erste Leitfähigkeitstyp p-dotiert sein kann und der zweite Leitfähigkeitstyp n-dotiert sein kann. Ferner zeigen einige Figuren relative Dotierungskonzentrationen durch Angeben von „-“ oder „+“ neben dem Dotierungstyp. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die kleiner ist als die Dotierungskonzentration eines „n“-Dotierungsgebiets, während ein „n+“-Dotierungsgebiet eine höhere Dotierungskonzentration hat als der „n“-Dotierungsgebiet. Die Angabe der relativen Dotierungskonzentration bedeutet jedoch nicht, dass Dotierungsgebiete mit der gleichen relativen Dotierungskonzentration die gleiche absolute Dotierungskonzentration haben müssen, sofern nichts anderes erwähnt ist. Beispielsweise können zwei verschiedene „n+“-Dotierungsgebiet unterschiedliche absolute Dotierungskonzentration haben. Das Gleiche gilt beispielsweise für einen n+-Dotierungsgebiet und einen p+-Dotierungsgebiet.
  • Wenn schaltbare Zellen als sich näher zur Gate-Metallisierung befindend beschrieben werden, kann sich dies entweder auf den geometrischen Abstand zwischen der jeweiligen schaltbaren Zelle und der Gate-Metallisierung oder auf den elektrischen Wert des Gate-Widerstands, den diese schaltbare Zelle hat, beziehen. Beispielsweise ist der Gate-Widerstand der schaltbaren Zelle umso niedriger, je näher sie bei der Gate-Metallisierung angeordnet ist. Weil der Widerstand der Gate-Struktur auch vom Layout der zwischen der Gate-Metallisierung und einer bestimmten schaltbaren Zelle angeordneten schaltbaren Zellen abhängt, kann der Gate-Widerstand zweier spezifischer schaltbarer Zellen selbst dann verschieden sein, wenn sie beide den gleichen geometrischen Abstand zur Gate-Metallisierung haben. Daher beschreibt „näher zur Gate-Metallisierung“, wenn das Bild des elektrischen Widerstands verwendet wird, dass eine bestimmte schaltbare Zelle einen geringeren Gate-Widerstand als eine andere bestimmte schaltbare Zelle hat.
  • Mit Bezug auf 1 wird eine erste Ausführungsform einer Halbleiterschaltvorrichtung 300 mit mehreren schaltbaren Zellen 101, die in einem Halbleitersubstrat 301 bereitgestellt sind, beschrieben. Die Halbleiterschaltvorrichtung 300 hat einen aktiven Bereich 10 mit einem hauptsächlichen oder ersten schaltbaren Gebiet 100, das von einem Randabschlussgebiet 600 umgeben ist.
  • Das Halbleitersubstrat 301 umfasst einen Außenrand 604, den aktiven Bereich 10 und das Randabschlussgebiet 600, welches zwischen dem aktiven Bereich 10 und dem Außenrand 604 angeordnet ist. Die schaltbaren Zellen 101 sind innerhalb des aktiven Bereichs 10 angeordnet und definieren diesen. Jede der schaltbaren Zellen 101 kann eine Gate-Elektrodenstruktur und ein Sourcegebiet aufweisen. Ferner ist eine Source-Metallisierung bereitgestellt, die durch jeweilige Zapfen, die sich durch Öffnungen in der Gate-Elektrodenstruktur erstrecken, in ohmschem Kontakt mit den Sourcegebieten der schaltbaren Zellen 101 steht. Ferner weist jede schaltbare Zelle 101 ein Bodygebiet auf, in dem durch die an die Gate-Elektroden angelegte Spannung ein Inversionskanal gebildet und/oder gesteuert werden kann.
  • Im Randabschlussgebiet 600 befinden sich inaktive Zellen 201. Die inaktiven Zellen 201 sind nicht schaltbar oder nicht in der Lage, einen Laststrom zu tragen. Wenngleich die inaktiven Zellen 201 nicht zum Laststrom beitragen, sind sie aus Prozessgründen gebildet und um die Spannungsentlastung im Randabschlussbereich 600 zu erleichtern.
  • In Situationen mit einem hohen d(Vds)/dt, wobei Vds die Drain-Source-Spannung ist, oder im Fall einer Kommutierung der Body-Diode gibt es einen großen (Löcher-) Strombeitrag vom Randabschlussgebiet 600. Die Zellen in der Nähe des Randabschlussgebiets 600 sammeln diesen Strom. Falls der große Löcherstrom entlang einem n-dotierten Sourcegebiet fließt, kann er die Emission von Elektronen aus dem n-Gebiet in das p-dotierte Bodygebiet auslösen. Eine solche Emission würde zu äußerst hohen Strömen und zur Zerstörung der Vorrichtung führen. Um dies zu verhindern, werden die Zellen an der Außengrenze des aktiven Bereichs 10 häufig mit n-dotierten Sourcegebieten versehen, so dass sie nicht zum Laststrom beitragen können. Daher sind diese Zellen 201 „inaktiv“.
  • Eine Gate-Metallisierung 305 ist gemäß dieser Ausführungsform in Gebieten außerhalb des aktiven Bereichs 10 gebildet und weist einen Gate-Ring oder Gate-Steg (Gate Runner) 304 und eine Gate-Kontaktstelle 302 auf.
  • Halbleiterschaltvorrichtungen können MOS-(Metall-Oxid-Halbleiter)-Transistoren, wie MIS-(Metall-Isolator-Halbleiter)-Vorrichtungen, einschließen, sind jedoch nicht darauf beschränkt. Dementsprechend kann ein MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) einen Gate-Isolator, beispielsweise ein Oxid, aufweisen. Die Gate-Metallisierung 305 kann eine Gate-Stegstruktur (Gate-Runner-Struktur) oder einen Gate-Ring, eine Gate-Kontaktstelle, einen Gate-Finger oder irgendwelche Kombinationen davon aufweisen. Die Gate-Elektrodenstruktur kann hochdotiertes Polysilicium aufweisen. Die Gate-Metallisierung 305 kann wenigstens eines von einem Metall, einer Metalllegierung und einem Metallschichtstapel aufweisen. Gemäß einer weiteren Modifikation kann die Gate-Metallisierung 305 eine höhere spezifische Leitfähigkeit als die Gate-Elektrodenstruktur aufweisen.
  • Eine Halbleiterschaltvorrichtung, die in einem Einzelchip gebildet ist, kann Hochspannungs- und/oder Hochstrom-Schaltfähigkeiten aufweisen, die sich aus dem Layout der einzelnen schaltbaren Zellen 101 und der Kombination der Schaltprozesse eines Ensembles auf dem Halbleiterchip bereitgestellter schaltbarer Zellen 101 ergeben. Dadurch können solche Halbleiterleistungsschalter bei vielen Anwendungen verwendet werden, falls das Schaltverhalten der einzelnen schaltbaren Zellen wirksam gesteuert werden kann.
  • Ein inhomogenes Schalten kann insbesondere für eine kurze Dauer oder kurze Schaltprozesse auftreten, wobei vorherrschend jene schaltbaren Zellen, die nahe bei Gate-Signalemittern liegen, beispielsweise nahe bei Gate-Metallisierungsstrukturen, geschaltet werden. Beispielsweise kann ein parasitärer Strom an einem Gate einer schaltbaren Zelle, der sich aus einer schnellen Änderung der Drain-Source-Spannung ergibt, eine kurzzeitige Spannungserhöhung am Gate erzeugen. Eine Gate-Source-Spannung Vgs kann einen durch die folgende Gleichung (1) gegebenen Wert annehmen. Vgs ≈ Rg * Cgd * dV / dt ,
    Figure DE102015109329B4_0001
    wobei Rg der Gate-Widerstand ist, Cgd die lokale Gate-Drain-Kapazität ist und dV/dt die Spannungsänderungsrate ist. Wie vorstehend beschrieben, bildet die Gate-Elektrodenstruktur nicht nur die eigentlichen Gate-Elektroden, sondern auch die elektrische Verbindung zur Gate-Metallisierung, um das Gate-Signal zu verteilen. Weil die Gate-Elektrodenstruktur einen gegebenen spezifischen Widerstand (Ω/mm2) hat, ist der Widerstand Rg, der hauptsächlich durch die Gate-Elektrodenstruktur definiert ist, für schaltbare Zellen 101 höher, die weiter entfernt von der Gate-Metallisierung 305 liegen als für schaltbare Zellen 101, die dichter bei der Gate-Metallisierung 305 liegen, und zwar infolge des größeren Abstands von der Gate-Metallisierung 305. Unter bestimmten Umständen, beispielsweise in einem Lawinenmodus, macht der unterschiedliche Gate-Widerstand Rg die schaltbaren Zellen 101 zu verschiedenen Zeitpunkten leitend, so dass während dieser Übergangszeit der gesamte Strom durch die Halbleitervorrichtung durch wenige schaltbare Zellen 101 geführt wird, die bereits leitend gemacht wurden. Dies kann zu einer lokalen Überlastung dieser schaltbaren Zellen 101 führen. Typischerweise werden die schaltbaren Zellen 101 in Gebieten in der Nähe der Gate-Metallisierung 305 oder des Randabschlussgebiets 600 zuerst leitend gemacht und müssen daher in etwa den gesamten Schaltstrom tragen, während die schaltbaren Zellen 101 in einem weiter in der Mitte liegenden schaltbaren Gebiet des aktiven Bereichs 10 nicht oder nicht vollkommen geschaltet werden oder zu einer späteren Zeit geschaltet werden. Dieses ungleichmäßige Verhalten wird manchmal als Stromaufteilung oder Bildung von Stromfilamenten bezeichnet. Die Bildung von Stromfilamenten belastet die betroffenen schaltbaren Zellen und kann die Vorrichtung funktionsunfähig machen.
  • Gemäß Ausführungsformen, die mit anderen hier beschriebenen Ausführungsformen kombiniert werden können, können die physikalischen Eigenschaften der schaltbaren Zellen, die sich in der Nähe des Randabschlussgebiets 600 und der Gate-Signalemitter 305 befinden, von den physikalischen Eigenschaften der schaltbaren Zellen 101 verschieden sein, die sich zentraler im aktiven Bereich 10 befinden. Diese Modifikation wird verwendet, um die inhomogene Gate-Signalausbreitung zumindest teilweise zu kompensieren. Typischerweise wird das Schalten schaltbarer Zellen 101, die näher zu den Gate-Signalemittern 305 angeordnet sind, verzögert, so dass das Gate-Signal tiefer in den aktiven Bereich 10 eindringen kann, bevor die schaltbaren Zellen 101 in der Nähe des Gate-Signalemitters 305 leitend werden. Dies erhöht die Anzahl der schaltbaren Zellen 101, die eingeschaltet werden (leitend werden) während des durch ein kurzzeitiges Schaltsignal definierten kurzen Zeitraums. Eine lokale Überlastung im Gebiet der leitend gemachten schaltbaren Zellen 101 kann vermieden oder zumindest verringert werden.
  • Gemäß einer Ausführungsform ist die lokal veränderliche physikalische Eigenschaft die Schwellspannung Vth zum Kompensieren der veränderlichen Signaleindringung. Schaltbare Zellen 101, die näher zur Gate-Metallisierung 305 liegen, können eine Schwellspannung Vth aufweisen, die höher ist als die Schwellspannung Vth schaltbarer Zellen 101, die sich weiter entfernt von der Gate-Metallisierung 305 befinden. Insbesondere können die Schwellspannungen der schaltbaren Zellen 101 in einem Bereich von 7 Volt bis 2 Volt liegen und speziell für schaltbare Zellen 101, die sich in der Nähe der Gate-Metallisierung 305 befinden, zwischen 4 und 5,5 Volt liegen und für schaltbare Zellen 101, die sich weiter entfernt von der Gate-Metallisierung 305 befinden, zwischen 3 und 3,5 Volt liegen. Die Schwellspannungsdifferenz zwischen verschiedenen Untergebieten kann wenigstens 0,2 Volt, typischerweise 0,5 Volt bis 2 Volt, beispielsweise 1 Volt bis 2 Volt betragen.
  • Typischerweise liegt die Schwellspannung des ersten und des zweiten schaltbaren Gebiets unter der Standardspannung, die durch eine Gate-Ansteuerung für das Einschalten der Halbleitervorrichtung bereitgestellt wird.
  • Gemäß einer Ausführungsform, die mit anderen hier beschriebenen Ausführungsformen kombiniert werden kann, können die Bodygebiete schaltbarer Zellen 101, die näher zur Gate-Metallisierung 305 liegen, eine höhere Dotierungskonzentration (beispielsweise eine zusätzliche p-Implantation) aufweisen als die Bodygebiete schaltbarer Zellen 101, die sich weiter entfernt von der Gate-Metallisierung 305 befinden. Beispielsweise kann der aktive Bereich 10 mehrere schaltbare Zellen 101 aufweisen, die jeweils ein Sourcegebiet und ein Bodygebiet aufweisen, wobei jede schaltbare Zelle 101 eine spezifische Body-Implantationskonzentration aufweist und wobei die Body-Implantationskonzentration schaltbarer Zellen 101, die in der Nähe eines peripheren Gebiets des aktiven Bereichs 10 angeordnet sind, höher ist als in einem mittleren Gebiet des aktiven Bereichs 10, das vom peripheren Gebiet umgeben ist. Das periphere Gebiet kann neben dem Randabschlussgebiet 600 gebildet sein.
  • Gemäß einer Ausführungsform, die mit anderen hier beschriebenen Ausführungsformen kombiniert werden kann, kann die Struktur des aktiven Bereichs 10 (des aktiven Zellgebiets) so ausgelegt werden, dass die Schwellspannungen Vth schaltbarer Zellen 101 vom Untergebiet des aktiven Bereichs 10 in der Nähe der Gate-Metallisierung 305 zu einem mittleren Gebiet des aktiven Bereichs 10, das weiter von der Gate-Metallisierung 305 entfernt ist, kontinuierlich abnehmen. Gemäß einer anderen Ausführungsform, die mit anderen hier beschriebenen Ausführungsformen kombiniert werden kann, kann der aktive Bereich 10 so ausgelegt werden, dass die Schwellspannung Vth schaltbarer Zellen 101 von einem Untergebiet des aktiven Bereichs 10 in der Nähe der Gate-Metallisierung 305 zu einem mittleren Gebiet des aktiven Bereichs 10, das weiter von der Gate-Metallisierung 305 entfernt ist, stufenweise abnimmt.
  • Die Gate-Metallisierung 305 zum Übertragen von Schaltsignalen von einer Gate-Treiberschaltungsanordnung zu den schaltbaren Zellen 101 kann im Randabschlussgebiet 600 gebildet sein. Die Gate-Metallisierung 305 steht in ohmschem Kontakt mit den Gate-Elektrodenstrukturen der schaltbaren Zellen 101. Die Gate-Metallisierung 305 kann einen Gate-Ring 304, der im äußeren Gebiet des Halbleitersubstrats 301 bereitgestellt ist, und eine Gate-Kontaktstelle 302 aufweisen. Gate-Ringe 304 werden insbesondere für großflächige Halbleitervorrichtungen mit mehreren schaltbaren Zellen 101 verwendet, um die Gate-Elektrodenstrukturen aller schaltbarer Zellen 101 elektrisch mit einer gemeinsamen Gate-Kontaktstelle zu verbinden.
  • Gemäß einer Ausführungsform, wie beispielsweise in 2 dargestellt ist, weist der durch die schaltbaren Zellen 101, 202 definierte aktive Bereich 10 wenigstens ein erstes schaltbares Gebiet 100 mit einer ersten Schwelle und ein zweites schaltbares Gebiet mit einer von der ersten Schwelle verschiedenen zweiten Schwelle auf. Beispielsweise haben alle schaltbaren Zellen 101 im ersten schaltbaren Gebiert 100 die gleiche Schwellspannung, die von der Schwellspannung aller Zellen 202 im zweiten schaltbaren Gebiet 200 verschieden ist.
  • Beispielsweise ist das zweite schaltbare Gebiet 200 zwischen der Gate-Metallisierung 305 und dem ersten schaltbaren Gebiet 100 angeordnet, wobei das zweite schaltbare Gebiet 200 eine höhere Schwellspannung aufweist als das erste schaltbare Gebiet 100.
  • Der aktive Bereich 10 umfasst das erste schaltbare Gebiet 100, das durch ein erstes schaltbares Gebiet 100 mit ersten schaltbaren Zellen 101 gebildet sein kann, und zumindest das zweite schaltbare Gebiet 200, das durch ein zweites schaltbares Gebiet 200 mit zweiten schaltbaren Zellen 102 gebildet sein kann, wobei das zweite schaltbare Gebiet 200 das erste schaltbare Gebiet 100 zumindest teilweise umgibt. Das erste schaltbare Gebiet 100 oder das hauptsächliche schaltbare Gebiet weist hauptsächliche oder erste schaltbare Zellen 101 auf, während das zweite schaltbare Gebiet 200 zweite schaltbare Zellen 202 aufweist.
  • Wie in 2 dargestellt ist, ist das zweite schaltbare Gebiet 200 einer Halbleiterschaltvorrichtung 300a in der Nähe des Randabschlussgebiets 600 oder angrenzend daran angeordnet, beispielsweise zwischen dem ersten schaltbaren Gebiet 100 und dem Randabschlussgebiet 600, welches die Gate-Metallisierung 305 aufweist. Die zweiten schaltbaren Zellen 202 können auch zusätzlich zu der unterschiedlichen Schwelle mit einer höheren Gate-Drain-Kapazität als die ersten schaltbaren Zellen 101 im ersten schaltbaren Gebiet 100 versehen werden. Wenngleich die zweiten schaltbaren Zellen 202 ein Schaltsignal empfangen, bevor es vollständig auf die ersten schaltbaren Zellen 101 verteilt wurde, verzögert die erhöhte Schwelle der zweiten schaltbaren Zellen 202 das Schalten der zweiten schaltbaren Zellen 202 gegenüber den ersten schaltbaren Zellen 101, so dass sowohl die ersten als auch die zweiten schaltbaren Zellen 101, 202 in etwa zur gleichen Zeit schalten. Eine optional erhöhte Gate-Drain-Kapazität der zweiten schaltbaren Zellen 200 verzögert auch das Schalten der zweiten schaltbaren Zellen 202 in Bezug auf die ersten schaltbaren Zellen 101.
  • Der aktive Bereich 10 kann daher ein erstes schaltbares Gebiet 100 erster schaltbarer Zellen 101, wobei jede erste schaltbare Zelle 101 ein erstes spezifisches Bedeckungsverhältnis hat, und wenigstens ein zweites schaltbares Gebiet 200 zweiter schaltbarer Zellen 202, wobei jede zweite schaltbare Zelle 202 ein zweites spezifisches Bedeckungsverhältnis hat, aufweisen, wobei das zweite spezifische Bedeckungsverhältnis größer als das erste spezifische Bedeckungsverhältnis ist und wobei das zweite schaltbare Gebiet 200 zwischen dem ersten schaltbaren Gebiet 100 und der Gate-Metallisierung 305 angeordnet ist.
  • In Zusammenhang mit der vorliegenden Beschreibung beschreibt der Begriff „spezifisches Bedeckungsverhältnis“ ein spezifisches Verhältnis zwischen der durch eine Gate-Elektrodenstruktur in einem gegebenen Gebiet (Einheitsfläche) bedeckten Fläche und der Gesamtfläche des gegebenen Gebiets (Einheitsfläche). Die Einheitsfläche kann beispielsweise die Fläche einer einzigen schaltbaren Zelle sein. In diesem Fall ist das spezifische Bedeckungsverhältnis durch das Verhältnis zwischen der Fläche der Gate-Elektrodenstruktur dieser Zelle und der Gesamtfläche dieser schaltbaren Zelle definiert. Das spezifische Bedeckungsverhältnis beeinflusst die Gate-Drain-Kapazität. Typischerweise ist die Gate-Drain-Kapazität des gegebenen Gebiets umso höher, je höher das spezifische Bedeckungsverhältnis ist. Das gegebene Gebiet braucht jedoch nicht einer einzigen schaltbaren Zelle zu entsprechen. Die Bedeckung der Gate-Elektrodenstruktur wird häufig als Gate-PolysiliciumBedeckung bezeichnet. Die Größe einer Einheitszelle ist beispielsweise in 6B durch die Pfeile 101 und 202 für die ersten und die zweiten schaltbaren Zellen angegeben.
  • Eine schaltbare Zelle 101, 202 hat ein gegebenes Layout und kann durch ein einziges kontinuierliches Sourcegebiet definiert sein, wenn auf das Halbleitersubstrat geblickt wird. Die Größe der schaltbaren Zellen 101, 202 kann im aktiven Bereich 10 variieren. Gemäß einer Ausführungsform kann der aktive Bereich 10 schaltbare Zellen 101, 202 unterschiedlicher Größe und/oder unterschiedlichen Layouts aufweisen. Ein Beispiel ist das so genannte Streifen-Layout (siehe 11A), wobei die Sourcegebiete die Form langer Streifen aufweisen. Weil die Streifen vergleichsweise lang sein können und sich sogar von einer ersten Seite des Randabschlussbereichs 600 zu einer zweiten Seite des Randabschlussbereichs 600 entgegengesetzt zur ersten Seite, wenn auf das Halbleitersubstrat gesehen wird, erstrecken können, kann sich eine einzige schaltbare Zelle 101, 202 vom ersten schaltbaren Gebiet 100 zum zweiten schaltbaren Gebiet 200 erstrecken. In diesem Fall bildet ein Abschnitt der schaltbaren Zelle einen Teil des ersten schaltbaren Gebiets 100, während ein anderer Abschnitt der schaltbaren Zelle einen Teil des zweiten schaltbaren Gebiets 200 bildet. Eine solche schaltbare Zelle 101 weist dann Abschnitte mit unterschiedlichen Schwellspannungen auf. Daher braucht die Grenze zwischen dem ersten und dem zweiten schaltbaren Gebiet 100, 200 nicht mit dem Ort und der Grenze der einzelnen schaltbaren Zellen 101, 202 zu korrelieren.
  • Gemäß weiteren Ausführungsformen ist eine einzelne schaltbare Zelle vollständig entweder Teil des ersten schaltbaren Gebiets 100 oder des zweiten schaltbaren Gebiets 200 oder sogar eines dritten schaltbaren Gebiets, falls drei verschiedene schaltbare Gebiete gebildet sind. In diesem Fall hat jede schaltbare Zelle eine gegebene Schwelle und haben alle schaltbaren Zellen eines gegebenen schaltbaren Gebiets die gleiche Schwelle, wobei die Schwellen der schaltbaren Zellen verschiedener schaltbarer Gebiete voneinander verschieden sind.
  • Gemäß einer Ausführungsform nimmt die Schwellspannung des ersten und des zweiten schaltbaren Gebiets 100, 200 mit zunehmendem Abstand von der Gate-Metallisierung 305 kontinuierlich ab. Alternativ nehmen die Schwellspannungen des ersten und des zweiten schaltbaren Gebiets 100, 200 mit zunehmendem Abstand von der Gate-Metallisierung 305 stufenweise ab. Eine kontinuierliche Abnahme kann beispielsweise durch Bilden mehrerer verschiedener schaltbarer Gebiete, die jeweils eine gegebene Schwelle aufweisen, erhalten werden.
  • 3 zeigt eine auf einem Halbleitersubstrat 30 mit einer modifizierten Gate-Metallisierung 305b bereitgestellte Halbleiterschaltvorrichtung 300b gemäß einer weiteren Ausführungsform, die mit anderen hier beschriebenen Ausführungsformen kombiniert werden kann. Wie in 3 dargestellt ist, weist die Gate-Metallisierung 305b der Halbleiterschaltvorrichtung 300 zusätzlich zur in 1 dargestellten Gate-Metallisierung 305 Gate-Finger 303 auf. Die Gate-Metallisierung 305b weist den Gate-Ring 304, die Gate-Kontaktstelle 302 und die Gate-Finger 303 auf. Zwei Gate-Finger 303 sind in 3 dargestellt. Die Anzahl der Gate-Finger 303 ist nicht auf zwei beschränkt und kann drei, vier, fünf oder sogar noch größer sein. Die Gate-Finger 303 übertragen das Schaltsignal wirksamer in das hauptsächliche schaltbare Gebiet 100. Der durch die Gate-Metallisierung 305b gebildete Gate-Signalemitter erstreckt sich näher zu den hauptsächlichen schaltbaren Zellen 101 als bei der in 1 dargestellten Anordnung.
  • 4 ist eine schematische Darstellung der Halbleiterschaltvorrichtung 300c mit einem zusätzlichen zweiten schaltbaren Gebiet 200, das in der Nähe der Gate-Metallisierung 305b bereitgestellt ist. Weil die Gate-Metallisierung 305b Gate-Finger 303 aufweist, die sich tief in den aktiven Bereich 10 erstrecken, erstreckt sich auch das zweite schaltbare Gebiet 200 tief in den aktiven Bereich 10 und umgibt die Gate-Finger 303. Wie am besten in 4 dargestellt ist, ist das zweite schaltbare Gebiet 200 zwischen dem ersten schaltbaren Gebiet 100 und der Gate-Metallisierung 305 auch in den Gebieten angeordnet, wo die Gate-Finger 303 gebildet sind, weil die schaltbaren Zellen 202, die sich näher zu den Gate-Fingern 303 befinden, d.h. die einen kleineren Abstand zu den Gate-Fingern 303 haben, die Gate-Spannung auch früher „sehen“ als schaltbare Zellen 101, die in einem größeren Abstand zu den Gate-Fingern 303 angeordnet sind.
  • Gemäß Ausführungsformen, die mit anderen hier beschriebenen Ausführungsformen kombiniert werden können, kann das Verhältnis zwischen der Fläche des zweiten schaltbaren Gebiets 200 und der Gesamtfläche des ersten und des zweiten schaltbaren Gebiets 100 im Bereich von 5 % bis 50 %, insbesondere im Bereich von 10 % bis 40 % liegen. Das erste schaltbare Gebiet 100 ist größer als das zweite schaltbare Gebiet 200. Wenn die Halbleitervorrichtung drei oder vier schaltbare Gebiete mit unterschiedlichen Schwellspannungen aufweist, kann das erste schaltbare Gebiet 100 mit der niedrigsten Schwellspannung größer sein als die Gesamtfläche des zweiten bis vierten schaltbaren Gebiets.
  • Wie vorstehend beschrieben wurde, werden die physikalischen Eigenschaften der zweiten schaltbaren Zellen 202 so eingestellt, dass sie von den physikalischen Eigenschaften der ersten schaltbaren Zellen 101 verschieden sind, um das Schaltverhalten für das teilweise Kompensieren der inhomogenen Gate-Signalverteilung im aktiven Bereich 10 einzustellen. Die eingestellte physikalische Eigenschaft kann beispielsweise die Schwellspannung Vth der jeweiligen schaltbaren Zellen 101, 202 sein.
  • Zum lokalen Einstellen der Schwellspannung Vth können die Bodygebiete der zweiten schaltbaren Zellen 202 eine höhere (p++)-Implantation aufweisen als die Bodygebiete der ersten schaltbaren Zellen 101, die sich weiter entfernt von der Gate-Metallisierung 305, 305b befinden.
  • Gemäß einer Ausführungsform weist jedes Bodygebiet ein Kanalgebiet neben der Gate-Elektrodenstruktur auf, wobei Abschnitte der Kanalgebiete der schaltbaren Zellen 101, die im ersten schaltbaren Gebiet 100 angeordnet sind, eine Dotierungskonzentration aufweisen, die niedriger ist als die Dotierungskonzentration von Abschnitten der Kanalgebiete der schaltbaren Zellen 202, die im zweiten schaltbaren Gebiet 200 angeordnet sind. Dies kann durch eine zusätzliche Body-Implantation in das zweite schaltbare Gebiet erhalten werden.
  • Das Bodygebiet und das Kanalgebiet des Bodygebiets sind vom gleichen Leitfähigkeitstyp, sie können jedoch unterschiedliche absolute Dotierungskonzentrationen aufweisen. Alternativ können sie beide die gleiche Dotierungskonzentration aufweisen.
  • Typischerweise haben die Abschnitte der Kanalgebiete der schaltbaren Zellen 202, die im zweiten schaltbaren Gebiet 200 angeordnet sind, eine Dotierungskonzentration, die höher ist als die Dotierungskonzentration der Abschnitte der Kanalgebiete der schaltbaren Zellen 101, die im ersten schaltbaren Gebiet 100 angeordnet sind.
  • Gemäß einer Ausführungsform weist jedes Bodygebiet ein Body-Kontaktgebiet (312a in 6A) mit einer höheren Dotierungskonzentration als das Bodygebiet auf, wobei Abschnitte der Body-Kontaktgebiete der schaltbaren Zellen 101, die im ersten schaltbaren Gebiet 100 angeordnet sind, eine Dotierungskonzentration aufweisen, die von der Dotierungskonzentration von Abschnitten der Body-Kontaktgebiete der im zweiten schaltbaren Gebiet 200 angeordneten schaltbaren Zellen 202 verschieden ist.
  • Das Body-Kontaktgebiet ist ein Gebiet mit dem gleichen Leitfähigkeitstyp wie das Bodygebiet, jedoch mit einer erheblich höheren absoluten Dotierungskonzentration, um einen niederohmigen Kontakt zum Bodygebiet bereitzustellen. Wenn die Body-Kontaktgebiete mit unterschiedlichen Dotierungskonzentrationen versehen werden, ändert sich auch die Dotierungskonzentration der Kanalgebiete infolge einer Ausdiffusion der Dotierungsstoffe in das Bodygebiet. Daher erhöht eine höhere Dotierung des Body-Kontaktgebiets indirekt die Dotierungskonzentration des Kanalgebiets.
  • Gemäß einer Ausführungsform haben die Abschnitte der Body-Kontaktgebiete der schaltbaren Zellen 202, die im zweiten schaltbaren Gebiet 200 angeordnet sind, eine Dotierungskonzentration, die höher ist als die Dotierungskonzentration der Abschnitte der Body-Kontaktgebiete der schaltbaren Zellen 101, die im ersten schaltbaren Gebiet 100 angeordnet sind.
  • 9 zeigt das Schaltverhalten einer Halbleitervorrichtung mit zwei Zellgebieten mit unterschiedlichen Schwellspannungen gemäß einer Ausführungsform. Die Schwellspannung der ersten schaltbaren Zellen 101 entspricht Vth_a, während die Schwellspannung der zweiten schaltbaren Zellen 202 Vth_b entspricht. Daher haben die schaltbaren Zellen 202 im zweiten schaltbaren Gebiet 200 eine höhere Schwellspannung als die schaltbaren Zellen 101 im ersten schaltbaren Gebiet 100. Als Vergleich ist auch die Schwellspannung Vth_a einer Vorrichtung mit einer konstanten Schwellspannung über den aktiven Bereich dargestellt. Die Abszisse gibt den geometrischen Abstand der Zellen von der Gate-Metallisierung an.
  • Wenn ein Spannungssignal an den Gate-Signalemitter (Gate-Metallisierung 305 oder 305b) angelegt wird, wird das Spannungssignal nicht sofort auf alle schaltbaren Zellen verteilt. Eine schematische Spannungsverteilung Vgs(t1) zur Zeit t1 und zu einer späteren Zeit t2 als Vgs(t2) ist in 9 dargestellt. Für das Schalten einer gegebenen Zelle muss die lokale Spannung am jeweiligen Gate der schaltbaren Zelle zumindest gleich der Schwellspannung dieser Zelle sein. Für t1 und eine Vorrichtung mit einer konstanten Schwellspannung Vth_a für alle Zellen ist die Anzahl der Zellen, die bei t1 leitend gemacht wird, n1. Die Anzahl n1 repräsentiert hier die Anzahl aller Zellen zwischen dem Gate-Signalemitter und dem Ort, wo die lokale Spannung U größer oder gleich der Schwellspannung Vth_a ist. Daher sind wenige Zellen in der Vorrichtung mit einer konstanten Schwellspannung bereits leitend, so dass diese Zellen den gesamten Laststrom führen müssen. Wenn die Schwellspannung Vth_b dagegen im zweiten schaltbaren Gebiet 200 lokal erhöht wird, während die Schwellspannung im ersten schaltbaren Gebiet 100 auf einem niedrigen Pegel gehalten wird, ist die Anzahl der Zellen, die zur Zeit t1 leitend gemacht wird, null, weil Vth kleiner ist als die jeweilige lokale Schwelle für alle schaltbaren Gebiete 100, 200.
  • Zur Zeit t2 ist die Anzahl der leitenden Zellen der Vorrichtung mit einer konstanten Schwellspannung Vth_a n2. Weil die lokale Spannung U im zweiten schaltbaren Gebiet 200 auch höher als Vth_b ist, ist auch die Anzahl der Zellen der Vorrichtung mit der verschiedenen Schwellspannung n2. Der Hauptunterschied besteht darin, dass für eine Vorrichtung mit einer lokal erhöhten Schwellspannung Vth_b im zweiten schaltbaren Gebiet 200 die Zellen im zweiten schaltbaren Gebiet 200 in einem späteren Stadium leitend werden.
  • Wie nachstehend weiter erklärt wird, kann die Anzahl schaltbarer Gebiet mit unterschiedlichen Schwellspannungen größer als zwei sein. Dies ermöglicht eine bessere „Näherung“ der Verteilung des Gate-Spannungssignals, so dass die Anzahl der Zellen, die gleichzeitig oder innerhalb einer sehr kurzen Dauer leitend werden, zunimmt.
  • Gemäß einer Ausführungsform, die mit anderen hier beschriebenen Ausführungsformen kombiniert werden kann, umfasst der aktive Bereich 10 ein erstes schaltbares Gebiet 100 erster schaltbarer Zellen 101, wobei jede erste schaltbare Zelle 101 eine erste Schwellspannung aufweist, und wenigstens ein zweites schaltbares Gebiet 200 zweiter schaltbarer Zellen 202, wobei jede zweite schaltbare Zelle 202 eine zweite Schwellspannung aufweist, wobei die zweite Schwellspannung größer als die erste Schwellspannung ist und wobei das zweite schaltbare Gebiet 200 zwischen dem ersten schaltbaren Gebiet 100 und der Gate-Metallisierung 305, 305b angeordnet ist.
  • Gemäß einer Ausführungsform kann die Anzahl der schaltbaren Gebiete 100, 200 erhöht werden, um sie an das erwartete kritische Profil anzupassen, was von den Signalverteilungseigenschaften der Technologie in der Art der Layout-Geometrie und des Widerstands des Gate-Materials abhängt.
  • Gemäß einer weiteren Ausführungsform kann ein äußeres Ringgebiet des aktiven Bereichs 10 schaltbare Zellen mit einer Schwellspannung aufweisen, die höher ist als die Schwellspannung schaltbarer Zellen, die sich im mittleren Gebiet des aktiven Bereichs 10 befinden, wobei das äußere Ringgebiet des aktiven Bereichs eine Grenze zwischen einem mittleren Gebiet des aktiven Bereichs und dem Randabschlussgebiet bereitstellt.
  • Alternativ kann die Gate-Metallisierung in einer mittleren Position der Halbleitervorrichtung in einer Entfernung vom Außenrand angeordnet sein. In diesem Fall kann das zweite schaltbare Gebiet die mittlere Gate-Metallisierung zumindest teilweise umgeben und kann das erste schaltbare Gebiet das zweite schaltbare Gebiet zumindest teilweise umgeben, wobei das zweite schaltbare Gebiet eine höhere spezifische Schwelle aufweist als das erste schaltbare Gebiet.
  • Detaillierte Strukturen schaltbarer Zellen werden nachstehend mit Bezug auf 5 beschrieben.
  • Ein Verfahren zur Herstellung einer Halbleiterschaltvorrichtung 300 kann mit Bezug auf das in 5 dargestellte Zellen-Layout erläutert werden. Das Verfahren umfasst das Bereitstellen eines Halbleitersubstrats 300 mit einem Außenrandgebiet 604 (einem Gebiet, das später einen Außenrand eines Chips definiert), einem aktiven Bereich 10 und einem zwischen dem aktiven Bereich 10 und dem Außenrandgebiet 604 angeordneten Randabschlussgebiet 600. Mehrere schaltbare Zellen 101 werden im aktiven Bereich 10 gebildet, wobei jede der schaltbaren Zellen 101 eine Gate-Elektrodenstruktur und ein Sourcegebiet aufweist. Eine Source-Metallisierung wird in ohmschem Kontakt mit den Sourcegebieten der schaltbaren Zellen 101 gebildet.
  • Ferner wird eine Gate-Metallisierung 305 in ohmschem Kontakt mit den Gate-Elektrodenstrukturen der schaltbaren Zellen 101 gebildet. Die Schwellspannung Vth der schaltbaren Zellen 101, die näher zur Gate-Metallisierung 305 liegen, wird auf einen höheren Wert gelegt als die Schwellspannung Vth schaltbarer Zellen 101, die sich weiter entfernt von der Gate-Metallisierung 305 befinden. Die Schwellspannung Vth kann spezifisch ausgelegt werden, indem die Implantationsdosis eingestellt wird.
  • 5 zeigt eine Zellenstruktur, die in einem äußeren Untergebiet des aktiven Bereichs 10 gebildet ist, welche beispielsweise ein drittes schaltbares Gebiet 250 bilden kann. Das Randabschlussgebiet 600 umgibt das dritte schaltbare Gebiet 250 des aktiven Bereichs 10 zumindest teilweise. Das dritte schaltbare Gebiet 250 weist dritte schaltbare Zellen 252 auf. Das Randabschlussgebiet 600 weist inaktive Zellen 203 auf. Ferner ist ein Längsabstand 603 einer Zellenanordnung der dritten schaltbaren Zellen 252 im dritten schaltbaren Gebiet 250 des aktiven Bereichs dargestellt.
  • Zum selektiven Implantieren von Dotierungsstoffen in die Bodygebiete oder Kanalgebiete der zweiten schaltbaren Zellen 202 in Bezug auf die ersten schaltbaren Zellen 101 kann eine zusätzliche Implantationsmaske verwendet werden, die eine Bedeckung aufweist, welche der Abmessung des ersten schaltbaren Gebiets 100 in 2 oder 4 entspricht. Das zweite schaltbare Gebiet 200 bleibt demgemäß unbedeckt, und es können zusätzliche Dotierungsstoffe darin implantiert werden, um die Dotierungskonzentrationen der Bodygebiete, Kanalgebiete oder Body-Kontaktgebiete im zweiten schaltbaren Gebiet 200 selektiv zum ersten schaltbaren Gebiet 100 zu erhöhen.
  • Ein Prozess, bei dem eine zusätzliche Body-Implantation verwendet wird, ist in den 10A und 10B dargestellt. Eine erste Body-Implantation wird ohne eine zusätzliche Implantationsmaske global ausgeführt, wie in 10A dargestellt ist. 10B zeigt eine zweite Body-Implantation unter Verwendung einer zusätzlichen Implantationsmaske 370, welche das erste schaltbare Gebiet 100 bedeckt. Wie in den 10A und 10B dargestellt ist, ist das Zellen-Layout ein Balken-Layout und bedeckt die zusätzliche Implantationsmaske 370 in einem peripheren Gebiet des Halbleitersubstrats 301 nur Abschnitte der schaltbaren Zellen 101, während das mittlere Gebiet des Halbleitersubstrats 301 vollständig bedeckt wird. Daher bilden nur die nicht bedeckten Abschnitte der schaltbaren Zellen 101, welche eine zweite Body-Implantation empfangen, das zweite schaltbare Gebiet 200.
  • Die 11A und 11 B zeigen zwei Body-Implantationen für eine Halbleitervorrichtung mit schaltbaren Zellen 101 des Streifen-Layouts. Die zweite Body-Implantation wird unter Verwendung einer zusätzlichen Implantationsmaske 371 ausgeführt, welche das erste schaltbare Gebiet 100 bedeckt. Die schaltbaren Zellen 101 werden daher nur im mittleren Gebiet, welches später das erste schaltbare Gebiet 100 bildet, abgedeckt.
  • Gemäß einer Ausführungsform kann ein Verfahren zur Herstellung einer Halbleiterschaltvorrichtung Folgendes aufweisen: Bereitstellen eines Halbleitersubstrats mit einem Außenrandgebiet, einem aktiven Bereich und einem Randabschlussgebiet, der zwischen dem aktiven Bereich und dem Außenrandgebiet angeordnet ist, Bilden mehrerer schaltbarer Zellen im aktiven Bereich, wobei jede der schaltbaren Zellen ein Bodygebiet, eine Gate-Elektrodenstruktur und ein Sourcegebiet aufweist, wobei der durch die schaltbaren Zellen definierte aktive Bereich zumindest ein erstes schaltbares Gebiet mit einer ersten Schwelle und ein zweites schaltbares Gebiet mit einer von der ersten Schwelle verschiedenen zweiten Schwelle aufweist, Bilden einer Source-Metallisierung in ohmschem Kontakt mit den Sourcegebieten der schaltbaren Zellen und Bilden einer Gate-Metallisierung in ohmschem Kontakt mit den Gate-Elektrodenstrukturen der schaltbaren Zellen.
  • Gemäß Ausführungsformen, die mit anderen hier beschriebenen Ausführungsformen kombiniert werden können, kann die Gate-Metallisierung eine Gate-Elektrodenstruktur aufweisen, wie eine elektrisch leitende Struktur, die aus der Gruppe ausgewählt ist, die aus einer Gate-Stegstruktur (Gate-Runner), einer Gate-Kontaktstelle, einem Gate-Ring, einem Gate-Finger oder einer Kombination davon besteht. Insbesondere können die mehreren schaltbaren Zellen einen Transistor aufweisen, der aus der Gruppe ausgewählt ist, die aus einem MOSFET, einem MISFET, einem IGBT, einem SJFET (Superjunction-FET) und Kombinationen davon besteht. Ein SJFET ist eine Kompensationsvorrichtung.
  • 6A ist eine Schnittansicht eines Abschnitts einer Halbleitervorrichtung 300, worin zwei benachbarte schaltbare Zellen dargestellt sind.
  • Das Halbleitersubstrat 301 weist eine erste Oberseite 310 und eine zweite Unterseite 309 auf. Auf der zweiten Seite 309 ist ein Drain-Gebiet 307 ausgebildet, das elektrisch mit einer Drain-Metallisierung 308 verbunden ist. Ein erster pn-Übergang 314 ist zwischen einem Driftgebiet 306 und einem Bodygebiet 312 ausgebildet. Eine Gate-Elektrodenstruktur 315 weist die Gate-Elektroden auf und bildet eine Gate-Source-Kapazität Cgs und eine Gate-Drain-Kapazität Cgd. Das Bodygebiet 312 und ein Sourcegebiet 313 sind durch Source-Kontakte 317 elektrisch mit einer Source-Metallisierung 319 verbunden und liegen gemäß dieser Ausführungsform daher auf dem Source-Potential. Gemäß einer anderen Ausführungsform ist das Bodygebiet 312 nicht elektrisch mit der Source-Metallisierung 319 verbunden und demgemäß schwebend. Ein Bereich der Gate-Source-Kapazität Cgs nimmt die lateral äußeren Abschnitte der Gate-Elektrode 315 ein, beispielsweise der Bereich, wo die Gate-Elektrodenstruktur 315 die Sourcegebiete 313 und die feldfreien Abschnitte der Bodygebiete 312, in denen kein Raumladungsgebiet gebildet ist, überlappt. Die feldfreien Abschnitte der Bodygebiete 312 und der Sourcegebiete 313 bilden die Gegenelektrode der Gate-Source-Kapazität Cgs.
  • Andererseits bildet der mittlere Abschnitt der Gate-Elektrodenstruktur 315 die Gate-Drain-Kapazität Cgd. Die Gegenelektrode ist hier durch die feldfreien Abschnitte des Driftgebiets 306 gebildet, beispielsweise die Abschnitte des Driftgebiets 306, die unterhalb des Raumladungsgebiets liegen. Die „dielektrische Kondensatorschicht“ der Gate-Drain-Kapazität Cgd ist durch eine dielektrische Schicht 318 und das Raumladungsgebiet gebildet.
  • Zur Bereitstellung eines guten ohmschen Kontakts zwischen den Source-Kontakten 317 und den Bodygebieten 312 sind jeweilige Body-Kontaktgebiete 312a gebildet, die eine höhere Dotierungskonzentration haben als die Bodygebiete 312.
  • Wie in 6A dargestellt ist, kann die Gate-Drain-Kapazität Cgd vom spezifischen Bedeckungsverhältnis zwischen dem Bereich der Gate-Elektrodenstruktur 315 und dem Bereich des Halbleitersubstrats abhängen. Es sei hier bemerkt, dass der aktive Bereich sowohl den Bereich des ersten schaltbaren Gebiets 100 als auch den Bereich des zweiten schaltbaren Gebiets einschließen kann (siehe beispielsweise die 2 und 4). Hier kann das spezifische Bedeckungsverhältnis der Gate-Elektrodenstruktur 315 in Gebieten des aktiven Bereichs höher sein, die näher zur Gate-Metallisierung liegen, als in Gebieten des aktiven Bereichs, die sich weiter entfernt von der Gate-Metallisierung befinden.
  • Dies ist in 6B schematisch dargestellt, worin ein Schnitt durch eine Halbleitervorrichtung gemäß einer Ausführungsform dargestellt ist. 9B zeigt den aktiven Bereich mit dem ersten schaltbaren Gebiet 100, welches das mittlere schaltbare Gebiet des aktiven Bereichs ist, und dem zweiten schaltbaren Gebiet 200 des aktiven Bereichs, der durch das erste und das zweite schaltbare Gebiet 100, 200 gebildet ist. Das zweite schaltbare Gebiet 200 umgibt das erste schaltbare Gebiet 100.
  • Wie in 6B ersichtlich ist, erstreckt sich die Gate-Elektrodenstruktur 315 vom ersten schaltbaren Gebiet 100 zum Randabschlussgebiet 600. Die Gate-Metallisierung 305, insbesondere ein Gate-Ring, ist im Randabschlussgebiet 600 auf der Gate-Elektrodenstruktur 315 und in Kontakt damit ausgebildet. Zusätzliche Gate-Finger können auch in Kontakt mit der Gate-Elektrodenstruktur 315 gebildet werden, um sich vom Gate-Ring 305 in das zweite schaltbare Gebiet 200 zu erstrecken.
  • Die unterschiedliche p-Implantation ist auch in 6B dargestellt, welche durch die Dotierungskonzentration p1 und p2 der jeweiligen Bodygebiete 312 angegeben ist. Die Dotierungskonzentration p2 der Bodygebiete 312 im zweiten schaltbaren Gebiet 200 ist höher als die Dotierungskonzentration p1 des Bodygebiets 312 im ersten schaltbaren Gebiet 100, um die Schwellspannung Vth im zweiten schaltbaren Gebiet 200 lokal zu erhöhen.
  • 7 zeigt eine Halbleiterschaltvorrichtung 300d mit einem ersten schaltbaren Gebiet 100 und einem zweiten schaltbaren Gebiet 200, das zwischen dem ersten schaltbaren Gebiet 100 und dem Randabschlussgebiet 600 angeordnet ist, gemäß einer Ausführungsform. Insbesondere kann der aktive Bereich 10 das erste schaltbare Gebiet 100 mit ersten schaltbaren Zellen 101 und das zweite schaltbare Gebiet 200 mit zweiten schaltbaren Zellen 202 aufweisen, wobei das zweite schaltbare Gebiet 200 das erste schaltbare Gebiet 100 zumindest teilweise umgibt. Das erste schaltbare Gebiet 100 oder das hauptsächliche schaltbare Gebiet umfasst hauptsächliche oder erste schaltbare Zellen 101, während das zweite schaltbare Gebiet 200 Untergebietszellen 202 oder zweite Zellen umfasst.
  • Wie in 7 dargestellt ist, ist das zweite schaltbare Gebiet 200 nahe dem Randabschlussgebiet 600 oder angrenzend an dieses angeordnet. Weil die Gate-Metallisierung 305, die durch den Gate-Ring 304 und die Gate-Kontaktstelle 302 gebildet ist, innerhalb des Randabschlussgebiets 600 angeordnet ist, können schaltbare Zellen 202, die im zweiten schaltbaren Gebiet 200 angeordnet sind, Schaltsignale in einem kürzeren Zeitraum empfangen als die ersten schaltbaren Zellen 101, die sich im hauptsächlichen schaltbaren Gebiet 100 befinden. Die physikalische Abmessung des Halbleitersubstrats kann durch eine Substratlänge 601 und eine Substratbreite 602 definiert werden. Die Substratlänge kann in einem Bereich von 5 mm bis 15 mm liegen und beträgt typischerweise etwa 10 mm. Die Substratbreite kann in einem Bereich von 4 mm bis 10 mm liegen und beträgt typischerweise etwa 7 mm.
  • 8 zeigt eine Halbleiterschaltvorrichtung 300e mit einem ersten schaltbaren Gebiet 100 und mehr als einem zweiten schaltbaren Gebiet 200a, 200b, die zwischen dem ersten Zellengebiet 100 und einem Randabschlussgebiet 600 angeordnet sind, gemäß einer weiteren Ausführungsform, die mit hier beschriebenen Ausführungsformen kombiniert werden kann.
  • Bei der in 8 dargestellten Anordnung kann das erste schaltbare Gebiet 100 des aktiven Bereichs 10 schaltbare Zellen 101 mit einer Schwellspannung Vth von etwa 2,8 Volt aufweisen. Gemäß einer Ausführungsform können wenigstens vier schaltbare Gebiete oder schaltbare Gebiete 100, 200a, 200b, 200c bereitgestellt werden. Hier umgibt das zweite schaltbare Gebiet 200a des aktiven Bereichs 10 das erste schaltbare Gebiet 100 zumindest teilweise und kann schaltbare Zellen 202a mit einer Schwellspannung Vth von etwa 3,2 Volt aufweisen. Das dritte schaltbare Gebiet 200b des aktiven Bereichs 10 umgibt das zweite schaltbare Gebiet 200a zumindest teilweise und kann schaltbare Zellen 202b mit einer Schwellspannung Vth von etwa 3,8 Volt aufweisen. Ferner umgibt das vierte schaltbare Gebiet 200c des aktiven Bereichs 10 das dritte schaltbare Gebiet 200b zumindest teilweise und kann schaltbare Zellen 202c mit einer Schwellspannung Vth von etwa 4,4 Volt aufweisen. Hier kann die Body-Implantationsdosis schaltbarer Zellen, die näher zur Gate-Metallisierung 305 liegen, höher sein als die Body-Implantationsdosis schaltbarer Zellen, die sich weiter entfernt von der Gate-Metallisierung befinden. Insbesondere kann die Body-Implantationsdosis durch Einstellen der Implantationsöffnung während des Zellenbildungsprozesses eingestellt werden. Insbesondere kann das Bodygebiet der schaltbaren Zellen, die näher zur Gate-Metallisierung 305 liegen, eine höhere (p++)-Implantation aufweisen als das Bodygebiet schaltbarer Zellen, die sich weiter entfernt von der Gate-Metallisierung befinden.
  • Zum Ändern der Schwellspannung kann ein zusätzlicher Implantationsschritt oder können zusätzliche Implantationsschritte ausgeführt werden. Beispielsweise kann die Body-Implantation global ausgeführt werden, beispielsweise für das erste und das zweite schaltbare Gebiet 100, 200, während eine zusätzliche p-Implantation nur für das zweite schaltbare Gebiet 200 ausgeführt wird. Für die zusätzliche p-Implantation kann eine zusätzliche Maske verwendet werden, welche das erste schaltbare Gebiet 100 bedeckt.
  • Um die schaltbaren Gebiete 100, 202a, 202b, 202c mit unterschiedlichen Schwellspannungen bereitzustellen, wird eine erste oder globale Body-Implantation ausgeführt, Andere Gebiete der Vorrichtung können durch eine Body-Implantationsmaske geschützt werden. Dann wird eine erste zusätzliche Maske auf der Body-Implantationsmaske gebildet. Die erste zusätzliche Maske hat eine Größe und Form, welche dem ersten schaltbaren Gebiet 100 entspricht, wie in 8 dargestellt ist. Nachdem die erste zusätzliche Maske angeordnet wurde, wird eine zweite Body-Implantation ausgeführt, welche Dotierungsstoffe in alle Bodygebiete mit Ausnahme der Bodygebiete des ersten schaltbaren Gebiets 100 einbringt. Die 10A, 10B, 11A und 11 B zeigen schematisch die Verwendung einer zusätzlichen Maske. Weitere zusätzliche Masken mit einer eingestellten Größe können verwendet werden, wenn drei oder mehr schaltbare Gebiete gebildet werden.
  • Dann wird eine zweite zusätzliche Maske auf der ersten zusätzlichen Maske gebildet oder, wenn die erste zusätzliche Maske nach der zweiten Body-Implantation entfernt wurde, auf der Body-Implantationsmaske gebildet. Die zweite zusätzliche Maske hat eine Größe und Form, welche dem zweiten schaltbaren Gebiet 202a und dem ersten schaltbaren Gebiet 100 entsprechen, wie in 8 dargestellt ist, um sowohl das erste als auch das zweite schaltbare Gebiet 100, 202a abzudecken. Nachdem die zweite zusätzliche Maske angeordnet wurde, wird eine dritte Implantation ausgeführt, welche Dotierungsstoffe in alle Bodygebiete mit Ausnahme der Bodygebiete des ersten schaltbaren Gebiets 100 und des zweiten schaltbaren Gebiets 202a einbringt. Dann wird eine dritte zusätzliche Maske auf der zweiten zusätzlichen Maske gebildet oder, wenn die zweite zusätzliche Maske nach der dritten Body-Implantation entfernt wurde, auf der Body-Implantationsmaske gebildet.
  • Dann wird eine dritte zusätzliche Maske auf der zweiten zusätzlichen Maske gebildet oder, wenn die zweite zusätzliche Maske nach der dritten Body-Implantation entfernt wurde, auf der Body-Implantationsmaske gebildet. Die dritte zusätzliche Maske hat eine Größe und Form, welche dem dritten schaltbaren Gebiet 202b, dem zweiten schaltbaren Gebiet 202a und dem ersten schaltbaren Gebiet 100 entsprechen, wie in 8 dargestellt ist, um alle drei schaltbaren Gebiete 100, 202a, 202b abzudecken. Nachdem die dritte zusätzliche Maske angeordnet wurde, wird eine vierte Implantation ausgeführt, welche Dotierungsstoffe in alle Bodygebiete mit Ausnahme der Bodygebiete des ersten schaltbaren Gebiets 100, des zweiten schaltbaren Gebiets 202a und des dritten schaltbaren Gebiets 202b einbringt.
  • Die Bodygebiete des vierten schaltbaren Gebiets 202c empfangen demgemäß vier Body-Implantationen, die Bodygebiete des dritten schaltbaren Gebiets 202b empfangen drei Body-Implantationen, die Bodygebiete des zweiten schaltbaren Gebiets 202a empfangen zwei Body-Implantationen, während die Bodygebiete des ersten schaltbaren Gebiets 100 eine Body-Implantation empfangen. Eine stufenweise Erhöhung der Dotierungskonzentration der Bodygebiete vom ersten schaltbaren Gebiet 100 bis zum vierten schaltbaren Gebiet 202c ist auf diese Weise erhaltbar.
  • Für die Zwecke der Erläuterung sei bemerkt, dass, wenn ein erstes schaltbares Gebiet 100 und ein zweites schaltbares Gebiet gegeben sind, der globale p-Implantationsprozess zur Bildung der Bodygebiete im ersten und im zweiten schaltbaren Gebiet 100, 200 des aktiven Bereichs 10 eine Dotierungskonzentration zwischen 5*1016 /cm3 und 1,5*1017 /cm3 und insbesondere zwischen 1 *1017 /cm3 und 1,25*1017 /cm3 einbringt. Für den zusätzlichen p-Implantationsprozess, der Dotierungsstoffe nur im zweiten schaltbaren Gebiet 200 implantiert, kann eine Dosierung zwischen 1*1017/cm3 und 4*1017 /cm3 und insbesondere zwischen 1,5*1017 /cm3 und 2,5*1017/cm3 verwendet werden.
  • Wenn drei oder mehr verschiedene schaltbare Gebiete gebildet werden, werden die Anzahl der zusätzlichen p-Implantationsprozesse und die Implantationsdosierung entsprechend eingestellt.
  • Ferner kann der aktive Bereich 10 ein erstes schaltbares Gebiet erster schaltbarer Zellen, wobei jede erste schaltbare Zelle eine erste Schwellspannung aufweist, und ein zweites schaltbares Gebiet zweiter schaltbarer Zellen, wobei jede zweite schaltbare Zelle eine zweite Schwellspannung aufweist, und wenigstens ein drittes schaltbares Gebiet dritter schaltbarer Zellen, wobei jede dritte schaltbare Zelle eine dritte Schwellspannung aufweist, aufweisen, wobei die dritte Schwellspannung größer als die zweite Schwellspannung ist, die zweite Schwellspannung größer als die erste Schwellspannung ist und das zweite schaltbare Gebiet zwischen dem ersten schaltbaren Gebiet und dem dritten schaltbaren Gebiet angeordnet ist.
  • Angesichts des vorstehend Erwähnten umfasst gemäß einer Ausführungsform ein Halbleitersubstrat mehrere schaltbare Zellen, die einen aktiven Bereich der Halbleitervorrichtung definieren, einen Außenrand und ein Randabschlussgebiet, das zwischen den schaltbaren Zellen und dem Außenrand angeordnet ist. Jede der schaltbaren Zellen weist ein Bodygebiet, eine Gate-Elektrodenstruktur und ein Sourcegebiet auf. Das Bodygebiet weist ein Body-Kontaktgebiet mit einer höheren Dotierungskonzentration als das Bodygebiet auf. Eine Source-Metallisierung steht in ohmschem Kontakt mit den Sourcegebieten und den Body-Kontaktgebieten der schaltbaren Zellen. Eine Gate-Metallisierung steht in ohmschem Kontakt mit den Gate-Elektrodenstrukturen der schaltbaren Zellen. Der durch die schaltbaren Zellen definierte aktive Bereich weist wenigstens ein erstes schaltbares Gebiet und ein von den ersten schaltbaren Gebieten verschiedenes zweites schaltbares Gebiet auf, wobei Abschnitte der Body-Kontaktgebiete schaltbarer Zellen, die im ersten schaltbaren Gebiet angeordnet sind, eine Dotierungskonzentration haben, die von Abschnitten der Body-Kontaktgebiete schaltbarer Zellen verschieden ist, die im zweiten schaltbaren Gebiet angeordnet sind.

Claims (21)

  1. Halbleitervorrichtung, aufweisend: ein Halbleitersubstrat (301) mit mehreren schaltbaren Zellen (101, 202, 202a, 202b, 202c), welche einen aktiven Bereich (10) der Halbleitervorrichtung definieren, einem Außenrand (604) und einem Randabschlussgebiet (600), das zwischen den schaltbaren Zellen (101, 202, 202a, 202b, 202c) und dem Außenrand (604) angeordnet ist, wobei jede der schaltbaren Zellen (101, 202, 202a, 202b, 202c) ein Bodygebiet (312), eine Gate-Elektrodenstruktur (315) und ein Sourcegebiet (313) aufweist, eine Source-Metallisierung (316) in ohmschem Kontakt mit den Sourcegebieten (313) der schaltbaren Zellen (101, 202, 202a, 202b, 202c) und eine Gate-Metallisierung (305) in ohmschem Kontakt mit den Gate-Elektrodenstrukturen (315) der schaltbaren Zellen (101, 202, 202a, 202b, 202c), wobei der aktive Bereich (10), der durch die schaltbaren Zellen (101, 202, 202a, 202b, 202c) definiert ist, wenigstens ein erstes schaltbares Gebiet (100) mit einer ersten Schwellspannung und wenigstens ein zweites schaltbares Gebiet (200) mit einer zweiten Schwellspannung, die höher als die erste Schwellspannung ist, aufweist, wobei das zweite schaltbare Gebiet (200) zwischen der Gate-Metallisierung (305) und dem ersten schaltbaren Gebiet (100) angeordnet ist, und wobei die durch das erste schaltbare Gebiet (100) eingenommene Fläche größer ist als die durch das zweite schaltbare Gebiet (200) eingenommene Fläche.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Schwellspannung des ersten und des zweiten schaltbaren Gebiets (100, 200) mit zunehmendem Abstand von der Gate-Metallisierung (305) kontinuierlich abnimmt.
  3. Halbleitervorrichtung nach Anspruch 1, wobei die Schwellspannungen des ersten und des zweiten schaltbaren Gebiets (100, 200) mit zunehmendem Abstand von der Gate-Metallisierung (305) stufenweise abnehmen.
  4. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Schwellspannung des ersten schaltbaren Gebiets (100) zwischen 3 und 3,5 Volt liegt und die Schwellspannung des zweiten schaltbaren Gebiets (200) zwischen 4 und 5,5 Volt liegt.
  5. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die mehreren schaltbaren Zellen (101, 202, 202a, 202b, 202c) wenigstens einen Transistor umfassen, der aus der Gruppe ausgewählt ist, die aus einem MOSFET, einem MISFET, einem IGBT, einem SJFET und Kombinationen davon besteht.
  6. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die durch das zweite schaltbare Gebiet (200) eingenommene Fläche, wenn in einer Draufsicht auf das Halbleitersubstrat (301) geblickt wird, zwischen 5 % und 50 %, insbesondere zwischen 10 % und 40 % der durch das erste und das zweite schaltbare Gebiet (100, 200) eingenommenen Gesamtfläche ist.
  7. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei jedes Bodygebiet (312) ein Body-Kontaktgebiet (312a) mit einer höheren Dotierungskonzentration als das restliche Bodygebiet (312) aufweist, wobei Abschnitte der Body-Kontaktgebiete (312a) schaltbarer Zellen (101), die im ersten schaltbaren Gebiet (100) angeordnet sind, eine Dotierungskonzentration aufweisen, die niedriger ist als die Dotierungskonzentration von Body-Kontaktgebieten (312a) schaltbarer Zellen (202), die im zweiten schaltbaren Gebiet (200) angeordnet sind.
  8. Halbleitervorrichtung nach Anspruch 7, wobei die Dotierungskonzentration der Body-Kontaktgebiete (312a) des ersten und des zweiten schaltbaren Gebiets (100, 200) mit zunehmendem Abstand von der Gate-Metallisierung (305) stufenweise abnimmt.
  9. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei jedes Bodygebiet (312) ein Body-Kontaktgebiet (312a) mit einer höheren Dotierungskonzentration als das restliche Bodygebiet (312) aufweist, wobei Abschnitte der Body-Kontaktgebiete (312a) der schaltbaren Zellen (202), die im zweiten schaltbaren Gebiet (200) angeordnet sind, eine Implantationsbreite aufweisen, die größer ist als die Implantationsbreite von Abschnitten der Body-Kontaktgebiete (312a) der schaltbaren Zellen (101), die im ersten schaltbaren Gebiet (100) angeordnet sind.
  10. Halbleitervorrichtung nach Anspruch 9, wobei die Breite der Implantation der Body-Kontaktgebiete (312a) des ersten und des zweiten schaltbaren Gebiets (100, 200) mit zunehmendem Abstand von der Gate-Metallisierung (305) stufenweise abnimmt.
  11. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei jedes Bodygebiet (312) ein Kanalgebiet neben der Gate-Elektrodenstruktur aufweist, wobei Abschnitte der Kanalgebiete der schaltbaren Zellen (101), die im ersten schaltbaren Gebiet (100) angeordnet sind, eine Dotierungskonzentration haben, die niedriger ist als die Dotierungskonzentration von Abschnitten der Kanalgebiete der schaltbaren Zellen (202), die im zweiten schaltbaren Gebiet (200) angeordnet sind.
  12. Halbleitervorrichtung nach Anspruch 11, wobei die Dotierungskonzentration der Bodygebiete (312) des ersten und des zweiten schaltbaren Gebiets (100, 200) mit zunehmendem Abstand von der Gate-Metallisierung (305) stufenweise abnimmt.
  13. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das erste schaltbare Gebiet ein mittleres Gebiet des aktiven Bereichs bildet und wobei das erste schaltbare Gebiet zumindest teilweise vom zweiten schaltbaren Gebiet umgeben ist.
  14. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei ein äußeres Ringgebiet des aktiven Bereichs schaltbare Zellen (202) mit einer höheren Schwellspannung als schaltbare Zellen (101), die sich in einem mittleren Gebiet des aktiven Bereichs (10) befinden, aufweist, wobei das äußere Ringgebiet des aktiven Bereichs (10) eine Grenze zwischen dem mittleren Gebiet des aktiven Bereichs (10) und dem Randabschlussgebiet (600) bereitstellt.
  15. Halbleitervorrichtung, aufweisend: ein Halbleitersubstrat (301) mit mehreren schaltbaren Zellen (101, 202, 202a, 202b, 202c), welche einen aktiven Bereich (10) der Halbleitervorrichtung definieren, einem Außenrand (604) und einem Randabschlussgebiet (600), das zwischen den schaltbaren Zellen (101, 202, 202a, 202b, 202c) und dem Außenrand (604) angeordnet ist, wobei jede der schaltbaren Zellen (101, 202, 202a, 202b, 202c) ein Bodygebiet (312), eine Gate-Elektrodenstruktur (315) und ein Sourcegebiet (313) aufweist, wobei das Bodygebiet (312) ein Kanalgebiet neben der Gate-Elektrodenstruktur (315) aufweist, eine Source-Metallisierung (316) in ohmschem Kontakt mit den Sourcegebieten (313) der schaltbaren Zellen (101, 202, 202a, 202b, 202c) und eine Gate-Metallisierung (305) in ohmschem Kontakt mit den Gate-Elektrodenstrukturen (315) der schaltbaren Zellen (101, 202, 202a, 202b, 202c), wobei der aktive Bereich (10), der durch die schaltbaren Zellen (101, 202, 202a, 202b, 202c) definiert ist, wenigstens ein erstes schaltbares Gebiet (100) und ein vom ersten schaltbaren Gebiet verschiedenes zweites schaltbares Gebiet (200) aufweist, wobei Abschnitte der Kanalgebiete der schaltbaren Zellen (101), die im ersten schaltbaren Gebiet (100) angeordnet sind, eine Dotierungskonzentration aufweisen, die niedriger ist als die Dotierungskonzentration von Abschnitten der Kanalgebiete der schaltbaren Zellen (202), die im zweiten schaltbaren Gebiet (200) angeordnet sind, und wobei das zweite schaltbare Gebiet (200) zwischen der Gate-Metallisierung (305) und dem ersten schaltbaren Gebiet (100) angeordnet ist.
  16. Halbleitervorrichtung nach Anspruch 15, wobei die Dotierungskonzentration der Bodygebiete (312) des ersten und des zweiten schaltbaren Gebiets (100, 200) mit zunehmendem Abstand von der Gate-Metallisierung (305) stufenweise abnimmt.
  17. Halbleitervorrichtung nach Anspruch 15, wobei die Dotierungskonzentration von Abschnitten der Kanalgebiete der schaltbaren Zellen (202), die im zweiten schaltbaren Gebiet angeordnet sind, zwischen 1,5 * 1017/cm3 und 2,5 * 1017/cm3 liegt und wobei die Dotierungskonzentration von Abschnitten der Kanalgebiete der schaltbaren Zellen (101), die im ersten schaltbaren Gebiet (100) angeordnet sind, zwischen 1 * 1017/cm3 und 1,25 * 1017/cm3 liegt.
  18. Verfahren zur Herstellung einer Halbleitervorrichtung, welches folgende Schritte umfasst: Bereitstellen eines Halbleitersubstrats (301) mit einem Außenrandgebiet (604) oder einem Außenrand (604), einem aktiven Bereich (10) und einem Randabschlussgebiet (600), das zwischen dem aktiven Bereich (10) und dem Außenrandgebiet (604) oder dem Außenrand (604) angeordnet ist, Bilden mehrerer schaltbarer Zellen (101, 202, 202a, 202b, 202c) im aktiven Bereich (10), wobei jede der schaltbaren Zellen (101, 202, 202a, 202b, 202c) ein Bodygebiet (312), eine Gate-Elektrodenstruktur (315) und ein Sourcegebiet (313) aufweist, wobei der durch die schaltbaren Zellen (101, 202, 202a, 202b, 202c) definierte aktive Bereich (10) wenigstens ein erstes schaltbares Gebiet (100) mit einer ersten Schwellspannung und wenigstens ein zweites schaltbares Gebiet (200) mit einer zweiten Schwellspannung, die höher als die erste Schwellspannung ist, aufweist, und wobei die vom ersten schaltbaren Gebiet (100) eingenommene Fläche größer als die vom zweiten schaltbaren Gebiet (200) eingenommene Fläche ist, Bilden einer Source-Metallisierung (316) in ohmschem Kontakt mit den Sourcegebieten (313) der schaltbaren Zellen (101, 202, 202a, 202b, 202c) und Bilden einer Gate-Metallisierung (305) in ohmschem Kontakt mit den Gate-Elektrodenstrukturen (315) der schaltbaren Zellen (101, 202, 202a, 202b, 202c), sodass das zweite schaltbare Gebiet (200) zwischen der Gate-Metallisierung (305) und dem ersten schaltbaren Gebiet (100) angeordnet ist.
  19. Verfahren nach Anspruch 18, wobei jedes Bodygebiet (312) ein Kanalgebiet neben der Gate-Elektrodenstruktur (315) aufweist, wobei das Verfahren ferner folgende Schritte umfasst: Ausführen eines Schwelleneinstellungsimplantationsprozesses durch Implantieren von Dotierungsstoffen in die Kanalgebiete der Bodygebiete (312), wobei eine erste Implantationsdosis in Abschnitte der Kanalgebiete der im ersten schaltbaren Gebiet (100) angeordneten schaltbaren Zellen (101) implantiert wird und eine zweite Implantationsdosis in Abschnitte der Kanalgebiete der im zweiten schaltbaren Gebiet (200) angeordneten schaltbaren Zellen (202) implantiert wird, wobei die zweite Implantationsdosis höher ist als die erste Implantationsdosis.
  20. Verfahren nach Anspruch 19, wobei das Ausführen der Schwelleneinstellungsimplantation Folgendes umfasst: Bilden einer Body-Implantationsmaske und Implantieren von Dotierungsstoffen in die Kanalgebiete der Bodygebiete (312) des ersten und des zweiten schaltbaren Gebiets (100, 200) durch einen ersten Implantationsprozess und Bilden einer zusätzlichen Implantationsmaske (370, 371) auf der Body-Implantationsmaske, wobei die zusätzliche Implantationsmaske die Body-Implantationsmaske im ersten schaltbaren Gebiet (100) bedeckt, während sie Gebiete der Body-Implantationsmaske im zweiten schaltbaren Gebiet (200) unbedeckt lässt, und Implantieren von Dotierungsstoffen in die Kanalgebiete der unbedeckten Bodygebiete (312) im zweiten schaltbaren Gebiet (200) durch einen zweiten Implantationsprozess.
  21. Verfahren nach einem der Ansprüche 19 bis 20, wobei jedes Bodygebiet (312) ein Body-Kontaktgebiet (312a) aufweist, wobei das Verfahren ferner Folgendes umfasst: Ausführen eines Body-Kontaktgebiet-Implantationsprozesses durch Implantieren von Dotierungsstoffen in die Body-Kontaktgebiete (312a), wobei eine erste Implantationsdosis in Abschnitte der Body-Kontaktgebiete (312a) der schaltbaren Zellen (101) implantiert wird, die im ersten schaltbaren Gebiet (100) angeordnet sind, und eine zweite Implantationsdosis in Abschnitte der Body-Kontaktgebiete (312a) der schaltbaren Zellen (202) implantiert wird, die im zweiten schaltbaren Gebiet (200) angeordnet sind, wobei die zweite Implantationsdosis höher als die erste Implantationsdosis ist.
DE102015109329.4A 2014-06-20 2015-06-11 Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung Active DE102015109329B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/310,011 2014-06-20
US14/310,011 US9349795B2 (en) 2014-06-20 2014-06-20 Semiconductor switching device with different local threshold voltage

Publications (2)

Publication Number Publication Date
DE102015109329A1 DE102015109329A1 (de) 2015-12-24
DE102015109329B4 true DE102015109329B4 (de) 2024-03-21

Family

ID=54768062

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015109329.4A Active DE102015109329B4 (de) 2014-06-20 2015-06-11 Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US9349795B2 (de)
CN (1) CN105304711B (de)
DE (1) DE102015109329B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522674B2 (en) 2016-05-18 2019-12-31 Rohm Co., Ltd. Semiconductor with unified transistor structure and voltage regulator diode
US10692863B2 (en) * 2016-09-30 2020-06-23 Rohm Co., Ltd. Semiconductor device and semiconductor package
US10366976B2 (en) * 2016-12-22 2019-07-30 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
US10615273B2 (en) * 2017-06-21 2020-04-07 Cree, Inc. Semiconductor devices having a plurality of unit cell transistors that have smoothed turn-on behavior and improved linearity
CN112417807B (zh) * 2020-11-19 2024-07-09 北京百瑞互联技术股份有限公司 一种集成电路电源微开关布局的方法、装置、介质及设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4028524A1 (de) 1989-09-08 1991-03-21 Fuji Electric Co Ltd Halbleiterbauelement mit isoliertem gate
JPH0563202A (ja) 1991-09-02 1993-03-12 Fuji Electric Co Ltd 半導体装置
US20040232484A1 (en) 2001-01-17 2004-11-25 Ixys Corporation Non-uniform power semiconductor and method for making
DE102008051259A1 (de) 2007-10-10 2009-05-20 Infineon Technologies Ag Leistungshalbleiterbauelement

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0293846A1 (de) 1987-06-05 1988-12-07 Siemens Aktiengesellschaft MIS-Leistunsgstransistor
US5121176A (en) * 1990-02-01 1992-06-09 Quigg Fred L MOSFET structure having reduced gate capacitance
US5146426A (en) * 1990-11-08 1992-09-08 North American Philips Corp. Electrically erasable and programmable read only memory with trench structure
JP3221766B2 (ja) * 1993-04-23 2001-10-22 三菱電機株式会社 電界効果トランジスタの製造方法
FR2763735B1 (fr) * 1997-05-22 1999-08-13 Sgs Thomson Microelectronics Etage de sortie de puissance pour la commande de cellules d'ecran a plasma
DE19808348C1 (de) 1998-02-27 1999-06-24 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
KR100291384B1 (ko) 1998-12-31 2001-07-12 윤종용 반도체장치의레이아웃방법
US6413822B2 (en) * 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
JP4963144B2 (ja) * 2000-06-22 2012-06-27 ルネサスエレクトロニクス株式会社 半導体集積回路
US6525372B2 (en) * 2000-11-16 2003-02-25 Silicon Wireless Corporation Vertical power devices having insulated source electrodes in discontinuous deep trenches
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
KR100895305B1 (ko) * 2002-09-17 2009-05-07 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
DE10246960B4 (de) 2002-10-09 2004-08-19 Infineon Technologies Ag Feldeffektleistungstransistor
US6798022B1 (en) * 2003-03-11 2004-09-28 Oki Electric Industry Co., Ltd. Semiconductor device with improved protection from electrostatic discharge
CN101313349B (zh) * 2005-11-29 2010-12-01 京瓷株式会社 图像显示装置
JP5511124B2 (ja) * 2006-09-28 2014-06-04 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 絶縁ゲート型半導体装置
US8035159B2 (en) 2007-04-30 2011-10-11 Alpha & Omega Semiconductor, Ltd. Device structure and manufacturing method using HDP deposited source-body implant block
JP2009076761A (ja) * 2007-09-21 2009-04-09 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US7939882B2 (en) * 2008-04-07 2011-05-10 Alpha And Omega Semiconductor Incorporated Integration of sense FET into discrete power MOSFET
US7982253B2 (en) * 2008-08-01 2011-07-19 Infineon Technologies Austria Ag Semiconductor device with a dynamic gate-drain capacitance
US8680610B2 (en) 2009-12-17 2014-03-25 Force Mos Technology Co., Ltd. Trench MOSFET having floating dummy cells for avalanche improvement
US8698232B2 (en) 2010-01-04 2014-04-15 International Rectifier Corporation Semiconductor device including a voltage controlled termination structure and method for fabricating same
US8802529B2 (en) * 2011-07-19 2014-08-12 Alpha And Omega Semiconductor Incorporated Semiconductor device with field threshold MOSFET for high voltage termination
JP5687364B2 (ja) * 2012-01-06 2015-03-18 三菱電機株式会社 半導体装置
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8546875B1 (en) * 2012-03-14 2013-10-01 Infineon Technologies Austria Ag Vertical transistor having edge termination structure
US8921931B2 (en) * 2012-06-04 2014-12-30 Infineon Technologies Austria Ag Semiconductor device with trench structures including a recombination structure and a fill structure
JP5812029B2 (ja) * 2012-06-13 2015-11-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2013258333A (ja) 2012-06-13 2013-12-26 Toshiba Corp 電力用半導体装置
US20130341673A1 (en) * 2012-06-21 2013-12-26 Infineon Technologies Ag Reverse Conducting IGBT
US9214521B2 (en) * 2012-06-21 2015-12-15 Infineon Technologies Ag Reverse conducting IGBT
US9859274B2 (en) * 2012-07-11 2018-01-02 Infineon Technologies Dresden Gmbh Integrated circuit with at least two switches
JP6197294B2 (ja) 2013-01-16 2017-09-20 富士電機株式会社 半導体素子
US20140374882A1 (en) * 2013-06-21 2014-12-25 Infineon Technologies Austria Ag Semiconductor Device with Recombination Centers and Method of Manufacturing
US9543389B2 (en) * 2013-12-11 2017-01-10 Infineon Technologies Ag Semiconductor device with recombination region

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4028524A1 (de) 1989-09-08 1991-03-21 Fuji Electric Co Ltd Halbleiterbauelement mit isoliertem gate
JPH0563202A (ja) 1991-09-02 1993-03-12 Fuji Electric Co Ltd 半導体装置
US20040232484A1 (en) 2001-01-17 2004-11-25 Ixys Corporation Non-uniform power semiconductor and method for making
DE102008051259A1 (de) 2007-10-10 2009-05-20 Infineon Technologies Ag Leistungshalbleiterbauelement

Also Published As

Publication number Publication date
DE102015109329A1 (de) 2015-12-24
CN105304711A (zh) 2016-02-03
CN105304711B (zh) 2019-03-29
US20150372086A1 (en) 2015-12-24
US9349795B2 (en) 2016-05-24

Similar Documents

Publication Publication Date Title
DE69616013T2 (de) Halbleiteranordnung vom hochspannungs-ldmos-typ
DE102013022360B3 (de) Halbbrückenschaltung
DE112013000784B4 (de) Halbleiteranordnung mit aktikver Driftzone
DE69414311T2 (de) Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate
DE10212149B4 (de) Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
DE102014111360B4 (de) Halbleiterbauelement und elektronische schaltung zum schalten von hohen spannungen
DE102015109330A1 (de) Halbleiterschaltvorrichtungen mit unterschiedlichen lokalen Transkonduktanzen
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102015109329B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102015121497B4 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
DE102012104503B4 (de) Halbleitervorrichtung und integrierte Schaltung mit der Halbleitervorrichtung
DE102006026943B4 (de) Mittels Feldeffekt steuerbarer Trench-Transistor mit zwei Steuerelektroden
EP0833386A1 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
DE102018127797B4 (de) Einen siliziumcarbid-körper enthaltende halbleitervorrichtung
EP0888639A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102014114836B4 (de) Halbleitervorrichtung
DE102013100683A1 (de) Integrierte Schaltung einschliesslich Feldeffekttransistorstrukturen mit Gate- und Feldelektroden und Verfahren zum Herstellen und Betreiben einer integrierten Schaltung
DE102013218959A1 (de) Transistorbauelement mit Feldelektrode
DE112019002870T5 (de) Transistoren mit zwei Gate-Leitern und zugehörige Verfahren
DE10026925C2 (de) Feldeffektgesteuertes, vertikales Halbleiterbauelement
DE102015120747B4 (de) Transistorbauelement mit erhöhter gate-drain-kapazität
DE102015113493B4 (de) Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
DE102008028452B4 (de) Leistungstransistor für hohe Spannungen in SOI-Technologie
DE102017130213B4 (de) Planarer feldeffekttransistor

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027088000

Ipc: H01L0029780000

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division