-
QUERVERWEISE AUF VERWANDTE ANMELDUNGEN
-
Diese Anmeldung basiert auf und beansprucht die Priorität von der
chinesischen Patentanmeldung 201510386680.X , eingereicht am 30. Juni 2015, deren gesamte Inhalte durch Bezugnahme hierin aufgenommen sind.
-
TECHNISCHES GEBIET
-
Die vorliegende Offenbarung betrifft das Gebiet der Anzeigetechnologie und insbesondere ein Schieberegister und ein Verfahren zu dessen Ansteuerung.
-
HINTERGRUND
-
Ein Schieberegister speichert Daten und erlaubt des Weiteren den darin gespeicherten Daten unter einem Taktsignal nach links oder rechts geschoben zu werden.
-
Nach einer in der US Patentanmeldung
US20140055444A1 vorgesehenen technischen Lehre stellt
1a ein Schieberegister dar und das Ansteuerungszeitdiagramm ist in
1b dargestellt. Mit Bezugnahme auf
1a und
1b wird zum Zeitpunkt T5 einer der folgenden Fälle in dem Schieberegister eintreten: a) während CLK2 kleiner wird, wird CLK2 den Knoten N1 mittels Kopplung von C1 nach unten ziehen und dann wird M2 eingeschaltet, um den Knoten N2 nach oben zu ziehen, wonach das Schieberegister nicht in normaler Weise arbeiten kann, b) während CLK2 kleiner wird, wird CLK2 den Knoten N1 mittels Kopplung von C1 nach unten ziehen, während in der Zwischenzeit der Knoten N2 an einem niedrigen Pegel ist und folglich werden sowohl M5 als auch M4 eingeschaltet, und der Knoten N1 wird nach oben auf einen hohen Pegel gezogen, bevor M2 eingeschaltet wird, wonach ein normaler Betrieb des Schaltkreises gewährleistet ist.
-
Demnach besteht in dem Schieberegister aus dem Stand der Technik ein Risiko von Konkurrenz, was die Stabilität des Schaltkreises verunzureichendert.
-
ZUSAMMENFASSUNG
-
Demnach sieht die vorliegende Offenbarung ein Schieberegister und ein Verfahren zu dessen Ansteuerung vor.
-
Die vorliegende Offenbarung sieht ein Schieberegister vor, umfassend ein erstes Eingabemodul, ein zweites Eingabemodul und ein Ausgabemodul; und
einen ersten Eingabeanschluss, einen zweiten Eingabeanschluss, einen dritten Eingabeanschluss, einen vierten Eingabeanschluss, einen fünften Eingabeanschluss, einen sechsten Eingabeanschluss und einen ersten Ausgabeanschluss, wobei in den ersten Eingabeanschluss ein erstes Pulssignal eingegeben wird, in den zweiten Eingabeanschluss ein zweites Pulssignal eingegeben wird, in den dritten Eingabeanschluss ein erstes Taktsignal eingegeben wird, in den vierten Eingabeanschluss ein zweites Taktsignal eingegeben, in den fünften Eingabeanschluss ein erstes Pegelsignal eingegeben wird, und in den sechsten Eingabeanschluss ein zweites Pegelsignal eingegeben wird,
wobei das erste Eingabemodul einen ersten Transistor und einen zweiten Transistor umfasst, wobei eine Gate-Elektrode des ersten Transistors an dem ersten Eingabeanschluss angeschlossen ist, eine Source-Elektrode des ersten Transistors an dem fünften Eingabeanschluss angeschlossen ist, eine Drain-Elektrode des ersten Transistors an einem ersten Knoten angeschlossen ist, eine Gate-Elektrode des zweiten Transistors an dem ersten Eingabeanschluss angeschlossen ist, eine Source-Elektrode des zweiten Transistors an dem vierten Eingabeanschluss angeschlossen ist und eine Drain-Elektrode des zweiten Transistors an einem zweiten Knoten angeschlossen ist,
wobei das zweite Eingabemodul an dem zweiten Eingabeanschluss, dem dritten Eingabeanschluss und dem vierten Eingabeanschluss angeschlossen ist und der zweite Eingabeanschluss elektrisch an dem ersten Eingabemodul an dem ersten Knoten angeschlossen ist, und das Ausgabemodul an dem fünften Eingabeanschluss, dem sechsten Eingabeanschluss und dem ersten Ausgabeanschluss angeschlossen ist, und
wobei das Ausgabemodul an dem fünften Eingabeanschluss, dem sechsten Eingabeanschluss und dem ersten Ausgabeanschluss angeschlossen ist, wobei das Ausgabemodul elektrisch an dem ersten Eingabemodul an dem ersten Knoten und dem zweiten Knoten angeschlossen ist und das Ausgabemodul elektrisch an dem zweiten Eingabemodul an dem ersten Knoten angeschlossen ist.
-
Die vorliegende Offenbarung sieht des Weiteren ein Verfahren zu Ansteuerung des oben genannten Schieberegisters vor, umfassend:
eine erste Zeitperiode, während der das zweite Pulssignal in den an dem zweiten Eingabemodul angeschlossenen Eingabeanschluss eingegeben wird, und das erste Taktsignal, welches in den an dem zweiten Eingabemodul angeschlossenen Eingabeanschluss eingegeben wird, das zweite Eingabemodul steuert, um das zweite Pulssignal an den ersten Knoten zu übertragen;
eine zweite Zeitperiode, während der in den ersten Eingabeanschluss das erste Pulssignal eingegeben wird, um den ersten Transistor und den zweiten Transistor zu steuern, eingeschaltet zu sein, sodass der erste Transistor das erste Pegelsignal, welches in den fünften Eingabeanschluss eingegeben wird, an den ersten Knoten überträgt, und der zweite Transistor das zweite Taktsignal, welches in den vierten Eingabeanschluss eingegeben wird, an den zweiten Knoten überträgt, und das zweite Taktsignal an dem zweiten Knoten steuert das Ausgabemodul, um ein viertes Pulssignal auszugeben;
eine dritte Zeitperiode, während der das erste Taktsignal das zweite Eingabemodul steuert, um das zweite Pulssignal an den ersten Knoten zu übertragen, und das zweite Pulssignal an dem ersten Knoten steuert das Eingabemodul, um das vierte Pulssignal auszugeben,
wobei das zweite Pulssignal entgegengesetzter Phase während der ersten Zeitperiode und während der zweiten Zeitperiode ist, das vierte Pulssignal entgegengesetzter Phase während der zweiten Zeitperiode und während der dritten Zeitperiode ist, und jeweils das erste Taktsignal und das zweite Taktsignal entgegengesetzter Phase während der ersten Zeitperiode, während der zweiten Zeitperiode und während der dritten Zeitperiode ist.
-
Das erste Eingabemodul des Schieberegisters, welches nach der vorliegenden Offenbarung vorgesehen ist, steuert den Pegel an dem zweiten Knoten, welcher wiederum die Zusammenschaltung zwischen dem fünften Eingabeanschluss und dem ersten Ausgabeanschluss steuert, sodass das erste Pegelsignal, welches in den fünften Eingabeanschluss eingegeben wird, Ausgabe für den ersten Ausgabeanschluss ist und an das Schieberegister nächster Stufe als ein effektives Schiebesignal übertragen wird, wonach das Schieberegister nächster Stufe normal arbeitet. Das Schieberegister, welches nach der vorliegenden Ausführungsform vorgesehen ist, ist vorteilhaft hinsichtlich Stabilität, Übertragungsleistung, Betriebsstabilität und Leistung, was das Problem von unzureichender Stabilität und Betriebsinstabilität der Schieberegister aus dem Stand der Technik lösen kann.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
1a zeigt ein schematisches Strukturdiagramm, welches ein Schieberegister nach dem Stand der Technik darstellt;
-
1b zeigt ein entsprechendes Ansteuerungszeitdiagramm des Schieberegisters nach 1a;
-
2 zeigt ein schematisches Diagramm eines Schieberegisters, welches nach einer Ausführungsform der vorliegenden Offenbarung vorgesehen ist;
-
3a stellt ein schematisches Diagramm dar, welches ein nach einer Ausführungsform der vorliegenden Offenbarung vorgesehenes Schieberegister darstellt;
-
3b zeigt ein entsprechendes Ansteuerungszeitdiagramm des nach 3a vorgesehenen Schieberegisters;
-
4 zeigt ein schematisches Diagramm eines weiteren nach einer Ausführungsform der vorliegenden Offenbarung vorgesehenen Schieberegisters;
-
5a zeigt ein schematisches Diagramm eines nach einer Ausführungsform der vorliegenden Offenbarung vorgesehenen Schieberegisters;
-
5b zeigt ein entsprechendes Ansteuerungszeitdiagramm des nach 5a vorgesehenen Schieberegisters;
-
6 zeigt ein schematisches Diagramm zur Darstellung eines weiteren nach einer Ausführungsform der vorliegenden Offenbarung vorgesehenen Schieberegisters; und
-
7 zeigt ein entsprechendes Ansteuerungszeitdiagramm des nach 6 vorgesehenen Schieberegisters.
-
AUSFÜHRLICHE BESCHREIBUNG
-
Nachstehend wird die vorliegende Offenbarung des Weiteren im Detail unter Bezugnahme auf die Zeichnungen und Ausführungsformen beschrieben, sodass die oben genannten Ziele, Eigenschaften und Vorteile noch deutlicher hervortreten.
-
Es sei angemerkt, dass bestimmte Details in der folgenden Beschreibung für ein vollständiges Verständnis der vorliegenden Offenbarung dargelegt werden. Jedoch kann die vorliegende Offenbarung in verschiedenen Arten, welche sich von den hierin beschriebenen unterscheiden, ausgeführt werden und Fachleute auf dem Gebiet werden zu ähnlichen Verallgemeinerungen gelangen, ohne von dem Konzept der vorliegenden Offenbarung abzuweichen. Dementsprechend ist die vorliegende Offenbarung nicht auf die nachstehend offenbarten detaillierten Ausführungsformen begrenzt.
-
Es wird Bezug genommen auf 2, welche ein schematisches Diagramm zur Darstellung eines nach einer Ausführungsform der vorliegenden Offenbarung vorgesehenen Schieberegisters zeigt. Das nach der vorliegenden Ausführungsform vorgesehene Schieberegister ist hinsichtlich einer Situation zur Verbesserung der Schaltkreisstabilität anpassbar. Wie in 2 dargestellt, umfasst das nach der vorliegenden Ausführungsform vorgesehene Schieberegister: ein erstes Eingabemodul 10, ein zweites Eingabemodul 20 und ein Ausgabemodul 30; und einen ersten Eingabeanschluss IN1, einen zweiten Eingabeanschluss IN2, einen dritten Eingabeanschluss IN3, einen vierten Eingabeanschluss IN4, einen fünften Eingabeanschluss IN5, einen sechsten Eingabeanschluss IN6 und einen ersten Ausgabeanschluss OUT1. Bei der Ausführungsform gibt der erste Eingabeanschluss IN1 ein erstes Pulssignal PS1 ein, der zweite Eingabeanschluss IN2 gibt ein zweites Pulssignal PS2 ein, der dritte Eingabeanschluss IN3 ein erstes Taktsignal CK ein, der vierte Eingabeanschluss IN4 gibt ein zweites Taktsignal CKB ein, der fünfte Eingabeanschluss gibt ein erstes Pegelsignal VG1 ein und der sechste Eingabeanschluss IN6 gibt ein zweites Pegelsignal VG2 ein.
-
Es wird des weiteren Bezug genommen auf 2, bei der Ausführungsform umfasst das erste Eingabemodul 10 einen ersten Transistor M1 und einen zweiten Transistor M2. Eine Gate-Elektrode des ersten Transistors M1 ist an dem ersten Eingabeanschluss IN1 angeschlossen, um das erste Pulssignal PS1 einzugeben, und eine Source-Elektrode des ersten Transistors M1 ist an dem fünften Eingabeanschluss IN5 angeschlossen und eine Drain-Elektrode des ersten Transistor M1 ist an einem ersten Knoten N1 angeschlossen. Eine Gate-Elektrode des zweiten Transistors ist an dem ersten Eingabeanschluss IN1 angeschlossen, eine Source-Elektrode des zweiten Transistors M2 ist an dem vierten Eingabeanschluss IN4 angeschlossen, und eine Drain-Elektrode des zweiten Transistor M2 ist an einem zweiten Knoten N2 angeschlossen.
-
Das zweite Eingabemodul 20 ist an dem zweiten Eingabeanschluss IN2, dem dritten Eingabeanschluss IN3 und dem vierten Eingabeanschluss IN4 angeschlossen, und das zweite Eingabemodul 20 ist elektrisch an dem ersten Eingabemodul 10 an dem ersten Knoten N1 angeschlossen.
-
Das Ausgabemodul 30 ist an dem fünften Eingabeanschluss IN5, dem sechsten Eingabeanschluss IN6 und dem ersten Ausgabeanschluss OUT1 angeschlossen. Das Ausgabemodul 30 ist elektrisch an dem ersten Eingabemodul 10 an dem ersten Knoten N1 und dem zweiten Knoten N2 angeschlossen. Das Ausgabemodul 30 ist elektrisch an dem zweiten Eingabemodul 20 an dem ersten Knoten N1 angeschlossen.
-
Bei der Ausführungsform sind der erste Transistor M1 und der zweite Transistor M2 P-Kanal-Dünnschichttransistoren, zu der Zeit weist das erste Pegelsignal VG1 einen höheren Pegel auf als der des zweiten Pegelsignals VG2. D.h. bei der zweiten Ausführungsform weist das zweite Pegelsignal einen Pegel auf, der das Anschalten der P-Kanal-Dünnschichttransistoren steuert. Bei weiteren Ausführungsformen der vorliegenden Offenbarung können der erste Transistor M1 und der zweite Transistor M2 auch N-Kanal-Dünnschichttransistoren sein, zu der Zeit weist das erste Pegelsignal VG1 einen niedrigeren Pegel auf als der des zweiten Pegelsignals VG2. Bei den N-Kanal-Dünnschichttransistoren weist das zweite Pegelsignal VG2 einen Pegel auf, welcher das Einschalten der N-Kanal-Dünnschichttransistoren steuert.
-
Nach der oben genannten Ausführungsform halten der erste Transistor M1 des ersten Eingabemoduls 10 und des zweiten Eingabemoduls 20 den Knoten N1 auf einem niedrigen Pegel oder einem hohen Pegel unter der Steuerung des ersten Pulssignals PS1 und des ersten Pegelsignals VG1, und unter der Steuerung des zweiten Pulssignals PS2 des ersten Taktsignals CK und des zweiten Taktsignals CKB. Währenddessen hält der zweite Transistor M2 des ersten Eingabemoduls 10 den zweiten Knoten auf einem niedrigen Pegel oder einem hohen Pegel unter der Steuerung des ersten Pulssignal PS1 und des zweiten Taktsignals CKB. Während das Ausgabemodul 30 einen hohen Pegel des ersten Pegelsignals VG1 oder ein niedrigen Pegel des zweiten Pegelsignals VG2 als das vierte Pulssignal PS4 über den ersten Ausgabeanschluss OUT1 zu einer anderen Zeit ausgibt unter dem Einfluss des ersten Knotens N1 und des zweiten Knotens N2
-
Auf Grundlage der oben beschriebenen technischen Lehre kann jeweils das zweite Eingabemodul 20 und das Ausgabemodul 30 in verschiedenen Schaltkreisschemata umgesetzt werden, welche hierin zum Beispiel bei den folgenden Ausführungsformen beschrieben werden. Jedoch sind Schaltkreise des zweiten Eingabemoduls 20 und des Ausgabemoduls 30 nicht auf die folgenden Ausführungsformen begrenzt und sie können in verschiedenen anderen Kombinationen umgesetzt werden.
-
Es wird Bezug genommen auf 3a, welche ein schematisches Diagramm zur Darstellung eines Schieberegisters nach einer Ausführungsform der vorliegenden Offenbarung zeigt. Auf Grundlage des Schieberegisters nach 2 umfasst das in 3a dargestellte Schieberegister ein erstes Eingabemodul 10, ein zweites Eingabemodul 20 und ein Ausgabemodul 30.
-
Das erste Eingabemodul 10 umfasst einen ersten Transistor M1 und einen zweiten Transistor M2. Eine Gate-Elektrode des ersten Transistors M1 ist an dem ersten Eingabeanschluss IN1 angeschlossen, eine Source-Elektrode des ersten Transistors M1 ist an dem fünften Eingabeanschluss IN5 angeschlossen, und eine Drain-Elektrode des ersten Transistors M1 ist an dem ersten Knoten N1 angeschlossen. Eine Drain-Elektrode des zweiten Transistors M2 ist an dem ersten Eingabeanschluss IN1 angeschlossen, eine Source-Elektrode des zweiten Transistors ist an dem vierten Eingabeanschluss IN4 angeschlossen, und eine Drain-Elektrode des zweiten Transistors M2 ist an dem zweiten Knoten N2 angeschlossen.
-
Das zweite Eingabemodul 20 umfasst einen dritten Transistor M3 und einen ersten Kondensator C1. Eine Gate-Elektrode des dritten Transistors M3 ist an dem dritten Eingabeanschluss IN3 angeschlossen, eine Source-Elektrode des dritten Transistors M3 ist an dem zweiten Eingabeanschluss IN2 angeschlossen und eine Drain-Elektrode des dritten Transistors M3 ist an dem ersten Knoten N1 angeschlossen. Der erste Kondensator C1 ist zwischen dem ersten Knoten N1 und dem vierten Eingabeanschluss IN4 angeschlossen.
-
Das Eingabemodul 30 umfasst einen vierten Transistor M4, einen fünften Transistor M5, einen sechsten Transistor M6, und einen zweiten Kondensator C2. Eine Gate-Elektrode des vierten Transistors M4 ist an dem ersten Knoten N1 angeschlossen, eine Source-Elektrode des dritten Transistors M4 ist an dem sechsten Eingabeanschluss IN6 angeschlossen und eine Drain-Elektrode des vierten Transistors ist an dem ersten Eingabeanschluss OUT1 angeschlossen. Eine Gate-Elektrode des fünften Transistors M5 ist an dem zweiten Knoten N2 angeschlossen, eine Source-Elektrode des fünften Transistors M2 ist an dem fünften Eingabeanschluss IN5 angeschlossen und eine Drain-Elektrode des fünften Transistors M5 ist an dem ersten Ausgabeanschluss OUT1 angeschlossen. Eine Gate-Elektrode des sechsten Transistors M6 ist an dem ersten Knoten N1 angeschlossen, eine Source-Elektrode des sechsten Transistors M6 ist an dem fünften Eingabeanschluss IN5 angeschlossen und eine Drain-Elektrode des sechsten Transistors M6 ist an dem zweiten Knoten N2 angeschlossen. Der zweite Kondensator C2 ist zwischen dem zweiten Knoten N2 und dem fünften Eingabeanschluss IN5 angeschlossen.
-
Auf Basis der oben genannten Struktur sind der erste Transistor M1, der zweite Transistor M2, der dritte Transistor M3, der vierte Transistor M4, der fünfte Transistor M5 und der sechste Transistor M6 P-Kanal-Dünnschichttransistoren. Dementsprechend weist das in den ersten Eingabeanschluss IN1 eingegebene erste Pulssignal PS1 einen effektiven Ansteuerungssignal-Abschnitt von niedrigem Pegel und einen ineffektiven Ansteuerungssignal-Abschnitt von hohem Pegel auf. D.h. das erste Pulssignal PS1 weist verschiedene Pegel zu unterschiedlichen Zeitperioden auf. Wenn es einen hohen Pegel aufweist, wird es den ersten Transistor M1 und den zweiten Transistor M2 nicht anschalten, dessen Gate-Elektroden daran angeschlossen sind, und folglich ist es ein ineffektives Ansteuerungssignal. Wenn es einen niedrigen Pegel aufweist, wird es den ersten Transistor M1 und den zweiten Transistor M2 einschalten, die Gate-Elektronen dessen daran angeschlossen sind, und folglich ist es ein effektives Ansteuerungssignal. Darüber hinaus kann das erste Pulssignal PS1 in direkter Weise durch einen Ansteuerungschip vorgesehen sein oder kann mittels anderer Schaltkreise erzeugt werden, wonach es nicht eingeschränkt ist. Basierend auf der oben genannten Struktur weist das erste Pegelsignal VG1 einen Pegel auf, welcher höher als der des zweiten Pegelsignals VG2 ist, d.h. das erste Pegelsignal VG1 ist ein hohes Pegelsignal VGH und das zweite Pegelsignal VG2 ist ein niedriges Pegelsignal VGL.
-
Nach dem bestimmten Anwendungsszenario hinsichtlich des Schieberegisters kann ein Signal, welches das Verschieben ermöglicht, ein hohes Pegelsignal sein oder es kann ein niedriges Pegelsignal sein. Bei der vorliegenden Ausführungsform wird das Schieberegister verwendet, um ein lichtemittierendes Ansteuerungssignal an einem organischen lichtemittierenden Display-Feld (OLED) vorzusehen. In allgemeiner Weise ist das lichtemittierende Ansteuerungssignal bei einem OLED-Feld ein hohes Pegelsignal. Dementsprechend ist bei dem nach der vorliegenden Ausführungsform vorgesehenen Schieberegister das zweite Pulssignal PS2, welches in den zweiten Eingabeanschluss IN2 eingeben wird, ein effektives Schiebesignal, wenn es einen hohen Pegel aufweist, und wird von einem Vorstufen-Schieberegister ausgegeben, um ein organisches lichtemittierendes Element, welches an das Vorstufen-Schieberegister angeschlossen ist, auszulösen und um ein gegenwärtiges Stufen-Schieberegister auszulösen. Das vierte Pulssignal PS4, welches von dem ersten Ausgabeanschluss OUT1 des gegenwärtigen Stufen-Schieberegister ausgegeben wird, ist ein effektives Schiebe-Signal, wenn es einen hohen Pegel aufweist, und löst ein organisches lichtemittierendes Element, welches an das gegenwärtige Stufen-Schieberegister angeschlossen ist, und ein nächstes Stufen-Schieberegister aus. Bei der vorliegenden Ausführungsform sind das zweite Pulssignal PS2 und das vierte Pulssignal PS4 ineffektive Ansteuerungssignale, wenn sie niedrige Pegelsignale sind.
-
Während der ersten Zeitperiode T1 gibt der zweite Eingabeanschluss IN2, welcher an das zweite Eingabemodul 20 angeschlossen ist, das zweite Pulssignal PS2 ein und das erste Taktsignal CK, welches in den an das Eingabemodul 20 angeschlossenen dritten Eingabeanschluss IN3 eingegeben wird, steuert das zweite Eingabemodul 20, das zweite Pulssignal PS2 an den ersten Knoten N1 zu übertragen.
-
Im Detail ist während der ersten Zeitperiode T1 das erste Pulssignal PS1, welches in den ersten Eingabeanschluss IN1 eingegeben wird, ein hohes Pegelsignal VGH, was ein ineffektives Ansteuerungssignal ist, und der erste Transistor M1 und der zweite Transistor M2, welche an dem ersten Eingabeanschluss IN1 angeschlossen sind, sind nicht eingeschaltet.
-
Das zweite Eingabemodul 20, das erste Taktsignal CK, welches in den dritten Eingabeanschluss IN3 eingegebenen wird, ist niedrig, welches den dritten Transistor steuert, eingeschaltet zu sein, und der dritte Transistor M3 überträgt das zweite Pulssignal PS2 an den ersten Knoten N1 und der Pegel des ersten Knotens wird während der ersten Zeitperiode T1 beibehalten mit der Wirkung des ersten Kondensators. Zu der Zeit ist das zweite Pulssignal PS2 ein hohes Pegelsignal, was ein effektives Schiebesignal ist und der erste Knoten N1 behält den Pegel des zweiten Pulssignals PS2 bei einem hohen Pegel bei. D.h. die erste Zeitperiode ist eine Signaleingabeperiode.
-
Bei dem Ausgabemodul 30 steuert das hohe Pegelsignal, welches an dem ersten Knoten beibehalten wird, den vierten Transistor M4 und den sechsten Transistor M6, ausgeschaltet zu sein. Der zweite Knoten N2 wird bei einem Pegel des ersten Pegelsignals VG1 beibehalten, welcher in den fünften Eingabeanschluss IN5 eingegebenen wird, d.h. ein hoher Pegel mittels Kopplung des Kondensators C2. Der Pegel des zweiten Knotens N2 steuert den fünften Transistor M5 ausgeschaltet zu sein. D.h. der vierte Transistor M4, der fünfte Transistor M5 und der sechste Transistor M6 des Ausgabemoduls sind ausgeschaltet. Kein neues Signal wird an den ersten Ausgabeanschluss OUT1 übertragen und der erste Ausgabeanschluss OUT1 wird ein Signal nach dem Zurücksetzen beibehalten, d.h. ein ineffektives Schiebesignal, d.h. ein niedriges Pegelsignal.
-
Nach der ersten Zeitperiode T1 kommt es zu einer ersten Übergangszeitperiode T1´, während der ersten Übergangszeitperiode T1´ ist die Eingabe des Schieberegisters unverändert und nur das erste Taktsignal CK wird von dem niedrigen Pegelsignal zu einem hohen Pegelsignal verändert. Zu der Zeit, da das zweite Taktsignal CK unverändert ist, welches weiterhin ein hohes Pegelsignal ist, weisen das erste Taktsignal CK und das zweite Taktsignal CKB die gleiche Phase auf.
-
Während der ersten Übergangszeitperiode T1´ schaltet das erste Taktsignal CK von dem niedrigen Pegelsignal zu einem hohen Pegelsignal, der dritte Transistor M3 des Eingabemoduls 20 wird ausgeschaltet und der Knoten N1 weist kein neues Eingabesignal auf, welcher bei dem Pegel der ersten Zeitperiode T1 bleibt. Mit Bezug auf andere Module, da keine Signaleingabe verändert wird, sind Signale an jedem Knoten an dem Ausgabeanschluss die gleichen, wie die aus der ersten Zeitperiode T1, welche unverändert bleiben.
-
Während der zweiten Zeitperiode T2 wird das erste Pulssignal PS1 in den ersten Eingabeanschluss IN1 eingegeben, welcher den ersten Transistor M1 und den zweiten Transistor M2 steuert, eingeschaltet zu sein. Der erste Transistor M1 überträgt das erste Pegelsignal VG1, welches in den fünften Eingabeanschluss IN5 eingegeben wird, an den ersten Knoten IN1 und der zweite Transistor M2 überträgt das zweite Taktsignal CKB, welches in den vierten Eingabeanschluss IN4 eingegeben wird, an den zweiten Knoten N2. Das zweite Taktsignal CKB an dem zweiten Knoten N2 steuert das Ausgabemodul 30, um das vierte Pulssignal auszugeben.
-
Insbesondere ist während der zweiten Zeitperiode T2 das erste Pulssignal PS1, welches in den ersten Eingabeanschluss IN1 eingegeben wird, ein niedriges Pegelsignal, welches ein effektives Ansteuerungssignal ist, sodass der erste Transistor M1 und der zweite Transistor M2 eingeschaltet sind. Da das erste Pegelsignal VG1 ein hohes Pegelsignal ist, bleibt der Pegel des ersten Knotens N1 bei einem hohen Pegel. Das zweite Taktsignal CKB schaltet von dem hohen Pegel der ersten Zeitperiode T1 zu einem niedrigen Pegel während der zweiten Zeitperiode T2, folglich wird der Pegel des zweiten Knotens zu dem Pegel des zweiten Taktsignal CKB geschaltet, d.h. eine niedriger Pegel aufgrund der Wirkung des zweiten Transistors M2.
-
Während der zweiten Zeitperiode T2 ist das erste Taktsignal CK ein hohes Pegelsignal und der dritte Transistor M3 des zweiten Eingabemoduls 20 ist ausgeschaltet.
-
Bei dem Ausgabemodule 30 bleibt während der zweiten Zeitperiode T2 der erste Knoten N1 bei einem hohen Pegel des ersten Pegelsignals VG1 aufgrund der Wirkung des ersten Eingabemoduls 10 und der zweite Transistor M2 bleibt bei einem niedrigen Pegel des zweiten Taktsignals CKB aufgrund der Wirkung des ersten Eingabemoduls 10. Der Pegel des ersten Knotens N1 hält den vierten Transistor M4 und den sechsten Transistor M6 in einem ausgeschalteten Zustand. Der Pegel des zweiten Knotens M2 steuert den fünften Transistor M5, eingeschaltet zu sein, und der fünfte Transistor M5 überträgt das erste Pegelsignal VG1, welches in den fünften Eingabeanschluss IN5 eingegeben wird, an den ersten Ausgabeanschluss OUT1. Da das erste Pegelsignal VG1 ein hohes Pegelsignal ist, ist zu der Zeit das Ausgabesignal des ersten Ausgabeanschlusses OUT1 ein hohes Pegelsignal, welches ein effektives Schiebesignal ist. D.h. die zweite Zeitperiode T2 ist eine Signalausgabeperiode.
-
Nach der zweiten Zeitperiode T2 kommt es zu einer zweiten Zeitübergangsperiode T2´, während der das erste Pulssignal PS1 von dem niedrigen Pegelsignal zu einem hohen Pegelsignal schaltet und das zweite Taktsignal CKB von einem niedrigen Pegelsignal zu einem hohen Pegelsignal schaltet. Zu der Zeit, da das erste Pulssignal PS2 ein ineffektives Ansteuerungssignal ist, wird der erste Transistor M1 ausgeschaltet. Zu der Zeit, da das erste Taktsignal CK bei einem hohen Pegelsignal bleibt, bleibt auch der Transistor M3 in einem ausgeschalteten Zustand. Der erste Knoten N1 hat keine Signaleingabe, da der erste Transistor M1 und der dritte Transistor M3 beide ausgeschaltet sind und unter der Kopplungswirkung des ersten Kondensators C1 wird der Pegel des ersten Knotens N1 auf einen Pegel des zweiten Taktsignals CKB gezogen, welcher in eine andere Elektrode des ersten Kondensators C1 eingegeben wird, sodass der Pegel des ersten Knotens höher als der Pegel eines hohen Pegelsignal wird. Andere Knoten und die Ausgabe des Schieberegisters sind unverändert. Während der zweiten Übergangszeitperiode T2´ weisen das Taktsignal CK und das zweite Taktsignal CKB die gleiche Phase auf.
-
Während der dritten Zeitperiode T3 steuert das erste Taktsignal CK das zweite Eingabemodul 20, das zweite Pulssignal PS2 an den ersten Knoten N1 zu übertragen und das zweite Pulssignal PS2 an dem ersten Knoten IN1 steuert das Ausgabemodule, das vierte Pulssignal PS4 auszugeben.
-
Insbesondere ist während der dritten Zeitperiode T3 das erste Pulssignal PS1 ein ineffektives Ansteuerungssignal und ein niedriges Pegelsignal und zu der Zeit sind der erste Transistor M1 und zweite Transistor M2 ausgeschaltet. Das erste Taktsignal CK ist niedrig, welches den dritten Transistor M3 steuert, ausgeschaltet zu sein. Zu der Zeit ist das zweite Pulssignal PS2 ein niedriges Pegelsignal und das niedrige Pegelsignal wird an den ersten Knoten N1 über den dritten Transistor M3 übertragen. Unter der Wirkung des ersten Kondensators C1 wird der Pegel des ersten Knotens N1 während der dritten Zeitperiode T3 beibehalten, welcher das niedrige Pegelsignal des zweiten Pulssignals PS2 ist.
-
Während der dritten Zeitperiode T3 behält der erste Knoten N1 den Pegel des zweiten Pulssignals PS2 bei, welcher in den zweiten Eingabeanschluss IN2 eingegeben wird, aufgrund der Wirkung des zweiten Eingabemoduls 20. Der Pegel des ersten Knotens N1 steuert den vierten Transistor und den sechsten Transistor M6, eingeschaltet zu sein. Der vierte Transistor überträgt das zweite Pegelsignal VG2, welches in den sechsten Eingabeanschluss IN6 eingegeben wird, an den ersten Ausgabeanschluss OUT1. Der sechste Transistor M6 überträgt das erste Pegelsignal VG1 an den zweiten Knoten N2 und der zweite Knoten N2 behält den Pegel des ersten Pegelsignals VG1 bei und steuert den fünften Transistor M5, ausgeschaltet zu sein. Da das zweite Pegelsignal VG2 ein niedriges Pegelsignal ist, ist das aus dem ersten Ausgabeanschluss OUT1 ausgegebene Signal ein niedriges Pegelsignal, welches ein ineffektives Schiebesignal ist, sodass die Signalausgabe des Ausgabemoduls 30 zurückgesetzt wird. D.h. die dritte Zeitperiode ist eine Signalzurücksetzungsperiode.
-
Nach der dritten Zeitperiode T3 kommt es zu einer dritten Übergangszeitperiode T3', während der das erste Taktsignal CK von niedrig zu hoch geschaltet wird, der dritte Transistor M3 ausgeschaltet wird, die erste Knoten N1 einen Pegel der vorhergehenden Periode beibehält und andere Knoten und die Ausgabe unverändert sind.
-
Während der vierten Zeitperiode T4 wird das zweite Taktsignal CKB von hoch zu niedrig geschaltet, der erste Knoten N1 wird bei einem niedrigen Pegel des zweiten Taktsignals CK aufgrund der Kopplungswirkung des ersten Kondensators C1 gehalten, der vierte Transistor M4 und der sechste Transistor M6 werden eingeschaltet, der vierte Transistor M4 überträgt das niedrige Pegelsignal von dem zweiten Pegelsignal VG2 an den ersten Ausgabeanschluss OUT1, der sechste Transistor M6 aktualisiert den Pegel des zweitens Knotens N2, sodass der zweite Knoten N2 einen hohen Pegel des ersten Pegelsignal VG1 beibehält und der fünfte Transistor M5 ausgeschaltet wird.
-
Nach der vierten Zeitperiode T4 kommt es zu einer vierten Übergangszeitperiode T4‘, das zweite Taktsignal CKB wird von niedrig zu hoch geschaltet und der Pegel des ersten Knotens N1 wird auf einen niedrigen Pegel heruntergezogen.
-
Bei den vorhergehenden Perioden wird der Pegel des ersten Knotens N1 in kontinuierlicher Weise zwischen dem niedrigen Pegelsignal und dem zweiten Taktsignal CKB geschaltet, welcher niedriger als das niedrige Pegelsignal ist und dafür sorgt, dass der erste Ausgabeanschluss ein niedriges Pegelsignal bis zu einer Signalausgabeperiode des nächsten Kreislaufes ausgibt.
-
Das nach der vorliegenden Ausführungsform vorgesehene Schieberegister ist vorteilhaft hinsichtlich Stabilität, Übertragungsleistung, Betriebsstabilität und Leistung, was das Problem von unzureichender Stabilität und Betriebsinstabilität des Schieberegisters aus dem Stand der Technik lösen kann.
-
Es sei angemerkt, dass bei der vorliegenden Ausführungsform die erste Zeitperiode T1 eine Signaleingabeperiode ist, die zweite Zeitperiode T2 eine Signalausgabeperiode ist, die dritte Zeitperiode T3 eine Signalzurücksetzungsperiode ist und das zweite Pulssignal PS2 einen hohen Pegel während der ersten Zeitperiode T1 aufweist und einen niedrigen Pegel während der zweite Zeitperiode T2 aufweist, d.h. das zweite Pulssignal PS2 ist entgegengesetzter Phase während der ersten Zeitperiode T1 und der zweiten Zeitperiode T2. In ähnlicher Weise ist das vierte Pulssignal PS4 entgegengesetzter Phase während der zweiten Zeitperiode T2 und der dritten Zeitperiode T3. Das erste Taktsignal CK und das zweite Taktsignal CKB sind entgegengesetzter Phase während der ersten Zeitperiode, der zweiten Zeitperiode T2 und der dritten Zeitperiode T3. Die erste Übergangszeitperiode T1', die zweite Übergangszeitperiode T2', die dritte Zeitübergangsperioden T3' sind Übergangszeitperiode des Taktsignals, während derer das Taktsignal CK und das zweite Taktsignal CK identischer Phase sind. Bei weiteren Ausführungsformen der vorliegenden Offenbarung kann von Übergangszeitperioden abgesehen werden, ohne den Betrieb des Schieberegisters zu beeinflussen.
-
Darüber hinaus kann bei anderen Ausführungsformen der vorliegenden Offenbarung der erste Transistor M1, der zweite Transistor M2, der dritte Transistor M3, der vierte Transistor M4, der fünfte Transistor M5 und der sechste Transistor M6 N-Kanal-Dünnschichttransistoren sein und zu der Zeit ist das erste Pegelsignal niedriger als das zweite Pegelsignal. Darüber hinaus sind das effektive Ansteuerungssignal und das ineffektive Ansteuerungssignal des ersten Pulssignals gegensätzlich zu denen der vorliegenden Ausführungsform und der effektive Schiebe-Pegel und ineffektive Schiebe-Pegel des zweiten Pulssignals und des vierten Pulssignals sind gegensätzlich zu denen der vorliegenden Ausführungsform. Das Arbeitsprinzip ist das gleiche wie das der vorliegenden Ausführungsform, was nachstehend nicht wiederholt wird.
-
Es wird Bezug genommen auf 4, welche ein schematisches Diagramm zur Darstellung eines weiteren Schieberegisters, welches nach einer Ausführungsform der vorliegenden Offenbarung vorgesehen ist, zeigt. Das nach der vorliegenden Ausführungsform vorgesehene Schieberegister ist anpassungsfähig hinsichtlich einer Situation zur Verbesserung der Schaltkreisstabilität. Wie in der Zeichnung dargestellt umfasst das nach der vorliegenden Ausführungsform vorgesehene Schieberegister: ein erstes Eingabemodul 10, ein zweites Eingabemodul 20, ein drittes Eingabemodul 40 und ein Ausgabemodule 30; und einen ersten Eingabeanschluss IN1, einen zweiten Eingabeanschluss IN2, einen dritten Eingabeanschluss IN3, einen vierten Eingabeanschluss IN4, einen fünften Eingabeanschluss IN5, einen sechsten Eingabeanschluss IN6, einen siebten Eingabeanschluss IN7 und einen ersten Ausgabeanschluss OUT1. Bei der Ausführungsform dient der erste Eingabeanschluss IN1 sowohl als Signal-Ausgabeanschluss des dritten Eingabemoduls 40 und des Signal-Eingabeanschlusses des ersten Eingabemoduls 10. Das erste Pulssignal PS1 wird in das erste Eingabemodul 10 aus dem dritten Eingabemodul 40 eingegeben, der zweite Eingabeanschluss IN2 gibt das zweite Pulssignal PS2 ein, der dritte Eingabeanschluss IN3 gibt das erste Taktsignal CK ein, der vierte Eingabeanschluss IN4 gibt das zweite Taktsignal CKB ein, der fünfte Eingabeanschluss gibt das erste Pegelsignal VG1 ein, der sechste Eingabeanschluss gibt das zweite Pegelsignal VG2 ein und der siebte Eingabeanschluss IN7 gibt das dritte Pulssignal PS3 ein.
-
Nachstehend weisen bei der Ausführungsform aus 4 das erste Eingabemodul 10, das zweite Eingabemodul und 20 und das Ausgabemodule 30 die gleiche Eingabe/Ausgabe-Verbindung und Zusammenschaltung dazwischen auf, wie jene in der in 2 dargestellten Ausführungsform, welche auf die entsprechende Beschreibung verweisen können und hierin nicht wiederholt werden. Nachstehend wird eine ausführliche Beschreibung der Unterschiede dazwischen dargelegt.
-
Es wird des weiteren Bezug genommen auf 4, das dritte Eingabemodul 40 ist an dem dritten Eingabeanschluss IN3, dem vierten Eingabeanschluss IN4, dem fünften Eingabeanschluss IN5, dem sechsten Eingabeanschluss IN6, dem siebten Eingabeanschluss IN7 und dem ersten Eingabeanschluss IN1 angeschlossen. Der siebte Eingabeanschluss IN7 gibt das dritte Pulssignal als ein Aktivierungssignal des dritten Eingabemoduls 40 aus. Der erste Eingabeanschluss IN1 dient als der Ausgabeanschluss des dritten Eingabemoduls 40, um das erste Pulssignal PS1 an das erste Eingabemodul 10 auszugeben.
-
In ähnlicher Weise sind bei der vorliegenden Ausführungsform der erste Transistor M1 und der zweite Transistor M2 P-Kanal-Dünnschichttransistoren und zu der Zeit weist das erste Pegelsignal VG1 einen Pegel auf, welcher höher als der des zweiten Pegelsignals VG2 ist. D.h. bei der vorliegenden Ausführungsform ist der Pegel des zweiten Pegelsignal VG2 ein Pegel, der den P-Kanal-Dünnschichttransistor steuert, eingeschaltet zu sein. Bei anderen Ausführungsformen der vorliegenden Offenbarung können der erste Transistor M1 und der zweite Transistor M2 N-Kanal-Dünnschichttransistoren sein und zu der Zeit weist das erste Pegelsignal VG1 einen Pegel auf, welcher niedriger ist als der des zweiten Pegelsignals VG2. Bei dem N-Kanal-Dünnschichttransistor ist der Pegel des zweiten Pegelsignals VG2 ein Pegel, der den Dünnschichttransistor steuert, eingeschaltet zu sein.
-
Bei der vorliegenden Ausführungsform stellt das dritte Eingabemodul 40 das erste Pulssignal PS1 an dem ersten Eingabemodul 10 als ein Ansteuerungssignal zur Verfügung unter der Steuerung des in den dritten Eingabeanschluss IN3 eingegebenen ersten Taktsignals CK, des in den vierten Eingabeanschluss IN4 eingegebenen zweiten Taktsignals CKB, des in den fünften Eingabeanschluss IN5 eingegebenen ersten Pegelsignals VG1, des in den sechsten Eingabeanschluss IN6 eingegebenen zweiten Pegelsignals VG2 und des in den siebten Eingabeanschluss IN7 eingegebenen dritten Pulssignal PS3. Der erste Transistor M1 des ersten Eingabemoduls 10 und das zweite Eingabemodul 20 halten den ersten Knoten N1 bei einem niedrigen Pegel oder einem hohen Pegel unter der Steuerung des ersten Pulssignals PS1 und des ersten Pegelsignals VG1 und unter der Steuerung des zweiten Pulssignals PS2, des ersten Taktsignals CK und des zweiten Taktsignals CKB. Währenddessen hält der zweite Transistor M2 des ersten Eingabemoduls 10 den zweiten Knoten an einem niedrigen Pegel oder einem hohen Pegel unter der Steuerung des ersten Pulssignals PS1 und des zweiten Taktsignals CKB. Währenddessen gibt das Ausgabemodul 30 einen hohen Pegel des ersten Pegelsignals VG1 oder einen niedrigen Pegel des zweiten Pegelsignals VG2 als das vierte Pulssignal PS4 über den ersten Ausgabeanschluss OUT1 zu unterschiedlichen Zeiten aus unter der Steuerung des ersten Knotens N1 und des zweiten Knotens N2.
-
Auf Basis der oben genannten technischen Lehre kann jeweils das zweite Eingabemodul 20, das dritte Eingabemodul 40, das Ausgabemodule 30 in verschiedenen Schaltkreisschemata implementiert werden, welche hierin zum Beispiel in den folgenden Ausführungsformen beschrieben werden. Jedoch sind Schaltkreise des zweiten Eingabemoduls 20, des dritten Eingabemoduls 40 und des Ausgabemoduls 30, welche nach der vorliegenden Offenbarung vorgesehen sind, nicht auf die vorliegenden Ausführungsformen beschränkt und sind in vielen anderen Kombinationen kombinierbar.
-
Es wird Bezug genommen auf 5a, welche ein schematisches Diagramm zur Darstellung eines nach einer Ausführungsform der vorliegenden Offenbarung vorgesehenen Schieberegisters zeigt. Auf Basis des Schieberegisters aus 4 umfasst das in 5a dargestellte Schieberegister ein erstes Eingabemodul 10, ein zweites Eingabemodul 20, ein drittes Eingabemodul 40 und ein Ausgabemodule 30.
-
Bei der vorliegenden Ausführungsform umfassen das erste Eingabemodul 10, das zweite Eingabemodul 20 und das Ausgabemodule 30 die gleichen Elemente wie jene, die in 3a dargestellt sind, und detaillierte Zusammenschaltungen derer können auf die entsprechende Beschreibung verweisen und werden hierin nicht wiederholt. Es wird Bezug genommen auf 5a, bei der vorliegenden Ausführungsform umfasst das dritte Eingabemodul 40 einen siebten Transistor M7, einen achten Transistoren M8, einen neunten Transistor M9, einen zehnten Transistor M10, einen elften Transistor M11, einen zwölften Transistor M12, einen dritten Kondensator C3 und einen vierten Kondensator C4.
-
Insbesondere ist eine Gate-Elektrode des siebten Transistors an eine Drain-Elektrode des zwölften Transistor M12 an einem vierten Knoten N4 angeschlossen, eine Source-Elektrode des siebten Transistor M7 ist an dem fünften Eingabeanschluss IN5 angeschlossen, um das erste Pegelsignal zu empfangen, und eine Drain-Elektrode des siebten Transistors M7 ist an dem ersten Eingabeanschluss IN1 angeschlossen, um das erste Pulssignal PS1 an den ersten Eingabeanschluss IN1 auszugeben. Eine Gate-Elektrode des achten Transistors M8 ist an eine Drain-Elektrode des neunten Transistors M9 angeschlossen, eine Source-Elektrode des achten Transistors M8 ist an dem vierten Eingabeanschluss IN4 angeschlossen, um das zweite Taktsignal CKB zu empfangen und eine Drain-Elektrode des achten Transistors M8 ist an dem ersten Eingabeanschluss IN1 angeschlossen. Eine Gate-Elektrode des neunten Transistors M9 ist an dem sechsten Eingabeanschluss IN6 angeschlossen, um das zweite Pegelsignal VG2 zu empfangen, und eine Source-Elektrode des neunten Transistors M9 ist an eine Drain-Elektrode des zehnten Transistor M10 angeschlossen. Eine Gate-Elektrode des zehnten Transistors M10 ist an dem dritten Eingabeanschluss IN3 angeschlossen, um das erste Taktsignal CK zu empfangen und eine Source-Elektrode des zehnten Transistors ist an dem siebten Eingabeanschluss IN7 angeschlossen, um das dritte Pulssignal PS3 zu empfangen. Eine Gate-Elektrode des elften Transistor M11 ist an dem dritten Eingabeanschluss IN3 angeschlossen, um das erste Taktsignal CK zu empfangen, eine Source-Elektrode des elften Transistors M11 ist an dem sechsten Eingabeanschluss IN6 angeschlossen, um das zweite Pegelsignal VG2 zu empfangen, und eine Drain-Elektrode des elften Transistors M11 ist an dem vierten Knoten N4 angeschlossen. Eine Gate-Elektrode des zwölften Transistors M12 ist an dem ersten Eingabeanschluss IN1 angeschlossen und eine Source-Elektrode des zwölften Transistors M12 ist an dem fünften Eingabeanschluss IN5 angeschlossen, um das erste Pegelsignal VG1 zu empfangen. Der dritte Kondensator C3 ist zwischen der Gate-Elektrode des achten Transistoren M8 und des ersten Eingabeanschlusses IN1 angeschlossen, und der dritte Kondensator C3 ist an dem ersten Eingabeanschluss IN1 an dem dritten Knoten N3 angeschlossen. Der vierte Kondensator C4 ist zwischen der Gate-Elektrode des siebten Transistors M7 und des fünften Eingabeanschlusses IN5 angeschlossen.
-
Auf Grundlage der oben genannten Struktur sind die in jedem Modul umfassten Transistoren P-Kanal-Dünnschichttransistoren. Dementsprechend weist das in den ersten Eingabeanschluss IN1 eingegebene erste Pulssignal PS1 einen effektiven Ansteuerungssignal-Abschnitt eines niedrigen Pegelsignals und einen ineffektiven Ansteuerungssignal-Abschnitt eines hohen Pegelsignals auf. Das heißt, das erste Pulssignal PS1 weist unterschiedliche Pegel zu unterschiedlichen Zeitperioden auf. Wenn es einen hohen Pegel aufweist, wird es den ersten Transistor M1 und den zweiten Transistor M2, die Gate-Elektroden dessen damit verbunden sind, nicht einschalten und ist folglich ein ineffektives Ansteuerungssignal. Wenn es einen niedrigen Pegel aufweist, wird es den ersten Transistor M1 und den zweiten Transistor M2, die Gate-Elektrode dessen damit verbunden sind, einschalten und folglich ist es ein effektives Ansteuerungssignal. Das dritte Pulssignal PS3 als ein Ansteuerungssignal des dritten Eingabemoduls ist ein effektives Ansteuerungssignal bei einem niedrigen Pegel und ein ineffektives Ansteuerungssignal bei einem hohen Pegel. Darüber hinaus, basierend auf der oben genannten Struktur, weist das erste Pegelsignal VG1 einen Pegel auf, welcher höher als das zweite Pegelsignal VG2 ist, d.h., das erste Pegelsignal VG1 weist ein hohes Pegelsignal VGH auf und das zweite Pegelsignal VG2 weist ein niedriges Pegelsignal VGL auf.
-
Nach dem bestimmten Anwendungsszenario des Schieberegisters kann ein Signal, welches die Verschiebung ermöglicht, ein hohes Pegelsignal sein oder es kann ein niedriges Pegelsignal sein. Bei der vorliegenden Ausführungsform wird das Schieberegister dazu verwendet, einem organischen lichtemittierenden Displayfeld (OLED) ein lichtemittierendes Ansteuerungssignal bereitzustellen. Im Allgemeinen ist bei einem OLED-Feld das lichtemittierende Ansteuerungssignal ein hohes Pegelsignal. Dementsprechend ist bei dem nach der vorliegenden Ausführungsform vorgesehenen Schieberegister das in den zweiten Eingabeanschluss IN2 eingegebene Pulssignal PS2 ein effektives Schiebesignal, wenn es einen hohen Pegel aufweist und wird von einem Vorstufen-Schieberegister ausgegeben, um ein organisches lichtemittierendes Element, welches an das Vorstufen-Schieberegister angeschlossen ist, auszulösen und um ein gegenwärtiges Stufen-Schieberegister auszulösen. Das aus dem ersten Ausgabemodul OUT1 ausgegebene vierte Pulssignal PS4 des gegenwärtigen Stufen-Schieberegister ist ein effektives Schiebesignal, wenn es einen hohen Pegel aufweist und löst ein an das gegenwärtige Stufen-Schieberegister angeschlossene organisches lichtemittierendes Element und ein nächstes Stufen-Schieberegister aus. Bei der vorliegenden Ausführungsform sind das zweite Pulssignal PS2 und das vierte Pulssignal PS4 ineffektive Ansteuerungssignale, wenn sie niedrige Pegelsignale aufweisen.
-
Es wird Bezug genommen auf 5b, welche ein entsprechendes Ansteuerungszeitdiagramm des nach 5a vorgesehenen Schieberegisters zeigt.
-
Die Zusammenschaltung und die Signalausgabe des ersten Eingabemoduls 10, des zweiten Eingabemoduls 20 und des Ausgabemoduls 30 sind die gleichen, wie jene der in 3a dargestellten Ausführungsform, und folglich sind Eingabe- und Ausgabe-Wellenformen des ersten Eingabemoduls 10, des zweiten Eingabemoduls 20 und des Ausgabemoduls 30 an jedem Knoten während jeder Zeitperiode die gleichen, wie jene aus 3a, was hierin nicht wiederholt wird.
-
Während der ersten Zeitperiode T1 gibt der siebte Eingabeanschluss IN7 das dritte Pulssignal PS3 ein, welches ein niedriges Pegelsignal und ein effektives Ansteuerungssignal der genannten Periode ist. Zu der Zeit ist das erste Taktsignal CK niedrig, und der zehnte Transistor M10 und der elfte Transistor M11 sind eingeschaltet. Das zweite Takt Signal VG2 ist ein niedriges Pegelsignal und der neunte Transistor M9 ist eingeschaltet. Das dritte Pulssignal PS3 wird an die Gate-Elektrode des achten Transistors M8 über den zehnten Transistor M10 und den neunten Transistor M9 übertragen und zu der Zeit, da das dritte Pulssignal PS2 ein niedriges Pegelsignal ist, wird der achte Transistor M8 eingeschaltet. Das zweite Taktsignal CKB wird an den ersten Eingabeanschluss IN1 übertragen und da das zweite Taktsignal CKB einen hohen Pegel aufweist, wird das aus dem ersten Eingabemodul ausgegebene erste Pulssignal PS1 einen hohen Pegel aufweisen, welches ein ineffektives Ansteuerungssignal ist, welches den Betrieb des ersten Transistors M1 und des zweiten Transistors M2 des ersten Eingabemoduls 10 ausschaltet. Währenddessen wird das zweite Pegelsignal VG2 an den vierten Knoten über den elften Transistor M11 übertragen und steuert den siebten Transistor M7, eingeschaltet zu sein. Das erste Pegelsignal VG1, welches in den fünften Eingabeanschluss IN5 eingegeben wird, wird an den ersten Eingabeanschluss IN1 übertragen und da das erste Pegelsignal VG1 ein hohes Pegelsignal ist, wird die Ausgabe des ersten Eingabeanschluss IN1 nicht beeinflusst.
-
Während der zweiten Zeitperiode T2 ist das erste Taktsignal CK hoch, das zweite Taktsignal CKB niedrig, und das dritte Pulssignal PS3 ist ein hohes Pegelsignal. Der zehnte Transistor M10, der elfte Transistor M11 sind ausgeschaltet und die Gate-Elektrode des achten Transistors M8 wird bei einem niedrigen Pegel der ersten Zeitperiode T1 gehalten. Dementsprechend ist der achte Transistor M8 eingeschaltet und das zweite Taktsignal CKB wird an den ersten Eingabeanschluss IN1 übertragen. Da das zweite Taktsignal CKB niedrig ist, weist das aus dem ersten Eingabeanschluss IN1 ausgegebene erste Pulssignal PS1 einen niedrigen Pegel auf, welches ein effektives Ansteuerungssignal ist. Der Pegel des Knotens N3, d.h. der Ausgabepegel des ersten Eingabeanschlusses IN1 zu der Zeit, weist einen niedrigen Pegel auf und folglich wird der zweite Transistor M2 eingeschaltet. Das erste Pegelsignal VG1, welches in den fünften Eingabeanschluss IN5 eingegeben wird, wird an den vierten Knoten N4 übertragen und der Pegel des vierten Knotens N4 wird bei dem Pegel des ersten Pegelsignals VG1 beibehalten, was ein hohes Pegelsignal ist. Der Pegel des vierten Knotens N4 steuert den siebten Transistor M7, ausgeschaltet zu sein.
-
Während der dritten Zeitperiode T3 ist das erste Taktsignal CK niedrig, das zweite Taktsignal CKB ist hoch und das dritte Pulssignal PS3 ist ein hohes Pegelsignal. Bei den folgenden Zeitperioden behält das dritte Pulssignal PS3 den hohen Pegel bei bis ein niedriges Pegelsignal in den nächsten Kreislaufes eingegeben wird. Während der dritten Zeitperiode T3 wird der zehnte Transistor M10 und der elfte Transistor M11 eingeschaltet, der vierte Knoten wird niedrig geschaltet, der siebte Transistor M7 wird eingeschaltet und der erste Eingabeanschluss IN1 gibt das erste Pegelsignal VG1 aus, welches ein hohes Pegelsignal ist. Die Gate-Elektrode des achten Transistors M8 ist bei einem hohen Pegel und folglich ist der achte Transistor M8 ausgeschaltet. Das dritte Eingabemodul 40 wird zurückgesetzt.
-
Bei den folgenden Zeitperioden wird, sobald das erste Taktsignal CK niedrig geschaltet wird, der Pegel des vierten Knotens M4 niedrig geschaltet und der Pegel der Gate-Elektrode des achten Transistors M8 hochgeschaltet, wonach eine hohe Pegelausgabe des ersten Eingabeanschluss IN1 gewährleistet wird.
-
Gleicherweise werden zwischen entsprechenden Zeitperioden entsprechende Übergangszeitperioden umfasst und das erste Taktsignal CK und das zweite Taktsignal CKB weisen die gleiche Phase während der Übergangszeitperioden auf.
-
Das nach der vorliegenden Ausführungsform vorgesehene Schieberegister ist vorteilhaft hinsichtlich Stabilität, Übertragungsleistung, Betriebsstabilität und Leistung, was das Problem von unzureichender Stabilität und Betriebsinstabilität des Schieberegisters aus dem Stand der Technik lösen kann.
-
Darüber hinaus können bei anderen Ausführungsformen der vorliegenden Offenbarung die in jedem Modul umfassten Transistoren N-Kanal-Dünnschichttransistoren sein und zu der Zeit ist das erste Pegelsignal niedriger als das zweite Pegelsignal. Darüber hinaus sind der effektive Ansteuerungspegel und der ineffektive Ansteuerungspegel des ersten Pulssignals und des dritten Pulssignals gegensätzlich zu denen der vorliegenden Ausführungsform und der effektive Schiebepegel und ineffektive Schiebepegel des zweiten Pulssignals und des vierten Pulssignals sind entgegengesetzter Phase zu denen der vorliegenden Ausführungsform. Das Arbeitsprinzip ist das gleiche, wie das der vorliegenden Ausführungsform, was hierin nicht wiederholt wird.
-
Es wird Bezug genommen auf 6, welche ein schematisches Diagramm zur Darstellung eines weiteren nach einer Ausführungsform der vorliegenden Erfindung vorgesehenen Schieberegisters darstellt. Das nach der vorliegenden Offenbarung vorgesehene Schieberegister ist anpassungsfähig hinsichtlich einer Situation zur Verbesserung der Schaltkreisstabilität. Wie in der Zeichnung dargestellt, umfasst das nach der vorliegenden Ausführungsform vorgesehene Schieberegister: ein erstes Eingabemodul 10, ein zweites Eingabemodul 20, ein drittes Eingabemodul 40 und ein Ausgabemodul 30; und einen ersten Eingabeanschluss IN1, einen zweiten Eingabeanschluss IN2, einen dritten Eingabeanschluss IN3, einen vierten Eingabeanschluss IN4, einen fünften Eingabeanschluss IN5, einen sechsten Eingabeanschluss IN6, einen siebten Eingabeanschluss IN7, einen achten Eingabeanschluss IN8, einen neunten Eingabeanschluss IN9 und einen ersten Ausgabeanschluss OUT1. Bei der Ausführungsform dient der erste Eingabeanschluss IN1 sowohl als Signal-Ausgabeanschluss des dritten Eingabemoduls 40 und als Signal-Eingabeanschluss des ersten Eingabemoduls 10. Das erste Pulssignal wird aus dem dritten Eingabemodul 40 in das erste Eingabemodul 10 eingegeben, der zweite Eingabeanschluss IN2 gibt das zweite Pulssignal PS2 ein, der dritte Eingabeanschluss IN3 gibt das erste Taktsignal CK ein, der vierte Eingabeanschluss IN4 gibt das zweite Taktsignal CKB ein, der fünfte Eingabeanschluss IN5 gibt das erste Pegelsignal VG1 ein, der sechste Eingabeanschluss IN6 gibt das zweite Pegelsignal VG2 ein, der siebte Eingabeanschluss IN7 gibt das dritte Pulssignal PS3 ein, der achte Eingabeanschluss IN8 gibt ein drittes Taktsignal CK2 ein und der neunte Eingabeanschluss IN9 gibt ein viertes Taktsignal CK2B ein. Bei der Ausführungsform weisen das erste Taktsignal CK und das zweite Taktsignal CKB eine Phasenwechselperiode t1 auf und das dritte Taktsignal CK2 und das vierte Taktsignal CK2B weisen eine zweite Phasenwechselperiode t2 auf, wobei t1 = 2·t2.
-
Auf Basis der oben genannten technischen Lehre kann jeweils das zweite Eingabemodul 20, das dritte Eingabemodul 40 und das Ausgabemodul 30 in verschiedenen Schaltkreisschemata implementiert werden. Bei dieser Ausführungsform wird eine Schaltkreisstruktur eingesetzt, welche die gleiche ist wie jene aus 5a, und nur das erste Taktsignal CK und das zweite Taktsignal CKB, welche an dem dritten Eingabemodul 40 angeschlossen sind, werden zu dem dritten Taktsignal CK2 und dem vierten Taktsignal CK2B verändert. Detaillierte Strukturen dessen können auf die entsprechende Beschreibung verweisen und werden hierin nicht wiederholt.
-
Es wird Bezug genommen auf 7, welche ein entsprechendes Ansteuerungszeitdiagramm des in 6 vorgesehenen Schieberegisters darstellt. Die in Zeitperioden s1, s2, s3... unterteilte Zeit und entsprechende Übergangszeitperioden s1‘, s2‘, s3‘... werden zwischen den entsprechenden Zeitperioden bereitgestellt.
-
Mit Bezugnahme auf das dritte Eingabemodul 40 sind die Zeitveränderungen des dritten Taktsignals CK2 und des vierten Taktsignal CK2B, welche damit verbunden sind, die gleichen wie jene des ersten Taktsignals CK und des zweiten Taktsignals CKB, wie in 5b dargestellt. Dementsprechend sind mit Bezugnahme auf das dritte Eingabemodul 40 dessen Eingabe und Ausgabe die gleichen, wie jene der Ausführungsformen, welche in 5a und 5b vorgesehen sind, was auf die entsprechende Beschreibung verweisen kann und hierin nicht wiederholt wird.
-
Mit Bezugnahme auf das erste Eingabemodul 10, das zweite Eingabemodul 20 und das Ausgabemodul 30 wird im Vergleich mit den in 3a und 3b vorgesehenen Ausführungsformen die Phasenwechselzeit des ersten Taktsignals CK und des zweiten Taktsignals CKB verdoppelt und die effektive Schiebezeit des zweiten Pulssignals PS2, welches in den zweiten Eingabeanschluss IN2 eingegeben wird, wird ebenfalls verdoppelt. Dementsprechend mit Bezugnahme auf das erste Eingabemodul 10, das zweite Eingabemodul 20 und das Ausgabemodul 30 sind die Ansteuerungsgrundlagen die gleichen wie jene des in 3a und 3b vorgesehenen Schieberegisters.
-
Die erste Zeitperiode s1 bildet die erste Zeitperiode T1. Das zweite Pulssignal PS2, welches in den an das zweite Eingabemodul 20 angeschlossenen zweiten Eingabeanschluss IN2 eingegeben wird, ist hoch und das erste Taktsignal, welches in den an das zweite Eingabemodul 20 angeschlossenen dritten Eingabeanschluss IN3 eingegeben wird, steuert das zweite Eingabemodul, das zweite Pulssignal PS2 an den ersten Knoten N1 zu übertragen. Das erste Pulssignal PS2, welches in den ersten Eingabeanschluss IN1 eingegeben wird, ist ein hohes Pegelsignal und der erste Transistor M1 und der zweite Transistor M2 des ersten Eingabemoduls 10 sind ausgeschaltet und der zweite Knoten N2 verbleibt bei einem hohen Pegel nach dem Zurücksetzen. Die Pegel des ersten Knotens N1 und des zweiten Knotens N2 halten das Ausgabemodul 30 weder mit dem ersten Eingabesignal VG1 oder dem zweiten Pegelsignal VG2 angeschlossen und das erste Eingabemodul IN1 gibt ein ineffektives Schiebesignal nach dem Zurücksetzen aus, d.h. ein niedriges Pegelsignal.
-
Die Zeitperioden s2, s2’ und s3‘ bilden die zweite Zeitperiode T2. Während der Vorderperiode s2 der zweiten Zeitperiode T2 gibt der erste Eingabeanschluss IN1 das erste Pulssignal PS1 ein, welches zu der Zeit ein niedriges Pegelsignal ist und ein effektives Ansteuerungssignal ist, welches den Transistor M1 und den zweiten Transistor M2 steuert, eingeschaltet zu sein. Der erste Transistor überträgt das erste Pegelsignal VG1, welches in den fünften Eingabeanschluss eingegeben wird, an den ersten Knoten N1, und da das erste Pegelsignal ein hohes Pegelsignal ist, bleibt der erste Knoten N1 bei einem hohen Pegel. Der zweite Transistor M2 überträgt das zweite Taktsignal, welches in den vierten Eingabeanschluss IN4 eingegeben wird, an den zweiten Knoten N2 und da zu der Zeit das zweite Taktsignal CKB niedrig ist, ist der zweite Knoten bei einem niedrigen Pegel. Das zweite Taktsignal CKB bei dem zweiten Knoten N2 steuert das Eingabemodul 30, an dem ersten Pegelsignal VG1 angeschlossen zu sein. Der erste Ausgabeanschluss OUT1 gibt das vierte Pulssignal PS4 aus, welches zu der Zeit ein hohes Pegelsignal und ein effektives Schiebesignal ist. Die späteren Perioden s2' und s3 der zweiten Zeitperiode T2, wird das erste Pulssignal PS1 zu einem hohen Pegel geschaltet und weitere Knoten und Eingaben verbleiben unverändert. Der erste Transistor M1 unter der zweite Transistor M2 werden ausgeschaltet, der erste Knoten N1 und der zweite Knoten N2 behalten die Zustände während der Vorderperiode s2 bei, der ausgeschaltete Zustand des Ausgabemoduls 30 verbleibt unverändert und das vierte Pulssignal PS4, welches aus dem ersten Ausgabeanschluss OUT1 ausgegeben wird, ist weiterhin ein hohes Pegel effektives Schiebesignal.
-
Die Zeitperioden s4, s4' und s5 bilden die dritte Zeitperiode T3, während der das erste Taktsignal niedrig ist, das zweite Taktsignal CKB hoch ist, das Pulssignal ein hohes Pegelsignal ist und das zweite Pulssignal PS2 ein niedriges Pegelsignal ist. Das erste Taktsignal CK steuert das zweite Eingabemodul 20, das zweite Pulssignal PS2 an den ersten Knoten N1 zu übertragen. Das zweite Pulssignal PS2 an dem ersten Knoten N1 steuert das Ausgabemodul 30, an dem zweiten Pegelsignal VG2 angeschlossen zu sein, das Ausgabemodul 30 gibt das vierte Pulssignal PS4 aus, welches während dieser Zeitperiode einen niedriges Pegel ineffektives Schiebesignal ist.
-
Bei der vorliegenden Ausführungsform sind des Weiteren die erste Übergangszeitperiode T1' und die zweiten Übergangszeitperiode T2' umfasst. Bei der Ausführungsform ist die erste Übergangszeitperiode T1' eine Übergangszeitperiode s1‘ und die erste Übergangszeitperiode T1' ist zwischen der ersten Zeitperiode T1 und der zweiten Zeitperiode T2 vorgesehen. Die zweite Übergangszeitperiode T2' ist eine Übergangszeitperiode s3' und die zweite Übergangszeitperiode T2‘ ist zwischen der zweiten Zeitperiode T2 und der dritten Zeitperiode T3 vorgesehen. Das erste Taktsignal CK und das zweite Taktsignal CKB sind identischer Phase während der ersten Zeitperiode T1' und der zweiten Zeitperiode T2'.
-
Das nach der vorliegenden Ausführungsform vorgesehene Schieberegister kann gleichzeitig ein Gate-Ansteuerungssignal und ein lichtemittierendes Signal an einem organischen lichtemittierenden Display-Feld bereitstellten. Bei einer Ausführungsform dient das an den ersten Eingabeanschluss IN1 übertragene erste Pulssignal PS1 als das Ansteuerungssignal des ersten Eingabemoduls 10, während es auch die Gate-Elektrode des organischen lichtemittierenden Elements, welches an das vorliegende Stufen-Schieberegister angeschlossen ist, ansteuert, d.h., das erste Pulssignal dient als das Gate-Ansteuerungssignal. Währenddessen dient das vierte Pulssignal als das lichtemittierende Ansteuerungssignal des organischen lichtemittierenden Elements. D.h., dass das bei der vorliegenden Ausführungsform vorgesehene Schieberegister gleichzeitig der Gate-Ansteuerung und der lichtemittierenden Ansteuerung genügen kann, ohne in getrennter Weise einen Gate-Ansteuerungsschaltkreis und einen lichtemittierenden Ansteuerungsschaltkreises bereitzustellen. Ein Verfahren, welches bei beiden Schaltkreisen aus dem Stand der Technik umgesetzt ist, wird folglich vereinfacht, welches hinsichtlich des Einsparens von Elementen vorteilhaft ist. Das nach der vorliegenden Ausführungsform vorgesehene Schieberegister ist vorteilhaft hinsichtlich Stabilität, Übertragungsleistung, Betriebsstabilität und Leistung, was das Problem von unzureichender Stabilität und Betriebsinstabilität des Schieberegisters aus dem Stand der Technik lösen kann.
-
Darüber hinaus können die bei anderen Ausführungsformen der vorliegenden Offenbarung umfassten Transistoren N-Kanal-Dünnschichttransistoren sein und zu der Zeit ist das erste Pegelsignal niedriger als das zweite Pegelsignal. Darüber hinaus sind das effektive Ansteuerungssignal und der ineffektive Ansteuerungssignal des ersten Pulssignals und des dritten Pulssignals entgegengesetzt zu denen nach der vorliegenden Ausführungsform und der effektive Schiebepegel und der ineffektive Schiebepegel des zweiten Pulssignals und des vierten Pulssignals sind entgegengesetzt zu denen aus der vorliegenden Ausführungsform. Das Arbeitsprinzip ist das gleiche, wie das der vorliegenden Ausführungsform, was hierin nicht wiederholt wird.
-
Die oben genannten Inhalte sind weitere detaillierte Beschreibung der vorliegenden Offenbarung mit Bezugnahme auf detaillierte bevorzugte Ausführungsformen, bei denen nicht beabsichtigt ist, dass sie die Implementierungen der vorliegenden Offenbarung auf die oben genannte Beschreibung beschränken. An die Fachleute auf dem Gebiet, es sind vielfältige Schlussfolgerungen und Nebenstellen möglich, ohne von dem Konzept der vorliegenden Offenbarung abzuweichen, bei denen allen beabsichtigt ist, das sie zum Umfang der beanspruchten Erfindung gehören.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
- CH 201510386680 [0001]
- US 20140055444 A1 [0004]
