CN105139795B - 一种栅极扫描电路及其驱动方法、栅极扫描级联电路 - Google Patents

一种栅极扫描电路及其驱动方法、栅极扫描级联电路 Download PDF

Info

Publication number
CN105139795B
CN105139795B CN201510608268.8A CN201510608268A CN105139795B CN 105139795 B CN105139795 B CN 105139795B CN 201510608268 A CN201510608268 A CN 201510608268A CN 105139795 B CN105139795 B CN 105139795B
Authority
CN
China
Prior art keywords
transistor
signal
node
scanning
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510608268.8A
Other languages
English (en)
Other versions
CN105139795A (zh
Inventor
孙阔
邹文晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Shanghai Tianma AM OLED Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Shanghai Tianma AM OLED Co Ltd filed Critical Tianma Microelectronics Co Ltd
Priority to CN201510608268.8A priority Critical patent/CN105139795B/zh
Publication of CN105139795A publication Critical patent/CN105139795A/zh
Priority to US15/139,334 priority patent/US9997101B2/en
Priority to DE102016109164.2A priority patent/DE102016109164B4/de
Application granted granted Critical
Publication of CN105139795B publication Critical patent/CN105139795B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

本发明提供了一种栅极扫描电路，其特征在于，包括：第一控制单元，用以基于第一时钟信号、第二时钟信号、第三时钟信号和第一输入信号控制第一节点的电压；第二控制单元，用以基于所述第三时钟信号和第一电源信号控制第二节点的电压；第一输出单元，用以基于供应至所述第一节点或所述第二节点的电压输出所述第一时钟信号或第二电源信号；第二输出单元，用以基于供应至所述第一节点或所述第二节点的电压输出所述第二时钟信号或所述第二电源信号；第一电容，第一端接收所述第二电源信号，第二端连接所述第二节点。本发明提供的栅极扫描电路，能够在一个电路中输出两个扫描信号，实现了窄边框化。

Description

一种栅极扫描电路及其驱动方法、栅极扫描级联电路
技术领域
本发明属于显示领域，特别涉及一种栅极扫描电路及其驱动方法，包含该栅极扫描电路的栅极扫描级联电路。
背景技术
在现有技术中，栅极扫描电路一般由多个晶体管以及至少一个电容构成，并通过接收多种输入信号最终输出一个扫描信号。对于现有的发光电路而言，通常需要接收至少两个扫描信号以实现发光，这就需要至少两个栅极扫描电路对发光电路提供扫描信号。众所周知，目前市场对显示装置的需求是边框越来越窄，制造成本越来越低。因此，能够保证输出更多个扫描信号的同时缩小边框的栅极扫描电路是人们所渴望开发得到的。
发明内容
鉴于现有技术存在的问题，本发明提供了如下技术方案，具体包括：
提供一种栅极扫描电路，其特征在于，包括：
第一控制单元，用以基于第一时钟信号、第二时钟信号、第三时钟信号和第一输入信号控制第一节点的电压；
第二控制单元，用以基于所述第三时钟信号和第一电源信号控制第二节点的电压；
第一输出单元，用以基于供应至所述第一节点或所述第二节点的电压输出所述第一时钟信号或第二电源信号；
第二输出单元，用以基于供应至所述第一节点或所述第二节点的电压输出所述第二时钟信号或所述第二电源信号；
第一电容，第一端接收所述第二电源信号，第二端连接所述第二节点。
通过采用本发明提供的一种栅极扫描电路，由于整个电路结构采用单一的晶体管构成，并且在晶体管数量相对较少的情况下，能够在一个电路中输出两个扫描信号，实现了窄边框化。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种栅极扫描电路；
图2是本发明实施例提供的一种栅极扫描电路；
图3是本发明实施例提供的又一种栅极扫描电路；
图4是本发明实施例提供的又一种栅极扫描电路；
图5是本发明实施例提供的又一种栅极扫描电路；
图6是本发明实施例提供的一种栅极扫描电路的驱动方法；
图7是本发明实施例提供的又一种栅极扫描电路的驱动方法；
图8是本发明实施例提供的一种栅极扫描级联电路的驱动方法。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示为本发明实施例提供的一种栅极扫描电路，包括：第一控制单元101，用以基于第一时钟信号CK1、第二时钟信号CK2、第三时钟信号CK3和第一输入信号IN控制第一节点N1的电压；第二控制单元103，用以基于第三时钟信号CK3和第一电源信号VGL控制第二节点N2的电压；第一输出单元105，用以基于供应至第一节点N1或第二节点N2的电压输出第一时钟信号CK1作为第一扫描信号SCAN1或输出第二电源信号VGH作为第一扫描信号SCAN1；第二输出单元107，用以基于供应至第一节点N1或第二节点N2的电压输出第二时钟信号CK2作为第二扫描信号SCAN2或输出第二电源信号VGH作为第二扫描信号SCAN2；第一电容C1，第一端接收第二电源信号VGH，第二端连接第二节点N2。
需要说明的是，对于图1所提供的栅极扫描电路，第一控制单元101、第二控制单元103、第一输出单元105和第二输出单元107中均包括多个晶体管，满足图1中第二控制单元103接收第一电源信号VGL以及第一输出单元105和第二输出单元107接收第二电源信号VGH的前提是：第一控制单元101、第二控制单元103、第一输出单元105和第二输出单元107中所包括的晶体管均为P型晶体管，但是在此处不做限定，即当第一控制单元101、第二控制单元103、第一输出单元105和第二输出单元107中所包括的晶体管均为N型晶体管时，第二控制单元103接收第二电源信号VGH、第一输出单元105和第二输出单元107接收第一电源信号VGL。
图2所示为本发明实施例提供的一种栅极扫描电路，结合参考图2和图1，可选的，在图2中，第一控制单元101包括第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4。其中，第一晶体管M1的栅极接收第三时钟信号CK3，第一晶体管M1的第一极接收第一输入信号IN，第一晶体管M1的第二极连接第一节点N1；第二晶体管M2的栅极接收第一时钟信号CK1，第二晶体管M2的第一极连接第一节点N1，第二晶体管M2的第二极连接第三晶体管M3的第二极；第三晶体管M3的栅极连接第二节点N2，第三晶体管M3的第一极接收第二电源信号VGH；第四晶体管M4的栅极接收第二时钟信号CK2，第四晶体管M4的第一极连接第一节点N1，第四晶体管M4的第二极连接第二晶体管M2的第二极。
可选的，第二控制单元103包括第五晶体管M5和第六晶体管M6，其中，第五晶体管M5的栅极连接第一节点N1，第五晶体管M5的第一极接收第三时钟信号CK3，第五晶体管M5的第二极连接第二节点N2；第六晶体管M6的栅极接收第三时钟信号CK3，第六晶体管M6的第一极接收第一电源信号VGL，第六晶体管M6的第二极连接第二节点N2。
可选的，第一输出单元105包括第七晶体管M7、第八晶体管M8和第二电容C2。其中，第七晶体管M7的栅极连接第二节点，第七晶体管M7的第一极接收第二电源信号VGH，第七晶体管M7的第二极连接第一扫描输出端SCAN1；第八晶体管M8的栅极连接第一节点N1，第八晶体管M8的第一极接收第一时钟信号CK1，第八晶体管M8的第二极连接第一扫描输出端SCAN1；第二电容C2的第一端连接第一节点N1，第二电容C2的第二端连接第一扫描输出端SCAN1。
可选的，第二输出单元107包括第九晶体管M9、第十晶体管M10和第三电容C3，其中，第九晶体管M9的栅极连接第二节点N2，第九晶体管M9的第一极接收第二电源信号VGH，第九晶体管M9的第二极连接第二扫描输出端SCAN2；第十晶体管M10的栅极连接第一节点N1，第十晶体管M10的第一极接收第二时钟信号CK2，第十晶体管M10的第二极连接第二扫描输出端SCAN2；第三电容C3的第一端连接第一节点N1，第三电容C3的第二端连接第二扫描输出端SCAN2。
通过采用图2所示的一种栅极扫描电路，整个电路结构采用单一的晶体管构成，并且在晶体管数量相对较少的情况下，能够在一个电路中输出两个扫描信号，实现了窄边框化。
需要说明的是，对于图2所示的一种栅极扫描电路，其所包含的晶体管全部为P型晶体管，但不作限定，相应的，本着制作工艺简单节省成本的目的，也可以将所包含的晶体管全部替换成N型晶体管，这种情况下第六晶体管M6的第一极接收第二电源信号VGH，第九晶体管M9的第一极接收第一电源信号VGL。
图3所示为本发明实施例提供的又一种栅极扫描电路，图3与图2的电路结构基本相同，在此不再赘述，其区别点在于，在图3中还包括第十一晶体管M11，第十一晶体管的栅极接收第一电源信号VGL，第十一晶体管M11的第一极连接第一节点N1，第十一晶体管M11的第二极连接第一输出单元105，具体的，第十一晶体管M11的第二极连接第八晶体管M8的栅极。增设第十一晶体管M11的好处在于：由于第十一晶体管M11的栅极接收第一电源信号VGL，因此第十一晶体管M11始终保持开启状态，同时第十一晶体管M11的第二极连接第八晶体管M8的栅极，这样，当第八晶体管M8的第一极接收的第一时钟信号CK1从上一时刻的高电平跳变为低电平时，第八晶体管M8的第二极的电位(即第二电容C2的第二端的电位)也将从高电平跳变为低电平，由于第二电容C2的耦合作用，第二电容C2的第一端的电位(即第八晶体管M8的栅极的电位)也将发生接近相等电位的变化，能够将第八晶体管M8的栅极的电位拉的更低，从而保证第八晶体管M8的完全开启。即，图3中增设第十一晶体管M11的电路相较于图2中未包含第十一晶体管M11的电路的优点是，未增第十一晶体管M11的电路，其将会减弱第二电容C2对第八晶体管M8的栅极的电位的耦合作用，第八晶体管M8将无法完全开启；而增设了第十一晶体管M11能够将第八晶体管M8的栅极的电位拉的更低，保证第八晶体管M8的完全开启。
图4所示为本发明实施例提供的又一种栅极扫描电路，图4与图2的电路结构基本相同，在此不再赘述，其区别点在于，图4中还包括第十二晶体管M12，第十二晶体管M12的栅极接收第一电源信号VGL，第十二晶体管M12的第一极连接第一节点N1，第十二晶体管M12的第二极连接第二输出单元107，具体的，第十二晶体管M12的第二极连接第十晶体管M10的栅极。增设第十二晶体管M12的好处在于：由于第十二晶体管M12的栅极接收第一电源信号VGL，因此第十二晶体管M12始终保持开启状态，同时第十二晶体管M12的第二极连接第十晶体管M10的栅极，这样，当第十晶体管M10的第一极接收的第二时钟信号CK2从上一时刻的高电平跳变为低电平时，第十晶体管M10的第二极的电位(即第三电容C3的第二端的电位)也将从高电平跳变为低电平，由于第三电容C3的耦合作用，第三电容C3的第一端的电位(即第十晶体管M10的栅极的电位)也将发生接近相等电位的变化，能够将第十晶体管M10的栅极的电位拉的更低，从而保证第十晶体管M10的完全开启。即，图4中增设第十二晶体管M12的电路相较于图2中未包含第十二晶体管M12的电路的优点是，未增第十二晶体管M12的电路，其将会减弱第三电容C3对第十晶体管M10的栅极的电位的耦合作用，第十晶体管M10将无法完全开启；而增设了第十二晶体管M12能够将第十晶体管M10的栅极的电位拉的更低，保证第十晶体管M10的完全开启。
可选的，参见图5，为本发明实施例提供的又一种栅极扫描电路，即在图2的基础上同时增设第十一晶体管M11和第十二晶体管M12，具体的连接关系可以参考图3和图4所提供的实施例，在此不再赘述。相交于图2所公开的实施例，采用图5的电路设计的实施例的好处在于：增设了第十一晶体管M11和第十二晶体管M12能够将第八晶体管M8的栅极电位和第十晶体管M10的栅极的电位拉的更低，保证第八晶体管M8和第十晶体管M10的完全开启，具体的有益想过可以参考图3和图4所提供的实施例，在此不再赘述。
接下来，以图2所公开的扫描电路为例，详细说明扫描电路的驱动方法。具体的，图6为本发明实施例提供的一种栅极扫描电路的驱动方法。
在第一时刻T1，第一控制单元101和第二控制单元103通过控制第一节点N1的电压和第二节点N2的电压均为低电平，使第一输出单元105输出的第一扫描信号和第二输出单元107输出的第二扫描信号均为高电平信号。
具体的，在第一时刻T1，第一输入信号IN和第三时钟信号CK3均为低电平，第一时钟信号CK1和第二时钟信号CK2均为高电平。第一晶体管M1和第六晶体管M6的栅极由于接收本时刻为低电平的第三时钟信号CK3而开启，因此，本时刻为低电平的第一输入信号IN通过第一晶体管M1传输至第一节点N1，同时第五晶体管M5亦因为其栅极接收了本时刻为低电平的第一输入信号IN而开启，因此，本时刻为低电平的第三时钟信号CK3通过第五晶体管传输至第二节点N2，第一电源信号VGL也同时通过第六晶体管M6传输至第二节点N2，即在第一时刻T1，第一节点N1和第二节点N2的电位均为低电平电位，相对应的，第七晶体管M7、第八晶体管M8、第九晶体管M9和第十晶体管M10均开启，并且由于本时刻中第一时钟信号CK1、第二时钟信号CK2和第二电源信号VGH一样，均为高电平信号，因此，在第一时刻T1，第一扫描输出端SCAN1输出的第一扫描信号为高电平信号，第二扫描输出端SCAN2输出第二扫描信号为高电平信号。
在第二时刻T2，第一控制单元101和第二控制单元103通过控制第一节点N1的电压为低电平和第二节点N2的电压为高电平，使第一输出单元105输出的第一扫描信号1和第二输出单元107输出的第二扫描信号均为高电平信号。
具体的，在第二时刻T2，第一输入信号IN和第三时钟信号CK3均由第一时刻T1的低电平跳变为高电平，第一晶体管M1和第六晶体管M6的栅极由于接收本时刻为高电平的第三时钟信号CK3而关闭，由于第二电容C2和第三电容C3的保持电位的作用，第一节点N1在本时刻依然保持第一时刻T1的低电平电位，因此第五晶体管M5保持开启，本时刻为高电平的第三时钟信号CK3经过第五晶体管M5传输至第二节点N2。即在第二时刻T2，第一节点N1为低电平电位，第二节点N2为高电平电位，因此，第七晶体管M7和第九晶体管M9关闭，第八晶体管M8和第十晶体管M10开启，因此，本时刻为高电平的第一时钟信号CK1经过第八晶体管M8传输至第一扫描输出端SCAN1，本时刻为高电平的第二时钟信号CK2经过第十晶体管M10传输至第二扫描输出端SCAN2，即在第二时刻T2，第一扫描输出端SCAN1输出的第一扫描信号为高电平信号，第二扫描输出端SCAN2输出的第二扫描信号为高电平信号。
在第三时刻T3，第一控制单元101和第二控制单元103通过控制第一节点N1的电压为低电平和第二节点N2的电压为高电平，使第一输出单元105输出的第一扫描信号为低电平信号和第二输出单元107输出的第二扫描信号为高电平信号。
具体的，在第三时刻T3，第一输入信号IN和第三时钟信号CK3均保持高电平信号，第一晶体管M1和第六晶体管M6保持关闭，由于第二电容C2和第三电容C3的保持电位的作用，N1节点在本时刻依然保持第一时刻T1和第二时刻T2的低电平电位，因此第五晶体管M5保持开启，本时刻为高电平的第三时钟信号CK3经过第五晶体管M5传输至第二节点N2。即在第三时刻T3，第一节点N1为低电平电位，第二节点N2为高电平电位，因此，第七晶体管M7和第九晶体管M9关闭，第八晶体管M8和第十晶体管M10开启，因此，本时刻为低电平的第一时钟信号CK1经过第八晶体管M8传输至第一扫描输出端SCAN1，本时刻为高电平的第二时钟信号CK2经过第十晶体管M10传输至第二扫描输出端SCAN2，即在第三时刻T3，第一扫描输出端SCAN1输出的第一扫描信号为低电平信号，第二扫描输出端SCAN2输出的第二扫描信号为高电平信号。
在第四时刻T4，第一控制单元101和第二控制单元103通过控制第一节点N1的电压为低电平和第二节点N2的电压为高电平，使第一输出单元105输出的第一扫描信号为高电平信号和第二输出单元107输出的第二扫描信号为低电平信号。
具体的，在第四时刻T4，第一输入信号IN和第三时钟信号CK3均保持高电平信号，第一晶体管M1和第六晶体管M6保持关闭，由于第二电容C2和第三电容C3的保持电位的作用，N1节点在本时刻依然保持前一时刻的低电平电位，因此第五晶体管M5保持开启，本时刻为高电平的第三时钟信号CK3经过第五晶体管M5传输至第二节点N2。即在第四时刻T4，第一节点N1为低电平电位，第二节点N2为高电平电位，因此，第七晶体管M7和第九晶体管M9关闭，第八晶体管M8和第十晶体管M10开启，因此，本时刻为高电平的第一时钟信号CK1经过第八晶体管M8传输至第一扫描输出端SCAN1，本时刻为低电平的第二时钟信号CK2经过第十晶体管M10传输至第二扫描输出端SCAN2，即在第四时刻T4，第一扫描输出端SCAN1输出的第一扫描信号为高电平信号，第二扫描输出端SCAN2输出的第二扫描信号为低电平信号。
在第五时刻T5，第一控制单元101和第二控制单元103通过控制第一节点N1的电压为高电平和第二节点N2的电压为低电平，使第一输出单元105输出的第一扫描信号和第二输出单元107输出的第二扫描信号均为高电平信号。
具体的，在第五时刻T5，第一输入信号IN保持前一时刻的高电平信号，第三时钟信号CK3由前一时刻的高电平信号跳变为低电平信号，第一晶体管M1和第六晶体管M6的栅极由于接收本时刻为低电平的第三时钟信号CK3而再度开启，因此，本时刻为高电平的第一输入信号IN通过第一晶体管M1传输至第一节点N1，同时第五晶体管M5亦因为其栅极接收了本时刻为高电平的第一输入信号IN而关闭，因此，本时刻为低电平的第一电源信号VGL通过第六晶体管M6传输至第二节点N2，即在第五时刻T5，第一节点N1为高电平电位，第二节点N2为低电平电位，因此，第七晶体管M7和第九晶体管M9开启，第八晶体管M8和第十晶体管M10关闭，因此，高电平的第二电源信号VGH经过第七晶体管M7传输至第一扫描输出端SCAN1，高电平的第二电源信号VGH经过第九晶体管M9传输至第二扫描输出端SCAN2，即在第五时刻T5，第一扫描输出端SCAN1输出的第一扫描信号为高电平信号，第二扫描输出端SCAN2输出的第二扫描信号为高电平信号。
通过采用如图6实施例提供的一种栅极扫描电路的驱动方法，可以实现通过一个简单的电路设计，同时输出两个扫描信号，并且在该驱动方法中，在一帧的扫描时间内，扫描信号实现了移位。
需要说明的是，在图6中所公开的驱动方法中，第一时钟信号CK1、第二时钟信号CK2和第三时钟信号CK3的信号跳变的时刻互不重叠，并且由于该驱动方法是以如图2所公开的纯P型电路进行说明，因此在图6中的各个信号在每一帧的大部分时间内都是低电平信号，但不做限定，可选的，当与图6的驱动时序所对应的电路为纯N型电路时，图6中所有信号均取反相即可，依然可以实现在一个简单的电路中同时输出两个扫描信号，并且在一帧的扫描时间里，扫描信号实现了移位，具体过程在此不再赘述。
可选的，参考图7，为本发明实施例提供的又一种扫描电路的驱动方法，相较于图6所示的驱动方法，图7所公开的驱动方法包含了第一时刻T1至第七时刻T7，其中，第一时刻T1至第五时刻T5与图6所公开的驱动方法相同，在此不再赘述，图7与图6相比，区别点在于，图7所公开的驱动方法中还包括第六时刻T6和第七时刻T7。
在第六时刻T6，第一控制单元101和第二控制单元103通过控制第一节点N1的电压和第二节点N2的电压分别为高电平和低电平，以使得第一输出单元105输出的第一扫描信号和第二输出单元107输出的第二扫描信号均为高电平信号.
具体的，在第六时刻T6，第一输入信号IN和第三时钟信号CK3均为高电平信号，第一晶体管M1和第六晶体管M6保持关闭，由于第一电容C1的保持电位的作用，第二节点N2保持前一时刻的低电平电位，因此第三晶体管M3开启，同时由于第二晶体管M2的栅极接收本时刻为低电平的第一时钟信号CK1，第二晶体管M2开启，因此高电平的第二电源信号VGH经过第三晶体管M3和第二晶体管M2传输至第一节点N1，即在第六时刻T6，第一节点N1为高电平电位，第二节点N2为低电平电位，因此，第七晶体管M7和第九晶体管M9开启，第八晶体管M8和第十晶体管M10关闭，因此，高电平的第二电源信号VGH经过第七晶体管M7传输至第一扫描输出端SCAN1，高电平的第二电源信号VGH经过第九晶体管M9传输至第二扫描输出端SCAN2，即在第六时刻T6，第一扫描输出端SCAN1输出的第一扫描信号为高电平信号，第二扫描输出端SCAN2输出的第二扫描信号为高电平信号。
在第七时刻T7，第一控制单元101和第二控制单元103通过控制第一节点N1的电压和第二节点N2的电压分别为高电平和低电平，以使得第一输出单元105输出的第一扫描信号和第二输出单元107输出的第二扫描信号均为高电平信号。
具体的，在第七时刻T7，第一输入信号IN和第三时钟信号CK3均为高电平信号，第一晶体管M1和第六晶体管M6保持关闭，由于第一电容C1的保持电位的作用，第二节点N2保持前一时刻的低电平电位，因此第三晶体管M3开启，同时由于第四晶体管M4的栅极接收本时刻为低电平的第二时钟信号CK2，第四晶体管M4开启，因此高电平的第二电源信号VGH经过第三晶体管M3和第四晶体管M4传输至第一节点N1，即在第七时刻T7，第一节点N1为高电平电位，第二节点N2为低电平电位，因此，第七晶体管M7和第九晶体管M9开启，第八晶体管M8和第十晶体管M10关闭，因此，高电平的第二电源信号VGH经过第七晶体管M7传输至第一扫描输出端SCAN1，高电平的第二电源信号VGH经过第九晶体管M9传输至第二扫描输出端SCAN2，即在第七时刻T7，第一扫描输出端SCAN1输出的第一扫描信号为高电平信号，第二扫描输出端SCAN2输出的第二扫描信号为高电平信号。
通过采用如图提供的一种扫描电路的驱动方法，由于相较于图6所提供的驱动方法额外多增加了第六时刻T6和第七时刻T7，通过第六时刻T6和第七时刻T7不断的将高电平信号写入到第一节点N1，可以增加该扫描电路输出扫描信号的稳定性。
图8所示为本发明实施例提供的一种栅极扫描级联电路，包括第一时钟信号线CK1line、第二时钟信号线CK2 line、第三时钟信号线CK3 line、第一电源信号线VGL line、第二电源信号线VGH line和第一输入信号线IN line，以及多个相互级联的如图1至图5中所公开的栅极扫描电路100。每个栅极扫描电路100均接收来自第一时钟信号线CK1 line、第二时钟信号线CK2 line、第三时钟信号线CK3 line、第一电源信号线VGL line、第二电源信号线VGH line和第一输入信号线IN line上的信号，并通过第一扫描输出端SCAN1输出第一扫描信号，通过第二扫描输出端SCAN2输出第二扫描信号。其中，对于第一级栅极扫描电路100而言，其起始信号为第一输入信号线IN line上的信号，对于第二级至最后一级的栅极扫描电路100而言，每一级栅极扫描电路100的起始信号均为前一级栅极扫描电路100的第二扫描输出端SCAN2输出的第二扫描信号。
以上对本发明实施例所提供的一种栅极扫描电路及其驱动方法以及一种栅极扫描级联电路进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (16)

1.一种栅极扫描电路，其特征在于，包括：
第一控制单元，用以基于第一时钟信号、第二时钟信号、第三时钟信号和第一输入信号控制第一节点的电压；
第二控制单元，用以基于所述第三时钟信号和第一电源信号控制第二节点的电压；
第一输出单元，用以基于供应至所述第一节点或所述第二节点的电压输出所述第一时钟信号或第二电源信号；
第二输出单元，用以基于供应至所述第一节点或所述第二节点的电压输出所述第二时钟信号或所述第二电源信号；
第一电容，第一端接收所述第二电源信号，第二端连接所述第二节点。
2.根据权利要求1所述的栅极扫描电路，其特征在于，所述第一控制单元包括第一晶体管、第二晶体管、第三晶体管和第四晶体管，其中，
所述第一晶体管的栅极接收所述第三时钟信号，所述第一晶体管的第一极接收所述第一输入信号，所述第一晶体管的第二极连接所述第一节点；
所述第二晶体管的栅极接收所述第一时钟信号，所述第二晶体管的第一极连接所述第一节点，所述第二晶体管的第二极连接所述第三晶体管的第二极；
所述第三晶体管的栅极连接所述第二节点，所述第三晶体管的第一极接收所述第二电源信号；
所述第四晶体管的栅极接收所述第二时钟信号，所述第四晶体管的第一极连接所述第一节点，所述第四晶体管的第二极连接所述第二晶体管的第二极。
3.根据权利要求1所述的栅极扫描电路，其特征在于，所述第二控制单元包括第五晶体管和第六晶体管，其中，
所述第五晶体管的栅极连接所述第一节点，所述第五晶体管的第一极接收所述第三时钟信号，所述第五晶体管的第二极连接所述第二节点；
所述第六晶体管的栅极接收所述第三时钟信号，所述第六晶体管的第一极接收所述第一电源信号，所述第六晶体管的第二极连接所述第二节点。
4.根据权利要求1所述的栅极扫描电路，其特征在于，所述第一输出单元包括第七晶体管、第八晶体管和第二电容，其中，
所述第七晶体管的栅极连接所述第二节点，所述第七晶体管的第一极接收所述第二电源信号，所述第七晶体管的第二极连接第一扫描输出端；
所述第八晶体管的栅极连接所述第一节点，所述第八晶体管的第一极接收所述第一时钟信号，所述第八晶体管的第二极连接所述第一扫描输出端；
所述第二电容的第一端连接所述第一节点，所述第二电容的第二端连接所述第一扫描输出端。
5.根据权利要求1所述的栅极扫描电路，其特征在于，所述第二输出单元包括第九晶体管、第十晶体管和第三电容，其中，
所述第九晶体管的栅极连接所述第二节点，所述第九晶体管的第一极接收所述第二电源信号，所述第九晶体管的第二极连接第二扫描输出端；
所述第十晶体管的栅极连接所述第一节点，所述第十晶体管的第一极接收所述第二时钟信号，所述第十晶体管的第二极连接所述第二扫描输出端；
所述第三电容的第一端连接所述第一节点，所述第三电容的第二端连接所述第二扫描输出端。
6.根据权利要求1所述的栅极扫描电路，其特征在于，还包括第十一晶体管，所述第十一晶体管的栅极接收所述第一电源信号，所述第十一晶体管的第一极连接所述第一节点，所述第十一晶体管的第二极连接所述第一输出单元。
7.根据权利要求1所述的栅极扫描电路，其特征在于，还包括第十二晶体管，所述第十二晶体管的栅极接收所述第一电源信号，所述第十二晶体管的第一极连接所述第一节点，所述第十二晶体管的第二极连接所述第二输出单元。
8.根据权利要求6所述的栅极扫描电路，其特征在于，还包括第十二晶体管，所述第十二晶体管的栅极接收所述第一电源信号，所述第十二晶体管的第一极连接所述第一节点，所述第十二晶体管的第二极连接所述第二输出单元。
9.根据权利要求1所述的栅极扫描电路，其特征在于，所述第一时钟信号、所述第二时钟信号和所述第三时钟信号的信号跳变的时刻互不重叠。
10.根据权利要求1所述的栅极扫描电路，其特征在于，构成所述第一控制单元、所述第二控制单元、所述第一输出单元和所述第二输出单元全部为P型晶体管。
11.一种栅极扫描级联电路，其特征在于，包括第一时钟信号线、第二时钟信号线、第三时钟信号线和第一输入信号线，以及多个相互级联的如权利要求1所述的栅极扫描电路。
12.根据权利要求11所述的栅极扫描级联电路，其特征在于，第一输入信号为起始信号或者前一级的输出信号。
13.一种驱动如权利要求1所述的栅极扫描电路的驱动方法，其特征在于，包括：
在第一时刻，所述第一控制单元和所述第二控制单元通过控制所述第一节点的电压和所述第二节点的电压均为低电平，使所述第一输出单元输出的第一扫描信号和所述第二输出单元输出的第二扫描信号均为高电平信号；
在第二时刻，所述第一控制单元和所述第二控制单元通过控制所述第一节点的电压为低电平和所述第二节点的电压为高电平，使所述第一输出单元输出的第一扫描信号和所述第二输出单元输出的第二扫描信号均为高电平信号；
在第三时刻，所述第一控制单元和所述第二控制单元通过控制所述第一节点的电压为低电平和所述第二节点的电压为高电平，使所述第一输出单元输出的第一扫描信号为低电平信号和所述第二输出单元输出的第二扫描信号为高电平信号；
在第四时刻，所述第一控制单元和所述第二控制单元通过控制所述第一节点的电压为低电平和所述第二节点的电压为高电平，使所述第一输出单元输出的第一扫描信号为高电平信号和所述第二输出单元输出的第二扫描信号为低电平信号；
在第五时刻，所述第一控制单元和所述第二控制单元通过控制所述第一节点的电压为高电平和所述第二节点的电压为低电平，使所述第一输出单元输出的第一扫描信号和所述第二输出单元输出的第二扫描信号均为高电平信号。
14.根据权利要求13所述的驱动方法，所述第一控制单元包括第一晶体管；所述第二控制单元包括第五晶体管和第六晶体管；所述第一输出单元包括第七晶体管和第八晶体管；所述第二输出单元包括第九晶体管和第十晶体管；在第一时刻，所述第一控制单元和所述第二控制单元通过控制所述第一节点的电压和所述第二节点的电压均为低电平，使所述第一输出单元输出的第一扫描信号和所述第二输出单元输出的第二扫描信号均为高电平信号的具体步骤为：
在所述第一时刻，所述第一输入信号和所述第三时钟信号均为低电平，所述第一时钟信号和所述第二时钟信号均为高电平，所述第一输入信号通过第一晶体管传输至所述第一节点，所述第一节点的低电平控制第八晶体管和第十晶体管开启，第五晶体管亦接收所述第一输入信号而开启，所述第三时钟信号通过所述第五晶体管传输至第二节点，同时，所述第一电源信号通过第六晶体管传输至第二节点，所述第二节点的低电平控制第七晶体管和第九晶体管开启，第一扫描输出端输出的第一扫描信号为高电平信号，第二扫描输出端输出第二扫描信号为高电平信号；
在第二时刻，所述第一控制单元和所述第二控制单元通过控制所述第一节点的电压为低电平和所述第二节点的电压为高电平，使所述第一输出单元输出的第一扫描信号和所述第二输出单元输出的第二扫描信号均为高电平信号的具体步骤为：
在所述第二时刻，所述第一输入信号和所述第三时钟信号均变为高电平，所述第一晶体管和所述第六晶体管接收所述第三时钟信号而关闭，第二电容和第三电容使所述第一节点依然保持所述第一时刻的低电平电位，所述第五晶体管保持开启，所述第三时钟信号经过所述第五晶体管传输至所述第二节点，所述第二节点的高电平控制所述第七晶体管和所述第九晶体管关闭，所述第一节点的低电平控制所述第八晶体管和所述第十晶体管开启，所述第一时钟信号经过所述第八晶体管传输至所述第一扫描输出端，所述第一扫描输出端输出的第一扫描信号为高电平信号，所述第二时钟信号经过所述第十晶体管传输至所述第二扫描输出端，所述第二扫描输出端输出的第二扫描信号为高电平信号；
在第三时刻，所述第一控制单元和所述第二控制单元通过控制所述第一节点的电压为低电平和所述第二节点的电压为高电平，使所述第一输出单元输出的第一扫描信号为低电平信号和所述第二输出单元输出的第二扫描信号为高电平信号的具体步骤为：
在所述第三时刻，所述第一输入信号和所述第三时钟信号均保持高电平信号，所述第一晶体管和所述第六晶体管保持关闭，所述第二电容和所述第三电容的使所述第一节点依然保持所述第二时刻的低电平电位，因此所述第五晶体管保持开启，所述第三时钟信号经过所述第五晶体管传输至所述第二节点，所述第二节点的高电平控制所述第七晶体管和所述第九晶体管关闭，所述第一节点的低电平控制所述第八晶体管和所述第十晶体管开启，所述第一时钟信号经过所述第八晶体管传输至所述第一扫描输出端，所述第一扫描输出端输出的第一扫描信号为低电平信号，所述第二时钟信号经过所述第十晶体管传输至所述第二扫描输出端，所述第二扫描输出端输出的第二扫描信号为高电平信号；
在第四时刻，所述第一控制单元和所述第二控制单元通过控制所述第一节点的电压为低电平和所述第二节点的电压为高电平，使所述第一输出单元输出的第一扫描信号为高电平信号和所述第二输出单元输出的第二扫描信号为低电平信号的具体步骤为：
在所述第四时刻，所述第一输入信号和所述第三时钟信号均保持高电平信号，所述第一晶体管和所述第六晶体管保持关闭，由于所述第二电容和所述第三电容使所述第一节点依然保持所述第三时刻的低电平电位，因此所述第五晶体管保持开启，所述第三时钟信号经过所述第五晶体管传输至所述第二节点，所述第二节点的高电平控制所述第七晶体管和所述第九晶体管关闭，所述第一节点的低电平控制所述第八晶体管和所述第十晶体管开启，所述第一时钟信号经过所述第八晶体管传输至所述第一扫描输出端，所述第一扫描输出端输出的第一扫描信号为高电平信号，所述第二时钟信号经过所述第十晶体管传输至所述第二扫描输出端，所述第二扫描输出端输出的第二扫描信号为低电平信号；
在第五时刻，所述第一控制单元和所述第二控制单元通过控制所述第一节点的电压为高电平和所述第二节点的电压为低电平，使所述第一输出单元输出的第一扫描信号和所述第二输出单元输出的第二扫描信号均为高电平信号的具体步骤为：
在所述第五时刻，所述第一输入信号保持前一时刻的高电平信号，所述第三时钟信号变为低电平信号，所述第三时钟信号控制所述第一晶体管和所述第六晶体管开启，所述第一输入信号通过所述第一晶体管传输至所述第一节点，同时所述第一输入信号控制所述第五晶体管关闭，所述第一电源信号通过所述第六晶体管传输至所述第二节点，所述第二节点的低电平控制所述第七晶体管和所述第九晶体管开启，所述第一节点的高电平控制所述第八晶体管和所述第十晶体管关闭，所述第二电源信号经过所述第七晶体管传输至所述第一扫描输出端，所述第一扫描输出端输出的第一扫描信号为高电平信号，所述第二电源信号经过所述第九晶体管传输至所述第二扫描输出端，所述第二扫描输出端输出的第二扫描信号为高电平信号。
15.根据权利要求13所述的驱动方法，还包括：
在第六时刻，所述第一控制单元和所述第二控制单元通过控制所述第一节点的电压和所述第二节点的电压分别为高电平和低电平，以使得所述第一输出单元输出的第一扫描信号和所述第二输出单元输出的第二扫描信号均为高电平信号；
在第七时刻，所述第一控制单元和所述第二控制单元通过控制所述第一节点的电压和所述第二节点的电压分别为高电平和低电平，以使得所述第一输出单元输出的第一扫描信号和所述第二输出单元输出的第二扫描信号均为高电平信号。
16.根据权利要求15所述的驱动方法，所述第一控制单元包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；所述第二控制单元包括第五晶体管和第六晶体管；所述第一输出单元包括第七晶体管、第八晶体管；所述第二输出单元包括第九晶体管、第十晶体管；在第六时刻，所述第一控制单元和所述第二控制单元通过控制所述第一节点的电压和所述第二节点的电压分别为高电平和低电平，以使得所述第一输出单元输出的第一扫描信号和所述第二输出单元输出的第二扫描信号均为高电平信号的具体步骤为：
在所述第六时刻，所述第一输入信号和所述第三时钟信号均为高电平信号，所述第一晶体管和所述第六晶体管保持关闭，所述第一电容使所述第二节点保持前一时刻的低电平电位，因此所述第三晶体管开启，同时所述第一时钟信号控制所述第二晶体管开启，所述第二电源信号经过所述第三晶体管和所述第二晶体管传输至所述第一节点，所述第一输入信号和所述第三时钟信号均为高电平信号，所述第一晶体管和所述第六晶体管保持关闭，所述第一电容的使所述第二节点保持前一时刻的低电平电位，因此所述第三晶体管开启，所述第二节点的低电平控制所述第七晶体管和所述第九晶体管开启，同时所述第一时钟信号控制所述第二晶体管开启，因此所述第二电源信号经过所述第三晶体管和所述第二晶体管传输至第一节点，因此，所述第二电源信号经过所述第七晶体管传输至第一扫描输出端，所述第一扫描输出端输出的第一扫描信号为高电平信号，所述第二电源信号经过所述第九晶体管传输至第二扫描输出端，所述第二扫描输出端输出的第二扫描信号为高电平信号；
在第七时刻，所述第一控制单元和所述第二控制单元通过控制所述第一节点的电压和所述第二节点的电压分别为高电平和低电平，以使得所述第一输出单元输出的第一扫描信号和所述第二输出单元输出的第二扫描信号均为高电平信号的具体步骤为：
在所述第七时刻，所述第一输入信号和所述第三时钟信号均为高电平信号，所述第一晶体管和所述第六晶体管保持关闭，所述第一电容使所述第二节点保持前一时刻的低电平电位，因此所述第三晶体管开启，同时所述第二时钟信号控制所述第四晶体管开启，所述第二电源信号经过所述第三晶体管和所述第四晶体管传输至所述第一节点，所述第二节点的低电平控制所述第七晶体管和所述第九晶体管开启，所述第一节点的高电平控制所述第八晶体管和所述第十晶体管关闭，因此，所述第二电源信号经过所述第七晶体管传输至所述第一扫描输出端，所述第一扫描输出端输出的第一扫描信号为高电平信号，所述第二电源信号经过所述第九晶体管传输至所述第二扫描输出端，所述第二扫描输出端输出的第二扫描信号为高电平信号。
CN201510608268.8A 2015-09-22 2015-09-22 一种栅极扫描电路及其驱动方法、栅极扫描级联电路 Active CN105139795B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510608268.8A CN105139795B (zh) 2015-09-22 2015-09-22 一种栅极扫描电路及其驱动方法、栅极扫描级联电路
US15/139,334 US9997101B2 (en) 2015-09-22 2016-04-27 Gate scan circuit, driving method thereof and gate scan cascade circuit
DE102016109164.2A DE102016109164B4 (de) 2015-09-22 2016-05-18 Gate-Abtast-Schaltkreis, Treiberverfahren dafür und Gate-Abtast-Kaskadenschaltkreis

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510608268.8A CN105139795B (zh) 2015-09-22 2015-09-22 一种栅极扫描电路及其驱动方法、栅极扫描级联电路

Publications (2)

Publication Number Publication Date
CN105139795A CN105139795A (zh) 2015-12-09
CN105139795B true CN105139795B (zh) 2018-07-17

Family

ID=54725118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510608268.8A Active CN105139795B (zh) 2015-09-22 2015-09-22 一种栅极扫描电路及其驱动方法、栅极扫描级联电路

Country Status (3)

Country Link
US (1) US9997101B2 (zh)
CN (1) CN105139795B (zh)
DE (1) DE102016109164B4 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952396B (zh) * 2015-06-30 2017-10-31 上海天马有机发光显示技术有限公司 一种移位寄存器及其驱动方法
KR20180096843A (ko) * 2017-02-20 2018-08-30 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
CN106847225B (zh) * 2017-04-12 2020-05-08 京东方科技集团股份有限公司 显示装置以及栅极驱动电路和驱动单元
KR102395869B1 (ko) * 2017-07-17 2022-05-10 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
CN107154234B (zh) * 2017-07-20 2020-01-21 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN107464516A (zh) * 2017-08-14 2017-12-12 上海和辉光电有限公司 扫描电路及其驱动方法、显示面板
CN110088826B (zh) * 2017-08-16 2022-01-07 京东方科技集团股份有限公司 Goa电路、amoled显示面板及驱动amoled显示面板的像素电路的方法
CN107978276B (zh) * 2018-01-19 2019-08-23 昆山国显光电有限公司 级电路、扫描驱动器及显示装置
CN107978278B (zh) * 2018-01-19 2019-12-24 昆山国显光电有限公司 扫描电路、有机发光显示装置及其驱动方法
KR102508450B1 (ko) * 2018-05-08 2023-03-10 삼성디스플레이 주식회사 스캔 드라이버 및 이를 포함하는 표시 장치
CN108597454B (zh) * 2018-05-09 2020-09-15 上海天马有机发光显示技术有限公司 一种移位寄存器及其驱动方法、扫描驱动电路和显示装置
KR102615274B1 (ko) * 2018-06-07 2023-12-18 삼성디스플레이 주식회사 구동 장치 및 이를 포함하는 표시 장치
CN112041920A (zh) * 2019-03-25 2020-12-04 京东方科技集团股份有限公司 移位寄存器、其驱动方法、栅极驱动电路及显示装置
KR20200120835A (ko) * 2019-04-12 2020-10-22 삼성디스플레이 주식회사 주사 구동부 및 표시 장치
KR20210028774A (ko) * 2019-09-04 2021-03-15 삼성디스플레이 주식회사 스캔 드라이버 및 표시 장치
KR20220016350A (ko) * 2020-07-30 2022-02-09 삼성디스플레이 주식회사 스캔 드라이버 및 표시 장치
KR20220044059A (ko) * 2020-09-29 2022-04-06 삼성디스플레이 주식회사 주사 구동부
CN112634811A (zh) * 2021-01-05 2021-04-09 厦门天马微电子有限公司 移位寄存器及驱动方法、扫描驱动电路、显示面板和装置
CN112967652B (zh) * 2021-03-08 2023-05-02 武汉天马微电子有限公司 扫描信号电路、显示面板、显示装置及驱动方法
KR20220137209A (ko) * 2021-04-01 2022-10-12 삼성디스플레이 주식회사 표시 장치
CN113192454B (zh) * 2021-05-14 2023-08-01 武汉天马微电子有限公司 扫描驱动电路、方法、显示面板和显示装置
CN113436584B (zh) * 2021-06-23 2022-07-29 武汉天马微电子有限公司 扫描控制电路及其驱动方法、移位寄存器、显示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101061846B1 (ko) * 2004-08-19 2011-09-02 삼성전자주식회사 표시 장치용 구동 장치
KR101568249B1 (ko) * 2007-12-31 2015-11-11 엘지디스플레이 주식회사 쉬프트 레지스터
KR100962909B1 (ko) * 2008-08-14 2010-06-10 삼성모바일디스플레이주식회사 주사구동부 및 그를 이용한 유기전계발광표시장치
US8982107B2 (en) * 2010-05-24 2015-03-17 Sharp Kabushiki Kaisha Scanning signal line drive circuit and display device provided with same
KR101944465B1 (ko) * 2011-01-06 2019-02-07 삼성디스플레이 주식회사 발광 제어선 구동부 및 이를 이용한 유기전계발광 표시장치
KR20130000020A (ko) 2011-06-22 2013-01-02 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 발광 제어선 구동부
KR101960846B1 (ko) * 2011-12-13 2019-07-16 엘지디스플레이 주식회사 게이트 쉬프트 레지스터
CN106504697B (zh) * 2012-03-13 2019-11-26 株式会社半导体能源研究所 发光装置及其驱动方法
KR101878374B1 (ko) * 2012-04-26 2018-07-16 삼성디스플레이 주식회사 주사 구동 장치 및 그 구동 방법
KR20130137860A (ko) 2012-06-08 2013-12-18 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 발광제어선 구동부
KR101988590B1 (ko) * 2012-10-24 2019-06-13 삼성디스플레이 주식회사 발광제어선 구동부
KR101992908B1 (ko) * 2012-12-28 2019-06-25 엘지디스플레이 주식회사 쉬프트 레지스터
KR102050581B1 (ko) 2013-06-21 2019-12-02 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR20150016706A (ko) * 2013-08-05 2015-02-13 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR102061256B1 (ko) * 2013-08-29 2020-01-03 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
CN103714781B (zh) * 2013-12-30 2016-03-30 京东方科技集团股份有限公司 栅极驱动电路、方法、阵列基板行驱动电路和显示装置
KR102212423B1 (ko) * 2014-02-14 2021-02-04 삼성디스플레이 주식회사 구동 회로 및 이를 포함하는 표시 장치
CN104464628B (zh) * 2014-12-18 2017-01-18 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路及显示装置
CN104809978B (zh) * 2015-05-21 2017-05-17 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN104835476B (zh) * 2015-06-08 2017-09-15 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、阵列基板

Also Published As

Publication number Publication date
DE102016109164A1 (de) 2017-03-23
US20170084222A1 (en) 2017-03-23
US9997101B2 (en) 2018-06-12
DE102016109164B4 (de) 2024-06-06
CN105139795A (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
CN105139795B (zh) 一种栅极扫描电路及其驱动方法、栅极扫描级联电路
CN106157867B (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN106847160B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN104318904B (zh) 移位寄存器单元及其驱动方法、移位寄存器、显示装置
CN110176204A (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN106910453A (zh) 移位寄存器、其驱动方法、栅极集成驱动电路及显示装置
CN105139816B (zh) 栅极驱动电路
CN105513525B (zh) 移位寄存器单元、移位寄存器、栅极驱动电路及显示装置
CN104835442B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN104835465B (zh) 移位寄存器、栅极驱动电路及液晶显示面板
CN104933990B (zh) 一种移位寄存单元及驱动方法、栅极驱动电路
CN105139801B (zh) 阵列基板行驱动电路、移位寄存器、阵列基板及显示器
CN104952396B (zh) 一种移位寄存器及其驱动方法
CN105405381B (zh) 移位寄存器及其驱动方法、驱动电路和阵列基板
CN106940987A (zh) 驱动器及其驱动方法
CN104809979B (zh) 一种反相器及驱动方法、goa单元、goa电路和显示装置
CN107103870A (zh) 移位寄存单元、其驱动方法及显示面板
CN106920508B (zh) 像素驱动电路、方法、像素电路、显示面板和装置
WO2014131217A1 (zh) 移位寄存器和显示装置
CN106782365B (zh) 一种栅极驱动电路及驱动方法、显示装置
CN102479552B (zh) 一种pmos动态移位寄存器单元及动态移位寄存器
CN106960652B (zh) 栅极驱动单元、驱动方法、栅极驱动电路和显示装置
CN105931595A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN106991973B (zh) 控制发光驱动电路及显示装置、驱动方法
CN108399887B (zh) 移位寄存器及其驱动方法、发射驱动电路和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211101

Address after: No.8, liufangyuan Henglu, Donghu New Technology Development Zone, Wuhan City, Hubei Province

Patentee after: WUHAN TIANMA MICROELECTRONICS Co.,Ltd.

Patentee after: Wuhan Tianma Microelectronics Co.,Ltd. Shanghai Branch

Patentee after: Tianma Micro-Electronics Co.,Ltd.

Address before: 201201, 889, Qing Qing Road, Shanghai, Pudong New Area

Patentee before: SHANGHAI TIANMA AM-OLED Co.,Ltd.

Patentee before: Tianma Micro-Electronics Co.,Ltd.

TR01 Transfer of patent right