DE102017118657A1

DE102017118657A1 - Anzeigefeld, Schieberegisterschaltung und Ansteuerverfahren dafür

Info

Publication number: DE102017118657A1
Application number: DE102017118657.3A
Authority: DE
Inventors: Yue Li; Dong Qian; Gang Liu
Original assignee: Tianma Microelectronics Co Ltd; Shanghai Tianma AM OLED Co Ltd
Current assignee: Wuhan Tianma Microelectronics Co Ltd Cn; Wuhan Tianma Microelectronics Co Ltd Shangh Cn; Tianma Microelectronics Co Ltd
Priority date: 2016-11-18
Filing date: 2017-08-16
Publication date: 2018-05-24
Also published as: US20170287413A1; US11756492B2; CN106448540A; CN106448540B; US20210343255A1

Abstract

Eine Schieberegisterschaltung umfasst einen ersten Transistor (T1), einen zweiten Transistor (T2), einen dritten Transistor (T3), einen vierten Transistor (T4), einen fünften Transistor (T5), einen sechsten Transistor (T6), einen siebten Transistor (T7), einen ersten Kondensator C1 und einen zweiten Kondensator C2. Der erste Transistor (T1) liefert ein Eingangssignal (IN) an einen zweiten Knoten (N2), der zweite Transistor (T2) liefert das Eingangssignal (IN) an einen ersten Knoten (N1), der dritte Transistor (T3) liefert ein Ladesignal an den zweiten Knoten (N2), der vierte Transistor (T4) liefert ein erstes Spannungssignal (VGH) an einen dritten Knoten (N3), der fünfte Transistor (T5) liefert ein Spannungssignal an dem dritten Knoten (N3) an den ersten Knoten (N1), der sechste Transistor (T6) liefert das erste Spannungssignal (VGH) an einen Signalausgangsanschluss (OUT) und der siebte Transistor (T7) liefert das zweite Taktsignal (CK2) an den Signalausgangsanschluss (OUT).

Description

Schieberegisterschaltungen können so konfiguriert sein, dass sie eine Gateelektroden-Ansteuerschaltung bilden. Die Gateelektroden-Ansteuerschaltung kann N kaskadierte Schieberegisterschaltungen umfassen. Insbesondere ist ein Eingangssignal einer (m+1)-ten Schieberegister-Schaltung ein Ausgangssignal einer m-ten Schieberegisterschaltung, wobei m < N ist.
1A zeigt ein bestehendes Schaltbild einer Schieberegisterschaltung. 1B zeigt ein Steuerzeitablaufdiagramm einer Schieberegisterschaltung gemäß 1A. Bezugnehmend auf 1A und 1B weisen bei einem t1-Zeitpunkt ein Taktsignal CK und ein Eingangssignal IN Niederspannungspegel auf. Die Niedrigspannungspegelsignale werden in die Knoten N1 beziehungsweise N2 geschrieben und ein Hochspannungspegel wird ausgegeben. Bei einem t2-Zeitpunkt ändert sich das Eingangssignal IN in einen Hochspannungspegel. Das Hochspannungspegelsignal wird in den Knoten N2 geschrieben und der Knoten N1 behält einen Niederspannungspegel bei.
Weiterhin wird, wenn eine fallende Flanke eines zweiten Taktsignals CKB ankommt, ein Niederspannungspegel ausgegeben und der Spannungspegel an dem Knoten N1 wird aufgrund der Kopplung eines Kondensators C2 weiter abgesenkt, wodurch eine vollständige Ausgabe des Niederspanungspegels gewährleistet ist. Bei einem t3-Zeitpunkt ändert sich das erste Taktsignal CK wieder in einen Niederspannungspegel. Der Niederspannungspegel wird in den Knoten N2 geschrieben und eine Hochspannung wird in den Knoten N1 geschrieben. Eine derartige Spannungsbeziehung kann beibehalten werden, um die Ausgabe eines Hochspannungspegels zu gewährleisten. Bei einer derartigen Schaltung verhalten sich das erste Taktsignal CK und das zweite Taktsignal CKB umgekehrt zueinander.
Bei der in 1A dargestellten Schaltung haben die Knoten N1 und N2 keine kontinuierliche Spannungsversorgung, um einen stabilen Spannungspegel zu gewährleisten. Nachdem der Zeitpunkt t3 endet, wird von der Schaltung oftmals erwartet, dass sie in konstanter Weise ein Hochspannungssignal ausgibt. Es besteht jedoch eine parasitäre Kapazität (auch bekannt als Streukapazität) zwischen der Gateelektrode (dem Knoten N1) und der Drainelektrode (Anschluss CKB) des Transistors M4, und das Signal CKB, welches mit der Drainelektrode des Transistors M4 gekoppelt ist, ist ein Rechtecksignal, das sich abrupt und häufig ändert. Die häufige Änderung des Signals CKB erzeugt eine entsprechende Änderung des Spannungspegels am Knoten N1. Dementsprechend kann der Transistor M4 versehentlich eingeschaltet werden, wenn das Signal CKB auf einem Niederspannungspegel ist, wodurch das Ausgangssignal instabil wird.
Das offenbarte Anzeigefeld, die offenbarte Schieberegisterschaltung und das offenbarte Ansteuerverfahren dafür sind daher darauf gerichtet, zumindest die oben dargelegten Teilprobleme oder andere Probleme zu lösen. Es ist darauf hinzuweisen, dass die in dem vorstehend erwähnten Hintergrund-Abschnitt offenbarten Informationen nur dazu verwendet werden, das Verständnis des Hintergrunds der vorliegenden Offenbarung zu verbessern, und er kann somit bestehende Informationen, die dem Durchschnittsfachmann wohlbekannt sind, umfassen.
KURZE ZUSAMMENFASSUNG DER OFFENBARUNG
Ein Aspekt der vorliegenden Offenbarung stellt eine Schieberegisterschaltung bereit. Die Schieberegisterschaltung umfasst einen ersten Transistor, einen zweiten Transistor, einen dritten Transistor, einen vierten Transistor, einen fünften Transistor, einen sechsten Transistor, einen siebten Transistor, einen ersten Kondensator und einen zweiten Kondensator. Der erste Transistor ist dazu konfiguriert, als Reaktion auf ein Spannungssignal an einem ersten Knoten eingeschaltet zu werden, sodass ein Eingangssignal an einen zweiten Knoten geliefert wird. Der zweite Transistor ist dazu konfiguriert, als Reaktion auf ein erstes Taktsignal eingeschaltet zu werden, sodass das Eingangssignal an den ersten Knoten geliefert wird. Der dritte Transistor ist dazu konfiguriert, als Reaktion auf das erste Taktsignal eingeschaltet zu werden, sodass ein Ladesignal an einen zweiten Knoten geliefert wird. Der vierte Transistor ist dazu konfiguriert, als Reaktion auf ein Spannungssignal an dem zweiten Knoten eingeschaltet zu werden, sodass das erste Spannungssignal an einen dritten Knoten geliefert wird. Der fünfte Transistor ist dazu konfiguriert, als Reaktion auf ein zweites Taktsignal eingeschaltet zu werden, sodass ein Spannungssignal an dem dritten Knoten an den ersten Knoten geliefert wird. Der sechste Transistor ist dazu konfiguriert, als Reaktion auf das Spannungssignal an dem zweiten Knoten eingeschaltet zu werden, sodass das erste Spannungssignal an einen Signalausgangsanschluss geliefert wird. Der siebte Transistor ist dazu konfiguriert, als Reaktion auf ein Spannungssignal an einem vierten Knoten eingeschaltet zu werden, sodass das zweite Taktsignal an den Signalausgangsanschluss geliefert wird, wobei die Spannung an dem vierten Knoten positiv mit der Spannung an dem ersten Knoten korreliert ist. Der erste Kondensator ist elektrisch zwischen dem vierten Knoten und dem Signalausgangsanschluss verbunden und der zweite Kondensator ist elektrisch zwischen dem zweiten Knoten und dem ersten Spannungssignal verbunden.
Ein weiterer Aspekt der vorliegenden Offenbarung stellt ein Ansteuerverfahren für eine Schieberegisterschaltung bereit. Die Schieberegisterschaltung umfasst einen ersten Transistor, welcher dazu konfiguriert ist, als Reaktion auf ein Spannungssignal an einem ersten Knoten eingeschaltet zu werden, um ein Eingangssignal an einen zweiten Knoten zu liefern, einen zweiten Transistor, welcher dazu konfiguriert ist, als Reaktion auf ein erstes Taktsignal eingeschaltet zu werden, um das Eingangssignal an den ersten Knoten zu liefern, einen dritten Transistor, welcher dazu konfiguriert ist, als Reaktion auf das erste Taktsignal eingeschaltet zu werden, um ein Ladesignal an einen zweiten Knoten zu liefern, einen vierten Transistor, welcher dazu konfiguriert ist, als Reaktion auf ein Spannungssignal an dem zweiten Knoten eingeschaltet zu werden, um ein erstes Spannungssignal an einen dritten Knoten zu liefern, einen fünften Transistor, welcher dazu konfiguriert ist, als Reaktion auf ein zweites Taktsignal eingeschaltet zu werden, um ein Spannungssignal an dem dritten Knoten an den ersten Knoten zu liefern, einen sechsten Transistor, welcher dazu konfiguriert ist, als Reaktion auf das Spannungssignal an dem zweiten Knoten eingeschaltet zu werden, um das erste Spannungssignal an einen Signalausgangsanschluss zu liefern, einen siebten Transistor, welcher dazu konfiguriert ist, als Reaktion auf ein Spannungssignal an einem vierten Knoten eingeschaltet zu werden, um das zweite Taktsignal an den Signalausgangsanschluss zu liefern, einen ersten Kondensator, welcher elektrisch zwischen dem vierten Knoten und dem Signalausgangsanschluss verbunden ist, und einen zweiten Kondensator, welcher elektrisch zwischen dem zweiten Knoten und dem ersten Spannungssignal verbunden ist, und eine Spannung an dem vierten Knoten ist positiv mit einer Spannung at dem ersten Knoten korreliert ist. Das Ansteuerverfahren umfasst eine in einer ersten Stufe Steuern des zweiten Transistors, des dritten Transistors und des siebten Transistors durch das erste Taktsignal, das Eingangssignal und das erste Spannungssignal, ausgeschaltet zu sein, Steuern des fünften Transistors durch das zweite Taktsignal, eingeschaltet zu sein, und Übertragen des ersten Spannungssignals durch den sechsten Transistor an den Signalausgangsanschluss.
Ein weiterer Aspekt der vorliegenden Offenbarung stellt ein Anzeigefeld bereit, umfassend eine Schieberegisterschaltung. Die Schieberegisterschaltung umfasst einen ersten Transistor, einen zweiten Transistor, einen dritten Transistor, einen vierten Transistor, einen fünften Transistor, einen sechsten Transistor, einen siebten Transistor, einen ersten Kondensator und einen zweiten Kondensator. Der erste Transistor ist dazu konfiguriert, als Reaktion auf ein Spannungssignal an einem ersten Knoten eingeschaltet zu werden, sodass dadurch ein Eingangssignal an einen zweiten Knoten geliefert wird. Der zweite Transistor ist dazu konfiguriert, als Reaktion auf ein erstes Taktsignal eingeschaltet zu werden, sodass dadurch das Eingangssignal an den ersten Knoten geliefert wird. Der dritte Transistor ist dazu konfiguriert, als Reaktion auf das erste Taktsignal eingeschaltet zu werden, sodass dadurch ein Ladesignal an einen zweiten Knoten geliefert wird. Der vierte Transistor ist dazu konfiguriert, als Reaktion auf ein Spannungssignal an dem zweiten Knoten eingeschaltet zu werden, sodass dadurch ein erstes Spannungssignal an einen dritten Knoten geliefert wird. Der fünfte Transistor ist dazu konfiguriert, als Reaktion auf ein zweites Taktsignal eingeschaltet zu werden, sodass dadurch ein Spannungssignal an dem dritten Knoten an den ersten Knoten geliefert wird. Der sechste Transistor ist dazu konfiguriert, als Reaktion auf ein Spannungssignal an dem zweiten Knoten eingeschaltet zu werden, sodass dadurch das erste Spannungssignal an einen Signalausgangsanschluss geliefert wird. Der siebte Transistor ist dazu konfiguriert, als Reaktion auf ein Spannungssignal an einem vierten Knoten eingeschaltet zu werden, sodass dadurch das zweite Taktsignal an den Signalausgangsanschluss geliefert wird, wobei eine Spannung an dem vierten Knoten positiv mit einer Spannung an dem ersten Knoten korreliert ist. Der erste Kondensator ist elektrisch zwischen dem vierten Knoten und dem Signalausgangsanschluss verbunden und der zweite Kondensator ist elektrisch zwischen dem zweiten Knoten und dem ersten Spannungssignal verbunden ist.
Andere Aspekte der vorliegenden Offenbarung können von Fachleuten auf dem Gebiet der vorliegenden Erfindung angesichts der Beschreibung, der Ansprüche und der Zeichnungen der vorliegenden Offenbarung verstanden werden.
Figurenliste
Die beigefügten Zeichnungen, welche in die Beschreibung mitaufgenommen werden und einen Teil derer bilden, veranschaulichen eine oder mehrere Ausführungsformen der vorliegenden Offenbarung und dienen - zusammen mit der ausführlichen Beschreibung - dazu, die Grundlagen und Implementierungen der Offenbarung zu veranschaulichen. Offenkundig entsprechen die nachfolgend beschriebenen Zeichnungen nur einigen Ausführungsformen der vorliegenden Offenbarung, und es ist für den Durchschnittsfachmann möglich, andere Zeichnungen aus den beigefügten Zeichnungen herzuleiten, ohne kreative Anstrengung.

1A zeigt ein bestehendes Schaltdiagramm einer Schieberegisterschaltung;
1B zeigt ein Steuerzeitablaufdiagramm einer Schieberegisterschaltung gemäß 1A;
2 zeigt ein beispielhaftes Schaltdiagramm einer Schieberegisterschaltung nach Ausführungsformen der vorliegenden Offenbarung;
3 zeigt ein beispielhaftes Steuerzeitablaufdiagramm einer Schieberegisterschaltung gemäß 2;
4A-Fig. 4E zeigen Ersatzschaltdiagramme einer Schieberegisterschaltung gemäß 2 während jeder Stufe eines Steuerzeitablaufs gemäß 3;
5 zeigt ein weiteres beispielhaftes Schaltdiagramme einer Schieberegisterschaltung gemäß Ausführungsformen der vorliegenden Offenbarung;
6 zeigt ein weiteres beispielhaftes Schaltdiagramm einer Schieberegisterschaltung gemäß Ausführungsformen der vorliegenden Offenbarung;
7 zeigt ein weiteres beispielhaftes Schaltdiagramm einer Schieberegisterschaltung gemäß Ausführungsformen der vorliegenden Offenbarung; und
8A-8C zeigen beispielhafte Arbeitsdaten einer Schieberegisterschaltung gemäß Ausführungsformen der vorliegenden Offenbarung.

AUSFÜHRLICHE BESCHREIBUNG
Beispielhafte Ausführungsformen werden nachfolgend mit Bezugnahme auf die beigefügten Zeichnungen ausführlicher beschrieben. Jedoch können Ausführungsformen der vorliegenden Offenbarung in vielen verschiedenen Formen implementiert werden und sollten nicht als auf die hierin dargelegten Ausführungsformen beschränkt angesehen werden. Vielmehr werden diese Ausführungsformen dergestalt angegeben, dass die vorliegende Offenbarung gründlicher und vollständiger wird und den Umfang der beispielhaften Ausführungsformen dem Fachmann vollständig vermitteln wird. Die beschriebenen Merkmale, Strukturen oder Eigenschaften können in beliebiger geeigneter Weise in einer oder mehreren Ausführungsformen kombiniert werden. In der folgenden Beschreibung werden zahlreiche spezifische Details angegeben, um ein gründliches Verständnis von Ausführungsformen der vorliegenden Offenbarung zu ermöglichen. Der Fachmann erkennt jedoch, dass technische Lösungen der vorliegenden Offenbarung ohne eine oder mehrere der spezifischen Details oder mit anderen Verfahren, Komponenten, Vorrichtungen oder Schritten usw. ausgeführt werden können. In anderen Fällen werden bekannte technische Lösungen nicht im Detail gezeigt oder beschrieben, um die Aspekte der vorliegenden Offenbarung nicht zu verdecken.
Darüber hinaus sind die beigefügten Zeichnungen der vorliegenden Offenbarung nur schematisch, gleiche Bezugszeichen in den Zeichnungen bezeichnen gleiche oder ähnliche Elemente, und daher wird eine wiederholte Beschreibung davon weggelassen. Bestimmte Blockdiagramme, die in den beigefügten Zeichnungen dargestellt sind, sind funktionale Einheiten und müssen nicht notwendigerweise physikalischen oder logischen unabhängigen Einheiten entsprechen. Diese funktionalen Einheiten können mittels Software oder einem oder mehreren Hardwaremodulen oder einer integrierten Schaltung implementiert werden. Diese funktionalen Einheiten können in verschiedenen Netzwerken und/oder Prozessorgeräten und/oder Mikrocontroller-Geräten implementiert werden.
Beispielhafte Ausführungsformen der vorliegenden Offenbarung werden nachfolgend unter Bezugnahme auf die beigefügten Zeichnungen im Detail beschrieben. 2 zeigt ein beispielhaftes Schaltdiagramm einer Schieberegisterschaltung gemäß Ausführungsformen der vorliegenden Offenbarung. Wie in 2 gezeigt, kann eine Schieberegisterschaltung 200 erste bis siebte Transistoren T1 bis T7, einen ersten Kondensator C1 und einen zweiten Kondensator C2 umfassen. Optional kann die Schieberegisterschaltung 200 ferner einen achten Transistor T8 umfassen.
Genauer gesagt kann der erste Transistor T1 als Reaktion auf ein Spannungssignal an einem ersten Knoten N1 eingeschaltet werden. Ein zweiter Transistor T2 kann als Reaktion auf ein erstes Taktsignal CK1 eingeschaltet werden, sodass dadurch ein Eingangssignal IN (auch als V(IN) bezeichnet) an den ersten Knoten N1 geliefert wird. Ein dritter Transistor T3 kann als Reaktion auf das erste Taktsignal CK1 eingeschaltet werden, sodass dadurch ein Ladesignal (z. B. ein zweites Spannungssignal VGL) an einen zweiten Knoten N2 geliefert wird. Ein vierter Transistor T4 kann als Reaktion auf ein Spannungssignal an dem zweiten Knoten N2 eingeschaltet werden, sodass dadurch ein erstes Spannungssignal VGH an einen dritten Knoten N3 geliefert wird.
Ferner kann ein fünfter Transistor T5 als Reaktion auf ein zweites Taktsignal CK2 eingeschaltet werden, sodass dadurch ein Spannungssignal an dem dritten Knoten N3 an den ersten Knoten N1 geliefert wird. Ein sechster Transistor T6 kann als Reaktion auf ein Spannungssignal an dem zweiten Knoten N2 eingeschaltet werden, sodass dadurch das erste Spannungssignal VGH an einen Signalausgangsanschluss OUT geliefert wird. Ein siebter Transistor T7 kann als Reaktion auf ein Spannungssignal an einem vierten Knoten N4 eingeschaltet werden, sodass dadurch das zweite Taktsignal CK2 an den Signalausgangsanschluss OUT geliefert wird.
Ferner kann der achte Transistor T8 als Reaktion auf das zweite Spannungssignal VGL eingeschaltet werden, sodass dadurch der erste Knoten N1 und der vierte Knoten N4 elektrisch miteinander verbunden sind. Die Spannung am vierten Knoten N4 kann positiv mit der Spannung am ersten Knoten N1 korreliert sein. Durch Konfigurieren des achten Transistors T8 kann die relativ große Kreuzungsspannung, die bei dem Betrieb der Schaltung auftritt, reduziert werden, sodass dadurch die Zuverlässigkeit der Schaltung verbessert wird.
Ferner kann der achte Transistor T8 eine Schaltungsschutzfunktion implementieren. Beispielsweise kann der achte Transistor T8 ein Widerstand mit einem vorbestimmten Widerstand sein, und die vorliegende Offenbarung ist nicht darauf beschränkt. Optional kann in einigen Ausführungsformen der erste Knoten N1 und der vierte Knoten N4 derselbe Knoten sein. Das heißt, der achte Transistor T8 braucht nicht konfiguriert werden.
Ferner kann der erste Kondensator C1 elektrisch zwischen dem vierten Knoten N4 und dem Signalausgangsanschluss OUT verbunden sein. Der zweite Kondensator C2 kann mit dem zweiten Knoten N2 und dem ersten Spannungssignal VGH elektrisch verbunden sein.
Genauer gesagt kann der erste Transistor T1 bis zum siebten Transistor T7 jeweils ein Steuerende, ein erstes Ende und ein zweites Ende umfassen. Wie in 2 gezeigt, wenn diagrammmäßig dargestellt, kann das erste Ende und das zweite Ende eines Transistors als durch eine Platte verbunden gezeichnet werden, und das Steuerende kann als mit einer parallel zu der Platte, welche das erste Ende und das zweite Ende verbindet, verbundenen Platte gezeichnet werden. P-Typ-Transistoren können durch einen Kreis angezeigt werden, der das Steuerende mit einer entsprechenden Platte verbindet, während N-Typ-Transistoren keinen solchen Zyklus aufweisen.
In einer Ausführungsform, wie in 2 gezeigt, können der erste Transistor T1 bis zum siebten Transistor T7 zu veranschaulichenden Zwecken sämtlich P-Typ-Transistoren sein. Ferner kann das Steuerende eine Gateelektrode des Transistors sein, das erste Ende kann eine Sourceelektrode des Transistors sein und das zweite Ende kann eine Drainelektrode des Transistors sein. Da bei einem Dünnschichttransistor die Sourceelektrode und die Drainelektrode nicht strikt unterschieden werden können, kann bei einigen anderen Ausführungsformen das erste Ende die Drainelektrode des Transistors sein und kann das zweite Ende die Drainelektrode des Transistors sein.
Unter Bezugnahme auf 2 kann das Steuerende des ersten Transistors T1 elektrisch mit dem ersten Knoten N1 verbunden sein, kann das erste Ende des ersten Transistors T1 das Eingangssignal IN empfangen und kann das zweite Ende des ersten Transistors T1 elektrisch mit dem zweiten Knoten N2 verbunden sein. Das Steuerende des zweiten Transistors T2 kann das erste Taktsignal CK1 empfangen, das erste Ende des zweiten Transistors T2 kann das Eingangssignal IN empfangen und das zweite Ende des zweiten Transistors kann mit dem ersten Knoten N1 elektrisch verbunden sein.
Ferner kann das Steuerende des dritten Transistors T3 das erste Taktsignal CK1 empfangen, kann das erste Ende des dritten Transistors T3 ein Ladesignal (z. B. das zweite Spannungssignal VGL) empfangen und kann das zweite Ende des dritten Transistors T3 mit dem zweiten Knoten N2 elektrisch verbunden sein. Das Steuerende des vierten Transistors T4 kann mit dem zweiten Knoten N2 elektrisch verbunden sein, das erste Ende des vierten Transistors T4 kann das erste Spannungssignal VGH empfangen und das zweite Ende des vierten Transistors T4 kann mit dem dritten Knoten N3 oder wahlweise mit dem ersten Ende des fünften Transistors T5 elektrisch verbunden sein.
Ferner kann das Steuerende des fünften Transistors T5 das zweite Taktsignal CK2 empfangen, kann das erste Ende des fünften Transistors T5 mit dem dritten Knoten N3 oder wahlweise mit dem zweiten Ende des vierten Transistors T4 elektrisch verbunden sein und kann das zweite Ende des fünften Transistors T5 mit dem ersten Knoten N1 elektrisch verbunden sein. Das Steuerende des sechsten Transistors T6 kann mit dem zweiten Knoten N2 elektrisch verbunden sein, das erste Ende des sechsten Transistors T6 kann das erste Spannungssignal VGH empfangen und das zweite Ende des sechsten Transistors T6 kann mit dem Signalausgangsanschluss OUT elektrisch verbunden sein. Das Steuerelement des siebten Transistors T7 kann mit dem vierten Knoten N4 elektrisch verbunden sein, das erste Ende des siebten Transistors T7 kann das zweite Taktsignal CK2 empfangen und der siebte Transistor T7 kann elektrisch mit dem Signalausgangsanschluss OUT verbunden sein.
Ferner kann der achte Transistor T8 auch ein Steuerende, ein erstes Ende und ein zweites Ende umfassen. Das Steuerende kann eine Gateelektrode des achten Transistors T8 sein, das erste Ende kann die Sourceelektrode des achten Transistors T8 sein und das zweite Ende kann die Drainelektrode des achten Transistors T8 sein. Optional kann das erste Ende die Drainelektrode des achten Transistors T8 sein und das zweite Ende kann die Sourceelektrode des achten Transistors T8 sein.
In einer Ausführungsform, wie in 2 gezeigt, kann der achte Transistor T8 auch ein P-Typ-Transistor sein. Das Steuerende des achten Transistors T8 kann ein Ladesignal empfangen (z. B. das zweite Spannungssignal VGL), das erste Ende des achten Transistors T8 kann mit dem ersten Knoten N1 verbunden sein und das zweite Ende des achten Transistors T8 kann mit dem vierten Knoten N4 verbunden sein.
In einer Ausführungsform kann das Ladesignal das zweite Spannungssignal VGL sein, und die vorliegende Offenbarung ist nicht darauf beschränkt. Beispielsweise kann in einer anderen Ausführungsform das Ladesignal das erste Taktsignal CK1 oder das zweite Taktsignal CK2 usw. sein.
3 zeigt eine beispielhafte Steuerzeitablauffolge 300 einer Schieberegisterschaltung gemäß 2. Wie n 3 gezeigt, sind Spannungspegel des Eingangssignals IN, des ersten Taktsignals CK1, des zweiten Taktsignals CK2 und des Ausgangssignals OUT (auch als VOUT oder V(OUT) bezeichnet) in fünf Stufen (t1~t5) dargestellt.
Wie in 3 gezeigt, können bei einer Ausführungsform der Niederspannungsarbeitszyklus des ersten Taktsignals CK1 und des zweiten Taktsignals CK2 beide kleiner als 1/2 sein, und das erste Taktsignal CK1 und das zweite Taktsignal CK2 können sich um 1/2 Signalzyklus unterscheiden. Der Niederspannungsarbeitszyklus (nachfolgend als „Arbeitszyklus“ bezeichnet) kann sich auf einen Prozentsatz der Periode beziehen, bei dem ein Signal auf einem niedrigen Spannungspegel ist. In einigen anderen Ausführungsformen können der Hochspannungsarbeitszyklus des ersten Taktsignals CK1 und des zweiten Taktsignals CK2 beide kleiner als 1/2 sein, und das erste Taktsignal CK1 und das zweite Taktsignal CK2 können sich um 1/2 Signalperiode unterscheiden. Der Hochspannungsarbeitszyklus kann sich auf einen Prozentsatz der Periode beziehen, bei dem ein Signal auf einem hohen Spannungspegel ist.
In praktischen Anwendungen können, da eine RC-Last während des Betriebs der Schaltung bestehen kann, das erste Taktsignal CK1 und das zweite Taktsignal CK2 Verzögerungen aufweisen. Wenn der Lastzyklus 1/2 oder mehr beträgt, kann die Taktsignalverzögerung zu einem anormalen Betrieb der Schaltung führen. Wenn die Anzahl der kaskadierten Schieberegisterschaltungen in der Schaltung relativ groß ist, kann die gesamte Schaltung ausfallen. Dementsprechend können Ausführungsformen der vorliegenden Offenbarung den Arbeitszyklus des ersten Taktsignals CK1 und des zweiten Taktsignals CK2 derart konfigurieren, dass es kleiner oder gleich 1/2 ist.
4A-Fig. 4E zeigen Ersatzschaltdiagramme einer Schieberegisterschaltung gemäß 2 in jeder Stufe einer Steuerzeitablauffolge gemäß 3. Wie in 4A-Fig. 4E gezeigt, können der erste Transistor T1 bis zum achten Transistor T8 sämtlich P-Typ-Transistoren sein. Wenn sämtliche Transistoren (T1-T8) P-Typ-Transistoren sind, kann das erste Spannungssignal VGH ein Hochspannungspegelsignal sein, und das zweite Spannungssignal VGL kann ein Niederspannungspegelsignal sein. Ferner kann ein P-Typ-Transistor eingeschaltet werden, wenn ein niedriger Spannungspegel an das Steuerende (d.h. Gateelektrode) des Transistors angelegt wird, und kann ausgeschaltet werden, wenn ein Hochspannungspegel an das Steuerende des Transistors angelegt wird.
4A zeigt ein Ersatzschaltdiagramm einer Schieberegisterschaltung in einer ersten Stufe t1 einer Steuerzeitablauffolge gemäß 3. Wie in 4A gezeigt und unter Bezugnahme auf 3 sind in der ersten Stufe t1 das erste Taktsignal CK1 und das Eingangssignal IN beide auf einem Hochspannungspegel, wodurch der zweite Transistor T2 und der dritte Transistor T3 ausgeschaltet werden. Das zweite Taktsignal CK2 kann auf einem Niederspannungspegel sein, wodurch der fünfte Transistor T5 gesteuert wird, eingeschaltet zu sein. Dann kann der zweite Knoten N2 aufgrund der Speicherfunktion des zweiten Kondensators C2 eine Niederspannung von einem vorherigen Zeitpunkt beibehalten und der erste Knoten N1 kann eine Hochspannung von einem vorherigen Zeitpunkt beibehalten. Dementsprechend können der vierte Transistor T4 und der sechste Transistor T6 kontinuierlich eingeschaltet werden.
Ferner kann durch den vierten Transistor T4 und den fünften Transistor T5 der Hochspannungspegel des ersten Spannungssignals VGH an den ersten Knoten N1 übertragen werden, wodurch eine aktive Beibehaltung des Hochspannungspegels am ersten Knoten N1 realisiert wird. Der Hochspannungspegel am ersten Knoten N1 kann den ersten Transistor T1 steuern, ausgeschaltet zu sein. Ferner kann aufgrund des Niederspannungspegels des zweiten Spannungssignals VGL der achte Transistor T8 kontinuierlich eingeschaltet sein, und somit kann der Hochspannungspegel am ersten Knoten N1 an den vierten Knoten N4 übertragen werden, wodurch der siebte Transistor gesteuert T7 wird, ausgeschaltet sein.
Demzufolge, wenn das erste Spannungssignal VGH durch den sechsten Transistor T6 an den Signalausgangsanschluss OUT übertragen wird, und die Schaltung somit einen Hochspannungspegel ausgibt, kann der Niederspannungspegel des zweiten Taktsignals CK2 möglicherweise nicht in der Lage sein, den ersten Knoten N1 durch die parasitäre Kapazität des siebten Transistors T7 zu beeinflussen. Der Hochspannungspegel des Ausgangssignals OUT kann somit stabil ausgegeben werden.
4B zeigt ein Ersatzschaltdiagramm einer Schieberegisterschaltung in einer zweite Stufe t2 einer Steuerzeitablauffolge gemäß 3. Wie in 4B gezeigt und unter Bezugnahme auf 3 können in der zweiten Stufe t2 das erste Taktsignal CK1, das Eingangssignal IN auf einem Niederspannungspegel sein, wodurch der erste Transistor T1, der zweite Transistor T2, der dritte Transistor T3, der vierte Transistor T4, der sechste Transistor T6 und der siebte Transistor T7 gesteuert werden, eingeschaltet zu sein. Das zweite Taktsignal CK2 kann auf einem hohen Spannungspegel sein, wodurch der fünfte Transistor T5 gesteuert wird, ausgeschaltet zu sein.
Dann kann der Niederspannungspegel des Eingangssignals IN an den ersten Knoten N1 durch den zweiten Transistor T2 übertragen werden, sodass der erste Knoten N1 auf einen Niederspannungspegel übergehen kann. Die Niederspannung kann in dem ersten Kondensator C1 gespeichert werden. Ferner kann der Niederspannungspegel des ersten Knotens N1 an die Gateelektrode des ersten Transistors T1 angelegt werden, wodurch ermöglicht wird, dass der Niederspannungspegel des Eingangssignals IN an den zweiten Knoten N2 übertragen wird. Gleichzeitig kann der dritte Transistor T3 den Niederspannungspegel des zweiten Spannungssignals VGL an den zweiten Knoten N2 übertragen, wodurch eine aktive Aufrechterhaltung eines Niederspannungspegels am zweiten Knoten N2 realisiert wird.
Ferner kann das erste Spannungssignal VGH über den sechsten Transistor T6 an den Signalausgangsanschluss OUT übertragen werden, und die Schaltung kann somit einen Hochspannungspegel ausgeben. Da der Niederspannungspegel am ersten Knoten N1 und zweiten Knoten N2 jeweils durch eine aktive Quelle aufrechterhalten wird, kann der Hochspannungspegel des zweiten Taktsignals CK2 den ersten Knoten N1 nicht über die parasitäre Kapazität des siebten beeinflussen Transistors T7 oder den zweiten Knoten N2 über die parasitäre Kapazität des sechsten Transistors T6 beeinflussen. Dementsprechend kann der Hochspannungspegel des Ausgangssignals OUT stabil ausgegeben werden.
4C zeigt ein Ersatzschaltdiagramm einer Schieberegisterschaltung in einer dritten Stufe t3 einer Steuerzeitablauffolge gemäß 3. Wie in 4C gezeigt und unter Bezugnahme auf 3 können in der dritten Stufe t3 das erste Taktsignal CK1 und das Eingangssignal IN beide auf einem Hochspannungspegel sein, wodurch der zweite Transistor T2, der dritte Transistor T3, der vierte Transistor T4 und der sechste Transistor T6 gesteuert werden, ausgeschaltet zu sein. Das zweite Taktsignal CK2 kann auf einem Niederspannungspegel sein, wodurch der fünfte Transistor T5 gesteuert wird, eingeschaltet zu sein.
Dann kann aufgrund des Niederspannungspegels, der durch den ersten Kondensator C1 in der zweiten Stufe t2 gespeichert ist, der erste Knoten N1 einen Niederspannungspegel beibehalten, sodass der erste Transistor T1 und der siebte Transistor T7 kontinuierlich eingeschaltet werden können. Der Hochspannungspegel des Eingangssignals IN kann somit durch den ersten Transistor T1 an den zweiten Knoten N2 übertragen werden, sodass der zweite Knoten N2 in einen Hochspannungspegel übergehen kann.
Ferner kann das zweite Taktsignal CK2 durch den siebten Transistor T7 an den Signalausgangsanschluss OUT übertragen werden, um einen Niederspannungspegel auszugeben. Der Spannungspegel des ersten Knotens N1 kann aufgrund des Niederspannungspegels des zweiten Taktsignals CK2 über den Kopplungseffekt der parasitären Kapazität des siebten Transistors T7 niedriger werden. Dementsprechend kann der Niederspannungspegel des zweiten Taktsignals CK2 stabil ausgegeben werden.
4D zeigt ein Ersatzschaltdiagramm einer Schieberegisterschaltung in einer vierten Stufe t4 einer Steuerzeitablauffolge 300 gemäß 3. Wie in 4D gezeigt und unter Bezugnahme auf 3 kann in der vierten Stufe t4 das erste Taktsignal CK1 auf einem Niederspannungspegel sein, wodurch der zweite Transistor T2 und der dritte Transistor T3 gesteuert werden, eingeschaltet zu sein. Das Eingangssignal IN und das zweite Taktsignal CK2 können beide auf einem Hochspannungspegel sein, wodurch der erste Transistor T1, der siebte Transistor T7 und der fünfte Transistor T5 gesteuert werden, ausgeschaltet sein.
Dann kann der Hochspannungspegel des Eingangssignals IN an den ersten Knoten N1 durch den zweiten Transistor T2 übertragen werden, sodass der erste Knoten N1 auf einem Hochspannungspegel sein kann. Gleichzeitig kann der Niederspannungspegel des zweiten Spannungssignals VGL durch den dritten Transistor T3 an den zweiten Knoten N2 übertragen werden, wodurch eine aktive Aufrechterhaltung eines Niederspannungspegels an dem zweiten Knoten N2 realisiert wird. Der zweite Kondensator C2 kann den Niederspannungspegel speichern. Das erste Spannungssignal VGH kann durch den sechsten Transistor T6 an den Signalausgangsanschluss OUT übertragen werden, und der Hochspannungspegel des Ausgangssignals OUT kann stabil ausgegeben werden.
4E zeigt ein Ersatzschaltdiagramm einer Schieberegisterschaltung in einer fünften Stufe t5 einer Steuerzeitablauffolge 300 gemäß Ausführungsformen der vorliegenden Offenbarung. Wie in 4E gezeigt und unter Bezugnahme auf 3 können in der fünften Stufe t5 das erste Taktsignal CK1 und das Eingangssignal IN beide auf einem Hochspannungspegel sein, wodurch der zweite Transistor T2, der dritte Transistor T3, der erste Transistor T1 und der siebte Transistor T7 gesteuert werden, ausgeschaltet zu sein. Das zweite Taktsignal CK2 kann ein Niederspannungspegel sein, wodurch der fünfte Transistor T5 gesteuert wird, eingeschaltet zu sein.
Dann kann der zweite Knoten N2 aufgrund des Speichereffekts des zweiten Kondensators C2 den Niederspannungspegel des vorherigen Zustands (d. h. der Stufe t4) beibehalten, wodurch der vierte Transistor T4 und der sechste Transistor T6 gesteuert werden, eingeschaltet zu sein. Der Hochspannungspegel des ersten Spannungssignals VGH kann durch den vierten Transistor T4 und den fünften Transistor T5 an den ersten Knoten N1 übertragen werden, um den ersten Knoten N1 kontinuierlich auf einem Hochspannungspegel einzustellen, wodurch eine aktive Aufrechterhaltung des Hochspannungspegels am ersten Knoten N1 realisiert wird.
Dementsprechend kann der Übergang des zweiten Taktsignals CK2 von einem Hochspannungspegel auf einen Niederspannungspegel den Hochspannungspegel am ersten Knoten N1 über den Kopplungseffekt der parasitären Kapazität des siebten Transistors T7 nicht beeinflussen und der Abschaltzustand des siebten Transistors T7 kann nicht beeinflusst werden. Das erste Spannungssignal VGH kann durch den sechsten Transistor T6 an den Signalausgangsanschluss OUT übertragen werden, und der Hochspannungspegel des Ausgangssignals OUT kann stabil ausgegeben werden.
Aus den vorgenannten Beschreibungen kann die offenbarte Schieberegisterschaltung die Aufrechterhaltung der aktiven Eingabe von Spannungspegeln an dem ersten Knoten N1 und dem zweiten Knoten N2 realisieren und den Einfluss der abrupten Änderung des zweiten Taktsignals CK2 durch den Kopplungseffekt der parasitären Kapazität auf den ersten Knoten N1 und den zweiten Knoten N2 verringern. Dementsprechend kann das Ausgangssignal OUT stabil ausgegeben werden.
Ferner stellt die vorliegende Offenbarung auch ein weiteres Verbindungsverfahren einer Schieberegisterschaltung bereit. 5 zeigt ein weiteres beispielhaftes Schaltdiagramm einer Schieberegisterschaltung 200 gemäß Ausführungsformen der vorliegenden Offenbarung. Wie in 5 gezeigt, kann in einer Ausführungsform das Steuerende des ersten Transistors T1 elektrisch mit dem ersten Knoten N1 verbunden sein, kann das erste Ende des ersten Transistors T1 das Eingangssignal IN empfangen und kann das zweite Ende des ersten Transistors T1 elektrisch mit dem zweiten Knoten N2 verbunden sein.
Ferner kann das Steuerende des zweiten Transistors T2 das zweite Taktsignal CK1 empfangen, kann das erste Ende des zweiten Transistors das Eingangssignal IN empfangen und kann das zweite Ende des zweiten Transistors T2 elektrisch mit dem ersten Knoten N1 verbunden sein. Das Steuerende des dritten Transistors T3 kann das erste Taktsignal CK1 empfangen, das erste Ende des dritten Transistors T3 kann ein Ladesignal (d. h. das zweite Spannungssignal VGL) empfangen und das zweite Ende des dritten Transistors T3 kann elektrisch mit dem zweiten Knoten N2 verbunden sein.
Das Steuerende des vierten Transistors T4 kann mit dem zweiten Knoten N2 elektrisch verbunden sein, das erste Ende des vierten Transistors T4 kann elektrisch mit dem Signalausgangsanschluss OUT verbunden sein und das zweite Ende des vierten Transistors T4 kann elektrisch mit dem dritten Knoten N3 oder dem ersten Ende des fünften Transistors T5 elektrisch verbunden sein. Das Steuerende des fünften Transistors T5 kann das zweite Taktsignal CK2 empfangen, das erste Ende des fünften Transistors T5 kann elektrisch mit dem dritten Knoten N3 oder dem zweiten Ende des vierten Transistors T4 verbunden sein und das zweite Ende des fünften Transistors T5 kann elektrisch mit dem ersten Knoten N1 verbunden sein.
Weiterhin kann das Steuerende des sechsten Transistors T6 elektrisch mit dem zweiten Knoten N2 verbunden sein, das erste Ende des sechsten Transistors T6 kann das erste Spannungssignal VGH empfangen und das zweite Ende des sechsten Transistors T6 kann mit dem Signalausgangsanschluss OUT elektrisch verbunden sein. Das Steuerende des siebten Transistors T7 kann mit dem vierten Knoten N4 elektrisch verbunden sein, das erste Ende des siebten Transistors T7 kann das zweite Taktsignal CK2 empfangen und das zweite Ende des siebten Transistors T7 kann mit dem Signalausgangsanschluss OUT elektrisch verbunden sein.
Weiterhin kann das Steuerende des achten Transistors T8 ein Ladesignal (d. h. das zweite Spannungssignal VGL) empfangen, das erste Ende des achten Transistors T8 kann mit dem ersten Knoten N1 elektrisch verbunden sein und das zweite Ende des achten Transistors T8 kann mit dem vierten Knoten N4 elektrisch verbunden sein. Der erste Kondensator C1 kann zwischen dem vierten Knoten N4 und dem Signalausgangsanschluss OUT elektrisch verbunden sein. Der zweite Kondensator C2 kann mit dem zweiten Knoten N2 und dem ersten Spannungssignal VGH elektrisch verbunden sein.
Die in 5 dargestellte Schieberegisterschaltung weist eine ähnliche Konfiguration wie die vorstehend erwähnte Schieberegisterschaltung 200 auf. Demgemäß kann mit Bezug auf die Beschreibungen jeder Stufe einer Steuerzeitablauffolge für die Schieberegisterschaltung 200 der Fachmann jede Stufe einer Steuerzeitablauffolge für die in 5 gezeigte Schieberegisterschaltung erhalten.
In der oben erwähnten Schaltung können der erste Knoten N1 und der vierte Knoten N4 derselbe Knoten sein oder mit einem ersten Ende und einem zweiten Ende eines achten Transistors T8 verbunden sein. Wie in 5 gezeigt kann der achte Transistor T8 in Reaktion auf das zweite Spannungssignal VGL eingeschaltet werden, wodurch der erste Knoten N1 und der vierte Knoten N4 elektrisch verbunden sind. Durch den achten Transistor T8 kann die im Betrieb der Schaltung vorhandene relativ große Kreuzungsspannung reduziert werden, wodurch die Zuverlässigkeit der Schaltung verbessert wird. Ferner kann der achte Transistor T8 eine Schaltungsschutzfunktion in anderer Weise implementieren. Beispielsweise kann der achte Transistor T8 ein Widerstand mit einem vorbestimmten Widerstand sein, und die vorliegende Offenbarung ist nicht darauf beschränkt.
Ferner kann in einer Ausführungsform das Ladesignal das zweite Spannungssignal VGL sein. In anderen Ausführungsformen kann das Ladesignal auch das erste Taktsignal CK1 oder das zweite Taktsignal CK2 usw. sein.
6 zeigt ein weiteres beispielhaftes Schaltdiagramm einer Schieberegisterschaltung gemäß Ausführungsformen der vorliegenden Offenbarung. 7 zeigt ein weiteres beispielhaftes Schaltdiagramm einer Schieberegisterschaltung gemäß Ausführungsformen der vorliegenden Offenbarung. 6 und 7 zeigt jeweils ein beispielhaftes Schaltdiagramm einer Schieberegisterschaltung, bei der das Ladesignal ein erstes Taktsignal CK1 ist. Die in 6 gezeigte Schieberegisterschaltung kann einer in 2 gezeigten Schieberegisterschaltung entsprechen und die in 2 gezeigte Schieberegisterschaltung kann einer in 5 gezeigten Schieberegisterschaltung entsprechen.
Das heißt, 6 und 7 geben nur Schieberegisterschaltungen an, die einfache Variationen in Bezug auf die in 2 beziehungsweise 5 gezeigten Schieberegisterschaltungen sind, und der Spannungspegel an jedem Knoten in jeder Stufe der Zeitablauffolge für die Schieberegisterschaltungen wird nicht beeinflusst sein.
Genauer gesagt, anders als in 2, anstatt das zweite Spannungssignal VGL zu empfangen, kann das erste Ende des dritten Transistors T3, das in 6 gezeigt ist, das erste Taktsignal CK1 empfangen. In ähnlicher Weise, anders als in 5, anstatt das zweite Spannungssignal VGL zu empfangen, kann das erste Ende des dritten Transistors T3, das in 7 gezeigt ist, das erste Taktsignal CK1 empfangen. Andere Komponenten bleiben grundsätzlich ähnlich oder gleich und werden nicht wiederholt beschrieben.
8A-8C zeigen beispielhafte Arbeitsdaten von Schieberegisterschaltungen gemäß Ausführungsformen der vorliegenden Offenbarung. Insbesondere entspricht 8A einer beispielhaften Zeitablauffolge einer Schieberegisterschaltung 200 gemäß 3. Abweichend von 3 zeigt die Zeitablauffolge in 8A ferner die Änderung des Spannungspegels V(N1) am ersten Knoten N1 und die Änderung des Spannungspegels V(N2) am zweiten Knoten N2. Wie in 8A gezeigt, kann der Spannungspegel V(N1) am ersten Knoten N1 und der Spannungspegel V(N2) am zweiten Knoten N2 relativ stabil sein und der Ausgangsspannungspegel V(OUT) kann auch relativ stabil sein.
In einer Ausführungsform unter Bezugnahme auf 8A kann in einem Betriebsprozess einer Schieberegisterschaltung 200 der offenbarte Hochspannungspegel in den vorgenannten Ausführungsformen ungefähr 8 V betragen, und der offenbarte Niederspannungspegel kann in den vorgenannten Ausführungsformen ungefähr -7 V betragen. Ferner kann der Ausgangsspannungspegel V(OUT) bei etwa 8 V stabilisiert werden.
8B zeigt Änderungen in einem Spannungspegel an einem existierenden ersten Knoten N11 und eine Änderung in einem Spannungspegel an einem beispielhaften ersten Knoten N1 gemäß Ausführungsformen der vorliegenden Offenbarung. Genauer gesagt, wie in 8B gezeigt, ist V(N11) ein Spannungspegel an einem existierenden ersten Knoten N11, wenn eine parasitäre Kapazität von 2f zwischen dem ersten Knoten N1 und dem zweiten Taktsignal CK2 simuliert wird und V(N1) ist ein Spannungspegel am ersten Knoten N1 in den vorgenannten Ausführungsformen.
Wenn die parasitäre Kapazität zwischen dem ersten Knoten N11 und dem zweiten Taktsignal CK2 2f beträgt, kann das zweite Taktsignal CK2 einen relativ großen Einfluss auf den niedrigen Spannungspegel am ersten Knoten N11 haben. Die Schwankung des Spannungspegels an dem ersten Knoten N1 kann jedoch relativ klein sein und kann ferner eine positive Schwankung sein (d. h. der Spannungspegel ist leicht erhöht). Dementsprechend kann die Schwankung des Spannungspegels am ersten Knoten N1 einen relativ geringen Einfluss auf das Ausgangssignal der Schaltung haben. In einer tatsächlichen Schaltung kann die parasitäre Kapazität größer sein als die simulierte parasitäre Kapazität 2f.
Unter Bezugnahme auf 8C ist die Ausgangswellenform der in 5, 6 und 7 gezeigten Schieberegisterschaltung grundsätzlich die gleiche wie die Ausgangswellenform der in 2 gezeigten Schieberegisterschaltung. Dementsprechend können die vorgenannten unterschiedlichen Verbindungsarten die Einheitlichkeit der technischen Lösungen der vorliegenden Offenbarung nicht beeinflussen.
Bei den vorgenannten Ausführungsformen können die Transistoren sämtlich P-Typ-Transistoren sein. Jedoch können Fachleute hinsichtlich des Stands der Technik leicht darauf schließen, dass die offenbarte Schieberegisterschaltung auch eine Schieberegisterschaltung sein kann, die sämtlich N-Typ-Transistoren umfasst. Die Verwendung von nur P-Typ-Dünnschichttransistoren kann Vorteile aufweisen, wie eine starke Rauschwiderstandsfähigkeit. Zum Beispiel kann, da die P-Typ-Transistoren eingeschaltet werden, wenn die Gate-Elektrode einen relativ niedrigen Spannungspegel empfängt, der niedrige Spannungspegel relativ einfach in das Lademanagement implementiert werden, und die offenbarte Schieberegisterschaltung kann in eine komplementäre Metalloxid-Halbleiter-Schaltung (CMOS) oder andere Schaltungen usw. geändert werden.
Die vorliegende Offenbarung soll die Konfiguration oder die Komponenten der Schieberegisterschaltung nicht einschränken. Wenn alle Transistoren P-Typ-Transistoren sind, kann das erste Spannungssignal VGH ein Hochspannungspegelsignal sein und das zweite Spannungssignal VGL kann ein Niederspannungspegelsignal sein. Wenn alle der Transistoren N-Typ-Transistoren sind, kann das erste Spannungssignal VGH ein Niederspannungssignal sein und das zweite Spannungssignal VGL kann ein Hochspannungssignal sein.
Durch die Verwendung von sieben Transistoren mit nur zwei Taktsignalen kann die offenbarte Schieberegisterschaltung eine aktive Eingabe an dem ersten Knoten und dem zweiten Knoten der Schieberegisterschaltung sicherstellen, wodurch die Auswirkung des häufigen Übergangs des zweiten Taktsignals CK2 auf die vorgenannten Knoten durch den Kopplungseffekt der parasitären Kapazität verringert wird. Dementsprechend kann das Ausgangssignal OUT stabil ausgegeben werden. Ferner kann die offenbarte Schieberegisterschaltung Kosten sparen, die Stabilität der Knotenspannung beibehalten und die Stabilität des Ausgangssignals verbessern.
Ferner stellen Ausführungsformen der vorliegenden Offenbarung auch eine Anzeigevorrichtung bereit. Die Anzeigevorrichtung kann eine Gateelektroden-Ansteuerschaltung umfassen, die durch die Schieberegisterschaltung S gemäß verschiedener Ausführungsformen der vorliegenden Offenbarung gebildet ist. Da die vorstehend erwähnte Schieberegisterschaltung das Ausgangssignal stabiler machen kann, kann das Ausgangssignal der Gateelektrodenansteuerschaltung stabiler sein. Dementsprechend kann die offenbarte Anzeigevorrichtung eine stabilere Ausgabe realisieren, wodurch die Anzeigequalität verbessert wird.

Claims

Eine Schieberegisterschaltung, umfassend: einen ersten Transistor (T1), welcher dazu konfiguriert ist, als Reaktion auf ein Spannungssignal an einem ersten Knoten (N1) eingeschaltet zu werden, sodass ein Eingangssignal (IN) an einen zweiten Knoten (N2) geliefert wird; einen zweiten Transistor (T2), welcher dazu konfiguriert ist, als Reaktion auf ein erstes Taktsignal (CK) eingeschaltet zu werden, sodass das Eingangssignal (IN) an den ersten Knoten (N1) geliefert wird; einen dritten Transistor (T3), welcher dazu konfiguriert ist, als Reaktion auf das erste Taktsignal (CK) eingeschaltet zu werden, sodass ein Ladesignal an einen zweiten Knoten (N2) geliefert wird; einen vierten Transistor (T4), welcher dazu konfiguriert ist, als Reaktion auf ein Spannungssignal an dem zweiten Knoten (N2) eingeschaltet zu werden, sodass das erste Spannungssignal (VGH) an einen dritten Knoten (N3) geliefert wird; einen fünften Transistor (T5), welcher dazu konfiguriert ist, als Reaktion auf ein zweites Taktsignal (CK2) eingeschaltet zu werden, sodass ein Spannungssignal an dem dritten Knoten (N3) an den ersten Knoten (N1) geliefert wird; einen sechsten Transistor (T6), welcher dazu konfiguriert ist, als Reaktion auf ein Spannungssignal an dem zweiten Knoten (N2) eingeschaltet zu werden, sodass das erste Spannungssignal (VGH) an einen Signalausgangsanschluss (OUT) geliefert wird; einen siebten Transistor (T7), welcher dazu konfiguriert ist, als Reaktion auf ein Spannungssignal an einem vierten Knoten (N4) eingeschaltet zu werden, sodass das zweite Taktsignal (CK2) an den Signalausgangsanschluss (OUT) geliefert wird, wobei eine Spannung an dem vierten Knoten (N4) positiv mit einer Spannung an dem ersten Knoten (N1) korreliert ist; einen ersten Kondensator C1, welcher elektrisch zwischen dem vierten Knoten (N4) und dem Signalausgangsanschluss (OUT) verbunden ist; und einen zweiten Kondensator C2, welcher elektrisch zwischen dem zweiten Knoten (N2) und dem ersten Spannungssignal (VGH) verbunden ist.
Die Schieberegisterschaltung nach Anspruch 1, wobei: der erste Transistor (T1) bis zu dem siebten Transistor (T7) jeweils ein erstes Ende, ein zweites Ende und ein Steuerende aufweist; ein Steuerende des ersten Transistors (T1) elektrisch mit dem ersten Knoten (N1) verbunden ist, ein erstes Ende des ersten Transistors (T1) das Eingangssignal (IN) empfängt und ein zweites Ende des ersten Transistors (T1) elektrisch mit dem zweiten Knoten (N2) verbunden ist; ein Steuerende des zweiten Transistors (T2) das erste Taktsignal (CK) empfängt, ein erstes Ende des zweiten Transistors (T2) das Eingangssignal (IN) empfängt und ein zweites Ende des zweiten Transistors (T2) elektrisch mit dem ersten Knoten (N1) verbunden ist; ein Steuerende des dritten Transistors (T3) das erste Taktsignal (CK) empfängt, ein erstes Ende des dritten Transistors (T3) das Ladesignal empfängt und ein zweites Ende des dritten Transistors (T3) elektrisch mit dem zweiten Knoten (N2) verbunden ist; ein Steuerende des vierten Transistors (T4) elektrisch mit dem zweiten Knoten (N2) verbunden ist und ein erstes Ende des vierten Transistors (T4) das erste Spannungssignal (VGH) empfängt; ein Steuerende des fünften Transistors (T5) das zweite Taktsignal (CK2) empfängt, ein erstes Ende des fünften Transistors (T5) elektrisch mit einem zweiten Ende des vierten Transistors (T4) verbunden ist und ein zweites Ende des fünften Transistors (T5) elektrisch mit dem ersten Knoten (N1) verbunden ist; ein Steuerende des sechsten Transistors (T6) elektrisch mit dem zweiten Knoten (N2) verbunden ist, ein erstes Ende des sechsten Transistors (T6) das erste Spannungssignal (VGH) empfängt und ein zweites Ende des sechsten Transistors (T6) elektrisch mit dem Signalausgangsanschluss (OUT) verbunden ist; und ein Steuerende des siebten Transistors (T7) elektrisch mit dem vierten Knoten (N4) verbunden ist, ein erstes Ende des siebten Transistors (T7) das zweite Taktsignal (CK2) empfängt und ein zweites Ende des siebten Transistors (T7) elektrisch mit dem Signalausgangsanschluss (OUT) verbunden ist.
Die Schieberegisterschaltung nach Anspruch 1, wobei: der erste Transistor (T1) bis zu dem siebten Transistor (T7) jeweils ein erstes Ende, ein zweites Ende und ein Steuerende aufweist; ein Steuerende des ersten Transistors (T1) elektrisch mit dem ersten Knoten (N1) verbunden ist, ein erstes Ende des ersten Transistors (T1) das Eingangssignal (IN) empfängt und ein zweites Ende des ersten Transistors (T1) elektrisch mit dem zweiten Knoten (N2) verbunden ist; ein Steuerende des zweiten Transistors (T2) das erste Taktsignal (CK) empfängt, ein erstes Ende des zweiten Transistors (T2) das Eingangssignal (IN) empfängt und ein zweites Ende des zweiten Transistors (T2) elektrisch mit dem ersten Knoten (N1) verbunden ist; ein Steuerende des dritten Transistors (T3) das erste Taktsignal (CK) empfängt, ein erstes Ende des dritten Transistors (T3) das Ladesignal empfängt und ein zweites Ende des dritten Transistors (T3) elektrisch mit dem zweiten Knoten (N2) verbunden ist; ein Steuerende des vierten Transistors (T4) elektrisch mit dem zweiten Knoten (N2) verbunden ist und ein erstes Ende des vierten Transistors elektrisch mit dem Signalausgangsanschluss (OUT) verbunden ist; ein Steuerende des fünften Transistors (T5) das zweite Taktsignal (CK2) empfängt, ein erstes Ende des fünften Transistors (T5) elektrisch mit einem zweiten Ende des vierten Transistors (T4) verbunden ist und ein zweites Ende des fünften Transistors (T5) elektrisch mit dem ersten Knoten (N1) verbunden ist; ein Steuerende des sechsten Transistors (T6) elektrisch mit dem zweiten Knoten (N2) verbunden ist, ein erstes Ende des sechsten Transistors (T6) das erste Spannungssignal (VGH) empfängt und ein zweites Ende des sechsten Transistors (T6) elektrisch mit dem Signalausgangsanschluss (OUT) verbunden ist; und ein Steuerende des siebten Transistors (T7) elektrisch mit dem ersten Knoten (N1) verbunden ist, ein erstes Ende des siebten Transistors (T7) das zweite Taktsignal (CK2) empfängt und ein zweites Ende des siebten Transistors (T7) elektrisch mit dem Signalausgangsanschluss (OUT) verbunden ist.
Die Schieberegisterschaltung nach Anspruch 1, wobei: der erste Knoten (N1) und der vierte Knoten (N4) derselbe Knoten sind.
Die Schieberegisterschaltung nach Anspruch 1, des Weiteren umfassend: einen achten Transistor T8, welcher dazu konfiguriert ist, als Reaktion auf ein zweites Spannungssignal (VGL) eingeschaltet zu werden, wobei der achte Transistor T8 elektrisch zwischen dem ersten Knoten (N1) und dem vierten Knoten (N4) verbunden ist.
Die Schieberegisterschaltung nach Anspruch 1, wobei: das Ladesignal das zweite Spannungssignal (VGL) ist.
Die Schieberegisterschaltung nach einem der Ansprüche 1-5, wobei: das Ladesignal das zweite Taktsignal (CK2) ist.
Die Schieberegisterschaltung nach einem der Ansprüche 1-5, wobei: alle der Transistoren P-Typ-Transistoren oder N-Typ-Transistoren sind.
Das Schieberegister nach Anspruch 5 oder 6, wobei: das erste Spannungssignal (VGH) ein Hochspannungspegelsignal ist und das zweite Spannungssignal (VGL) ein Niederspannungspegelsignal ist; oder das erste Spannungssignal (VGH) ein Niederspannungspegelsignal ist und das zweite Spannungssignal (VGH) ein Hochspannungspegelsignal ist.
Die Schieberegisterschaltung nach einem der Ansprüche 1-5, wobei: Niederspannungsarbeitszyklen des ersten Taktsignals (CK) und des zweiten Taktsignals (CK2) beide kleiner als 1/2 sind und sich das erste Taktsignal (CK) und das zweite Taktsignal (CK2) um 1/2 Signalzyklus unterscheiden; oder Hochspannungsarbeitszyklen des ersten Taktsignals (CK) und des zweiten Taktsignals (CK2) beide zwei kleiner als 1/2 sind und sich das erste Taktsignal (CK) und das zweite Taktsignal (CK2) um 1/2 Signalzyklus unterscheiden.
Ein Ansteuerverfahren für eine Schieberegisterschaltung nach Anspruch 1, wobei das Ansteuerverfahren umfasst: in einer ersten Stufe (t1), den zweiten Transistor (T2), den dritten Transistor (T3) und den siebten Transistor (T7) durch das erste Taktsignal CK, das Eingangssignal (IN) und das erste Spannungssignal (VGH) zu steuern, ausgeschaltet zu sein, den fünften Transistor (T5) durch das zweite Taktsignal (CK2) zu steuern, eingeschaltet zu sein, das erste Spannungssignal (VGH) durch den sechsten Transistor (T6) an den Signalausgangsanschluss (OUT) zu übertragen.
Das Ansteuerverfahren nach Anspruch 11 umfasst des Weiteren: in einer zweiten Stufe (t2), den ersten Transistor (T1), den zweiten Transistor (T2), den dritte Transistor (T3), den vierten Transistor (T4), den sechsten Transistor (T6) und den siebten Transistor (T7) durch das erste Taktsignal (CK) und das Eingangssignal (IN) zu steuern, eingeschaltet zu sein, den fünften Transistor (T5) durch das zweite Taktsignal (CK2) zu steuern, ausgeschaltet zu sein, und das erste Spannungssignal (VGH) durch den sechsten Transistor (T6) an den Signalausgangsanschluss (OUT) zu übertragen; und in einer dritten Stufe (t3), den zweiten Transistor (T2), den dritten Transistor (T3), den vierten Transistor (T4) und den sechsten Transistor (T6) durch das erste Taktsignal (CK) und das Eingangssignal (IN) zu steuern, ausgeschaltet zu sein, den fünften Transistor (T5) durch das zweite Taktsignal (CK2) zu steuern, eingeschaltet zu sein, und das zweite Spannungssignal (VGL) durch den siebten Transistor (T7) an den Signalausgangsanschluss (OUT) zu übertragen.
Das Ansteuerverfahren nach Anspruch 11, umfasst des Weiteren: in einer vierten Stufe (t4), den zweiten Transistor (T2) und den dritten Transistor (T3) durch das erste Taktsignal (CK) zu steuern, eingeschaltet zu sein, den ersten Transistor (T1), den siebten Transistor (T7) und den fünften Transistor (T5) durch das Eingangssignal (IN) und das zweite Taktsignal (CK2) zu steuern, ausgeschaltet zu sein, und das erste Spannungssignal (VGH) durch den sechsten Transistor (T6) an den Signalausgangsanschluss (OUT) zu übertragen; und in einer fünften Stufe (t5), den zweiten Transistor (T2), den dritten Transistor (T3), den ersten Transistor (T1) und den siebten Transistor (T7) durch das erste Taktsignal (CK) und das Eingangssignal (IN) zu steuern, ausgeschaltet zu sein, und das erste Spannungssignal (VGH) durch den sechsten Transistor (T6) an den Signalausgangsanschluss (OUT) zu übertragen.
Anzeigefeld, umfassend eine Schieberegisterschaltung nach einem der Ansprüche 1 bis 10.