KR101022092B1 - 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치 - Google Patents

쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치 Download PDF

Info

Publication number
KR101022092B1
KR101022092B1 KR1020090002232A KR20090002232A KR101022092B1 KR 101022092 B1 KR101022092 B1 KR 101022092B1 KR 1020090002232 A KR1020090002232 A KR 1020090002232A KR 20090002232 A KR20090002232 A KR 20090002232A KR 101022092 B1 KR101022092 B1 KR 101022092B1
Authority
KR
South Korea
Prior art keywords
node
transistor
gate electrode
power source
vgh
Prior art date
Application number
KR1020090002232A
Other languages
English (en)
Other versions
KR20100082934A (ko
Inventor
한삼일
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020090002232A priority Critical patent/KR101022092B1/ko
Priority to US12/568,521 priority patent/US8284150B2/en
Publication of KR20100082934A publication Critical patent/KR20100082934A/ko
Application granted granted Critical
Publication of KR101022092B1 publication Critical patent/KR101022092B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11879—Data lines (buses)

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

본 발명에 의한 쉬프트 레지스터는, 스타트펄스의 입력라인에 종속적으로 접속되는 다수의 스테이지를 구비하며, 제1, 제2 및 제3 입력라인으로 입력되는 제1, 제2 및 제3 클럭신호에 의해 구동되는 쉬프트 레지스터에 있어서, 상기 스테이지는, 제1 전원(VGH)과 출력노드(Nout) 사이에 접속되며, 게이트 전극이 제1 노드(N1)에 접속된 제1 트랜지스터와, 상기 출력노드(Nout)와 상기 제3 입력라인 사이에 접속되며, 게이트 전극이 제2 노드(N2)에 접속된 제2 트랜지스터와, 상기 제1 전원(VGH)과 상기 제1 노드(N1) 사이에 접속되며, 게이트 전극이 상기 스타트펄스 또는 이전단 스테이지의 출력신호가 입력되는 입력단자에 접속된 제3 트랜지스터와, 상기 제1 전원(VGH)과 상기 제2 노드(N2) 사이에 접속되며, 게이트 전극이 상기 제1 노드(N1)에 접속된 제4 트랜지스터와, 상기 제1 노드(N1)와 제2 전원(VGL) 사이에 접속되며, 게이트 전극이 상기 제1 입력라인에 접속된 제5 트랜지스터와, 상기 제1 및 제2 전원(VGH, VGL), 상기 제1 입력라인 및 상기 제2 노드(N2)에 접속되어, 상기 제2 노드(N2)의 전압을 안정화하는 제1 전압 안정화부와, 일 전극이 상기 제1 전압 안정화부를 경유하여 상기 제2 노드(N2)에 접속되며, 다른 전극이 상기 제2 전원(VGL)에 접속되고, 게이트 전극이 상기 입력단자에 접속된 제6 트랜지스터와, 상기 제4 트랜지스터와 상기 제2 노드(N2) 사이에 접속되며, 상기 제1 및 제2 전원(VGH, VGL)과 상기 입력단자에 더 접속되어, 상기 제2 노드(N2)의 전압을 안정화하는 제2 전압 안정화부를 구비하며, 상기 제1 전압 안정화부는 상기 제2 노드(N2)와 상기 제6 트랜지스터 사이에 접속되며, 게이트 전극이 상기 제2 전원(VGL)에 접속된 제7 트랜지스터와, 상기 제6 및 제7 트랜지스터의 접속노드인 제3 노드(N3)와 상기 제2 전원(VGL) 사이에 접속된 제1 커패시터와, 상기 제1 전원(VGH)과 상기 제3 노드(N3) 사이에 접속되며, 게이트 전극이 상기 제1 입력라인에 접속된 제8 트랜지스터를 포함하고, 상기 제2 전압 안정화부는 상기 제4 트랜지스터와 상기 제2 노드(N2) 사이에 접속되며, 게이트 전극이 상기 제2 전원(VGL)에 접속된 제9 트랜지스터와, 상기 제4 및 제9 트랜지스터의 접속노드인 제4 노드(N4)와 상기 제1 전원(VGH) 사이에 접속된 제2 커패시터와, 상기 제4 노드와 상기 제2 전원(VGL) 사이에 접속되며, 게이트 전극이 상기 입력단자에 접속된 제10 트랜지스터를 포함한다.

Description

쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치{Shift Register and Organic Light Emitting Display Device Using the Same}
본 발명은 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치에 관한 것으로, 특히 유기전계발광 표시장치의 화소열을 구동하는 구동회로에 구비되는 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치에 관한 것이다.
유기전계발광 표시장치는 데이터선들과 주사선들의 교차부에 매트릭스 형태로 배열되는 화소 어레이(array)를 구비한다.
이와 같은 화소 어레이는 주사선들로 주사신호를 공급하는 주사 구동부와, 데이터선들로 데이터신호를 공급하는 데이터 구동부에 의해 구동된다.
여기서, 주사 구동부는 화소 어레이의 라인별로 데이터 신호를 공급받을 화소들을 선택하기 위하여 주사선들로 순차적으로 주사신호를 출력하는 쉬프트 레지스터를 구비한다.
쉬프트 레지스터는 다수의 트랜지스터를 포함하도록 구성되는 각 단의 스테 이지로 구성된다. 이와 같은 쉬프트 레지스터의 출력특성은 내부에 구비되는 트랜지스터의 특성에 의해 영향을 받는다.
특히, 트랜지스터의 오프전류 특성이 좋지않은 경우, 쉬프트 레지스터의 출력특성이 불안정해져 주사 구동부의 성능이 저하될 수 있다.
따라서, 쉬프트 레지스터의 출력특성을 안정화시킬 수 있는 구조적 방안을 모색할 필요성이 있다.
따라서, 본 발명의 목적은 출력특성이 안정화된 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치를 제공하는 것이다.
이와 같은 목적을 달성하기 위하여 본 발명의 일 측면은, 스타트펄스의 입력라인에 종속적으로 접속되는 다수의 스테이지를 구비하며, 제1, 제2 및 제3 입력라인으로 입력되는 제1, 제2 및 제3 클럭신호에 의해 구동되는 쉬프트 레지스터에 있어서, 상기 스테이지는, 제1 전원(VGH)과 출력노드(Nout) 사이에 접속되며, 게이트 전극이 제1 노드(N1)에 접속된 제1 트랜지스터와, 상기 출력노드(Nout)와 상기 제3 입력라인 사이에 접속되며, 게이트 전극이 제2 노드(N2)에 접속된 제2 트랜지스터와, 상기 제1 전원(VGH)과 상기 제1 노드(N1) 사이에 접속되며, 게이트 전극이 상기 스타트펄스 또는 이전단 스테이지의 출력신호가 입력되는 입력단자에 접속된 제3 트랜지스터와, 상기 제1 전원(VGH)과 상기 제2 노드(N2) 사이에 접속되며, 게이트 전극이 상기 제1 노드(N1)에 접속된 제4 트랜지스터와, 상기 제1 노드(N1)와 제2 전원(VGL) 사이에 접속되며, 게이트 전극이 상기 제1 입력라인에 접속된 제5 트랜지스터와, 상기 제1 및 제2 전원(VGH, VGL), 상기 제1 입력라인 및 상기 제2 노드(N2)에 접속되어, 상기 제2 노드(N2)의 전압을 안정화하는 제1 전압 안정화부와, 일 전극이 상기 제1 전압 안정화부를 경유하여 상기 제2 노드(N2)에 접속되며, 다른 전극이 상기 제2 전원(VGL)에 접속되고, 게이트 전극이 상기 입력단자에 접속된 제6 트랜지스터와, 상기 제4 트랜지스터와 상기 제2 노드(N2) 사이에 접속되며, 상기 제1 및 제2 전원(VGH, VGL)과 상기 입력단자에 더 접속되어, 상기 제2 노드(N2)의 전압을 안정화하는 제2 전압 안정화부를 구비하며, 상기 제1 전압 안정화부는 상기 제2 노드(N2)와 상기 제6 트랜지스터 사이에 접속되며, 게이트 전극이 상기 제2 전원(VGL)에 접속된 제7 트랜지스터와, 상기 제6 및 제7 트랜지스터의 접속노드인 제3 노드(N3)와 상기 제2 전원(VGL) 사이에 접속된 제1 커패시터와, 상기 제1 전원(VGH)과 상기 제3 노드(N3) 사이에 접속되며, 게이트 전극이 상기 제1 입력라인에 접속된 제8 트랜지스터를 포함하고, 상기 제2 전압 안정화부는 상기 제4 트랜지스터와 상기 제2 노드(N2) 사이에 접속되며, 게이트 전극이 상기 제2 전원(VGL)에 접속된 제9 트랜지스터와, 상기 제4 및 제9 트랜지스터의 접속노드인 제4 노드(N4)와 상기 제1 전원(VGH) 사이에 접속된 제2 커패시터와, 상기 제4 노드와 상기 제2 전원(VGL) 사이에 접속되며, 게이트 전극이 상기 입력단자에 접속된 제10 트랜지스터를 포함한다.
삭제
삭제
또한, 상기 제2 노드(N2)와 상기 출력노드(Nout) 사이에 접속된 제3 커패시터와, 상기 제1 전원(VGH)과 상기 제1 노드(N1) 사이에 접속된 제4 커패시터 중 적어도 하나를 더 포함할 수 있다.
본 발명의 다른 측면은, 주사선들 및 데이터선들의 교차부에 위치된 다수의 화소를 포함하는 화소부와, 상기 주사선들로 순차적으로 주사신호를 인가하는 쉬프트 레지스터를 포함하는 주사 구동부와, 상기 데이터선들로 데이터 신호를 인가하는 데이터 구동부를 포함하여 구성되고, 상기 쉬프트 레지스터는, 스타트펄스의 입력라인에 종속적으로 접속되는 다수의 스테이지를 구비하며, 제1, 제2 및 제3 입력라인으로 입력되는 제1, 제2 및 제3 클럭신호에 의해 구동되고, 상기 스테이지는, 제1 전원(VGH)과 출력노드(Nout) 사이에 접속되며, 게이트 전극이 제1 노드(N1)에 접속된 제1 트랜지스터와, 상기 출력노드(Nout)와 상기 제3 입력라인 사이에 접속되며, 게이트 전극이 제2 노드(N2)에 접속된 제2 트랜지스터와, 상기 제1 전원(VGH)과 상기 제1 노드(N1) 사이에 접속되며, 게이트 전극이 상기 스타트펄스 또는 이전단 스테이지의 출력신호가 입력되는 입력단자에 접속된 제3 트랜지스터와, 상기 제1 전원(VGH)과 상기 제2 노드(N2) 사이에 접속되며, 게이트 전극이 상기 제1 노드(N1)에 접속된 제4 트랜지스터와, 상기 제1 노드(N1)와 제2 전원(VGL) 사이에 접속되며, 게이트 전극이 상기 제1 입력라인에 접속된 제5 트랜지스터와, 상기 제1 및 제2 전원(VGH, VGL), 상기 제1 입력라인 및 상기 제2 노드(N2)에 접속되어, 상기 제2 노드(N2)의 전압을 안정화하는 제1 전압 안정화부와, 일 전극이 상기 제1 전압 안정화부를 경유하여 상기 제2 노드(N2)에 접속되며, 다른 전극이 상기 제2 전원(VGL)에 접속되고, 게이트 전극이 상기 입력단자에 접속된 제6 트랜지스터와, 상기 제4 트랜지스터와 상기 제2 노드(N2) 사이에 접속되며, 상기 제1 및 제2 전원(VGH, VGL)과 상기 입력단자에 더 접속되어, 상기 제2 노드(N2)의 전압을 안정화하는 제2 전압 안정화부를 구비하며, 상기 제1 전압 안정화부는 상기 제2 노드(N2)와 상기 제6 트랜지스터 사이에 접속되며, 게이트 전극이 상기 제2 전원(VGL)에 접속된 제7 트랜지스터와, 상기 제6 및 제7 트랜지스터의 접속노드인 제3 노드(N3)와 상기 제2 전원(VGL) 사이에 접속된 제1 커패시터와, 상기 제1 전원(VGH)과 상기 제3 노드(N3) 사이에 접속되며, 게이트 전극이 상기 제1 입력라인에 접속된 제8 트랜지스터를 포함하고, 상기 제2 전압 안정화부는 상기 제4 트랜지스터와 상기 제2 노드(N2) 사이에 접속되며, 게이트 전극이 상기 제2 전원(VGL)에 접속된 제9 트랜지스터와, 상기 제4 및 제9 트랜지스터의 접속노드인 제4 노드(N4)와 상기 제1 전원(VGH) 사이에 접속된 제2 커패시터와, 상기 제4 노드와 상기 제2 전원(VGL) 사이에 접속되며, 게이트 전극이 상기 입력단자에 접속된 제10 트랜지스터를 포함한다.
이와 같은 본 발명에 의하면, 쉬프트 레지스터의 각 스테이지 내에서 트랜지스터를 통해 발생하는 오프전류를 방지하여 쉬프트 레지스터의 출력특성을 안정화시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 1은 본 발명의 실시예에 의한 유기전계발광 표시장치를 나타내는 블럭도이다.
도 1을 참조하면, 본 발명의 실시예에 의한 유기전계발광 표시장치는 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)에 의하여 구획된 영역에 형성되는 화소들(140)을 포함하는 화소부(130)와, 주사선들(S1 내지 Sn)을 구동하기 위한 주사 구동부(110)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(120)와, 주사 구동부(110) 및 데이터 구동부(120)를 제어하기 위한 타이밍 제어부(150)를 포함한다.
주사 구동부(110)는 타이밍 제어부(150)로부터 스타트펄스(SP) 및 클럭신호(CLK) 등이 포함된 주사 구동 제어신호(SCS)를 공급받아 주사신호를 생성하고, 생성된 주사신호를 주사선들(S1 내지 Sn)로 공급한다.
이를 위하여, 주사 구동부(110)는 스타트펄스(SP) 및 클럭신호들(CLK)에 대응하여 순차적으로 주사신호를 생성하고 이를 주사선들(S1 내지 Sn)로 인가하는 쉬프트 레지스터를 포함하여 구성된다.
데이터 구동부(120)는 타이밍 제어부(150)로부터 데이터 구동 제어신호(DCS) 및 데이터(Data)를 공급받아 데이터 신호를 생성한다. 데이터 구동부(120)에서 생성된 데이터 신호는 주사신호와 동기되도록 데이터선들(D1 내지 Dm)로 공급된다.
타이밍 제어부(150)는 외부로부터 공급되는 동기 신호들에 대응하여 주사 구동 제어신호(SCS) 및 데이터 구동 제어신호(DCS)를 생성한다. 타이밍 제어부(150)에서 생성된 주사 구동 제어신호(SCS)는 주사 구동부(110)로 공급되고, 데이터 구동 제어신호(DCS)는 데이터 구동부(120)로 공급된다. 또한, 타이밍 제어부(150)는 외부로부터 공급되는 데이터(Data)를 데이터 구동부(120)로 공급한다.
화소부(130)는 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)의 교차부에 위치된 다수의 화소(140)를 포함한다. 각각의 화소(140)들은 외부로부터 제1 화소전원(ELVDD) 및 제2 화소전원(ELVSS)을 공급받고, 주사 구동부(110) 및 데이터 구동부(120)로부터 각각 주사신호 및 데이터신호를 공급받는다. 제1 및 제2 화소전원(ELVDD, ELVSS)과 주사신호 및 데이터신호를 공급받은 각각의 화소(140)들은 주사신호에 의해 선택되어 데이터 신호를 공급받고, 이에 대응되는 빛을 생성한다.
도 2는 도 1의 주사 구동부에 포함된 쉬프트 레지스터의 일례를 나타내는 블럭도이다.
도 2를 참조하면, 쉬프트 레지스터는 스타트펄스(SP)의 입력라인에 종속적으로 접속되는 다수의 스테이지들(ST1 내지 STn)을 구비하며, 제1, 제2 및 제3 입력라인(10, 20, 30)으로부터 각각 입력되는 제1, 제2 및 제3 클럭신호(CLK1, CLK2, CLK3)에 의해 구동된다.
여기서, 3개의 클럭신호(CLK1, CLK2, CLK3)는 순차적으로 위상이 지연되는 형태로 공급되며, 각각의 스테이지(ST)는 3개의 클럭신호(CLK1, CLK2, CLK3) 중 두 개의 클럭신호의 공급라인에 각각 접속된다. 그리고, 각각의 스테이지(ST)로는 이전단 스테이지로 입력된 클럭신호(CLK)가 위상지연된 형태의 클럭신호가 공급된다.
예를 들어, 제1 스테이지(ST1)가 제1 및 제3 클럭신호(CLK1, CLK3)를 입력받아 구동되는 경우, 제2 스테이지(ST2)는 제1 스테이지(ST1)와 대응되는 클럭신호의 입력라인으로부터 각각 한 클럭만큼 위상 지연된 제2 및 제1 클럭신호(CLK2, CLK1)를 입력받을 수 있다. 그리고, 제3 내지 제n 스테이지(ST3 내지 STn)에도 같은 방식으로 순차적으로 한 클럭 만큼씩 위상 지연된 2개의 클럭신호가 입력될 수 있다.
이와 같은 쉬프트 레지스터로 스타트 펄스(SP)와 제1 내지 제3 클럭신호(CLK1, CLK2, CLK3)가 입력되면, 제1 스테이지(ST1)는 제1 및 제3 클럭신호(CLK1, CLK3)에 대응하여 자신에게 공급되는 스타트펄스(SP)를 한 클럭만큼 위상지연시켜 제1 주사신호(SS1)를 출력한다. 제1 주사신호(SS1)는 제1 주사선(도 1의 S1)으로 출력됨과 아울러, 제2 스테이지(ST2)로 공급된다.
그러면, 제2 스테이지(ST2)는 제2 및 제1 클럭신호(CLK2, CLK1)에 대응하여 자신에게 공급되는 제1 주사신호(SS1)를 한 클럭만큼 위상 지연시켜 제2 주사신 호(SS2)를 출력한다. 제2 주사신호(SS2)는 제2 주사선(S2)으로 출력됨과 아울러, 제3 스테이지(ST3)로 공급된다.
전술한 바와 같은 방식으로 각 스테이지(ST)는 자신에게 공급되는 스타트 펄스(SP) 또는 이전단 스테이지의 출력신호(이전단 주사신호)를 한 클럭만큼 위상 지연시킴에 의해, 주사선들(S)로 순차적으로 주사신호(SS)를 출력한다.
도 3은 도 2에 도시된 임의의 스테이지의 일례를 나타내는 회로도이다.
도 3을 참조하면, 임의의 스테이지(STi)는 제1 내지 제6 트랜지스터(M1 내지 M6)와, 제1 및 제2 전압 안정화부(40, 50)와, 제3 및 제4 커패시터(C3, C4)를 포함한다.
제1 트랜지스터(M1)는 게이트 하이레벨 전압원인 제1 전원(VGH)과 스테이지(STi)의 출력노드(Nout) 사이에 접속되며, 제1 트랜지스터(M1)의 게이트 전극은 제1 노드(N1)에 접속된다.
이와 같은 제1 트랜지스터(M1)는 제1 노드(N1)의 전압레벨이 로우레벨일 때 턴-온되어, 제1 전원(VGH)과 출력노드(Nout)를 전기적으로 연결한다. 즉, 제1 트랜지스터(M1)가 턴-온되면, 출력노드(Nout)로는 하이레벨의 출력신호(SSi)가 출력된다.
제2 트랜지스터(M2)는 출력노드(Nout)와 제3 클럭신호(CLK3)의 입력라인(30) 사이에 접속되며, 제2 트랜지스터(M2)의 게이트 전극은 제2 노드(N2)에 접속된다.
이와 같은 제2 트랜지스터(M2)는 제2 노드(N2)의 전압레벨이 로우레벨일 때 턴-온되어, 출력노드(Nout)와 제3 클럭신호(CLK3)의 입력라인(30)을 전기적으로 연결한다. 즉, 제2 트랜지스터(M2)가 턴-온되면, 출력신호(SSi)의 파형이 제3 클럭신호(CLK3)의 파형을 따르게 된다.
제3 트랜지스터(M3)는 제1 전원(VGH)과 제1 노드(N1) 사이에 접속되며, 제3 트랜지스터(M3)의 게이트 전극은 스타트펄스(SP) 또는 이전단 스테이지의 출력신호(SSi-1)가 입력되는 입력단자(I/P)에 접속된다.
이와 같은 제3 트랜지스터(M3)는 스타트펄스(SP) 또는 이전단 스테이지의 출력신호(SSi-1)에 대응하여 제1 노드(N1)의 전압레벨을 제어한다.
제4 트랜지스터(M4)는 제1 전원(VGH)과 제2 노드(N2) 사이에 접속되며, 제4 트랜지스터(M4)의 게이트 전극은 제1 노드(N1)에 접속된다.
이와 같은 제4 트랜지스터(M4)는 제1 노드(N1)의 전압레벨에 대응하여 제2 노드(N2)의 전압레벨을 제어한다. 여기서, 제4 트랜지스터(M4)는 제2 전압 안정화부(50)의 제9 트랜지스터(M9)를 경유하여 제2 노드(N2)와 접속되나, 제4 트랜지스터(M4)가 턴-온되는 동안에는 제9 트랜지스터(M9)도 턴-온 상태를 유지한다. 따라서, 이 경우 제2 노드(N2)의 전압레벨은 제4 트랜지스터(M4)에 의해 하이레벨로 제어된다.
제5 트랜지스터(M5)는 제1 노드(N1)와 게이트 로우레벨 전압원인 제2 전원(VGL) 사이에 접속되며, 제5 트랜지스터(M5)의 게이트 전극은 제1 입력라인(10)에 접속된다.
이와 같은 제5 트랜지스터(M5)는 제1 입력라인(10)으로부터 공급되는 제1 클 럭신호(CLK1)에 대응하여 제1 노드(N1)의 전압레벨을 제어한다.
제6 트랜지스터(M6)는 제2 노드(N2)와 제2 전원(VGL) 사이에 접속되되, 일 전극이 제1 전압 안정화부(40)의 제7 트랜지스터(M7)를 경유하여 제2 노드(N2)에 접속된다. 그리고, 제6 트랜지스터(M6)의 게이트 전극은 입력단자(I/P)에 연결된다.
이와 같은 제6 트랜지스터(M6)는 입력단자(I/P)로부터 공급되는 스타트펄스(SP) 또는 이전단 스테이지의 출력신호(SSi-1)에 대응하여 제2 노드(N2)의 전압레벨을 제어한다.
여기서, 제6 트랜지스터(M6)가 턴-온되는 동안에는 제7 트랜지스터(M7)도 턴-온 상태를 유지하므로, 제2 노드(N2)의 전압레벨은 제6 트랜지스터(M6)에 의해 하강하게 된다.
제1 전압 안정화부(40)는 제1 및 제2 전원(VGH, VGL), 제1 입력라인(10) 및 제2 노드(N2)에 접속되어, 제2 노드(N2)의 전압을 안정화한다.
이를 위해, 제1 전압 안정화부(40)는, 제2 노드(N2)와 제6 트랜지스터(M6) 사이에 접속되며 게이트 전극이 제2 전원(VGL)에 접속되는 제7 트랜지스터(M7)와, 제6 및 제7 트랜지스터(M6, M7)의 접속노드인 제3 노드(N3)와 제2 전원(VGL) 사이에 접속되는 제1 커패시터(C1)와, 제1 전원(VGH)과 제3 노드(N3) 사이에 접속되며 게이트 전극이 제1 입력라인(10)에 접속된 제8 트랜지스터(M8)를 포함한다.
이와 같은 제1 전압 안정화부(40)는 출력노드(Nout)로 로우레벨의 주사신호(SSi)가 출력될 때 제2 노드(N2)와 제2 전원(VGL) 사이에 누설전류가 흐르는 것 을 방지한다. 이에 의해, 제1 전압 안정화부(40)는 제2 노드(N2)의 전압을 안정화한다.
제2 전압 안정화부(50)는 제4 트랜지스터(M4)와 제2 노드(N2) 사이에 접속되며, 제1 및 제2 전원(VGH, VGL)과 입력단자(I/P)에 더 접속되어, 제2 노드(N2)의 전압을 안정화한다.
이를 위해, 제2 전압 안정화부(50)는, 제4 트랜지스터(M4)와 제2 노드(N2) 사이에 접속되며 게이트 전극이 제2 전원(VGL)에 접속되는 제9 트랜지스터(M9)와, 제4 및 제9 트랜지스터(M4, M9)의 접속노드인 제4 노드(N4)와 제1 전원(VGH) 사이에 접속되는 제2 커패시터(C2)와, 제4 노드(N4)와 제2 전원(VGL) 사이에 접속되며 게이트 전극이 입력단자(I/P)에 접속되는 제10 트랜지스터(M10)를 포함한다.
이와 같은 제2 전압 안정화부(50)는 출력노드(Nout)로 로우레벨의 주사신호(SSi)가 출력될 때 제1 전원(VGH)과 제2 노드(N2) 사이에 누설전류가 흐르는 것을 방지한다. 이에 의해, 제2 전압 안정화부(50)는 제2 노드(N2)의 전압을 안정화한다.
제3 커패시터(C3)는 제2 노드(N2)와 출력노드(Nout) 사이에 접속된다. 이와 같은 제3 커패시터(C3)는 제2 트랜지스터(M2)가 턴-온된 상태에서 제3 클럭신호(CLK3)의 전압레벨이 변화될 때 커플링작용을 통해 제2 노드(N2)의 전압레벨을 동반 상승 또는 하강시킨다.
제4 커패시터(C4)는 제1 전원(VGH)과 제1 노드(N1) 사이에 접속된다. 즉, 제4 커패시터(C4)는 제1 트랜지스터(M1)의 게이트 전극과 소스 전극 사이에 접속되 어, 제1 트랜지스터(M1)의 동작을 안정화한다.
전술한 바와 같이 스테이지(STi) 내에 제1 및 제2 전압 안정화부(40, 50)를 설계함에 의해, 출력노드(Nout)로 주사신호(SSi)가 출력될 때 제1 전원(VGH) 및 제2 전원(VGL)과 제2 노드(N2) 사이에 누설전류가 흐르는 것을 방지할 수 있다. 이에 따라, 출력노드(Nout)로 로우레벨의 주사신호(SSi)가 출력되는 동안 제2 노드(N2)의 전압레벨이 제2 트랜지스터(M2)를 충분히 턴-온시킬 수 있는 정도의 로우레벨로 안정화되어 쉬프트 레지스터의 출력특성이 안정화된다.
이하에서는 도 3에 도시된 스테이지의 동작을 도 4에 도시된 입/출력 신호의 파형과 결부하여 상세히 설명하기로 한다.
도 4를 참조하면, 우선, 제1 기간(t1) 동안 제1 입력라인(10)으로 로우레벨의 제1 클럭신호(CLK1)가 공급된다. 이에 따라, 제5 및 제8 트랜지스터(M5, M8)가 턴-온된다.
제5 트랜지스터(M5)가 턴-온되면, 제1 노드(N1)와 제2 전원(VGL)이 전기적으로 연결되어 제1 노드(N1)의 전압(V(N1))이 로우레벨이 된다. 이에 따라, 제1 트랜지스터(M1)가 제1 기간(t1) 동안 턴-온 상태를 유지하면서 출력노드(Nout)를 통해 출력되는 출력신호(SSi)는 하이레벨로 유지된다.
그리고, 제8 트랜지스터(M8)가 턴-온되면, 제3 노드(N3)와 제1 전원(VGH)이 전기적으로 연결되어 제3 노드(N3)의 전압이 하이레벨이 된다. 여기서, 제7 트랜지스터(M7)는 게이트-소스 간 전압에 의해 턴-온 상태를 유지하므로, 제2 노드(N2)와 제3 노드(N3)가 전기적으로 연결된다. 따라서, 제1 기간(t1) 동안 제2 노드(N2)의 전압(V(N2))은 하이레벨로 유지되고, 제2 트랜지스터(M2)는 오프 상태를 유지한다. 이때, 제1 커패시터(C1)에는 하이레벨의 전압이 충전된다.
이후, 제2 기간(t2) 동안 입력단자(I/P)로 로우레벨의 스타트펄스(SP) 또는 이전단 스테이지의 출력신호(SSi-1)가 공급된다. 이에 따라, 제3, 제6 및 제10 트랜지스터(M3, M6, M10)가 턴-온된다.
제3 트랜지스터(M3)가 턴-온되면, 제1 전원(VGH)과 제1 노드(N1)가 전기적으로 연결되어 제1 노드(N1)의 전압(V(N1))이 하이레벨이 된다. 이에 따라, 제1 및 제4 트랜지스터(M1, M4)가 턴-오프된다.
제6 트랜지스터(M6)가 턴-온되면, 제3 노드(N3)가 제2 전원(VGL)과 전기적으로 연결되어 제3 노드(N3)의 전압이 로우레벨이 된다.
이때, 제1 커패시터(C1)에는 제6 트랜지스터(M6)의 문턱전압을 감한 만큼의 로우레벨 전압이 충전된다. 즉, 제3 노드(N3)의 전압은 제2 전원(VGL)의 전압보다 제6 트랜지스터(M6)의 문턱전압만큼 높은 정도의 로우레벨이 된다. 예를 들어, 제2 전원(VGL)의 전압이 -7V이고, 제6 트랜지스터(M6)의 문턱전압이 -3V라면, 제3 노드(N3)의 전압은 -4V가 된다.
이와 같은 제2 기간(t2) 동안 제7 트랜지스터(M7)는 턴-온 상태를 유지하여 제2 노드(N2)의 전압(V(N2))이 하이레벨에서 로우레벨로 하강한다.
이에 따라, 제2 트랜지스터(M2)가 턴-온되어 제3 입력라인(30)과 출력노드(Nout)가 전기적으로 연결되고 제2 기간(t2) 동안 제3 클럭신호(CLK3)가 하이레 벨로 설정되므로, 출력신호(SSi)는 하이레벨로 유지된다. 이때, 제3 커패시터(C3)에는 제2 트랜지스터(M2)가 턴-온될 수 있는 전압이 저장된다.
제10 트랜지스터(M10)가 턴-온되면, 제4 노드(N4)와 제2 전원(VGL)이 전기적으로 연결되어, 제4 노드(N4)의 전압이 로우레벨이 된다. 이때, 제2 커패시터(C2)에는 제4 노드(N4)의 로우레벨 전압에 대응하는 전압이 충전된다.
이후, 제3 기간(t3) 동안 제3 입력라인(30)으로 공급되는 제3 클럭신호(CLK3)의 전압레벨이 로우레벨로 천이되면, 제2 트랜지스터(M2)의 기생 커패시터(미도시) 및 제3 커패시터(C3)의 커플링 작용에 의해 제2 노드(N2)의 전압(V(N2))은 더 낮은 로우레벨로 하강된다. 이에 따라, 제2 트랜지스터(M2)가 안정적으로 턴-온 상태를 유지하면서 제3 클럭신호(CLK3)의 로우레벨 전압이 출력노드(Nout)로 출력된다. 즉, 제3 기간(t3) 동안에는 로우레벨의 주사신호(SSi)가 출력된다.
한편, 이와 같은 제3 기간(t3) 동안 제2 노드(N2)의 전압(V(N2))이 더 낮은 로우레벨로 하강됨에 의해, 제7 및 제9 트랜지스터(M7, M9)는 게이트-소스 간 전압에 의해 턴-오프 상태가 된다.
이때, 제7 및 제9 트랜지스터(M7, M9)는 각각 제2 전원(VGL) 및 제1 전원(VGH)에 직접적으로 연결되지 않고 제1 및 제2 커패시터(C1, C2)에 의해 연결된다. 그리고, 제1 및 제2 커패시터(C1, C2)는 각각 제2 기간(t2) 동안 충전된 전압을 유지한다.
즉, 제9 트랜지스터(M9)의 드레인-소스 간 전압은, 제9 트랜지스터(M9)가 제 1 전원(VGH)에 직접적으로 연결되는 경우에 비해 현저히 낮은 정도로 유지된다. 그리고, 제7 트랜지스터(M7)의 경우에도 제3 노드(N3)의 전압이 제2 및 제3 기간(t2, t3) 각각에서 제7 트랜지스터(M7)가 턴-온 및 턴-오프를 유지하면서도 오프전류가 방지될 수 있는 정도의 낮은 드레인-소스 간 전압이 유지된다.
따라서, 쉬프트 레지스터 내에 구비되는 트랜지스터들의 오프특성, 특히 본 실시예의 경우에는 제2 노드(N2)에 연결되는 제7 및 제9 트랜지스터(M7, M9)의 오프전류 특성에 크게 영향을 받지않고 제2 노드(N2)와 제1 및 제2 전원(VGH, VGL) 사이의 누설전류가 방지된다.
이에 의해, 주사신호(SSi)가 출력되는 해당 주사기간(즉, 제3 기간(t3)) 동안 제2 노드(N2)의 전압(V(N2))이 안정적으로 낮게 유지되면서 쉬프트 레지스터의 출력특성이 안정화된다.
이후, 제4 기간(t4) 동안 제3 입력라인(30)으로 공급되는 제3 클럭신호(CLK3)의 전압레벨이 다시 하이레벨로 천이되면, 제2 노드(N2)의 전압(V(N2))은 제2 기간(t2)에서와 동일한 정도의 레벨로 상승한다. 이와 같은 제4 기간(t4) 동안에는 제2 트랜지스터(M2)가 턴-온 상태를 유지한다 하더라도, 제3 클럭신호(CLK3)의 전압레벨이 하이레벨로 천이되었으므로 주사신호(SSi)의 전압레벨은 다시 하이레벨로 천이된다.
이후, 제5 기간(t5) 동안 제1 입력라인(10)으로 다시 로우레벨의 제1 클럭신호(CLK1)가 공급된다. 이에 따라, 제5 및 제8 트랜지스터(M5, M8)가 턴-온되면서, 제1 노드(N1)의 전압(V(N1))은 다시 로우레벨이 되고, 제2 노드(V(N2))의 전압은 다시 하이레벨이 된다.
그리고, 다음 프레임의 해당 주사기간이 될 때까지는 스테이지(STi)에 로우레벨의 스타트펄스(SP) 또는 이전단 스테이지의 출력신호(SSi-1)가 공급되지 않으므로, 제1 및 제2 노드(N1, N2)의 전압(V(N1), V(N2))이 유지된다.
전술한 바와 같은 구동에 의하여, 본 발명에 의한 쉬프트 레지스터의 스테이지(ST)들은 자신에게 입력되는 스타트펄스(SP) 또는 이전단 출력신호(SSi-1)를 제1 내지 제3 클럭신호(CLK1 내지 CLK3)에 대응하여 한 클럭만큼 위상지연시켜 출력한다.
특히, 본 발명에 의하면, 주사신호(SSi)가 출력되는 동안 제2 노드(N2)와 연결된 트랜지스터들, 즉, 제7 및 제9 트랜지스터(M7, M9)의 드레인-소스 간 전압이 오프전류가 방지될 수 있는 정도로 낮게 유지되도록 함으로써 누설전류를 방지할 수 있다. 이에 의해, 쉬프트 레지스터의 출력을 안정화할 수 있다.
한편, 누설전류 특성을 보다 향상시키기 위하여 미세한 정도라 할지라도 누설전류가 발생할 수 있는 경로에 배치되는 적어도 하나의 트랜지스터를 복수의 트랜지스터로 구현할 수도 있다.
예를 들어, 도 5에 도시된 바와 같이, 제4 트랜지스터(M4) 및 제8 트랜지스터(M8)를 각각 복수의 트랜지스터들로 구현할 수 있다.
즉, 제4 트랜지스터(M4)는 게이트 전극이 제1 노드(N1)에 공통으로 접속되며 직렬연결되는 복수의 트랜지스터들((M4_1 및 M4_2)로 구현되고, 제8 트랜지스 터(M8)는 게이트 전극이 제1 입력라인(10)에 공통으로 접속되며 직렬 연결되는 복수의 트랜지스터들(M8_1, M8_2)로 구현될 수 있다.
또한, 이와 같은 변형예는 그 외의 다른 트랜지스터에도 적용될 수 있음은 물론이다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.
도 1은 본 발명의 실시예에 의한 유기전계발광 표시장치를 나타내는 블럭도이다.
도 2는 도 1의 주사 구동부에 포함된 쉬프트 레지스터의 일례를 나타내는 블럭도이다.
도 3은 도 2에 도시된 임의의 스테이지의 일례를 나타내는 회로도이다.
도 4는 도 3에 도시된 스테이지의 입/출력 신호의 파형도이다.
도 5는 도 2에 도시된 임의의 스테이지의 다른 예를 나타내는 회로도이다.
<도면의 주요 부분에 대한 부호의 설명>
40: 제1 전압 안정화부 50: 제2 전압 안정화부
110: 주사 구동부 120: 데이터 구동부
130: 화소부 140: 화소
150: 타이밍 제어부 ST:쉬프트 레지스터의 스테이지

Claims (12)

  1. 스타트펄스의 입력라인에 종속적으로 접속되는 다수의 스테이지를 구비하며, 제1, 제2 및 제3 입력라인으로 입력되는 제1, 제2 및 제3 클럭신호에 의해 구동되는 쉬프트 레지스터에 있어서, 상기 스테이지는,
    제1 전원(VGH)과 출력노드(Nout) 사이에 접속되며, 게이트 전극이 제1 노드(N1)에 접속된 제1 트랜지스터와,
    상기 출력노드(Nout)와 상기 제3 입력라인 사이에 접속되며, 게이트 전극이 제2 노드(N2)에 접속된 제2 트랜지스터와,
    상기 제1 전원(VGH)과 상기 제1 노드(N1) 사이에 접속되며, 게이트 전극이 상기 스타트펄스 또는 이전단 스테이지의 출력신호가 입력되는 입력단자에 접속된 제3 트랜지스터와,
    상기 제1 전원(VGH)과 상기 제2 노드(N2) 사이에 접속되며, 게이트 전극이 상기 제1 노드(N1)에 접속된 제4 트랜지스터와,
    상기 제1 노드(N1)와 제2 전원(VGL) 사이에 접속되며, 게이트 전극이 상기 제1 입력라인에 접속된 제5 트랜지스터와,
    상기 제1 및 제2 전원(VGH, VGL), 상기 제1 입력라인 및 상기 제2 노드(N2)에 접속되어, 상기 제2 노드(N2)의 전압을 안정화하는 제1 전압 안정화부와,
    일 전극이 상기 제1 전압 안정화부를 경유하여 상기 제2 노드(N2)에 접속되며, 다른 전극이 상기 제2 전원(VGL)에 접속되고, 게이트 전극이 상기 입력단자에 접속된 제6 트랜지스터와,
    상기 제4 트랜지스터와 상기 제2 노드(N2) 사이에 접속되며, 상기 제1 및 제2 전원(VGH, VGL)과 상기 입력단자에 더 접속되어, 상기 제2 노드(N2)의 전압을 안정화하는 제2 전압 안정화부를 구비하며,
    상기 제1 전압 안정화부는 상기 제2 노드(N2)와 상기 제6 트랜지스터 사이에 접속되며, 게이트 전극이 상기 제2 전원(VGL)에 접속된 제7 트랜지스터와, 상기 제6 및 제7 트랜지스터의 접속노드인 제3 노드(N3)와 상기 제2 전원(VGL) 사이에 접속된 제1 커패시터와, 상기 제1 전원(VGH)과 상기 제3 노드(N3) 사이에 접속되며, 게이트 전극이 상기 제1 입력라인에 접속된 제8 트랜지스터를 포함하고,
    상기 제2 전압 안정화부는 상기 제4 트랜지스터와 상기 제2 노드(N2) 사이에 접속되며, 게이트 전극이 상기 제2 전원(VGL)에 접속된 제9 트랜지스터와, 상기 제4 및 제9 트랜지스터의 접속노드인 제4 노드(N4)와 상기 제1 전원(VGH) 사이에 접속된 제2 커패시터와, 상기 제4 노드와 상기 제2 전원(VGL) 사이에 접속되며, 게이트 전극이 상기 입력단자에 접속된 제10 트랜지스터를 포함하는 쉬프트 레지스터.
  2. 삭제
  3. 제1항에 있어서,
    상기 제8 트랜지스터는 게이트 전극이 상기 제1 입력라인에 공통으로 접속되며 직렬연결된 복수의 트랜지스터들로 구현된 쉬프트 레지스터.
  4. 삭제
  5. 제1항에 있어서,
    상기 제2 노드(N2)와 상기 출력노드(Nout) 사이에 접속된 제3 커패시터를 더 포함하는 쉬프트 레지스터.
  6. 제1항에 있어서,
    상기 제1 전원(VGH)과 상기 제1 노드(N1) 사이에 접속된 제4 커패시터를 더 포함하는 쉬프트 레지스터.
  7. 제1항에 있어서,
    상기 제4 트랜지스터는 게이트 전극이 상기 제1 노드(N1)에 공통으로 접속되며 직렬연결된 복수의 트랜지스터들로 구현된 쉬프트 레지스터.
  8. 제1항에 있어서,
    상기 제1, 제2 및 제3 클럭신호는 위상이 순차적으로 지연된 파형을 갖는 쉬프트 레지스터.
  9. 주사선들 및 데이터선들의 교차부에 위치된 다수의 화소를 포함하는 화소부와, 상기 주사선들로 순차적으로 주사신호를 인가하는 쉬프트 레지스터를 포함하는 주사 구동부와, 상기 데이터선들로 데이터 신호를 인가하는 데이터 구동부를 포함하여 구성되고,
    상기 쉬프트 레지스터는, 스타트펄스의 입력라인에 종속적으로 접속되는 다수의 스테이지를 구비하며, 제1, 제2 및 제3 입력라인으로 입력되는 제1, 제2 및 제3 클럭신호에 의해 구동되고,
    상기 스테이지는,
    제1 전원(VGH)과 출력노드(Nout) 사이에 접속되며, 게이트 전극이 제1 노드(N1)에 접속된 제1 트랜지스터와,
    상기 출력노드(Nout)와 상기 제3 입력라인 사이에 접속되며, 게이트 전극이 제2 노드(N2)에 접속된 제2 트랜지스터와,
    상기 제1 전원(VGH)과 상기 제1 노드(N1) 사이에 접속되며, 게이트 전극이 상기 스타트펄스 또는 이전단 스테이지의 출력신호가 입력되는 입력단자에 접속된 제3 트랜지스터와,
    상기 제1 전원(VGH)과 상기 제2 노드(N2) 사이에 접속되며, 게이트 전극이 상기 제1 노드(N1)에 접속된 제4 트랜지스터와,
    상기 제1 노드(N1)와 제2 전원(VGL) 사이에 접속되며, 게이트 전극이 상기 제1 입력라인에 접속된 제5 트랜지스터와,
    상기 제1 및 제2 전원(VGH, VGL), 상기 제1 입력라인 및 상기 제2 노드(N2)에 접속되어, 상기 제2 노드(N2)의 전압을 안정화하는 제1 전압 안정화부와,
    일 전극이 상기 제1 전압 안정화부를 경유하여 상기 제2 노드(N2)에 접속되며, 다른 전극이 상기 제2 전원(VGL)에 접속되고, 게이트 전극이 상기 입력단자에 접속된 제6 트랜지스터와,
    상기 제4 트랜지스터와 상기 제2 노드(N2) 사이에 접속되며, 상기 제1 및 제2 전원(VGH, VGL)과 상기 입력단자에 더 접속되어, 상기 제2 노드(N2)의 전압을 안정화하는 제2 전압 안정화부를 구비하며,
    상기 제1 전압 안정화부는 상기 제2 노드(N2)와 상기 제6 트랜지스터 사이에 접속되며, 게이트 전극이 상기 제2 전원(VGL)에 접속된 제7 트랜지스터와, 상기 제6 및 제7 트랜지스터의 접속노드인 제3 노드(N3)와 상기 제2 전원(VGL) 사이에 접속된 제1 커패시터와, 상기 제1 전원(VGH)과 상기 제3 노드(N3) 사이에 접속되며, 게이트 전극이 상기 제1 입력라인에 접속된 제8 트랜지스터를 포함하고,
    상기 제2 전압 안정화부는 상기 제4 트랜지스터와 상기 제2 노드(N2) 사이에 접속되며, 게이트 전극이 상기 제2 전원(VGL)에 접속된 제9 트랜지스터와, 상기 제4 및 제9 트랜지스터의 접속노드인 제4 노드(N4)와 상기 제1 전원(VGH) 사이에 접속된 제2 커패시터와, 상기 제4 노드와 상기 제2 전원(VGL) 사이에 접속되며, 게이트 전극이 상기 입력단자에 접속된 제10 트랜지스터를 포함하는 유기전계발광 표시장치.
  10. 삭제
  11. 삭제
  12. 제9항에 있어서,
    상기 스테이지는, 상기 제2 노드(N2)와 상기 출력노드(Nout) 사이에 접속된 제3 커패시터와, 상기 제1 전원(VGH)과 상기 제1 노드(N1) 사이에 접속된 제4 커패시터를 더 포함하는 유기전계발광 표시장치.
KR1020090002232A 2009-01-12 2009-01-12 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치 KR101022092B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090002232A KR101022092B1 (ko) 2009-01-12 2009-01-12 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
US12/568,521 US8284150B2 (en) 2009-01-12 2009-09-28 Shift register and organic light emitting display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090002232A KR101022092B1 (ko) 2009-01-12 2009-01-12 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치

Publications (2)

Publication Number Publication Date
KR20100082934A KR20100082934A (ko) 2010-07-21
KR101022092B1 true KR101022092B1 (ko) 2011-03-17

Family

ID=42318686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090002232A KR101022092B1 (ko) 2009-01-12 2009-01-12 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치

Country Status (2)

Country Link
US (1) US8284150B2 (ko)
KR (1) KR101022092B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991005B2 (en) 2015-06-30 2018-06-05 Shanghai Tianma AM-OLED Co., Ltd. Shift register and driving method thereof

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2455931A4 (en) * 2009-07-15 2013-05-15 Sharp Kk SCREEN SIGNAL PLANT DRIVE SWITCHING AND DISPLAY DEVICE THEREFOR
KR102586642B1 (ko) 2010-02-18 2023-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8537094B2 (en) * 2010-03-24 2013-09-17 Au Optronics Corporation Shift register with low power consumption and liquid crystal display having the same
KR101839953B1 (ko) * 2011-01-21 2018-03-20 삼성디스플레이 주식회사 구동 장치 및 이를 이용한 표시 장치
KR101813215B1 (ko) 2011-06-30 2018-01-02 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR101911872B1 (ko) * 2011-11-18 2018-10-26 삼성디스플레이 주식회사 주사 구동 장치 및 그 구동 방법
KR101764452B1 (ko) * 2011-12-28 2017-08-02 가부시키가이샤 제이올레드 시프트 레지스터
KR101878374B1 (ko) * 2012-04-26 2018-07-16 삼성디스플레이 주식회사 주사 구동 장치 및 그 구동 방법
KR20130143318A (ko) * 2012-06-21 2013-12-31 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR101975581B1 (ko) * 2012-08-21 2019-09-11 삼성디스플레이 주식회사 발광 제어 구동부 및 그것을 포함하는 유기발광 표시장치
KR102007906B1 (ko) 2012-09-28 2019-08-07 삼성디스플레이 주식회사 표시 패널
CN103137061B (zh) * 2013-02-18 2015-12-09 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置
CN103208263B (zh) * 2013-03-14 2015-03-04 京东方科技集团股份有限公司 移位寄存器、显示装置、栅极驱动电路及驱动方法
CN103247275B (zh) * 2013-04-22 2015-03-11 合肥京东方光电科技有限公司 一种移位寄存器单元、栅极驱动电路及阵列基板
KR102439795B1 (ko) * 2015-07-31 2022-09-06 삼성디스플레이 주식회사 데이터 드라이버 및 이를 포함하는 표시 장치
CN105185318B (zh) * 2015-10-19 2017-11-21 京东方科技集团股份有限公司 栅线驱动电路、输出发射控制信号的电路及触控显示装置
CN105427825B (zh) * 2016-01-05 2018-02-16 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法及栅极驱动电路
CN106601176A (zh) 2017-01-16 2017-04-26 京东方科技集团股份有限公司 移位寄存器单元电路、驱动方法、移位寄存器和显示装置
CN107039014B (zh) * 2017-05-26 2019-03-05 京东方科技集团股份有限公司 移位寄存器单元、其驱动方法、栅极驱动电路及显示面板
CN107146570A (zh) * 2017-07-17 2017-09-08 京东方科技集团股份有限公司 移位寄存器单元、扫描驱动电路、阵列基板和显示装置
KR102575564B1 (ko) * 2018-03-26 2023-09-08 삼성디스플레이 주식회사 주사 구동부
KR102586039B1 (ko) * 2018-07-26 2023-10-10 삼성디스플레이 주식회사 표시장치
KR20200061469A (ko) * 2018-11-23 2020-06-03 삼성디스플레이 주식회사 스테이지 및 이를 포함하는 주사 구동부
CN109377948B (zh) * 2018-12-25 2020-06-05 合肥京东方显示技术有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
TWI690837B (zh) * 2019-01-07 2020-04-11 友達光電股份有限公司 移位暫存器
CN111243489B (zh) * 2020-03-24 2022-11-01 合肥鑫晟光电科技有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
WO2022087817A1 (zh) * 2020-10-27 2022-05-05 京东方科技集团股份有限公司 栅极驱动单元、栅极驱动电路、栅极驱动方法和显示装置
CN113053293B (zh) * 2021-04-07 2022-07-19 北京京东方技术开发有限公司 移位寄存器单元、栅极驱动电路、显示面板
CN113763859B (zh) * 2021-08-31 2024-02-23 厦门天马微电子有限公司 移位寄存器及其驱动方法、栅极驱动电路、面板及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060029088A (ko) * 2004-09-30 2006-04-04 엘지전자 주식회사 유기 전계발광 표시소자의 구동장치
KR100707617B1 (ko) 2006-05-09 2007-04-13 삼성에스디아이 주식회사 데이터 구동부 및 이를 이용한 유기 전계 발광 표시장치
KR20070101474A (ko) * 2006-04-10 2007-10-17 엘지전자 주식회사 연산 증폭기
KR20080022688A (ko) * 2006-09-07 2008-03-12 삼성전자주식회사 데이터 구동 장치 및 이를 포함하는 액정 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101023722B1 (ko) 2004-03-29 2011-03-25 엘지디스플레이 주식회사 쉬프트 레지스터의 구동 회로
KR20070002530A (ko) 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 쉬프트 레지스터의 구동회로
US7643003B2 (en) * 2005-06-30 2010-01-05 Lg Display Co., Ltd. Liquid crystal display device having a shift register
KR100796137B1 (ko) * 2006-09-12 2008-01-21 삼성에스디아이 주식회사 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
KR101252861B1 (ko) 2006-10-12 2013-04-09 삼성디스플레이 주식회사 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
KR101415061B1 (ko) 2007-06-27 2014-07-07 엘지디스플레이 주식회사 액정표시장치의 시프트레지스터 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060029088A (ko) * 2004-09-30 2006-04-04 엘지전자 주식회사 유기 전계발광 표시소자의 구동장치
KR20070101474A (ko) * 2006-04-10 2007-10-17 엘지전자 주식회사 연산 증폭기
KR100707617B1 (ko) 2006-05-09 2007-04-13 삼성에스디아이 주식회사 데이터 구동부 및 이를 이용한 유기 전계 발광 표시장치
KR20080022688A (ko) * 2006-09-07 2008-03-12 삼성전자주식회사 데이터 구동 장치 및 이를 포함하는 액정 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991005B2 (en) 2015-06-30 2018-06-05 Shanghai Tianma AM-OLED Co., Ltd. Shift register and driving method thereof

Also Published As

Publication number Publication date
US8284150B2 (en) 2012-10-09
KR20100082934A (ko) 2010-07-21
US20100177023A1 (en) 2010-07-15

Similar Documents

Publication Publication Date Title
KR101022092B1 (ko) 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
KR101022173B1 (ko) 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
EP3258464B1 (en) Shift register stage and organic light emitting display device using the same
KR100796137B1 (ko) 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
KR102061256B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR100805538B1 (ko) 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
KR100709280B1 (ko) 시프트 레지스터 회로
KR20230106558A (ko) 게이트 구동 회로 및 이를 이용한 표시 장치
KR101764452B1 (ko) 시프트 레지스터
KR20100081481A (ko) 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
KR102015396B1 (ko) 쉬프트 레지스터와 이의 구동방법
US20060132182A1 (en) Driver circuit, shift register, and liquid crystal driver circuit
KR101252861B1 (ko) 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
KR20170005299A (ko) 발광제어 구동부 및 이를 포함하는 표시장치
KR20190009019A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR20150016706A (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR20140147998A (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
EP3843073A1 (en) Emission driver
KR20140141190A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR20130003252A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR102415379B1 (ko) 발광 구동부 및 이를 포함하는 유기 발광 표시 장치
KR20150018970A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
CN112542131A (zh) 发光驱动器和具有发光驱动器的显示装置
JP4969322B2 (ja) 電圧発生回路およびそれを備える画像表示装置
CN112150968A (zh) 级以及包括该级的扫描驱动器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 10