CN105185287B - 一种移位寄存器、栅极驱动电路和相关显示装置 - Google Patents
一种移位寄存器、栅极驱动电路和相关显示装置 Download PDFInfo
- Publication number
- CN105185287B CN105185287B CN201510536801.4A CN201510536801A CN105185287B CN 105185287 B CN105185287 B CN 105185287B CN 201510536801 A CN201510536801 A CN 201510536801A CN 105185287 B CN105185287 B CN 105185287B
- Authority
- CN
- China
- Prior art keywords
- signal
- node
- input
- switching transistor
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
- G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/287—Organisation of a multiplicity of shift registers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0626—Adjustment of display parameters for control of overall brightness
- G09G2320/0633—Adjustment of display parameters for control of overall brightness by amplitude modulation of the brightness of the illumination source
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0626—Adjustment of display parameters for control of overall brightness
- G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明实施例提供的上述移位寄存器、栅极驱动电路和相关显示装置,包括:第一节点控制模块,第二节点控制模块,第三节点控制模块,第一输出模块和第二输出模块。该移位寄存器通过上述五个模块的相互配合仅需改变输入信号的时长就可以控制驱动信号输出端输出的扫描信号的时长,而不需要进行时钟信号的改变以及进行电路的改动和工艺的改变。因此与现有技术通过采用多种时钟控制信号来控制驱动信号输出端输出的扫描信号的时长相比,可以降低栅极驱动电路的难度,以及降低工艺复杂问题,从而降低成本。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种移位寄存器、栅极驱动电路和相关显示装置。
背景技术
随着显示技术的飞速发展,显示器呈现出了高集成度和低成本的发展趋势。其中,GOA(Gate Driver on Array,阵列基板行驱动)技术将TFT(Thin Film Transistor,薄膜晶体管)栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动,从而可以省去栅极集成电路(IC,Integrated Circuit)的绑定(Bonding)区域以及扇出(Fan-out)区域的布线空间,不仅可以在材料成本和制作工艺两方面降低产品成本,而且可以使显示面板做到两边对称和窄边框的美观设计;并且,这种集成工艺还可以省去栅极扫描线方向的Bonding工艺,从而提高了产能和良率。
GOA电路通常由多个级联的移位寄存器构成,各级移位寄存器的驱动信号输出端分别对应一条栅线,用于沿扫描方向依次设置各栅线。现有的GOA电路,一般针对每一行栅线的扫描时长是固定的,因此对于一些需要根据实际情况调节每一行栅线的扫描时长的显示装置是不适用的。
目前,虽然可以通过采用不同的时钟控制信号实现扫描时长的调节,但是这需要使用多个时钟控制器,并且不同的扫描时长,GOA电路中移位寄存器的级联关系也不同,从而导致现有的GOA电路在需要根据实际情况调节栅线的扫描时长的显示装置上的应用难度加大,生产成本增加,使得该显示装置不具备竞争力。
发明内容
有鉴于此,本发明实施例提供一种移位寄存器、栅极驱动电路和相关显示装置,用以解决现有技术中GOA电路通过采用多个时钟控制信号进行调节栅线的扫描时长导致的工艺复杂问题。
因此,本发明实施例提供一种移位寄存器,包括:第一节点控制模块、第二节点控制模块、第三节点控制模块、第一输出模块和第二输出模块;其中,
所述第一节点控制模块,其第一输入端用于接收输入信号,第二输入端用于接收第一时钟信号,第三输入端用于接收第二时钟信号,第四输入端用于接收第一直流信号,第五输入端与第二节点相连,以及输出端与第一节点相连;所述第一节点控制模块用于,在所述第一时钟信号的电位为第一电位时将所述输入信号提供给所述第一节点,在所述第二时钟信号的电位与所述第二节点的电位均为第一电位时,将所述第一直流信号提供给所述第一节点,以及在所述第一节点处于浮接状态时使其第三输入端与所述第一节点之间的电压差保持为上一时间段的电压差;
所述第二节点控制模块,其第一输入端用于接收第二直流信号,第二输入端用于接收第一时钟信号,第三输入端用于接收第二时钟信号,第四输入端与所述第一节点相连,以及输出端与所述第二节点相连;所述第二节点控制模块用于,在所述第一时钟信号的电位为第一电位时将所述第二直流信号提供给所述第二节点,在所述第一节点的电位为第一电位时将所述第一时钟信号提供给所述第二节点,以及在所述第二节点处于浮接状态时,使其第三输入端与所述第二节点之间的电压差保持为上一时间段的电压差;
所述第三节点控制模块,其第一输入端用于接收第二时钟信号,第二输入端用于接收第一直流信号,第三输入端用于接收第二直流信号,第四输入端与所述第一节点相连,第五输入端与所述第二节点相连,以及输出端与所述第三节点相连;所述第三节点控制模块用于,在所述第一节点的电位为第一电位时将所述第一直流信号提供给所述第三节点,在所述第二时钟信号的电位与所述第二节点的电位均为第一电位时,将所述第二直流信号提供给所述第三节点,以及在所述第三节点处于浮接状态时,使其第二输入端与所述第三节点之间的电压差保持为上一时段的电压差;
所述第一输出模块,其第一输入端用于接收第二直流信号,第二输入端与所述第一节点相连以及输出端与所述移位寄存器的驱动信号输出端相连;所述第一输出模块用于在所述第一节点的电位为第一电位时,将所述第二直流信号提供给所述驱动信号输出端;
所述第二输出模块,其第一输入端用于接收第一直流信号,第二输入端与所述第三节点相连,以及输出端与所述移位寄存器的驱动信号输出端相连;所述第二输出模块用于在所述第三节点的电位为第一电位时,将所述第一直流信号提供给所述驱动信号输出端;
当所述输入信号的有效脉冲信号为高电位时,所述第一电位为低电位,所述第一直流信号的电位为高电位,所述第二直流信号的电位为低电位;或者,
当所述输入信号的有效脉冲信号为低电位时,所述第一电位为高电位,所述第一直流信号的电位为低电位,所述第二直流信号的电位为高电位。
在一种可能的实施方式中,在本发明实施例提供的上述移位寄存器中,所述第一节点控制模块包括:第一开关晶体管、第二开关晶体管、第三开关晶体管和第一电容;其中,
所述第一开关晶体管,其栅极用于接收所述第一时钟信号,源极用于接收所述输入信号,漏极与所述第一节点相连;
所述第二开关晶体管,其栅极与所述第二节点相连,源极用于接收所述第一直流信号,漏极与所述第三开关晶体管的源极相连;
所述第三开关晶体管,其栅极用于接收所述第二时钟信号,漏极与所述第一节点相连;
所述第一电容的一端与所述第一节点相连,另一端用于接收所述第二时钟信号。
在一种可能的实施方式中,在本发明实施例提供的上述移位寄存器中,所述第二节点控制模块包括:第四开关晶体管、第五开关晶体管和第二电容;其中,
所述第四开关晶体管,其栅极与所述第一节点相连,源极用于接收所述第一时钟信号,漏极与所述第二节点相连;
所述第五开关晶体管,其栅极用于接收所述第一时钟信号,源极用于接收所述第二直流信号,漏极与所述第二节点相连;
所述第二电容的一端与所述第二节点相连,另一端用于接收所述第二时钟信号。
在一种可能的实施方式中,在本发明实施例提供的上述移位寄存器中,所述第三节点控制模块包括:第六开关晶体管、第七开关晶体管、第八开关晶体管和第三电容;其中,
所述第六开关晶体管,其栅极与所述第二节点相连,源极用于接收所述第二直流信号,漏极与所述第七开关晶体管的源极相连;
所述第七开关晶体管,其栅极用于接收所述第二时钟信号,漏极与所述第三节点相连;
所述第八开关晶体管,其栅极与所述第一节点相连,源极用于接收所述第一直流信号,漏极与所述第三节点相连;
所述第三电容的一端与所述第三节点相连,另一端用于接收所述第一直流信号。
在一种可能的实施方式中,在本发明实施例提供的上述移位寄存器中,所述第一输出模块包括:第九开关晶体管;其中,
所述第九开关晶体管,其栅极与所述第一节点相连,源极用于接收所述第二直流信号,漏极与所述驱动信号输出端相连。
在一种可能的实施方式中,在本发明实施例提供的上述移位寄存器中,所述第二输出模块包括:第十开关晶体管;其中,
所述第十开关晶体管,其栅极与所述第三节点相连,源极用于接收所述第一直流信号,漏极与所述驱动信号输出端相连。
进一步地,在本发明实施例提供的上述移位寄存器中,当所述输入信号的有效脉冲信号为高电位时,所有开关晶体管均为P型晶体管;
当所述输入信号的有效脉冲信号为低电位时,所有开关晶体管均为N型晶体管。
进一步地,在本发明实施例提供的上述移位寄存器中,当所述输入信号的有效脉冲信号为高电位时,所述输入信号的上升沿与所述第一时钟信号的下降沿,以及所述第二时钟信号的上升沿对齐,并且所述输入信号的下降沿与所述第一时钟信号的上升沿对齐,所述第一时钟信号和所述第二时钟信号的周期相同,占空比相同,以及所述占空比大于0.5;或者,当所述输入信号的有效脉冲信号为低电位时,所述输入信号的下降沿与所述第一时钟信号的上升沿,以及所述第二时钟信号的下降沿对齐,并且所述输入信号的上升沿与所述第一时钟信号的下降沿对齐,所述第一时钟信号和所述第二时钟信号的周期相同,占空比相同,以及所述占空比小于0.5。
相应地,本发明实施例还提供了一种栅极驱动电路,包括串联的多个本发明实施例提供的上述任一种移位寄存器;其中,第一级移位寄存器的输入信号由起始信号端输入;除第一级移位寄存器之外,其余各级移位寄存器的输入信号均由与其连接的上一级移位寄存器的驱动信号输出端输入。
相应地,本发明实施例还提供了一种有机电致发光显示面板,包括本发明实施例提供的上述任一种栅极驱动电路。
相应地,本发明实施例还提供了一种显示装置,包括本发明实施例提供的上述有机电致发光显示面板。
本发明实施例提供的上述移位寄存器、栅极驱动电路和相关显示装置,包括:第一节点控制模块,第二节点控制模块,第三节点控制模块,第一输出模块和第二输出模块;其中,第一节点控制模块通过输入信号、第一时钟信号、第二时钟信号、第一直流信号和第二节点的电位来调节第一节点的电位,第二节点控制模块通过第一时钟信号、第二时钟信号、第一直流信号、第二直流信号和第一节点的电位来调节第二节点的电位,第三节点控制模块通过第二时钟信号、第二直流信号、第一节点的电位和第二节点的电位来调节第三节点的电位,第一输出模块通过第二直流信号和第一节点的电位来调节驱动信号输出端的电位,第二输出模块通过第一直流信号和第三节点的电位来调节驱动信号输出端的电位。该移位寄存器通过上述五个模块的相互配合仅需改变输入信号的时长就可以控制驱动信号输出端输出的扫描信号的时长,而不需要进行时钟信号的改变以及进行电路的改动和工艺的改变。因此与现有技术通过采用多种时钟控制信号来控制驱动信号输出端输出的扫描信号的时长相比,可以降低栅极驱动电路的难度,以及降低工艺复杂问题,从而降低成本。
附图说明
图1为本发明实施例提供的移位寄存器的结构示意图;
图2a为本发明实施例提供的移位寄存器的具体结构示意图之一;
图2b为本发明实施例提供的移位寄存器的具体结构示意图之二;
图3a至图3c分别为图2a所示的移位寄存器的电路时序图;
图4a至图4c分别为图2b所示的移位寄存器的电路时序图;
图5为本发明实施例提供的栅极驱动电路的结构示意图。
具体实施方式
下面结合附图,对本发明实施例提供的移位寄存器、栅极驱动电路和相关显示装置的具体实施方式进行详细地说明。
本实施例提供的一种移位寄存器,如图1所示,包括:第一节点控制模块1,第二节点控制模块2,第三节点控制模块3,第一输出模块4和第二输出模块5;其中,
第一节点控制模块1,其第一输入端用于接收输入信号Input,第二输入端用于接收第一时钟信号CK,第三输入端用于接收第二时钟信号CB,第四输入端用于接收第一直流信号V1,第五输入端与第二节点相连B,以及输出端与第一节点A相连;第一节点控制模块1用于,在第一时钟信号CK的电位为第一电位时将输入信号Input提供给第一节点A,在第二时钟信号CB的电位与第二节点B的电位均为第一电位时,将第一直流信号V1提供给第一节点A,以及在第一节点A处于浮接状态时使其第三输入端与第一节点A之间的电压差保持为上一时间段的电压差;
第二节点控制模块2,其第一输入端用于接收第二直流信号V2,第二输入端用于接收第一时钟信号CK,第三输入端用于接收第二时钟信号CB,第四输入端与第一节点A相连,以及输出端与第二节点B相连;第二节点控制模块2用于,在所第一时钟信号CK的电位为第一电位时将第二直流信号V2提供给第二节点B,在第一节点A的电位为第一电位时将第一时钟信号CK提供给第二节点B,以及在第二节点B处于浮接状态时,使其第三输入端与第二节点B之间的电压差保持为上一时间段的电压差;
第三节点控制模块3,其第一输入端用于接收第二时钟信号CB,第二输入端用于接收第一直流信号V1,第三输入端用于接收第二直流信号V2,第四输入端与第一节点A相连,第五输入端与第二节点B相连,以及输出端与第三节点C相连;第三节点控制模块3用于,在第一节点A的电位为第一电位时将第一直流信号V1提供给所述第三节点C,在第二时钟信号CB的电位与第二节点B的电位均为第一电位时,将第二直流信号V2提供给第三节点C,以及在第三节点C处于浮接状态时,使其第二输入端与第三节点C之间的电压差保持为上一时段的电压差;
第一输出模块4,其第一输入端用于接收第二直流信号V2,第二输入端与第一节点A相连以及输出端与移位寄存器的驱动信号输出端Output相连;第一输出模块4用于在第一节点A的电位为第一电位时,将第二直流信号V2提供给驱动信号输出端Output;
第二输出模块5,其第一输入端用于接收第一直流信号V1,第二输入端与第三节点C相连,以及输出端与移位寄存器的驱动信号输出端Output相连;第二输出模块5用于在第三节点C的电位为第一电位时,将第一直流信号V1提供给驱动信号输出端Output;
当输入信号Input的有效脉冲信号为高电位时,第一电位为低电位,第一直流信号V1的电位为高电位,第二直流信号V2的电位为低电位;或者,
当输入信号Input的有效脉冲信号为低电位时,第一电位为高电位,第一直流信号V1的电位为低电位,第二直流信号V2的电位为高电位。
本发明实施例提供的上述移位寄存器、栅极驱动电路和相关显示装置,包括:第一节点控制模块,第二节点控制模块,第三节点控制模块,第一输出模块和第二输出模块;其中,第一节点控制模块通过输入信号、第一时钟信号、第二时钟信号、第一直流信号和第二节点的电位来调节第一节点的电位,第二节点控制模块通过第一时钟信号、第二时钟信号、第一直流信号、第二直流信号和第一节点的电位来调节第二节点的电位,第三节点控制模块通过第二时钟信号、第二直流信号、第一节点的电位和第二节点的电位来调节第三节点的电位,第一输出模块通过第二直流信号和第一节点的电位来调节驱动信号输出端的电位,第二输出模块通过第一直流信号和第三节点的电位来调节驱动信号输出端的电位。该移位寄存器通过上述五个模块的相互配合仅需改变输入信号的时长就可以控制驱动信号输出端输出的扫描信号的时长,而不需要进行时钟信号的改变以及进行电路的改动和工艺的改变。因此与现有技术通过采用多种时钟控制信号来控制驱动信号输出端输出的扫描信号的时长相比,可以降低栅极驱动电路的难度,以及降低工艺复杂问题,从而降低成本。
需要说明的是,在本发明实施例提供的上述移位寄存器中,当输入信号的有效脉冲信号为高电位时,输入信号的上升沿与第一时钟信号的下降沿,以及第二时钟信号的上升沿对齐,输入信号的下降沿与第一时钟信号的上升沿对齐;并且第一时钟信号和第二时钟信号的周期相同,占空比相同,且占空比大于0.5;或者,当输入信号的有效脉冲信号为低电位时,输入信号的下降沿与第一时钟信号的上升沿,以及第二时钟信号的下降沿对齐,输入信号的上升沿与第一时钟信号的下降沿对齐;并且第一时钟信号和第二时钟信号的周期相同,占空比相同,且占空比小于0.5。
下面结合具体实施例,对本发明进行详细说明。需要说明的是,本实施例是为了更好的解释本发明,但不限制本发明。
较佳地,为了便于实施,在本发明实施例提供的上述移位寄存器中,如图2a和图2b所示,第一节点控制模块1具体可以包括:第一开关晶体管T1、第二开关晶体管T2、和第三开关晶体管T3和第一电容C1;其中,
第一开关晶体管T1,其栅极用于接收第一时钟信号CK,源极用于接收输入信号Input,漏极与第一节点A相连;
第二开关晶体管T2,其栅极与第二节点B相连,源极用于接收第一直流信号V1,漏极与第三开关晶体管T3的源极相连;
第三开关晶体管T3,其栅极用于接收第二时钟信号CB,漏极与第一节点A相连;
第一电容C1的一端与第一节点A相连,另一端用于接收第二时钟信号CB。
进一步地,在具体实施时,如图2a所示,第一开关晶体管T1、第二开关晶体管T2和第三开关晶体管T3均可以为P型晶体管。或者,如图2b所示,第一开关晶体管T1、第二开关晶体管T2和第三开关晶体管T3均可以为N型晶体管,在此不限定。
具体地,在具体实施时,当第一开关晶体管T1在第一时钟信号CK的控制下处于导通状态时,将输入信号Input提供给第一节点A,当第二开关晶体管T2在第二节点B的电位的控制下以及第三开关晶体管T3在第二时钟信号CB的控制下均处于导通状态时,将第一直流信号V1提供给第一节点A,以及当第一节点A处于浮接状态时,根据第一电容C1的自举作用,使其第三输入端与第一节点A之间的电压差保持为上一时间段的电压差。
以上仅是举例说明移位寄存器中第一节点控制模块的具体结构,在具体实施时,第一节点控制模块的具体结构不限于本发明实施例提供的上述结构,还可以是本领域技术人员可知的其他结构,在此不做限定。
较佳地,在具体实施时,在本发明实施例提供的上述移位寄存器中,如图2a和图2b所示,第二节点控制模块2具体可以包括:第四开关晶体管T4、第五开关晶体管T5和第二电容C2;其中,
第四开关晶体管T4,其栅极与第一节点A相连,源极用于接收第一时钟信号CK,漏极与第二节点B相连;
第五开关晶体管T5,其栅极用于接收第一时钟信号CK,源极用于接收第二直流信号V2,漏极与第二节点B相连;
第二电容C2的一端与第二节点B相连,另一端用于接收第二时钟信号CB。
进一步地,在具体实施时,如图2a所示,第四开关晶体管T4和第五开关晶体管T5均可以为P型晶体管。或者,如图2b所示,第四开关晶体管T4和第五开关晶体管T5均可以为N型晶体管,在此不限定。
具体地,在具体实施时,当第四开关晶体管T4在第一节点A的控制下处于导通状态时,将第一时钟信号CK提供给第二节点B,当第五开关晶体管T5在第一时钟信号CK的控制下处于导通状态时,将第二直流信号V2提供给第二节点B,以及当第二节点B处于浮接状态时,根据第二电容C2的自举作用,使其第三输入端与第二节点B之间的电压差保持为上一时间段的电压差。
以上仅是举例说明移位寄存器中第二节点控制模块的具体结构,在具体实施时,第二节点控制模块的具体结构不限于本发明实施例提供的上述结构,还可以是本领域技术人员可知的其他结构,在此不做限定。
较佳地,在具体实施时,在本发明实施例提供的上述移位寄存器中,如图2a和图2b所示,第三节点控制模块3具体可以包括:第六开关晶体管T6、第七开关晶体管T7、第八开关晶体管T8和第三电容C3;其中,
第六开关晶体管T6,其栅极与第二节点B相连,源极用于接收第二直流信号V2,漏极与第七开关晶体管T7的源极相连;
第七开关晶体管T7,其栅极用于接收第二时钟信号CB,漏极与第三节点C相连;
第八开关晶体管T8,其栅极与第一节点A相连,源极用于接收第一直流信号V1,漏极与第三节点C相连;
第三电容C3的一端与第三节点C相连,另一端用于接收第一直流信号V1。
进一步地,在具体实施时,如图2a所示,第六开关晶体管T6、第七开关晶体管T7、第八开关晶体管T8均可以为P型晶体管。或者,如图2b所示,第六开关晶体管T6、第七开关晶体管T7、第八开关晶体管T8均可以为N型晶体管,在此不限定。
具体地,在具体实施时,当第六开关晶体管T6在第二节点B的控制下以及第七开关晶体管T7在第二时钟信号CB的控制下均处于导通状态时,将第二直流信号V2提供给第三节点C,以及在第三节点C处于浮接状态时,根据第三电容C3的自举作用,使其第二输入端与第三节点C之间的电压差保持为上一时段的电压差。
以上仅是举例说明移位寄存器中第三节点控制模块的具体结构,在具体实施时,第三节点控制模块的具体结构不限于本发明实施例提供的上述结构,还可以是本领域技术人员可知的其他结构,在此不做限定。
较佳地,在具体实施时,在本发明实施例提供的上述移位寄存器中,如图2a和图2b所示,第一输出模块4具体可以包括:第九开关晶体管T9;其中,
第九开关晶体管T9,其栅极与第一节点A相连,源极用于接收第二直流信号V2,漏极与驱动信号输出端Output相连。
进一步地,在具体实施时,如图2a所示,第九开关晶体管T9可以为P型晶体管。或者,如图2b所示,第九开关晶体管T9可以为N型晶体管,在此不限定。
具体地,在具体实施时,当第九开关晶体管T9在第一节点A的电位的控制下处于导通状态时,将第二直流信号V2提供给驱动信号输出端Output。
以上仅是举例说明移位寄存器中第一输出模块的具体结构,在具体实施时,第一输出模块的具体结构不限于本发明实施例提供的上述结构,还可以是本领域技术人员可知的其他结构,在此不做限定。
较佳地,在具体实施时,在本发明实施例提供的上述移位寄存器中,如图2a和图2b所示,第二输出模块5具体可以包括:第十开关晶体管T10;其中,
第十开关晶体管T10,其栅极与第三节点C相连,源极用于接收第一直流信号V1,漏极与驱动信号输出端Output相连。
进一步地,在具体实施时,如图2a所示,第十开关晶体管T10可以为P型晶体管。或者,如图2b所示,第十开关晶体管T10可以为N型晶体管,在此不限定。
具体地,在具体实施时,当第十开关晶体管T10在第三节点C的电位的控制下处于导通状态时,将第一直流信号V1提供给驱动信号输出端Output。
较佳地,在本发明实施例提供的上述移位寄存器中,晶体管一般均采用相同材质的晶体管,在具体实施时,当输入信号的有效脉冲信号为高电位时,所有开关晶体管均为P型晶体管,且第一直流信号的电位为高电位,第二直流信号的电位为低电位;当输入信号的有效脉冲信号为低电位时,所有开关晶体管均为N型晶体管,且第一直流信号的电位为低电位,第二直流信号的电位为高电位。
具体地,在具体实施时,P型开关晶体管在高电位作用下截止,在低电位作用下导通;N型开关晶体管在高电位作用下导通,在低电位作用下截止。
需要说明的是本发明上述实施例中提到的开关晶体管可以是薄膜晶体管(TFT,Thin Film Transistor),也可以是金属氧化物半导体场效应管(MOS,Metal OxideScmiconductor),在此不做限定。在具体实施中,这些晶体管的源极和漏极根据晶体管类型以及输入信号的不同,其功能可以互换,在此不做具体区分。
下面分别结合电路时序图对本发明实施例提供的上述移位寄存器的工作过程作以描述。下述描述中以1表示高电位信号,0表示低电位信号。
实例一
以图2a所示的移位寄存器的结构为例对其工作过程作以描述,其中在图2a所示的移位寄存器中,所有开关晶体管均为P型晶体管,各P型晶体管在高电位作用下截止,在低电位作用下导通;第一时钟信号CK和第二时钟信号CB的周期相同,占空比相同,并且第一时钟信号CK和第二时钟信号CB的占空比均大于0.5;第一直流信号V1的电位为高电位,第二直流信号V2的电位为低电位;对应的输入输出时序图如图3a所示。具体地,选取如图3a所示的输入输出时序图中的S1、S2、S3、S4和S5五个阶段。
在S1阶段,前半时间段,Input=0,CK=0,CB=1。由于CK=0,因此第一开关晶体管T1导通;由于第一开关晶体管T1导通并将输入信号Input提供给第一节点A,因此第一节点A的电位为低电位;由于CB=1,第一电容C1开始充电;由于第一节点A的电位为低电位,因此第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均导通;由于CK=0且第五开关晶体管T5导通并将第二直流信号V2的电位提供给第二节点B,因此第二节点B的电位为低电位;由于CB=1,第二电容C2开始充电;由于第二节点B的电位为低电位,因此第二开关晶体管T2和第六开关晶体管T6均导通,第二开关晶体管T2将第一直流信号V1提供给第三开关晶体管T3,第六开关晶体管T6将第二直流信号V2提供给第七开关晶体管T7;由于CB=1,因此第三开关晶体管T3和第七开关晶体管T7截止;由于第八晶体管T8导通并将第一直流信号V1的电位提供给第三节点C,因此第三节点C的电位为高电位;由于第三节点C的电位为高电位,因此第十开关晶体管T10截止;由于第九开关晶体管T9导通并将第二直流信号V2提供给驱动信号输出端Output,因此驱动信号输出端Output输出低电位扫描信号。
后半时间段,Input=0,CK=1,CB=1。由于CK=1,因此第一开关晶体管T1和第五开关晶体管T5截止;由于CB=1,根据第一电容C1的自举作用,为了维持第一电容C1两端的电压差,因此第一节点A的电位保持为前一时间段的低电位,以保证在此阶段中第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均导通;由于第四开关晶体管T4导通,并将高电位的第一时钟信号CK提供给第二节点B,因此第二节点B的电位为高电位;由于CB=1且第二节点B的电位为高电位,因此第二开关晶体管T2、第三开关晶体管T3、第六开关晶体管T6和第七开关晶体管T7均截止;由于第八晶体管T8导通并将第一直流信号V1的电位提供给第三节点C,因此第三节点C的电位为高电位;由于第三节点C的电位为高电位,因此第十开关晶体管T10截止;由于第九开关晶体管T9导通并将第二直流信号V2提供给驱动信号输出端Output,因此驱动信号输出端Output输出低电位扫描信号。
在S2阶段,Iutput=0,CK=1,CB=0。由于CK=1,因此第一开关晶体管T1和第五开关晶体管T5截止;由于CB=0,根据第一电容C1的自举作用,为了维持第一电容C1两端的电压差,因此第一节点A的电位被进一步拉低,以保证在此阶段中第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均导通;由于第四开关晶体管T4导通,因此将高电位的第一时钟信号CK提供给第二节点B,因此第二节点B的电位为高电位;由于第二节点B的电位为高电位,因此第二开关晶体管T2和第六开关晶体管T6均截止;由于第八晶体管T8导通,因此将第一直流信号V1的电位提供给第三节点C,因此第三节点C的电位为高电位;由于第三节点C的电位为高电位,因此第十开关晶体管T10截止;由于第九开关晶体管T9导通并将第二直流信号V2提供给驱动信号输出端Output,因此驱动信号输出端Output输出低电位扫描信号。
在S3阶段,前半时间段,Iutput=1,CK=0,CB=1。由于CK=0,因此第一开关晶体管T1导通;由于第一开关晶体管T1导通并将输入信号Iutput提供给第一节点A,因此第一节点A的电位为高电位;由于第一节点A的电位为高电位,因此第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均截止;由于CK=0且第五开关晶体管T5导通并将第二直流信号V2的电位提供给第二节点B,因此第二节点B的电位为低电位;由于CB=1,第二电容C2开始充电;由于第二节点B的电位为低电位,因此第二开关晶体管T2和第六开关晶体管T6均导通,第二开关晶体管T2将第一直流信号V1提供给第三开关晶体管T3,第六开关晶体管T6将第二直流信号V2提供给第七开关晶体管T7;由于CB=1,因此第三开关晶体管T3和第七开关晶体管T7截止;因此驱动信号输出端Output输出保持为S2阶段的低电位扫描信号。
后半时间段,Input=0,CK=1,CB=1。由于CK=1,因此第一开关晶体管T1和第五开关晶体管T5截止;由于CB=1,根据第二电容C2的自举作用,为了维持第二电容C2两端的电压差,因此第二节点B的电位保持为前一时间段的低电位,以保证在此阶段中第二开关晶体管T2和第六开关晶体管T6均导通;由于CB=1,因此第三开关晶体管T3和第七开关晶体管T7均截止;因此驱动信号输出端Output输出保持为S3阶段上一时间段的低电位扫描信号。
在S4阶段,Input=0,CK=1,CB=0。由于CK=1,因此第一开关晶体管T1和第五开关晶体管T5截止;由于CB=0,根据第二电容C2的自举作用,为了维持第二电容C2两端的电压差,因此第二节点B的电位被进一步拉低,以保证在此阶段中第二开关晶体管T2和第六开关晶体管T6均导通;由于CB=0。因此第三开关晶体管T3和第七开关晶体管T7均导通;由于第二开关晶体管T2和第三晶体管T3均导通,因此将高电位的第一时钟信号CK通过第二开关晶体管T2和第三开关晶体管T3提供给第一节点A,因此第一节点A的电位是高电位;由于第一节点A的电位是高电位,因此第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均截止;由于第六开关晶体管T6和第七晶体管T7均导通,并将第二直流信号V2通过第六开关晶体管T6和第七晶体管T7提供给第三节点C,因此第三节点C的电位为低电位,第三电容C3开始充电;由于第三节点C的电位为低电位,因此第十开关晶体管T10导通;由于第十开关晶体管T10导通并将第一直流信号V1提供给驱动信号输出端Output,因此驱动信号输出端Output输出高电位扫描信号。
在S5阶段,前半时间段,Input=0,CK=0,CB=1。由于CK=0,因此第一开关晶体管T1导通;由于第一开关晶体管T1导通并将输入信号Input提供给第一节点A,因此第一节点A的电位为低电位;由于CB=1,第一电容C1开始充电;由于第一节点A的电位为低电位,因此第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均导通;由于CK=0且第五开关晶体管T5导通并将第二直流信号V2的电位提供给第二节点B,因此第二节点B的电位为低电位;由于CB=1,第二电容C2开始充电;由于第二节点B的电位为低电位,因此第二开关晶体管T2和第六开关晶体管T6均导通,第二开关晶体管T2将第一直流信号V1提供给第三开关晶体管T3,第六开关晶体管T6将第二直流信号V2提供给第七开关晶体管T7;由于CB=1,因此第三开关晶体管T3和第七开关晶体管T7截止;由于第八晶体管T8导通并将第一直流信号V1的电位提供给第三节点C,因此第三节点C的电位为高电位;由于第三节点C的电位为高电位,因此第十开关晶体管T10截止;由于第九开关晶体管T9导通并将第二直流信号V2提供给驱动信号输出端Output,因此驱动信号输出端Output输出低电位扫描信号。
后半时间段,Input=0,CK=1,CB=1。由于CK=1,因此第一开关晶体管T1和第五开关晶体管T5截止;由于CB=1,根据第一电容C1的自举作用,为了维持第一电容C1两端的电压差,因此第一节点A的电位保持为前一时间段的低电位,以保证在此阶段中第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均导通;由于第四开关晶体管T4导通,因此将高电位的第一时钟信号CK提供给第二节点B,因此第二节点B的电位为高电位;由于CB=1且第二节点B的电位为高电位,因此第二开关晶体管T2、第三开关晶体管T3、第六开关晶体管T6和第七开关晶体管T7均截止;由于第八晶体管T8导通并将第一直流信号V1的电位提供给第三节点C,因此第三节点C的电位为高电位;由于第三节点C的电位为高电位,因此第十开关晶体管T10截止;由于第九开关晶体管T9导通并将第二直流信号V2提供给驱动信号输出端Output,因此驱动信号输出端Output输出低电位扫描信号。
本发明实施例提供的上述移位寄存器,在S5阶段之后,一直重复执行S2阶段和S1阶段,直至下一帧开始。
实例二
以图2a所示的移位寄存器的结构为例对其工作过程作以描述,在实施例一的基础上将输入信号Input的有效脉冲信号的时长延长一个时钟信号周期,对应的输入输出时序图如图3b所示。具体地,选取如图3b所示的输入输出时序图中的S1、S2、S3、S4和S5五个阶段,其中S3阶段又分为S31、S32和S33三个阶段。
在S1阶段,前半时间段,Input=0,CK=0,CB=1。后半时间段,Input=0,CK=1,CB=1。具体工作过程与实例一中S1阶段的工作过程相同,在此不作赘述。
在S2阶段,Iutput=0,CK=1,CB=0。具体工作过程与实例一中S2阶段的工作过程相同,在此不作赘述。
在S3阶段,其中,在S31阶段的前半时间段,Iutput=1,CK=0,CB=1。由于CK=0,因此第一开关晶体管T1导通;由于第一开关晶体管T1导通并将输入信号Iutput提供给第一节点A,因此第一节点A的电位为高电位;由于第一节点A的电位为高电位,因此第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均截止;由于CK=0且第五开关晶体管T5导通并将第二直流信号V2的电位提供给第二节点B,因此第二节点B的电位为低电位;由于CB=1,第二电容C2开始充电;由于第二节点B的电位为低电位,因此第二开关晶体管T2和第六开关晶体管T6均导通,第二开关晶体管T2将第一直流信号V1提供给第三开关晶体管T3,第六开关晶体管T6将第二直流信号V2提供给第七开关晶体管T7;由于CB=1,因此第三开关晶体管T3和第七开关晶体管T7截止;因此驱动信号输出端Output输出保持为S2阶段的低电位扫描信号。
后半时间段,Input=1,CK=1,CB=1。由于CK=1,因此第一开关晶体管T1和第五开关晶体管T5均截止;由于CB=1,根据第一电容C1的自举作用,为了维持第一电容C1两端的电压差,因此第一节点A的电位仍为高电位,以保证在此阶段中第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均截止;由于CB=1,根据第二电容C2的自举作用,为了维持第二电容C2两端的电压差,因此第二节点B的电位仍为低电位,以保证在此阶段中第二开关晶体管T2和第六开关晶体管T6均导通;由于CB=1,因此第三开关晶体管T3和第七开关晶体管T7均截止;因此驱动信号输出端Output输出保持为S3阶段前一时间段的低电位扫描信号。
在S32阶段,Input=1,CK=1,CB=0。由于CK=1,因此第一开关晶体管T1和第五开关晶体管T5均截止;由于CB=0,根据第二电容C2的自举作用,为了维持第二电容C2两端的电压差,因此第二节点B的电位被进一步拉低,以保证在此阶段中第二开关晶体管T2和第六开关晶体管T6均导通;由于CB=0,因此第三晶体管T3和第七晶体管T7均导通;由于第二开关晶体管T2和第三晶体管T3均导通,因此将高电位的第一时钟信号CK通过第二开关晶体管T2和第三开关晶体管T3提供给第一节点A,因此第一节点A的电位为高电位;由于第一节点A的电位是高电位,因此第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均截止;由于第六开关晶体管T6和第七晶体管T7均导通,并将第二直流信号V2通过第六开关晶体管T6和第七晶体管T7提供给第三节点C,因此第三节点C的电位为低电位,第三电容C3开始充电;由于第三节点C的电位为低电位,因此第十开关晶体管T10导通;由于第十开关晶体管T10导通并将第一直流信号V1提供给驱动信号输出端Output,因此驱动信号输出端Output输出高电位扫描信号。
在S33阶段的前半时间段,Input=1,CK=0,CB=1。由于CK=0,因此第一开关晶体管T1导通;由于第一开关晶体管T1导通并将输入信号Input提供给第一节点A,因此第一节点A的电位为高电位;由于第一节点A的电位为高电位,因此第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均截止;由于CK=0且第五开关晶体管T5导通并将第二直流信号V2的电位提供给第二节点B,因此第二节点B的电位为低电位;由于CB=1,第二电容C2开始充电;由于第二节点B的电位为低电位,因此第二开关晶体管T2和第六开关晶体管T6均导通,第二开关晶体管T2将第一直流信号V1提供给第三开关晶体管T3,第六开关晶体管T6将第二直流信号V2提供给第七开关晶体管T7;由于CB=1,因此第三开关晶体管T3和第七开关晶体管T7截止;根据第三电容C3的自举作用,为了维持第三电容C3两端的电压差,因此第三节点C的电位为低电位;由于第三节点C的电位为低电位,因此第十开关晶体管T10导通;由于第十开关晶体管T10导通并将第一直流信号V1提供给驱动信号输出端Output,因此驱动信号输出端Output输出高电位扫描信号。
后半时间段,Input=0,CK=1,CB=1。由于CK=1,因此第一开关晶体管T1和第五开关晶体管T5均截止;由于CB=1,根据第二电容C2的自举作用,为了维持第二电容C2两端的电压差,第二节点B的电位为低电位;由于第二节点B的电位为低电位,因此第二开关晶体管T2和第六开关晶体管T6均导通;由于CB=1,第三开关晶体管T3和第七开关晶体管T7均截止;根据第三电容C3的自举作用,为了维持第三电容C3两端的电压差,第三节点C的电位为低电位;由于第三节点C的电位为低电位,因此第十开关晶体管T10导通;由于第十开关晶体管T10导通并将第一直流信号V1提供给驱动信号输出端Output,因此驱动信号输出端Output输出高电位扫描信号。
在S4阶段,Input=0,CK=1,CB=0。具体工作过程与实例一中S4阶段的工作过程相同,在此不作赘述。
在S5阶段,前半时间段,Input=0,CK=0,CB=1。后半时间段,Input=0,CK=1,CB=1。具体工作过程与实例一中S5阶段的的工作过程相同,在此不作赘述。
本发明实施例提供的上述移位寄存器,在S5阶段之后,一直重复执行S2阶段和S1阶段,直至下一帧开始。
实例三
以图2a所示的移位寄存器的结构为例对其工作过程作以描述,在实施例二的基础上将输入信号Input的有效脉冲信号的时长延长一个时钟信号周期,对应的输入输出时序图如图3c所示。具体地,选取如图3c所示的输入输出时序图中的是S1、S2、S3、S4和S5五个阶段,其中S3阶段又分为S31、S32、S33、S34和S35五个阶段。
在S1阶段,前半时间段,Input=0,CK=0,CB=1。后半时间段,Input=0,CK=1,CB=1。具体工作过程与实例一中S1阶段的的工作过程相同,在此不作赘述。
在S2阶段,Iutput=0,CK=1,CB=0。具体工作过程与实例一中S2阶段的工作过程相同,在此不作赘述。
在S3阶段,其中,在S31阶段的前半时间段,Iutput=1,CK=0,CB=1。在S31阶段的后半时间段,Iutput=1,CK=1,CB=1。具体工作过程与实例二中S31阶段的工作过程相同,在此不作赘述。
在S32阶段,Iutput=1,CK=1,CB=0。具体工作过程与实例二中S32阶段的工作过程相同,在此不作赘述。
在S33阶段的前半时间段,Iutput=1,CK=0,CB=1。由于CK=0,因此第一开关晶体管T1导通;由于第一开关晶体管T1导通并将输入信号Iutput提供给第一节点A,因此第一节点A的电位为高电位;由于第一节点A的电位为高电位,因此第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均截止;由于CK=0且第五开关晶体管T5导通并将第二直流信号V2的电位提供给第二节点B,因此第二节点B的电位为低电位;由于CB=1,第二电容C2开始充电;由于第二节点B的电位为低电位,因此第二开关晶体管T2和第六开关晶体管T6均导通,第二开关晶体管T2将第一直流信号V1提供给第三开关晶体管T3,第六开关晶体管T6将第二直流信号V2提供给第七开关晶体管T7;由于CB=1,因此第三开关晶体管T3和第七开关晶体管T7截止;因此驱动信号输出端Output输出保持为S2阶段的低电位扫描信号。
后半时间段,Input=1,CK=1,CB=1。由于CK=1,因此第一开关晶体管T1和第五开关晶体管T5均截止;由于CB=1,根据第一电容C1的自举作用,为了维持第一电容C1两端的电压差,因此第一节点A的电位仍为高电位,以保证在此阶段中第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均截止;由于CB=1,根据第二电容C2的自举作用,为了维持第二电容C2两端的电压差,因此第二节点B的电位仍为低电位,以保证在此阶段中第二开关晶体管T2和第六开关晶体管T6均导通;由于CB=1,因此第三开关晶体管T3和第七开关晶体管T7均截止;因此驱动信号输出端Output输出保持为S3阶段前一时间段的低电位扫描信号。可以看出S33阶段的工作过程与S31阶段的工作过程相同。
在S34阶段,Input=1,CK=1,CB=0。由于CK=1,因此第一开关晶体管T1和第五开关晶体管T5均截止;由于CB=0,根据第二电容C2的自举作用,为了维持第二电容C2两端的电压差,因此第二节点B的电位被进一步拉低,以保证在此阶段中第二开关晶体管T2和第六开关晶体管T6均导通;由于CB=0,因此第三晶体管T3和第七晶体管T7均导通;由于第二开关晶体管T2和第三晶体管T3均导通,因此将高电位的第一时钟信号CK通过第二开关晶体管T2和第三开关晶体管T3提供给第一节点A,因此第一节点A的电位为高电位;由于第一节点A的电位是高电位,因此第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均截止;由于第六开关晶体管T6和第七晶体管T7均导通,并将第二直流信号V2通过第六开关晶体管T6和第七晶体管T7提供给第三节点C,因此第三节点C的电位为低电位,第三电容C3开始充电;由于第三节点C的电位为低电位,因此第十开关晶体管T10导通;由于第十开关晶体管T10导通并将第一直流信号V1提供给驱动信号输出端Output,因此驱动信号输出端Output输出高电位扫描信号。可以看出S34阶段的工作过程与S32阶段的工作过程相同。
在S35阶段的前半时间段,Input=1,CK=0,CB=1。由于CK=0,因此第一开关晶体管T1导通;由于第一开关晶体管T1导通并将输入信号Input提供给第一节点A,因此第一节点A的电位为高电位;由于第一节点A的电位为高电位,因此第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均截止;由于CK=0且第五开关晶体管T5导通并将第二直流信号V2的电位提供给第二节点B,因此第二节点B的电位为低电位;由于CB=1第二电容C2开始充电;由于第二节点B的电位为低电位,因此第二开关晶体管T2和第六开关晶体管T6均导通,第二开关晶体管T2将第一直流信号V1提供给第三开关晶体管T3,第六开关晶体管T6将第二直流信号V2提供给第七开关晶体管T7;由于CB=1,因此第三开关晶体管T3和第七开关晶体管T7截止;根据第三电容C3的自举作用,为了维持第三电容C3两端的电压差,因此第三节点C的电位为低电位;由于第三节点C的电位为低电位,因此第十开关晶体管T10导通;由于第十开关晶体管T10导通并将第一直流信号V1提供给驱动信号输出端Output,因此驱动信号输出端Output输出高电位扫描信号。
后半时间段,Input=0,CK=1,CB=1。由于CK=1,因此第一开关晶体管T1和第五开关晶体管T5均截止;由于CB=1,根据第二电容C2的自举作用,为了维持第二电容C2两端的电压差,第二节点B的电位为低电位;由于第二节点B的电位为低电位,因此第二开关晶体管T2和第六开关晶体管T6均导通;由于CB=1,第三开关晶体管T3和第七开关晶体管T7均截止;根据第三电容C3的自举作用,为了维持第三电容C3两端的电压差,第三节点C的电位为低电位;由于第三节点C的电位为低电位,因此第十开关晶体管T10导通;由于第十开关晶体管T10导通并将第一直流信号V1提供给驱动信号输出端Output,因此驱动信号输出端Output输出高电位扫描信号。可以看出S35阶段的工作过程与实例二中S33阶段的工作过程相同。在S4阶段,Input=0,CK=1,CB=0。具体工作过程与实例一中S4阶段的工作过程相同,在此不作赘述。可以看出S35阶段的工作过程与实例二中S33阶段的工作过程相同。
在S4阶段,Input=0,CK=1,CB=0。具体工作过程与实例一中S4阶段的工作过程相同,在此不作赘述。
在S5阶段,前半时间段,Input=0,CK=0,CB=1。后半时间段,Input=0,CK=1,CB=1。具体工作过程与实例一中S5阶段的工作过程相同,在此不作赘述。
本发明实施例提供的上述移位寄存器,在S5阶段之后,一直重复执行S2阶段和S1阶段,直至下一帧开始。
通过上述实例一、实例二和实例三可以看出,本发明实施例提供的上述移位寄存器,在实例一中输入信号的基础上,将输入信号的有效脉冲信号的时长延长一个时钟信号周期,即可输出实例二中对应时长的扫描信号,将输入信号的有效脉冲信号时长延长两个时钟信号周期,即可输出实例三中对应时长的扫描信号,依次类推,通过延长有效脉冲信号的时间长度,可以实现与输入信号的有效脉冲信号的时间长度相同时长的扫描信号。
上述移位寄存器由于仅需通过改变输入信号的时长来控制驱动信号输出端输出的扫描信号的时长,而不需要进行时钟信号的改变以及进行电路的改动和工艺的改变。因此与现有技术通过采用多种时钟控制信号来控制驱动信号输出端输出的扫描信号的时长相比,可以降低栅极驱动电路的难度,以及降低工艺复杂问题,从而降低成本。
实例四
以图2b所示的移位寄存器的结构为例对其工作过程作以描述,其中在图2b所示的移位寄存器中,所有开关晶体管均为N型晶体管,各N型晶体管在高电位作用下导通,在低电位作用下截止;第一时钟信号CK和第二时钟信号CB的周期相同,占空比相同,并且第一时钟信号CK和第二时钟信号CB的占空比均小于0.5;第一直流信号V1的电位为低电位,第二直流信号V2的电位为高电位;对应的输入输出时序图如图4a所示。具体地,选取如图4a所示的输入输出时序图中的S1、S2、S3、S4和S5五个阶段。
在S1阶段,前半时间段,Input=1,CK=1,CB=0。由于CK=1,因此第一开关晶体管T1导通;由于第一开关晶体管T1导通并将输入信号Input提供给第一节点A,因此第一节点A的电位为高电位;由于CB=0,第一电容C1开始充电;由于第一节点A的电位为高电位,因此第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均导通;由于CK=1且第五开关晶体管T5导通并将第二直流信号V2的电位提供给第二节点B,因此第二节点B的电位为高电位;由于CB=0,第二电容C2开始充电;由于第二节点B的电位为低电位,因此第二开关晶体管T2和第六开关晶体管T6均导通,第二开关晶体管T2将第一直流信号V1提供给第三开关晶体管T3,第六开关晶体管T6将第二直流信号V2提供给第七开关晶体管T7;由于CB=0,因此第三开关晶体管T3和第七开关晶体管T7截止;由于第八晶体管T8导通并将第一直流信号V1的电位提供给第三节点C,因此第三节点C的电位为低电位;由于第三节点C的电位为低电位,因此第十开关晶体管T10截止;由于第九开关晶体管T9导通并将第二直流信号V2提供给驱动信号输出端Output,因此驱动信号输出端Output输出高电位扫描信号。
后半时间段,Input=1,CK=0,CB=0。由于CK=0,因此第一开关晶体管T1和第五开关晶体管T5截止;由于CB=0,根据第一电容C1的自举作用,为了维持第一电容C1两端的电压差,因此第一节点A的电位保持为前一时间段的高电位,以保证在此阶段中第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均导通;由于第四开关晶体管T4导通,并将低电位的第一时钟信号CK提供给第二节点B,因此第二节点B的电位为低电位;由于CB=0且第二节点B的电位为低电位,因此第二开关晶体管T2、第三开关晶体管T3、第六开关晶体管T6和第七开关晶体管T7均截止;由于第八晶体管T8导通并将第一直流信号V1的电位提供给第三节点C,因此第三节点C的电位为低电位;由于第三节点C的电位为低电位,因此第十开关晶体管T10截止;由于第九开关晶体管T9导通并将第二直流信号V2提供给驱动信号输出端Output,因此驱动信号输出端Output输出高电位扫描信号。
在S2阶段,Iutput=1,CK=0,CB=1。由于CK=0,因此第一开关晶体管T1和第五开关晶体管T5截止;由于CB=1,根据第一电容C1的自举作用,为了维持第一电容C1两端的电压差,因此第一节点A的电位被进一步拉高,以保证在此阶段中第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均导通;由于第四开关晶体管T4导通,因此将低电位的第一时钟信号CK提供给第二节点B,因此第二节点B的电位为低电位;由于第二节点B的电位为低电位,因此第二开关晶体管T2和第六开关晶体管T6均截止;由于第八晶体管T8导通,因此将第一直流信号V1的电位提供给第三节点C,因此第三节点C的电位为低电位;由于第三节点C的电位为低电位,因此第十开关晶体管T10截止;由于第九开关晶体管T9导通并将第二直流信号V2提供给驱动信号输出端Output,因此驱动信号输出端Output输出高电位扫描信号。
在S3阶段,前半时间段,Iutput=0,CK=1,CB=0。由于CK=1,因此第一开关晶体管T1导通;由于第一开关晶体管T1导通并将输入信号Iutput提供给第一节点A,因此第一节点A的电位为低电位;由于第一节点A的电位为低电位,因此第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均截止;由于CK=1且第五开关晶体管T5导通并将第二直流信号V2的电位提供给第二节点B,因此第二节点B的电位为高电位;由于CB=1,第二电容C2开始充电;由于第二节点B的电位为高电位,因此第二开关晶体管T2和第六开关晶体管T6均导通,第二开关晶体管T2将第一直流信号V1提供给第三开关晶体管T3,第六开关晶体管T6将第二直流信号V2提供给第七开关晶体管T7;由于CB=1,因此第三开关晶体管T3和第七开关晶体管T7截止;因此驱动信号输出端Output输出保持为S2阶段的高电位扫描信号。
后半时间段,Input=1,CK=0,CB=0。由于CK=0,因此第一开关晶体管T1和第五开关晶体管T5截止;由于CB=0,根据第二电容C2的自举作用,为了维持第二电容C2两端的电压差,因此第二节点B的电位保持为前一时间段的高电位,以保证在此阶段中第二开关晶体管T2和第六开关晶体管T6均导通;由于CB=1,因此第三开关晶体管T3和第七开关晶体管T7均截止;因此驱动信号输出端Output输出保持为S3阶段上一时间段的高电位扫描信号。
在S4阶段,Input=1,CK=0,CB=1。由于CK=0,因此第一开关晶体管T1和第五开关晶体管T5截止;由于CB=1,根据第二电容C2的自举作用,为了维持第二电容C2两端的电压差,因此第二节点B的电位被进一步拉高,以保证在此阶段中第二开关晶体管T2和第六开关晶体管T6均导通;由于CB=1。因此第三开关晶体管T3和第七开关晶体管T7均导通;由于第二开关晶体管T2和第三晶体管T3均导通,因此将低电位的第一时钟信号CK通过第二开关晶体管T2和第三开关晶体管T3提供给第一节点A,因此第一节点A的电位是低电位;由于第一节点A的电位是低电位,因此第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均截止;由于第六开关晶体管T6和第七晶体管T7均导通,并将第二直流信号V2通过第六开关晶体管T6和第七晶体管T7提供给第三节点C,因此第三节点C的电位为高电位,第三电容C3开始充电;由于第三节点C的电位为高电位,因此第十开关晶体管T10导通;由于第十开关晶体管T10导通并将第一直流信号V1提供给驱动信号输出端Output,因此驱动信号输出端Output输出低电位扫描信号。
在S5阶段,前半时间段,Input=1,CK=1,CB=0。由于CK=1,因此第一开关晶体管T1导通;由于第一开关晶体管T1导通并将输入信号Input提供给第一节点A,因此第一节点A的电位为高电位;由于CB=0,第一电容C1开始充电;由于第一节点A的电位为高电位,因此第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均导通;由于CK=1且第五开关晶体管T5导通并将第二直流信号V2的电位提供给第二节点B,因此第二节点B的电位为高电位;由于CB=0,第二电容C2开始充电;由于第二节点B的电位为高电位,因此第二开关晶体管T2和第六开关晶体管T6均导通,第二开关晶体管T2将第一直流信号V1提供给第三开关晶体管T3,第六开关晶体管T6将第二直流信号V2提供给第七开关晶体管T7;由于CB=0,因此第三开关晶体管T3和第七开关晶体管T7截止;由于第八晶体管T8导通并将第一直流信号V1的电位提供给第三节点C,因此第三节点C的电位为低电位;由于第三节点C的电位为低电位,因此第十开关晶体管T10截止;由于第九开关晶体管T9导通并将第二直流信号V2提供给驱动信号输出端Output,因此驱动信号输出端Output输出高电位扫描信号。
后半时间段,Input=1,CK=0,CB=0。由于CK=0,因此第一开关晶体管T1和第五开关晶体管T5截止;由于CB=0,根据第一电容C1的自举作用,为了维持第一电容C1两端的电压差,因此第一节点A的电位保持为前一时间段的高电位,以保证在此阶段中第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均导通;由于第四开关晶体管T4导通,因此将低电位的第一时钟信号CK提供给第二节点B,因此第二节点B的电位为低电位;由于CB=0且第二节点B的电位为低电位,因此第二开关晶体管T2、第三开关晶体管T3、第六开关晶体管T6和第七开关晶体管T7均截止;由于第八晶体管T8导通并将第一直流信号V1的电位提供给第三节点C,因此第三节点C的电位为低电位;由于第三节点C的电位为低电位,因此第十开关晶体管T10截止;由于第九开关晶体管T9导通并将第二直流信号V2提供给驱动信号输出端Output,因此驱动信号输出端Output输出高电位扫描信号。
本发明实施例提供的上述移位寄存器,在S5阶段之后,一直重复执行S2阶段和S1阶段,直至下一帧开始。
实例五
以图2b所示的移位寄存器的结构为例对其工作过程作以描述,在实例四的基础上将输入信号Input的有效脉冲信号的时长延长一个时钟信号周期,对应的输入输出时序图如图4b所示。具体地,选取如图4b所示的输入输出时序图中的S1、S2、S3、S4和S5五个阶段,其中S3阶段又分为S31、S32和S33三个阶段。
在S1阶段,前半时间段,Input=1,CK=1,CB=0。后半时间段,Input1=1,CK=0,CB=0。具体工作过程与实例四中S1阶段的工作过程相同,在此不作赘述。
在S2阶段,Iutput=1,CK=0,CB=1。具体工作过程与实例四中S2阶段的工作过程相同,在此不作赘述。
在S3阶段,其中,在S31阶段的前半时间段,Iutput=0,CK=1,CB=0。由于CK=1,因此第一开关晶体管T1导通;由于第一开关晶体管T1导通并将输入信号Iutput提供给第一节点A,因此第一节点A的电位为低电位;由于第一节点A的电位为低电位,因此第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均截止;由于CK=1且第五开关晶体管T5导通并将第二直流信号V2的电位提供给第二节点B,因此第二节点B的电位为高电位;由于CB=0,第二电容C2开始充电;由于第二节点B的电位为高电位,因此第二开关晶体管T2和第六开关晶体管T6均导通,第二开关晶体管T2将第一直流信号V1提供给第三开关晶体管T3,第六开关晶体管T6将第二直流信号V2提供给第七开关晶体管T7;由于CB=0,因此第三开关晶体管T3和第七开关晶体管T7截止;因此驱动信号输出端Output输出保持为S2阶段的高电位扫描信号。
后半时间段,Input=0,CK=0,CB=0。由于CK=0,因此第一开关晶体管T1和第五开关晶体管T5均截止;由于CB=0,根据第一电容C1的自举作用,为了维持第一电容C1两端的电压差,因此第一节点A的电位仍低电位,以保证在此阶段中第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均截止;由于CB=0,根据第二电容C2的自举作用,为了维持第二电容C2两端的电压差,因此第二节点B的电位仍为高电位,以保证在此阶段中第二开关晶体管T2和第六开关晶体管T6均导通;由于CB=0,因此第三开关晶体管T3和第七开关晶体管T7均截止;因此驱动信号输出端Output输出保持为S3阶段前一时间段的高电位扫描信号。
在S32阶段,Input=0,CK=0,CB=1。由于CK=0,因此第一开关晶体管T1和第五开关晶体管T5均截止;由于CB=1,根据第二电容C2的自举作用,为了维持第二电容C2两端的电压差,因此第二节点B的电位被进一步拉高,以保证在此阶段中第二开关晶体管T2和第六开关晶体管T6均导通;由于CB=0,因此第三晶体管T3和第七晶体管T7均导通;由于第二开关晶体管T2和第三晶体管T3均导通,因此将低电位的第一时钟信号CK通过第二开关晶体管T2和第三开关晶体管T3提供给第一节点A,因此第一节点A的电位为低电位;由于第一节点A的电位是低电位,因此第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均截止;由于第六开关晶体管T6和第七晶体管T7均导通,并将第二直流信号V2通过第六开关晶体管T6和第七晶体管T7提供给第三节点C,因此第三节点C的电位为高电位,第三电容C3开始充电;由于第三节点C的电位为高电位,因此第十开关晶体管T10导通;由于第十开关晶体管T10导通并将第一直流信号V1提供给驱动信号输出端Output,因此驱动信号输出端Output输出低电位扫描信号。
在S33阶段的前半时间段,Input=0,CK=1,CB=0。由于CK=1,因此第一开关晶体管T1导通;由于第一开关晶体管T1导通并将输入信号Input提供给第一节点A,因此第一节点A的电位为低电位;由于第一节点A的电位为低电位,因此第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均截止;由于CK=0且第五开关晶体管T5导通并将第二直流信号V2的电位提供给第二节点B,因此第二节点B的电位为高电位;由于CB=0,第二电容C2开始充电;由于第二节点B的电位为高电位,因此第二开关晶体管T2和第六开关晶体管T6均导通,第二开关晶体管T2将第一直流信号V1提供给第三开关晶体管T3,第六开关晶体管T6将第二直流信号V2提供给第七开关晶体管T7;由于CB=0,因此第三开关晶体管T3和第七开关晶体管T7截止;根据第三电容C3的自举作用,为了维持第三电容C3两端的电压差,因此第三节点C的电位为高电位;由于第三节点C的电位为高电位,因此第十开关晶体管T10导通;由于第十开关晶体管T10导通并将第一直流信号V1提供给驱动信号输出端Output,因此驱动信号输出端Output输出低电位扫描信号。
后半时间段,Input=1,CK=0,CB=0。由于CK=0,因此第一开关晶体管T1和第五开关晶体管T5均截止;由于CB=0,根据第二电容C2的自举作用,为了维持第二电容C2两端的电压差,第二节点B的电位为高电位;由于第二节点B的电位为高电位,因此第二开关晶体管T2和第六开关晶体管T6均导通;由于CB=0,第三开关晶体管T3和第七开关晶体管T7均截止;根据第三电容C3的自举作用,为了维持第三电容C3两端的电压差,第三节点C的电位为高电位;由于第三节点C的电位为高电位,因此第十开关晶体管T10导通;由于第十开关晶体管T10导通并将第一直流信号V1提供给驱动信号输出端Output,因此驱动信号输出端Output输出低电位扫描信号。
在S4阶段,Input=1,CK=0,CB=1。具体工作过程与实例四中S4阶段的工作过程相同,在此不作赘述。
在S5阶段,前半时间段,Input=1,CK=1,CB=0。后半时间段,Input=1,CK=0,CB=0。具体工作过程与实例四中S5阶段的的工作过程相同,在此不作赘述。
本发明实施例提供的上述移位寄存器,在S5阶段之后,一直重复执行S2阶段和S1阶段,直至下一帧开始。
实例六
以图2b所示的移位寄存器的结构为例对其工作过程作以描述,在实例四的基础上将输入信号Input的有效脉冲信号的时长延长一个时钟信号周期,对应的输入输出时序图如图4c所示。具体地,选取如图4c所示的输入输出时序图中的S1、S2、S3、S4和S5五个阶段,其中S3阶段又分为S31、S32和S33三个阶段。
在S1阶段,前半时间段,Input=1,CK=1,CB=0。后半时间段,Input1=1,CK=0,CB=0。具体工作过程与实例四中S1阶段的工作过程相同,在此不作赘述。
在S2阶段,Iutput=1,CK=0,CB=1。具体工作过程与实例四中S2阶段的工作过程相同,在此不作赘述。
在S3阶段,其中,在S31阶段的前半时间段,Iutput=0,CK=1,CB=0。在S31阶段的后半时间段,Iutput=0,CK=0,CB=0。具体工作过程与实例四中S31阶段的工作过程相同,在此不作赘述。
在S32阶段,Iutput=0,CK=0,CB=1。具体工作过程与实例四中S32阶段的工作过程相同,在此不作赘述。
在S33阶段,前半时间段,Iutput=0,CK=1,CB=0。由于CK=1,因此第一开关晶体管T1导通;由于第一开关晶体管T1导通并将输入信号Iutput提供给第一节点A,因此第一节点A的电位为低电位;由于第一节点A的电位为低电位,因此第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均截止;由于CK=1且第五开关晶体管T5导通并将第二直流信号V2的电位提供给第二节点B,因此第二节点B的电位为高电位;由于CB=0,第二电容C2开始充电;由于第二节点B的电位为高电位,因此第二开关晶体管T2和第六开关晶体管T6均导通,第二开关晶体管T2将第一直流信号V1提供给第三开关晶体管T3,第六开关晶体管T6将第二直流信号V2提供给第七开关晶体管T7;由于CB=0,因此第三开关晶体管T3和第七开关晶体管T7截止;因此驱动信号输出端Output输出保持为S2阶段的高电位扫描信号。可以看出S33阶段的工作过程与S31阶段的工作过程相同。
后半时间段,Input=0,CK=0,CB=0。由于CK=0,因此第一开关晶体管T1和第五开关晶体管T5均截止;由于CB=0,根据第一电容C1的自举作用,为了维持第一电容C1两端的电压差,因此第一节点A的电位仍为低电位,以保证在此阶段中第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均截止;由于CB=0,根据第二电容C2的自举作用,为了维持第二电容C2两端的电压差,因此第二节点B的电位仍为高电位,以保证在此阶段中第二开关晶体管T2和第六开关晶体管T6均导通;由于CB=0,因此第三开关晶体管T3和第七开关晶体管T7均截止;因此驱动信号输出端Output输出保持为S3阶段前一时间段的高电位扫描信号。可以看出S33阶段的工作过程与S31阶段的工作过程相同。
在S34阶段,Input=0,CK=0,CB=1。由于CK=0,因此第一开关晶体管T1和第五开关晶体管T5均截止;由于CB=1,根据第二电容C2的自举作用,为了维持第二电容C2两端的电压差,因此第二节点B的电位被进一步拉高,以保证在此阶段中第二开关晶体管T2和第六开关晶体管T6均导通;由于CB=0,因此第三晶体管T3和第七晶体管T7均导通;由于第二开关晶体管T2和第三晶体管T3均导通,因此将低电位的第一时钟信号CK通过第二开关晶体管T2和第三开关晶体管T3提供给第一节点A,因此第一节点A的电位为低电位;由于第一节点A的电位是低电位,因此第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均截止;由于第六开关晶体管T6和第七晶体管T7均导通,并将第二直流信号V2通过第六开关晶体管T6和第七晶体管T7提供给第三节点C,因此第三节点C的电位为高电位,第三电容C3开始充电;由于第三节点C的电位为高电位,因此第十开关晶体管T10导通;由于第十开关晶体管T10导通并将第一直流信号V1提供给驱动信号输出端Output,因此驱动信号输出端Output输出低电位扫描信号。可以看出S33阶段的工作过程与S32阶段的工作过程相同。可以看出S34阶段的工作过程S32阶段的工作过程相同。
在S35阶段的前半时间段,Input=0,CK=1,CB=0。由于CK=1,因此第一开关晶体管T1导通;由于第一开关晶体管T1导通并将输入信号Input提供给第一节点A,因此第一节点A的电位为低电位;由于第一节点A的电位为低电位,因此第四开关晶体管T4、第八开关晶体管T8和第九开关晶体管T9均截止;由于CK=0且第五开关晶体管T5导通并将第二直流信号V2的电位提供给第二节点B,因此第二节点B的电位为高电位;由于CB=0,第二电容C2开始充电;由于第二节点B的电位为高电位,因此第二开关晶体管T2和第六开关晶体管T6均导通,第二开关晶体管T2将第一直流信号V1提供给第三开关晶体管T3,第六开关晶体管T6将第二直流信号V2提供给第七开关晶体管T7;由于CB=0,因此第三开关晶体管T3和第七开关晶体管T7截止;根据第三电容C3的自举作用,为了维持第三电容C3两端的电压差,因此第三节点C的电位为高电位;由于第三节点C的电位为高电位,因此第十开关晶体管T10导通;由于第十开关晶体管T10导通并将第一直流信号V1提供给驱动信号输出端Output,因此驱动信号输出端Output输出低电位扫描信号。
后半时间段,Input=1,CK=0,CB=0。由于CK=0,因此第一开关晶体管T1和第五开关晶体管T5均截止;由于CB=0,根据第二电容C2的自举作用,为了维持第二电容C2两端的电压差,第二节点B的电位为高电位;由于第二节点B的电位为高电位,因此第二开关晶体管T2和第六开关晶体管T6均导通;由于CB=0,第三开关晶体管T3和第七开关晶体管T7均截止;根据第三电容C3的自举作用,为了维持第三电容C3两端的电压差,第三节点C的电位为高电位;由于第三节点C的电位为高电位,因此第十开关晶体管T10导通;由于第十开关晶体管T10导通并将第一直流信号V1提供给驱动信号输出端Output,因此驱动信号输出端Output输出低电位扫描信号。可以看出S35阶段的工作过程与实例五中S33阶段的工作过程相同。
在S4阶段,Input=1,CK=0,CB=1。具体工作过程与实例四中S4阶段的工作过程相同,在此不作赘述。
在S5阶段,前半时间段,Input=1,CK=1,CB=0。后半时间段,Input=1,CK=0,CB=0。具体工作过程与实例四中S5阶段的的工作过程相同,在此不作赘述。
本发明实施例提供的上述移位寄存器,在S5阶段之后,一直重复执行S2阶段和S1阶段,直至下一帧开始。
通过上述实例四、实例五和实例六可以看出,本发明实施例提供的上述移位寄存器,在实例四中输入信号的基础上,将输入信号的有效脉冲信号的时长延长一个时钟信号周期,即可输出实例五中对应时长的扫描信号,将输入信号的有效脉冲信号时长延长两个时钟信号周期,即可输出实例六中对应时长的扫描信号,依次类推,通过延长有效脉冲信号的时间长度,可以实现与输入信号的有效脉冲信号的时间长度相同时长的扫描信号。
上述移位寄存器由于仅需通过改变输入信号的时长来控制驱动信号输出端输出的扫描信号的时长,而不需要进行时钟信号的改变以及进行电路的改动和工艺的改变。因此与现有技术通过采用多种时钟控制信号来控制驱动信号输出端输出的扫描信号的时长相比,可以降低栅极驱动电路的难度,以及降低工艺复杂问题,从而降低成本。
基于同一发明构思,本发明实施例还提供了一种栅极驱动电路,如图5所示,包括串联的多个移位寄存器:SR(1)、SR(2)…SR(n)…SR(N-1)、SR(N)(共N个移位寄存器,1≤n≤N),第一级移位寄存器SR(1)的输入信号Input由起始信号端STV输入,除第一级移位寄存器SR(1)之外,其余各级移位寄存器SR(n)的输入信号,Input均由其连接的上一级移位寄存器SR(n-1)的驱动信号输出端Output_n-1输入。
进一步地,在本发明实施例提供的上述栅极驱动电路中,第一时钟信号CK、第二时钟信号CB、第一直流信号V1和第二直流信号V2均输入各级移位寄存器中。
具体地,上述栅极驱动电路中的每个移位寄存器的具体结构与本发明上述移位寄存器在功能和结构上均相同,重复之处不再赘述。该栅极驱动电路可以应用于液晶显示面板(LCD)中,也可以应用于有机电致发光(OLED)显示面板中,在此不作限定。
众所周知,在现有的OLED显示面板中,采用的栅极驱动电路的扫描时长是固定的,而显示面板中的各行像素在开始扫描之后就处于发光状态的,因此,导致显示面板中各行像素的发光时间是不容易调节的。
而本发明提供的上述栅极驱动电路仅需通过改变输入信号的时长来控制驱动信号输出端输出的扫描信号的时长,因此将本发明实施例提供的上述栅极驱动电路应用于OLED显示面板中,可以通过改变输入信号的时长来控制扫描信号的时长,从而通过控制扫描时间来控制各行像素的发光时间,进而可以控制OLED显示面板的发光亮度。
基于同一发明构思,本发明实施例还提供了一种有机电致发光显示面板,包括上述的栅极驱动电路。通过该栅极驱动电路为有机电致发光显示面板中阵列基板上的各栅线提供扫描信号,其具体实施可参见上述栅极驱动电路的描述,相同之处不再赘述。
基于同一发明构思,本发明实施例还提供了一种显示装置,包括本发明实施例提供的上述有机电致发光显示面板。
本发明实施例提供的上述移位寄存器、栅极驱动电路和相关显示装置,包括:第一节点控制模块,第二节点控制模块,第三节点控制模块,第一输出模块和第二输出模块;其中,第一节点控制模块通过输入信号、第一时钟信号、第二时钟信号、第一直流信号和第二节点的电位来调节第一节点的电位,第二节点控制模块通过第一时钟信号、第二时钟信号、第一直流信号、第二直流信号和第一节点的电位来调节第二节点的电位,第三节点控制模块通过第二时钟信号、第二直流信号、第一节点的电位和第二节点的电位来调节第三节点的电位,第一输出模块通过第二直流信号和第一节点的电位来调节驱动信号输出端的电位,第二输出模块通过第一直流信号和第三节点的电位来调节驱动信号输出端的电位。该移位寄存器通过上述五个模块的相互配合仅需改变输入信号的时长就可以控制驱动信号输出端输出的扫描信号的时长,而不需要进行时钟信号的改变以及进行电路的改动和工艺的改变。因此与现有技术通过采用多种时钟控制信号来控制驱动信号输出端输出的扫描信号的时长相比,可以降低栅极驱动电路的难度,以及降低工艺复杂问题,从而降低成本。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (11)
1.一种移位寄存器,其特征在于,包括:第一节点控制模块、第二节点控制模块、第三节点控制模块、第一输出模块和第二输出模块;其中,
所述第一节点控制模块,其第一输入端用于接收输入信号,第二输入端用于接收第一时钟信号,第三输入端用于接收第二时钟信号,第四输入端用于接收第一直流信号,第五输入端与第二节点相连,以及输出端与第一节点相连;所述第一节点控制模块用于,在所述第一时钟信号的电位为第一电位时将所述输入信号提供给所述第一节点,在所述第二时钟信号的电位与所述第二节点的电位均为第一电位时,将所述第一直流信号提供给所述第一节点,以及在所述第一节点处于浮接状态时使其第三输入端与所述第一节点之间的电压差保持为上一时间段的电压差;
所述第二节点控制模块,其第一输入端用于接收第二直流信号,第二输入端用于接收所述第一时钟信号,第三输入端用于接收所述第二时钟信号,第四输入端与所述第一节点相连,以及输出端与所述第二节点相连;所述第二节点控制模块用于,在所述第一时钟信号的电位为第一电位时将所述第二直流信号提供给所述第二节点,在所述第一节点的电位为第一电位时将所述第一时钟信号提供给所述第二节点,以及在所述第二节点处于浮接状态时,使其第三输入端与所述第二节点之间的电压差保持为上一时间段的电压差;
所述第三节点控制模块,其第一输入端用于接收所述第二时钟信号,第二输入端用于接收所述第一直流信号,第三输入端用于接收所述第二直流信号,第四输入端与所述第一节点相连,第五输入端与所述第二节点相连,以及输出端与所述第三节点相连;所述第三节点控制模块用于,在所述第一节点的电位为第一电位时将所述第一直流信号提供给所述第三节点,在所述第二时钟信号的电位与所述第二节点的电位均为第一电位时,将所述第二直流信号提供给所述第三节点,以及在所述第三节点处于浮接状态时,使其第二输入端与所述第三节点之间的电压差保持为上一时段的电压差;
所述第一输出模块,其第一输入端用于接收所述第二直流信号,第二输入端与所述第一节点相连以及输出端与所述移位寄存器的驱动信号输出端相连;所述第一输出模块用于在所述第一节点的电位为第一电位时,将所述第二直流信号提供给所述驱动信号输出端;
所述第二输出模块,其第一输入端用于接收所述第一直流信号,第二输入端与所述第三节点相连,以及输出端与所述移位寄存器的驱动信号输出端相连;所述第二输出模块用于在所述第三节点的电位为第一电位时,将所述第一直流信号提供给所述驱动信号输出端;
当所述输入信号的有效脉冲信号为高电位时,所述第一电位为低电位,所述第一直流信号的电位为高电位,所述第二直流信号的电位为低电位;或者,
当所述输入信号的有效脉冲信号为低电位时,所述第一电位为高电位,所述第一直流信号的电位为低电位,所述第二直流信号的电位为高电位。
2.如权利要求1所述的移位寄存器,其特征在于,所述第一节点控制模块包括:第一开关晶体管、第二开关晶体管、第三开关晶体管和第一电容;其中,
所述第一开关晶体管,其栅极用于接收所述第一时钟信号,源极用于接收所述输入信号,漏极与所述第一节点相连;
所述第二开关晶体管,其栅极与所述第二节点相连,源极用于接收所述第一直流信号,漏极与所述第三开关晶体管的源极相连;
所述第三开关晶体管,其栅极用于接收所述第二时钟信号,漏极与所述第一节点相连;
所述第一电容的一端与所述第一节点相连,另一端用于接收所述第二时钟信号。
3.如权利要求1所述的移位寄存器,其特征在于,所述第二节点控制模块包括:第四开关晶体管、第五开关晶体管和第二电容;其中,
所述第四开关晶体管,其栅极与所述第一节点相连,源极用于接收所述第一时钟信号,漏极与所述第二节点相连;
所述第五开关晶体管,其栅极用于接收所述第一时钟信号,源极用于接收所述第二直流信号,漏极与所述第二节点相连;
所述第二电容的一端与所述第二节点相连,另一端用于接收所述第二时钟信号。
4.如权利要求1所述的移位寄存器,其特征在于,所述第三节点控制模块包括:第六开关晶体管、第七开关晶体管、第八开关晶体管和第三电容;其中,
所述第六开关晶体管,其栅极与所述第二节点相连,源极用于接收所述第二直流信号,漏极与所述第七开关晶体管的源极相连;
所述第七开关晶体管,其栅极用于接收所述第二时钟信号,漏极与所述第三节点相连;
所述第八开关晶体管,其栅极与所述第一节点相连,源极用于接收所述第一直流信号,漏极与所述第三节点相连;
所述第三电容的一端与所述第三节点相连,另一端用于接收所述第一直流信号。
5.如权利要求1所述的移位寄存器,其特征在于,所述第一输出模块包括:第九开关晶体管;其中,
所述第九开关晶体管,其栅极与所述第一节点相连,源极用于接收所述第二直流信号,漏极与所述驱动信号输出端相连。
6.如权利要求1所述的移位寄存器,其特征在于,所述第二输出模块包括:第十开关晶体管;其中,
所述第十开关晶体管,其栅极与所述第三节点相连,源极用于接收所述第一直流信号,漏极与所述驱动信号输出端相连。
7.如权利要求2-6任一项所述的移位寄存器,其特征在于,当所述输入信号的有效脉冲信号为高电位时,所有开关晶体管均为P型晶体管;
当所述输入信号的有效脉冲信号为低电位时,所有开关晶体管均为N型晶体管。
8.如权利要求7所述的移位寄存器,其特征在于,当所述输入信号的有效脉冲信号为高电位时,所述输入信号的上升沿与所述第一时钟信号的下降沿,以及所述第二时钟信号的上升沿对齐,并且所述输入信号的下降沿与所述第一时钟信号的上升沿对齐,所述第一时钟信号和所述第二时钟信号的周期相同,占空比相同,以及所述占空比大于0.5;或者,
当所述输入信号的有效脉冲信号为低电位时,所述输入信号的下降沿与所述第一时钟信号的上升沿,以及所述第二时钟信号的下降沿对齐,并且所述输入信号的上升沿与所述第一时钟信号的下降沿对齐,所述第一时钟信号和所述第二时钟信号的周期相同,占空比相同,以及所述占空比小于0.5。
9.一种栅极驱动电路,其特征在于,包括串联的多个如权利要求1-8任一项所述的移位寄存器;其中,
第一级移位寄存器的输入信号由起始信号端输入;
除第一级移位寄存器之外,其余各级移位寄存器的输入信号均由与其连接的上一级移位寄存器的驱动信号输出端输入。
10.一种有机电致发光显示面板,其特征在于,包括如权利要求9所述的栅极驱动电路。
11.一种显示装置,其特征在于,包括如权利要求10所述的有机电致发光显示面板。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510536801.4A CN105185287B (zh) | 2015-08-27 | 2015-08-27 | 一种移位寄存器、栅极驱动电路和相关显示装置 |
PCT/CN2016/073624 WO2017031955A1 (zh) | 2015-08-27 | 2016-02-05 | 移位寄存器、栅极驱动电路和相关显示装置 |
EP16808897.9A EP3343565B1 (en) | 2015-08-27 | 2016-02-05 | Shift register, gate driving circuit and related display device |
US15/320,613 US9799272B2 (en) | 2015-08-27 | 2016-02-05 | Shift register, gate driving circuit and relevant display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510536801.4A CN105185287B (zh) | 2015-08-27 | 2015-08-27 | 一种移位寄存器、栅极驱动电路和相关显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105185287A CN105185287A (zh) | 2015-12-23 |
CN105185287B true CN105185287B (zh) | 2017-10-31 |
Family
ID=54907322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510536801.4A Active CN105185287B (zh) | 2015-08-27 | 2015-08-27 | 一种移位寄存器、栅极驱动电路和相关显示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9799272B2 (zh) |
EP (1) | EP3343565B1 (zh) |
CN (1) | CN105185287B (zh) |
WO (1) | WO2017031955A1 (zh) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104952396B (zh) * | 2015-06-30 | 2017-10-31 | 上海天马有机发光显示技术有限公司 | 一种移位寄存器及其驱动方法 |
CN105185287B (zh) * | 2015-08-27 | 2017-10-31 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路和相关显示装置 |
CN105047124B (zh) * | 2015-09-18 | 2017-11-17 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路及显示装置 |
CN105118418B (zh) * | 2015-09-25 | 2017-08-11 | 京东方科技集团股份有限公司 | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 |
CN105118417B (zh) * | 2015-09-25 | 2017-07-25 | 京东方科技集团股份有限公司 | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 |
CN105304057B (zh) * | 2015-12-09 | 2018-11-30 | 京东方科技集团股份有限公司 | 一种移位寄存器及其驱动方法、栅极驱动电路 |
CN105679248B (zh) * | 2016-01-04 | 2017-12-08 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 |
CN105632444B (zh) * | 2016-03-16 | 2017-12-26 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路及显示面板 |
CN106251818A (zh) * | 2016-08-31 | 2016-12-21 | 深圳市华星光电技术有限公司 | 一种栅极驱动电路 |
US10395600B2 (en) * | 2016-10-19 | 2019-08-27 | Apple Inc. | Integrated gate driver circuit |
KR20180062282A (ko) * | 2016-11-30 | 2018-06-08 | 엘지디스플레이 주식회사 | 표시 장치용 발광 제어부 및 이를 적용한 유기 발광 표시 장치 |
CN106652882B (zh) * | 2017-03-17 | 2019-09-06 | 京东方科技集团股份有限公司 | 移位寄存器单元、阵列基板和显示装置 |
CN106887209B (zh) * | 2017-04-28 | 2019-04-16 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、移位寄存器以及显示装置 |
CN107358914B (zh) * | 2017-07-12 | 2019-08-06 | 上海天马有机发光显示技术有限公司 | 一种发光控制电路、其驱动方法、显示面板及显示装置 |
CN107154234B (zh) * | 2017-07-20 | 2020-01-21 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 |
CN107657918B (zh) * | 2017-09-29 | 2019-10-01 | 上海天马微电子有限公司 | 发光控制信号生成电路、其驱动方法及装置 |
CN107633834B (zh) * | 2017-10-27 | 2020-03-31 | 京东方科技集团股份有限公司 | 移位寄存单元、其驱动方法、栅极驱动电路及显示装置 |
CN109616056A (zh) | 2018-08-24 | 2019-04-12 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 |
CN108877662B (zh) * | 2018-09-13 | 2020-03-31 | 合肥鑫晟光电科技有限公司 | 栅极驱动电路及其控制方法、显示装置 |
KR20200048784A (ko) * | 2018-10-30 | 2020-05-08 | 엘지디스플레이 주식회사 | 게이트 드라이버와 이를 포함한 유기발광 표시장치 |
KR102668648B1 (ko) * | 2018-12-14 | 2024-05-24 | 삼성디스플레이 주식회사 | 표시 장치 |
JP7351855B2 (ja) * | 2019-03-22 | 2023-09-27 | 京東方科技集團股▲ふん▼有限公司 | シフトレジスタユニット、駆動回路、表示装置及び駆動方法 |
CN111091791B (zh) * | 2019-11-15 | 2021-08-24 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路 |
TWI728783B (zh) * | 2020-04-21 | 2021-05-21 | 友達光電股份有限公司 | 顯示裝置 |
CN111429830B (zh) * | 2020-04-23 | 2022-09-09 | 合肥京东方卓印科技有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路、显示面板 |
CN113554986A (zh) * | 2020-04-26 | 2021-10-26 | 华为技术有限公司 | 移位寄存器及驱动方法、发光控制电路、阵列基板及终端 |
WO2021217548A1 (zh) * | 2020-04-30 | 2021-11-04 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动电路和栅极驱动方法 |
CN112509533A (zh) * | 2020-12-14 | 2021-03-16 | 福建华佳彩有限公司 | 一种新型的gip电路及其驱动方法 |
CN112967654B (zh) * | 2021-03-23 | 2024-04-05 | 福建华佳彩有限公司 | 一种gip电路及驱动方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1298169A (zh) * | 1999-11-01 | 2001-06-06 | 夏普公司 | 移位寄存器和图象显示装置 |
CN1629925A (zh) * | 2003-12-17 | 2005-06-22 | Lg.菲利浦Lcd株式会社 | 液晶显示器的栅极驱动装置和方法 |
CN1815545A (zh) * | 2005-02-05 | 2006-08-09 | 三星电子株式会社 | 栅极驱动器、具有该器件的显示装置及驱动该器件的方法 |
CN104134430A (zh) * | 2014-07-04 | 2014-11-05 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路及显示装置 |
CN104809978A (zh) * | 2015-05-21 | 2015-07-29 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 |
CN104835450A (zh) * | 2015-05-22 | 2015-08-12 | 京东方科技集团股份有限公司 | 移位寄存器单元及其控制方法、栅极驱动电路、显示装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7050036B2 (en) * | 2001-12-12 | 2006-05-23 | Lg.Philips Lcd Co., Ltd. | Shift register with a built in level shifter |
KR101447997B1 (ko) * | 2008-04-14 | 2014-10-08 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
CN102708779B (zh) * | 2012-01-13 | 2014-05-14 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动装置与显示装置 |
CN102629463B (zh) * | 2012-03-29 | 2013-10-09 | 京东方科技集团股份有限公司 | 移位寄存器单元、移位寄存器电路、阵列基板及显示器件 |
KR101510583B1 (ko) * | 2014-01-16 | 2015-04-08 | 경희대학교 산학협력단 | 가변 펄스폭 쉬프트 레지스터 |
CN104537979B (zh) * | 2015-01-28 | 2017-03-15 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路 |
CN104835531B (zh) * | 2015-05-21 | 2018-06-15 | 京东方科技集团股份有限公司 | 一种移位寄存器单元及其驱动方法、移位寄存器和显示装置 |
CN105185287B (zh) | 2015-08-27 | 2017-10-31 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路和相关显示装置 |
-
2015
- 2015-08-27 CN CN201510536801.4A patent/CN105185287B/zh active Active
-
2016
- 2016-02-05 WO PCT/CN2016/073624 patent/WO2017031955A1/zh active Application Filing
- 2016-02-05 EP EP16808897.9A patent/EP3343565B1/en active Active
- 2016-02-05 US US15/320,613 patent/US9799272B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1298169A (zh) * | 1999-11-01 | 2001-06-06 | 夏普公司 | 移位寄存器和图象显示装置 |
CN1629925A (zh) * | 2003-12-17 | 2005-06-22 | Lg.菲利浦Lcd株式会社 | 液晶显示器的栅极驱动装置和方法 |
CN1815545A (zh) * | 2005-02-05 | 2006-08-09 | 三星电子株式会社 | 栅极驱动器、具有该器件的显示装置及驱动该器件的方法 |
CN104134430A (zh) * | 2014-07-04 | 2014-11-05 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路及显示装置 |
CN104809978A (zh) * | 2015-05-21 | 2015-07-29 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 |
CN104835450A (zh) * | 2015-05-22 | 2015-08-12 | 京东方科技集团股份有限公司 | 移位寄存器单元及其控制方法、栅极驱动电路、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN105185287A (zh) | 2015-12-23 |
WO2017031955A1 (zh) | 2017-03-02 |
US9799272B2 (en) | 2017-10-24 |
EP3343565A1 (en) | 2018-07-04 |
EP3343565A4 (en) | 2019-01-09 |
US20170200418A1 (en) | 2017-07-13 |
EP3343565B1 (en) | 2020-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105185287B (zh) | 一种移位寄存器、栅极驱动电路和相关显示装置 | |
CN105047124B (zh) | 一种移位寄存器、栅极驱动电路及显示装置 | |
CN105118417B (zh) | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 | |
CN105185290B (zh) | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 | |
CN104299590B (zh) | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 | |
CN105427825B (zh) | 一种移位寄存器、其驱动方法及栅极驱动电路 | |
CN105632444B (zh) | 一种移位寄存器、栅极驱动电路及显示面板 | |
CN102792363B (zh) | 扫描信号线驱动电路和具有该扫描信号线驱动电路的显示装置 | |
CN105469761B (zh) | 用于窄边框液晶显示面板的goa电路 | |
CN104978943B (zh) | 一种移位寄存器、显示面板的驱动方法及相关装置 | |
CN100507985C (zh) | 驱动显示装置的装置 | |
CN106098101B (zh) | 一种移位寄存器、栅极驱动电路及显示装置 | |
CN104658506B (zh) | 移位寄存器、栅极驱动电路及其驱动方法、显示面板 | |
CN106887216B (zh) | 栅极驱动电路、显示面板及栅极驱动电路的驱动方法 | |
CN107452351B (zh) | 一种移位寄存器、其驱动方法、驱动控制电路及显示装置 | |
CN104952406B (zh) | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 | |
CN105741744A (zh) | 一种移位寄存器单元、栅极驱动电路及显示装置 | |
CN106782399A (zh) | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 | |
CN103839518B (zh) | 移位寄存器及其驱动方法 | |
CN107808651A (zh) | 一种显示面板及显示装置 | |
CN107633834A (zh) | 移位寄存单元、其驱动方法、栅极驱动电路及显示装置 | |
CN104966503B (zh) | 一种栅极驱动电路及其驱动方法、电平移位器 | |
CN107093414A (zh) | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 | |
CN106504692A (zh) | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 | |
CN108417170A (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |