DE102015101571B4 - Wafer-basierter beol-prozess für die chip-einbettung und vorrichtung - Google Patents

Wafer-basierter beol-prozess für die chip-einbettung und vorrichtung Download PDF

Info

Publication number
DE102015101571B4
DE102015101571B4 DE102015101571.4A DE102015101571A DE102015101571B4 DE 102015101571 B4 DE102015101571 B4 DE 102015101571B4 DE 102015101571 A DE102015101571 A DE 102015101571A DE 102015101571 B4 DE102015101571 B4 DE 102015101571B4
Authority
DE
Germany
Prior art keywords
metal layer
over
layer
drift region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015101571.4A
Other languages
English (en)
Other versions
DE102015101571A1 (de
Inventor
Paul Ganitzer
Michael Jacob
Arno Zechmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102015101571A1 publication Critical patent/DE102015101571A1/de
Application granted granted Critical
Publication of DE102015101571B4 publication Critical patent/DE102015101571B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Halbleitervorrichtung (200), die aufweist:einen Halbleiterkörper (102), der eine Drift-Region (108, 110) und eine Gate-Elektrode (106) aufweist, die seitlich angrenzend an die Drift-Region (108, 110) angeordnet ist;eine Kontaktstruktur (204, 206), die über der Drift-Region (108, 110) des Halbleiterkörpers (102) bereitgestellt ist und eine erste Metallschicht (118), eine elektrisch leitende Haftschicht (202) über der ersten Metallschicht (118) und eine zweite Metallschicht (124) über der elektrisch leitenden Haftschicht (202) aufweist;wobei die zweite Metallschicht (124) eine Dicke größer gleich 5 µm aufweist;eine weitere Drift-Region (108, 110), die seitlich angrenzend an die Gate-Elektrode (106) angeordnet ist, so dass die Gate-Elektrode (106) zwischen den zwei Drift-Regionen (108, 110) angeordnet ist;eine weitere Kontaktstruktur (204, 206), die über der weiteren Drift-Region (108, 110) des Halbleiterkörpers (102) bereitgestellt ist und eine erste Metallschicht (118), eine elektrisch leitende Haftschicht (202) über der ersten Metallschicht (118) und eine zweite Metallschicht (124) über der elektrisch leitenden Haftschicht (202) aufweist,wobei die weitere Kontaktstruktur (204, 206) seitlich von der Kontaktstruktur (204, 206) getrennt ist;einen Gate-Abschnitt (112), der über der Gate-Elektrode (106) des Halbleiterkörpers (102) zwischen den Kontaktstrukturen (204, 206) bereitgestellt und mit der Gate-Elektrode (106) elektrisch gekoppelt ist;ein dielektrisches Material (122), das zwischen den Kontaktstrukturen (204, 206) bereitgestellt ist und den Gate-Abschnitt (112) bedeckt; undein Passivierungsmaterial (126), das über dem dielektrischen Material (122) zwischen den Kontaktstrukturen (204, 206) bereitgestellt ist.

Description

  • Verschiedene Ausführungsformen betreffen einen Wafer-basierten BEOL (Endfertigungsabschnitt)-Prozess zur Chip-Einbettung.
  • Die Einhausung ist die letzte Stufe in der Herstellung von Halbleitervorrichtungen, bei welcher der kleine Block des verarbeiteten Halbleiters, d.h. der Chip, in einem Trägergehäuse angeordnet wird, der physischen Schaden und Korrosion verhindert. Die Hülle, die allgemein als „Gehäuse“ bezeichnet wird, trägt die elektrischen Kontakte, welche den Chip mit einer Leiterplatte verbinden.
  • Ein Standard-Einhausungsprozess basiert gewöhnlich auf Bonden (Haftverbinden) und Verformen. Zwischenverbindungen werden durch galvanische Prozesse umgesetzt, und der Nacktchip wird mit einem Laminat geschützt.
  • In einem neuen Einhausungskonzept, das auch als Blade-Einhausung bezeichnet wird, wird ein Chip auf einer Leiterplatte befestigt. Sowohl die Vorderseite als auch die Rückseite des Chips sind mit dem Leiterrahmen über eine Metallschicht verbunden. Das Blade-Gehäuse ist ein vertikales Transistorgehäuse, das für die Handhabung von hohem Strom und ein leichtes Leiterplatten-Layout optimiert ist. Die Verwendung dieser Technologie macht es möglich, Produkte mit niedrigsten Durchlasswiderständen und höchster Energiedichte ohne Kompromiss in Bezug auf Leistung und Kühlung zu realisieren.
  • Es wurde aber herausgefunden, dass herkömmliche Chip-Konzepte, so z.B. das Bauen auf SFETx-Technologie (x steht für 3, 4 oder 5), das auch als „Doppelpoly-“ bezeichnet wird (d.h. Auslegungen mit zwei Elektroden, die voneinander in einem Graben isoliert sind), oder dessen Markenbezeichnung Optimos, für die Blade-Einhausung aufgrund der Natur des Metallisierungs- und/oder Passivierungsprozesses nicht geeignet sind, und somit wäre eine Lösung für dieses Problem erwünscht.
  • US 2008 / 0 017 907 A1 offenbart ein Halbleitermodul mit einer passiven Komponente. Der Halbleiterchip weist auf der Oberseite und/oder auf der Rückseite einen großflächigen Kontakt auf. Auf einem der großflächigen Kontakte kann ein passives Bauelement gestapelt werden. US 6 326 297 B1 offenbart ein Verfahren zum Herstellen einer Wolfram-Nitrid Barriere. WO 2012 / 034 371 A1 offenbart einen doppeltdiffundierten Metall-Oxid-Halbleiter-Feldeffekttransistor (DMOSFET).
  • US 2010 / 0 123 188 A1 offenbart einen Schichtaufbau mit Schildelektroden.
  • In verschiedenen Ausführungsformen wird eine Halbleitervorrichtung bereitgestellt, die einen Halbleiterkörper umfasst, der eine Drift- Region und eine Gate-Elektrode umfasst, die angrenzend an die Drift-Region angeordnet ist; und eine Kontaktstruktur, die über der Drift-Region des Halbleiterkörpers bereitgestellt ist und eine erste Metallschicht, eine Haftschicht über der ersten Metallschicht und eine zweite Metallschicht über der Haftschicht aufweist.
  • Gemäß verschiedenen weiteren Ausführungsformen kann die Halbleitervorrichtung ferner eine weitere Drift-Region aufweisen, die angrenzend an die Gate-Elektrode angeordnet ist, so dass die Gate-Elektrode zwischen den zwei Drift-Regionen angeordnet sein kann.
  • Gemäß verschiedenen weiteren Ausführungsformen kann die Halbleitervorrichtung ferner eine weitere Kontaktstruktur aufweisen, die über der weiteren Drift-Region des Halbleiterkörpers bereitgestellt ist und eine erste Metallschicht, eine Haftschicht über der ersten Metallschicht und eine zweite Metallschicht über der Haftschicht aufweist.
  • Nach verschiedenen weiteren Ausführungsformen der Halbleitervorrichtung kann die zweite Kontaktstruktur seitlich von der ersten Kontaktstruktur getrennt sein.
  • Gemäß verschiedenen weiteren Ausführungsformen der Halbleitervorrichtung können die erste Metallschicht der Kontaktstruktur und die erste Metallschicht der weiteren Kontaktstruktur Aluminium aufweisen.
  • Gemäß verschiedenen weiteren Ausführungsformen der Halbleitervorrichtung können die Haftschicht der Kontaktstruktur und die Haftschicht der weiteren Kontaktstruktur Titanwolfram aufweisen.
  • Gemäß verschiedenen weiteren Ausführungsformen der Halbleitervorrichtung können die zweite Metallschicht der Kontaktstruktur und die zweite Metallschicht der weiteren Kontaktstruktur Kupfer aufweisen.
  • Gemäß verschiedenen weiteren Ausführungsformen der Halbleitervorrichtung kann die zweite Metallschicht eine Dicke von mehr als 5 Mikrometer aufweisen.
  • Gemäß verschiedenen weiteren Ausführungsformen kann die Halbleitervorrichtung ferner einen Gate-Abschnitt aufweisen, der über der Gate-Elektrode des Halbleiterkörpers zwischen den Kontaktstrukturen bereitgestellt und mit der Gate-Elektrode elektrisch gekoppelt ist.
  • Gemäß verschiedenen weiteren Ausführungsformen kann die Halbleitervorrichtung ferner ein dielektrisches Material aufweisen, das zwischen den Kontaktstrukturen bereitgestellt ist und den Gate-Abschnitt bedeckt.
  • Gemäß verschiedenen weiteren Ausführungsformen kann die Halbleitervorrichtung ferner Passivierungsmaterial aufweisen, das über dem dielektrischen Material zwischen den Kontaktstrukturen bereitgestellt ist. Das Passivierungsmaterial kann auch über Abschnitten der Kontaktstrukuren bereitgestellt sein.
  • Gemäß verschiedenen weiteren Ausführungsformen der Halbleitervorrichtung können die oberen Flächen der zweiten Metallschicht der Kontaktstruktur und der zweiten Metallschicht der weiteren Kontaktstruktur eben sein.
  • Gemäß verschiedenen weiteren Ausführungsformen der Halbleitervorrichtung kann das Passivierungsmaterial über den Kontaktstrukuren bereitgestellt sein, wodurch die Kontaktstrukturen eingekapselt werden.
  • Gemäß verschiedenen weiteren Ausführungsformen kann die Halbleitervorrichtung ferner eine Öffnung aufweisen, die im Passivierungsmaterial über der oberen Fläche jeder der Kontaktstrukuren bereitgestellt ist, wodurch die obere Fläche jeder der Kontaktstrukturen freigelegt wird.
  • Gemäß verschiedenen weiteren Ausführungsformen kann die Halbleitervorrichtung ferner einen Gate-Abschnitt umfassen, der über dem Halbleiterkörper bereitgestellt und mit dem Gate-Abschnitt elektrisch gekoppelt ist, wobei der weitere Gate-Abschnitt von einem dielektrischen Material bedeckt wird.
  • Gemäß verschiedenen weiteren Ausführungsformen kann die Halbleitervorrichtung ferner eine Gate-Kontaktstruktur aufweisen, die über dem Halbleiterkörper bereitgestellt ist und eine erste Metallschicht, eine Haftschicht über der ersten Metallschicht und eine zweite Metallschicht über der Haftschicht aufweist, wobei die erste Metallschicht der Gate-Kontaktstruktur mit dem Gate-Abschnitt und dem weiteren Gate-Abschnitt elektrisch gekoppelt sein kann.
  • Gemäß verschiedenen weiteren Ausführungsformen kann die Halbleitervorrichtung ferner eine Wolframschicht aufweisen, die zwischen der ersten Metallschicht jeder der Kontaktstrukturen und dem Halbleiterkörper angeordnet ist.
  • Gemäß verschiedenen weiteren Ausführungsformen der Halbleitervorrichtung kann die Wolframschicht Zwischenverbindungen aufweisen, um einen Sensor zum Messen von Temperatur und/oder Strom zu verbinden. Die Wolframschicht kann eine Feinteilungs-strukturierte Wolframschicht sein.
  • Gemäß verschiedenen weiteren Ausführungsformen kann die Haftschicht eine Reaktionsschutz- und Haftschicht sein.
  • Gemäß verschiedenen weiteren Ausführungsformen ist eine Halbleitervorrichtung bereitgestellt, die einen Halbleiterkörper aufweisen kann, der eine erste Drift-Region, eine zweite Drift-Region und eine Gate-Elektrode aufweist, die zwischen den Drift-Regionen angeordnet ist; eine erste Kontaktstruktur, die über der ersten Drift-Region des Halbleiterkörpers bereitgestellt ist und eine erste Metallschicht und eine zweite Metallschicht über der ersten Metallschicht aufweist; eine zweite Kontakstruktur, die über der zweiten Drift-Region des Halbleiterkörper bereitgestellt ist und eine erste Metallschicht und eine zweite Metallschicht über der zweiten Metallschicht aufweist, wobei die zweite Kontaktstruktur seitlich von der ersten Kontaktstruktur getrennt sein kann.
  • Gemäß verschiedenen weiteren Ausführungsformen kann die Halbleitervorrichtung ferner eine Haftschicht aufweisen, die zwischen der ersten Metallschicht und der zweiten Metallschicht innerhalb jeder der Kontaktstrukturen bereitgestellt ist.
  • Gemäß verschiedenen weiteren Ausführungsformen der Halbleitervorrichtung können die erste Metallschicht der ersten Kontakstruktur und die erste Metallschicht der zweiten Kontaktstruktur Aluminium aufweisen.
  • Gemäß verschiedenen weiteren Ausführungsformen der Halbleitervorrichtung können die Haftschicht der ersten Kontaktstruktur und die Haftschicht der zweiten Kontaktstruktur Titanwolfram aufweisen.
  • Gemäß verschiedenen weiteren Ausführungsformen der Halbleitervorrichtung können die zweite Metallschicht der ersten Kontaktstruktur und die zweite Metallschicht der zweiten Kontaktstruktur Kupfer aufweisen.
  • Gemäß verschiedenen weiteren Ausführungsformen der Halbleitervorrichtung kann die zweite Metallschicht eine Dicke von mehr als 5 Mikrometer aufweisen.
  • Gemäß verschiedenen weiteren Ausführungsformen kann die Halbleitervorrichtung ferner einen Gate-Abschnitt aufweisen, der über der Gate-Elektrode des Halbleiterkörpers zwischen den Kontaktstrukturen bereitgestellt und mit der Gate-Elektrode elektrisch gekoppelt ist.
  • Gemäß verschiedenen weiteren Ausführungsformen kann die Halbleitervorrichtung ferner dielektrisches Material aufweisen, das zwischen den Kontaktstrukturen bereitgestellt ist und den Gate-Abschnitt bedeckt.
  • Gemäß verschiedenen weiteren Ausführungsformen kann die Halbleitervorrichtung ferner Passivierungsmaterial umfassen, das über dem dielektrischen Material zwischen den Kontakstrukturen bereitgestellt ist. Das Passivierungsmaterial kann auch über Abschnitten der Kontaktstrukturen bereitgestellt sein.
  • Gemäß verschiedenen weiteren Ausführungsformen der Halbleitervorrichtung können die oberen Flächen der zweiten Metallschicht der ersten Kontaktstruktur und der zweiten Metallschicht der zweiten Kontaktstruktur eben sein.
  • Gemäß verschiedenen weiteren Ausführungsformen der Halbleitervorrichtung kann das Passivierungsmaterial über den Kontaktstrukturen bereitgestellt sein, wodurch die Kontaktstrukturen eingekapselt werden.
  • Gemäß verschiedenen weiteren Ausführungsformen kann die Halbleitervorrichtung ferner eine Öffnung aufweisen, die im Passivierungsmaterial über der oberen Fläche jeder der Kontakstrukuren bereitgestellt ist, wodurch die obere Fläche jeder der Kontaktstrukturen freigelegt wird.
  • Gemäß verschiedenen weiteren Ausführungsformen kann die Halbleitervorrichtung ferner einen Gate-Abschnitt aufweisen, der über dem Halbleiterkörper bereitgestellt und mit dem Gate-Abschnitt elektrisch gekoppelt ist, wobei der weitere Gate-Abschnitt von einem dielektrischen Material bedeckt ist.
  • Gemäß verschiedenen weiteren Ausführungsformen kann die Halbleitervorrichtung ferner eine weitere Kontakstruktur aufweisen, die über dem Halbleiterkörper bereitgestellt ist und eine erste Metallschicht, eine Haftschicht über der ersten Metallschicht und eine zweite Metallschicht über der Haftschicht aufweist, wobei die erste Metallschicht der weiteren Kontaktstruktur mit dem Gate-Abschnitt und dem weiteren Gate-Abschnitt elektrisch gekoppelt sein kann.
  • Gemäß verschiedenen weiteren Ausführungsformen kann die Halbleitervorrichtung ferner eine Wolframschicht aufweisen, die zwischen der ersten Metallschicht jeder der Kontaktstrukturen und dem Halbleiterkörper angeordnet ist.
  • Gemäß verschiedenen weiteren Ausführungsformen der Halbleitervorrichtung kann die Wolframschicht Zwischenverbindungen umfassen, um einen Sensor zum Messen wenigstens eines von Temperatur und Strom zu verbinden. Die Wolframschicht kann eine Feinteilungs-strukturierte Wolframschicht sein.
  • Gemäß verschiedenen weiteren Ausführungsformen kann die Halbleitervorrichtung ferner eine Rückseitenmetallschicht umfassen, die auf der Rückseite des Halbleiterkörpers bereitgestellt ist.
  • Gemäß verschiedenen weiteren Ausführungsformen der Halbleitervorrichtung kann die Halbleitervorrichtung als vertikaler Transistor ausgelegt sein.
  • Gemäß verschiedenen weiteren Ausführungsformen der Halbleitervorrichtung kann die Rückseitenmetallschicht als ein Drain-Terminal ausgelegt sein.
  • Gemäß verschiedenen weiteren Ausführungsformen der Halbleitervorrichtung können die erste Kontaktstruktur und die zweite Kontaktstruktur als Source-Terminals ausgelegt sein.
  • Gemäß verschiedenen Ausführungsformen wird ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt, wobei das Verfahren das Bereitstellen eines Halbleiterkörpers umfassen kann, der eine Drift-Region und eine Gate-Elektrode aufweist, die angrenzend an die Drift-Region angeordnet ist; das Abscheiden einer ersten Metallschicht über der Drift-Region des Halbleiterkörpers; das Abscheiden einer Haftschicht über der ersten Metallschicht; und das Abscheiden einer zweiten Metallschicht über der Haftschicht, wobei der Stapel, der die erste Metallschicht, die Haftschicht und die zweite Metallschicht umfasst, eine Kontaktstruktur bilden kann. Gemäß verschiedenen weiteren Ausführungsform wird ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt, wobei das Verfahren das Bereitstellen eines Halbleiterkörpers aufweisen kann, der eine erste Drift-Region, eine zweite Drift-Region und eine Gate-Elektrode aufweist, die zwischen den Drift-Regionen angeordnet ist; das Abscheiden einer ersten Metallschicht über dem Halbleiterkörper; das Abscheiden einer zweiten Metallschicht über der ersten Metallschicht; das Entfernen eines Abschnitts der ersten Metallschicht und eines Abschnitts der zweiten Metallschicht in einer Region zwischen der ersten Drift-Region und der zweiten Drift-Region, so dass eine erste Kontaktstruktur über der ersten Drift-Region gebildet wird und eine zweite Kontaktstruktur über der zweiten Drift-Region gebildet wird, wobei die erste Kontaktstruktur und die zweite Kontaktstruktur seitlich voneinander getrennt sind und jeweils einen Abschnitt der zweiten Metallschicht umfassen, der über einem Abschnitt der ersten Metallschicht angeordnet ist.
  • In den Zeichnungen beziehen sich gleiche Referenzzahlen im Allgemeinen auf dieselben Teile in allen verschiedenen Ansichten. Die Zeichnungen sind nicht notwendigerweise maßstabgetreu, wobei der Schwerpunkt stattdessen im Allgemeinen darauf gelegt wurde, die Prinzipien der Erfindung zu veranschaulichen. In der folgenden Beschreibung sind verschiedene Ausführungsformen der Erfindung mit Verweis auf die folgenden Zeichnungen beschrieben, in welchen:
    • 1A eine Querschnittsansicht einer vertikalen Struktur eines Feldeffekttransistors zeigt, der nach einem Standardprozess hergestellt wurde;
    • 1B eine Draufsicht des in 1B dargestellten vertikalen Feldeffekttransistors zeigt;
    • 2 eine vertikale Struktur eines Feldeffekttransistors nach verschiedenen Ausführungsformen zeigt;
    • 3 eine Halbleitervorrichtung nach verschiedenen Ausführungsformen zeigt;
    • 4 eine weitere Halbleitervorrichtung nach verschiedenen Ausführungsformen zeigt; und
    • die 5 und 6 Verfahren zur Herstellung einer Halbleitervorrichtung nach verschiedenen Ausführungsformen zeigen.
  • Die folgende detaillierte Beschreibung bezieht sich auf die begleitenden Zeichnungen, die anhand von Illustration spezielle Details und Ausführungsformen zeigen, in welchen die Erfindung umgesetzt werden kann.
  • Das Wort „beispielhaft“ wird hierin verwendet, um „als ein Beispiel oder eine Veranschaulichung dienend“ zu bedeuten. Jegliche hierin beschriebene Ausführungsform oder Auslegung ist nicht notwendigerweise als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Auslegungen gedacht.
  • Das Blade-Gehäuse kann als eine Anwendung der Leiterplatte (printed circuit board, PCB) in der Technologie zu Herstellung von Halbleitern verstanden werden. Im Einhausungsprozess kann ein Nacktchip an einem Leiterrahmen durch Löten befestigt werden, so dass die Rückseite des Nacktchips elektrisch verbunden werden kann. Die Vorderseite des Nacktchips kann ebenfalls durch eine Metallschicht elektrisch kontaktiert werden.
  • 1 zeigt eine vertikale Struktur eines Feldeffekttransistors 100. Der vertikale Feldeffekttransistor 100 kann gemäß dem SFET5-Technologiestandard hergestellt werden, welcher eine Graben-Technologie für Leistungstransistoren darstellt.
  • Der Transistor 100 umfasst einen Halbleiterkörper 102, der ein halbleitendes Material 103, z.B. eine Schicht des Halbleitermaterials 103, und eine Rückseitenmetallschicht 104 umfasst. Die Rückseitenmetallschicht 104 ist auf der Unterfläche der Schicht des Halbleitermaterials 103 bereitgestellt und kann als thermisch optimierte Nacktchip-Befestigung durch Diffusionslöten oder eutektischem Bonding verwendet werden. Das Halbleitermaterial 103 kann ein Teil eines Nacktchips sein, der eine funktionelle Schaltung aufgenommen haben kann. Verschieden dotierte Vertiefungen können innerhalb der Schicht des Halbleitermaterials 103 mittels Dotierung erzeugt werden. In diesem Fall wird eine Gate-Elektrode 106 in der Schicht des Halbleitermaterials 103 bereitgestellt. Eine erste Drift-Region 108 und eine zweite Drift-Region 110 sind in der Schicht des Halbleitermaterials 103 angrenzend an die Gate-Elektrode 106 bereitgestellt. Eine Schicht aus dielektrischem Material, das die Gate-Elektrode 106 vom umgebenden Halbleitermaterial 103 isoliert, z.B. von den Drift-Regionen 108, 110, ist in 1A nicht dargestellt. Die Herstellung des Halbleiterkörpers 102 wird während des so genannten FEOL-Prozesses (Anfangsfertigungsabschnitt) durchgeführt. Die explizite Auslegung des Halbleiterkörpers 102, wie dies schematisch in 1A gezeigt ist, z.B. die geometrische Form der dotierten Regionen innerhalb der Schicht aus Halbleitermaterial 103, ist nur beispielhaft und kann natürlich auf die spezielle Schaltung, die herzustellen ist, angepasst werden.
  • Über der oberen Fläche des Halbleiterkörpers 102 ist ein Gate-Abschnitt 112 bereitgestellt, der mit der Gate-Elektrode 106 elektrisch gekoppelt werden kann. Der Gate-Abschnitt 112 ist von einer Schicht aus dielektrischem Material 122, einem sogenannten Zwischenschicht-Dielektrikum (inter layer dielectric, ILD) bedeckt. Das dielektrische Material kann Siliciumoxid oder Siliciumnitrid umfassen. Eine erste Metallschicht 118 ist über der oberen Fläche des Halbleiterkörpers 102 auf beiden Seiten des Gate-Abschnitts 112 angeordnet. Die erste Metallschicht 118 ist in zwei oder im Allgemeinen in mehrere Abschnitte davon unterteilt, z.B. einen linken Abschnitt und einen rechten Abschnitt, die sich auf relative Positionen der jeweiligen Abschnitte der ersten Metallschicht 118 auf dem Halbleiterkörper 102 beziehen, die voneinander durch den Gate-Abschnitt 112 getrennt und ferner vom Gate-Abschnitt 112 durch das dielektrische Material 122 isoliert sind. Ein weiterer Gate-Abschnitt 114 ist auf der oberen Fläche des Halbleiterkörpers 102 angrenzend an den linken Abschnitt der ersten Metallschicht 118 bereitgestellt und durch das dielektrische Material 122 davon isoliert, das den weiteren Gate-Abschnitt 114 auf dieselbe Weise, wie der Gate-Abschnitt 112 vom dielektrischen Material 122 umgeben ist, bedeckt oder umgibt. Eine weitere erste Materialschicht 118* ist auf der oberen Fläche des Halbleiterkörpers 102 angrenzend an den rechten Abschnitt der ersten Metallschicht 118 angeordnet. Die weitere erste Metallschicht 118* ist vom rechten Abschnitt der ersten Metallschicht 118 durch einen Block aus dielektrischem Material 122 getrennt.
  • Eine zweite Metallschicht 124, 124* ist oben auf jeder ersten Metallschicht 118, 118* bereitgestellt. Die zweite Metallschicht 124, 124* kann Kupfer umfassen. Der linke Abschnitt der zweiten Metallschicht 124 über dem linken und dem rechten Abschnitt der ersten Metallschicht 118 ist eine kontinuierliche zweite Metallschicht 124, d.h. der linke Abschnitt und der rechte Abschnitt der ersten Metallschicht 118 sind miteinander mittels der zweiten Metallschicht 124 elektrisch gekoppelt. Der andere rechte Abschnitt der zweiten Metallschicht 124* oben auf der weiteren ersten Metallschicht 118* ist von der kontinuierlichen zweiten Metallschicht 124 mittels eines Passivierungsmaterials 126, das in einem Zwischenraum, der den linken Abschnitt der zweiten Metallschicht 124 vom rechten Abschnitt der zweiten Metallschicht 124* trennt, bereitgestellt ist, elektrisch isoliert. Das Passivierungsmaterial wird ferner über der linksten Schicht aus dielektrischem Material 122 und auch auf der rechten Seite des rechten Abschnitts der zweiten Metallschicht 124* bereitgestellt. Aufgrund der Natur des Herstellungsprozesses des Feldeffekttransistors 100, bei welchem Erhitzen beteiligt ist, ist eine intermetallische Phase 120, 120* bei jeder Schnittfläche zwischen der ersten Metallschicht 118, 118* und der zweiten Metallschicht 124, 124* vorhanden.
  • Der linke Abschnitt und der rechte Abschnitt der ersten Metallschicht 118 und der weitere Abschnitt der ersten Metallschicht 118* können im selben Herstellungsprozess gebildet werden. Tatsächlich kann eine kontinuierliche erste Metallschicht, die z.B. Aluminium umfasst, über der obersten Fläche des Halbleiterkörpers 102 bereitgestellt werden, und anschließend kann die kontinuierliche erste Metallschicht geeignet strukturiert werden (z.B. in einem geeigneten Maskierungsprozess, der von einem Ätzprozess gefolgt wird), um das Muster der in 1A dargestellten ersten Metallabschnitte zu ergeben. Der linke Abschnitt und der rechte Abschnitt der ersten Metallschicht 118 können Source-Kontakte des vertikalen Feldeffekttransistors 100 sein. Der weitere Abschnitt der ersten Metallschicht 118* kann ein Gate-Kontakt oder Gate-Pad des vertikalen Feldeffekttransistors 100 sein. Der Gate-Kontakt ist mit dem Gate-Abschnitt 112 und dem weiteren Gate-Abschnitt 114 elektrisch gekoppelt. Dies ist aber in 1A nicht dargestellt, welche eine Querschnittsansicht des vertikalen Feldeffekttransistors 100 ist.
  • 1B zeigt eine entsprechende Draufsicht des vertikalen Feldeffekttransistors 100 der 1A. Die Draufsicht zeigt das Stadium des Herstellungsprozesses, nachdem die Source-Kontakte (d.h. die zwei Abschnitte der ersten Metallschichten 118 mit einer rechteckigen Form in 1B), der Gate-Kontakt 118*, der Gate-Abschnitt 112 und der weitere Gate-Abschnitt 114 oben auf der Fläche des Halbleitermaterials 102 bereitgestellt wurden. Der Gate-Abschnitt 112 (nicht dargestellt in 1A) kann ein sogenannter Gate-Finger sein, der zwischen dem Haupt-Gate-Kontakt 118* und der Gate-Elektrode 106 eine innerhalb des Halbleitermaterials 103 vergrabene elektrische Verbindung bereitstellt (nicht in 1B dargestellt). Der weiter Gate-Abschnitt 114 (nicht in 1B dargestellt) kann ein so-genannter Gate-Runner sein, der als eine Rahmenstruktur gesehen werden kann, die die Source-Kontakte umgibt und zwischen dem Gate-Kontakt 118* und dem Gate-Abschnitt 112 eine elektrische Verbindung bereitstellt. Darüber hinaus kann der weitere Gate-Abschnitt 114 eine positive Wirkung auf den Aufbau eines homogenen elektrischen Felds haben, das die Schaltung der Vorrichtung steuert. Es ist anzumerken, dass die Dimensionen der in 1B gezeigten Elemente, insbesondere ihre Breiten und Längen, von den aus 1A erwarteten Dimensionen verschieden sein können. 1B dient nur einem besseren schematischen Verständnis des vertikalen Feldeffekttransistors 100 und sollte nicht als in diesem Sinne einschränkend angesehen werden. Darüber hinaus ist die Auslegung des Gate-Abschnitts 112 in Kombination mit dem weiteren Gate-Abschnitt 114 und dem Gate-Kontakt 118* nur ein Beispiel für viele verschiedene Möglichkeiten, diese Struktur zu implementieren.
  • Zurück zur in 1A gezeigten Querschnittsansicht ist ersichtlich, dass die erste Drift-Region 108 und die zweite Drift-Region 110 beide unterhalb den Source-Kontakte bereitgestellt sind, d.h. unterhalt des linken Abschnitts und des rechten Abschnitts der ersten Metallschicht 118. Die weißen Pfeile innerhalb der Drift-Regionen 108, 110 zeigen den Weg der Ladungsträger, sobald ein geeignetes elektrisches Feld auf den Gate-Kontakt 118* angelegt wurde. Analog zur obigen Beschreibung können der linke Abschnitt der zweiten Metallschicht 124 und der rechte Abschnitt der zweiten Metallschicht 124*, die Kupfer umfassen können, in demselben Prozessschritt gebildet werden, wobei eine gleichmäßige zweite Metallschicht, die z.B. Kupfer umfasst, über dem Halbleiterkörper 102 bereitgestellt werden, wobei die erste Metallschicht 118, 118* und die dielektrische Schicht 112 bereits strukturiert wurden. Im Anschluss daran kann die gleichmäßige zweite Metallschicht entsprechend der Erfordernis, das Muster, das die zwei Abschnitte der zweiten Metallschicht 124, 124* umfasst, zu treffen, strukturiert werden, wie dies in 1A dargestellt ist. Insbesondere ist der linke Abschnitt der zweiten Metallschicht 124, der über dem linken Abschnitt und dem rechten Abschnitt der ersten Metallschicht 118 angeordnet ist, d.h. der Abschnitt der zweiten Metallschicht 124, der über den zwei Source-Kontakten bereitgestellt ist, vom Abschnitt der zweiten Metallschicht 124* über dem Gate-Kontakt 118* elektrisch isoliert. Zusätzlich dazu ist das Passivierungsmaterial 126 wenigstens in den Zwischenraum zwischen dem linken Abschnitt der zweiten Metallschicht 124 und dem rechten Abschnitt der zweiten Metallschicht 124* bereitgestellt.
  • Im Umfang dieser Beschreibung tragen die Referenzzahlen der Schichten, die in den Umfang des Gate-Kontakts fallen, ein Suffix in der Form eines Sternchen (*), während die entsprechenden Schichten, die in den Umfang der Source-Kontakte fallen, dieselbe Referenzzahl ohne Sternchen tragen.
  • Die Dicke der Schicht, die das Halbleitermaterial 103 umfasst, liegt im Standard-Herstellungsprozess etwa im Bereich von etwa 40 µm bis etwa 60 µm. Die Schichten, die auf der Oberfläche des Halbleiterkörpers 102 bereitgestellt sind, fügen wenigstens weitere 20 µm hinzu, so dass die Dicke der gesamten Struktur des vertikalen Feldeffekttransistors 100, der in 1A dargestellt ist, (die Dicke, die von der Bodenfläche der Rückseitenmetallschicht 104 bis zur oberen Fläche der Passivierungsschicht 126 gemessen wird) im Bereich von etwa 60 µm bis etwa 70 µm oder mehr liegen kann.
  • Die Auslegung des in 1A gezeigten vertikalen Feldeffekttransistors 100, der gemäß der Optimos-Technologie hergestellt wurde, kann in einigen Aspekten verbessert werden, so dass dessen Migration in das zu Beginn beschriebene Blade-Gehäuse weniger fehleranfällig ist. Im Folgenden werden einige Punkte, die der in 1A gezeigten Auslegung eigen sind, erläutert.
  • Ein unerwünschter Aspekt der Auslegung des vertikalen Transistors 100 liegt in der Bildung der intermetallischen Phase 120, 120* an den Schnittflächen zwischen den mehreren Abschnitten der ersten Metallschicht 118, 118* und den Abschnitten der zweiten Metallschicht 124, 124*. Die Bildung der intermetallischen Phase 120, 120* wird durch Prozessschritte mit hoher Temperatur während der Herstellung des vertikalen Feldeffekttransistors 100 bewirkt. Die intermetallische Phase 120, 120* ist im Blade-Anordnungsprozess unterwünscht und wird als eine defekte Region angesehen, da sie mechanisch instabil und somit anfällig dafür ist, Delamination innerhalb der Vorrichtung zu bewirken. Sie ist ferner anfällig gegenüber erhöhter Ätzung in Bezug auf andere Materialien, so dass die Prozesszuverlässigkeit während der Anordnung der Vorrichtung reduziert wird.
  • Ein zweiter problematischer Aspekt, der zu erwähnen ist, bezieht sich auf die zweite metallische Schicht 124, 124*. Da das Strukturieren von Kupferschichten ziemlich schwierig ist, führt die Standarddicke der zweiten Metallschicht 124, 124* zu einer unzureichenden Dicke nach der Aufrauung der Kupferschicht. Während der Bereitstellung von Durchkontaktierungen durch eine gleichmäßige Schicht aus Passivierungsmaterial 126 mittels eines Lasers, kann diese dünne Schicht z.B. darunter leiden, dass sie nach unten schmilzt, nach unten zu den darunter befindlichen Materialien, z.B. nach unten zur intermetallischen Phase 120, 120*, oder sogar bis zur Tiefe der ersten Metallschicht 118, 118*, welche dadurch freigelegt wird, wodurch das elektrische Verhalten des entsprechenden elektrischen Kontakts geringer oder sogar vorhersehbar wird.
  • Darüber hinaus ist, wie in 1A gezeigt, der linke Abschnitt der zweiten Metallschicht 124 eine kontinuierliche Schicht oder eine Platte, die sich von einer Region oberhalb des linken Abschnitts der ersten Metallschicht 118 zur Region oberhalb des rechten Abschnitts der ersten Metallschicht 118 erstreckt, wodurch die dielektrische Schicht 122, die über dem Gate-Abschnitt 112 angeordnet ist, bedeckt und kontaktiert wird. Die kontinuierliche Schicht der zweiten Metallschicht 124 (d.h. der linke Abschnitt der zweiten Metallschicht 124) hilft, darauf und auf den zwei Abschnitten der ersten Metallschicht 118, die den Source-Kontakten entsprechen, ein gleichmäßiges elektrisches Potential einzurichten. Der elektrische Kontakt zwischen der kontinuierlichen Schicht der zweiten Metallschicht 124 und dem Leiterrahmen wird meistens durch Bonding oder Löten eingerichtet. Die Gegenwart der zweiten Metallschicht 124 über der dielektrischen Schicht 122 sowie der Schnittflächenkontakt zwischen diesen zwei Schichten sind aber problematisch. Das Material der zweiten Metallschicht 124, das gewöhnlich Kupfer ist, weist einen relativ hohen Koeffizienten der Wärmeausdehnung im Gegensatz zum relativ niedrigen Koeffizienten der Wärmeausdehnung des darunter liegenden dielektrischen Materials 122 auf. Somit kann während der häufigen und herkömmlichen Temperaturänderungen im Herstellungsprozess die zweite Metallschicht 124 eine Scherkraft auf die dielektrische Schicht 122, die darunter angeordnet ist, ausüben. Dies kann in Rissen im dielektrischen Material 122 resultieren, und im schlimmsten Fall kann dies zu Leckströmen zwischen dem linken Abschnitt der zweiten Metallschicht 124, die die Source-Kontaktplatte darstellt, und dem Gate-Abschnitt 112, der ein integraler Bestandteil der Gate-Struktur ist, führen.
  • Und nicht zuletzt kann das herkömmliche Passivierungsverfahren sich als problematisch erweisen, als die Öffnungen im Passivierungsmaterial 126, die die zweite Metallschicht 124, 124* freilegen, wie dies oben erwähnt ist, dazu führen können, dass die bereits zu dünne zweite Metallschicht 124, 124* (gewöhnlich Kupfer) dem Aufrauungsverfahren ausgesetzt wird, das auf der Vorrichtung während deren Herstellung durchgeführt wird.
  • In Hinblick auf die obigen Probleme kann die Auslegung des vertikalen Feldeffekttransistors 100, das in 1A gezeigt ist, günstigerweise geändert werden, wie dies auf der Grundlage der in 2 gezeigten Halbleitervorrichtung 200 erklärt wird.
  • 2 zeigt eine Querschnittsansicht der Halbleitervorrichtung 200 nach verschiedenen Ausführungsformen. Die Position des Querschnitts innerhalb der Vorrichtung entspricht jener der 1A, wie dies in 1B angezeigt ist. Da die Halbleitervorrichtung 200 nach den verschiedenen Ausführungsformen, welche in diesem Falls als ein vertikaler Feldeffekttransistor konfiguriert ist, ähnlich dem vertikalen Feldeffekttransistor 100 ist, werden dieselben Komponenten / Elemente mit denselben Referenzahlen nummeriert und nicht erneut beschrieben. Der Schwerpunkt liegt auf speziell geänderten Aspekten, die eine erfolgreiche Integration des entsprechenden Halbleiter-Chips in das Blade-Gehäuse ermöglichen können.
  • Die Halbleitervorrichtung 200 umfasst den Halbleiterkörper 103, der das Halbleitermaterial 103 (z.B. eine Schicht 103 aus Halbleitermaterial) und die Rückseitenmetallschicht 104, die auf der Unterseite des Halbleitermaterials 103 bereitgestellt ist, aufweist. Die dotierten Strukturen innerhalb des Halbleitermaterials 103 können jenen entsprechen, die mit Verweis auf 1A beschrieben sind, d.h. wenigstens eine Gate-Elektrode 106 und wenigstens eine Drift-Region, z.B. zwei Drift-Regionen 108, 110, können darin mittels Dotierung bereitgestellt sein. Eine erste Metallschicht 118, die einen linken Abschnitt der ersten Metallschicht 118 und einen rechten Abschnitt der ersten Metallschicht 118 umfasst, die jeweils auf jeder Seite des Gate-Abschnitts 112 bereitgestellt und davon durch das dielektrische Material 122 getrennt sein können, ist ebenfalls oben auf der Fläche des Halbleiterkörpers 102 bereitgestellt, wie dies bereits mit Verweis auf 1A beschrieben wurde. Darüber hinaus sind auch der weitere Gate-Abschnitt 113, der vom dielektrischen Material 122 bedeckt ist, und ein weiterer Abschnitt der ersten Metallschicht 118* bereitgestellt.
  • Die Halbleitervorrichtung 200 nach verschiedenen in 2 dargestellten Ausführungsformen weist, im Gegensatz zu der in 1A dargestellten Vorrichtungsstruktur, eine andere Kontaktstruktur auf. Jeder der Kontakte umfasst einen Stapel aus Schichten, und es ist ersichtlich, dass keine Zwischenverbindung zwischen den einzelnen Kontakten auf der Höhe der zweiten Metallschicht 124, 124* gegeben ist, wie dies bei der Vorrichtung der 1A der Fall war. Im Detail umfasst die Halbleitervorrichtung 200 eine erste Kontaktstruktur 204, eine zweite Kontaktstruktur 206 und eine dritte Kontaktstruktur 208. Die erste Kontaktstruktur 204 ist auf dem Halbleiterkörper 102 über der ersten Drift-Region 108 angeordnet. Die zweite Kontaktstruktur 206 ist auf dem Halbleiterkörper 102 über der zweiten Drift-Region 110 neben der ersten Kontaktstruktur 204 angeordnet, die davon beabstandet und durch einen Block aus dielektrischem Material 122, das den Gate-Abschnitt 122 bedeckt, und durch einen Abschnitt des Passivierungsmaterials 126 elektrisch isoliert ist. Die dritte Kontaktstruktur 208 ist auf dem Halbleiterkörper 102 neben der zweiten Kontaktstruktur 124 angeordnet, die durch das dielektrische Material 122 und einen Abschnitt des Passivierungsmaterials 126 davon beabstandet ist.
  • Die erste Kontaktstruktur 204 kann einem ersten Source-Kontakt entsprechen, die zweite Kontaktstruktur 206 kann einem zweiten Source-Kontakt entsprechen, und die dritte Kontaktstruktur 208 kann einer Gate-Kontaktstruktur entsprechen. Die Referenzahlen der Schichten, die zur Gate-Kontaktstruktur gehören, sind zusätzlich mit einem Sternchen versehen, wenngleich sie in ihrer Struktur den anderen Kontaktstrukturen ähnlich oder im Wesentlichen gleich diesen sein können. Da die Kontaktstrukturen strukturell ähnlich sein können, ist nur die erste Kontaktstruktur 204 im Detail beschrieben. Obwohl die Kontaktstrukturen im Wesentlichen ähnlich sein können, können sie dennoch in ihren Dimensionen oder in den speziellen Materialien, die verwendet werden, verschieden sein, so dass verschiedene Materialien für eine gegebene Schicht verwendet werden können, so lange sie gewisse Anforderungen wie Leitfähigkeit oder Verfügbarkeit von Ätzmitteln, um nur zwei zu nennen, erfüllen.
  • Die erste Kontaktstruktur kann die erste Metallschicht 118, eine Haftschicht 202, die über der ersten Metallschischt 118 angeordnet ist, und eine zweite Metallschicht 124, die über der Haftschicht 202 angeordnet ist, umfassen. Die erste Metallschicht 118 kann Aluminium (Al) oder eine Aluminium-Kupfer-Legierung umfassen, wobei der Kupfergehalt sich auf etwa 0,5% belaufen kann. Die Haftschicht 202 kann Titan (Ti), Tantalum (Ta), Titanwolfram (TiW) oder andere refraktive Metalle umfassen. Die zweite Metallschicht 124 kann Kupfer (Cu) aufweisen.
  • Wie bereits erwähnt wurde, sind die Kontaktstrukturen 204, 206, 208 voneinander durch eine Schicht aus dielektrischem Material 122 und Abschnitten des Passivierungsmaterials 126, die auf den Schichten des dielektrischen Materials 122 bereitgestellt sind, elektrisch getrennt. Darüber hinaus kann das Passivierungsmaterial 126 die Kontaktstrukturen einkapseln, so dass sie nicht gegenüber außen freigelegt sind. Öffnungen im Passivierungsmaterial können aber bereitgestellt sein, um die zweite Metallschicht 124, 124* für die elektrische Kontaktierung freizulegen, wovon eine Öffnung 128 in 2 dargestellt ist. Sobald die entsprechenden Öffnungen über den weiteren Kontaktstrukturen bereitgestellt wurden, z.B. mittels eines Lasers oder eines Ätzmittels, kann eine RDL (redistribution layer, Redistributionsschicht) verwendet werden, um die erste Kontaktstruktur 204 mit der zweiten Kontaktstruktur 206 zu verbinden und ferner um elektrische Verbindungen zwischen den Kontaktstrukturen 204, 206, 208 und dem Leiterrahmen (nicht in 2 dargestellt) bereitzustellen, an welchem die Halbleitervorrichtung 200 nach den verschiedenen Ausführungsformen befestigt werden kann.
  • Im Folgenden werden die Unterschiede zwischen der Auslegung des Feldeffekttransistors, der in 1A dargestellt ist, und jenem, der in 1B dargestellt ist, erläutert.
  • Die Haftschicht 202, 202*, die zwischen der ersten Metallschicht 118, 118* und der zweiten Metallschicht 124, 124* bereitgestellt ist, kann verschiedene Effekte bieten. Einerseits kann die Haftschicht 202, 202* die Haftung zwischen der ersten Metallschicht 118, 118* und der zweiten Metallschicht 124, 124* verbessern. Es wurde beobachtet, dass die mechanische Belastung innerhalb des Blade-Gehäuses im Vergleich zu anderen Standardgehäusen, z.B. dem Sx08-Gehäuse, erhöht ist. Das Sx08-Gehäuse kann sich auf ein bleiloses Standard-SMD-(surface-mounted device, oberflächenmontierte Vorrichtung)-Formgehäuse mit einem Leiterrahmen beziehen, an welches ein Chip angelötet wird. Das Sx08-Gehäuse kann ferner durch einen Draht-gebondeten oder Clipgelöteten Gate-Kontakt und eine herkömmliche Clip-gelötete Source-Zwischenverbindung gekennzeichnet sein. Trotz der Bereitstellung einer optimalen Grenzfläche zwischen der ersten Metallschicht 118, 118* und der zweiten Metallschicht 124, 124*, z.B. zwischen A1 und Cu, über die entsprechenden intermetallischen Phasen mit einer Dicke von etwa 700 nm, kann es bei typischen Belastungstests dennoch zu Delamination kommen. Indem die Haftschicht 202, 202* bereitgestellt wird, die ein A1- und Cu-trennendes Material wie Ti, Ta oder TiW umfasst, kann eine bessere Haftung zwischen der Oberfläche der ersten Metallschicht 118, 118* und der Oberfläche der zweiten Metallschicht 124, 124* erzielt werden, und Delamination an dieser Schnittfläche kann verhindert werden. Andererseits kann die Haftschicht 202, 202* den Bereich der verfügbaren Herstellungstemperaturen während der Herstellungsprozesse erhöhen, indem z.B. die Passivierungsschicht bereitgestellt wird, mittels Laser-Bohrung von Durchkontaktierungen für metallische Zwischenverbindungen. So ist z.B. eine Abscheidung einer Passivierung auf Imidbasis kaum möglich, ohne dann intermetallische Phasen gebildet werden, wenn die Haftschicht 202, 202* nicht gegeben ist. Die für die Imidpassivierungsaushärtung erforderliche Temperatur führt zu einer starken intermetallischen Phasenbildung, welche tatsächlich den entsprechenden elektrischen Kontakt funktionslos macht. In diesem Sinn kann die Haftschicht 202, 202* als eine Schicht angesehen werden, die eine Reaktion zwischen der ersten Metallschicht 118, 118* und der zweiten Metallschicht 124, 124* z.B. während der Aushärtung der Imidpassivierung verhindert, und kann dadurch eine Reaktionsschutz- und Haftschicht 202 sein. Darüber hinaus kann die Haftschicht 202, 202* die Prozesszuverlässigkeit erhöhen, da sie eine feste Stoppschicht während des Prozesses der Bereitstellung von Öffnungen 128 im Passivierungsmaterial 126 mit einem Laser bereitstellt. Anders gesagt, die Haftschicht 202, 202* kann eine fehlerhafte Bohrung des Durchkontaktierungsloches (Öffnung 128) über die Haftschicht 202, 202* hinaus verhindern. In Bezug auf diesen Aspekt kann das Fehlen der intermetallischen Phase 120, 120* (siehe 1A) auch als günstig erachtet werden, da die Schnittfläche zwischen den verschiedenen intermetallischen Phasen mechanisch instabil ist. Im Fall der ungewollten Durchbohrung der zweiten Metallschicht 124, 124*, während die Öffnungen 128 im Passivierungsmaterial 126 bereitgestellt werden, kann die intermetallische Phase 120, 120* entfernt werden, wodurch die erste Metallschicht 118, 118* gegenüber nachfolgenden nassen Prozesses freigelegt wird, in welchen die erste Metallschicht 118, 118* entfernt oder teilweise geätzt werden kann, so dass die Oberfläche des Halbleitermaterial 103 freigelegt werden kann. Die Kette an Ereignissen kann den Kontakt tatsächlich elektrisch minderwertig machen.
  • Die Dicke der zweiten Metallschicht 124, 124* wird mit Bezug auf die Standard-Auslegungen erhöht und kann im Bereich von 5 µm oder mehr liegen und z.B. 6 µm, 7 µm,9 µm,10 µm oder mehr betragen. Die erhöhte Dicke der zweiten Metallschicht 124, 124* ermöglicht eine sichere Aufrauung dieser, was zu einem späteren Zeitpunkt während des Herstellungsprozesses erfolgt. Eine Dicke der zweiten Metallschicht 124, 124* unter 5 µm kann in dieser Hinsicht kritisch sein, als während des Aufrauungsprozesses diese an gewissen Stellen vollständig entfernt werden kann. Die Bereitstellung einer dickeren zweiten Metallschicht 124, 124* kann ferner die Wärmekapazität und die Stabilität in Hinblick auf die Elektromigration erhöhen. Diese Aspekte werden, bestimmt durch das System, insbesondere an der Umfangskante der Schnittfläche zwischen der Öffnung 128 (oder Durchkontaktierung) und der zweiten Metallschicht 124, 124* relevant. Während des Betriebs kann ein stetiger Stromfluss von etwa 3,5 A durch die Durchkontaktierung geführt werden, welche einen Durchmesser von etwa 50 µm aufweisen kann. Die Stromdichte innerhalb der Hauptmasse des Materials, das die Durchkontaktierung füllt, z.B. Kupfer, ist aber praktisch gleich null, da der Strom vorwiegend an der Kante des Blocks des Materials fließt, das z.B. die Durchkontaktierung füllt. Der Übergang von der Durchkontaktierung zur zweiten Metallschicht 124, 124* kann insbesondere an der Umfangskante der Durchkontaktierung in herkömmlichen Auslegungen mit einer dünnen Schicht der zweiten Metallschicht 124, 124* kritisch sein, da die dünne Metallschicht 124, 124* sehr hohe Stromdichten handhaben muss. Hier kann die Bereitstellung einer dickeren zweiten Metallschicht 124, 124* nach verschiedenen Ausführungsformen günstig sein. Eine dickere zweite Metallschicht 124, 124*, die in eine höhere Leitfähigkeit übersetzt, kann ein breiteres Feld an Auslegungsmöglichkeiten ermöglichen, und sie kann die Erfordernis unnötig machen, jeden Source-Kontakt an einer dichten Kontakt-Beabstandung durch eine Durchkontaktierung elektrisch zu verbinden, um eine homogene Stromverteilung zu erzielen. Darüber hinaus kann die Bereitstellung einer dickeren zweiten Metallschicht 124, 124* die Robustheit des entsprechenden Feldeffekttransistors im Avalanche-Modus steigern. Im Fall von Kupfer als das Material, das von der zweiten Metallschicht 124, 124* umfasst ist, können herkömmliche Abscheidungsverfahren wie PVD (physical vapour deposition, physische Gasphasenabscheidung) oder ECD (electrochemical deposition, elektrochemische Gasphasenabscheidung) verwendet werden.
  • Wie in 2 dargestellt ist, deckt die zweite Metallschicht 124, 124* die erste Metallschicht 118, 118* in jeder Region der Kontaktstruktur ab, oder anders gesagt, sie wird über der ersten Metallschicht 118, 118*, z.B. Aluminium, abgeschieden, so dass kein Abschnitt der ersten Metallschicht 118, 118* freigelegt bleibt, was die Verarbeitbarkeit verbessern kann. Im Vergleich mit der Standardauslegung eines vertikalen Feldeffekttransistors 100, der in 1A dargestellt ist, kann die Bereitstellung von getrennten, diskreten Kontaktstrukturen 204, 206, 208 in dem Sinn vorteilhaft sein, als keine zweite Metallschicht 124, 124* auf dem dielektrischen Material 122 bereitgestellt ist, das den Gate-Abschnitt 112 bedeckt. Der Gate-Abschnitt 112, der die erste Metallschicht 118, 118* umfassen kann (oder aus dieser verarbeitet werden kann), wird nicht von der zweiten Metallschicht 124, 124* abgedeckt, sondern ist nur vom Passivierungsmaterial 126 abgedeckt. Dies kann die Bildung von Rissen im dielektrischen Material 122 und Leckströme zwischen der zweiten Metallschicht 124 und dem Gate-Abschnitt 112 verhindern, da keine drastische Differenz zwischen dem Koeffizienten der Wärmeausdehnung der dielektrischen Schicht 122 und dem Koeffizienten der Wärmeausdehnung des Passivierungsmaterials 126 gegeben ist.
  • Die Halbleitervorrichtung 200 nach verschiedenen Ausführungsformen kann ferner eine Wolframschicht (nicht in 2 dargestellt) aufweisen, die zwischen der ersten Metallschicht 118, 118* und der Oberfläche des Halbleitermaterials 103 angeordnet ist. Während der Herstellung der Halbleitervorrichtung 200 kann die Wolframschicht einem Feinteilungs-Strukturierungsprozess unterzogen werden, um Verbindung bereitzustellen, um kleine Strom- und/oder Temperatursensoren zu verbinden, welche abtastende Strukturen sein können, die z.B. in der innerhalb des Halbleitermaterials 103 bereitgestellten Drift-Region eingebettet sein können. Der Stromsensor kann auf einer Referenzzelle basieren, welcher eine bekannte Flächenausdehnung aufweist. Durch Messung des Stromflusses durch diese Referenzzelle kann der Stromfluss durch die Kontaktstruktur abgeleitet werden. Der Temperatursensor kann z.B. auf einem Polysiliciumresistor basieren, der einen temperaturabhängigen Widerstand aufweist, und dieser kann innerhalb der Halbleitervorrichtung 200 nach verschiedenen Ausführungsformen angeordnet sein. Die Feinteilungs-strukturierte Wolframschicht kann feine Verbindungsstrukturen (z.B. Drähte) bereitstellen, um die Sensoren mit den entsprechenden Steuerungen zu verbinden.
  • Die Schicht aus Passivierungsmaterial 126 kann verschiedene organische Materialien wie Imid oder Epoxid aufweisen. Nachdem das Passivierungsmaterial 126 auf der Halbleitervorrichtung 200 nach verschiedenen Ausführungsformen abgeschieden wurde, können die Öffnungen 128 im Passivierungsmaterial 126 bereitgestellt werden, um die zweite Metallschicht 124, 124* z.B. mit einem Laser zu kontaktieren. Die Passivierungsschicht 126 kann aber nicht perforiert oder „ungeöffnet“ bleiben (d.h. ohne darin bereitgestellte Öffnungen 128), und die Öffnungen 128 können darin z.B. durch Laserbohrung bereitgestellt werden, wenn der Wafer mittels eine Sägerahmens in Würfel geschnitten wird. Dies ermöglicht eine größere Flexibilität mit Bezug auf die verwendete Einhausungstechnologie (z.B. Nacktchip-Befestigung, Aufrauung der zweiten Metallschicht), und dies kann zu einer stabileren mechanischen Verbindung zwischen dem Chip und dem Gehäuse führen.
  • Ein weiterer Unterschied zwischen dem in 1A gezeigten vertikalen Standardfeldeffekttransistor 100 und der Halbleitervorrichtung 200 nach verschiedenen Ausführungsformen kann in der Verwendung einer Technologie mit dünnen Wafern gesehen werden. Wie zuvor erwähnt wurde, kann das gesamte Werkstück, wie es in 1A gezeigt ist, eine Dicke im Bereich von etwa 60 µm bis etwa 100 µm aufweisen. Die Dicke der Schicht des Halbleitermaterials 103 kann im Bereich von etwa 40 µm bis etwa 80 µm liegen, so dass eine Dicke der gesamten Halbleitervorrichtung 200 nach verschiedenen Ausführungsformen, gemessen von der Bodenfläche der Rückmetallschicht 103 bis zur oberen Fläche der Schicht, die das Passivierungsmaterial 126 umfasst, im Bereich von etwa 70 µm oder weniger liegen kann. Dies ermöglicht eine effizientere Herstellung der Verdrahtungsstruktur, z.B. RDL, für die elektrische Kontaktierung der Kontaktstrukturen 204, 206, 208 und der Rückseitenmetallschicht, welche als ein Drain-Kontakt der Vorrichtung ausgelegt sein kann. Die Öffnungen 128 (oder Durchkontaktierungen) im Passivierungsmaterial 126 zu den Source-Kontaktstrukturen 204, 206 und die Öffnungen (oder Durchkontaktierungen) im umgebenden Passivierungsmaterial 126 zum Drain-Kontakt können dieselben geometrischen Formen aufweisen. Aufgrund der relativ geringen Dicke der Schicht, die das Halbleitermaterial 103 enthält, können sie gleichzeitig mit dem metallischen Material, das die Verdrahtungsstruktur bildet, galvanisch gefüllt werden. Indem dünne Substrate verwendet werden, die zu dünnen Chips mit einer Dicke von 70 µm oder weniger führen, kann die Gesamttopographie sehr kompakt gehalten werden. Aufgrund des relativ geringen Offset zwischen der Oberfläche des Leiterrahmens (nicht in 2A dargestellt), auf welchem die Halbleitervorrichtung 200 montiert werden kann, und der Oberfläche der Halbleitervorrichtung 200 (entsprechend der oberen Fläche der Schicht, die das Passivierungsmaterial 126 enthält) von etwa 70 µm oder weniger, kann der Laminierungsprozess der Halbleitervorrichtung 200 zum Leiterrahmen hin ohne ein vorstrukturiertes Laminatmaterial ohne stabilisierende Füllstoffe durchgeführt werden, welche notwendig wären, wäre der beschriebene Offset größer.
  • Die elektrische und thermische Kopplung der Halbleitervorrichtung 200 nach verschiedenen Ausführungsformen mit dem Leiterrahmen kann durch eine dünne metallische Lötverbindung erzielt werden. Die Lötverbindung als solche kann mittels Diffusionslöten oder eutektischem Löten durchgeführt werden. Die für diesen Prozess verwendeten Materialien können Metallverbindungen auf der Grundlage von Gold (Au), Zinn (Sn) und/oder Kupfer (Cu) umfassen.
  • Die obig beschriebenen Aspekte basieren auf strukturellen Merkmalen, die auch auf der Grundlage der 2 erklärt wurden. Jedes Strukturmerkmal kann eine Reihe von günstigen Effekten auf eine entsprechende Halbleitervorrichtung aufweisen. Es liegt auf der Hand, dass nicht alle Aspekte in einer Halbleitervorrichtung umgesetzt werden müssen. Die beschriebenen Aspekte können vielmehr als ein Katalog von einzelnen Merkmalen gesehen werden, die bei der Implementierung gewisse Vorteile bieten, und die Fachperson auf dem Gebiet der Technik kann eine willkürliche Kombination dieser implementieren, um die Probleme zu lösen, mit denen er / sie konfrontiert ist. Es kann aber sein, dass die Implementierung einer größeren Anzahl der beschriebenen Merkmale in eine Halbleitervorrichtung auch eine synergetische Wirkung haben kann. Die beschriebenen Aspekte können sich auch bei der Modifizierung von Standardherstellungsprozessen als nützlich erweisen, um Halbleitervorrichtungen herzustellen, die erfolgreich mit der Blade-Einhausungstechnologie verwendet werden können. Im Folgenden werden bereits während der Erläuterung des vertikalen Feldeffekttransistors 100, der in 1A gezeigt ist, und der Halbleitervorrichtung 200 nach verschiedenen Ausführungsformen, die in 2 gezeigt ist, verwendete Referenzzahlen verwendet.
  • In 3 ist eine Halbleitervorrichtung 300 nach verschiedenen Ausführungsformen dargestellt. Die Halbleitervorrichtung 300 kann einen Halbleiterkörper 102 mit einer Drift-Region 108 und einer Gate-Elektrode 106 umfassen, die angrenzend an die Drift-Region 108 angeordnet ist; und eine Kontaktstruktur 204, die über der Drift-Region 108 des Halbleiterkörpers 102 bereitgestellt ist und eine erste Metallschicht 118, eine Haftschicht 202 über der ersten Metallschicht 118 und eine zweite Metallschicht 124 über der Haftschicht 202 aufweist. Die Halbleitervorrichtung 300 nach verschiedenen Ausführungsformen kann ferner durch eine Reihe von günstigen Merkmalen ergänzt sein, die obig mit Verweis auf die in 2A gezeigte Halbleitervorrichtung 200 beschrieben sind.
  • 4 zeigt eine Halbleitervorrichtung 400 nach verschiedenen weiteren Ausführungsformen. Die Halbleitervorrichtung 400 kann einen Halbleiterkörper 102 mit einer ersten Drift-Region 108, einer zweiten Drift-Region 110 und einer Gate-Elektrode 106 umfassen, die zwischen den Drift-Regionen angeordnet ist. Die Halbleitervorrichtung 400 nach verschiedenen Ausführungsformen kann ferner eine erste Kontaktstruktur 204 aufweisen, die über der ersten Drift-Region 108 des Halbleiterkörpers 102 bereitgestellt ist und einer erste Metallschicht 118 und eine zweite Metallschicht 124 über der ersten Metallschicht 118 aufweist; eine zweite Kontaktstruktur 206, die über der zweiten Drift-Region 110 des Halbleiterkörpers 102 bereitgestellt ist und eine erste Metallschicht 118 und eine zweite Metallschicht 124 über der ersten Metallschicht 118 aufweist, wobei die zweite Kontaktstruktur 206 seitlich von der ersten Kontaktstruktur 204 getrennt ist. Die Halbleitervorrichtung 400 nach verschiedenen Ausführungsformen kann ferner durch eine Reihe von günstigen Merkmalen ergänzt werden, die obig mit Verweis auf die in 2A gezeigte Halbleitervorrichtung 200 beschrieben sind.
  • 5 zeigt ein Flussdiagramm 500, das ein Verfahren zur Herstellung einer Halbleitervorrichtung, z.B. der in 4 gezeigten Halbleitervorrichtung 400, umreißt. In einem ersten Schritt 502 kann das Verfahren das Bereitstellen eines Halbleiterkörpers umfassen, der eine Drift-Region und eine Gate-Elektrode, die angrenzend an die Drift-Region angeordnet ist, umfasst. In einem nächsten Schritt 504 kann das Verfahren das Abscheiden einer ersten Metallschicht über der Drift-Region des Halbleiterkörpers umfassen. In einem nächsten Schritt 506 kann das Verfahren das Abscheiden einer Haftschicht über der ersten Metallschicht umfassen. In einem nächsten Schritt 508 kann das Verfahren das Abscheiden einer zweiten Metallschicht über der Haftschicht umfassen, wobei der Stapel, der die erste Metallschicht, die Haftschicht und die zweite Metallschicht umfasst, eine Kontaktstruktur bildet. Weitere Prozessschritte können entsprechend den physischen Merkmalen der Halbleitervorrichtung 200 nach verschiedenen Ausführungsformen, die obig beschrieben ist, hinzugefügt werden.
  • 6 zeigt ein Flussdiagramm 600, das ein weiteres Verfahren zur Herstellung einer Halbleitervorrichtung, z.B. der in 3 gezeigten Halbleitervorrichtung 300, umreißt. In einem ersten Schritt 602 kann das Verfahren das Bereitstellen eines Halbleiterkörpers aufweisen, der eine erste Drift-Region, eine zweite Drift-Region und eine zwischen den Drift-Regionen angeordnete Gate-Elektrode umfasst. In einem nächsten Schritt 604 kann das Verfahren das Abscheiden einer ersten Metallschicht über dem Halbleiterkörper aufweisen. In einem weiteren Schritt 606 kann das Verfahren das Abscheiden einer zweiten Metallschicht über der ersten Metallschicht umfassen. In noch einem weiteren Schritt 608 kann das Verfahren das Entfernen eines Abschnitts der ersten Metallschicht und eines Abschnitts der zweiten Metallschicht in einer Region zwischen der ersten Drift-Region und der zweiten Drift-Region umfassen, wodurch eine erste Kontaktstruktur über der ersten Drift-Region und eine zweite Kontaktstruktur über der zweiten Drift-Region gebildet wird, wobei die erste Kontaktstruktur und die zweite Kontaktstruktur seitlich voneinander getrennt sind und jeweils einen Abschnitt der zweiten Metallschicht umfassen, die über einem Abschnitt der ersten Metallschicht angeordnet ist. Weitere Prozessschritte können entsprechend den physischen Merkmalen der Halbleitervorrichtung 200 nach verschiedenen Ausführungsformen, die obig beschrieben ist, hinzugefügt werden.

Claims (8)

  1. Halbleitervorrichtung (200), die aufweist: einen Halbleiterkörper (102), der eine Drift-Region (108, 110) und eine Gate-Elektrode (106) aufweist, die seitlich angrenzend an die Drift-Region (108, 110) angeordnet ist; eine Kontaktstruktur (204, 206), die über der Drift-Region (108, 110) des Halbleiterkörpers (102) bereitgestellt ist und eine erste Metallschicht (118), eine elektrisch leitende Haftschicht (202) über der ersten Metallschicht (118) und eine zweite Metallschicht (124) über der elektrisch leitenden Haftschicht (202) aufweist; wobei die zweite Metallschicht (124) eine Dicke größer gleich 5 µm aufweist; eine weitere Drift-Region (108, 110), die seitlich angrenzend an die Gate-Elektrode (106) angeordnet ist, so dass die Gate-Elektrode (106) zwischen den zwei Drift-Regionen (108, 110) angeordnet ist; eine weitere Kontaktstruktur (204, 206), die über der weiteren Drift-Region (108, 110) des Halbleiterkörpers (102) bereitgestellt ist und eine erste Metallschicht (118), eine elektrisch leitende Haftschicht (202) über der ersten Metallschicht (118) und eine zweite Metallschicht (124) über der elektrisch leitenden Haftschicht (202) aufweist, wobei die weitere Kontaktstruktur (204, 206) seitlich von der Kontaktstruktur (204, 206) getrennt ist; einen Gate-Abschnitt (112), der über der Gate-Elektrode (106) des Halbleiterkörpers (102) zwischen den Kontaktstrukturen (204, 206) bereitgestellt und mit der Gate-Elektrode (106) elektrisch gekoppelt ist; ein dielektrisches Material (122), das zwischen den Kontaktstrukturen (204, 206) bereitgestellt ist und den Gate-Abschnitt (112) bedeckt; und ein Passivierungsmaterial (126), das über dem dielektrischen Material (122) zwischen den Kontaktstrukturen (204, 206) bereitgestellt ist.
  2. Halbleitervorrichtung (200) gemäß Anspruch 1, wobei die oberen Flächen der zweiten Metallschicht (124) der Kontaktstruktur (204, 206) und der zweiten Metallschicht (124) der weiteren Kontaktstruktur (204, 206) eben sind.
  3. Halbleitervorrichtung (200) gemäß Anspruch 1, wobei das Passivierungsmaterial (126) über den Kontaktstrukturen (204, 206) bereitgestellt ist, wodurch die Kontaktstrukturen (204, 206) eingekapselt werden; wobei die Halbleitervorrichtung (200) ferner aufweist: eine Öffnung (128), die im Passivierungsmaterial (126) über der oberen Fläche jeder der Kontaktstrukturen (204, 206) bereitgestellt ist, wodurch die obere Fläche jeder der Kontaktstrukturen (204, 206) freigelegt wird.
  4. Halbleitervorrichtung (200) nach einem der Ansprüche 1 bis 3, die ferner aufweist: einen weiteren Gate-Abschnitt (114), der über dem Halbleiterkörper (102) bereitgestellt und mit dem Gate-Abschnitt (112) elektrisch gekoppelt ist, wobei der weitere Gate-Abschnitt (114) von einem dielektrischen Material (122) bedeckt wird; wobei die Halbleitervorrichtung (200) ferner aufweist: eine Gate-Kontaktstruktur (208), die über dem Halbleiterkörper (102) bereitgestellt ist und eine erste Metallschicht (118*), eine elektrisch leitende Haftschicht (202*) über der ersten Metallschicht (118*) und eine zweite Metallschicht (124*) über der elektrisch leitenden Haftschicht (202*) aufweist, wobei die erste Metallschicht (118*) der Gate-Kontaktstruktur (208) mit dem Gate-Abschnitt (112) und dem weiteren Gate-Abschnitt (114) elektrisch gekoppelt ist.
  5. Halbleitervorrichtung (200) gemäß einem der Ansprüche 1 bis 4, wobei die elektrisch leitende Haftschicht (202) eine Reaktionsschutz- und Haftschicht ist.
  6. Halbleitervorrichtung (200) gemäß einem der Ansprüche 1 bis 4, die ferner aufweist: eine Wolframschicht, die zwischen der ersten Metallschicht (118, 118*) jeder der Kontaktstrukturen (204, 206, 208) und dem Halbleiterkörper (102) angeordnet ist.
  7. Verfahren zur Herstellung einer Halbleitervorrichtung (200), wobei das Verfahren aufweist: Bereitstellen eines Halbleiterkörpers (102), der eine Drift-Region (108, 110) und eine Gate-Elektrode (106), die seitlich angrenzend an die Drift-Region (108, 110) angeordnet ist, aufweist; Abscheiden einer ersten Metallschicht (118) über der Drift-Region (108, 110) des Halbleiterkörpers (102); Abscheiden einer elektrisch leitenden Haftschicht (202) über der ersten Metallschicht (118); Abscheiden einer zweiten Metallschicht (124) über der elektrisch leitenden Haftschicht (202), wobei der Stapel, der die erste Metallschicht (118), die elektrisch leitende Haftschicht (202) und die zweite Metallschicht (124) aufweist, eine Kontaktstruktur (204, 206) bildet und wobei die zweite Metallschicht (124) eine Dicke größer gleich 5 µm aufweist; Bereitstellen von dielektrischem Material (122) zwischen Kontaktstrukturen (204, 206), wobei das dielektrische Material (122) den Gate-Abschnitt (112) bedeckt; und Bereitstellen von Passivierungsmaterial (126) über dem dielektrischen Material (122) zwischen den Kontaktstrukturen (204, 206).
  8. Verfahren zur Herstellung einer Halbleitervorrichtung (200), wobei das Verfahren aufweist: Bereitstellen eines Halbleiterkörpers (102), der eine erste Drift-Region (108), eine zweite Drift-Region (110) und eine Gate-Elektrode (106), die zwischen den Drift-Regionen (108, 110) angeordnet ist, aufweist; Abscheiden einer ersten Metallschicht (118) über dem Halbleiterkörper (102); Abscheiden einer elektrisch leitenden Haftschicht (202) über der ersten Metallschicht (118); Abscheiden einer zweiten Metallschicht (124) über der elektrisch leitenden Haftschicht (202), wobei die zweite Metallschicht (124) eine Dicke größer gleich 5 µm aufweist; Entfernen eines Abschnitts der ersten Metallschicht (118), eines Abschnitts der elektrisch leitenden Haftschicht (202) und eines Abschnitts der zweiten Metallschicht (124) in einer Region zwischen der ersten Drift-Region (108) und der zweiten Drift-Region (110), so dass eine erste Kontaktstruktur (204) über der ersten Drift-Region (108) gebildet wird und eine zweite Kontaktstruktur (206) über der zweiten Drift-Region (110) gebildet wird, wobei die erste Kontaktstruktur (204) und die zweite Kontaktstruktur (206) seitlich voneinander getrennt sind und jeweils einen Abschnitt der zweiten Metallschicht (124) umfassen, der über einem Abschnitt der ersten Metallschicht (118) angeordnet ist; Bereitstellen von dielektrischem Material (122) zwischen den Kontaktstrukturen (204, 206), wobei das dielektrische Material (122) den Gate-Abschnitt (112) bedeckt; Bereitstellen von Passivierungsmaterial (126) über dem dielektrischen Material (122) zwischen den Kontaktstrukturen (204, 206).
DE102015101571.4A 2014-02-04 2015-02-04 Wafer-basierter beol-prozess für die chip-einbettung und vorrichtung Active DE102015101571B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/171,839 2014-02-04
US14/171,839 US20150221764A1 (en) 2014-02-04 2014-02-04 Wafer based beol process for chip embedding

Publications (2)

Publication Number Publication Date
DE102015101571A1 DE102015101571A1 (de) 2015-08-06
DE102015101571B4 true DE102015101571B4 (de) 2021-12-02

Family

ID=53547212

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015101571.4A Active DE102015101571B4 (de) 2014-02-04 2015-02-04 Wafer-basierter beol-prozess für die chip-einbettung und vorrichtung

Country Status (3)

Country Link
US (2) US20150221764A1 (de)
CN (1) CN104966733A (de)
DE (1) DE102015101571B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113140456A (zh) * 2020-01-19 2021-07-20 珠海格力电器股份有限公司 一种功率半导体芯片及其制备方法
CN112652523A (zh) * 2020-12-21 2021-04-13 厦门市三安集成电路有限公司 一种半导体器件的背金工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326297B1 (en) 1999-09-30 2001-12-04 Novellus Systems, Inc. Method of making a tungsten nitride barrier layer with improved adhesion and stability using a silicon layer
US20080017907A1 (en) 2006-07-24 2008-01-24 Infineon Technologies Ag Semiconductor Module with a Power Semiconductor Chip and a Passive Component and Method for Producing the Same
US20100123188A1 (en) 2008-11-14 2010-05-20 Prasad Venkatraman Semiconductor device having trench shield electrode structure
WO2012034371A1 (en) 2010-09-14 2012-03-22 Csmc Technologies Fab1 Co., Ltd. Mos transistor

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10056871B4 (de) * 2000-11-16 2007-07-12 Advanced Micro Devices, Inc., Sunnyvale Feldeffekttransistor mit verbessertem Gatekontakt und Verfahren zur Herstellung desselben
US6855970B2 (en) * 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
JP2006501666A (ja) * 2002-10-04 2006-01-12 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ パワー半導体デバイス
DE10361135B4 (de) * 2003-12-23 2006-07-27 Infineon Technologies Ag Trenchtransistor und Verfahren zur Herstellung eines Trenchtransistors mit hochenergieimplantiertem Drain
US7135740B2 (en) * 2004-09-27 2006-11-14 Teledyne Licensing, Llc High voltage FET switch with conductivity modulation
JP4777676B2 (ja) * 2005-03-23 2011-09-21 本田技研工業株式会社 接合型半導体装置および接合型半導体装置の製造方法
US20070075360A1 (en) * 2005-09-30 2007-04-05 Alpha &Omega Semiconductor, Ltd. Cobalt silicon contact barrier metal process for high density semiconductor power devices
US20070075362A1 (en) * 2005-09-30 2007-04-05 Ching-Yuan Wu Self-aligned schottky-barrier clamped trench DMOS transistor structure and its manufacturing methods
US7790549B2 (en) * 2008-08-20 2010-09-07 Alpha & Omega Semiconductor, Ltd Configurations and methods for manufacturing charge balanced devices
US8022482B2 (en) * 2006-02-14 2011-09-20 Alpha & Omega Semiconductor, Ltd Device configuration of asymmetrical DMOSFET with schottky barrier source
JP4916247B2 (ja) * 2006-08-08 2012-04-11 トヨタ自動車株式会社 炭化珪素半導体装置及びその製造方法
US8008716B2 (en) * 2006-09-17 2011-08-30 Alpha & Omega Semiconductor, Ltd Inverted-trench grounded-source FET structure with trenched source body short electrode
JP4584222B2 (ja) * 2006-09-26 2010-11-17 シャープ株式会社 高耐圧トランジスタの製造方法
JP2008084995A (ja) * 2006-09-26 2008-04-10 Sharp Corp 高耐圧トレンチｍｏｓトランジスタ及びその製造方法
US7626231B1 (en) * 2008-06-23 2009-12-01 Force Mos Technology Co., Ltd. Integrated trench MOSFET and junction barrier schottky rectifier with trench contact structures
US7816732B2 (en) * 2008-06-23 2010-10-19 Force Mos Technology Co., Ltd. Integrated trench MOSFET and Schottky rectifier with trench contact structure
US7791136B1 (en) * 2009-04-23 2010-09-07 Force Mos Technology Co., Ltd. Trench MOSFET having trench contacts integrated with trench Schottky rectifiers having planar contacts
US8704292B2 (en) * 2010-02-23 2014-04-22 Donald R. Disney Vertical capacitive depletion field effect transistor
JP5644793B2 (ja) * 2012-03-02 2014-12-24 株式会社デンソー 半導体装置
JP6061181B2 (ja) * 2012-08-20 2017-01-18 ローム株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326297B1 (en) 1999-09-30 2001-12-04 Novellus Systems, Inc. Method of making a tungsten nitride barrier layer with improved adhesion and stability using a silicon layer
US20080017907A1 (en) 2006-07-24 2008-01-24 Infineon Technologies Ag Semiconductor Module with a Power Semiconductor Chip and a Passive Component and Method for Producing the Same
US20100123188A1 (en) 2008-11-14 2010-05-20 Prasad Venkatraman Semiconductor device having trench shield electrode structure
WO2012034371A1 (en) 2010-09-14 2012-03-22 Csmc Technologies Fab1 Co., Ltd. Mos transistor

Also Published As

Publication number Publication date
US20150221764A1 (en) 2015-08-06
DE102015101571A1 (de) 2015-08-06
US20190259874A1 (en) 2019-08-22
CN104966733A (zh) 2015-10-07

Similar Documents

Publication Publication Date Title
DE102012104270B4 (de) Halbleiterkomponente, Halbleiterkomponentenanordnung und Verfahren zum Herstellen einer Halbleiterkomponente
DE10148042B4 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
DE102006008632B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
EP1412978B1 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE102011002578B4 (de) Induktor und Herstellungsverfahren
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102006052202B3 (de) Halbleiterbauelement sowie Verfahren zur Herstellung eines Halbleiterbauelements
DE102008047916B4 (de) Halbleiterbauelement mit Mehrfachschichtmetallisierung und dazugehöriges Verfahren
DE102006036798B4 (de) Elektronisches Bauteil und Verfahren zum Herstellen
DE102006033319A1 (de) Halbleiterbauelement in Halbleiterchipgröße mit einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102006047761A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE112007000832T5 (de) Dünne Plättchen und Metallsubstrate verwendende Halbleiterplättchengehäuse
DE102009035437A1 (de) Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
DE102007027378A1 (de) Elektrisch leitfähige Verbindung, elektronisches Bauelement und Verfahren zu deren Herstellung
DE102008064373B4 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE10351028B4 (de) Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
DE102013110541A1 (de) Integrierte schaltung, chipgehäuse und verfahren zur herstellung einer integrierten schaltung
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
DE102009001522B4 (de) Halbleiterstruktur mit Kondensator
DE102015214228A1 (de) Verfahren zur Herstellung eines Bauelements und ein Bauelement
DE102015101571B4 (de) Wafer-basierter beol-prozess für die chip-einbettung und vorrichtung
DE102010030759B4 (de) Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE102008051466B4 (de) Bauelement, das einen Halbleiterchip mit mehreren Elektroden enthält und Verfahren zur Herstellung eines solchen Bauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative