DE102016103585B4 - Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt - Google Patents

Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt Download PDF

Info

Publication number
DE102016103585B4
DE102016103585B4 DE102016103585.8A DE102016103585A DE102016103585B4 DE 102016103585 B4 DE102016103585 B4 DE 102016103585B4 DE 102016103585 A DE102016103585 A DE 102016103585A DE 102016103585 B4 DE102016103585 B4 DE 102016103585B4
Authority
DE
Germany
Prior art keywords
package
electrical contact
layer
solderable
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016103585.8A
Other languages
English (en)
Other versions
DE102016103585A1 (de
Inventor
Thorsten Scharf
Steffen Jordan
Thomas Ziegler
Wolfgang Schober
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016103585.8A priority Critical patent/DE102016103585B4/de
Priority to US15/436,778 priority patent/US10229891B2/en
Priority to CN201710111317.6A priority patent/CN107134441B/zh
Publication of DE102016103585A1 publication Critical patent/DE102016103585A1/de
Application granted granted Critical
Publication of DE102016103585B4 publication Critical patent/DE102016103585B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Verfahren zum Herstellen eines Package (100), wobei das Verfahren umfasst:• das mindestens teilweise Verkapseln eines elektronischen Chips (102) mit einer Verkapselungsmasse (104) vom Laminattyp;• das Bilden einer Verdrahtungsstruktur (160), die sich vom elektronischen Chip (102) bis zu einem Kontaktpad (156) erstreckt;• das Bilden eines Lötresists (206) auf einer Außenoberfläche des Packages (100);• das galvanische Bilden einer Schicht (200, 202) in einem Hohlraum des Lötresists (206) als lötbarer, äußerer elektrischer Kontakt (106) mit einer im Wesentlichen flachen Außenoberfläche, wobei der lötbare, äußere elektrische Kontakt (106) elektrisch mit dem elektronischen Chip (102) verbunden ist, indem er in Kontakt mit dem Kontaktpad (156) angeordnet ist, wobei das Verfahren das galvanische Bilden des äußeren elektrischen Kontakts (106) durch das galvanische Bilden einer Nickelschicht (200), die eine Dicke im Bereich zwischen 1 µm und 8 µm hat, gefolgt vom galvanischen Bilden einer Zinnschicht (202), die eine Dicke im Bereich zwischen 10 µm und 20 µm hat, auf der Nickelschicht (100) umfasst, wobei das Verfahren ferner das anschließende Aufbringen des Package (100) auf eine Montagebasis (108) umfasst.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Packages.
  • Beschreibung des Standes der Technik
  • Packages bzw. Chipgehäuse können als gekapselte elektronische Chips mit elektrischen Anschlüssen bezeichnet werden, die aus einer Verkapselungsmasse herausragen und an einer elektronischen Peripherie, zum Beispiel einer gedruckten Leiterplatte, befestigt werden. Das Package kann mit der gedruckten Leiterplatte durch Löten verbunden sein. Zu diesem Zweck können Lötkugeln auf einer Außenoberfläche des Packages bereitgestellt sein, welche dann mit der gedruckten Leiterplatte zu verbinden sind.
  • Die Kosten für die Herstellung eines Package sind ein bedeutendes Anliegen der Industrie. Damit im Zusammenhang stehen Leistung, Abmessungen und Zuverlässigkeit. Die unterschiedlichen Lösungen für Packages sind mannigfaltig und müssen anwendungsspezifische Bedürfnisse berücksichtigen. Es gibt Anwendungen, bei denen eine hohe Leistung erforderlich ist, und andere, bei denen die Zuverlässigkeit an erster Stelle steht, aber alle sollten möglichst kostengünstig sein.
  • In der DE 10 2013 110 006 A1 ist Halbleiterkapselung beschrieben, umfassend einen Halbleiterchip, der in einem Einkapselungsmittel angeordnet ist, eine erste Spule , die in dem Halbleiterchip angeordnet ist, eine dielektrische Schicht, die über dem Einkapselungsmittel und dem Halbleiterchip angeordnet ist, und eine zweite Spule, die über der dielektrischen Schicht angeordnet ist, wobei die erste Spule magnetisch mit der zweiten Spule gekoppelt ist. Die DE 10 2011 105 354 A1 offenbart eine WLP-Vorrichtung, die einen integrierten Schaltkreis-Chip und eine Kontakthöcker-Einheit umfasst, die auf dem integrierten Schaltkreis-Chip ausgebildet ist, wobei die Kontakthöcker-Einheit eine Kupfersäule, die eine äußere Oberfläche aufweist, eine Barriereschicht, die auf der äußeren Oberfläche ausgebildet ist, um die Elektromigration in der Kontakthöcker-Einheit zu verhindern, eine Oxidationsverhinderungskappe, die über der Barriereschicht ausgebildet ist, und einen Löthöcker aufweist, der auf der Oxidationsverhinderungskappe ausgebildet ist
  • Kurzfassung der Erfindung
  • Es mag ein Bedürfnis an dem Herstellen von Packages mit einer Vorkehrung für eine einfache und verlässliche Lötverbindung mit einer elektronischen Peripherie geben.
  • Im Folgenden wird ein Package beschrieben, welches einen elektronischen Chip, eine Verkapselungsmasse vom Laminattyp, die den elektronischen Chip mindestens teilweise verkapselt, eine Verdrahtungsstruktur, die vom elektronischen Chip bis zu einem Kontaktpad verläuft, und einen vollständig galvanisch gebildeten, lötbaren, äußeren elektrischen Kontakt umfasst, der mit dem elektronischen Chip verbunden ist, indem er (bevorzugt, jedoch nicht notwendigerweise direkt) auf dem Kontaktpad angeordnet ist.
  • Im Folgenden wird des Weiteren ein Package beschrieben, welches einen elektronischen Chip, eine Verkapselungsmasse vom Laminattyp, die den elektronischen Chip mindestens teilweise verkapselt, und einen lötbaren, äußeren elektrischen Kontakt umfasst, der mit dem elektronischen Chip verbunden ist, umfassend eine erste galvanisch gebildete Schicht direkt auf einer zweiten galvanisch gebildeten Schicht, und mit einer im Wesentlichen flachen Außenoberfläche.
  • Im Folgenden wird des Weiteren eine Anordnung beschrieben, welche ein Paket mit den oben genannten Merkmalen und einer Montagebasis (beispielsweise einer gedruckten Leiterplatte, PCB) umfasst, worin das Package per Lötverbindung zwischen dem lötbaren, äußeren elektrischen Kontakt und dem Lötpad auf der Montagebasis befestigt ist.
  • Im Folgenden wird des Weiteren ein integraler Vorformling von mehreren Packages beschrieben, welcher eine Mehrzahl von integral verbundenen Packages mit den oben genannten Merkmalen umfasst, sowie eine elektrische Verbindungsstruktur, welche die elektrischen Kontakte von mindestens zwei (insbesondere von allen) elektrisch verbindet und so angeordnet ist, dass die elektrische Verbindungsstruktur bei der Vereinzelung des Vorformlings in eine Mehrzahl von separaten Packages in verschiedene getrennte Sektionen separiert wird.
  • Nach noch einem Ausführungsbeispiel wird ein Verfahren zum Herstellen eines Packages bereitgestellt, wobei das Verfahren Folgendes umfasst: das mindestens teilweise Verkapseln eines elektronischen Chips mit einer Verkapselungsmasse vom Laminattyp, das Bilden einer Verdrahtungsstruktur, die sich vom elektronischen Chip bis zu einem Kontaktpad erstreckt, das Bilden eines Lötresists auf einer Außenoberfläche des Packages, das galvanische Bilden einer Schicht in einem Hohlraum des Lötresists als lötbarer, äußerer elektrischer Kontakt mit einer im Wesentlichen flachen Außenoberfläche, wobei der lötbare, äußere elektrische Kontakt elektrisch mit dem elektronischen Chip verbunden ist, indem er in Kontakt mit dem Kontaktpad angeordnet ist, wobei das Verfahren das galvanische Bilden des äußeren elektrischen Kontakts durch das galvanische Bilden einer Nickelschicht, die eine Dicke im Bereich zwischen 1 µm und 8 µm hat, gefolgt vom galvanischen Bilden einer Zinnschicht, die eine Dicke im Bereich zwischen 10 µm und 20 µm hat, auf der Nickelschicht umfasst, wobei das Verfahren ferner das anschließende Aufbringen des Package auf eine Montagebasis umfasst.
  • Nach einem erfindungsgemäßen Ausführungsbeispiel wird ein lötbarer, äußerer elektrischer Kontakt eines Packages mit einer Verkapselungsmasse vom Laminattyp durch eine galvanische Ablagerung gebildet, insbesondere ausschließlich durch eine galvanische Ablagerung. Im Gegensatz zu herkömmlichen Ansätzen, bei denen sich beim erneuten Schmelzen einer herkömmlichen Lötkugel eine unkontrollierte Zwischenmetallschicht bilden kann, ermöglicht das Herstellen des elektrischen Kontakts durch eine galvanische Ablagerung das Bilden eines elektrischen Mehrschicht-Kontakts mit einem oder mehreren markanten Rändern zwischen den verschiedenen Metallen. Auf diese Weise lässt sich ein unkontrolliertes Bilden von undefinierten Phasen unterdrücken. Dies führt zu einer hohen Reproduzierbarkeit des elektrischen Kontakts, der durch galvanische Ablagerung gebildet wurde. Hohlräume, welche herkömmlich in einem Oberflächenteil (beispielsweise in einer Lötresistoberfläche) eines Packages vom Laminattyp auftreten können, können daher mit galvanisch abgelagertem Metall- oder Legierungsmetall so aufgefüllt werden, dass eine unerwünschtermaßen ausgeprägte Topographie oder unerwünschtermaßen ausgeprägte Oberflächenkonturen oder Profile in einem Oberflächenteil des Packages auf verlässliche Weise verhindert werden können, während gleichzeitig mit geringem Herstellungsaufwand ein lötbarer, äußerer elektrischer Kontakt gebildet wird. Eine solche herkömmlich auftretende Oberflächentopographie kann zu Problemen hinsichtlich der Verlässlichkeit führen. Durch das Verhindern dieser Oberflächentopographie nach erfindungsgemäßen Ausführungsbeispielen lassen sich die Kontrollierbarkeit und die Verlässlichkeit des hergestellten Packages verbessern.
  • Darüber hinaus hat es sich als vorteilhaft erwiesen, eine elektrische Verbindungsstruktur bereitzustellen, die auf elektrische Weise mehrere oder bevorzugt alle der genannten elektrischen Kontakte einer Charge von weiterhin integral verbundenen Packages, die gleichzeitig herzustellen sind, verbinden. In Gegenwart dieser elektrischen Verbindung kann ein galvanisches Ablagerungsverfahren zum Bilden von mindestens einem Teil der elektrischen Kontakte sehr effizient ausgeführt werden, da es dann ausreicht, ein einzelnes, gemeinsames elektrisches Potenzial an die mehreren oder bevorzugt an alle elektrischen Kontakte anzulegen, um die galvanisch gebildeten, elektrischen Kontakte in einem galvanischen Bad o. Ä. wachsen zu lassen.
  • Das Bilden eines lötbaren, äußeren elektrischen Kontakts als Doppelschicht von zwei parallelen, planar direkt verbundenen, galvanisch gebildeten Schichten ermöglicht die Herstellung des elektrischen Kontakts mit weniger Aufwand und zu geringeren Kosten. Teure und chemisch heikle Materialien der elektrischen Kontakte können somit vermieden werden. Durch die Bildung eines lötbaren, äußeren elektrischen Kontakts mit einer flachen, im Wesentlichen nicht gebogenen Außenoberfläche wird ein planarer, lötbarer, äußerer elektrischer Kontakt mit einer Schichtform von ausreichender Dicke bereitgestellt, der mit einer geringen Menge des benötigten Materials hergestellt werden kann, und der mit in hohem Maße verfügbarem und günstigem Material produziert werden kann. Des Weiteren ermöglicht ein elektrischer Kontakt mit einer planaren Außenoberfläche das ordnungsgemäße Überwachen und Kontrollieren der Qualität einer Lötverbindung mit einer Montagebasis.
  • Beschreibung weiterer Ausführungsbeispiele
  • Im Folgenden werden weitere Ausführungsbeispiele der Packages, der Anordnung, des Vorformlings sowie des Verfahrens zur Herstellung des Packages erläutert.
  • Im Rahmen der vorliegenden Anmeldung kann der Begriff „Package“ insbesondere mindestens einen mindestens teilweise gekapselten elektronischen Chip mit mindestens einem externen elektrischen Kontakt bezeichnen. Der elektronische Chip kann ein Halbleiterchip mit mindestens einem integrierten Schaltkreiselement (wie einer Diode oder einem Transistor) in einem Oberflächenteil davon sein. Der elektronische Chip kann ein nacktes Die sein, oder er kann bereits verpackt oder gekapselt sein.
  • Im Rahmen der vorliegenden Anmeldung kann der Begriff „Verkapselungsmasse vom Laminattyp“ insbesondere ein im Wesentlichen elektrisch isolierendes und vorzugsweise ein wärmeleitendes Material bezeichnen, das mindestens teilweise einen Halbleiterchip o. Ä. umgibt (und diesen bevorzugt hermetisch einschließt), um so für mechanischen Schutz zu sorgen, eine elektrische Installation zu bieten und optional zur Wärmeableitung während des Betriebs zu sorgen. Diese Verkapselungsmasse vom Laminattyp kann aus mehreren Schichten bereitgestellt sein, welche durch Anwenden von Druck bei einer erhöhten Temperatur miteinander verbunden werden. Auf diese Weise werden die Schichten miteinander so verbunden, dass die Verkapselungsmasse vom Laminattyp gebildet wird. Eine Verkapselungsmasse vom Laminattyp kann beispielsweise Kunstharz umfassen, insbesondere in Kombination mit Fasern, z. B. FR4 oder Prepreg.
  • Im Rahmen der vorliegenden Erfindung bezeichnet der Begriff „galvanisch gebildet“ oder „galvanisch abgelagert“ oder „galvanisiert“ insbesondere eine Oberflächenbedeckung oder -beschichtung durch ein elektrisch leitfähiges Material (wie ein Metall), das auf einer mindestens teilweise elektrisch leitfähigen Oberfläche (insbesondere auf Kupfer) abgelagert wird. Galvanisieren kann insbesondere als ein Prozess bezeichnet werden, bei dem elektrischer Strom zum Reduzieren von gelösten Metallkationen zum Einsatz kommt, sodass diese eine Metallbeschichtung auf einem elektrisch leitfähigen Körper bilden. Ein Verfahren, das beim Galvanisieren zum Einsatz kommt, ist das Elektrotauchlackieren. Beim Galvanisieren von Metallen können Lösungen auf Wasserbasis (Elektrolyte) verwendet werden, welche die Metalle, die als Ionen abgelagert werden sollen (z. B. gelöste Metallsalze), enthalten. Ein elektrisches Feld zwischen der Anode und dem Werkstück als Kathode zwingt die positiv geladenen Metallionen dazu, sich zur Kathode zu bewegen, wo sie ihre Ladung abgeben und sich als Metall auf der Oberfläche des Werkstücks ablagern. Je nach abzulagerndem Metall können unterschiedliche Elektrolytbadlösungen verwendet werden.
  • Im Rahmen der vorliegenden Anmeldung kann der Begriff „im Wesentlichen flache obere Oberfläche“ insbesondere angeben, dass der elektrische Kontakt kein ausgeprägtes Profil bzw. keine Krümmung (wie es bei einer herkömmlichen halbrunden Lötkugel der Fall ist) zeigt. Obgleich die obere Oberfläche nicht unbedingt vollkommen flach oder eben sein muss, neigt sie deutlich weniger dazu, konvex oder konkav zu sein, als eine halbrunde Lötkugel. In einer Ausführungsform kann die im Wesentliche flache obere Oberfläche des elektrischen Kontakts eine ungekrümmte, flache obere Oberfläche sein.
  • In einer Ausführungsform umfasst das galvanische Bilden von mindestens einem Teil eines elektrischen Kontakts, bevorzugt des gesamten elektrischen Kontakts, ein galvanisches Beschichtungsverfahren. Somit kann der elektrische Kontakt teilweise oder vollständig durch Galvanisieren gebildet sein. Das Resultat ist ein einfach herzustellendes und verlässliches Package.
  • In einer Ausführungsform umfasst der elektrische Kontakt (insbesondere nur) Nickel und Zinn. Insbesondere der lötbare, äußere elektrische Kontakt kann die Zinnschicht umfassen (mit einer Dicke im Bereich zwischen 10 µm und 20 µm) auf einer Nickelschicht (mit einer Dicke im Bereich zwischen 1 µm und 8 µm, beispielsweise 5 µm). Die Dicke der Zinnschicht ist größer als die Dicke der Nickelschicht, sodass die Doppelschicht ausreichend dünn ist, während gleichzeitig ein ausreichendes Depot von lötbarem Material bereitgestellt wird. Zinn hat äußerst vorteilhafte Löteigenschaften, ist billig und leicht erhältlich und kann in ausreichender Dicke galvanisch abgelagert werden. Auch mit Nickel kann per galvanischer Ablagerung beschichtet werden, es ist günstig und leicht erhältlich und chemisch in adäquatem Maß sowohl mit Zinn als auch mit Kupfer (für ein Kontaktpad bevorzugtes Material als Endabschnitt einer Verdrahtungsstruktur, die sich von einem integrierten elektronischen Chip in Richtung Oberfläche des Packages erstreckt) kompatibel. Daher ist Nickel chemisch äußerst geeignet als Überbrückung zwischen lötbarem Material (wie Zinn) und Kontaktpad-Material (wie Kupfer) einer Verkapselungsmasse vom Laminattyp.
  • In einer Ausführungsform ist der elektrische Kontakt als Schichtstapel gebildet, der aus mindestens einer Innenschicht oder inneren Schicht gebildet ist (insbesondere besteht) (bevorzugt umfassend oder bestehend aus Nickel) sowie einer Außen- oder äußeren Schicht (bevorzugt umfassend oder bestehend aus Zinn). Die Außenschicht kann während des Lötvorgangs aktiv sein, daher ist sie bevorzugt aus einem adäquat lötbaren Material gebildet. Die Innenschicht kann als Schnittstelle zu einer Innenseite des Packages dienen, insbesondere zu elektrisch leitfähigen Kupferstrukturen.
  • In einer Ausführungsform umfasst die Außenschicht eines aus der Gruppe bestehend aus Zinn, Zinn und Blei, und Zinn und Silber, bzw. besteht daraus. In einer Ausführungsform umfasst die Innenschicht eines aus der Gruppe, bestehend aus Nickel sowie Nickel und Phosphor, bzw. besteht daraus.
  • In einer Ausführungsform weist der elektrische Kontakt eine allgemeine Schichtdicke in einem Bereich zwischen 1 µm und 30 µm, insbesondere in einem Bereich zwischen 5 µm und 25 µm, auf. Diese hohen Dicken, die mithilfe eines galvanischen Ablagerungsverfahrens oder durch Galvanisierung erzeugt werden können, sind in hohem Maße bevorzugt, um sicherzustellen, dass ausreichend lötbares Material vorhanden ist.
  • In einer Ausführungsform ist die obere, erste, galvanisch gebildete Schicht als Lötdepot konfiguriert. Mit anderen Worten, das Material der ersten galvanisch gebildeten Schicht kann spezifisch dafür konfiguriert sein, dass sie lötbar ist, um somit eine Lötverbindung mit einer Montagebasis herzustellen. Dies lässt sich mit hoher Qualität und Verlässlichkeit durch Konfigurieren der ersten galvanisch gebildeten Schicht als galvanisch gebildete Zinnschicht erreichen.
  • In einer Ausführungsform ist die zweite galvanisch gebildete Schicht als verbindungsfördernde Schnittstellenschicht konfiguriert. Mit anderen Worten, das Material der zweiten galvanisch gebildeten Schicht kann speziell zum Bereitstellen einer verlässlichen Verbindung und chemischen Kompatibilität mit dem Material der ersten galvanisch gebildeten Schicht (insbesondere Zinn) auf einer Hauptoberfläche konfiguriert sein, sowie zum Bereitstellen einer verlässlichen Verbindung und chemischen Kompatibilität mit dem Material der Kontaktpads (insbesondere Kupfer) auf der anderen Hauptoberfläche. Dies lässt sich mit hoher Qualität und Verlässlichkeit durch Konfigurieren der zweiten galvanisch gebildeten Schicht als galvanisch gebildete Nickelschicht erreichen. Eine weitere Funktion der zweiten galvanisch gebildeten Schicht kann jene eines Abstandhalters sein, wodurch der direkte Kontakt zwischen dem Kontaktpad (beispielsweise aus Kupfer hergestellt) und der lötbaren, ersten galvanisch gebildeten Schicht (beispielsweise aus Zinn hergestellt) verhindert wird.
  • In einer Ausführungsform umfasst das Package ferner eine Umverteilungsschicht zwischen dem gekapselten elektronischen Chip und dem elektrischen Kontakt. Die Umverteilungsschicht kann mindestens einen Teil der oben erwähnten Verdrahtungsstruktur mit seinem/seinen Kontaktpad(s) einschließen. Eine gemusterte, elektrisch leitfähige Struktur, die in einem dielektrischen Medium eingebettet ist, kann somit als Umverteilungsschicht dienen und Signale zwischen den winzigen Abmessungen von einem oder mehreren Pads des elektronischen Chips und den größeren Abmessungen von externen Lötpads einer gedruckten Leiterplatte o. Ä. vermitteln. Anders ausgedrückt werden die kleinen Abmessungen der Chip-Welt durch die Umverteilungsschicht in die größeren Abmessungen der Welt einer Montagebasis, beispielsweise von Leiterplatten, auf denen das elektronische Bauteil oder Package montiert werden sollen, übertragen.
  • In einer Ausführungsform ist das Kupfermaterial (insbesondere das des Kontaktpads) der Umverteilungsschicht in direktem Kontakt mit dem Nickelmaterial des elektrischen Kontakts. Demgemäß kann das Verfahren das galvanische Bilden des äußeren elektrischen Kontakts (insbesondere einer Nickelstruktur davon) direkt auf einer Kupferstruktur umfassen. Dieses Materialpaar ist chemisch in hohem Maße kompatibel und einfach herzustellen.
  • In einer Ausführungsform ist eine Zinnschicht des elektrischen Kontakts eine galvanisch gebildete Zinnschicht. Analog dazu ist in einer Ausführungsform eine Zinnschicht des elektrischen Kontakts eine galvanisch gebildete Zinnschicht. Demgemäß kann das Verfahren das galvanische Bilden des äußeren elektrischen Kontakts durch das galvanische Bilden einer Nickelstruktur, gefolgt von einem galvanischen Bilden einer Zinnstruktur, umfassen. Die Nickelschicht weist bevorzugt eine planare Außenoberfläche auf, die einem Package-Inneren zugewandt ist. Die Zinnschicht weist ebenfalls bevorzugt eine planare Außenoberfläche auf, die einem Package-Äußeren zugewandt ist. Diese Materialkombination kann eine unerwünschte ausgeprägte Topographie verhindern, sie kann einfach und billig in der Herstellung sein, und sie sorgt für eine adäquate Lötbarkeit.
  • In einer Ausführungsform umfasst das Package ferner einen Lötresist(insbesondere als gemusterte Schicht konfiguriert) auf einer Außenoberfläche des Packages, worin der elektrische Kontakt bündig mit dem elektrischen Kontakt an der Außenoberfläche abschließt oder sich vertikal über diesen hinaus erstreckt. Dadurch wird eine unerwünschte negative Abstandshöhe des lötbaren elektrischen Kontakts verhindert, welche zu Qualitätsproblemen mit einer Lötverbindung führen kann. Dieser Lötresist kann eine gemusterte, elektrisch isolierende Struktur (insbesondere eine Schicht) an einer Oberfläche eines Packages mit einer oder mehreren Aussparungen an der Position von einem oder mehreren elektrischen Kontakten sein. Ein Lötresist kann aus einem Material mit elektrisch isolierenden Eigenschaften hergestellt sein und eine schlechte Benetzbarkeit in Bezug auf das Lötmaterial zeigen. Ein Lötresist kann beispielsweise Epoxidmaterial mit Füllpartikeln umfassen, welche die oben beschriebenen Eigenschaften fördern.
  • In einer Ausführungsform wird die elektrische Verbindungsstruktur des Vorformlings von einem gemeinsamen Chipträger (insbesondere einem gemeinsamen Leadframe) bereitgestellt, der einigen oder allen der weiterhin integral verbundenen Packages zugewiesen ist, oder von einer (bevorzugt eingebetteten) elektrischen Opferverbindungsstruktur, um mindestens teilweise entfernt oder mindestens bei Vereinzelung des Vorformlings in einzelne Packages separiert werden zu können. Demgemäß kann das Verfahren das elektrische Verbinden mehrerer elektrischer Kontakte miteinander umfassen, insbesondere über eine elektrische Verbindungsstruktur, während der galvanischen Bildung. Das Verfahren kann ferner das Separieren der elektrischen Verbindungsstruktur in mindestens zwei verschiedene Abschnitte nach der galvanischen Bildung umfassen, insbesondere während der Vereinzelung des Packages und mindestens eines weiteren Packages.
  • Somit können mehrere oder bevorzugt alle Packages von einer elektrisch leitfähigen Struktur kurzgeschlossen sein (beispielsweise einer Metallschicht oder von Metallleitungen, mit denen die Packages miteinander verbunden sind), sodass eine galvanische Beschichtung mit einer einzigen elektrischen Signalquelle vorgenommen werden kann, mit der alle Pads oder elektrischen Kontakte, die gebildet werden sollen, elektrisch verbunden sind. Alle Kontaktpads, die beschichtet werden sollen, können daher aufgrund des Prozessflusses zur beabsichtigten Beschichtungszeit elektrisch verbunden sein. Diese elektrische Verbindungsstruktur kann bevorzugt auf der Innenseite des Vorformlings oder der Packages sein (beispielsweise direkt unterhalb eines Lötresists), um so während des Galvanisierens eine unerwünschte Ablagerung von elektrisch leitfähigem Material auf der elektrischen Opferverbindungsstruktur zu verhindern. Diese unerwünschte Ablagerung von elektrisch leitfähigem Material kann die Kontrollierbarkeit und Verlässlichkeit der generierten Packages beeinträchtigen. In einem Szenario, in dem diese parasitische Ablagerung hingegen kein Problem darstellt, oder in welchem die elektrische Opferverbindungsstruktur nach der galvanischen Ablagerung entfernt wird (beispielsweise durch Ätzen), kann sich die elektrische Opferverbindungsstruktur auch auf einer Außenfläche des Vorformlings und somit der zu generierenden Packages befinden. Auf jeden Fall ist es möglich, die Packages nach dem Galvanisieren durch Vereinzelung zu trennen, was automatisch zu einem Trennen der Package-bezogenen Abschnitte der elektrischen Opferverbindungsstruktur führt. Alternativ kann die Trennung durch ein separates Lithographieverfahren vorgenommen werden.
  • Somit kann in einer bevorzugten Ausführungsform ein gemeinsamer Leadframe von einer Mehrzahl von Packages (vor der Vereinzelung) als elektrische Verbindungsstruktur zwischen den verschiedenen Packages implementiert sein. Beim elektrischen Verbinden dieses gemeinsamen Leadframes mit den verschiedenen elektrischen Kontakten während der Herstellung (oder Vorformungen davon) reicht es aus, nur ein elektrisches Signal an diesen Leadframe anzulegen, um die galvanische Ablagerung der elektrischen Kontakte aller Packages in einem galvanischen Bad zu fördern.
  • Wenn dieser allgemeine Chipträger beispielsweise nicht vorhanden ist, kann eine elektrische Opferverbindungsstruktur gebildet werden, um die verschiedenen elektrischen Kontakte (oder Vorformlinge davon) elektrisch zu verbinden, und somit dafür zu sorgen, dass die Anwendung nur eines einzelnen allgemeinen elektrischen Signals während der galvanischen Bildung der elektrischen Kontakte ausreichend ist. Durch das Anordnen der elektrischen Opferverbindungsstruktur auf einer Innenseite des Vorformlings, d. h. darin eingebettet, kann vorteilhafterweise verhindert werden, dass ein elektrisch leitfähiges Material unerwünschterweise auf der elektrischen Verbindungsstruktur abgelagert wird (wodurch es zu Problemen mit der Verlässlichkeit kommen könnte). Die Opferverbindungsstruktur kann sich selektiv in solchen Regionen des Vorformlings befinden, die während der Vereinzelung des Vorformlings in die einzelnen Packages ohnehin separiert werden (beispielsweise durch Durchtrennen). Somit kann jede Beeinträchtigung der elektrischen Opferverbindungsstruktur während des Betriebs der einzelnen Packages verhindert werden.
  • In einer Ausführungsform wird eine Menge des galvanisch abgelagerten Materials des äußeren elektrischen Kontakts ausgewählt, um so einen Hohlraum in einer Oberfläche des Packages (insbesondere in einem Lötresist) so zu verfüllen, dass eine planare Außenoberfläche des elektrischen Kontakts bündig (d. h. auf derselben Höhe) mit einer planaren Außenoberfläche des Packages (insbesondere des Lötresists) abschließt oder sich vertikal darüber hinaus erstreckt (d. h. sich in höherer Höhe befindet). Somit kann jegliche negative Abstandshöhe der elektrischen Kontakte verhindert werden, welche zu Problemen während des nachfolgenden Lötvorgangs führen könnte. Die Beschichtung kann zudem zum Auffüllen einer negativen Abstandshöhe dienen, beispielsweise in der Öffnung einer Lötresistmaske (nicht Pad-definiert). Daher kann insbesondere eine Zinnbeschichtung (Sn-Beschichtung) aufgebracht werden, um die Hohlräume mindestens nahezu zu füllen. Alternativ kann eine Ersatzlötkugel eine Sn-Schicht mit einer anpassbaren Dicke (insbesondere auf einer Nickelschicht (Ni-Schicht)) sein, um die Hohlräume (beispielsweise Lötresisthohlräume) aufzufüllen.
  • Das Verfahren umfasst ferner bevorzugt das gleichzeitige galvanische Bilden von mindestens einem weiteren lötbaren, äußeren elektrischen Kontakt des Packages. Mit anderen Worten, mehrere elektrische Kontakte eines Packages können gleichzeitig gebildet werden, mindestens teilweise durch galvanische Ablagerung. Dieses Herstellungsverfahren ist hocheffizient und schnell.
  • In einer Ausführungsform umfasst das Verfahren ferner das gleichzeitige galvanische Bilden von mindestens einem weiteren lötbaren, äußeren elektrischen Kontakt von mindestens einem weiteren Package. Mit anderen Worten, elektrische Kontakte verschiedener Packages können gleichzeitig gebildet werden, mindestens teilweise durch galvanische Ablagerung. Somit ist die beschriebene galvanische Ablagerungsarchitektur mit einer gleichzeitigen Stapelherstellung mehrerer Packages kompatibel, wodurch die beschriebene Generierung von elektrischen Kontakten insbesondere für Anwendungen mit einem hohen Durchsatz geeignet ist.
  • In einer Ausführungsform umfasst die Verkapselungsmasse des Packages ein Laminat (statt einer Formverbindung, geformt durch Formpressen oder Spritzpressen), insbesondere ein gedrucktes Leiterplattenlaminat. Im Kontext der vorliegenden Anmeldung kann der Begriff „Laminatstruktur“ insbesondere ein flaches Element aus einem Stück bezeichnen, das durch elektrisch isolierende Strukturen ausgebildet wird, die durch Aufbringen einer Presskraft miteinander verbunden werden können. Die Verbindung durch Pressen kann optional durch die Zufuhr von Wärmeenergie begleitet werden. Die Lamination kann somit als die Technik zum Herstellen eines Verbundmaterials aus mehreren miteinander verbundenen Schichten bezeichnet werden. Ein Laminat kann durch Wärme und/oder Druck und/oder Schweißen und/oder Haftmittel permanent zusammengesetzt werden.
  • In einer Ausführungsform sind der eine oder die mehreren elektronischen Chips eines Packages Leistungshalbleiterchips. Besonders bei Leistungshalbleiterchips sind die elektrische Zuverlässigkeit und die Wärmeableitungsfähigkeit wichtige Anforderungen, die mit dem beschriebenen Herstellungsvorgang erfüllt werden können. Mögliche integrierte Schaltungselemente, die monolithisch in einen solchen Leistungshalbleiterchip integriert werden können, sind Feldeffekttransistoren (beispielsweise Bipolartransistoren mit isolierten Gates oder Metall-Oxid-Halbleiter-Feldeffekttransistoren), Dioden usw. Mit solchen Komponenten ist es möglich, Packages für Automotive-Anwendungen, Hochfrequenzanwendungen usw. bereitzustellen. Beispiele für elektrische Schaltungen, die von solchen oder anderen Leistungshalbleiterschaltungen und Packages gebildet werden können, sind Halbbrücken, Vollbrücken usw.
  • Als Substrat oder Wafer für die Halbleiterchips kann ein Halbleitersubstrat, vorzugsweise ein Siliziumsubstrat, verwendet werden. Alternativ dazu kann ein Siliziumoxid oder ein anderes Isolatorsubstrat bereitgestellt werden. Es ist auch möglich, ein Germaniumsubstrat oder ein III-V-Halbleiter-Material zu implementieren. Zum Beispiel können Ausführungsbeispiele in der GaN- oder SiC-Technologie implementiert werden.
  • Die vorstehenden und weitere Objekte, Merkmale und Vorteile der vorliegenden Erfindung werden anhand der folgenden Beschreibung und der angehängten Ansprüche in Verbindung mit den begleitenden Zeichnungen ersichtlich, in denen gleiche Teile oder Elemente mit gleichen Bezugsziffern bezeichnet sind.
  • Figurenliste
  • Die begleitenden Zeichnungen, die eingeschlossen sind, um ein weitergehendes Verständnis von Ausführungsbeispielen der Erfindung zu ermöglichen, und die einen Teil der Patentschrift darstellen, veranschaulichen Ausführungsbeispiele der Erfindung.
  • In den Zeichnungen:
    • 1 veranschaulicht einen Querschnitt einer Anordnung, bestehend aus einem Package mit integriertem elektronischem Chip und einer Montagebasis, die elektrisch und mechanisch durch Löten mit dem Package verbunden ist.
    • 2 zeigt einen Querschnitt eines Teils eines Packages.
    • 3 zeigt einen Querschnitt eines Teils eines herkömmlichen Packages.
    • 4 zeigt eine Draufsicht eines Package-Vorformlings
    • 5 zeigt eine Draufsicht eines weiteren Package-Vorformlings.
    • 6 zeigt einen Querschnitt eines weiteren Package-Vorformlings.
  • Detaillierte Beschreibung von Ausführungsbeispielen
  • Die Veranschaulichung in der Zeichnung ist schematisch und nicht maßstabsgetreu.
  • Bevor Ausführungsbeispiele unter Bezugnahme auf die Figuren detaillierter beschrieben werden, werden einige allgemeine Überlegungen kurz zusammengefasst, auf deren Grundlage die Ausführungsbeispiele entwickelt wurden.
  • Nach einem erfindungsgemäßen Ausführungsbeispiel wird eine galvanische NiSn-Struktur als Endoberfläche eines Chip-integrierenden Packages, das in Laminattechnologie hergestellt wurde, bereitgestellt. So kann insbesondere eine herkömmliche Lötkugel des Packages durch eine galvanisch beschichtete Schichtstruktur ersetzt werden.
  • Zum Anbringen eines Packages auf einer Montagebasis, wie einer gedruckten Leiterplatte, wäre für Chip-integrierende Packages eine lötbare Oberfläche auf einer Kupferschicht wünschenswert. Für Vorrichtungen mit Lötresist sollten die Lötresisthohlräume mit einem lötbaren Material aufgefüllt werden, um eine negativen Abstandshöhe zu vermeiden, die zu Problemen beim Löten der zweiten Schicht führen könnte.
  • Für Packages ohne Lötresist erfolgt herkömmlich eine teure, stromlos aufgebrachte NiAu-Beschichtung. Dieses Verfahren ist schwer zu kontrollieren, kann einen Ertragsverlust beinhalten, und es können dafür teure Chemikalien und Gold erforderlich sein.
  • Bei herkömmlichen Vorrichtungen mit Lötresist werden die Lötresistöffnungen stromlos mit NiAu beschichtet, und anschließend wird eine Lötkugel generiert, indem ein gedrucktes Lötpastendepot geschmolzen wird, was zu einer positiven Abstandshöhe führt. Die Form der Kugeln kann jedoch bei elektrischen Tests zu Kontaktausfällen führen. Darüber hinaus können Schwankungen im Druckverfahren zu Ertragsverlusten bei der teuren Lötkugel-Höhenprozesssteuerung führen.
  • Nach einem erfindungsgemäßen Ausführungsbeispiel kann eine kosteneffiziente Ersetzung einer herkömmlichen, teuren, stromlos aufgebrachten NiAu-Oberfläche durch eine galvanische NiSn-Oberfläche vorgenommen werden.
  • Nach einem weiteren erfindungsgemäßen Ausführungsbeispiel ist es möglich, Lötkugeln durch eine anpassbare Sn-Schichtdicke (auf einer Ni-Schicht) zu ersetzen, um Lötresisthohlräume aufzufüllen.
  • Nach einem weiteren erfindungsgemäßen Ausführungsbeispiel wird ein Chip-integrierendes Package mit galvanischer Beschichtung, bevorzugt Ni/Sn, bereitgestellt. Dieses kann in verschiedenen erfindungsgemäßen Ausführungsbeispielen unterschiedlich umgesetzt sein, beispielsweise wie folgt:
    1. a) In einer Ausführungsform sind alle Pads, die beschichtet werden sollen, durch den Prozessfluss zum beabsichtigten Beschichtungszeitpunkt miteinander verbunden, und das Beschichten kann ohne zusätzlichen Aufwand erfolgen.
    2. b) In einer Ausführungsform wird eine weitere Verbindung angewendet, um die galvanische Ablagerung zu vereinfachen, worin die weitere Verbindung anschließend während der Trennung der Packages entfernt werden kann.
    3. c) In einer Ausführungsform ist es auch möglich, eine elektrische Verbindung bereitzustellen, die in einem zusätzlichen Lithographieschritt entfernt werden kann.
    4. d) In einer Ausführungsform kann die Beschichtung zudem zum Auffüllen einer negativen Abstandshöhe dienen, beispielsweise in der Öffnung einer Lötresistmaske (nicht Pad-definiert). Daher kann eine Sn-Beschichtung aufgebracht werden, um die Hohlräume mindestens nahezu zu füllen.
  • 1 veranschaulicht einen Querschnitt einer Anordnung 150, bestehend aus einem Package 100 mit integriertem elektronischen Chip 102 (worin andere Ausführungsformen eine Mehrzahl von elektronischen Chips 102 implementiert haben können) und einer Montagebasis 108, die elektrisch und mechanisch durch Löten mit dem Package 100 verbunden ist.
  • Genauer gesagt umfasst die Anordnung 150 das Package 100, welches hier als Halbleiterleistungspaket integriert ist. Konsequenterweise kann der elektronische Chip 102 ein Halbleiterleistungschip sein (der beispielsweise hierin eine oder mehrere Dioden, einen oder mehrere Transistoren, wie IGBTs usw., integriert hat). In der dargestellten Ausführungsform kann die Montagebasis 108 als gedruckte Leiterplatte (PCB) aufgenommen sein, umfassend das Lötpad 158. Wie dargestellt, ist das Package 100 auf der Montagebasis 108 montiert, indem eine Lötverbindung zwischen den lötbaren, äußeren elektrischen Kontakten 106 des Packages 100 auf der einen Seite und den Lötpads 158 der Montagebasis 108 auf der anderen Seite hergestellt wird.
  • 1 zeigt optionale, lötbare Strukturen 152 (wie Lötpaste) zwischen den elektrischen Kontakten 106 und den Lötpads 158 als zusätzliches Lötdepot. Auf die Ausführung der lötbaren Strukturen 152 kann jedoch in anderen Ausführungsformen, in denen eine direkte Lötverbindung zwischen den elektrischen Kontakten 106 und den Lötpads 158 hergestellt wird, verzichtet werden.
  • Das Bilden einer Lötverbindung zwischen dem Package 100 und der Montagebasis 108 kann beispielsweise durch Platzieren des Packages 100 auf der Montagebasis 108 erfolgen, sodass die elektrischen Kontakte 106 und die Lötpads 158 aneinander ausgerichtet sind, sowie durch die nachfolgende Zufuhr von Wärmeenergie (beispielsweise in einem Lötofen).
  • Das Package 100 integriert oder verkapselt den elektronischen Chip 102 in einer Verkapselungsmasse vom Laminattyp 104. Die Verkapselungsmasse vom Laminattyp 104 kann aus einer Mehrzahl von elektrisch isolierenden Schichten bestehen (beispielsweise aus Prepreg oder FR4), die per Lamination miteinander verbunden sein können (beispielsweise durch das Ausüben von Druck bei erhöhter Temperatur). Die oben erwähnten, galvanisch geformten, lötbaren, äußeren elektrischen Kontakte 106 auf einer Außenoberfläche des Packages 100 sind elektrisch über eine Umverteilungsschicht 110 mit dem elektronischen Chip 102 verbunden. Genauer gesagt, kann eine Verdrahtungsstruktur 160 (beispielsweise bestehend aus mehreren untereinander verbundenen, elektrisch leitfähigen Elementen, insbesondere aus Kupfer) bereitgestellt sein, welche sich vom elektronischen Chip 102 bis zu einem Kontaktpad 156 der Verdrahtungsstruktur 160 erstreckt. Die verschiedenen Kontaktpads 156, die in 1 dargestellt sind, können flache Metallstrukturen, wie planare Kupferflächen, sein. Die Umverteilungsschicht 110 kann aus einer oder mehreren elektrisch isolierenden Schichten 154 bestehen, mit integrierten, elektrisch leitfähigen Bahnen der Verdrahtungsstruktur 160 (beispielsweise aus Kupfermaterial) für die Vermittlung zwischen den kleinen Abmessungen der Chip-Pads und den größeren Abmessungen der Lötpads 158 der Montagebasis 108 bestehen. Die Kontaktpads 156 als Außenendabschnitte der Verdrahtungsstruktur 160 aus Kupfer sind in direktem Kontakt mit einer Package-internen Oberfläche der elektrischen Kontakte 106. Zum Bilden der elektrischen Kontakte 106 auf den Kontaktpads 156 können ein oder mehrere galvanische Beschichtungsverfahren (jedes mit Bezug auf ein zugewiesenes Material der elektrischen Kontakte vom Schichttyp 106) ausgeführt werden.
  • Der elektrische Kontakt 106 umfasst bevorzugt eine galvanisch hergestellte Doppelschicht, bestehend aus einer Package-internen Nickelschicht in direktem Kontakt mit einem jeweiligen der Kontaktpads 156 auf einer Hauptoberfläche und mit einer Package-externen Zinnschicht direkt auf der gegenüberliegenden anderen Hauptoberfläche der Nickelschicht, wie ausführlicher mit Bezug auf 2 erläutert. Dieser elektrische Kontakt 106 kann bündig mit angrenzenden Oberflächenabschnitten des Packages vom Laminattyp 100 abschließen, um so eine topographisch ausgeprägte Oberfläche zu verhindern. Dies führt zu verlässlichen Packages 100. Darüber hinaus vereinfacht diese planare Geometrie die Kontrolle der hergestellten elektrischen Kontakte 106 und ihrer ordnungsgemäßen Verlötung mit der Montagebasis 108. Dies steigert die Reproduzierbarkeit des Packages 100 und somit die Verlässlichkeit des Packages 100. Gleichzeitig ermöglicht eine galvanische Bildung der verlässlichen, verfügbaren Komponenten der elektrischen Kontakte 106 eine einfache, schnelle und kostengünstige Herstellung der elektrischen Kontakte 106. Darüber hinaus gewährleistet das galvanische Herstellungsverfahren eine ausreichend große Dicke der elektrischen Kontakte 106 (insbesondere der Zinnschicht davon), sodass die Menge von lötbarem Material der elektrischen Kontakte 106 (die zum Lötdepot beitragen) ausreichend hoch ist, was eine verlässliche Lötverbindung mit der Montagebasis 108 gewährleistet.
  • 2 veranschaulicht einen Querschnitt eines Teils eines Packages 100 mit einem elektrischen Kontakt 106 als Endoberfläche des Chip-integrierenden Packages 100, hergestellt mit der Laminattechnologie. In 2 zeigt die Bezugszahl 250 einen Kernabschnitt des Packages 100, welcher je nach gewünschter Package-Technologie oder -Anwendung konfiguriert werden kann. Der Kernabschnitt 250 kann nach 1 beispielsweise mindestens einen Teil von mindestens einer der Bezugszahlen 102, 104, 110, 160 umfassen. Insbesondere eine Verdrahtungsstruktur 160 kann auch nach 2 bereitgestellt sein, welche sich vom elektronischen Chip 102 über die Verkapselungsmasse 104 bis hoch zum Kontaktpad 156, dargestellt in 2, erstrecken kann.
  • Das in 2 dargestellte Package 100 umfasst ferner einen elektrisch isolierenden Lötresist 206 auf einer Außenoberfläche des Packages 100, worin das Material des optionalen Lötresists 206 so ausgewählt ist, dass es im Wesentlichen nicht von Lötmaterial benetzbar ist. Ein verfülltes Epoxidmaterial kann beispielsweise als Lötresist 206 verwendet werden. Wie in 2 dargestellt, schließt eine außen planare Oberfläche 208 des Lötresists 206 im Wesentlichen bündig (ohne die Bildung von Stufen oder anderen Oberflächenkonturen oder -profilen) mit einer außen planaren Oberfläche 204 des elektrischen Kontakts 106 ab. Dadurch wird eine unerwünschte Bildung einer ausgeprägten Oberflächentopographie verhindert. Somit kann ein Hohlraum des Lötresists 206 galvanisch mit lötbarem Material verfüllt sein. Zwar sollte eine negative Abstandshöhe und somit ein verbleibender Hohlraum zwischen dem Lötresist 206 und den elektrischen Kontakten 106 vermieden werden, um Probleme mit dem Löten der zweiten Schicht zu vermeiden, es ist alternativ zu 2 jedoch möglich, dass sich die außen planare Oberfläche 204 des elektrischen Kontakts 106 vertikal über die außen planare Oberfläche 208 des Lötresists 206 hinaus erstreckt.
  • Der elektrische Kontakt 106 besteht nach 2 aus einer äußeren, galvanisch gebildeten Zinnschicht 202 (beispielsweise mit einer Dicke von 10 µm in einer vertikalen Richtung nach 2), mit einer flachen, oberen Oberfläche, die direkt auf einer galvanisch gebildeten, inneren Nickelschicht 200 angeordnet ist (beispielsweise mit einer Dicke von 5 µm in vertikaler Richtung nach 2). Die Nickelschicht 200 ist wiederum direkt auf einer äußeren Kupferoberfläche eines Kontaktpads 156 der elektrisch leitfähigen Bahnen der Verdrahtungsstruktur 160 der Umverteilungsschicht 110 angeordnet. Das Kupfermaterial der elektrisch leitfähigen Bahnen der Verdrahtungsstruktur 160 der Umverteilungsschicht 110 ist somit in direktem Kontakt mit dem Nickelmaterial des elektrischen Kontakts 106, um somit einen direkten Kontakt zwischen der Zinnschicht 202 und dem Kupfermaterial des Kontaktpads 156 zu verhindern. Die lötbare Zinnschicht 202 kann in der Lötverbindung mit einer Montagebasis 108 erreicht werden. Die Zinnschicht 202 weist vorteilhafterweise die planare Außenoberfläche 204 auf. Die galvanische Nickelschicht 200 ist einfach und kostengünstig in der Herstellung, lässt sich reproduzierbar herstellen, ist in adäquater Weise lötbar und während des Herstellungsprozesses sowie über die Nutzdauer von Package 100 chemisch stabil.
  • 3 zeigt einen Querschnitt eines Teils eines herkömmlichen laminatintegrierenden Packages 300. Ein Kernabschnitt 312 des Packages 300 kann mit einem Kupferpad 310, umgeben von einem hervorstehenden Lötresist 308, bedeckt sein. Oben auf dem Kupferpad 310 können eine stromlos aufgebrachte Nickelschicht 306, eine stromlos aufgebrachte Goldschicht 304, und eine Lötkugel 302 gebildet sein, um so eine Lötverbindung mit einer gedruckten Leiterplatte (PCB, nicht dargestellt) herzustellen. Für die Herstellung muss die Lötkugel 302 mit einem hohen Aufwand erneut geschmolzen werden. Die Geometrie der Lötkugel 302 macht eine Kontrolle der Geometrie schwierig. Darüber hinaus erzeugt diese Architektur eine signifikante Oberflächentopographie, durch die es zu Probleme mit der Verlässlichkeit von Package 300 kommen kann. Das verwendete Goldmaterial, das die Benetzbarkeit des lötbaren Materials fördern soll, steigert die Herstellungskomplexität und die Herstellungskosten. Darüber hinaus werden durch die Chemie der stromlos aufgebrachten Nickel-Gold-Ablagerung Verfahrensinstabilitäten eingeführt, da diese nicht vollständig mit dem Material des Lötresists 308 kompatibel ist.
  • Mindestens einige der erwähnten sowie andere Nachteile des herkömmlichen Packages 300 können mit den erfindungsgemäßen Ausführungsbeispielen überwunden werden, insbesondere durch das Package 100, dargestellt in 2.
  • 4 zeigt eine Draufsicht eines Package-Vorformlings 400.
  • Der integrale Vorformling 400 nach 4, welcher eine Zwischenstruktur ist, die während einer Stapelherstellung von mehreren Packages 100 erhalten wird, besteht aus mehreren, weiterhin verbundenen Packages 100, von denen zwei in 4 dargestellt sind. Obgleich nicht dargestellt, umfasst jedes dieser Packages 100 nach 4 drei elektronische Chips 102. Obgleich nicht dargestellt, sind alle Pads und elektrischen Kontakte 106 aller Packages 100 des integralen Vorformlings 400 über einen eingebetteten gemeinsamen Chipträger aus einem elektrisch leitfähigen Material, wie Kupfer, elektrisch miteinander verbunden. Der Leadframe kann im Wesentlichen parallel zu und unterhalb der Papierebene von 4 angeordnet sein. Dadurch wird die gleichzeitige Bildung der elektrischen Kontakte 106 alle Packages 100 des integralen Vorformlings 400 durch galvanische Ablagerung vereinfacht, da ein gemeinsamer elektrischer Strom am eingebetteten gemeinsamen Leadframe angelegt werden kann, um die elektrischen Kontakte 106 kurzuschließen, während der Vorformling 400 in ein galvanisches Bad eingetaucht ist. Somit bildet das Verfahren bei der Herstellung des Vorformlings 400 nach 4 gleichzeitig galvanisch mehrere lötbare, äußere elektrische Kontakte 106 vom jeweiligen Package 100 aus, sowie mehrere lötbare, äußere elektrische Kontakte 106 der verschiedenen Packages 100. Somit ist das galvanische Ablagerungsverfahren in hohem Maße parallel und daher schnell und effizient.
  • 5 zeigt eine Draufsicht eines weiteren Package-Vorformlings 400.
  • Nach 5 sind die verschiedenen elektrischen Kontakte 106 der verschiedenen Packages 100 nicht elektrisch durch einen gemeinsamen Leadframe miteinander verbunden. Somit wird die Funktion des gemeinsamen Leadframes, der alle elektrischen Kontakte 106 während des galvanischen Bildungsverfahrens nach 4 kurzschließt, nach 5 von einer eingebetteten elektrischen Verbindungsstruktur 500 bereitgestellt (in 5 als Anzahl von Stegen veranschaulicht, welche die elektrischen Kontakte 106 schneiden, bevorzugt unterhalb des Lötresists 206). Die zusätzliche elektrische Opferverbindungsstruktur 500 kann während eines Trennprozesses zur Vereinzelung der Packages 100 durchtrennt und somit elektrisch und mechanisch getrennt werden.
  • 6 zeigt einen Querschnitt eines weiteren Package-Vorformlings 400.
  • Nach 6 wird die elektrische Verbindungsstruktur zum Erreichen einer galvanischen Bildung der elektrischen Kontakte 106 durch das Anwenden eines einzelnen elektrischen Potenzials auf alle elektrischen Kontakte 106 von einem gemeinsamen Chipträger 600 bereitgestellt, der hier als gemeinsamer Leadframe aufgenommen ist, und der später nach der Vereinzelung getrennt werden kann. Zum Vereinfachen der Vereinzelung nach Abschluss der galvanischen Bildung der elektrischen Kontakte 106 auf den Kontaktpads 156 wurde der gemeinsame Chipträger 600 bereits lokal in den gedünnten Regionen 608 gedünnt, die mit den späteren Trennlinien 606 ausgerichtet sind (wo der Vorformling 400 für die Vereinzelung der Packages 100 durchgesägt werden kann). Mehrere elektrisch leitfähige, vertikale Zwischenverbindungen 602 (als Durchkontaktierungen aufgenommen, insbesondere als Kupferdurchkontaktierungen) erstrecken sich vertikal durch die einzelnen, dielektrischen Schichten (des Prepregs oder FR4), die die Verkapselungsmasse 104 vom Laminattyp bilden und die elektrischen Kontakte 106 mit demselben Chipträger 600 elektrisch verbinden. Zusätzliche Metallpads 604, beispielsweise Abschnitte einer gemusterten Metallfolie (wie Kupferfolie) sind ebenfalls in 6 dargestellt.
  • Nach 6 können die elektrischen Kontakte 106 als Doppelschichten 200, 202 aus Nickel und Zinn (wie in 2), gebildet sein, worin diese beiden Schichten 200, 202 nacheinander galvanisch auf elektrisch leitfähigen Bahnen der Verdrahtungsstruktur 160 abgelagert sind, genauer auf exponierten Oberflächenteilen der elektrisch leitfähigen Kontaktpads 156 (beispielsweise auf Kupferpads) davon.
  • Es sollte beachtet werden, dass der Begriff „umfassend“ andere Elemente oder Merkmale nicht ausschließt, und dass „ein“ oder „eine“ sowie deren Deklinationen eine Mehrzahl nicht ausschließen. Es können auch Elemente kombiniert werden, die in Zusammenhang mit unterschiedlichen Ausführungsformen beschrieben werden.

Claims (7)

  1. Verfahren zum Herstellen eines Package (100), wobei das Verfahren umfasst: • das mindestens teilweise Verkapseln eines elektronischen Chips (102) mit einer Verkapselungsmasse (104) vom Laminattyp; • das Bilden einer Verdrahtungsstruktur (160), die sich vom elektronischen Chip (102) bis zu einem Kontaktpad (156) erstreckt; • das Bilden eines Lötresists (206) auf einer Außenoberfläche des Packages (100); • das galvanische Bilden einer Schicht (200, 202) in einem Hohlraum des Lötresists (206) als lötbarer, äußerer elektrischer Kontakt (106) mit einer im Wesentlichen flachen Außenoberfläche, wobei der lötbare, äußere elektrische Kontakt (106) elektrisch mit dem elektronischen Chip (102) verbunden ist, indem er in Kontakt mit dem Kontaktpad (156) angeordnet ist, wobei das Verfahren das galvanische Bilden des äußeren elektrischen Kontakts (106) durch das galvanische Bilden einer Nickelschicht (200), die eine Dicke im Bereich zwischen 1 µm und 8 µm hat, gefolgt vom galvanischen Bilden einer Zinnschicht (202), die eine Dicke im Bereich zwischen 10 µm und 20 µm hat, auf der Nickelschicht (100) umfasst, wobei das Verfahren ferner das anschließende Aufbringen des Package (100) auf eine Montagebasis (108) umfasst.
  2. Verfahren nach Anspruch 1, wobei eine Menge an Material des äußeren elektrischen Kontakts (106) so ausgewählt ist, dass es den Hohlraum in dem Lötresist (206) füllt, insbesondere so, dass eine planare Außenoberfläche (204) des elektrischen Kontakts (106) bündig mit einer planaren Außenoberfläche (208) des Lötresists (206) abschließt oder sich vertikal darüber hinaus erstreckt.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Verfahren das galvanische Bilden des äußeren elektrischen Kontakts (106) auf Kupfermaterial des Kontaktpads (156) umfasst.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Verfahren ferner das gleichzeitige galvanische Formen von mindestens einem weiteren lötbaren, äußeren elektrischen Kontakt (106) des Packages (100) umfasst.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei das Verfahren ferner das gleichzeitige galvanische Bilden von mindestens einem weiteren lötbaren, äußeren elektrischen Kontakt (106) von mindestens einem weiteren Package (100) umfasst.
  6. Verfahren nach Anspruch 4 oder 5, wobei das Verfahren das elektrische Verbinden des elektrischen Kontakts (106) und des mindestens einen weiteren elektrischen Kontakts (106) miteinander umfasst, insbesondere über eine elektrische Verbindungsstruktur (500), während des galvanischen Formverfahrens.
  7. Verfahren nach Anspruch 6, wobei das Verfahren das Trennen der elektrischen Verbindungsstruktur (500) in getrennte Abschnitte nach dem galvanischen Formverfahren umfasst.
DE102016103585.8A 2016-02-29 2016-02-29 Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt Active DE102016103585B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102016103585.8A DE102016103585B4 (de) 2016-02-29 2016-02-29 Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
US15/436,778 US10229891B2 (en) 2016-02-29 2017-02-18 Chip embedding package with solderable electric contact
CN201710111317.6A CN107134441B (zh) 2016-02-29 2017-02-28 具有可焊接的电接触部的芯片嵌入封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016103585.8A DE102016103585B4 (de) 2016-02-29 2016-02-29 Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt

Publications (2)

Publication Number Publication Date
DE102016103585A1 DE102016103585A1 (de) 2017-08-31
DE102016103585B4 true DE102016103585B4 (de) 2022-01-13

Family

ID=59580448

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016103585.8A Active DE102016103585B4 (de) 2016-02-29 2016-02-29 Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt

Country Status (3)

Country Link
US (1) US10229891B2 (de)
CN (1) CN107134441B (de)
DE (1) DE102016103585B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10037925B2 (en) * 2016-03-04 2018-07-31 Qorvo Us, Inc. Removable sacrificial connections for semiconductor devices
JP2020053655A (ja) * 2018-09-28 2020-04-02 キオクシア株式会社 半導体装置及び半導体装置の製造方法
KR102189945B1 (ko) * 2019-01-09 2020-12-11 정성환 고방열 연성회로기판(gfpcb) 및 이의 제조 방법, 차량용 led 램프
DE102019119521A1 (de) * 2019-07-18 2021-01-21 Infineon Technologies Ag Chipgehäuse und verfahren zur herstellung eines chipgehäuses

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011105354A1 (de) 2010-06-24 2011-12-29 Maxim Integrated Products, Inc. Vorrichtung mit Kontakthöckereinheiten, die ein Barrieremetall umfassen.
DE102013110006A1 (de) 2012-09-12 2014-03-13 Infineon Technologies Ag Schnittstelle von Chip zu Kapselung

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4316087A1 (de) * 1993-05-13 1994-11-17 Morton Int Inc Verfahren zum bildmäßigen Metallisieren von strukturierten Leiterplatten
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法
TW531873B (en) * 2001-06-12 2003-05-11 Advanced Interconnect Tech Ltd Barrier cap for under bump metal
DE10355953B4 (de) 2003-11-29 2005-10-20 Infineon Technologies Ag Verfahren zum Galvanisieren und Kontaktvorsprungsanordnung
TW200541423A (en) * 2004-03-05 2005-12-16 Ngk Spark Plug Co Wiring substrate and process for manufacturing the same
EP1600249A1 (de) * 2004-05-27 2005-11-30 Koninklijke Philips Electronics N.V. Lotzusammensetzung und Methode der Produktion eines Lötmittelanschlusses
US7267861B2 (en) * 2005-05-31 2007-09-11 Texas Instruments Incorporated Solder joints for copper metallization having reduced interfacial voids
JP2008545263A (ja) * 2005-06-29 2008-12-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ パッケージ、部分組立品、及びその製造方法
CN1901163B (zh) * 2005-07-22 2011-04-13 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
US7478741B1 (en) * 2005-08-02 2009-01-20 Sun Microsystems, Inc. Solder interconnect integrity monitor
US20080173470A1 (en) 2005-10-03 2008-07-24 Michael Barbetta Combined Solderable Multi-Purpose Surface Finishes on Circuit Boards and Method of Manufacture of Such Boards
WO2007054894A2 (en) * 2005-11-11 2007-05-18 Koninklijke Philips Electronics N.V. Chip assembly and method of manufacturing thereof
WO2007129132A1 (en) * 2006-05-10 2007-11-15 Infineon Technologies Ag Semiconductor package and method of assembling a semiconductor package
TWI370515B (en) * 2006-09-29 2012-08-11 Megica Corp Circuit component
US7600667B2 (en) * 2006-09-29 2009-10-13 Intel Corporation Method of assembling carbon nanotube reinforced solder caps
US7989930B2 (en) * 2007-10-25 2011-08-02 Infineon Technologies Ag Semiconductor package
US9345148B2 (en) * 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
US8022543B2 (en) * 2008-03-25 2011-09-20 International Business Machines Corporation Underbump metallurgy for enhanced electromigration resistance
US7969018B2 (en) * 2008-07-15 2011-06-28 Infineon Technologies Ag Stacked semiconductor chips with separate encapsulations
JPWO2010024233A1 (ja) * 2008-08-27 2012-01-26 日本電気株式会社 機能素子を内蔵可能な配線基板及びその製造方法
TW201011878A (en) * 2008-09-03 2010-03-16 Phoenix Prec Technology Corp Package structure having substrate and fabrication thereof
US8378485B2 (en) * 2009-07-13 2013-02-19 Lsi Corporation Solder interconnect by addition of copper
HUE048827T2 (hu) * 2009-07-30 2020-08-28 Qualcomm Inc Egytokos rendszerek
US8318596B2 (en) 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8183696B2 (en) * 2010-03-31 2012-05-22 Infineon Technologies Ag Packaged semiconductor device with encapsulant embedding semiconductor chip that includes contact pads
EP2405468A1 (de) 2010-07-05 2012-01-11 ATOTECH Deutschland GmbH Verfahren zur Formung von Lötablagerungen auf Substraten
US20120061698A1 (en) 2010-09-10 2012-03-15 Toscano Lenora M Method for Treating Metal Surfaces
TWI451549B (zh) * 2010-11-12 2014-09-01 Unimicron Technology Corp 嵌埋半導體元件之封裝結構及其製法
US8760882B2 (en) * 2010-11-18 2014-06-24 Xintec Inc. Wiring structure for improving crown-like defect and fabrication method thereof
TWI430377B (zh) * 2011-08-09 2014-03-11 Univ Nat Chiao Tung 用於減緩介金屬化合物成長之方法
CN202948918U (zh) * 2011-10-20 2013-05-22 先进封装技术私人有限公司 封装基板及半导体元件的封装结构
US8945990B2 (en) * 2012-04-24 2015-02-03 Infineon Technologies Ag Chip package and method of forming the same
JP6075825B2 (ja) * 2012-04-26 2017-02-08 新光電気工業株式会社 パッド形成方法
US9111847B2 (en) * 2012-06-15 2015-08-18 Infineon Technologies Ag Method for manufacturing a chip package, a method for manufacturing a wafer level package, a chip package and a wafer level package
US20130341780A1 (en) * 2012-06-20 2013-12-26 Infineon Technologies Ag Chip arrangements and a method for forming a chip arrangement
US20140001622A1 (en) * 2012-06-27 2014-01-02 Infineon Technologies Ag Chip packages, chip arrangements, a circuit board, and methods for manufacturing chip packages
US8912087B2 (en) * 2012-08-01 2014-12-16 Infineon Technologies Ag Method of fabricating a chip package
US9136213B2 (en) * 2012-08-02 2015-09-15 Infineon Technologies Ag Integrated system and method of making the integrated system
JPWO2014033977A1 (ja) * 2012-08-29 2016-08-08 パナソニックＩｐマネジメント株式会社 半導体装置
US8895365B2 (en) * 2012-08-31 2014-11-25 Intel Corporation Techniques and configurations for surface treatment of an integrated circuit substrate
US9431274B2 (en) * 2012-12-20 2016-08-30 Intel Corporation Method for reducing underfill filler settling in integrated circuit packages
US9064880B2 (en) 2012-12-28 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Zero stand-off bonding system and method
TWM459517U (zh) * 2012-12-28 2013-08-11 Unimicron Technology Corp 封裝基板
JP6181441B2 (ja) 2013-06-24 2017-08-16 新光電気工業株式会社 パッド構造、実装構造、及び、製造方法
CN103489792B (zh) * 2013-08-06 2016-02-03 江苏长电科技股份有限公司 先封后蚀三维***级芯片倒装封装结构及工艺方法
US9293409B2 (en) * 2013-09-11 2016-03-22 Infineon Technologies Ag Method for manufacturing a semiconductor device, and semiconductor device
US9331216B2 (en) * 2013-09-23 2016-05-03 PLANT PV, Inc. Core-shell nickel alloy composite particle metallization layers for silicon solar cells
US9263370B2 (en) * 2013-09-27 2016-02-16 Qualcomm Mems Technologies, Inc. Semiconductor device with via bar
US9437516B2 (en) 2014-01-07 2016-09-06 Infineon Technologies Austria Ag Chip-embedded packages with backside die connection
DE102014000126A1 (de) * 2014-01-13 2015-07-16 Auto-Kabel Management Gmbh Leiterplatte, Schaltung und Verfahren zur Herstellung einer Schaltung
US10236265B2 (en) * 2014-07-28 2019-03-19 Infineon Technologies Ag Semiconductor chip and method for forming a chip pad
US9331023B1 (en) * 2014-11-28 2016-05-03 Taiwan Semiconductor Manufacturing Company Ltd. Device packaging
DE102015101440B4 (de) * 2015-02-02 2021-05-06 Infineon Technologies Ag Halbleiterbauelement mit unter dem Package angeordnetem Chip und Verfahren zur Montage desselben auf einer Anwendungsplatine
US9978720B2 (en) * 2015-07-06 2018-05-22 Infineon Technologies Ag Insulated die
KR20170067942A (ko) * 2015-12-08 2017-06-19 삼성전자주식회사 솔더 조성물 및 이를 포함하는 반도체 패키지
DE102017103095A1 (de) * 2017-02-15 2018-08-16 Infineon Technologies Ag Handhaben eines dünnen Wafers während der Chipherstellung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011105354A1 (de) 2010-06-24 2011-12-29 Maxim Integrated Products, Inc. Vorrichtung mit Kontakthöckereinheiten, die ein Barrieremetall umfassen.
DE102013110006A1 (de) 2012-09-12 2014-03-13 Infineon Technologies Ag Schnittstelle von Chip zu Kapselung

Also Published As

Publication number Publication date
US20170250152A1 (en) 2017-08-31
CN107134441B (zh) 2019-11-05
DE102016103585A1 (de) 2017-08-31
US10229891B2 (en) 2019-03-12
CN107134441A (zh) 2017-09-05

Similar Documents

Publication Publication Date Title
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102013103085B4 (de) Mehrfachchip-Leistungshalbleiterbauteil
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE102009044605B4 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers mit einem Hügel
DE102007025950B4 (de) Halbleitervorrichtung und ihr Herstellungsverfahren
DE102008023127B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102008035911B4 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE102020108851B4 (de) Die-zu-leiter-verbindung in der verkapselung eines gegossenen halbleitergehäuses und verfahren zu dessen herstellung
DE102015115999B4 (de) Elektronische Komponente
WO2014197917A1 (de) Leistungsmodul
DE102013208818A1 (de) Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102014109909A1 (de) Chipbaugruppe mit eingebetteter passiver Komponente
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
DE102009044561A1 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
WO2013013964A1 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102004041088B4 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
DE102016107031B4 (de) Laminatpackung von Chip auf Träger und in Kavität, Anordnung diese umfassend und Verfahren zur Herstellung
DE102012111520B4 (de) Leiterrahmen-freies und Die-Befestigungsprozess-Material-freies Chipgehäuse und Verfahren zum Bilden eines Leiterrahmen-freien und Die-Befestigungsprozess-Material-freien Chipgehäuses
DE102020125813A1 (de) Verfahren zum herstellen eines chipgehäuses und chipgehäuse
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102012113012B4 (de) Verfahren zum Herstellen einer elektronischen Vorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023482000

Ipc: H01L0021600000

R020 Patent grant now final
R082 Change of representative