DE102010030759B4 - Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse - Google Patents

Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse Download PDF

Info

Publication number
DE102010030759B4
DE102010030759B4 DE102010030759.9A DE102010030759A DE102010030759B4 DE 102010030759 B4 DE102010030759 B4 DE 102010030759B4 DE 102010030759 A DE102010030759 A DE 102010030759A DE 102010030759 B4 DE102010030759 B4 DE 102010030759B4
Authority
DE
Germany
Prior art keywords
dielectric material
metal line
contact
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102010030759.9A
Other languages
English (en)
Other versions
DE102010030759A1 (de
Inventor
Torsten Huisinga
Jens Heinrich
Kai Frohberg
Frank Feustel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102010030759.9A priority Critical patent/DE102010030759B4/de
Priority to US12/966,302 priority patent/US8786088B2/en
Publication of DE102010030759A1 publication Critical patent/DE102010030759A1/de
Application granted granted Critical
Publication of DE102010030759B4 publication Critical patent/DE102010030759B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1031—Dual damascene by forming vias in the via-level dielectric prior to deposition of the trench-level dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Halbleiterbauelement mit:einem Metallisierungssystem (260) mit einer Metallleitungsschicht (220, 230), die über einem Substrat (201) ausgebildet ist, wobei die Metallleitungsschicht (230) eine Metallleitung (235) aufweist, die lateral in einem porösen dielektrischen Material (231) eingebettet ist, wobei das Metallisierungssystem (260) ferner eine Kontaktdurchführungsschicht (240) umfasst, die eine Kontaktdurchführung (245) enthält, die mit der Metallleitung (235) in Verbindung steht und die lateral in einem nicht-porösen dielektrischen Material (241) entlang der Höhe der Kontaktdurchführung (245) eingebettet ist und das nicht-poröse dielektrische Material (241) eine Ätzstoppschicht (242) und mindestens ein weiteres Material, das zumindest lokal an der Kontaktdurchführung (245) ausgebildet ist, aufweist, wobei das mindestens eine weitere Material Materialbereiche (241A, 241B) bildet, wovon jeder lateral in einem weiteren porösen dielektrischen Material eingebettet ist; undeiner Höckerstruktur (210), die ausgebildet ist, mit einer komplementären Kontaktstruktur eines Gehäusesubstrats unter Anwendung eines bleifreien Lotmaterials verbunden zu werden.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung integrierte Schaltungen und betrifft insbesondere Techniken zum Verringern der Wechselwirkungen zwischen Chip und Gehäuse, die durch eine thermische Fehlanpassung zwischen dem Chip und dem Gehäuse insbesondere beim Wiederaufschmelzen einer Höckerstruktur zum direkten Verbinden des Chips und des Gehäuses hervorgerufen werden.
  • Beschreibung des Stands der Technik
  • Halbleiterbauelemente werden typischerweise auf im Wesentlichen scheibenförmigen Substraten hergestellt, die aus einem geeigneten Material aufgebaut sind. Die Mehrheit der Halbleiterbauelemente mit sehr komplexen elektronischen Schaltungen wird gegenwärtig und in der vorhersehbaren Zukunft auf der Grundlage von Silizium hergestellt, wodurch Siliziumsubstrate und siliziumenthaltende Substrate, etwa SOI- (Silizium-auf-Isolator-) Substrate geeignete Basismaterialien sind, um Halbleiterbauelemente, etwa Mikroprozessoren, SRAM's, ASIC's (anwendungsspezifische IC's), Systeme auf einem Chip (SOC) und dergleichen herzustellen. Die einzelnen integrierten Schaltungen sind in einem Array auf einer Scheibe hergestellt, wobei die meisten Fertigungsschritte, die sich auf mehrere 100 oder mehr einzelne Prozessschritte in komplexen integrierten Schaltungen belaufen können, gleichzeitig für alle Chipbereiche auf dem Substrat mit Ausnahme der Lithographieprozesse, der Messprozesse und dem Einbringen der einzelnen Bauelemente nach dem Zerteilen des Substrats in ein Gehäuse ausgeführt werden. Daher zwingen ökonomische Rahmenbedingungen die Halbleiterhersteller dazu, die Substratabmessungen stetig zu verringern, wodurch ebenfalls die verfügbare Fläche zur Erzeugung der eigentlichen Halbleiterbauelemente vergrößert wird und wodurch somit die Produktionsausbeute ansteigt. Des weiteren wird die Größe der einzelnen Chipgebiete auf der Scheibe vergrößert, um immer mehr Schaltungsbereiche zu integrieren, die selbst von sehr unterschiedlicher Art sein können, wodurch sehr komplexe integrierte Schaltungen erhalten werden, die anspruchsvolle Aufgaben ausführen.
  • Zusätzlich zur Vergrößerung der Substratfläche ist es auch wichtig, die die Ausnutzung der Substratfläche bei einer vorgegebenen Größe zu optimieren, so dass möglichst viel Substratfläche für Halbleiterbauelemente und/oder Teststrukturen, die zur Prozesssteuerung verwendet werden, ausgenutzt wird. In dem Versuch, die nutzbare Oberfläche für eine gegebene Substratgröße zu maximieren, werden die Strukturgrößen der Schaltungselemente stetig verringert. Auf Grund der stetigen Forderung zum Verringern der Strukturgrößen komplexer Halbleiterbauelemente wurde Kupfer in Verbindung mit dielektrischen Materialien mit kleinem ε eine häufig verwendete Alternative bei der Herstellung sogenannter Verbindungsstrukturen, die Metallleitungsschichten und dazwischen liegende Kontaktdurchführungsschichten aufweisen, die Metallleitungen als Verbindungen innerhalb der Schichten und Kontaktdurchführungen als Verbindungen zwischen den Schichten oder als vertikale Verbindungen aufweisen, die gemeinsam die einzelnen Schaltungselemente miteinander verbinden, um damit die erforderliche Funktion der integrierten Schaltung zu erreichen. Typischerweise wird eine Vielzahl an Metallleitungsschichten und Kontaktdurchführungsschichten aufeinander gestapelt, um die Verbindungen zwischen den inneren Schaltungselementen und I/O- (Eingangs-/Ausgangs-) Leistungs- und Masseanschlussflächen der betrachteten Schaltungsanordnung zu verwirklichen.
  • Für extrem größenreduzierte integrierte Schaltungen ist die Signalausbreitungsverzögerung nicht mehr durch die Schaltungselemente selbst, etwa durch Feldeffekttransistoren und dergleichen, beschränkt, sondern diese ist auf Grund der größeren Dichte der Schaltungselemente, die eine noch größere Anzahl an elektrischen Verbindungen erfordert, durch die unmittelbare Nähe der Metallleitungen beschränkt, da die Kapazität zwischen den Leitungen ansteigt, während die Leitfähigkeit der Leitungen auf Grund einer geringeren Querschnittsfläche reduziert wird. Aus diesem Grunde werden übliche Dielektrika, etwa Siliziumdioxid (ε > 3.6) und Siliziumnitrid (ε > 5) durch dielektrische Materialien mit einer kleineren Permittivität ersetzt, die daher auch als Dielektrika mit kleinem ε mit einer relativen Permittivität von 3 oder weniger bezeichnet werden. Jedoch sind die Dichte und die mechanische Stabilität oder Festigkeit der Materialien mit kleinem ε deutlich geringer im Vergleich zu den gut bewährten Dielektrika Siliziumdioxid und Siliziumnitrid. Folglich kann während der Herstellung des Metallisierungssystems und während nachfolgender Fertigungsprozesse integrierter Schaltungen die Produktionsausbeute von den mechanischen Eigenschaften empfindlicher dielektrischer Materialien, etwa dielektrische Schichten mit kleinem ε und deren Haftung an anderen Materialien abhängen.
  • Auf Grund der geringeren mechanischen Stabilität fortschrittlicher dielektrischer Materialien mit einer Dielektrizitätskonstante von 3,0 oder weniger ist die Bauteilzuverlässigkeit durch das Vorsehen dieser Materialien während des Betriebs komplexer Halbleiterbauelemente und insbesondere während der weiteren Bearbeitung des Bauelements beeinflusst auf Grund der Wechselwirkung zwischen einem Chip und dem Gehäuse auf Grund einer thermischen Fehlanpassung der entsprechenden thermischen Ausdehnung der unterschiedlichen Materialien. Beispielsweise wird bei der Herstellung komplexer integrierter Schaltungen zunehmend eine Kontakttechnologie zum Verbinden des Gehäuseträgers mit dem Chip angewendet, die als „Umkehrchip-Gehäusetechnik bzw. als Flip-Chip-Gehäusetechnik“ bekannt ist. Im Gegensatz zu gut etablierten Drahtverbindungstechniken, in denen geeignete Anschlussflächen am Rand der letzten Metallschicht des Chips angeordnet sind, die dann mit entsprechenden Anschlüssen des Gehäuses durch einen Verbindungsdraht verbunden werden, wird in der Flip-Chip-Technologie eine entsprechende Höckerstruktur auf der letzten Metallisierungsschicht hergestellt, die etwa aus Lotmaterial aufgebaut ist, und dann mit den jeweiligen Kontaktflächen des Gehäuses in Verbindung gebracht wird. Nach dem Wiederaufschmelzen des Höckermaterials wird somit eine zuverlässige elektrische und mechanische Verbindung zwischen der letzten Metallisierungsschicht und den Anschlussflächen des Gehäuseträgers hergestellt. Auf diese Weise kann eine sehr große Anzahl elektrischer Verbindungen über die gesamte Chipfläche hinweg der letzten Metallisierungsschicht bei geringerem Kontaktwiderstand und kleinerer parasitärer Kapazität geschaffen werden, wodurch die I/O- (Eingangs-/Ausgangs-) Ressourcen bereitgestellt werden, die für komplexe integrierte Schaltungen, etwa für CPU's, Speicherbauelemente und dergleichen erforderlich sind. Während der entsprechenden Prozesssequenz zum Verbinden der Höckerstruktur mit einem Gehäuseträger wird ein gewisser Druck und/oder Wärme auf das zusammengefügte Bauelement ausgeübt, um das Lotmaterial aufzuschmelzen und um eine zuverlässige Verbindung zwischen jedem der Höcker, die auf dem Chip hergestellt sind und den Höckern und den Anschlussflächen, die auf dem Gehäusesubstrat vorgesehen sind, zu erzeugen. Die thermisch oder mechanisch hervorgerufene Verspannung wirkt jedoch auch auf die darunter liegenden Metallisierungsschichten, die typischerweise Dielektrika mit kleinem ε aufweisen.
  • Folglich werden in komplexen Halbleiterbauelementen die mechanischen Eigenschaften der dielektrischen Materialien mit kleinem ε geeignet eingestellt, um den erforderlichen Grad an mechanischer Stabilität während der weiteren Bearbeitung und während des Betriebs des im Gehäuse befindlichen Halbleiterbauelements zu erreichen. Da das Gesamtleistungsvermögen komplexer Halbleiterbauelemente wesentlich durch die Signalausbreitungsverzögerung bestimmt ist, die durch das komplexe Metallisierungssystem hervorgerufen wird, wurden große Anstrengungen unternommen, um die parasitäre Kapazität in dem Metallisierungssystem weiter zu verringern, indem die Dielektrizitätskonstante der darin verwendeten dielektrischen Materialien weiter verringert wird. Dazu werden sogenannte ULK- (ultrakleines ε) dielektrische Materialien entwickelt, die typischerweise dielektrische Materialien mit einer porösen Struktur repräsentieren, die auf der Grundlage von Lithographietechniken oder auf der Basis von Prozesstechniken und Materialien hergestellt werden, in denen eine Nano-poröse Struktur erzeugt wird. Beispielsweise werden geeignete Substanzen in ein Basismaterial eingebaut, das bereits eine geringe dielektrische Konstante besitzt und bei einer nachfolgenden Behandlung, beispielsweise in Form einer Wärmebehandlung, einer Strahlungsbehandlung und dergleichen, wird ein merklicher Teil der Substanz aus dem Basismaterial herausgetrieben, wodurch ein zufälliges Netzwerk an Poren innerhalb des Basismaterials entsteht, das somit eine Vielzahl an zufällig verteilten „Luftspalten“ in dem Basismaterial ergibt, wodurch die gesamte dielektrische Konstante weiter verringert wird. Auf diese Weise kann die Dielektrizitätskonstante auf Werte von 2,7 und weniger verringert werden, was sich wiederum in einem besseren elektrischen Leistungsvermögen des Metallisierungssystems ausdrückt. In dieser Hinsicht sollte beachtet werden, dass die Dielektrizitätskonstante von dielektrischen Materialien auf der Grundlage gut etablierter Messtechniken abgeschätzt werden kann, beispielsweise durch Erzeugen einer kapazitiven Struktur auf Testsubstraten oder Testgebieten und durch Messen der elektrischen Antwort der kapazitiven Struktur auf eine elektrische Stimulation. Aus der elektrischen Antwort wird sodann die Dielektrizitätskonstante des dielektrischen Materials effizient bestimmt. In ähnlicher Weise kann ein Wert der Dielektrizitätskonstante mit einem gewissen dielektrischen Material verknüpft werden, indem dessen Materialzusammensetzung einschließlich dem Grad der Porosität bestimmt wird und indem die Dielektrizitätskonstante für eine geeignete kapazitive Struktur unter Anwendung der interessierenden Materialzusammensetzung gemessen wird. Es sollte beachtet werden, dass Werte für eine Dielektrizitätskonstante somit so verstanden werden, dass diese sich auf eine gewisse Messstrategie beziehen, wobei typischerweise die entsprechenden Messergebnisse für die Dielektrizitätskonstante um weniger als 2 bis 5 % variieren. In diesem Sinne ist ein Wert für die Dielektrizitätskonstante von 2,7 so zu verstehen, dass dieser eine Schwankung innerhalb des oben genannten Bereichs auf Grund eines Unterschieds in Messstrategien mit einschließt.
  • Die Einführung von dielektrischen ULK-Materialien oder porösen dielektrischen Materialien in das Metallisierungssystem komplexer Halbleiterbauelemente ist jedoch mit einer weiteren Verringerung der mechanischen Stabilität der komplexen Metallisierungssysteme verknüpft, wodurch somit eine präzise Ausgewogenheit zwischen elektrischem Leistungsvermögen und mechanischer Festigkeit des Metallisierungssystems erforderlich ist. In jüngsten Entwicklungen brachte die kontinuierliche Verringerung der kritischen Abmessungen der einzelnen halbleiterbasierten Schaltungselemente, etwa der Feldeffekttransistoren und dergleichen, eine noch größere Packungsdichte mit sich, wodurch die Möglichkeit geschaffen wird, immer mehr Funktionen in ein einzelnes Halbleiterchipgebiet einzubauen. Auf Grund der Fortschritte in der Prozessanlagentechnologie und dergleichen und auf Grund der Forderung zum Bereitstellen von Halbleiterchips, in denen darin eingebaut immer mehr funktionale Schaltungsbereiche enthalten sind, wurde die Chipgröße vergrößert, wodurch sehr komplexe Metallisierungssysteme erforderlich sind, in denen ein wesentlicher Anteil des dielektrischen Materials in Form von ULK-Materialien oder porösen dielektrischen Materialien vorgesehen ist. Obwohl die mechanischen Eigenschaften und das elektrische Leistungsvermögen Gegenstand gründlicher Untersuchungen sind und obwohl viele Prozesssteuerungsstrategien entwickelt wurden, um die erforderliche Zuverlässigkeit des Metallisierungssystems sicherzustellen, wurden jüngst erhebliche Ausbeuteverluste in Verbindung mit modernen direkten Kontaktschemata beobachtet, die auf der Grundlage von bleifreien Lotmaterialien ausgeführt werden.
  • Mit Bezug zu den 1a und 1b wird nunmehr ein komplexes konventionelles Halbleiterbauelement detaillierter beschrieben, das auf der Grundlage eines bleifreien Kontaktschemas in ein Gehäuse eingebracht wird.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 in einem Gehäuse. D. h., das Halbleiterbauelement 100 umfasst einen Halbleiterchip 150 mit einem Substrat 101 und mehreren Bauteilebenen, die über dem Substrat 151 ausgebildet sind. Wie zuvor erläutert ist, repräsentiert das Substrat 151 typischerweise ein Siliziummaterial oder ein anderes geeignetes Trägermaterial, um darauf halbleiterbasierte Schaltungselemente, etwa Transistoren und dergleichen herzustellen. Der Einfachheit halber sind derartige Schaltungselemente in 1a nicht gezeigt. Ferner ist ein Metallisierungssystem 160 über dem Substrat 151 ausgebildet und umfasst typischerweise mehrere Metallleitungsschichten, etwa Schichten 120 und 130, wobei dazwischen liegende Kontaktdurchführungsschichten vorgesehen sind, wobei der Einfachheit halber eine einzelne Kontaktdurchführungsschicht 140 in 1a gezeigt ist. Des weiteren ist eine Kontaktstruktur oder Höckerstruktur 110 über dem Substrat 151 vorgesehen und wird als ein Teil des Metallisierungssystems 160 betrachtet. Die Höckerstruktur 110 umfasst ein geeignetes dielektrisches Material 111 und ein Höckersystem 112, das mehrere Kontaktelemente oder Höcker 112a aufweist, die, wie zuvor angegeben ist, aus einem bleifreien Materialsystem aufgebaut sind. Beispielsweise ist das Höckersystem 112 aus Kupfer, Aluminium, Zinn, Gold, Silber und dergleichen aufgebaut, oder es werden andere geeignete Zusammensetzungen an bleifreien Materialien verwendet.
  • Ferner umfasst das im Gehäuse befindliche Halbleiterbauelement 100 ein Trägersubstrat oder Gehäusesubstrat 170, das eine geeignete Konfiguration aufweist und das eine komplementäre Kontakt- oder Höckerstruktur 175 umfasst, die geeignete Kontaktelemente oder Kontaktanschlussflächen 175a besitzt, die direkt mit den jeweiligen Höcker- oder Kontaktelementen 112a der Kontaktstruktur 110 in Verbindung sind.
  • Im Allgemeinen kann das Halbleiterbauelement mit dem Gehäuse 100 auf der Grundlage geeigneter Fertigungsstrategien hergestellt werden, um Schaltungselemente und das Metallisierungssystem 160 gemäß den Bauteilerfordernissen herzustellen. Insbesondere das Metallisierungssystem 160 wird typischerweise in Form komplexer Materialien mit Dielektrika mit sehr kleinem ε bereitgestellt, wie dies nachfolgend detaillierter mit Bezug zu 1b erläutert ist. Wie ferner zuvor erläutert ist, ist mit der Forderung für die Integration von immer mehr Funktionen in den Halbleiterchip 150 die laterale Abmessung des Chips 150 in geeigneter Weise auszuführen, wodurch jedoch die Wahrscheinlichkeit ansteigt, dass größere Schäden insbesondere in dem Metallisierungssystem 160 beim Verbinden des Chips 150 und des Gehäusesubstrats 170 entstehen. Während eines entsprechenden Prozesses werden das Gehäusesubstrat 170 und der Halbleiterchip 150 mechanisch in Kontakt gebracht und werden erwärmt, um das Lotmaterial aufzuschmelzen, das beispielsweise in Form der Höcker 112 und/oder in Form der Kontaktelemente 175a vorgesehen ist, um nach der Verfestigung des abgeschmolzenen Lotmaterials eine intermetallische Verbindung zwischen der Kontaktstruktur 110 und der Kontaktstruktur 175 zu erzeugen. Bei der Verwendung eines bleifreien Kontaktschemas sind typischerweise höhere Aufschmelztemperaturen auf Grund des höheren Schmelzpunktes der entsprechenden bleifreien Lotmaterialien erforderlich. Folglich werden typischerweise Temperaturgradienten, die während des Aufschmelzvorganges hervorgerufen werden, größer. Des weiteren besitzen die bleifreien Materialien in den Kontaktstrukturen 175, 110 eine größere Steifigkeit im Vergleich zu bleienthaltenden Lotmaterialien, so dass mechanische Scherungskräfte, die während des Aufschmelzvorganges hervorgerufen werden, nicht effizient kompensiert werden oder von den bleifreien Materialien in den Kontaktstrukturen 175, 110 aufgenommen werden können. Typischerweise besitzt das Gehäusesubstrat 170 einen deutlich größeren thermischen Ausdehnungskoeffizieten im Vergleich zu dem Halbleiterchip 150, was zu einer ausgeprägten Deformation des zusammengefügten Bauelements 100 während des Aufschmelzprozesses insbesondere während des Verfestigens führen kann, wenn vorzugsweise Kontaktelemente am Rand schneller abkühlen im Vergleich zu den zentral liegenden Kontaktelementen. Folglich führt die größere Gesamtfläche des Halbleiterchips 150 in Verbindung mit der größeren Steifigkeit der bleifreien Kontaktstrukturen 175, 110 zu erhöhten mechanischen Verspannungskräften in dem Metallisierungssystem 160. Da ein wesentlicher Teil des Metallisierungssystems 160 aus komplexen ULK-Materialien, etwa dem Material 131 in der Metallleitungsschicht 130 und der Kontaktdurchführungsschicht 140 aufgebaut ist, werden ausgeprägte Scherungskräfte in diese empfindlichen Materialsysteme übertragen. Andererseits werden poröse oder mechanisch robustere dielektrische Materialien, etwa Schichten 141, 142 vorzugsweise in der Kontaktdurchführungsschicht 140 in Verbindung mit dem dielektrischen Material mit kleinem ε 131 verwendet, um damit eine höhere mechanische Stabilität zu erreichen und auch um eine chemische Widerstandsfähigkeit und dergleichen zu verbessern. Es sollte beachtet werden, dass gemäß dem etablierten technischen Wissen die Kontaktdurchführungsschicht 140 einen wesentlichen Anteil an dielektrische Materialien mit sehr kleinem ε 121 aufweist, um damit eine gewünschte Ausgewogenheit zwischen mechanischer Integrität und der gesamten Signalverarbeitungseigenschaft zu erhalten.
  • 1b zeigt schematisch einen Teil des Metallisierungssystems 160 des Halbleiterchips 150 in einer detaillierteren Darstellung. Wie gezeigt, umfasst eine erste Metallleitungsschicht 120 ein geeignetes dielektrisches Material 121, etwa ein poröses ULK-Material, in welchem Metallleitungen 125 ausgebildet sind. Des weiteren ist die Metallleitungsschicht 130 über der Metallleitungsschicht 120 ausgebildet und ist elektrisch mit dieser mittels der dazwischen liegenden Kontaktdurchführungsschicht 140 verbunden. Die Schicht 130 umfasst das ULK-Material 131 mit einem porösen Aufbau und enthält geeignete Metallleitungen 135, die aus einem leitenden Barrierenmaterial oder Materialsystem 135a in Verbindung mit einem Kernmetall 135b aufgebaut sind. Typischerweise werden Tantal und Tantalnitrid als effiziente Barrierenmaterialien verwendet und das Kernmetall wird in Form von Kupfer und dergleichen vorgesehen. Wie gezeigt, sind das Barrierenmaterial 125a und das Kernmetall 125 zusammenhängend verbunden und bilden eine Kontaktdurchführung 145, die somit lateral in den dielektrischen Materialien 131, 141 und 142 der Kontaktdurchführungsschicht 140 eingebettet ist.
  • Das Metallisierungssystem 160 wird auf der Grundlage der folgenden Prozesse hergestellt. Nach dem Fertigstellen der Metallleitungsschicht 120 wird das dielektrische Material 142 aufgebracht, beispielsweise in Form eines stickstoffenthaltenden Siliziumkarbidmaterials und dergleichen, das für bessere Ätzstoppeigenschaften sorgt und das auch als ein effizientes Kupferdiffusionsblockiermaterial bei Bedarf dient. Auf Grund des Einbaus von Stickstoff besitzt jedoch die Schicht 142 eine moderat hohe Dielektrizitätskonstante von ungefähr 4,5 oder höher. Daraufhin wird ein weiteres dielektrisches Material, beispielsweise in Form von Siliziumdioxid, das auf der Grundlage von TEOS hergestellt wird, mit einer Dielektrizitätskonstante von 3,5 und größer aufgebracht, wobei dies von der eigentlichen Materialzusammensetzung abhängt. Daraufhin wird ein dielektrisches Material abgeschieden und wird geeignet behandelt, um den gewünschten porösen Zustand zu erreichen, was auf der Grundlage einer Vielzahl von Basismaterialien mit kleinem ε in Verbindung mit Substanzen erreicht wird, die in das Basismaterial eingebaut werden. Nach dem Behandeln des Basismaterials wird somit das dielektrische Material mit kleinem ε 131 in der Kontaktdurchführungsschicht 140 und in der Metallleitungsschicht 120 erhalten. Daraufhin wird ein komplexer Strukturierungsprozess typischerweise ausgeführt, der zwei Lithographieprozesse umfasst, um Ätzmasken zu erzeugen, die die laterale Größe und Lage der Kontaktdurchführungen 145 und der Metallleitungen 135 festlegen. Daraufhin werden die Materialien 135a und 135b auf der Grundlage einer geeigneten Prozessstrategie aufgebracht, woran sich das Entfernen überschüssigen Materials anschließt. Auf diese Weise können weitere Metallleitungen und dazwischen liegende Kontaktdurchführungsschichten vorgesehen werden, wobei zumindest einige dieser weiteren Schichten darin eingebaut ein dielektrisches Material mit sehr kleinem ε aufweisen.
  • Insbesondere nach dem Aufschmelzprozess, wie er mit Bezug zu 1a beschrieben ist, werden deutlich ausgeprägte Schäden in dem Metallisierungssystem 160, etwa in Form von Rissen und Materialablösungen beobachtet, die zu ausgeprägten Bauteilausfällen und somit zu Ausbeuteverluste führen. Es wird angenommen, dass die große Menge an ULK-Material wesentlich die gesamte mechanische Stabilität beeinträchtigt, wobei gemäß dem standardmäßigen technologischen Lehre eine Verringerung des Anteils an ULK-Materialien in dem Metallisierungssystem 160 zu einem ausgeprägten Verlust an Leistungsvermögen des Halbleiterchips 150 führt.
  • Die Druckschrift DE 10 2004 021 261 A1 beschreibt ein Verfahren und ein Halbleiterbauelement, in welchem eine verbesserte mechanische Stabilität der Metallisierungsschicht den erreicht werden soll, indem ein dielektrisches Material, etwa Siliziumdioxid, in Verbindung mit einem dielektrischen Material mit kleiner Dielektrizitätskonstante in komplexen Metallisierungssystemen verwendet wird. Dabei wird in der Ebene der Kontaktdurchführungen ganzflächig das dielektrische Material mit besserer mechanischer Stabilität vorgesehen.
  • Die Druckschrift US 2004 / 0 253 803 A1 beschreibt eine Gehäuseanordnung, in der ein Chip mit entsprechenden Lotkugeln direkt an einer komplementären Kontaktstruktur eines Gehäusesubstrats angebracht ist.
  • Im Hinblick auf die zuvor beschriebene Situation betrifft die vorliegende Erfindung Halbleiterbauelemente und Fertigungstechniken, in denen Halbleiterbauelemente mit Gehäuse auf der Grundlage eines bleifreien Kontaktschemas unter Anwendung eines komplexen dielektrischen ULK-Materials bereitgestellt werden, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
  • Überblick über die Erfindung
  • Die zuvor genannte Aufgabe wird gelöst durch Vorrichtungen und Verfahren, wie sie in den Ansprüchen 1, 8 und 11 angegeben sind.
  • Weitere Ausführungsformen ergeben sich aus den abhängigen Ansprüchen.
  • Figurenliste
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
    • 1a schematisch eine Querschnittsansicht eines Halbleiterbauelements mit Gehäuse nach einem Aufschmelzprozess zeigt, wobei ein komplexes Metallisierungssystem eine große Menge an ULK-Materialien gemäß konventioneller Techniken enthält;
    • 1b schematisch eine Querschnittsansicht eines Teils des komplexen Metallisierungssystems zeigt, das einen erhöhten Ausbeuteverlust beim Ausführen eines Aufschmelzprozesses auf der Grundlage eines bleifreien Kontaktschemas gemäß konventioneller Strategien erleidet;
    • 2a und 2b schematisch Querschnittsansichten eines Halbleiterbauelements als Beispiel zum besseren Verständnis der vorliegenden Erfindung mit einem komplexen Metallisierungssystem zeigen, das eine bessere mechanische Stabilität insbesondere im Hinblick auf ein bleifreies Kontaktschema besitzt, das beim direkten Verbinden des Halbleiterchips mit einem Gehäusesubstrats anzuwenden ist;
    • 2c und 2d schematisch eine Querschnittsansicht bzw. eine Draufsicht eines Halbleiterchips in einer Fertigungsphase zeigen, um eine Kontaktdurchführungsschicht auf der Grundlage einer größeren Menge an dielektrischem Material mit besseren mechanischen Stabilitätsverhalten gemäß anschaulichen Ausführungsformen der vorliegenden Erfindung herzustellen;
    • 2e schematisch eine Querschnittsansicht des Halbleiterchips in einem weiter fortgeschrittenen Fertigungsstadium zeigt, in welchem ein dielektrisches Material mit sehr kleinem ε einer Metallleitungsschicht mit dielektrischen Materialbereichen mit besserer mechanischer Stabilität einer Kontaktdurchführungsschicht gemäß anschaulicher Ausführungsformen im Eingriff ist;
    • 2f und 2g schematisch eine Querschnittsansicht bzw. eine Draufsicht des Halbleiterbauelements zeigen, wenn Kontaktlöcher in isolierten dielektrischen Materialbereichen mit höherer mechanischer Stabilität vor dem Abscheiden eines ULK-Materials gemäß anschaulicher Ausführungsformen strukturiert werden; und
    • 2h schematisch eine Querschnittsansicht des Halbleiterbauelements der 2f und 2g in einer weiter fortgeschrittenen Fertigungsphase gemäß noch weiterer anschaulicher Ausführungsformen zeigen.
  • Detaillierte Beschreibung
  • Im Allgemeinen stellt die vorliegende Erfindung Halbleiterbauelemente und Fertigungstechniken bereit, in denen eine bessere Stabilität eines komplexen Metallisierungssystems erreicht wird, indem speziell die Menge an mechanisch robustem dielektrischen Material in Kontaktdurchführungsschichten erhöht wird, während eine große Menge an ULK-Material in den Metallleitungsschichten beibehalten wird. Die hierin offenbarten Prinzipien basieren auf der Erkenntnis, dass in einem komplexen Metallisierungssystem mit porösen oder dielektrischen ULK-Materialien in den Metallleitungsschichten eine Beeinträchtigung des Gesamtleistungsvermögens im Wesentlichen beim Erhöhen der Menge an mechanisch robustem dielektrischen Material in den Kontaktdurchführungsschichten vermieden wird, da erkannt wurde, dass in Metallisierungssystemen, die ULK-Materialien aufweisen, insbesondere die Kontaktdurchführungsschichten einer ausgeprägten Schädigung beim Ausführen eines bleifreien Aufschmelzprozesses unterliegen. Gemäß den hierin offenbarten Prinzipien steigt die gesamte parasitäre Kapazität nicht wesentlich in diversen komplexen Metallisierungssystemen an, die auf der Grundlage von ULK-Materialien hergestellt sind, indem eine größere Menge an nicht-porösen und somit mechanisch stabileren dielektrischen Materialien in der Kontaktdurchführungsschicht vorgesehen wird, wobei jede der Kontaktdurchführungen effizient in dem dielektrischen Material mit höherer Robustheit eingebettet ist, wodurch die gesamte mechanische Integrität des ULK-Metallisierungssystems währen des Aufschmelzprozesses gesteigert wird, der auf der Grundlage eines bleifreien Materialsystems ausgeführt wird, das an sich einen höheren Grad an Steifigkeit aufweist, wie dies zuvor erläutert ist. Erfindungsgemäß wird das dielektrische Material mit höherer mechanischer Stabilität in Form isolierter Materialbereiche vorgesehen, wobei die entsprechenden dazwischen liegenden Räume mit einem ULK-Material gefüllt sind, so dass insgesamt ein größerer Oberflächenbereich zum Verbinden des ULK-Materials mit dem dielektrischen Material mit höherer mechanischer Stabilität geschaffen wird, wodurch somit allgemein die mechanische Stabilität der Kontaktdurchführungsschicht und somit des gesamten Metallisierungssystems verbessert wird.
  • Mit Bezug zu den 2a, 2b werden zunächst Beispiele beschrieben, die zu einem besseren Verständnis der vorliegenden Erfindung führen. Mit Bezug zu den 2c bis 2h werden sodann anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben, wobei auch bei Bedarf auf die 1a und 1b verwiesen wird.
  • 2a zeigt schematisch eine Querschnittsansicht eines Halbleiterchips 250, der einen Teil eines Halbleiterbauelements 200 repräsentiert, wenn der Chip mit einem weiteren Substrat oder einem Gehäuse mittels eines Aufschmelzvorgangs verbunden ist, der auf der Grundlage eines bleifreien Kontaktschemas auszuführen ist, wie dies auch mit Bezug zu dem Halbleiterbauelement 100 erläutert ist. In der gezeigten Fertigungsphase umfasst der Halbleiterchip 250 ein Substrat 201, etwa ein Siliziumsubstrat, ein SOI- (Silizium-auf-Isolator-) Substrat und dergleichen, über welchem eine Halbleiterschicht 202 vorgesehen ist, etwa eine Siliziumschicht, in und über welcher Schaltungselemente 204, etwa Transistoren und dergleichen, ausgebildet sind. Die Schaltungselemente 204 können in einem geeigneten dielektrischen Material einer Kontaktebene 203 eingebettet werden, die auch geeignete Kontaktelemente (nicht gezeigt) aufweist, um damit eine elektrische Verbindung zu den Schaltungselementen 204 und einem Metallisierungssystem 260 herzustellen. Es sollte beachtet werden, dass die Schaltungselemente 204 auf der Grundlage kritischer Abmessungen von 50 nm und weniger in komplexen Halbleiterbauelementen hergestellt sein können. Das Metallisierungssystem 260 umfasst mehrere Metallleitungsschichten, etwa Schichten 230, 220, in denen Metallleitungen in einem ULK-Material oder einen porösen dielektrischen Material mit kleinem ε ausgebildet sind, wie dies beispielsweise für die Metallleitungsschicht 230 gezeigt ist, die Metallleitungen 235 und das dielektrische ULK-Material 231 aufweist. Ferner ist eine Kontaktdurchführungsschicht 240 so vorgesehen, dass diese die Metallleitungsschicht 220 mit der Metallleitungsschicht 230 mittels einer oder mehreren Kontaktdurchführungen 245 verbindet, die lateral in einem dielektrischen Material mit besserer mechanischer Stabilität eingebettet sind. In der gezeigten Ausführungsform sind ein erstes dielektrisches Material 242 und ein zweites dielektrisches Material 241 in der Kontaktdurchführungsschicht 240 vorgesehen und sind nicht-poröse dielektrische Materialien, etwa in Form von stickstoffenthaltendem Siliziumkarbid, Siliziumnitrid, Siliziumdioxid oder einer Kombination davon. Folglich besitzen im Allgemeinen die Materialschichten 242, 241 eine Dielektrizitätskonstante von größer als 3,0 und werden daher nicht als dielektrisches Material mit kleinem ε betrachtet. In der gezeigten Ausführungsform werden beide Schichten 241 und 242 in Form von Materialschichten vorgesehen, die außerhalb der Kontaktdurchführungen 245 zusammenhängend verlaufen, wodurch ein sehr hoher Grad an mechanischer Stabilität geschaffen wird.
  • 2b zeigt schematisch eine größere Ansicht eines Teils des Metallisierungssystems 260 des Halbleiterchips 250. Wie gezeigt, umfasst die Metallleitungsschicht 220 ein dielektrisches Material 221 in Form eines ULK-Materials oder eines porösen dielektrischen Materials, in welchem Metallleitungen 225 vorgesehen sind. Bei Bedarf ist eine Kontaktdurchführungsschicht 280 mit höherer mechanischer Stabilität unter der Metallleitungsschicht 220 ausgebildet und die Schicht 280 kann einen ähnlichen Aufbau besitzen, wie dies detaillierter mit Bezug zu der Kontaktdurchführungsschicht 240 beschrieben ist. Die Schicht 240 umfasst die dielektrische Schicht 242, die beispielsweise eine geeignete Materialzusammensetzung so aufweist, dass sie als eine Ätzstoppschicht und/oder als eine Deckschicht für ein Metall der Metallleitungen 225 dient. Es sollte beachtet werden, dass die Schicht 242 aus zwei oder mehr Teilschichten aufgebaut sein kann, um insgesamt die gewünschten Eigenschaften im Hinblick auf die Ätzstoppeigenschaften, Diffusionsblockierwirksamkeit und dergleichen zu erreichen. Beispielsweise umfasst die Schicht 242 Teilschichten in Form von Siliziumnitrid, siliziumenthaltenden Siliziumkarbid, Siliziumdioxid und dergleichen. Ferner wird die dielektrische Schicht 241, beispielsweise in Form eines TEOS-basierten Siliziumdioxids, in welchem möglicherweise Dotierstoffsorten etwa Fluor und dergleichen, eingebaut sind, mit einer Dicke 241t vorgesehen, die in Verbindung mit der Dicke der Schicht 242 die Höhe der Kontaktdurchführungen 245 festlegt. In diesem Sinne sind die Kontaktdurchführungen 245 lateral vollständig in den dielektrischen Materialien 241 und 242 eingebettet, die ein nichtporöses dielektrisches Material mit höherer mechanischer Stabilität repräsentieren und damit eine Dielektrizitätskonstante von mehr als 3,0 aufweisen.
  • Der in den 2a und 2b gezeigte Halbleiterchip 250 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden, um die Schaltungselemente 204 gemäß den Entwurfsregeln und Bauteilerfordernissen bereitzustellen. In ähnlicher Weise wird die Kontaktebene 203 auf der Grundlage einer gewünschten Prozessstrategie hergestellt. Daraufhin wird das Metallisierungssystem 260 hergestellt, indem die Metallleitungsschicht 220 bereitgestellt wird, woran sich die Kontaktdurchführungsschicht 240 und die Metallleitungsschicht 230 anschließen. Dazu werden nach der Fertigstellung der Schicht 220 die dielektrischen Materialien 242 und 241 als zusammenhängende Materialschichten aufgebracht, woran sich das Abscheiden eines geeigneten Basismaterials für das ULK-Material 231 anschließt, das nachfolgend behandelt wird, um den endgültigen geringen Dielektrizitätswert einzustellen, wie dies auch zuvor beschrieben ist. Als nächstes wird ein geeignetes Strukturierungsschema angewendet, um entsprechende Öffnungen für die Metallleitungen 235 und die Kontaktdurchführungen 245 zu schaffen, woran sich eine geeignete Abscheideprozesssequenz und Abtragungsprozesse anschließen, um die Metallleitungen 235 als elektrisch isolierte Elemente zu erzeugen. In der gezeigten Ausführungsform wird eine „duale Damaszener-Strategie“ angewendet, in der die Barrierenmaterialien und die Kernmetalle für die Metallleitung 235 und die Kontaktdurchführung 245 in einer gemeinsamen Prozesssequenz hergestellt werden, so dass ein zusammenhängendes gut leitendes Metall für die Metallleitung 235 und die Kontaktdurchführung 245 erzeugt wird. Es sollte ferner beachtet werden, dass während der Strukturierung des ULK-Materials 231 das dielektrische Material 241 effizient als ein Stoppmaterial verwendet werden kann, da dieses deutlich unterschiedliche Ätzeigenschaften im Vergleich zu dem ULK-Material 231 aufweist. In ähnlicher Weise kann beim Strukturieren der Schicht 241 das Material 242 als ein effizientes Ätzstoppmaterial dienen, wodurch eine bessere Prozesssteuerung erreicht wird und somit eine bessere Gleichmäßigkeit der resultierenden Metallleitungen und Kontaktdurchführungen 235, 245 erhalten wird. Daraufhin werden weitere Metallleitungsschichten und dazwischen liegende Kontaktdurchführungsschichten hergestellt, beispielsweise auf der Grundlage eines Konzepts, wie es mit Bezug zu den Schichten 240, 230 dargestellt ist, und schließlich wird die Kontaktstruktur der Höckerstruktur 210 auf der Grundlage bleifreier Materialien hergestellt. Wie beispielsweise in 2a gezeigt ist, umfasst die Höcker- oder Kontaktstruktur 210 ein geeignetes dielektrisches Material 211 in Verbindung mit einem Höckersystem oder Kontaktsystem 212, das mehrere einzelne isolierende Höcker oder Kontaktelemente 212a aufweist, die in Form von Metallsäulen, Lothöckern und dergleichen bereitgestellt sind. Die Kontaktstruktur 210 kann auf der Grundlage einer beliebigen gut etablierten Prozessstrategie und in Übereinstimmung mit den geometrischen Gestaltungskriterien für eine entsprechende komplementäre Kontaktstruktur eines Gehäusesubstrats oder eines anderen Substrats (nicht gezeigt) hergestellt werden, wie dies auch zuvor mit Bezug zu den Komponenten 170 und 150 in 1a erläutert ist.
  • Beim Ausführen eines Aufschmelzprozesses zum direkten Verbinden des Halbleiterchips 250 mit einem Gehäusesubstrat (nicht gezeigt) auf der Grundlage eines bleifreien Kontaktschemas können somit die resultierenden mechanischen Verspannungskräfte effizient von dem Metallisierungssystem 260 auf Grund der hohen mechanischen Stabilität der einen oder mehreren Kontaktdurchführungsschichten 240 aufgenommen werden.
  • 2c zeigt schematisch den Halbleiterchip 250 gemäß der vorliegenden Erfindung, wobei die Stabilität der Kontaktdurchführungsschichten verbessert wird, indem lokal Materialbereiche bereitgestellt werden, in denen die Kontaktdurchführungen vollständig eingebettet sind Wie gezeigt, ist die Kontaktdurchführungsschicht 240 in einer Zwischenfertigungsphase gezeigt, in der die Ätzstoppschicht oder Schichten 242 über der Metallleitungsschicht 220 vorgesehen sind und wobei mehrere „isolierte“ Materialbereiche 241a, 241b an lateralen Positionen und mit geeigneter Größe vorgesehen sind, um darin die Kontaktdurchführungen 245 herzustellen, wie dies durch die gestrichelten Linien angegeben ist. Folglich sind die Materialbereiche 241a, 241b geeignet zu den Metallleitungen 235 ausgerichtet, die noch über der Kontaktdurchführungsschicht 240 zu erzeugen sind.
  • 2d zeigt schematisch eine Draufsicht des Halbleiterchips 250. Wie gezeigt, sind die mehreren isolierten Materialbereiche 241a, 241b so angeordnet, dass diese zu den Kontaktdurchführungen 245 und den Metallleitungen 235 ausgerichtet sind, wobei die Größe der Bereiche 241a, 241b so festgelegt ist, dass jegliche Fehljustierungen beim Herstellen der Öffnungen für die Kontaktdurchführungen 245 vermieden werden. Die isolierten Materialbereiche 241a, 241b können hergestellt werden, indem eine zusammenhängende Schicht abgeschieden und diese auf der Grundlage geeigneter Lithographieprozesse strukturiert wird, wobei die Ätzstoppschicht 242 als ein effizientes Ätzstoppmaterial verwendet wird.
  • 2e zeigt schematisch den Halbleiterchip 250 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, wird das ULK-Material 231 der Metallleitungsschicht 230 vorgesehen und wird auch in der Kontaktdurchführungsschicht 240 zwischen dem isolierten Materialbereich 241a, 241b aufgebracht. Folglich kann das ULK-Material effizient mit den Materialbereichen 241a, 241b auf Grund des größeren Oberflächenbereichs in Verbindung treten, der durch die Bereiche 241a, 241b geschaffen wird, wodurch eine „verzahnte“ Konfiguration erreicht wird, in welcher die Materialien 241a, 241b und das ULK-Material 231 miteinander in Eingriff sind. Das ULK-Material 231 kann auf der Grundlage einer beliebigen geeigneten Abscheidestrategie in Verbindung mit zusätzlichen Behandlungen vorgesehen werden, wie dies zuvor erläutert ist, wobei bei Bedarf ein zusätzlicher gemäßigter Einebnungsprozess angewendet werden kann, um eine ebene Oberflächentopographie zu schaffen. Daraufhin werden das Material 231 und die Materialbereiche 241a, 241b auf Basis geeigneter Lithographieprozesse und Ätzprozesse strukturiert, wie sie in ähnlicher Weise in den zuvor mit Bezug zu den 2a und 2b beschriebenen Ausführungsformen angewendet werden.
  • 2f zeigt schematisch den Halbleiterchip 250 gemäß weiterer anschaulicher Ausführungsformen. Wie gezeigt, wird das dielektrische Material 241 mit höherer mechanischer Stabilität über der Ätzstoppschicht 242 vorgesehen und eine Ätzmaske 206 ist über der Schicht 241 ausgebildet. Die Ätzmaske 206 kann aus einem beliebigen geeigneten Material ausgebaut sein, etwa einem Lackmaterial, einem Hartmaskenmaterial und dergleichen, und weist darin ausgebildet Maskenöffnungen 260a, 260b auf, die die laterale Größe und Lage der Kontaktdurchführungen festlegen, die in der Schicht 240 zu erzeugen sind. Ferner umfasst die Ätzmaske 206 Öffnungen 206s, um mit diesen die laterale Position und die Lage von Stellen festzulegen, in denen ein ULK-Material in der Kontaktdurchführungsschicht 240 vorgesehen wird.
  • 2g zeigt schematisch eine Draufsicht des Halbleiterchips 250, wobei die Position und die Form der Maskenöffnungen 206a in Verbindung mit der Maskenöffnung 206s gezeigt sind. In der dargestellten Ausführungsform wird auch die Position der Metallleitung 235 in gestrichelten Linien gezeigt, so dass die Zwischenräume 206s geeignet zu den Metallleitungen 235 ausgerichtet sind. Auf diese Weise können Öffnungen für die Kontaktdurchführungen auf der Grundlage eines einzelnen Lithographieschrittes hergestellt werden, und es können auch Metallleitungen 235 auf der Grundlage eines einzelnen Lithographieschrittes erzeugt werden, ohne dass weitere Lithographieschritte zum Strukturieren der Schicht 241 (siehe 2f) erforderlich sind.
  • 2h zeigt schematisch eine Querschnittsansicht des Halbleiterchips 250 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt umfasst die Kontaktdurchführungsschicht 240 die isolierten Materialbereiche 241a, 241b, wovon jeder eine Öffnung für die Kontaktdurchführung 245 aufweist, die in der gezeigten Fertigungsphase mit dem ULK-Material 231 der Metallleitungsschicht 230 gefüllt ist. In ähnlicher Weise ist auch der Zwischenraum zwischen den Materialbereichen 241a, 241b mit dem ULK-Material 231 gefüllt. Dazu wird das dielektrische Material 241 (siehe 2f) auf der Grundlage der Ätzmaske 206 (siehe 2f) strukturiert, indem ein geeignetes Ätzrezept angewendet wird, wobei das Material 242 als ein effizientes Ätzstoppmaterial dient. Daraufhin wird die Ätzmaske 206 (siehe 2f) entfernt und die weitere Bearbeitung wird fortgesetzt, indem das ULK-Material 231 hergestellt wird, das bewerkstelligt werden kann durch Abscheiden eines elektrischen Basismaterials und durch Behandeln des Basismaterials derart, dass die gewünschte endgültige Dielektrizitätskonstante erreicht wird. Es sollte beachtet werden, dass auch in diesem Falle ein weiterer Einebnungsprozess bei Bedarf ausgeführt werden kann. In anderen Fällen wird das Basismaterial in einem Zustand geringer Viskosität aufgebracht, wodurch jegliche Öffnungen in der Kontaktdurchführungsschicht 240 zuverlässig gefüllt werden, wobei dennoch eine ebene Oberflächentopographie geschaffen wird. Daraufhin wird die Bearbeitung fortgesetzt, indem eine weitere Ätzmaske (nicht gezeigt) bereitgestellt wird, so dass die laterale Größe und die Lage der Metallleitungen 235 festgelegt werden, wie dies durch die gestrichelten Linien angegeben ist, und es wird ein geeignete Ätzprozess so ausgeführt, dass durch das Material 231 geätzt wird, wobei die isolierter Bereiche 241a, die geeignet in Größe und Position an die Metallleitungen 235 angepasst sind, wie dies zuvor mit Bezug zu 2g erläutert ist, als ein effizientes Ätzstoppmaterial dienen, so dass das Material 231 innerhalb der Kontaktdurchführungsöffnungen in den Bereichen 241a, 241b effizient abgetragen wird.
  • Danach wird das Ätzstoppmaterial 242 auf der Grundlage beliebiger gut etablierter Ätzrezepte geätzt.
  • Auf der Grundlage in Bezug zu den 2c bis 2h beschriebenen Ausführungsformen wird somit die Menge an mechanisch stabilem dielektrischen Material in der Kontaktdurchführungsschicht vergrößert, wobei dennoch ein wesentlicher Anteil des ULK-Materials darin beibehalten wird. Das dielektrische Material mit der höheren mechanischen Stabilität wird dabei so vorgesehen, dass die Kontaktdurchführungen vollständig darin eingebettet sind, wodurch auch ein größerer Oberflächenbereich zur Verbindung mit dem ULK-Material bereitgestellt wird, das somit insgesamt eine bessere Gesamthaftung besitzt, wodurch ebenfalls die Wahrscheinlichkeit des Erzeugens von Schäden beim Ausführen eines Aufschmelzprozesses auf der Grundlage eines bleifreien Kontaktschemas verringert wird.
  • Es gilt also: Die vorliegende Erfindung stellt Fertigungstechniken und Halbleiterbauelemente bereit, in welchem komplexe Metallisierungssysteme mit einem ULK-Material in Metallleitungsschichten mit Kontaktdurchführungsschichten mit höherer mechanischer Integrität versehen wird, ohne dass das elektrische Leistungsverhalten des gesamten Metallisierungssystems unerwünscht beeinträchtigt wird. Auf Grund der höheren mechanischen Stabilität der Kontaktdurchführungsschichten können fortschrittliche bleifreie Kontaktschemata angewendet werden, um eine Kontaktstruktur des Halbleiterchips direkt mit einer komplementären Kontaktstruktur eines Gehäusesubstrats zu verbinden. In einigen anschaulichen Ausführungsformen werden die Kontaktdurchführungen vollständig in dem dielektrischen Material mit höherer mechanischer Integrität auf der Grundlage isolierter Materialbereiche eingebettet.

Claims (13)

  1. Halbleiterbauelement mit: einem Metallisierungssystem (260) mit einer Metallleitungsschicht (220, 230), die über einem Substrat (201) ausgebildet ist, wobei die Metallleitungsschicht (230) eine Metallleitung (235) aufweist, die lateral in einem porösen dielektrischen Material (231) eingebettet ist, wobei das Metallisierungssystem (260) ferner eine Kontaktdurchführungsschicht (240) umfasst, die eine Kontaktdurchführung (245) enthält, die mit der Metallleitung (235) in Verbindung steht und die lateral in einem nicht-porösen dielektrischen Material (241) entlang der Höhe der Kontaktdurchführung (245) eingebettet ist und das nicht-poröse dielektrische Material (241) eine Ätzstoppschicht (242) und mindestens ein weiteres Material, das zumindest lokal an der Kontaktdurchführung (245) ausgebildet ist, aufweist, wobei das mindestens eine weitere Material Materialbereiche (241A, 241B) bildet, wovon jeder lateral in einem weiteren porösen dielektrischen Material eingebettet ist; und einer Höckerstruktur (210), die ausgebildet ist, mit einer komplementären Kontaktstruktur eines Gehäusesubstrats unter Anwendung eines bleifreien Lotmaterials verbunden zu werden.
  2. Halbleiterbauelement nach Anspruch 1, wobei das poröse dielektrische Material (231) eine Dielektrizitätskonstante von 2,7 oder weniger besitzt.
  3. Halbleiterbauelement nach Anspruch 1, wobei das Metallisierungssystem (260) mehrere Kontaktdurchführungsschichten mit Kontaktdurchführungen aufweist, die lateral in einem nicht-porösen dielektrischen Material eingebettet sind, wobei jede der Kontaktdurchführungsschichten zwischen Metallleitungsschichten ausgebildet ist, die ein poröses dielektrisches Material aufweisen.
  4. Halbleiterbauelement nach Anspruch 1, wobei das weitere poröse dielektrische Material und das poröse dielektrische Material (231) der Metallleitungsschicht (220) ein zusammenhängendes Material bilden.
  5. Halbleiterbauelement nach Anspruch 1, wobei die Höckerstruktur Metallsäulen umfasst.
  6. Halbleiterbauelement nach Anspruch 1, wobei die Höckerstruktur Lothöcker (112) aufweist, die aus einem bleifreien Lotmaterial aufgebaut sind.
  7. Halbleiterbauelement nach Anspruch 1, das ferner Schaltungselemente mit kritischen Abmessungen von ungefähr 50 Nanometer (nm) oder weniger umfasst.
  8. Halbleiterbauelement mit: mehreren gestapelten Metallleitungsschichten (230, 220), die über einem Substrat (201) ausgebildet sind, wobei jede Metallleitungsschicht (230, 220) mehrere Metallleitungen (235) aufweist, die in einem dielektrischen Material (231) mit sehr kleinem ε ausgebildet sind; mindestens einer Zwischenkontaktdurchführungsschicht (240), die zwischen zwei der mehreren der gestapelten Metallleitungsschichten (230, 220) angeordnet ist und eine metallenthaltende Kontaktdurchführung (245) aufweist, die in einem dielektrischen Material (241) ausgebildet ist, wobei zumindest ein Teil davon eine größere Dielektrizitätskonstante als das dielektrische Material mit sehr kleinem ε aufweist und wobei zumindest ein Teil sich entlang der Gesamthöhe der Kontaktdurchführung (245) erstreckt, wobei das dielektrische Material mit größerer Dielektrizitätskonstante (241) mehrere Materialbereiche (241A, 241B) bildet, wovon jeder lateral von einem dielektrischen Material mit sehr kleinem ε (231) umschlossen ist; und einer Höckerstruktur (210) mit Kontaktelementen (212) zur Erzeugung einer intermetallischen Verbindung mit komplementären Kontaktelementen eines Gehäusesubstrats auf der Grundlage eines bleifreien Kontaktschemas.
  9. Halbleiterbauelement nach Anspruch 8, wobei das dielektrische Material mit einem sehr kleinem ε eine Dielektrizitätskonstante von 2,7 oder weniger hat.
  10. Halbleiterbauelement nach Anspruch 8, wobei die mindestens eine Zwischenkontaktdurchführungsschicht eine stickstoffenthaltende Ätzstoppschicht umfasst.
  11. Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren umfasst: Bilden mehrerer Metallleitungsschichten (230, 220) über einem ersten Substrat (201), wobei die mehreren Metallleitungsschichten (230, 220) ein dielektrisches Material (231) mit sehr kleinem ε aufweisen; Bilden mindestens einer Zwischenkontaktdurchführungsschicht (240) zwischen zwei der mehreren der gestapelten Metallleitungsschichten (230, 220) derart, dass diese Kontaktdurchführungen (245) umfasst, wovon jede lateral vollständig in einem nicht-porösen dielektrischen Material (241) eingebettet ist, und derart dass, isolierte Materialbereiche (241A, 241B) aus dem nicht-porösen dielektrischen Material gebildet werden und jeder der isolierten Materialbereiche lateral von einem dielektrischen Material mir sehr kleiner Dielektrizitätskonstante umschlossen wird; und Ausführen eines Aufschmelzprozesses, so dass eine über dem ersten Substrat (201) ausgebildete Kontaktstruktur direkt mit einer komplementären Kontaktstruktur verbunden wird, die über einem zweiten Substrat ausgebildet ist, wobei dies ohne Verwendung von Blei erfolgt.
  12. Verfahren nach Anspruch 11, das ferner umfasst: Bilden einer Kontaktöffnung in zumindest einigen der isolierten Materialbereiche vor dem Bilden des dielektrischen Materials mit sehr kleinem ε.
  13. Verfahren nach Anspruch 11, wobei das dielektrische Material mit sehr kleinem ε als ein poröses Material hergestellt wird.
DE102010030759.9A 2010-06-30 2010-06-30 Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse Active DE102010030759B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102010030759.9A DE102010030759B4 (de) 2010-06-30 2010-06-30 Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse
US12/966,302 US8786088B2 (en) 2010-06-30 2010-12-13 Semiconductor device including ultra low-K (ULK) metallization stacks with reduced chip-package interaction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010030759.9A DE102010030759B4 (de) 2010-06-30 2010-06-30 Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse

Publications (2)

Publication Number Publication Date
DE102010030759A1 DE102010030759A1 (de) 2012-01-05
DE102010030759B4 true DE102010030759B4 (de) 2018-10-18

Family

ID=45346822

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010030759.9A Active DE102010030759B4 (de) 2010-06-30 2010-06-30 Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse

Country Status (2)

Country Link
US (1) US8786088B2 (de)
DE (1) DE102010030759B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5304536B2 (ja) * 2009-08-24 2013-10-02 ソニー株式会社 半導体装置
US8710656B2 (en) 2012-07-20 2014-04-29 International Business Machines Corporation Redistribution layer (RDL) with variable offset bumps
US9396990B2 (en) * 2013-01-31 2016-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Capping layer for improved deposition selectivity
TWI565396B (zh) * 2015-11-04 2017-01-01 川湖科技股份有限公司 滑軌總成
US20210257290A1 (en) * 2020-02-19 2021-08-19 Nanya Technology Corporation Semiconductor device with connecting structure and method for fabricating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040253803A1 (en) * 2003-06-16 2004-12-16 Akira Tomono Packaging assembly and method of assembling the same
DE102004021261A1 (de) 2004-04-30 2005-11-17 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem Hybrid-Metallisierungsschichtstapel für eine verbesserte mechanische Festigkeit während und nach dem Einbringen in ein Gehäuse

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5470802A (en) * 1994-05-20 1995-11-28 Texas Instruments Incorporated Method of making a semiconductor device using a low dielectric constant material
US7088003B2 (en) * 2004-02-19 2006-08-08 International Business Machines Corporation Structures and methods for integration of ultralow-k dielectrics with improved reliability
WO2008039010A1 (en) * 2006-09-29 2008-04-03 Seoul Semiconductor Co., Ltd. Led package
US7485949B2 (en) * 2007-05-02 2009-02-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device
US8129267B2 (en) * 2008-03-21 2012-03-06 International Business Machines Corporation Alpha particle blocking wire structure and method fabricating same
US8299615B2 (en) * 2009-08-26 2012-10-30 International Business Machines Corporation Methods and structures for controlling wafer curvature
JP5508802B2 (ja) * 2009-09-30 2014-06-04 株式会社東芝 半導体装置の製造方法
US8748305B2 (en) * 2009-11-17 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure for semiconductor devices
US9219023B2 (en) * 2010-01-19 2015-12-22 Globalfoundries Inc. 3D chip stack having encapsulated chip-in-chip

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040253803A1 (en) * 2003-06-16 2004-12-16 Akira Tomono Packaging assembly and method of assembling the same
DE102004021261A1 (de) 2004-04-30 2005-11-17 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem Hybrid-Metallisierungsschichtstapel für eine verbesserte mechanische Festigkeit während und nach dem Einbringen in ein Gehäuse

Also Published As

Publication number Publication date
US8786088B2 (en) 2014-07-22
US20120001323A1 (en) 2012-01-05
DE102010030759A1 (de) 2012-01-05

Similar Documents

Publication Publication Date Title
DE102009035437B4 (de) Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
DE102010030760B4 (de) Halbleiterbauelement mit Durchgangskontaktierungen mit einem Verspannungsrelaxationsmechanismus und Verfahren zur Herstellung eines solchen
DE102011087279A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102010040065B4 (de) Verspannungsreduktion in einem Chipgehäuse unter Anwendung eines Chip-Gehäuse-Verbindungsschemas bei geringer Temperatur
DE112013007166B4 (de) Bewahrung von Umverteilungsleitungen feiner Teilung
DE102013104721A1 (de) System und Verfahren für einen verbesserten Anschluss mit geringem Mittenabstand
DE102008016427A1 (de) Drahtbonden auf reaktiven Metalloberflächen einer Metallisierung eines Halbleiterbauelements durch Vorsehen einer Schutzschicht
DE102008044984A1 (de) Halbleiterbauelement mit Verspannungsrelaxationsspalte zur Verbesserung der Chipgehäusewechselwirkungsstabilität
DE102008063401A1 (de) Halbleiterbauelement mit einem kosteneffizienten Chipgehäuse, das auf der Grundlage von Metallsäuren angeschlossen ist
DE102006033319A1 (de) Halbleiterbauelement in Halbleiterchipgröße mit einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102005057076A1 (de) Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen
DE102008054054A1 (de) Halbleiterbauelement mit einem Aufbau für reduzierte Verspannung von Metallsäulen
DE102019123272A1 (de) Verbindungsstruktur und Verfahren zum Bilden derselben
DE102009010885B4 (de) Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE102016101089B4 (de) Mehrfachaufprallprozess zum Bonden
DE102010030759B4 (de) Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse
DE102007063268A1 (de) Drahtverbindung mit aluminiumfreien Metallisierungsschichten durch Oberflächenkonditionierung
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE102021103804A1 (de) Passive Struktur auf SoIC
DE102008054069B4 (de) Reduzierte Scheibendurchbiegung in Halbleitern durch Verspannungstechniken im Metallisierungssystem
DE102010029521B4 (de) Chipgehäuse mit mehreren Abschnitten zum Verringern der Chip-Gehäuse-Wechselwirkung
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102010038739B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit erhöhter Stabilität eines komplexen Materialstapels durch Vorsehen von fluorangereicherten Grenzflächen
DE102010029522A1 (de) Verspannungsverringerung beim Einbringen eines Chips in ein Gehäuse mittels eines um den Chip herum ausgebildeten Spannungskompensationsgebiets

Legal Events

Date Code Title Description
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY, LT, TW

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE