-
Die Erfindung betrifft ein Leistungshalbleitermodul in einem Plastikgehäuse mit oberflächenmontierbaren flachen Außenkontakten und ein Verfahren zur Herstellung desselben unter Einsatz einer planaren Verbindungstechnik auf einem metallenen Schaltungsträger (leadframe). Bei einem derartigen Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten sind die Außenkontaktflächen der Außenkontakte auf der Unterseite des Halbleitermoduls angeordnet. Ein derartiges Leistungshalbleitermodul weist mindestens einen Leistungshalbleiterchip auf, wobei die Oberseite des Leistungshalbleiterchips Sourcekontaktflächen und Gatekontaktflächen aufweist und die Rückseite des Halbleiterchips eine Drainkontaktfläche besitzt.
-
Die Kontaktierung von Leistungshalbleiterbauteilen, insbesondere von Leistungshalbleitermodulen mit hoher Stromdichte in einem Kunststoffgehäuse ist wegen der hohen Verlustwärmeentwicklung problematisch. Diese Verlustwärme muss nämlich innerhalb des Kunststoffgehäuses über Verbindungen mit möglichst hoher elektrischer und thermischer Leitfähigkeit von den Kontaktflächen des Halbleiterchips zu entsprechenden Anschlusskontakten eines metallenen Schaltungsträgers, der auch unter dem Stichwort ”lead frame” bekannt ist, abgeführt werden.
-
Eine konventionelle Verbindungstechnik ist die Drahtkontaktierung. Dabei werden die Verbindungen durch so genannte Bonddrähte aus Gold oder Aluminium hergestellt, wobei der Kontakt zwischen den Bonddrähten und den Kontaktflächen auf dem Halbleiterchip sowie den Kontaktflächen auf einem Schaltungsträger durch Legieren der beteiligten Metalle unter Energiezufuhr entsteht. Jedoch sind die relativ kleinen Querschnittsflächen der Drahtverbindungen maßgebend für einen hohen Verbindungswiderstand. Außerdem stehen derartige Drahtverbindungen einer weiteren Verkleinerung der Kontaktflächen auf der Oberseite des Halbleiterchips, einer fortschreitenden Chipminiaturisierung und einer zunehmenden Integration im Wege.
-
Weitere Nachteile derartiger Bonddraht-Technologien sind die thermomechanischen Belastungen des Halbleiterchips bei der Kontaktierung und die mögliche Bonddrahtverwehung bei der Pressmassenumhüllung der Modulkomponenten beim Einbetten in eine Kunststoffgehäusemasse. Ferner sind eine weitere Schwachstelle für Bonddrahtabrisse die aufgeschmolzenen und später rekristallisierten Bereiche an den Kontaktflächen. Dort werden Alterungsvorgänge der Legierungsverbindungen beobachtet, wobei Diffusionsvorgänge eine schleichende Erhöhung des Kontaktwiderstandes und damit ein Zuverlässigkeitsproblem für das Leistungshalbleitermodul darstellen.
-
Eine Alternative wurde für die so genannten P-TDSON-Gehäuse (Plastic Thin Dual Small Outline Non leaded package) entwickelt. Diese alternative Kontaktierungsmethode ist auch unter dem Begriff ”Klemmbügelmethode” bekannt, wobei ein Metallbügel anstelle der Bonddrähte aufgrund seiner größeren Querschnittsfläche eine großflächige Kontaktierung der Sourcekontaktflächen ermöglicht, was zu einer Herabsetzung des elektrischen Widerstandes führt. Gleichzeitig wird mit der Klemmbügelmethode die Wärmeabfuhr von den Chipoberseiten durch einen reduzierten thermischen Widerstand und eine erhöhte Wärmepufferkapazität einer derartigen Klemmbügelverbindung verbessert. Jedoch begrenzt der Bügelaufbau in Folge seiner Abmessungen eine fortschreitende und verbesserte Integration von Leistungshalbleiterchips in entsprechenden Leistungshalbleitermodulen.
-
Die Flexibilität derartiger Bügelstrukturen ist gering im Hinblick auf die Anordnung der Bondkontaktflächen, weshalb eine Änderung jeweils eine neue Bügelkonstruktion erforderlich macht. Die Kontaktierung auf den Kontaktflächen des Halbleiterchips bzw. auf den Kontaktanschlussflächen des so genannten ”lead frame” erfolgt durch Löten mit einer Lotpaste. Hier bildet das Beseitigen von Flussmittelrückständen durch einen nachfolgenden Reinigungsschritt einen kritischen Vorgang. Die Flussmittelrückstände verfügen über eine perfekte Haftung auf den Komponenten beim Einbetten und beeinflussen nachteilig die Zuverlässigkeit des Leistungshalbleitermoduls. Zusätzlich sind Ermüdungsrisse in den Lotverbindungen bei thermomechanischen Belastungen ein Zuverlässigkeitsproblem.
-
Aus der Druckschrift
WO 2004/077548 A2 sind großflächige Metallbeschichtungen bekannt, die auf eine Isolationsschicht eines Substrats aufgebracht werden und dabei gleichzeitig die Verbindung zu Kontaktflächen auf der Oberseite von Halbleiterchips herstellen. Diese Technologie erfordert als Schaltungsträger ein entsprechend vorbereitetes großflächiges Substrat, wie es für BGA-Bauteile als Verdrahtungssubstrat bekannt ist. Derartige Voraussetzungen eines großflächigen ebenen Substrats sind jedoch bei Bauteilgehäusen wie dem P-TDSON-Gehäuse oder P-VQFN-Gehäuse (Plastic Very thin Profile Quad Flat Non leaded package) nicht gegeben.
-
Auch die Druckschrift
US 5,637,922 A bietet Lösungen mit großflächig aufgebrachten Metallschichten an und arbeitet mit einem herkömmlichen Schaltungsträger auf einer ”lead frame”-Basis mit aus dem Gehäuse seitlich herausragenden Flachleitern. Ferner ist aus der Veröffentlichung ”Planar Metallization Interconnected 3-D Multichip Module” von Zhenxean Liang et al., 53. Electronic Compounds and Technology Conference 2003, Seiten 1090–1094, bekannt, Leistungshalbleiterbauteile aus Silizium mit Keramiksubstraten derart auszurichten, dass großflächige Metallbeschichtungen auf der koplanaren Oberseite aus Keramiksubstrat und Halbleiterchipoberfläche ohne große Störungen möglich werden. Jedoch auch diese Lösung hat den Nachteil, dass sie wenig flexibel ist und nicht ohne Weiteres auf Leistungshalbleitermodule mit Kunststoffgehäuse und mit oberflächenmontierbaren Kontakten übertragbar ist, wie es die P-TDSON- bzw. die P-VQFN-Gehäuse anbieten bzw. aufweisen.
-
Ferner ist aus der Druckschrift
US 6,184,585 B1 ein Gehäuse für ein elektronisches Gerät bekannt, das ein Substrat einschließt. Ein Leistungstransistor-Chip hat eine untere und eine obere Oberfläche, wobei die untere Oberfläche des Leistungstransistor-Chips auf dem Substrat befestigt ist. Ein Steuerschaltkreis, der den Leistungstransistor steuert, ist auf der oberen Oberfläche der Leistungstransistorfläche unter Verwendung eines isolierenden Epoxidklebers befestigt.
-
Aufgabe der Erfindung ist es, die Nachteile im Stand der Technik zu überwinden und Kontaktierungsmöglichkeiten innerhalb von Leistungshalbleitermodulen in Kunststoffgehäusen zu schaffen, die mit der Miniaturisierung insbesondere bei P-TDSON- oder P-VQFN-Gehäusen Schritt halten können und an die ständige Miniaturisierung anpassbar sind.
-
Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
-
Erfindungsgemäß wird ein Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten, die auf der Unterseite eines Kunststoffgehäuses des Leistungshalbleitermoduls Außenkontaktflächen bereitstellen, geschaffen. Das Leistungshalbleitermodul weist mindestens einen Leistungshalbleiterchip auf, wobei die Oberseite des Leistungshalbleiterchips Sourcekontaktflächen und Gatekontaktflächen und die Rückseite des Halbleiterchips eine Drainkontaktfläche aufweist. Die flachen Außenkontakte weisen Oberseiten auf, die in einer inneren Gehäuseebene angeordnet sind. Die Drainkontaktfläche der Rückseite des Halbleiterchips ist auf der Oberseite eines Drainaußenkontaktes fixiert. Eine Isolationsschicht, vorzugsweise eine Isolationsfolie, bedeckt die Oberseite und Randseiten des Halbleiterchips, sowie die innere Gehäuseebene unter Freilassung der Source- und Gatekontaktflächen auf der Oberseite des Halbleiterchips. Ferner bedeckt die Isolationsschicht unter Freilassung von Kontaktanschlussflächen die Oberseiten der Source- und Gateaußenkontakte. Dabei überbrückt die Isolationsschicht annähernd planar einen Zwischenraum zwischen den Außenkontakten im Bereich der inneren Gehäuseebene.
-
Ein weiterer Aspekt der Erfindung betrifft ein Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten, die auf der Unterseite des Kunststoffgehäuses des Halbleitermoduls vorgesehen sind. Dieses Leistungshalbleitermodul weist mindestens einen Leistungshalbleiterchip auf, wobei die Oberseite des Leistungshalbleiterchips Sourcekontaktflächen und Gatekontaktflächen und die Rückseite des Halbleiterchips eine Drainkontaktfläche aufweist. Außerdem weisen die flachen Außenkontakte Oberseiten auf, die in einer inneren Gehäuseebene angeordnet sind und Außenkontaktflächen auf der Unterseite des Kunststoffgehäuses aufweisen.
-
Dabei ist die Drainkontaktfläche des Halbleiterchips auf der Oberseite eines Drainaußenkontaktes fixiert. Eine Isolationsfolie bedeckt die Oberseite und die Randseiten des Halbleiterchips sowie die innere Gehäuseebene unter Freilassung der Source- und Gatekontaktflächen auf der Oberseite des Halbleiterchips sowie unter teilweiser Freilassung der Oberseiten der Source- und Gateaußenkontakte. Auf dieser Isolationsfolie ist eine metallische Sourceverbindungsschicht als Hochstromstreifenleitung angeordnet, die sich auf der Isolationsfolie von den Sourcekontaktflächen zu den Oberseiten der Sourceaußenkontakte erstreckt. Ferner ist auf der Isolationsfolie mindestens eine Gateverbindungsschicht als Signalstreifenleitung angeordnet, die sich von den Gatekontaktflächen auf dem Halbleiterchip zu der Oberseite des Gateaußenkontaktes unter Überbrückung des Zwischenraums zwischen den Außenkontakten erstreckt.
-
Diese Leistungshalbleitermodule haben den Vorteil, dass die Sourcekontaktflächen auf der Oberseite des Halbleiterchips zu einer großflächigen Verbindungsschicht zusammengeschaltet sind, wobei sowohl die Schrittweite bzw. der so genannte ”pitch” der Sourcekontaktflächen als auch die flächige Erstreckung der einzelnen Sourcekontaktfläche beliebig verkleinert werden kann, ohne dass eine zuverlässige Verbindung zu der flächigen Metallisierungsschicht auf der Isolationsschicht abreißt. Das Gleiche gilt für die Gatekontaktflächen, die zu einem kleineren Beschichtungsbereich zusammengeführt werden und von dort aus ähnlich wie die Sourcekontaktflächen auf der Oberseite des Halbleiterchips über eine entsprechende Gateverbindungsschicht mit der Oberseite eines Gateaußenkontaktes unmittelbar verbunden sind. Außer der Isolationsschicht sind keine weiteren Substrate oder Zwischenlagen erforderlich, um die Sourcekontaktflächen bzw. die Gatekontaktflächen elektrisch mit den entsprechenden Oberseiten der Außenkontakte im Bereich der Gehäuseunterseite zu verbinden. Dabei ist es ferner möglich, auf raumgreifende, sich nach außen erstreckende Außenflachleiter zu verzichten und für die Kontaktierung mit der zur Verfügung stehenden Unterseite des Kunststoffgehäuses des Leistungshalbleitermoduls vollständig auszukommen.
-
Ein weiterer Vorteil liegt darin, dass nun die Miniaturisierung derartiger Leistungshalbleitermodule fortschreiten kann, ohne dass neue Klemmbügel entwickelt werden müssen oder dass entsprechende Außenflachleiter oder Verdrahtungssubstrate, wie sie noch im Stand der Technik eingesetzt werden, an die Verbindungsschichten bzw. an die Form des Halbleiterchips anzupassen sind.
-
Gemäß der Erfindung weist die Isolationsschicht eine auflaminierte strukturierte Isolationsfolie auf. Mit einer derartigen Isolationsfolie, die einerseits die innere koplanare Gehäuseebene bedeckt, soweit sie nicht von dem Halbleiterchip mit seinem Drainkontakt in Anspruch genommen wird, und außerdem sich an die Ränder des Halbleiterchips und an die Oberseite des Halbleiterchips anschmiegt, ist der Vorteil verbunden, dass eine hohe Flexibilität beim Aufbau eines Leistungshalbleitermoduls möglich wird und derartige Leistungshalbleitermodul durch kostengünstiges Laminieren unterschiedlich strukturierter Schichten bzw. Folien auf den Oberseiten der Außenkontakte und auf den Oberseiten der Halbleiterchips preiswert hergestellt werden können.
-
Wie allgemein bekannt, sind Isolationsfolien nicht starr, sondern folgen den thermischen Beanspruchungen durch ausgleichende Expansion oder Kontraktion und liefern den Vorteil, dass die darauf angeordnete Verbindungsschicht sowohl für die Sourcekontaktflächen als auch für die Gatekontaktflächen diesem Ausdehnungsverhalten folgen können, ohne dass Versprödung oder Mikrorissbildung, wie sie von Bonddrähten bekannt sind, auftreten. Eine solche Folie hat den weiteren Vorteil, dass sie sich den Gegebenheiten auf der innere koplanaren Gehäuseebene anpasst und den mit seiner Drainkontaktfläche auf der inneren koplanaren Gehäuseebene angeordneten Halbleiterchip ohne Verspannungen umhüllen kann. Dazu wird beim Aufbringen der Isolationsfolie das Gesamtsystem auf die Erweichungstemperatur der Folie erwärmt. Ein weiterer Vorteil ist, dass die Verbindungsfolie eine Brücke bildet, welche den Zwischenraum zwischen den Außenkontakten im Bereich der inneren koplanaren Gehäuseebene annähernd planar überbrückt und eine Plattform für das Aufbringen der Verbindungsschichten bereitstellt.
-
In einer weiteren bevorzugten Ausführungsform der Erfindung weisen die Source- und Gateverbindungsschichten eine mehrlagige Metallschicht auf. Diese mehrlagige Metallschicht kann einmal eine untere Metallschicht zur Haftvermittlung und zur Verbesserung der Kontaktgabe zu den zu kontaktierenden Sourcekontaktflächen und Gatekontaktflächen ermöglichen und eine weitere Metalllage aufweisen, welche die erforderliche Dicke für eine niederohmige Verbindung der Source- bzw. Gatekontaktflächen mit den entsprechenden Source- bzw. Gateaußenkontakten sicherstellt.
-
In einer weiteren Ausführungsform der Erfindung weist die Source- bzw. Gateverbindungsschicht eine obere Metallschicht aus Kupfer oder einer Kupferlegierung auf. Diese Ausführungsform der Erfindung hat den Vorteil, dass Kupfer ein Garant für eine niederohmige elektrische Verbindung ist und dass dieses Kupfer in großer Dicke über eine galvanische oder chemische Abscheidung auf der Oberseite der Isolationsschicht bzw. der Isolationsfolie abgeschieden werden kann. Da diese Kupferschicht sich nicht allein auf der Oberseite des Halbleiterchips befindet, sondern auch bis zu der koplanar inneren Gehäuseebene reichen muss, kann diese niederohmige Beschichtung nicht bereits vorbereitend auf dem entsprechenden Halbleiterwafer aufgebracht werden, sondern es ist dieser Abscheidevorgang für die Fertigstellung und Montage des Leistungshalbleitermoduls vorzusehen.
-
Darüber hinaus weist das Leistungshalbleitermodul an den flachen oberflächenmontierbaren Außenkontakten ebenfalls eine Kupferschicht oder eine Kupferlegierung auf. Diese Kupferschicht bzw. Kupferlegierung wurde aus einem Blechstreifen in entsprechende Strukturen für die Sourceaußenkontaktflächen, die Drainaußenkontaktfläche und/oder die Gateaußenkontaktfläche strukturiert. Dazu wird vorzugsweise eine Ätztechnik eingesetzt. Auf die Unterseiten der Außenkontakte können ebenfalls lötbare Beschichtungen aufgebracht sein. Diese lötbaren Beschichtungen haben den Vorteil, dass die Oberflächenmontage der Außenkontakte des Leistungshalbleitermoduls auf einfachste Weise mit entsprechenden übergeordneten Schaltungsplatinen verbindbar ist.
-
In einem weiteren Aspekt der Erfindung weist das Leistungshalbleitermodul auf dem Leistungshalbleiterchip einen oder mehrere gestapelte Halbleiterchips auf, die derart auf der Oberseite eines Leistungshalbleiterchips fixiert sind, dass sie einen Teil der Oberseite des Leistungshalbleiterchips in Anspruch nehmen. Als gestapelte Halbleiterbauteile kommen vorzugsweise Logikbauelemente in Einsatz, die in ihrer flächigen Erstreckung kleiner sind als die Leistungshalbleiterchips. Für die Verdrahtung dieser gestapelten Halbleiterchips auf den Leistungshalbleiterchips kann ebenfalls die oben offenbarte Technik mit Isolationsschicht und metallischen Verbindungsschichten eingesetzt werden.
-
Im Falle des gestapelten Halbleiterbauteils ist es sogar möglich, auch interne Verbindungsschichten zwischen Kontaktflächen des gestapelten Halbleiterchips und Kontaktflächen der Leistungshalbleiterchips vorzusehen. Dieses kann mit dem gleichen Verfahrensschritt erfolgen wie das Aufbringen der Verbindungsschichten auf den übrigen Komponenten des Leistungshalbleitermoduls. Damit erfolgt ein Herstellen der entsprechenden Verbindungsschichten gleichzeitig mit den Verbindungsschichten zwischen Sourcekontaktflächen und Sourceaußenkontakten sowie zwischen Gatekontaktflächen und Gateaußenkontakten.
-
Bei Einsatz einer Isolationsfolie kann das Freihalten der Source- und Gatekontaktflächen auf der Oberseite des Halbleiterchips dadurch gewährleistet werden, dass vor dem Aufbringen der Isolationsfolie diese entsprechend gestanzte Bereiche mit Durchgangsöffnungen aufweist. Eine derartige Stanztechnik ist bei der Herstellung von großflächigen Kontakten auf der Oberseite des Halbleiterchips und/oder der Oberseite der Außenkontakte von Vorteil. Müssen jedoch nur kleine Durchgangsöffnungen durch die Isolationsfolie geschaffen werden, so ist es von Vorteil, zunächst die Isolationsfolie aufzubringen und dann mittels Laserablation das Freihalten der Sourcekontaktflächen bzw. der Gatekontaktflächen auf der Oberseite des Halbleiterchips zu erreichen.
-
Ein Verfahren zur Herstellung eines Leistungshalbleitermoduls mit oberflächenmontierbaren flachen Außenkontakten, die auf der Unterseite eines Kunststoffgehäuses angeordnet sind, weist die nachfolgenden Verfahrensschritte auf.
-
Zunächst wird eine Anordnung von flachen Außenkontakten für das oberflächenmontierbare Halbleitermodul in einem Flachleiterrahmen hergestellt, wobei die Oberseiten der Außenkontakte eben ausgerichtet werden und eine koplanare innere Gehäuseebene bilden. Außerdem wird ein Halbleiterchip hergestellt, wobei die Oberseite des Halbleiterchips Sourcekontaktflächen und Gatekontaktflächen und die Rückseite des Halbleiterchips eine Drainkontaktfläche aufweist. Anschließend wird dieser Halbleiterchip mit seiner Drainkontaktfläche auf seiner Rückseite auf einer Oberseite eines Drainaußenkontaktes des Flachleiterrahmens fixiert.
-
Danach wird auf diese Struktur eine strukturierte Isolationsschicht aufgebracht, wobei diese auf die Randseiten und die Oberseite des Halbleiterchips und die innere koplanare Gehäuseebene unter Freilassen der Source- und Gatekontaktflächen und unter teilweisem Freilassen der Oberseiten der Außenkontakte aufgebracht wird. Schließlich erfolgt ein Aufbringen einer strukturierten Metallschicht als planare Verbindungsschicht zwischen Sourcekontaktflächen und Oberflächen der Sourceaußenkontakte sowie zwischen Gatekontaktflächen auf der Oberseite des Halbleiterchips und den Oberflächen der Gateaußenkontakte. Nach dem Aufbringen dieser Verbindungsschicht können nun die fertigen Komponenten in eine Kunststoffgehäusemasse eingebettet werden, wobei die Außenkontakte auf der Unterseite des Kunststoffgehäuses mit ihren Außenkontaktflächen aus der Kunststoffgehäusemasse herausragen.
-
Dieses Verfahren hat den Vorteil, dass mit zunehmender Miniaturisierung auch die Isolationsschicht und die metallische Verbindungsschicht ohne Probleme verkleinert werden können. Außerdem hat dieses Verfahren den Vorteil, dass der gesamte Aufbau des Halbleitermoduls auf einem Flachleiterrahmen erfolgen kann, der lediglich Außenkontakte aufweist und diese auf der Unterseite des Kunststoffgehäuses des Halbleitermoduls vorsieht.
-
Schließlich hat das Verfahren mit der vorgesehenen planaren Verbindungstechnik die Vorteile:
- 1. eines geringen elektrischen Widerstandes und einer hohen effektiven Wärmeabfuhr von der Chipoberseite aufgrund des großen Verbindungsquerschnitts im Vergleich zu herkömmlichen Bonddrähten;
- 2. eines schnellen und verlustarmen Schaltens durch verminderte Streuinduktivitäten der relativ flachen Verbindungsschicht;
- 3. der gleichzeitigen Herstellung aller Verbindungen und wird mit der zunehmenden Anzahl von Verbindungen, die in einem Gehäuse zu erzeugen sind, ständig vorteilhafter;
- 4. einer deutlich höheren Integrationsdichte durch die Reduzierung der minimal erforderlichen Kontaktflächengrößen für die Sourcekontaktflächen und die Gatekontaktflächen;
- 5. einer hohen Flexibilität des Strukturierungsprozesses bei konstruktiven Änderungen der Kontaktflächengeometrien;
- 6. einer Auskleidung der Kontaktflächen mit einer diffusionshemmenden und/oder haftverbesserenden Schicht unterhalb der Verbindungsschicht, womit zuverlässigkeitsrelevante Schwachstellen an den Metallkontaktstellen vermieden werden;
- 7. eines Stapelaufbaus mit abwechselnder Folge von Isolations- und Verbindungsschichten, der durch die Mehrlagigkeit der Verdrahtungsschicht vielfältige Möglichkeiten der Leitungsentflechtung bietet,
- 8. einer geringeren Bauhöhe der Verbindung, die schließlich einen flachen Gehäuseaufbau ermöglicht.
-
Planare Verbindungstechniken existieren zwar wie oben erwähnt in verschiedenen Ausführungsformen, wobei aber die Anwendung bisher auf isolierende Substrate beschränkt ist. Bei der vorliegenden Erfindung ist der Einsatz einer planaren Verbindungstechnik in einem auf einem ”lead frame”-basierenden Kunststoffgehäuse verwirklicht, bei dem die zuerst aufgebrachte Isolationsschicht eine die Verbindungsschicht tragende Brücke über den Gräben zwischen dem Drainaußenkontakt, auf dem der Chip angeordnet ist, und den weiteren Gehäuseaußenkontakten bildet. Bei dem oben beschriebenen Verfahren werden somit in vorteilhafter Weise nacheinander eine Isolationsschicht und eine metallische Verbindungsschicht auf das mit einem oder mehreren Halbleiterchips bestückten ”lead frame” aufgebracht und auch strukturiert und zwar in einer Weise, die zu großflächigen, flachen Verbindungen zwischen den Kontaktflächen des Halbleiterchips und den Oberseiten der Außenkontakte führt.
-
In einer bevorzugten Durchführungsform des Verfahrens wird zum Fixieren des Halbleiterchips dieser mit seiner Drainkontaktfläche auf einer Oberseite eines Drainkontaktes des Flachleiterrahmens aufgelötet. Vorbereitend für das Auflöten kann entweder die Oberseite des Drainaußenkontaktes eine Lotschicht aufweisen und/oder die Rückseite des Halbleiterchips mit einer Lotschicht versehen sein.
-
In einer weiteren bevorzugten Ausführungsform der Erfindung wird anstelle der Lotschicht ein elektrisch leitender Klebstoff eingesetzt. Dieser elektrisch leitende Klebstoff kann auch durch eine beidseitig klebende, aber elektrisch leitende Folie realisiert werden. Dieses hat den Vorteil, dass ein extremes Aufheizen zum Fügen des Halbleiterchips auf den Drainaußenkontakt vermieden werden kann, zumal die Temperaturen für ein Aushärten der Klebstoffschicht bzw. der Klebefolie um mehrere 10°C niedriger sind als die erforderlichen Temperaturen für ein Auflöten.
-
Wie oben beschrieben, wird vorzugsweise in diesem Verfahren eine Isolationsfolie eingesetzt, um die Gräben zwischen den einzelnen Außenkontaktflächen der koplanaren inneren Gehäuseebene zu überbrücken, bis in dem abschließenden Verfahrensschritt alle zusammengebauten Komponenten in einer Kunststoffgehäusemasse eingebettet werden. Wird als Isolationsschicht eine Isolationsfolie eingesetzt, so kann diese bereits vor dem Aufbringen derart vorbereitet werden, dass entsprechende Durchgangsöffnungen an den Stellen eingestanzt werden, an denen ein Zugriff zu den Oberseiten der Außenkontakte sowie ein Zugriff zu den Sourcekontaktflächen und/oder den Gatekontaktflächen auf der Oberseite des Halbleiterchips erforderlich ist.
-
Bei einer nachträglichen Strukturierung der Isolationsfolie können durch Laserablation die entsprechenden Sourcekontakte bzw. Gatekontakte als auch die entsprechenden Bereiche der Oberseiten der Außenkontakte freigelegt werden. Das Aufbringen der Verbindungsschicht kann lagenweise erfolgen, wobei eine untere erste Lage mittels Sputterverfahren abgeschieden wird und anschließend diese gesputterte Schicht Grundlage ist, um eine zweite entsprechend dickere Verbindungsschicht mittels elektrolytischem Verfahren abzuscheiden. Als erste Lage kann eine haftvermittelnde und/oder eine diffusionshemmende elektrisch leitende Lage aufgebracht werden, um von vornherein Adhäsionsprobleme und/oder Versprödungsprobleme durch Diffusion und Bildung intermetallischer Phasen zu vermeiden. Die Erfindung beinhaltet die Verwendung des obigen Verfahrens zur Herstellung von Halbleitermodulen insbesondere in so genannten P-TDSOH-Gehäusen und/oder in P-VQFN-Gehäusen oder Modifikationen dieser Gehäusetypen.
-
Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
-
1 zeigt eine schematische Draufsicht auf ein Leistungshalbleitermodul eines ersten Beispiels;
-
2 zeigt einen schematischen Querschnitt durch das Leistungshalbleitermodul gemäß 1 entlang der Schnittlinie A-A;
-
3 zeigt eine schematische Draufsicht auf ein Leistungshalbleitermodul eines zweiten Beispiels;
-
4 zeigt eine schematische Draufsicht auf ein Leistungshalbleitermodul eines dritten Beispiels.
-
1 zeigt eine schematische Draufsicht auf ein Leistungshalbleitermodul 1 eines ersten Beispiels. Dieses Leistungshalbleitermodul 1 ist in einem Kunststoffgehäuse 5 mit flachen Außenkontakten (leadless package) angeordnet. In dieser Draufsicht wurde zur Verdeutlichung der Komponenten, die in dem Leistungshalbleitermodul 1 bzw. dem Kunststoffgehäuse 5 eingebettet sind, die Kunststoffgehäusemasse 5 weggelassen und lediglich mit einer gestrichelten Linie 28 die Außenkontur des Kunststoffgehäuses 5 dargestellt.
-
Als oberste Komponente in dieser Kunststoffgehäusemasse 5 ist eine großflächige Verbindungsschicht 21 zu sehen, die sich flächig über den grüßten Teil einer Oberseite 7 eines Leistungshalbleiterchips 6 erstreckt, wobei die Oberseite 7 eine Kontaktanschlussfläche 23 für eine Vielzahl von Sourceelektroden des Leistungshalbleiterchips 6 aufweist, auf der diese Sourceverbindungsschicht 21 angeordnet ist und die gleichzeitig über den Rand 15 des Halbleiterchips 6 hinausragt und sich bis zu den Bereichen von Oberseite 10 von Sourceaußenkontakten 19 erstreckt.
-
Diese Verbindungsschicht 21 ist auf einer großflächigen Isolationsfolie 25 mit den Randseiten 29, 30, 31 und 32 angeordnet, wobei diese Isolationsfolie 25 nicht nur die Verbindungsschicht 21 trägt, sondern auch eine Verbindungsschicht 22 aufweist, die eine Gatekontaktfläche 24 auf der Oberseite 7 des Halbleiterchips 6 mit der Oberseite 10 eines Gateaußenkontaktes 20 verbindet. Die leitenden Verbindungsschichten können entweder durch eine Maske hindurch strukturiert aufgebracht werden oder großflächig aufgebracht werden und anschließend mittels eines fotolithographischen Prozesses und anschließenden Ätzprozesses strukturiert werden.
-
Die Isolationsfolie 25 dient als Isolationsschicht 14 und deckt auch die Gräben 34 zwischen den Außenkontakten 13, 19 und 20 ab. Unter der Isolationsfolie 25 ist auf dem Außenkontakt 3 auf der linken Seite der 1 der Halbleiterchip 9 mit seinen Randseiten 15, 16, 17 und 18 angeordnet.
-
Die in dieser Darstellung nicht sichtbare Rückseite des Halbleiterchips 6 weist eine Drainkontaktfläche auf, welche die gesamte Rückseite des Halbleiterchips 6 einnimmt. Mit dieser Drainkontaktfläche ist der Halbleiterchip 6 auf der Oberseite 10 eines Drainaußenkontaktes 13 angeordnet, der in seiner flächigen Erstreckung in dieser Ausführungsform der Erfindung größer ist als die flächige Erstreckung des Halbleiterchips 6, so dass der Halbleiterchip 6 unter Beachtung der möglichen Bestückungstoleranzen sicher auf dem großflächigen Drainaußenkontakt 13 fixiert werden kann. Die Oberseiten 10 der Außenkontakte 3 sind koplanar in einer inneren Gehäuseebene angeordnet und ragen mit ihren nicht gezeigten Unterseiten als Außenkontaktflächen auf der hier nicht sichtbaren Unterseite des Kunststoffgehäuses 5 heraus.
-
2 zeigt einen schematischen Querschnitt durch das Leistungshalbleitermodul 1 gemäß 1 entlang der Schnittebene A-A. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert. Wie dieser Querschnitt der 2 zeigt, ist das Leistungshalbleitermodul 1 auf einem Flachleiterrahmen aufgebaut, von dem die Außenkontaktflächen 3 gezeigt werden, deren Unterseiten 12 auf der Unterseite 4 des Halbleitermoduls 4 des Kunststoffgehäuses 5 herausragen bzw. zumindest frei von einer Kunststoffgehäusemasse 5 sind.
-
In dieser Querschnittsebene sind aufgrund der Schnittebene A-A der 1 der Querschnitt des großflächigen Drainaußenkontaktes 13 und eines Sourceaußenkontaktes 19 mit ihren Außenkontaktflächen 27 zu sehen, deren Oberseiten 10 koplanar in einer inneren Gehäuseebene 11, deren Lage mit der gestrichelten Linie 33 gezeigt wird, angeordnet sind. Auf der Oberseite 10 des Drainaußenkontaktes 13 ist mit seiner Rückseite 8, die eine Drainkontaktfläche 9 aufweist, der Halbleiterchip 6 fixiert. Auf die Oberseite 7 des Halbleiterchips 6 ist in den Randbereichen 15 und 17 eine bei Raumtemperatur formstabile Isolationsfolie 25 auflaminiert.
-
Die Isolationsfolie 25 aus einem thermoplastischen Kunststoffmaterial wird während des Auflaminierens auf die Unterlage gepresst und erwärmt, so dass sie sich an die Randseiten 15 und 17 des Halbleiterchips 6 anschmiegt, und nach Erkalten bei Raumtemperatur eine stabile Brücke 36 über den Graben 34 zwischen den Außenkontakten 19 und 13 bildet. Auf dieser Isolationsfolie 25 kann dann eine durchgängige Sourceverbindungsschicht 21 abgeschieden werden, welche die Sourcekontaktflächen auf der Oberseite 7 des Halbleiterchips 6 großflächig mit den Oberseiten 10 der Sourceaußenkontakte 19 elektrisch verbindet.
-
Das Herstellen dieser Verbindungsschicht 21, die von der Oberseite 7 des Halbleiterchips 6 bis zu der Oberseite 10 der Sourceaußenkontakte 19 reicht, kann durch Abscheiden von zwei Lagen, nämlich einer ersten Metalllage als haftvermittelnde und/oder diffusionshemmende Lage, und einer weiteren Lage als niederohmige elektrische Verbindungsschicht 21 aufgebracht werden. Dazu wird zunächst ein sowohl auf der Oberseite 7 des Halbleiterchips 6 als auch auf der Oberseite 35 der Folie gut haftendes Metall aufgebracht. Anschließend wird diese Metallbeschichtung verwendet, um eine niederohmige Schicht von ausreichender Dicke aus Kupfer oder einer Kupferlegierung auf dieser Metallschicht, die auch Keimschicht genannt wird, abzuscheiden. Die Abscheidung kann solange fortgesetzt werden, bis eine niederohmige elektrische Verbindung zwischen den Kontaktflächen auf der Oberseite 7 des Halbleiterchips und den Oberseiten 10 der Außenkontakte 3 erreicht ist.
-
Beim abschließenden Einbetten dieser Komponenten des Leistungshalbleitermoduls 1 in eine Kunststoffgehäusemasse 5 werden auch die Gräben 34 zwischen den Außenkontakten 3 mit Kunststoffgehäusemasse 5 aufgefüllt, wodurch die aus der Isolationsfolie 25 gebildete Brücke 36 für entsprechende metallische Verbindungsschichten 21 unterstützt wird. Im Gegensatz zu einer Verbindungstechnik aus Banddrähten kann bei dem Einbetten der Komponenten des Leistungshalbleitermoduls 1 keine Verwehung von Bonddrähten und damit von ungewollten Kurzschlüssen auftreten. Ferner ermöglicht die an die Oberflächenkontur des Halbleiterchips 6 und an die innere Gehäuseebene 11 angepasste auflaminierte Isolationsfolie 25 das Aufbringen einer großflächigen und dicken Verdrahtungsstruktur innerhalb der Kunststoffgehäusemasse.
-
3 zeigt eine schematische Draufsicht auf ein Leistungshalbleitermodul 2 eines zweiten Beispiels. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
-
Bei dieser Ausführungsform der Erfindung werden innerhalb des Kunststoffgehäuses 5, dessen Außenkontur mit einer gestrichelten Linie 28 gekennzeichnet ist, zwei Leistungshalbleiterchips 6.1 und 6.2 mit entsprechenden Oberseiten 10 von Außenkontakten 3 verbunden, wobei der Leistungshalbleiterchip 6.1 auf seiner Oberseite 7.1 einen Logikhalbleiterchip 6.3 aufweist. Auf den Oberseiten 7.1, 7.2 und 7.3 der Halbleiterchips 6.1, 6.2 und 6.3 sowie teilweise auf den Oberseiten 10 der Außenkontakte 3 wird eine Isolationsfolie 25 mit ihren Randseiten 29, 30, 31 und 32 angeordnet, welche die Randseiten 15.1 bis 18.1, 15.2 bis 18.2 und 15.3 bis 18.3 der Halbleiterchips 6.1, 6.2 und 6.3 abdeckt.
-
Auf dieser Isolationsschicht 14 in Form einer Isolationsfolie 25 sind nicht nur Verbindungsschichten 21.1 und 21.2 angeordnet, welche die Sourcekontaktflächen der Halbleiterchips 6.1 und 6.2 mit entsprechenden Sourceaußenkontakten 19.1 und 19.2 verbinden, sondern auch weitere Verbindungsschichten 26, die Kontaktflächen des gestapelten Logikhalbleiterchips 6.3 mit Kontaktflächen des Leistungshalbleiterchips 6.1 bzw. des Leistungshalbleiterchips 6.2 verbinden.
-
4 zeigt eine schematische Draufsicht auf ein Leistungshalbleitermodul 40 einer dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
-
Die 4 zeigt aktive Komponenten eines Spannungsreglers wobei die Kunststoffgehäusemasse zur besseren Übersicht weggelassen ist und lediglich die Kontur des Kunststoffgehäuses 5 mit einer gestrichelten Linie 28 gezeigt wird. Bei dieser Ausführungsform der Erfindung werden innerhalb des Kunststoffgehäuses 5 zwei Leistungshalbleiterchips bzw. Power-ICs 41 und 42 mit entsprechenden Oberseiten 10 von Außenkontakten verbunden, wobei der Leistungshalbleiterchip 41 auf seiner Oberseite 7.1 einen gestapelten Logikhalbleiterchip 43 trägt. Auf der Oberseiten 7.1, 7.2 und 7.3 von Halbleiterchips 41, 42 und 43, sowie teilweise auf den Oberseiten 10 der Außenkontakte 3 ist eine Isolationsfolie 25 mit ihren Randseiten 29, 30, 31 und 32 angeordnet, welche die Randseiten der Halbleiterchips 40, 41 und 42 abdeckt. Gleichzeitig überbrückt diese Isolationsfolie 25 Zwischenräume zwischen den Außenkontakten 3.
-
Ferner weist die Isolationsfolie 25 Öffnungen für Kontaktflächen auf den Halbleiterchips 40, 41 und 43 auf, sowie Öffnungen zu Kontaktanschlussflächen auf den Oberseiten 10 der Außenkontakte 3, so dass auf der Isolationsfolie 25 ein Laminat mit strukturierten Streifenleitungen 44 bis 49 sowie 75 und 76 angeordnet werden, kann die teilweise die Halbleiterchips 40, 41 und 43 untereinander und teilweise mit den Oberseiten 10 der Außenkontakte 3 durch die Isolationsfolie 25 hindurch verbinden.
-
Die Außenkontakte 62, 63, 64 und 65 sind dem Logikhalbleiterchip zugeordnet und über ihre auf den Oberseiten angeordneten Kontaktanschlussflächen 55, 57, 59 und 61 sowie den Streifenleitungen 46, 47, 48 und 59 mit Kontaktflächen 54, 56, 58 und 60 des Logik-ICs verbunden. Über diese Außenkontakte 62, 63, 64 und 65 kann somit das Logik-IC angesteuert werden. Das Logik-IC selbst steht über seine Kontaktfläche 50 über die Streifenleitung 44 sowie über die Gatekontaktfläche 51 des ersten Leistungshalbleiterchips 41 mit dem Gate des ersten Leistungshalbleiterchips 41 elektrisch in Verbindung.
-
Der zweite Leistungshalbleiterchip 42, der ebenfalls nur teilweise von der Isolationsfolie 25 bedeckt ist, wird von dem gestapelten Logikhalbleiterchip 43 über die Kontaktfläche 52 und die Streifenleitung 45 sowie die Gatekontaktfläche 53 des zweiten Leistungshalbleiterchips 42 angesteuert.
-
Neben diesem Signalstreifenleitungen 44, 45, 46, 47, 48 steht der auf dem ersten Leistungshalbleiterchip 41 gestapelte Logikhableiterchip 43 mit entsprechenden Außenkontakten 62, 63, 64 und 65 sowie mit Gatekontaktflächen 51 und 53 der beiden Leistungshalbleiterchips 41 und 42 elektrisch in Verbindung.
-
Darüber hinaus weist das Leistungshalbleitermodul Hochstromstreifenleitungen 75 und 76 auf, welche einerseits die Sourcekontaktfläche 73 mit der Drainkontaktfläche 74 auf der Oberseite 10 des Drainaußenkontaktes 70 des zweiten Leistungshalbleiterchips 42 verbindet und eine weitere Hochstromstreifenleitung 76, welche die Sourcekontaktfläche 71 des zweiten Leistungshalbleiterchips 42 mit einer Kontaktanschlussfläche 72 auf der Oberseite 10 der Sourceaußenkontakte 66, 67, und 68 verbindet. Sowohl die Hochstromstreifenleitungen 75 und 76 als auch die Signalstreifenleitungen 44 bis 49 können die Zwischenräume zwischen den Außenkontakten überbrücken, da sie durch die großflächige Isolationsfolie, die sich sowohl über die Oberseiten der Halbleiter-ICs 41, 42 und 43 als auch über die Oberseiten der Außenkontakte 62 bis 70 unter Überbrückung der Zwischenräume zwischen den Außenkontakten gestützt werden.
