DE10361135B4 - Trenchtransistor und Verfahren zur Herstellung eines Trenchtransistors mit hochenergieimplantiertem Drain - Google Patents

Trenchtransistor und Verfahren zur Herstellung eines Trenchtransistors mit hochenergieimplantiertem Drain Download PDF

Info

Publication number
DE10361135B4
DE10361135B4 DE10361135A DE10361135A DE10361135B4 DE 10361135 B4 DE10361135 B4 DE 10361135B4 DE 10361135 A DE10361135 A DE 10361135A DE 10361135 A DE10361135 A DE 10361135A DE 10361135 B4 DE10361135 B4 DE 10361135B4
Authority
DE
Germany
Prior art keywords
trench
conductivity type
doping
region
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10361135A
Other languages
English (en)
Other versions
DE10361135A1 (de
Inventor
Franz Hirler
Frank Dr. Pfirsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10361135A priority Critical patent/DE10361135B4/de
Priority to US11/023,038 priority patent/US20050205962A1/en
Publication of DE10361135A1 publication Critical patent/DE10361135A1/de
Application granted granted Critical
Publication of DE10361135B4 publication Critical patent/DE10361135B4/de
Priority to US11/606,628 priority patent/US8039894B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zur Herstellung eines Trenchtransistors, bei dem innerhalb einer oberhalb eines Substrats (10) eines ersten Leitfähigkeitstyps (n) abgeschiedenen Epitaxieschicht (11, 11') ein Graben (14) und innerhalb des Grabens (14) ein Gatedielektrikum (15) und eine Gateelektrode (16) und in einem an den Graben (14) anschließenden Bodygebiet (20) eines zweiten Leitfähigkeitstyps (p) ein Sourcegebiet (13) des ersten Leitfähigkeitstyps (n) ausgebildet werden, dadurch gekennzeichnet, dass am Ende des Übergangs vom Substrat (10) zur Epitaxieschicht (11, 11') mit einer oder mehreren Hochenergieimplantationen ein eine Drainzone bildendes Driftgebiet (12) des ersten Leitfähigkeitstyps (n) gebildet wird, wobei das untere Ende (U) des Grabens (14) in dieses Driftgebiet (12) ragt.

Description

  • Die Erfindung betrifft einen Trenchtransistor sowie ein Verfahren zur Herstellung eines Trenchtransistors, bei dem innerhalb einer oberhalb eines Substrats eines ersten Leitfähigkeitstyps abgeschiedenen Epitaxieschicht ein Graben und innerhalb des Grabens ein Gatedielektrikum und eine Gateelektrode und in einem an den Graben anschließenden Bodygebiet eines zweiten Leitfähigkeitstyps ein Sourcegebiet des ersten Leitfähigkeitstyps ausgebildet werden.
  • Ein derartiger Trenchtransistor und ein derartiges Verfahren sind aus US 5 814 858 A bekannt.
  • Ein wichtiges Ziel bei der Entwicklung neuer Generationen von DMOS-Leistungstransistoren ist die Verringerung des spezifischen Einschaltwiderstandes Ron∙A. Damit kann einerseits die statische Verlustleistung minimiert werden, andererseits lassen sich höhere Stromdichten erreichen. Da der Einschaltwiderstand mit der maximalen Drainspannung eines Transistors zunimmt, versucht man mit niedrigeren Drainspannungen auszukommen. Die für die Schaltverluste verantwortlichen spezifischen Kapazitäten sind von der maximalen Drainspannung nur gering abhängig, so dass kleinere Transistoren mit niedrigeren Kapazitäten und niedrigeren Schaltverlusten resultieren.
  • Üblicherweise wird zur Herstellung von n-Kanal-DMOS-Transistoren auf einem niederohmigen n+-Substrat eine n–-Epischicht abgeschieden, deren unterer Teil die Driftstrecke bildet. Das Bodygebiet wird durch Umdotierung des Epigebiets erzeugt. Um die maximale Drainspannung und den spezifischen Einschaltwiderstand eines derartigen DMOS-Transistors zu verringern, wird üblicherweise die Driftstrecke höher dotiert und gleich zeitig die Länge der Driftstrecke reduziert. Für eine maximale Drainspannung unter etwa 20 V kann die Dotierung der Driftstrecke höher werden als die Dotierung des Bodygebiets. Dann kann der Transistor jedoch nicht mehr nach dem Stand der Technik hergestellt werden, weil eine reproduzierbare Umdotierung des höher dotierten Epigebietes nicht möglich ist.
  • Um die obigen Schwierigkeiten zu lösen, gibt es einen Vorschlag zur Realisierung von DMOS-Transistoren mit relativ niedriger maximaler Drainspannung auf einem n+-Substrat eine p-Epischicht abzuscheiden, die das Bodygebiet bildet. Das Draingebiet wird vom Substrat gebildet. Hier ist aber die Kontrolle der Dicke des Epigebiets sehr ungenau, und die Ausdiffusion des Substrats variiert mit dessen Dotierungsvariation, so dass die Kanallänge großen Schwankungen unterworfen ist und damit der Einschaltwiderstand Ron des Transistors stark schwankt. Weiterhin gibt es den Vorschlag, eine zweistufige Epischicht abzuscheiden, deren zuunterst liegende Lage n-dotiert und deren obere Lage p-dotiert ist. In der oben genannten US-Patentschrift wird zur Herstellung eines Niedervolt-MOSFET-Trenchtransistors, um die durch die Dickenvariationen der Epischicht verursachten Abweichungen der Durchbruchsspannung und des Einschaltwiderstandes zu verringern, eine Hochenergieimplantation zur Definition des Draingebietes eingesetzt. Allerdings wird dort der Übergang des Epigebiets zum Substrat durch die Implantation einer vergrabenen Schicht ("buried layer") definiert und eine n-Epischicht verwendet. Schließlich sind in der US-Patentschrift zur Implantation der vergrabenen Schicht hohe Dosen von 1 × 1014 cm–2 und darüber notwendig, so dass die hohe Implantation nicht zur Definition der Kanallänge eingesetzt wird. Weiterhin verbleibt eine gewisse Dicke der n-Epischicht zwischen der Oberseite der vergrabenen Schicht und der Unterseite des p-Bodys.
  • US 6,511,886 B2 beschreibt ein gattungsgemäßes Verfahren, bei welchem innerhalb einer oberhalb eines Substrats eines Leitfähigkeitstyps abgeschiedenen Epitaxieschicht ein Graben und innerhalb desselben ein Gatedielektrikum und eine Gateelektrode und in einem an den Graben anschließenden Bodygebiet eines zweiten Leitfähigkeitstyps ein Sourcegebiet des ersten Leitfähigkeitstyps ausgebildet werden. Bei diesem bekannten Trenchtransistor ragt das untere Ende des Grabens in das Driftgebiet.
  • US 5,489,787 beschreibt einen IGBT, bei dem ein Driftbereich im monokristallinen Substrat durch Implantation und/oder Diffusion ausgebildet werden kann, und dass eine über dem Driftbereich liegende Schicht epitaktisch abgeschieden werden kann.
  • Keine der beiden zuletzt genannten Druckschriften beschreibt jedoch eine Hochenergieimplantation zur Bildung eines Driftgebiets aus einer Epitaxieschicht. Bei dem aus US 6,511,886 B2 bekannten Verfahren bleibt das von vornherein als eine N–-Schicht abgeschiedene Driftgebiet über den gesamten Herstellungsprozess des Trenchtransistors unverändert erhalten.
    •
  • Es ist Aufgabe der Erfindung, ein Herstellungsverfahren für einen für niedrige maximale Drainspannung ausgelegten Trenchtransistor und einen derartigen Trenchtransistor anzugeben, bei dem sich die Kanallänge durch eine Hochenergieimplantation und auch die Dotierung des das Drifngebiet bildenden Driftgebiets genauer einstellen lassen.
  • Diese Aufgabe wird gemäß den Merkmalen der unabhängigen Ansprüche 1 und 10 gelöst.
  • Gemäß einem ersten Aspekt der Erfindung wird die obige Aufgabe gelöst durch einen Verfahren zur Herstellung eines Trenchtransistors, bei dem innerhalb einer oberhalb eines Substrats eines ersten Leitfähigkeitstyps abgeschiedenen Epitaxieschicht ein Graben und innerhalb des Grabens ein Gate dielektrikum und eine Gateelektrode und in einem an den Graben anschließenden Bodygebiet eines zweiten Leitfähigkeitstyps ein Sourcegebiet des ersten Leitfähigkeitstyps ausgebildet werden, wobei am Ende des Übergangs vom Substrat zur Epitaxieschicht mit einer oder mehreren Hochenergieimplantationen ein eine Drainzone bildendes Driftgebiet des ersten Leitfähigkeitstyps gebildet wird, wobei das untere Ende des Grabens in dieses Driftgebiet ragt.
  • Somit schlägt die Erfindung ebenfalls eine Hochenergieimplantation zur Definition des Draingebietes vor. Allerdings wird bei dieser Erfindung durch das durch die Hochenergieimplantation gebildete Driftgebiet, das die Drainzone definiert, der Übergang des Bodygebiets zum Epigebiet und damit die Kanallänge eingestellt. Außerdem verwendet diese Erfindung eine mit dem zweiten Leitfähigkeitstyp (zum Beispiel p) dotierte Epischicht oder auch eine undotierte Epischicht, wobei in einem Fall die Epischicht das spätere Bodygebiet ohne Umdotierung bildet, während in einem zweiten Fall das Bodygebiet durch eine Umdotierung mittels Implantation und gegebenenfalls Diffusion der Epischicht gebildet wird.
  • Bei einer Ausführungsform kann das Driftgebiet, das Bodygebiet und das Sourcegebiet des vertikalen Trenchtransistors vor der Bildung des Grabens gebildet werden. Bei einer alternativen Ausführungsform kann das Driftgebiet, das Bodygebiet und das Sourcegebiet des vertikalen Trenchtransistors nach der Bildung des Grabens und dessen Füllung mit dem Gatedielektrikum und der Gateelektrode gebildet werden. Dann ist eine vorhergehende Planarisierung, zum Beispiel durch Auffüllen mit Oxid bis über die Oberfläche und anschließendes CMP geraten. Die zur Hochenergieimplantation des Driftgebiets durch die Erfindung vorgeschlagene Dosis liegt bei etwa 1012 cm–2.
  • Eine besondere Ausprägung erhält der erfindungsgemäß hergestellte Trenchtransistor dadurch, dass die Dotierung des Driftgebiets höher ist als die Dotierung des Bodygebiets.
  • Gemäß einem zweiten Aspekt ermöglicht die Erfindung zur Lösung der obigen Aufgabe einen Trenchtransistor, der innerhalb einer oberhalb eines Substrats eines ersten Leitfähigkeitstyps abgeschiedenen Epitaxieschicht einen Graben und innerhalb des Grabens ein Gatedielektrikum und eine Gateelektrode sowie in einem an den Graben anschließendem Bodygebiet eines zweiten Leitfähigkeitstyps ein Sourcegebiet des ersten Leitfähigkeitstyps aufweist, wobei der Trenchtransistor weiterhin aufweist: ein eine Drainzone bildendes Driftgebiet des ersten Leitfähigkeitstyps, das vom Ende des Übergangs vom Substrat zur Epitaxieschicht bis über das untere Ende des Grabens reicht und unmittelbar an die Unterseite des Bodygebiets anschließt, wobei die Driftzone höher dotiert ist als die Bodyzone.
  • Bei einem bevorzugten Ausführungsbeispiel bildet der erste Leitfähigkeitstyp den n-Typ und der zweite Leitfähigkeitstyp den p-Typ.
    •
  • Die obigen und weitere vorteilhafte Merkmale eines erfindungsgemäßen Verfahrens zur Herstellung eines Trenchtransistors sowie eines Trenchtransistors gemäß der Erfindung werden nachstehend in Ausführungsbeispielen unter Bezug auf die beiliegende Zeichnung näher beschrieben.
  • 1 zeigt einen schematischen Querschnitt des aus der eingangs genannten Druckschrift bekannten Trenchtransistors;
  • 2A–2D zeigen in Form schematischer Querschnitte einzelne Herstellungsschritte eines ersten Ausführungsbeispiels des erfindungsgemäßen Verfahrens;
  • 3A–3E zeigen in Form schematischer Querschnitte einzelne Herstellungsschritte eines zweiten Ausführungsbeispiels eines erfindungsgemäßen Herstellungsverfahrens;
  • 4 zeigt grafisch einen simulierten Verlauf beispielhaft der Absolutwerte der Netto-Dotierungskonzentrationen von zwei Trenchtransistoren jeweils mit höherer und niedrigerer maximaler Drainspannung, wobei die durchgezogene Kurve den Stand der Technik weitergibt, und
  • 5 zeigt grafisch Profilverläufe der Dotierungskonzentration dreier erfindungsgemäßer Trenchtransistoren mit unterschiedlich dosierter Hochenergiedrainimplantation im Vergleich mit den Absolutwerten der Nettodotierung eines Trenchtransistors mit p-Epischicht ohne Hochenergiedrainimplantation.
  • In 1 ist in Form eines schematischen Querschnitts die Struktur eines aus der eingangs genannten Druckschrift bekannten Niedervolttrenchtransistors dargestellt. Dabei ist in einer oberhalb eines n+-Substrats 1 liegenden n-Epischicht 3 durch eine Hochenergieimplantation eine vergrabene n+-Schicht 2 (buried layer) gebildet. Durch Umdotierung der n-Epischicht 3 entsteht ein p-Bodygebiet 4, in dessen Oberfläche n+-Sourcegebiete 7 liegen. Ein Trench 5 geht bis in die vergrabene n+-Schicht 2 hinunter und in dem Trench sind ein Gatedielektrikum 9 und eine Gateelektrode 6 gebildet. Schließlich ist das Sourcegebiet 7 durch eine Sourceelektrode 8 kontaktiert, während das Substrat 1 durch eine (nicht gezeigte) Drainelektrode kontaktiert wird. Bei diesem für niedrige Drainspannungen konzipierten Trenchtransistor wird der Übergang zwischen der Epischicht 3 und dem Substrat 1 durch die vergrabene n+-Schicht definiert. Außerdem erfolgt bei diesem bekannten Trenchtransistor die Hochenergieimplantation der vergrabenen n+-Schicht 2 mit Dosen von 1 × 1014 cm–2 und darüber. Bei dem in 1 schematisch dargestellten bekannten Trenchtransistor liegt zwischen der vergrabenen n+-Schicht 2 und dem p-Body 4 noch ein von der Hochenergieimplantation nicht betroffenes Gebiet der n-Epischicht 3.
  • Es soll hier erwähnt werden, dass die verschiedenen in der nachfolgenden Beschreibung beschriebenen und in den 2 bis 5 dargestellten Ausführungsformen des erfindungsgemäßen Herstellungsverfahrens und des vorgeschlagenen Trenchtransistors beispielhaft auf n-Kanal-Trenchtransistoren bezogen, jedoch darauf nicht beschränkt ist. Bei den im einzelnen anhand der 2A–2D beschriebenen Herstellungsschritten eines ersten Ausführungsbeispiels eines erfindungsgemäßen Herstellungsverfahrens wird zunächst auf einem n+-Substrat 10 eine p-Epitaxieschicht 11 abgeschieden, die ohne Umdotierung das spätere Bodygebiet bildet. Am Ende des Epi-Substratübergangs wird mit einer oder mehreren Hochenergieimplantationen gegebenenfalls unterschiedlicher Dosierung ein n- Driftgebiet durch Umdotierung des p-Epigebiets ausgebildet (2A). Im Bodygebiet 20 in der p-Epischicht 11 wird durch Implantation und gegebenenfalls Diffusion ein n+-Sourcegebiet 13 gebildet (2B). Anschließend wird gemäß 2C ein Graben 14 (Trench) durch das Sourcegebiet 13 und das Bodygebiet 20 hindurch bis in das Driftgebiet 12 eingebracht. Das heißt, dass der Boden U des Grabens 14 bis in das Driftgebiet 12 reicht. Anschließend werden gemäß 2D in dem Graben 14 ein Gatedielektrikum 15 und eine Gateelektrode 16 gebildet und das Sourcegebiet 13 (und gegebenenfalls das Bodygebiet 20) mit einer Sourceelektrode 17 und das Substrat 10 mit einer Drainelektrode 18 kontaktiert.
  • Die in 2D mit einem Pfeil C angedeutete Kanallänge wird nach dem Obigen erfindungsgemäß durch das durch eine Hochenergieimplantation und gegebenenfalls Diffusion eingebrachte n-Driftgebiet 12 eingestellt.
  • Im Vergleich mit der den Trenchtransistor des Standes der Technik darstellenden 1 fällt in 2D auf, dass bei dem erfindungsgemäßen Trenchtransistor die Obergrenze des n-Driftgebiets 12 unmittelbar an die Untergrenze des p-Bodygebiets 20 anschließt und dadurch eindeutig die Kanallänge C definiert. Außerdem ist zu erwähnen, dass die durch die Hochenergieimplantation erreichte Dotierung des n-Driftgebiets, das heißt der Drainzone 12 höher als die Dotierung des p-Bodygebiets 20 ist, was für einen Niedervolt-Trenchtransistor (zum Beispiel für eine Drainspannung von 15 V) realisiert werden soll (vergleiche 4 und 5).
  • Während bei den anhand der 2A–2D veranschaulichten Herstellungsschritten eine p-dotierte Epischicht 11 gebildet wurde, wird bei dem zweiten Ausführungsbeispiel, das durch die in 3A–3E veranschaulichten Herstellungsschritte definiert ist, eine undotierte (oder im Vergleich zu den Dotierstoffkonzentrationen des fertigen Bauelements niedrig dotierte p- oder n-)Epischicht 11' auf dem Substrat 10 abgeschieden. Das p-Bodygebiet 20 wird vor oder nach der in 3A veranschaulichten Hochenergieimplantation, mit der das n-Driftgebiet 12 gebildet wird, durch eine Implantation und gegebenenfalls Diffusion ausgebildet. Dadurch lässt sich die Dotierstoffkonzentration des Bodygebiets 20 viel genauer einstellen als durch das Epitaxiewachstum. Die 3C–3E entsprechen den in 2C und 2D dargestellten Verfahrensschritten und werden hier nicht näher erläutert.
  • In weiteren Varianten des erfindungsgemäßen Verfahrens können das Driftgebiet 12, das Bodygebiet 20 und das Sourcegebiet 13 vor oder nach der Ätzung des Grabens 14 eingebracht werden. Insbesondere wenn die Hochenergieimplantation, mit der das Driftgebiet 12 gebildet wird, nach der Ätzung des Grabens 14 ausgeführt wird, kann die nicht mit der Mesa (das ist die neben dem Graben liegende Zone) gleich hohe Oberfläche dazu führen, dass die implantierten Ionen im Graben eine andere Abbremsung erfahren, als in der Mesa und dass der Implantationspeak in einer anderen Tiefe liegt, die dann den Streuungen insbesondere des "Polyrecess" unterworfen ist. Daher ist es vorteilhaft, die Implantation des Drain- bzw. Driftgebiets 12 bereits vor der Ätzung des Grabens 14 durchzuführen. Allerdings dürfen dann keine zu hohen Temperaturbudgets mehr auftreten oder es müssen möglichst langsam diffundierende Dotierstoffe zur Implantation des Drain- bzw. Driftgebietes verwendet werden.
  • Alternativ dazu wird die Hochenergieimplantation nach der Ätzung des Grabens 14, dem Einbringen von Oxid und Elektrode in den Graben 14 durchgeführt. Dann ist eine vorhergehende Planarisierung der Oberfläche zum Beispiel durch Auffüllen mit Oxid bis über die Oberfläche und anschließendes CMP ideal.
  • 4 zeigt grafisch den Profilverlauf der Dotierungskonzentration über der in Mikrometern angegebenen Tiefe des Trenchtransistors. Der Absolutwert der Nettokonzentration ist logarithmisch aufgetragen. Der Profilverlauf geht von dem links dargestellten Sourcegebiet über das Bodygebiet, das Driftgebiet zum rechts liegenden Substrat, das etwa in 3 bis 4 μm Tiefe beginnt. Die durchgezogene Kurve zeigt den Profilverlauf eines 25 V-Trenchtransistors gemäß dem Stand der Technik, während die gestrichelte Kurve den Profilverlauf eines für eine maximale Drainspannung von 15V ausgelegten Trenchtransistors zeigt. Dabei zeigt die gestrichelte Kurve, dass die Dotierung des Driftgebiets höher ist als die des Bodygebiets. Die Untergrenze des Bodygebiets und die Obergrenze des Driftgebiets fallen in der Tiefe von 1 μm zusammen und definieren dort das Kanalende.
  • 5, die eine ähnliche grafische Darstellung wie 4 ist, zeigt gepunktet die Nettodotierung eines Trenchtransistors mit p-Epischicht ohne Hochenergiedrainimplantation (Kurve O). In ausgezogenen Kurven I, II, III ist der Profilverlauf der Dotierungskonzentration (logarithmisch) eines erfindungsgemäßen Niedervolttrenchtransistors mit drei unterschiedlichen Dotierungsdosen des Drain- bzw. Driftgebiets 12 gezeigt. Die gestrichelten Kurven HEI, HEII, HEIII zeigen den Profilverlauf der Dotierungskonzentration der dazugehörigen Hochenergie-Drainimplantation, wobei die Dotierungsdosis als auch die Implantationsenergie von HEI über HEII zu HEIII zunimmt. Auch für die in 5 veranschaulichten erfindungsgemäßen Niedervolttrenchtransistoren gilt, dass die Dotierung des Drain- bzw. Driftgebiets höher ist als die des Bodygebiets.
  • Oben wurden einzelne Verfahrensschritte zur Herstellung eines erfindungsgemäßen Niedervolt-n-Kanal-Trenchtransistors und ein beispielhafter Dotierungskonzentrationsverlauf eines derartigen Niedervolttrenchtransistors beschrieben. Es ist dem Fachmann unmittelbar einleuchtend, dass das Prinzip des erfindungsgemäßen Herstellungsverfahrens, das in der Einführen einer Hochenergieimplantation zur Ausbildung des Drain- bzw. Driftgebiets liegt, genauso für einen Niedervolt-p-Kanal-Trenchtransistor gelten.
    • 1, 10
    Substrat
    2
    vergrabene Schicht
    3, 11, 11'
    Epischicht
    4, 20
    Bodygebiet
    5, 14
    Graben
    6, 16
    Gateelektrode
    9, 15
    Gatedielektrikum
    7, 13
    Sourcegebiet
    8, 17
    Sourceelektrodenkontakt
    12
    Driftgebiet
    C
    Kanallänge
    U
    Boden des Grabens
    n, n+
    Dotierung des ersten Leitfähigkeitstyps
    p
    Dotierung des zweiten Leitfähigkeitstyps
    O
    Nettodotierung mit p-Epi ohne Hochener
    giedrainimplantation
    I, II, III
    Dotierungskonzentrationsverläufe eines
    Niedervolttrenchtransistors mit Hochener
    giedrainimplantation
    HeI, HeII, HeIII
    Dotierungsprofil der Hochenergiedrai
    nimplantation

Claims (11)

  1. Verfahren zur Herstellung eines Trenchtransistors, bei dem innerhalb einer oberhalb eines Substrats (10) eines ersten Leitfähigkeitstyps (n) abgeschiedenen Epitaxieschicht (11, 11') ein Graben (14) und innerhalb des Grabens (14) ein Gatedielektrikum (15) und eine Gateelektrode (16) und in einem an den Graben (14) anschließenden Bodygebiet (20) eines zweiten Leitfähigkeitstyps (p) ein Sourcegebiet (13) des ersten Leitfähigkeitstyps (n) ausgebildet werden, dadurch gekennzeichnet, dass am Ende des Übergangs vom Substrat (10) zur Epitaxieschicht (11, 11') mit einer oder mehreren Hochenergieimplantationen ein eine Drainzone bildendes Driftgebiet (12) des ersten Leitfähigkeitstyps (n) gebildet wird, wobei das untere Ende (U) des Grabens (14) in dieses Driftgebiet (12) ragt.
  2. Herstellungsverfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Epitaxieschicht (11) als eine gemäß dem zweiten Leitfähigkeitstyp (p) dotierte Schicht abgeschieden wird, die später ohne Umdotierung das Bodygebiet (20) bildet.
  3. Herstellungsverfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Epitaxieschicht (11') als eine undotierte oder im Vergleich mit den Dotierstoffkonzentrationen des fertigen Bauelements niedrig dotierte Schicht abgeschieden wird und dass das Bodygebiet (20) dann durch Implantation und gegebenenfalls Diffusion in der Epitaxieschicht (11') ausgebildet wird.
  4. Herstellungsverfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Driftgebiet (12), das Bodygebiet (20) und/oder das Sourcegebiet (13) vor der Bildung des Grabens (14) gebildet werden.
  5. Herstellungsverfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Driftgebiet (12), das Bodygebiet (20) und/oder das Sourcegebiet (13) nach der Bildung des Grabens (14) und dessen Füllung mit dem Gatedielektrikum (15) und der Gateelektrode (16) gebildet werden.
  6. Herstellungsverfahren nach Anspruch 5, dadurch gekennzeichnet, dass vor der Bildung des Driftgebiets (12), des Bodygebiets (20) und/oder des Sourcegebiets (13) der mit dem Gatedielektrikum (15) und der Gateelektrode (16) gefüllte Graben (14) planarisiert wird.
  7. Herstellungsverfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass bei der Hochenergieimplantation des Driftgebiets (12) eine Implantationsdosis von annähernd 1013 cm–2 bis 5∙1013 cm–2 verwendet wird.
  8. Herstellungsverfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass zur Dotierung des ersten Leitfähigkeitstyps ein n-Dotierungsstoff und zur Dotierung des zweiten Leitfähigkeitstyps ein p-Dotierungsstoff verwendet werden.
  9. Herstellungsverfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Dotierung des Driftgebiets (12) höher eingestellt wird als die Dotierung des Bodygebiets (20).
  10. Trenchtransistor, der innerhalb einer oberhalb eines Substrats (10) eines ersten Leitfähigkeitstyps (n) abgeschiedenen Epitaxieschicht (11, 11') einen Graben (14) und innerhalb des Grabens (14) ein Gatedielektrikum (15) und eine Gateelektrode (16) sowie in einem an den Graben (14) anschließendem Bodygebiet (20) eines zweiten Leitfähigkeitstyps (p) ein Sourcegebiet (13) des ersten Leitfähigkeitstyps (n) aufweist, dadurch gekennzeichnet, dass der Trenchtransistor weiterhin aufweist: ein eine Drainzone bildendes Driftgebiet (12) des ersten Leitfähigkeitstyps (n), das vom Ende des Übergangs vom Substrat (10) zur Epitaxieschicht (11, 11') bis über das untere Ende (U) des Grabens (14) reicht und unmittelbar an die Unterseite des Bodygebiets (20) anschließt, wobei die Dotierung des Driftgebiets (12) höher ist als die Dotierung des Bodygebiets (20).
  11. Trenchtransistor nach Anspruch 10, dadurch gekennzeichnet, dass der erste Leitfähigkeitstyp der n-Typ und der zweite Leitfähigkeitstyp der p-Typ ist.
DE10361135A 2003-12-23 2003-12-23 Trenchtransistor und Verfahren zur Herstellung eines Trenchtransistors mit hochenergieimplantiertem Drain Expired - Fee Related DE10361135B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10361135A DE10361135B4 (de) 2003-12-23 2003-12-23 Trenchtransistor und Verfahren zur Herstellung eines Trenchtransistors mit hochenergieimplantiertem Drain
US11/023,038 US20050205962A1 (en) 2003-12-23 2004-12-23 Trench transistor and method for fabricating a trench transistor with high-energy-implanted drain
US11/606,628 US8039894B2 (en) 2003-12-23 2006-11-30 Trench transistor and method for fabricating a trench transistor with high-energy-implanted drain

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10361135A DE10361135B4 (de) 2003-12-23 2003-12-23 Trenchtransistor und Verfahren zur Herstellung eines Trenchtransistors mit hochenergieimplantiertem Drain

Publications (2)

Publication Number Publication Date
DE10361135A1 DE10361135A1 (de) 2005-07-28
DE10361135B4 true DE10361135B4 (de) 2006-07-27

Family

ID=34706555

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10361135A Expired - Fee Related DE10361135B4 (de) 2003-12-23 2003-12-23 Trenchtransistor und Verfahren zur Herstellung eines Trenchtransistors mit hochenergieimplantiertem Drain

Country Status (2)

Country Link
US (2) US20050205962A1 (de)
DE (1) DE10361135B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103378A (ja) * 2006-10-17 2008-05-01 Nec Electronics Corp 半導体装置とその製造方法
US7615847B2 (en) 2007-03-23 2009-11-10 Infineon Technologies Austria Ag Method for producing a semiconductor component
DE102007014038B4 (de) 2007-03-23 2015-02-12 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Halbleiterbauelements
US8643068B2 (en) * 2009-03-12 2014-02-04 Infineon Technologies Ag Integrated circuit having field effect transistors and manufacturing method
US20150221764A1 (en) * 2014-02-04 2015-08-06 Infineon Technologies Ag Wafer based beol process for chip embedding
CN117012649A (zh) * 2023-09-26 2023-11-07 深圳天狼芯半导体有限公司 一种基于p型磊晶降低导通电阻的沟槽mosfet及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489787A (en) * 1993-07-05 1996-02-06 U.S. Philips Corporation Semiconductor device having an insulated gate field effect transistor and exhibiting thyristor action
US6511886B2 (en) * 2000-12-27 2003-01-28 Electronics And Telecommunications Research Institute Method for manufacturing trench-gate type power semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122749A (ja) * 1993-09-01 1995-05-12 Toshiba Corp 半導体装置及びその製造方法
US5424231A (en) * 1994-08-09 1995-06-13 United Microelectronics Corp. Method for manufacturing a VDMOS transistor
US5814858A (en) * 1996-03-15 1998-09-29 Siliconix Incorporated Vertical power MOSFET having reduced sensitivity to variations in thickness of epitaxial layer
JP2000515684A (ja) * 1996-07-19 2000-11-21 シリコニックス・インコーポレイテッド トレンチ底部注入領域を有する高密度トレンチｄｍｏｓトランジスタ
US6569738B2 (en) * 2001-07-03 2003-05-27 Siliconix, Inc. Process for manufacturing trench gated MOSFET having drain/drift region
US7033876B2 (en) * 2001-07-03 2006-04-25 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same
US6764906B2 (en) * 2001-07-03 2004-07-20 Siliconix Incorporated Method for making trench mosfet having implanted drain-drift region

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489787A (en) * 1993-07-05 1996-02-06 U.S. Philips Corporation Semiconductor device having an insulated gate field effect transistor and exhibiting thyristor action
US6511886B2 (en) * 2000-12-27 2003-01-28 Electronics And Telecommunications Research Institute Method for manufacturing trench-gate type power semiconductor device

Also Published As

Publication number Publication date
US20070190714A1 (en) 2007-08-16
US20050205962A1 (en) 2005-09-22
US8039894B2 (en) 2011-10-18
DE10361135A1 (de) 2005-07-28

Similar Documents

Publication Publication Date Title
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE69635824T2 (de) Graben-dmos-transistor mit vergrabener schicht für verminderten anschaltwiderstand und verbesserter robustheit
DE19913375B4 (de) Verfahren zur Herstellung einer MOS-Transistorstruktur
DE10196441B4 (de) Verfahren zur Herstellung eines MOSFET
DE102006002065B4 (de) Kompensationsbauelement mit reduziertem und einstellbarem Einschaltwiderstand
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102006045441B4 (de) Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einer Trenchtransistorstruktur
EP1421612B1 (de) LDMOS-Transistor und dessen Herstellungsverfahren
DE112014004583T5 (de) Siliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE10392617T5 (de) Niedrigsspannungs-Leistungsbauteil mit hoher Dichte und einem Grabengate mit gleichmäßig dotiertem Kanal und dessen Randabschlußtechnik
AT504290A2 (de) Feldeffekttransistor mit ladungsgleichgewicht
EP1039548A2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE102006051285A1 (de) MOS-Transistor mit einem Driftbereich und Verfahren zur Herstellung desselben
EP1517361A2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einer Driftregion, die einen Graben aufweist
DE10296970B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
EP1181712B1 (de) Niederohmiges vdmos-halbleiterbauelement
DE102009060072B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102009002813A1 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE112004001846B4 (de) LDMOS-Transistor
DE19908809B4 (de) Verfahren zur Herstellung einer MOS-Transistorstruktur mit einstellbarer Schwellspannung
DE10355588A1 (de) MOS-Transistoreinrichtung
DE10392615T5 (de) Short channel trench power-mosfet mit niedriger Schwellwert-Spannung
DE10361135B4 (de) Trenchtransistor und Verfahren zur Herstellung eines Trenchtransistors mit hochenergieimplantiertem Drain
EP0973205B1 (de) Hochspannungs-MOS-Transistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee