DE102013203528A1 - Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren derselben - Google Patents

Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren derselben Download PDF

Info

Publication number
DE102013203528A1
DE102013203528A1 DE102013203528A DE102013203528A DE102013203528A1 DE 102013203528 A1 DE102013203528 A1 DE 102013203528A1 DE 102013203528 A DE102013203528 A DE 102013203528A DE 102013203528 A DE102013203528 A DE 102013203528A DE 102013203528 A1 DE102013203528 A1 DE 102013203528A1
Authority
DE
Germany
Prior art keywords
silicon carbide
carbide semiconductor
epitaxial layer
semiconductor device
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013203528A
Other languages
English (en)
Other versions
DE102013203528B4 (de
Inventor
Yoshinori Matsuno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102013203528A1 publication Critical patent/DE102013203528A1/de
Application granted granted Critical
Publication of DE102013203528B4 publication Critical patent/DE102013203528B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/045—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0518—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05564—Only on the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13052—Schottky transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Dicing (AREA)

Abstract

Die vorliegende Erfindung beinhaltet ein n+-Typ-Substrat (1), eine auf dem n+-Typ-Substrat (1) ausgebildete Driftepitaxieschicht (2), die eine niedrigere Dotierungskonzentration als das n+-Typ-Substrat 1 aufweist, eine Schottky-Elektrode (6), die auf der Driftepitaxieschicht (2) ausgebildet ist, und ein PI 8, das als eine isolierende Schicht durch Bedecken zumindest eines Endes der Schottky-Elektrode (6) und eines Endes und einer Seitenfläche der Driftepitaxieschicht (2) ausgebildet ist.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Siliziumcarbid-Halbleitervorrichtung und ein Verfahren zum Herstellen der Siliziumcarbid-Halbleitervorrichtung.
  • Es ist allgemein bekannt, dass im Vergleich zu Silizium (Si) ein Siliziumcarbid (hier im Folgenden SiC)-Halbleiter eine größere elektrische Durchbruchsfeldstärke, eine größere Bandlücke und einen größeren Wärmeleitfähigkeitskoeffizienten aufweist. Aufgrund einer großen Bandlücke und eines großen Wärmeleitfähigkeitskoeffizienten weist ein Siliziumcarbid-Halbleiter eine hervorragende Wärmebeständigkeit auf, was einen Betrieb bei hohen Temperaturen und eine einfache Kühlung erlaubt. Aufgrund der großen elektrischen Durchbruchsfeldstärke kann ein Siliziumcarbid-Halbleiter auf einfache Weise in einem abgedünnten Zustand verwendet werden und weist einen geringen Verlust auf, was einen Betrieb bei hohen Temperaturen gestattet.
  • Bei einer SiC-Schottky-Barrierendiode (hier im Folgenden SiC-SBD) und einem SiC-MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) liegt die elektrische Durchbruchsfeldstärke bei 2,8 MV/cm, wenn SiC verwendet wird, verglichen zu 0,3 MV/cm, wenn Silizium verwendet wird. Wenn unter Ausnutzung dieser Eigenschaft die Dicke und die Abschlussstruktur der Driftepitaxieschicht, welches eine aktive Schicht ist, festgelegt werden, dann kann beispielsweise die Dicke der Driftepitaxieschicht ungefähr ein Zehntel von jener in dem Falle der Verwendung von Silizium sein, falls SiC mit einer elektrischen Durchbruchsfeldstärke von ungefähr zehn mal jener von Silizium verwendet wird.
  • Eine kV-Klassen-Hochspannungs-SiC-SBD wird ausgebildet durch Ausbilden einer Schottky-Elektrode auf einer n-Typ-SiC-Epitaxieschicht.
  • Da es bei diesem Aufbau leicht zu einer Konzentration der elektrischen Feldlinien am Umfang der Fläche des Übergangs zwischen der Epitaxieschicht und der Schottky-Elektrode kommen kann, muss eine p-Typ-Abschlussstruktur auf der Oberflächenschicht des Umfangs der Fläche des Übergangs (Schottky-Übergangsfläche) ausgebildet werden zum Verringern einer elektrischen Feldlinienkonzentration.
  • Wenn die p-Typ-Abschlussstruktur ausgebildet wird, wird im Allgemeinen ein Verfahren verwendet, bei dem ein p-Typ-Dotierstoff, wie beispielsweise Al (Aluminium) oder B (Bor), in die n-Typ-Epitaxieschicht ionenimplantiert wird und danach ein Aktivierungs-Ausheilen (Annealing) durch eine Hochtemperatur-Wärmebehandlung bei einer Temperatur von 1500°C oder mehr durchgeführt wird. Als Nächstes werden ein Rückseiten-Polieren und eine ohmsche Ausbildung der Rückseite durchgeführt und ein Schottky-Übergang wird auf der Oberfläche ausgebildet. Zusätzlich wird im Allgemeinen Aluminium mit einer Dicke von ungefähr 5 μm als eine Anschlussfläche für das Drahtbonden (WB) ausgebildet. Auf diesen Vorgang folgend wird herkömmlicherweise ein Polyimid (hier im Folgenden PI), welches ein Aushärtungsheizen bei ungefähr 350°C benötigt, als eine Passivierungsschicht ausgebildet und schließlich wird eine Rückseitenmetallisierung mit Ni/Au durchgeführt zum Vervollständigen des Wafer-Herstellprozesses.
  • Wenn ein Wafertest (hier im Folgenden WT) und ein Chiptest (hier im Folgenden CT) durchgeführt werden müssen zum Bewerten der elektrischen Eigenschaften des Elements, dann wird nach der Durchführung des WT das Element durch Vereinzeln in einzelne Chips aufgeteilt und ein CT durchgeführt. Das Vorstehende ist die allgemeine Prozessabfolge.
  • Das PI wird so ausgebildet, dass es jedes der Oberflächenelektrodenenden mit Ausnahme der Oberflächenelektrodenanschlussflächenöffnung, das Oberflächenelektrodenende mit Ausnahme der Sägelinienöffnung (Ritzlinienöffnung) und die Umgebung der Abschlussstruktur bedeckt.
  • Während der normalen PI-Ausbildung wird eine Art Kerbenausbildung nicht an einem Ort der Substratoberfläche durchgeführt, der dem Chipende entspricht. Deshalb ist PI nicht auf den Seitenwänden der einzelnen Elemente ausgebildet.
  • Im Gegensatz dazu gibt es das unten erwähnte Fallbeispiel als eine Methode zum Ausbilden eines Passivierungsfilms aus beispielsweise PI auf den Seitenwänden der einzelnen Elemente zu irgendeinem Zweck.
  • Die japanische Patentoffenlegungsschrift JP 2005-012206 A beschreibt ein Verfahren zum Aufteilen eines Substrats, in dem eine kristalline GaN-Schicht auf einem Saphirsubstrat ausgebildet ist, in Chips. Insbesondere werden die Maßnahmen zur Fragmentierung im Detail beschrieben.
  • Was das Verfahren zur Herstellung des GaN-Elements anbelangt, werden Maßnahmen gegen eine Fragmentierung durch Spaltung und gegen einen erhöhten Schneidbetrag während der Vereinzelung beschrieben. Weiterhin wird ein Verfahren zum Bedecken der Seitenwände innerhalb eines konkaven Abschnitts für Elektroden mit einem Passivierungsfilm beschrieben.
  • Die japanische Patentoffenlegungsschrift JP 2005-012206 A beschreibt, dass die Tiefe der auszubildenden Kerbe vorzugsweise bei 1 bis 100 μm liegt und besonders bevorzugt in dem Bereich von 1 bis 50 μm. Weiterhin wird ein Brechen der ausgebildeten Kerbe am Ende nicht in Erwägung gezogen.
  • Die japanische Patentoffenlegungsschrift JP 2000-183282 beschreibt ein Verfahren zur Vereinfachung des Herausnehmens von zurückgewiesenen Chips und der Ermöglichung des Schutzes der Chips während der Herstellung von Modulen durch Vorsehen eines isolierenden Rahmens, der als Chiprahmen bezeichnet wird. Gemäß dem Verfahren können ebenfalls eine geringere Größe und eine niedrigere Induktivität erzielt werden.
  • Die japanische Patentoffenlegungsschrift JP 2009-224641 beschreibt einen Aufbau, bei dem eine Leiterschicht auf der gesamten Endoberfläche ausgebildet wird.
  • Die japanische Patentoffenlegungsschrift JP 2004-064028 beschreibt ein Verfahren zum Ausbilden eines konkaven Abschnitts von 0,1 μm oder mehr und 10 μm oder weniger mittels Laser-Ritzens während der Herstellung einer Silizium-Solarzelle.
  • Die japanische Patentoffenlegungsschrift JP 2006-156658 beschreibt einen Aufbau, bei dem ein konkaver Abschnitt auf der rückseitigen Oberfläche des Elements vorhanden ist zum Zwecke der Verringerung des AN-Widerstands, während die Substratfestigkeit beibehalten wird.
  • Wie oben beschrieben, wird unter Ausnutzung der Eigenschaft, dass die elektrische Durchbruchsfeldstärke bei 2,8 MV/cm liegt, wenn SiC verwendet wird, im Vergleich zu 0,3 MV/cm, wenn Silizium verwendet wird, die Dicke der Abschlussstruktur der Drift-Epitaxieschicht, welches eine aktive Schicht ist, gewählt.
  • Wenn SiC mit einer elektrischen Durchbruchsfeldstärke, die ungefähr zehn mal so groß wie jener in dem Fall ist, in dem Silizium verwendet wird, verwendet wird, dann kann die Dicke der Drift-Epitaxieschicht ungefähr ein Zehntel von jener in dem Falle der Verwendung von Silizium betragen.
  • Während der Ermittlung der elektrischen Eigenschaften kann in Abhängigkeit von der elektrischen Feldlinienkonzentration, die resultierend aus der Gestalt des Chipendes hervorgerufen wird, sowie in Abhängigkeit vom Zustand des Chips, der durch die Umgebungsatmosphäre beeinflusst wird, eine elektrische Entladung auftreten.
  • Aufgrund der Vereinzelung in einzelne Chips kann die elektrische Entladung leicht in den einzelnen Elementen mit frei liegenden Seitenwänden. (Seitenoberflächen) auftreten, wo kein PI ausgebildet ist. Dies führt zu dem Problem des Auftretens einer elektrischen Entladung während des CT, sogar wenn während des WT keine elektrische Entladung auftritt.
  • Eine Aufgabe der vorliegenden Erfindung ist es, eine Siliziumcarbid-Halbleitervorrichtung und ein Verfahren zum Herstellen der Siliziumcarbid-Halbleitervorrichtung bereitzustellen, bei denen das Auftreten einer elektrischen Entladung in dem in eine Mehrzahl von Chips vereinzelten Siliziumcarbid-Halbleitersubstrat, nachdem das Halbleitersubstrat vereinzelt wurde, verhindert werden kann.
  • Die Aufgabe wird gelöst durch eine Siliziumcarbid-Halbleitervorrichtung nach Anspruch 1 und ein Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung nach Anspruch 4.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.
  • Die Siliziumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung beinhaltet ein Siliziumcarbid-Halbleitersubstrat, eine auf dem Siliziumcarbid-Halbleitersubstrat ausgebildete Epitaxieschicht, die eine geringere Dotierungskonzentration als das Siliziumcarbid-Halbleitersubstrat aufweist, eine auf der Epitaxieschicht ausgebildete Elektrode und eine Isolationsschicht, die so ausgebildet ist, dass sie zumindest ein Ende der Elektrode und ein Ende und eine Seitenoberfläche der Epitaxieschicht bedeckt.
  • Weiterhin beinhaltet das Verfahren zum Herstellen der Siliziumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung einen Schritt (a) des Ausbildens einer Epitaxieschicht mit einer niedrigeren Dotierungskonzentration als das Siliziumcarbid-Halbleitersubstrat auf dem Siliziumcarbid-Halbleitersubstrat, einen Schritt (b) des Ausbildens einer Mehrzahl von Elektroden auf der Epitaxieschicht, einen Schritt (c) des Ausbildens einer Kerbe, die tiefer als eine Bodenfläche der Epitaxieschicht ist, auf der Epitaxieschicht jeweils zwischen den Elektroden, einen Schritt (d) des Ausbildens einer Isolationsschicht durch Bedecken zumindest eines Endes der Elektroden und eines Endes und einer freiliegenden Seitenfläche der Epitaxieschicht und einen Schritt (e) des Zerteilens des Siliziumcarbid Halbleitersubstrats an einem Abschnitt, in dem die Kerbe ausgebildet ist.
  • Gemäß der vorliegenden Erfindung kann ein Freiliegen der Seitenoberflächen der Epitaxieschicht verhindert werden, was die Unterdrückung des Auftretens einer elektrischen Entladung ermöglicht.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsformen unter Bezugnahme auf die Zeichnungen.
  • 1 bis 10 sind Querschnittsansichten, die alle ein Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung erläutern.
  • 11 und 12 sind Querschnittansichten, die alle ein Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung gemäß einem der vorliegenden Erfindung zugrunde liegenden Verfahren erläutern.
  • Als der vorliegenden Erfindung zugrunde liegende Voraussetzung ist ein PI 8 so ausgebildet, dass es die Oberflächenelektrodenenden mit Ausnahme einer Oberflächenelektrodenanschlussöffnung 10, ein Oberflächenelektrodenende mit Ausnahme einer Sägelinienöffnung 100 und die Umgebung der Abschlussstruktur bedeckt, wie in 11 veranschaulicht.
  • Während der normalen PI 8-Ausbildung wird eine Art Kerbenausbildung nicht an einem Ort durchgeführt, der einem Chipende in der Oberfläche des n+-Typ-Substrats 1 entspricht. Wie in 12 veranschaulicht, ist deshalb bei einer Vereinzelung in einzelne Chips das PI 8 nicht als eine isolierende Schicht auf den Seitenwänden (Seitenoberflächen) der einzelnen Elemente ausgebildet.
  • Während der Ermittlung der elektrischen Eigenschaften könnte in Abhängigkeit von der elektrischen Feldlinienkonzentration, die durch die Gestalt des Chipendes sowie durch den durch die Umgebungsatmosphäre beeinflussten Zustand des Chips hervorgerufen wird, eine elektrische Entladung stattfinden.
  • Aufgrund der Vereinzelung tritt die elektrische Entladung leicht in den einzelnen Elementen mit freiliegenden Seitenwänden (Seitenoberflächen) auf, auf denen das PI 8 nicht ausgebildet ist. Dies könnte in dem Auftreten einer elektrischen Entladung während des CT resultieren, sogar wenn während des WT die elektrische Entladung nicht auftrat.
  • Angesichts des vorstehenden Problems zeigt die unten beschriebene Ausführungsform eine Siliziumcarbid-Halbleitervorrichtung und ein Verfahren zum Herstellen der Siliziumcarbid-Halbleitervorrichtung, durch welche das Auftreten einer elektrischen Entladung in dem in eine Mehrzahl von Chips vereinzelten Siliziumcarbid-Halbleitersubstrat nach der Vereinzelung des Halbleitersubstrats verhindert werden kann.
  • Erste Ausführungsform
  • Herstellungsverfahren
  • Hier im Folgenden wird ein Überblick über die Siliziumcarbid-Halbleitervorrichtung und das Verfahren zum Herstellen der Siliziumcarbid-Halbleitervorrichtung der vorliegenden Erfindung gegeben, bei dem eine SiC-SBD als Beispiel verwendet wird.
  • Beispielsweise wird auf einer Siliziumoberfläche (0001) eines n-Typ-4H-SiC-Substrats mit einem Durchmesser von 4 Zoll und einem Verkippungswinkel von 4° durch ein CVD-Verfahren das epitaktische Wachstum einer n-Typ-SiC-Schicht bewerkstelligt.
  • Die Dotierung und die Dicke der auf das n-Typ-4H-SiC-Substrat aufgewachsenen n-Typ-Epitaxieschicht werden so eingestellt, dass eine gewünschte Durchbruchsspannung (Spannungsfestigkeit) erzielt wird.
  • Die Ausbildung von Justiermarken als Referenz innerhalb des Substrats, die für den Fotogravurprozess (die Fotolithographie) notwendig ist, die Ausbildung einer p-Typ-Abschlussstruktur, das Rückseiten-Polieren, die Ausbildung eines ohmschen Übergangs in der rückseitigen Oberfläche, das Ausbilden eines Schottky-Übergangs auf der Oberfläche und die Ausbildung einer Anschlussfläche auf der Oberfläche zum Drahtbonden (hier im Folgenden mit WB abgekürzt) werden nachfolgend durchgeführt.
  • Bezüglich der Tiefe der Kerbe verhält es sich so, dass die Kerbe eher tiefer als die Dicke der Driftepitaxieschicht sein muss als äquivalent zu deren Dicke. obwohl es davon abhängt, wie die Durchbruchsspannung eingestellt ist, reicht die Dicke der Driftepitaxieschicht von einigen Mikrometern bis einigen zehn Mikrometern. Im Hinblick auf die Ausbildung des PI auf den Seitenoberflächen der Kerbe ist es wünschenswert, dass die Kerbe die gleiche Tiefe aufweist wie die Dicke der Epitaxieschicht, da die Ausbildung des PI mit zunehmender Tiefe der Kerbe schwierig wird.
  • Wenn es andererseits möglich ist, die Kerbe bis zu einer Tiefe auszubilden, die zwei Dritteln der Dicke des Substrats entspricht, d. h., wenn die Dicke des 4-Zoll-SiC-Substrats in dem Bereich von 300 bis 350 μm liegt, dann ist die Restdicke, auf der kein Ritzen oder Sägen durchgeführt wird, bei beispielsweise ungefähr 100 μm.
  • Dies liegt daran, dass beim Vereinzeln mittels mechanischen Brechens in der Restdicke des SiC, wo kein Ritzen bzw. Sägen durchgeführt werden, eine Schartigkeit, was eine Art von Verlust ist, und entsprechend überschüssige Vorsprünge als ”Grat” (für englisch: ”burr”) leicht auftreten können. Je dicker die Restdicke des SiC ist, desto leichter und deutlicher treten die letztgenannten Erscheinungen auf. Das Zerteilen selbst wird ebenfalls schwierig.
  • Zum Durchführen der Prozessierung von dem Halb-Schneide-Vorgang (dem Ansägen bzw. Anritzen) und der nachfolgenden PI-Ausbildung und Rückseitenmetallisierung bis zu dem WT für die Ermittlung der elektrischen Eigenschaften ohne Beschädigung des Substratzustands wird es notwendig, die Substratfestigkeit sicherzustellen. In dem Falle des vorstehend erwähnten 4-Zoll-SiC-Substrats ist die notwendige Dicke zum Sicherstellen der Festigkeit ungefähr 100 μm. Deshalb kann das Substrat bis zu der oben beschriebenen Restdicke abgedünnt werden.
  • Es wird angenommen, dass die PI-Ausbildung nach dem Halbschneidevorgang (Einschneidevorgang) durch ein Aufschleudern des flüssigen PI-Materials bewerkstelligt wird in gleicher Weise wie bei dem normalen Waferprozess.
  • Im Vergleich zu dem Fotoresist, der normalerweise in dem Fotogravurprozess verwendet wird, wird die auf der Substratoberfläche ausgebildete PI-Dicke durch Aufschleudern des hochviskosen gelartigen PI-Materials mit einer Drehfrequenz entsprechend der Zieldicke, beispielsweise mit einer Drehfrequenz von ungefähr 2000 bis 3000 U/min, gesteuert und gleichzeitig die Uniformität innerhalb der Oberfläche verbessert.
  • Es wird jedoch davon ausgegangen, dass das PI nach der Aushärtungs-Wärmebehandlung vollständig ausgebildet ist. Eine Kerbe mit einer Breite von beispielsweise 50 bis 100 μm kann auf der Oberfläche des SiC-Substrats mittels eines Halbschneideverfahrens ausgebildet werden und in solch einer Kerbe wird PI gleichförmig ausgebildet.
  • Bezüglich des in dieser Region ausgebildeten Pi können eine Zieldicke und eine hervorragende Uniformität innerhalb der Oberfläche nicht in gleicher Weise wie bei der normalen Substratoberfläche erreicht werden. Das Ziel der Bedeckung der Seitenwände aus SiC kann jedoch erreicht werden. Es wurde gefunden, dass bei der Verhinderung des Phänomens des Auftretens von elektrischen Entladungen in den Ecken der Chips die Abhängigkeit von der PI-Schichtdicke klein ist.
  • Hier im Folgenden werden die Details des Verfahrens zur Herstellung der Siliziumcarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf 1 bis 10 beschrieben. 1 bis 10 sind Hauptquerschnittsansichten einer SiC-SBD in dem Herstellungsprozess zum Erläutern des Herstellungsverfahrens der ersten Ausführungsform der vorliegenden Erfindung.
  • Wie in 1 veranschaulicht, wird als allererstes im Schritt 1 ein n+-Typ-Substrat 1 vorbereitet, das eine (0001) 4H-SiC-Siliziumoberfläche und einen Verkippungswinkel von 8° oder 4° aufweist. Der spezifische Widerstand des n+-Typ-Substrats 1 liegt bei ungefähr 0,02 Ω·cm.
  • Entsprechend der gewünschten Durchbruchsspannung von ungefähr 600 V bis 3300 V wird als Nächstes auf dem n+-Typ-Substrat 1 eine n-Typ-Driftepitaxieschicht 2 mit einer Dotierungskonzentration von ungefähr 5 × 1015/cm3 bis zu einer Dicke von 5 bis 30 μm aufgewachsen. Die Driftepitaxieschicht 2 muss eine niedrigere Dotierungskonzentration als das n+-Typ-Substrat 1 aufweisen.
  • Zusätzlich werden durch Ätzen bis zu einer Tiefe von 0,3 μm auf der SiC-Oberfläche Justiermarken ausgebildet, die während des nachfolgenden Fotogravur (Fotolithographie-)Prozesses notwendig sind. Diese Marken sind in der Figur nicht dargestellt. Zur Vereinfachung des Herstellungsprozesses kann die Ausbildung der Marken mit dem nachfolgenden Implantationsschritt kombiniert werden.
  • Wie in 2 veranschaulicht, wird als Nächstes im Schritt 2 zum Sicherstellen einer stabilen gewünschten Durchbruchsspannung durch Al-Ionenimplantation auf der Driftepitaxieschicht 2 eine p-Typ-dotierte Abschlussschicht 3 ausgebildet als Struktur zum Absenken der elektrischen Feldlinienkonzentration am Ende (am Rand) der Schottky-Elektrode.
  • Beispielsweise können eine Multiring-Struktur mit einer Art von Dotierungskonzentration, genannt FLR (Feldbegrenzungsring), und/oder einer Abschlussstruktur mit zwei Arten von Dotierungskonzentrationen, genannt JTE (Übergangsabschlusserweiterung), welche einen GR (Guardring) und eine Ringstruktur aufweist, die sich nach außen hin mit einer geringfügig kleineren Dotierungskonzentration fortsetzt, ausgebildet werden.
  • In beiden Fällen muss zum Ausbilden einer vollständigen Abschlussstruktur die implantierte Schicht aktiviert werden. In einem SiC-Prozess wird im Allgemeinen eine Wärmebehandlung bei einer hohen Temperatur von ca. 1300 bis 1700°C durchgeführt. Zu dieser Zeit kann eine Abdeckung mit einer Graphitschicht durchgeführt werden zum Unterdrücken des Auftretens einer Stufe, die als Bündelungsstufe bezeichnet wird. In einem hervorragenden Prozess kann die Bündelungsstufe auf unter 1 nm herabgedrückt werden. Wenn für die implantierte p-Typ-Schicht ein Aktivierungsgrad von 50% oder mehr, bevorzugter 90% oder mehr, erzielt werden kann, funktioniert die implantierte p-Typ-Schicht als eine Abschlussstruktur. Eine höhere Aktivierungsrate kann interpretiert werden als ein Anzeiger für den Rekristallisationszustand des Kristalls, der in dem Implantationsschritt geschädigt wurde und zu einem vollkommeneren Zustand hin verändert wird. Somit trägt eine hohe Aktivierungsrate zu einer hohen Zuverlässigkeit der Vorrichtung bei.
  • Wie in 3 veranschaulicht, wird als Nächstes im Schritt 3 zum Schutz der Oberfläche der n-Typ-Driftepitaxieschicht 2 und der implantierten p-Typ-Abschlussschicht 3 eine thermische SiO2-Schicht 4 ausgebildet.
  • Eine Trockenoxidation ist wirkungsvoll für hervorragende elektrische Eigenschaften einer SBD-Vorrichtung und es ist wünschenswert, dass eine Oxidschicht von 20 nm oder mehr ausgebildet wird. Während der thermischen Oxidation wird im Allgemeinen eine thermische SiO2-Schicht ebenfalls auf der rückseitigen Oberfläche ausgebildet. Dies ist aber nicht in 3 dargestellt. Hieraufhin wird ein Rückseiten-Polieren bis zu der gewünschten Dicke durchgeführt und die rückseitige Oberfläche aus reinem SiC wird freigelegt.
  • Wie in 4 veranschaulicht, wird als Nächstes im Schritt 4 eine rückseitige ohmsche Elektrode 5 ausgebildet. Beispielsweise wird Ni mit einer Dicke von 100 nm durch Sputtern ausgebildet und durch Ausheilen (Annealen) des Ni bei 1000°C wird ein hervorragender ohmscher Übergang erhalten.
  • Die im Schritt 3 auf der Oberfläche ausgebildete thermische SiO2-Schicht 4 dient als eine Prozess-Schutzschicht. Unmittelbar vor dem nachfolgenden Ausbilden des Schottky-Metalls wird die thermische SiO2-Schicht 4 geätzt und durch Flusssäure entfernt, so dass eine saubere SiC-Oberfläche der n-Typ-Driftepitaxieschicht 2 bereitgestellt wird.
  • Wie in 5 veranschaulicht, wird als Nächstes im Schritt 5 eine Schottky-Elektrode 6 jeweils an den Stellen der Oberfläche zwischen der implantierten p-Typ-Abschlussschicht 3 ausgebildet. Beispielsweise wird auf der gesamten Oberfläche eine Schicht aus Ti durch Sputtern ausgebildet und in dem Fotogravurvorgang wird mittels Ätzens mit verdünnter Flusssäure eine Elektrodenstrukturierung durchgeführt. Zum Erhalt von stabileren elektrischen Eigenschaften ist eine Wärmebehandlung der Schottky-Elektroden 6 bei ungefähr 450°C wirkungsvoll.
  • Wenn Ti als Schottky-Metall verwendet wird, dann liegt der Ort im Übergang mit der maximalen Wirkung auf die Eigenschaften der Vorrichtung bei SiC-SBDs in der Ti/SiC-Grenzfläche. Deshalb ist es soweit als möglich wünschenswert, zuerst die obere Oberfläche, welches die Ti-Schottky-Elektrode 6 ist, und danach die rückseitige Oberfläche, welches die ohmsche Elektrode 5 ist, auszubilden.
  • Zum Ausbilden einer exzellenten rückseitigen ohmschen Elektrode 5 aus Ni ist jedoch ein Ausheilen (Annealing) bei ungefähr 1000°C notwendig und bei diesem Hochtemperaturprozess wird die Schottky-Elektrode 6 aus Ti zerstört. Als ein Ergebnis gibt es keine andere Alternative als ein Verfahren zu wählen, bei dem die rückseitige Oberfläche, welches die ohmsche Elektrode 5 ist, immer zuerst ausgebildet wird und die obere Oberfläche, welches die Ti-Schottky-Elektrode 6 ist, später ausgebildet wird.
  • Wie in 6 gezeigt, wird als Nächstes im Schritt 6 eine Anschlussfläche 7 zum WB (Drahtbonden) auf der Oberfläche ausgebildet. Beispielsweise wird auf der gesamten Oberfläche durch Sputtern eine 5-μm-Schicht aus Al ausgebildet und ähnlich zu dem vorstehend erwähnten Ti wird mittels Fotogravur (Fotolithographie) eine Strukturierung durchgeführt. Im Allgemeinen wird hauptsächlich Phosphorsäure als die Al-Ätzflüssigkeit verwendet.
  • Wie in 7 gezeigt, wird als nächstes im Schritt 7 vor der Ausbildung des PI 8 die Kerbe 11 ausgebildet, indem durch Einschneiden (Ansägen oder Anritzen) des n+-Typ-Substrats 1 mittels einer Trennklinge.
  • Was die Tiefe der Kerbe anbelangt, so wird die Kerbe mit einer Tiefe ausgebildet, die zumindest gleich der Dicke der Driftepitaxieschicht ist. Dies bedeutet, die Kerbe 11 wird mit solch einer Tiefe ausgebildet, dass die Bodenfläche der Kerbe 11 der unteren Fläche der Driftepitaxieschicht 2 oder dem n+-Typ-Substrat 1 nahe dieser unteren Fläche entspricht. Obwohl es davon abhängt, wie die Durchbruchsspannung gewählt wird, reicht die Dicke der Driftepitaxieschicht von einigen Mikrometern bis einigen zehn Mikrometern. Im Hinblick auf die Ausbildung des PI auf den Seitenflächen der Kerbe 11 ist es wünschenswert, dass die Kerbe nicht eine Tiefe überschreitet, die äquivalent zu der Dicke der Epitaxieschicht ist, da die Ausbildung des PI mit zunehmender Tiefe der Kerbe schwierig wird.
  • Wenn andererseits die Kerbe bis zu einer Tiefe ausgebildet wird, die zwei Dritteln der Dicke des Substrats entspricht, d. h., wenn die Dicke des 4-Zoll-SiC-Substrats in dem Bereich von 300 bis 350 μm liegt, dann kann die Restdicke, bei der der Einschneidevorgang nicht durchgeführt wird, beispielsweise bei ungefähr 100 μm liegen.
  • Dies liegt daran, dass, wenn das Zerteilen durch mechanisches Brechen durchgeführt wird, in der Restdicke des SiC, wo kein Einschneiden durchgeführt wurde, leicht eine Schartigkeit, was eine Art Verlust ist, und entsprechend überschüssige Vorsprünge, genannt ”Grat”, auftreten können. Beide Phänomene treten leichter und deutlicher auf, wenn die Restdicke des SiC zunimmt. Weiterhin wird das Zerteilen selbst schwierig, wenn die Restdicke zunimmt.
  • Um die Prozessierung von dem Einschneidevorgang und der nachfolgenden PI-Ausbildung und Rückseitenmetallisierung bis zu dem WT (Wafertest) für die Ermittlung der elektrischen Eigenschaften ohne Beschädigung des Substrats durchzuführen, wird es notwendig, die Substratfestigkeit sicherzustellen. In dem Falle des vorstehend erwähnten 4-Zoll-SiC-Substrats liegt die notwendige Dicke zum Sicherstellen der Festigkeit bei ungefähr 100 μm. Deshalb kann das Substrat bis zu der oben beschriebenen Restdicke abgedünnt werden.
  • Wie in 8 dargestellt, wird als Nächstes im Schritt 8 die Ausbildung des PI 8 nach dem Einschneidevorgang durch ein Verfahren des Aufschleuderns des flüssigen PI 8-Materials in gleicher Weise wie bei dem normalen Waferprozess durchgeführt.
  • Verglichen mit dem normalerweise in dem Fotogravurprozess verwendeten Fotoresist wird die auf der Substratoberfläche ausgebildete PI-Dicke gesteuert durch Aufschleudern des hochviskosen, gel-artigen PI-Materials mit einer Rotationsfrequenz entsprechend der Zieldicke, beispielsweise einer Rotationsfrequenz von ungefähr 2000 bis 3000 U/min, und gleichzeitig wird die Uniformität innerhalb der Oberfläche verbessert.
  • Es wird jedoch angenommen, dass die Ausbildung des PI 8 nach der Aushärtungswärmebehandlung bei ungefähr 350°C vollständig ist.
  • Eine Kerbe 11 mit einer Breite von beispielsweise 50 bis 100 μm kann auf der Oberfläche des n+-Typ-Substrats 1 durch Einschneiden ausgebildet werden und PI 8 wird gleichförmig in solch einer Kerbe ausgebildet. Dies bedeutet, das PI 8 ist auf der Anschlussfläche 7 auf der Oberfläche und auf der Schottky-Elektrode 6 (einschließlich der Enden bzw. Ränder) und nicht auf der Oberflächenelektrodenanschlussöffnung 10 ausgebildet und ebenfalls auf der Oberfläche (einschließlich der Enden bzw. Ränder) und den Seitenflächen der Driftepitaxieschicht 2 und auf dem freiliegenden n+-Typ-Substrat 1 ausgebildet.
  • Im Hinblick auf das PI 8, das in dieser Region ausgebildet wird, können eine Zieldicke und eine hervorragende Gleichförmigkeit innerhalb der Oberfläche nicht wie bei der Oberfläche des normalen n+-Typ-Substrats 1 erreicht werden. Das Ziel der Bedeckung der Seitenwände aus SiC kann jedoch erreicht werden. Es wurde gefunden, dass für die Verhinderung des Phänomens des Auftretens von elektrischen Entladungen in den Ecken der Chips die Abhängigkeit von der Dicke der PI 8-Schicht gering ist.
  • Wie in 9 veranschaulicht, wird als Nächstes im Schritt 9 eine Schicht aus Ni und Au auf der gesamten Oberfläche beispielsweise durch Sputtern als Rückseitenmetallisierung 9 ausgebildet. Der Waferprozess ist damit abgeschlossen. Falls ein Wafertest (WT) durchgeführt werden soll, wird er in diesem Zustand durchgeführt.
  • Wie in 10 veranschaulicht, wird als Nächstes im Schritt 10 der Abschnitt der Dicke des n+-Typ-Substrats 1, der nach dem Einschneiden zurück blieb, zerteilt. Auf diese Weise wird der Wafer durch Zerteilen an einem Abschnitt, in dem die Kerbe 11 ausgebildet ist, in Chips umgewandelt und es kann eine Struktur erhalten werden, bei der die Seitenflächen der Chips der vorliegenden Erfindung mit dem PI 8 bedeckt sind. Zum Aufteilen in Chips nach dem Einschneiden ist beispielsweise ein mechanisches Brechen wirkungsvoll.
  • Wie oben beschrieben wurde, kann mit Bezug auf die Abschnitte des SiC-Chips, auf denen das PI ausgebildet ist, ein Aufbau einer Siliziumcarbid-Halbleitervorrichtung erzielt werden, bei dem das PI als Isolierschicht zumindest die Ecke des Chips (das Ende der Driftepitaxieschicht 2) ausgehend von dem Elektrodenende an der Seite, wo die Epitaxieschicht ausgebildet ist, bedeckt und zumindest einen Abschnitt entsprechend der Dicke der Driftepitaxieschicht 2 an den Seitenflächen des Chips (Seitenflächen der Driftepitaxieschicht 2).
  • Durch Erzielen eines Aufbaus, bei dem das PI sogar die Ecke des Chips und die Chipseitenflächen bedeckt, kann das Phänomen einer elektrischen Entladung, das nach oder während des Chiptests auftritt, unterdrückt werden. Aufgrund der Ausbildung des PI 8 im Substratzustand (Waferzustand vor dem Zerteilen) wird die Mengenproduktivität hervorragend.
  • Beim Abschlussschritt des Zerteilens, der nach der PI-Ausbildung durchgeführt wird, wird im Allgemeinen ein Waschen mit reinem Wasser durchgeführt. Dies dient der Entfernung von abrasiven Partikeln und Kratzern, die vom Zerteilen herrühren.
  • Falls PI auf der Oberfläche des SiC-SBD-Chips Feuchtigkeit absorbiert, können die Durchbruchsspannungseigenschaften sich verschlechtern. Als eine Maßnahme dagegen wird herkömmlicherweise nach dem Durchführen der Oberflächenmetallisierung, der PI-Ausbildung und der Ausbildung der Rückseitenmetallisierung ein Zerteilen und Waschen durchgeführt und, falls das PI Feuchtigkeit absorbiert hat als Resultat des Waschens mit reinem Wasser während des Zerteilens in Chips, wird die Feuchtigkeit innerhalb des PI durch Durchführen einer Aushärtungswärmebehandlung auf den Chips bei ungefähr 200°C entfernt.
  • Neben dem oben beschriebenen direkten Kontakt mit Reinwasser kann eine Absorption von Feuchtigkeit durch das PI auch von der Luftfeuchtigkeit herrühren. Der Kontakt mit reinem Wasser resultiert jedoch in einer signifikanten Absorption von Feuchtigkeit ähnlich einem Immersionszustand (Tauchzustand). Falls daher zumindest die Absorption von Feuchtigkeit während des Waschens nach dem Zerteilungsvorgang vermieden werden kann, kann das Niveau der Feuchtigkeitsabsorption des PI signifikant verringert werden.
  • Gemäß dem Herstellungsverfahren der vorliegenden Erfindung können ein Einschneidevorgang (Halbschneidevorgang) und ein Waschen mit Reinwasser vor der PI-Ausbildung abgeschlossen werden. Dies heißt, der Einschneidevorgang und das Waschen mit reinem Wasser können während des Schrittes 7 durchgeführt werden, vor dem Schritt 8, der in 8 veranschaulicht ist.
  • Somit wurde der Schritt des Kontakts mit reinem Wasser und des Eintauchens von PI in dasselbe, was zu einer schnellen Absorption führt, nach der PI-Ausbildung eliminiert.
  • WIRKUNG
  • Gemäß der Ausführungsform der vorliegenden Erfindung enthält die Siliziumcarbid-Halbleitervorrichtung ein n+-Typ-Substrat 1, eine auf dem n+-Typ-Substrat 1 ausgebildete Driftepitaxieschicht 2 mit einer niedrigeren Dotierungskonzentration als das n+-Typ-Substrat 1, eine auf der Driftepitaxieschicht 2 ausgebildete Schottky-Elektrode 6 und ein PI 8, das als Isolationsschicht ausgebildet wurde durch Bedecken zumindest eines Endes (eines Randes) der Schottky-Elektrode 6 und eines Endes (eines Randes) und einer Seitenoberfläche der Driftepitaxieschicht 2.
  • Als Resultat eines Aufbaus, bei dem sowohl die Ecke des Chips als auch die Chipseitenflächen mit dem PI 8 bedeckt sind, kann gemäß solch einer Siliziumcarbid-Halbleitervorrichtung das Phänomen einer elektrischen Entladung, die nach oder während dem Chiptest auftritt, unterdrückt werden. Durch Bedecken der Seitenflächen der Driftepitaxieschicht 2 mit dem PI 8 kann insbesondere eine elektrische Entladung an der Grenze zwischen der Driftepitaxieschicht 2 und dem n+-Typ-Substrat 1, wo leicht eine elektrische Entladung auftritt, unterdrückt werden.
  • Je tiefer die Kerbe ausgebildet wird, desto schwieriger wird andererseits die Ausbildung des Polyimids. Die Tiefe kann daher auf einen Bereich begrenzt werden, in dem das Polyimid in hervorragender Weise ausgebildet werden kann.
  • Aufgrund der Ausbildung des PI im Substratzustand (Waferzustand) wird weiterhin die Mengenproduktivität exzellent.
  • Sei der Siliziumcarbid-Halbleitervorrichtung nach der Ausführungsform der vorliegenden Erfindung bedeckt weiterhin das PI 8, das als eine Isolationsschicht ausgebildet ist, nicht andere Seitenflächen des n+-Typ-Substrats 1 als jene in der Nähe der Driftepitaxieschicht 2.
  • Mit solch einer Siliziumcarbid-Halbleitervorrichtung kann das Phänomen des Auftretens von elektrischen nach oder während des Chiptests unterdrückt werden und gleichzeitig kann das PI 8 in hervorragender Weise innerhalb der Kerbe 11 ausgebildet werden. Da das PI 8 auf effiziente Weise innerhalb der Kerbe 11 ausgebildet werden kann, wird die Mengenproduktivität hervorragend.
  • Gemäß der Ausführungsform der vorliegenden Erfindung beinhaltet das Verfahren zum Herstellen der Siliziumcarbid-Halbleitervorrichtung einen Schritt (a) des Ausbildens einer Driftepitaxieschicht 2 mit einer niedrigeren Dotierungskonzentration als jener des n+-Typ-Substrats 1 auf dem n+-Typ-Substrat 1, einen Schritt (b) des Ausbildens einer Mehrzahl von Schottky-Elektroden 6 auf der Driftepitaxieschicht 2, einen Schritt (c) des Ausbildens einer Kerbe 11, die tiefer als die Bodenfläche der Driftepitaxieschicht 2 ist, auf der Driftepitaxieschicht 2 jeweils zwischen den Schottky-Elektroden 6, einen Schritt (d) des Ausbildens des PI 8 als eine Isolationsschicht durch Bedecken zumindest eines Randes der Schottky-Elektroden 6 und eines Randes und einer freiliegenden Seitenfläche der Driftepitaxieschicht 2 und einen Schritt (e) des Zerteilens des n+-Typ-Substrats 1 an einem Abschnitt, in dem die Kerbe 11 ausgebildet ist.
  • Gemäß solch einem Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung kann das Phänomen einer elektrischen Entladung, die nach oder während des Chiptests auftritt, unterdrückt werden und gleichzeitig kann das PI 8 in einer exzellenten Weise innerhalb der Kerbe 11 ausgebildet werden. Da das PI 8 auf effiziente Weise innerhalb der Kerbe 11 ausgebildet werden kann, wird die Mengenproduktivität hervorragend.
  • Bei der Ausführungsform der vorliegenden Erfindung ist in dem Verfahren zum Herstellen der Siliziumcarbid-Halbleitervorrichtung der Schritt (c) ein Schritt des Ausbildens der Kerbe 11 mit einer Tiefe bis zu der Bodenfläche der Driftepitaxieschicht 2 hin oder bis zu dem n+-Typ-Substrat 1 in der Nähe der Bodenfläche hin.
  • Gemäß solch einem Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung kann das PI 8 in einer hervorragenden Weise innerhalb der Kerbe 11 ausgebildet werden.
  • Gemäß der Ausführungsform der vorliegenden Erfindung beinhaltet das Verfahren zum Herstellen der Siliziumcarbid-Halbleitervorrichtung weiterhin einen Schritt (f) des Waschens einer Oberseite des n+-Typ-Substrats 1 und einer Oberseite der Driftepitaxieschicht 2 mit Reinwasser vor dem Schritt (d).
  • Gemäß solch einem Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung kann verhindert werden, dass das PI, dass eine hohe Feuchtigkeitsabsorption aufweist, in Kontakt mit Reinwasser kommt oder darin eingetaucht wird und das Auftreten einer elektrischen Entladung aufgrund der Absorption von Feuchtigkeit durch das PI kann unterdrückt werden.
  • Zweite Ausführungsform
  • Herstellungsverfahren
  • Bei der ersten Ausführungsform wird vor der Ausbildung des PI 8 die Kerbe 11 durch Einschneiden des n+-Typ-Substrats 1 mit einer Trennklinge ausgebildet. Dies ermöglicht die Realisierung einer Struktur, bei der die Ecke des Chips und die Chipseitenflächen mit dem Polyimid bedeckt sind.
  • Das PI kann jedoch auch aufgebracht werden nach dem vollständigen Zertrennen (vollständigen Zerteilen), falls die Bodenfläche des n+-Typ-Substrats 1 auf eine Platte oder Folie geklebt ist.
  • Wenn aneinandergrenzende Chips während der Bedeckung mit PI aneinander kleben, so dass eine Trennung der Chips verhindert wird, so ist eine Bedeckung mit PI nach einem auf das vollständige Zertrennen folgenden Dehnen der Folie wirkungsvoll. Dadurch kann das Aneinanderkleben von aneinandergrenzenden Chips, welches durch die PI-Bedeckung verursacht wird, verhindert werden.
  • Abwandlung
  • Die erste und die zweite Ausführungsform haben die Verwendung von Ti als Schottky-Elektrode beschrieben. Es können jedoch auch andere Metalle wie z. B. Ni, W und Mo verwendet werden. Zusätzlich kann das Phänomen einer elektrischen Entladung nach oder während des Chiptests in gleicher Weise ebenfalls in anderen Vorrichtungen als einer SiC-SBD und in anderen Halbleitervorrichtungen, wie z. B. einer JBS (Übergangsbarrieren-Schottky)-Vorrichtung und einem MOSFET verhindert werden.
  • Wirkung
  • Gemäß der Ausführungsform der vorliegenden Erfindung ist bei dem Verfahren zum Herstellen der Siliziumcarbid-Halbleitervorrichtung der Schritt (c) ein Schritt des Fixierens der Bodenfläche des n+-Typ-Substrats 1 auf einer Folie oder einer Platte und des nachfolgenden Ausbildens der Kerbe 11 mit einer Tiefe bis zu der Bodenfläche des n+-Typ-Substrats 1.
  • Gemäß solch einem Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung kann durch Beschichten der gesamten Seitenflächen mit PI das nach oder während eines Chiptests auftretende Phänomen von elektrischen Entladungen auf effektivere Weise unterdrückt werden.
  • Gemäß der Ausführungsform der vorliegenden Erfindung ist bei dem Verfahren zum Herstellen der Siliziumcarbid-Halbleitervorrichtung der Schritt (e) ein Schritt des Zerteilens des auf einer Folie fixierten n+-Typ-Substrats 1 durch Dehnen der Folie.
  • Gemäß solch einem Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung kann das durch die PI-Beschichtung verursachte Aneinanderkleben von aneinandergrenzenden Chips verhindert werden.
  • Die Ausführungsform der vorliegenden Erfindung spezifiziert ebenfalls die Materialqualität, das Grundmaterial und die Bedingungen der Ausführung für jeden Teilschritt sowie für jede Komponente. Diese Angaben beschränken jedoch nicht die angeführten Beispiele.
  • Bei der vorliegenden Erfindung kann jede Ausführungsform frei mit jeder anderen kombiniert werden und jede Komponente einer Ausführungsform kann abgewandelt werden oder irgendeine Komponente kann weggelassen werden, ohne den Umfang der vorliegenden Erfindung zu verlassen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2005-012206 A [0011, 0013]
    • JP 2000-183282 [0014]
    • JP 2009-224641 [0015]
    • JP 2004-064028 [0016]
    • JP 2006-156658 [0017]

Claims (9)

  1. Siliziumcarbid-Halbleitervorrichtung mit: einem Siliziumcarbid-Halbleitersubstrat (1), einer Epitaxieschicht (2), die auf dem Siliziumcarbid-Halbleitersubstrat (1) ausgebildet ist und eine niedrigere Dotierungskonzentration als das Siliziumcarbid-Halbleitersubstrat (1) aufweist, einer Elektrode (6), die auf der Epitaxieschicht (2) ausgebildet ist, und einer isolierenden Schicht (8), die so ausgebildet ist, dass sie zumindest ein Ende der Elektrode (6) und ein Ende und eine Seitenfläche der Epitaxieschicht (2) bedeckt.
  2. Siliziumcarbid-Halbleitervorrichtung nach Anspruch 1, bei der die isolierende Schicht (8) nicht eine andere Seitenfläche des Siliziumcarbid-Halbleitersubstrats (1) als jene in der Nähe der Epitaxieschicht (2) bedeckt.
  3. Siliziumcarbid-Halbleitervorrichtung nach Anspruch 1 oder 2, bei der die isolierende Schicht (8) Polyimid ist.
  4. Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung mit: einem Schritt (a) des Ausbildens einer Epitaxieschicht (2) mit einer niedrigeren Dotierungskonzentration als jener des Siliziumcarbid-Halbleitersubstrats (1) auf dem Siliziumcarbid-Halbleitersubstrat (1), einem Schritt (b) des Ausbildens einer Mehrzahl von Elektroden (6) auf der Epitaxieschicht (2), einem Schritt (c) des Ausbildens einer Kerbe (11), die tiefer als eine Bodenfläche der Epitaxieschicht (2) ist, jeweils auf der Epitaxieschicht (2) zwischen den Elektroden (6), einem Schritt (d) des Ausbildens einer isolierenden Schicht (8) so, dass sie zumindest ein Ende der Elektroden (6) und ein Ende und eine freiliegende Seitenfläche der Epitaxieschicht (2) bedeckt, und einem Schritt (e) des Zerteilens des Siliziumcarbid-Halbleitersubstrats (1) an einem Abschnitt, in dem die Kerbe (11) ausgebildet ist.
  5. Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung nach Anspruch 4, bei dem der Schritt (c) ein Schritt des Ausbildens der Kerbe (11) mit einer Tiefe bis zu einer Bodenfläche der Epitaxieschicht (2) oder bis zu dem Siliziumcarbid-Halbleitersubstrat (1) in der Nähe der Bodenfläche ist.
  6. Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung nach Anspruch 4, bei dem der Schritt (c) ein Schritt des Fixierens einer Bodenfläche des Siliziumcarbid-Halbleitersubstrats (1) auf einer Folie ist und nachfolgend die Kerbe (11) mit einer Tiefe bis zu der Bodenfläche des Siliziumcarbid-Halbleitersubstrats (1) ausgebildet wird.
  7. Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung nach Anspruch 6, bei dem der Schritt (e) ein Schritt des Zerteilens des Siliziumcarbid-Halbleitersubstrats (1), das auf der Folie fixiert ist, durch Dehnen der Folie ist.
  8. Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung nach einem der Ansprüche 4 bis 7, das weiterhin aufweist: einen Schritt (f) des Waschens einer Oberseite des Siliziumcarbid-Halbleitersubstrats (1) und einer Oberseite der Epitaxieschicht (2) mit Reinwasser vor dem Schritt (d).
  9. Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung nach einem der Ansprüche 4, 5 oder 8, bei dem der Schritt (e) ein Schritt des Zerteilens des Siliziumcarbid-Halbleitersubstrats (1) durch mechanisches Brechen ist.
DE102013203528.4A 2012-03-09 2013-03-01 Siliziumcarbid-Halbleiter-Herstellungsverfahren Active DE102013203528B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-052546 2012-03-09
JP2012052546A JP5914060B2 (ja) 2012-03-09 2012-03-09 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE102013203528A1 true DE102013203528A1 (de) 2013-09-12
DE102013203528B4 DE102013203528B4 (de) 2018-01-25

Family

ID=49029751

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013203528.4A Active DE102013203528B4 (de) 2012-03-09 2013-03-01 Siliziumcarbid-Halbleiter-Herstellungsverfahren

Country Status (5)

Country Link
US (1) US9263525B2 (de)
JP (1) JP5914060B2 (de)
KR (1) KR20130103359A (de)
CN (1) CN103311317B (de)
DE (1) DE102013203528B4 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014225557A (ja) * 2013-05-16 2014-12-04 住友電気工業株式会社 炭化珪素半導体装置および半導体モジュールの製造方法、ならびに炭化珪素半導体装置および半導体モジュール
US9490173B2 (en) * 2013-10-30 2016-11-08 Infineon Technologies Ag Method for processing wafer
DE102015205230B4 (de) 2015-03-23 2023-01-19 Universität Duisburg-Essen Verfahren zur Herstellung von Bauelementen aufweisend eine Schottky-Diode mittels Drucktechnik und Bauelement
KR102311791B1 (ko) * 2015-10-16 2021-10-08 한국전기연구원 아민계 폴리머를 포함한 다이오드 제조방법
JP6497358B2 (ja) * 2016-06-22 2019-04-10 株式会社デンソー 炭化珪素半導体装置の製造方法
KR102221385B1 (ko) * 2016-10-05 2021-03-02 한국전기연구원 아민계 폴리머를 포함한 실리콘 카바이드 다이오드 제조방법
US9985125B1 (en) * 2016-11-25 2018-05-29 Panasonic Intellectual Property Management Co., Ltd. Silicon carbide semiconductor device
JP6809334B2 (ja) * 2017-03-29 2021-01-06 Tdk株式会社 半導体装置及びその製造方法
US10804360B2 (en) * 2017-04-14 2020-10-13 Mitsubishi Electric Corporation Silicon carbide semiconductor device, electric power conversion device, method for producing silicon carbide semiconductor device, and method for producing electric power conversion device
US10297557B2 (en) * 2017-06-30 2019-05-21 Sanken Electric Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
US20190206741A1 (en) * 2017-12-29 2019-07-04 Texas Instruments Incorporated Method and structure to eliminate substrate coupling in common drain devices
JP6896821B2 (ja) * 2018-01-09 2021-06-30 ローム株式会社 半導体装置
US11610817B2 (en) * 2021-03-19 2023-03-21 Infineon Technologies Austria Ag Method of processing a semiconductor wafer, semiconductor wafer, and semiconductor die produced from a semiconductor wafer
CN113130625B (zh) * 2021-03-26 2021-11-12 先之科半导体科技(东莞)有限公司 一种高压快速的碳化硅二极管及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183282A (ja) 1998-12-21 2000-06-30 Toshiba Corp 半導体装置及び半導体モジュール
JP2004064028A (ja) 2002-07-31 2004-02-26 Shin Etsu Handotai Co Ltd 太陽電池及びその製造方法
JP2005012206A (ja) 2003-05-29 2005-01-13 Mitsubishi Cable Ind Ltd 窒化物系半導体素子およびその製造方法
JP2006156658A (ja) 2004-11-29 2006-06-15 Toshiba Corp 半導体装置
JP2009224641A (ja) 2008-03-18 2009-10-01 Denso Corp 炭化珪素半導体装置およびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10177974A (ja) 1996-12-18 1998-06-30 Nippon Steel Corp ヘテロエピタキシャルウェハ上のデバイスチップ製造方法
JPH11162889A (ja) * 1997-11-25 1999-06-18 Sony Corp ウエハのブレーキング・延伸装置及び方法
JP2000269166A (ja) 1999-03-15 2000-09-29 Toshiba Corp 集積回路チップの製造方法及び半導体装置
EP1014444A1 (de) * 1999-05-14 2000-06-28 Siemens Aktiengesellschaft Integrierter Schaltkreis mit Schutzschicht und Verfahren zu dessen Herstellung
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
KR100700863B1 (ko) * 2002-06-13 2007-03-29 마츠시타 덴끼 산교 가부시키가이샤 반도체디바이스 및 그 제조방법
JP2006505118A (ja) * 2002-10-30 2006-02-09 オスラム　オプト　セミコンダクターズ　ゲゼルシャフト　ミット　ベシュレンクテル　ハフツング ルミネセンス変換層を備えた発光ダイオード光源を製造するための方法
US20050029646A1 (en) * 2003-08-07 2005-02-10 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for dividing substrate
US7008861B2 (en) * 2003-12-11 2006-03-07 Cree, Inc. Semiconductor substrate assemblies and methods for preparing and dicing the same
JP4564362B2 (ja) * 2004-01-23 2010-10-20 株式会社東芝 半導体装置
US8269262B2 (en) * 2006-05-02 2012-09-18 Ss Sc Ip Llc Vertical junction field effect transistor with mesa termination and method of making the same
US9159888B2 (en) * 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
JP4793293B2 (ja) * 2007-03-16 2011-10-12 日産自動車株式会社 炭化珪素半導体装置及びその製造方法
EP2075840B1 (de) 2007-12-28 2014-08-27 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Scheiden eines Wafers mit darauf geformten Halbleiterelementen und dazugehörendes Bauteil
JP4535151B2 (ja) * 2008-03-19 2010-09-01 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2009267032A (ja) * 2008-04-24 2009-11-12 Toyota Motor Corp 半導体装置とその製造方法
JP2010056312A (ja) * 2008-08-28 2010-03-11 Tokyo Seimitsu Co Ltd ダイシング装置及びワーク洗浄乾燥方法
US8357996B2 (en) * 2009-11-17 2013-01-22 Cree, Inc. Devices with crack stops

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183282A (ja) 1998-12-21 2000-06-30 Toshiba Corp 半導体装置及び半導体モジュール
JP2004064028A (ja) 2002-07-31 2004-02-26 Shin Etsu Handotai Co Ltd 太陽電池及びその製造方法
JP2005012206A (ja) 2003-05-29 2005-01-13 Mitsubishi Cable Ind Ltd 窒化物系半導体素子およびその製造方法
JP2006156658A (ja) 2004-11-29 2006-06-15 Toshiba Corp 半導体装置
JP2009224641A (ja) 2008-03-18 2009-10-01 Denso Corp 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20130234160A1 (en) 2013-09-12
CN103311317B (zh) 2017-12-19
JP2013187438A (ja) 2013-09-19
DE102013203528B4 (de) 2018-01-25
CN103311317A (zh) 2013-09-18
JP5914060B2 (ja) 2016-05-11
US9263525B2 (en) 2016-02-16
KR20130103359A (ko) 2013-09-23

Similar Documents

Publication Publication Date Title
DE102013203528B4 (de) Siliziumcarbid-Halbleiter-Herstellungsverfahren
DE112016001611B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015112649B4 (de) Verfahren zum bilden eines halbleiterbauelements und halbleiterbauelement
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE102011086500B4 (de) Siliziumcarbid-Halbleitervorrichtung und deren Herstellungsverfahren
DE112015004515B4 (de) Halbleitervorrichtungen
DE112010005626B4 (de) Halbleitervorrichtung
DE102015103070B4 (de) Leistungshalbleitervorrichtung mit trenchgatestrukturen mit zu einer hauptkristallrichtung geneigten längsachsen und herstellungsverfahren
DE102013113939B4 (de) Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE102010061295B4 (de) Halbleitervorrichtung mit metallischem Träger
DE102016219094B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE112017002530B4 (de) Halbleitereinheit und verfahren zur herstellung derselben
DE102014114683B4 (de) Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff
DE102017127169A1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102015102129A1 (de) Halbleitervorrichtung und RC-IGBT mit direkt an eine Rückseitenelektrode angrenzenden Zonen
WO2007036456A2 (de) Sic-pn-leistungsdiode
DE112013002213T5 (de) Halbleitereinrichtung
DE102014112315A1 (de) Halbleiterbauelement und Verfahren zum Auslösen eines Avalanche-Durchbruches
DE112019003976T5 (de) KRISTALLSCHNEIDEVERFAHREN, VERFAHREN ZUR HERSTELLUNG VON SiC- HALBLEITERVORRICHTUNGEN, UND SiC-HALBLEITERVORRICHTUNGEN
DE112013001796B4 (de) Vertikale Hochspannungshalbleitervorrichtung und Herstellungsverfahren einer vertikalen Hochspannungshalbleitervorrichtung
DE102014101130A1 (de) Rückwärts sperrende Halbleitervorrichtung, Halbleitervorrichtung mit lokaler Emittereffizienzmodifikation und Methode zur Herstellung einer rückwärtssperrenden Halbleitervorrichtung
DE102011083230A1 (de) Halbleitervorrichtung
DE112014003637T5 (de) Hochspannungs-Halbleitervorrichtung und Herstellungsverfahren derselben
DE112012005174T5 (de) Bipolartransistorstruktur für reduzierte Stromverdichtung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029470000

Ipc: H01L0021280000

R018 Grant decision by examination section/examining division
R020 Patent grant now final