JP6809334B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6809334B2
JP6809334B2 JP2017064123A JP2017064123A JP6809334B2 JP 6809334 B2 JP6809334 B2 JP 6809334B2 JP 2017064123 A JP2017064123 A JP 2017064123A JP 2017064123 A JP2017064123 A JP 2017064123A JP 6809334 B2 JP6809334 B2 JP 6809334B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
forming surface
electrode forming
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017064123A
Other languages
English (en)
Other versions
JP2018170305A (ja
Inventor
潤 平林
潤 平林
藤田　実
実 藤田
由章 福光
由章 福光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2017064123A priority Critical patent/JP6809334B2/ja
Priority to PCT/JP2018/002438 priority patent/WO2018179768A1/ja
Priority to US16/496,715 priority patent/US11164953B2/en
Priority to CN201880022742.0A priority patent/CN110521004B/zh
Priority to EP18778040.8A priority patent/EP3608972B1/en
Publication of JP2018170305A publication Critical patent/JP2018170305A/ja
Application granted granted Critical
Publication of JP6809334B2 publication Critical patent/JP6809334B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は半導体装置に関し、特に、基板の厚み方向に電流を流す縦型の半導体装置に関する。
パワーデバイス用の半導体装置は、一般的な半導体装置と比べて非常に大きな電流を流す必要があることから、基板の厚み方向に電流を流す縦型構造が採用されることが多い。例えば、特許文献１には、縦型構造を有するダイオードが開示されている。特許文献１に記載されたダイオードは、メサ溝に相当する部分が保護膜で覆われた構造を有している。
特開２００２−３５３２２７号公報
しかしながら、特許文献１に記載されたダイオードは、切断面であるウェハの側面が露出していることから、側面に沿ったリーク電流が生じやすいばかりでなく、側面に割れ、欠け、劈開などが生じ易いという問題があった。
したがって、本発明は、側面に沿ったリーク電流や、側面の割れ、欠け、劈開などが生じにくい縦型構造の半導体装置を提供することを目的とする。
本発明による半導体装置は、第１の電極形成面と、前記第１の電極形成面の反対側に位置する第２の電極形成面と、前記第１の電極形成面との境界である第１のエッジ及び前記第２の電極形成面との境界である第２のエッジを有する側面とを有する半導体層と、前記第１の電極形成面に形成された第１の電極と、前記第２の電極形成面に形成された第２の電極と、前記第１のエッジを覆うよう、前記第１の電極形成面から前記側面に亘って連続的に形成された絶縁膜と、を備えることを特徴とする。
本発明によれば、半導体層の側面が絶縁膜で覆われていることから、側面に沿ったリーク電流が低減される。また、絶縁膜によって側面が保護されることから、側面の割れ、欠け、劈開などが生じにくくなる。しかも、第１のエッジを覆うよう第１の電極形成面から側面に亘って絶縁膜が連続的に形成されていることから、継ぎ目のない絶縁膜によって第１の電極形成面と側面を覆うことができる。
本発明において、前記半導体層は、前記第２の電極形成面を構成する半導体基板と、前記半導体基板上に設けられ前記第１の電極形成面を構成するエピタキシャル層とを含み、前記第１の少なくとも一部は前記エピタキシャル層とショットキー接触し、前記第２の電極は前記半導体基板とオーミック接触することが好ましい。これによれば、ショットキーバリアダイオードを構成することが可能となる。
この場合、前記第１の電極の別の一部は、前記第１の電極形成面に形成された前記絶縁膜上に形成されていることが好ましい。これによれば、いわゆるフィールドプレート構造を得ることができる。
本発明において、前記半導体層は、酸化ガリウムからなることが好ましい。これによれば、大きなバンドギャップや大きな絶縁破壊電界が得られることから、パワーデバイス用のスイッチング素子として非常に好適である。
本発明において、前記半導体層は、前記第１の電極形成面から前記第２の電極形成面に向かって断面が拡大するテーパー形状を有していても構わない。これによれば、側面に絶縁膜を形成しやすくなる。
このように、本発明によれば、縦型構造を有する半導体装置において、側面に沿ったリーク電流や、側面の割れ、欠け、劈開などを低減することが可能となる。
図１は、本発明の実施形態による半導体装置１０の構成を示す断面図である。 図２は、半導体装置１０の上面図である。 図３は、半導体装置１０の製造プロセスを示すフローチャートである。 図４は、半導体装置１０の製造途中における断面図である。 図５は、半導体装置１０の製造途中における断面図である。 図６（ａ）は半導体装置１０の製造途中における平面図であり、図６（ｂ）はＢ−Ｂ線に沿った断面図である。 図７は、半導体装置１０の製造途中における断面図である。 図８は、半導体装置１０の製造途中における断面図である。 図９は、半導体装置１０の製造途中における断面図である。 図１０は、半導体装置１０の製造途中における断面図である。 図１１は、半導体装置１０の製造途中における断面図である。 図１２は、半導体装置１０の製造途中における断面図である。 図１３は、半導体装置１０の製造途中における断面図である。 図１４は、半導体装置１０の変形例による製造方法を説明するための断面図である。 図１５は、半導体装置１０の変形例による製造方法を説明するための断面図である。 図１６は、断面がテーパー状である半導体装置１０を示す断面図である。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
図１は、本発明の実施形態による半導体装置１０の構成を示す断面図である。また、図２は、半導体装置１０の上面図である。尚、図１に示す断面は、図２のＡ−Ａ線に沿った断面に相当する。
本実施形態による半導体装置１０はショットキーバリアダイオードであり、図１に示すように、いずれも酸化ガリウム（β−Ｇａ２Ｏ３）からなる半導体基板２１及びエピタキシャル層２２を含む半導体層２０を備える。本発明においては、半導体層２０を「酸化ガリウム基板」と総称することがある。半導体基板２１及びエピタキシャル層２２には、ｎ型ドーパントとしてシリコン（Ｓｉ）又はスズ（Ｓｎ）が導入されている。ドーパントの濃度は、エピタキシャル層２２よりも半導体基板２１の方が高く、これにより半導体基板２１はｎ＋層、エピタキシャル層２２はｎ−層として機能する。
半導体層２０は、ＸＹ面を構成する第１の電極形成面２０ａと、第１の電極形成面２０ａの反対側に位置しＸＹ面を構成する第２の電極形成面２０ｂと、ＸＺ面又はＹＺ面を構成する４つの側面２０ｃを有する。第１及び第２の電極形成面２０ａ，２０ｂは、β−Ｇａ２Ｏ３の（００１）面である。第１の電極形成面２０ａはエピタキシャル層２２の上面によって構成され、第２の電極形成面２０ｂは半導体基板２１の下面によって構成される。第１の電極形成面２０ａと側面２０ｃの境界は第１のエッジＥ１を構成し、第２の電極形成面２０ｂと側面２０ｃの境界は第２のエッジＥ２を構成する。
図１及び図２に示すように、第１の電極形成面２０ａ及び側面２０ｃには、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＨｆＯ２などからなる絶縁膜３０が形成されている。絶縁膜３０は、第１の電極形成面２０ａを覆う第１の部分３１と、側面２０ｃを覆う第２の部分３２を含み、第１のエッジＥ１を覆うよう、第１の電極形成面２０ａから側面２０ｃに亘って連続的に形成されている。絶縁膜３０は例えば酸化シリコン（ＳｉＯ２）からなり、その膜厚は３００ｎｍ程度である。
絶縁膜３０の第１の部分３１は、第１の電極形成面２０ａを露出させる開口部３０ａを有している。そして、第１の電極形成面２０ａ上には、開口部３０ａを介して第１の電極であるアノード電極４０が形成されている。これにより、アノード電極４０は、エピタキシャル層２２とショットキー接触する。アノード電極４０は、例えば白金（Ｐｔ）、チタン（Ｔｉ）及びアルミニウム（Ａｌ）の積層膜からなり、その膜厚は、例えば、白金層が５０ｎｍ程度、チタン層が５ｎｍ程度、アルミニウム層が１μｍ程度である。
アノード電極４０の大部分はエピタキシャル層２２とショットキー接触するが、他の一部は絶縁膜３０の第１の部分３１を覆っている。これにより、いわゆるフィールドプレート構造が得られる。一般的に、ショットーバリアダイオードではアノード電極の端部に電界が集中するため、この部分が絶縁破壊電界強度を超えると素子が破壊されてしまう。しかしながら、本実施形態のようにアノード電極４０の端部を絶縁膜３０上に形成すれば、端部における電流集中が緩和されるため、逆方向耐圧を高めることができる。
一方、半導体層２０の第２の電極形成面２０ｂには、第２の電極であるカソード電極５０が設けられる。カソード電極５０はチタン（Ｔｉ）、ニッケル（Ｎｉ）及び金（Ａｕ）の積層膜などからなり、半導体基板２１とオーミック接触している。例えば、チタン層の厚さは５０ｎｍ程度、ニッケル層の厚さは０．２μｍ程度、金層の厚さは０．２μｍ程度である。
以上の構成により、本実施形態による半導体装置１０は、ショットキーバリアダイオードを構成する。ショットキーバリアダイオードはスイッチング素子に用いられ、アノード電極４０とカソード電極５０との間に順方向バイアスを印加することにより、アノード電極４０とエピタキシャル層２２の界面におけるショットキー障壁が低下し、アノード電極４０からカソード電極５０へ電流が流れる。一方、アノード電極４０とカソード電極５０間に逆方向バイアスを印加すると、アノード電極４０とエピタキシャル層２２の界面におけるショットキー障壁が高くなり、電流はほとんど流れない。
そして、本実施形態による半導体装置１０は、半導体層２０の側面２０ｃが絶縁膜で覆われていることから、側面２０ｃに沿ったリーク電流が低減されるとともに、側面２０ｃの割れ、欠け、劈開などが生じにくくなる。しかも、第１のエッジＥ１を覆うよう第１の電極形成面２０ａから側面２０ｃに亘って絶縁膜３０が連続的に形成されていることから、第１の電極形成面２０ａを覆う絶縁膜と側面２０ｃを覆う絶縁膜をそれぞれ別個に形成する場合と比べて、上記の効果がより高められる。また、第１のエッジＥ１における酸化ガリウム基板の割れや欠けなども防止される。
次に、本実施形態による半導体装置１０の製造方法について説明する。
図３は、本実施形態による半導体装置１０の製造プロセスを示すフローチャートである。
まず、図４に示すように、融液成長法などを用いて育成されたバルク結晶をスライスしてなる酸化ガリウムウェーハＷを用意し、その表面にエピタキシャル層２２を形成する。エピタキシャル層２２は、酸化ガリウムウェーハＷの表面に反応性スパッタリング、ＰＬＤ法、ＭＢＥ法、ＭＯＣＶＤ法、ＨＶＰＥ法などを用いて酸化ガリウムをエピタキシャル成長させることにより形成することができる。エピタキシャル層２２のキャリア濃度と膜厚は、設計に応じた耐圧を確保するよう調整される。一例として、６００Ｖ程度の逆方向耐圧を得るためには、厚みを７〜８μｍ、キャリア濃度を１×１０１６ｃｍ−３程度とすればよい。キャリア濃度の制御は、Ｓｉ、Ｓｎなどｎ型のキャリアとして機能するドーパントを所望の量だけ成膜時に導入することにより行う。これにより、酸化ガリウムウェーハＷの表面にエピタキシャル層２２が形成された酸化ガリウム基板が完成する（ステップＳ１）。
次に、図５に示すように、エピタキシャル層２２の表面である第１の電極形成面２０ａのうち、素子が形成される素子形成領域をエッチング用マスクＭ１で覆った状態でドライエッチングを行うことにより、酸化ガリウム基板に複数のスリット６０を形成する（ステップＳ２）。スリット６０は、エピタキシャル層２２を貫通し、酸化ガリウムウェーハＷに達する深さに設定する。具体的には、最終的な半導体層２０の厚みよりも、スリット６０の深さをやや深く設定する。例えば、最終的な半導体層２０の厚みが５０μｍであれば、スリット６０の深さを５５μｍ程度に設定すればよい。
スリット６０の形成は、ＢＣｌ３等の塩素系ガスを用いたＲＩＥ法によって行うことができる。特に、エッチング時間を短縮するためには、高速エッチングが可能なＩＣＰ−ＲＩＥ法を用いることが好ましい。エッチング用マスクＭ１としては、例えばＧａ２Ｏ３に対して選択性をもたせるため、塩素系ガスでエッチングされないニッケル（Ｎｉ）などの金属膜を使用することが好ましい。この場合、エッチング用マスクＭ１である金属膜は、ＥＢ蒸着法、スパッタ法などを用いて１００ｎｍ程度形成すれば良く、エピタキシャル層２２の全面にエッチング用マスクＭ１を形成した後、フォトリソグラフィー法によってパターニングすればよい。そして、パターニングされたエッチング用マスクＭ１をマスクとしてドライエッチングを行うことにより、酸化ガリウム基板に複数のスリット６０が形成される。
スリット６０は、平面図である図６（ａ）に示すようにＸ方向及びＹ方向に複数形成され、平面視でスリット６０に囲まれた矩形領域が最終的に素子となる部分である。図６（ｂ）は、図６（ａ）に示すＢ−Ｂ線に沿った略断面図である。一例として、素子サイズを１ｍｍ×１ｍｍとする場合、幅が２０μｍであるスリット６０を１．０２ｍｍピッチでＸ方向及びＹ方向に形成すればよい。スリット６０を形成した後は、一般的な酸系エッチング液を用いてエッチング用マスクＭ１を除去し、基板洗浄を行う。
このようにして形成されたスリット６０は、ダイシングブレードなどを用いた機械加工によるものとは異なり、内壁６１にほとんどダメージが生じない。また、内壁６１の平坦性も非常に高く、具体的には凹凸が１μｍ以下であり、その表面性もほぼ均一となる。
次に、図７に示すように、エピタキシャル層２２の表面及びスリット６０の内壁６１に、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＨｆＯ２などからなる絶縁膜３０を形成する（ステップＳ３）。絶縁膜３０の形成方法は、ＡＬＤ法やＣＶＤ法などのカバレッジに優れた成膜方法を用いることが好ましく、これによりエピタキシャル層２２の表面だけでなく、スリット６０の内壁６１のほぼ全面が絶縁膜３０で覆われる。また、スリット６０の開口部である第１のエッジＥ１部分も絶縁膜３０で覆われる。絶縁膜３０は複数の成膜方法を組み合わせて積層してもよい。
次に、図８に示すように、絶縁膜３０に開口部３０ａを形成した後、図９に示すように、アノード電極４０を形成する（ステップＳ４）。開口部３０ａの形成は、通常のフォトリソグラフィー法によってレジストをパターニングした後、レジストをマスクとして絶縁膜３０をドライエッチング又はウェットエッチングすればよい。但し、この時点で酸化ガリウム基板には複数のスリット６０が形成されていることから、レジストとしては塗布型の液体レジストよりも、フィルムタイプの固体レジストを用いることが好ましい。
アノード電極４０は蒸着法によって形成することができ、リフトオフ工程を用いてパターニングすることができる。つまり、まず絶縁膜３０の開口部３０ａよりも平面サイズが５μｍ程度大きいレジストパターンを形成した後、蒸着法により白金（Ｐｔ）を５０ｎｍ、チタン（Ｔｉ）を５ｎｍ、アルミニウム（Ａｌ）を１μｍ程度形成する。そして、レジストパターンを除去すれば、レジストパターン上の金属層をレジストパターンごと除去することができる。ここで、スリット６０内への金属膜の付着を抑えるためには、フィルムタイプの固体レジストを用いることが好ましい。或いは、全面に形成したアノード電極４０をパターニングするのではなく、格子状の金属マスクなどを介して蒸着を行うことにより、アノード電極４０を選択的に成膜しても構わない。但し、本実施形態においては、スリット６０の内壁６１が絶縁膜３０で覆われていることから、僅かな金属材料がスリット６０内に侵入しても、これが酸化ガリウム基板と接することはない。
次に、図１０に示すように、酸化ガリウム基板の表面に可撓性を有する支持部材７０を貼り付ける（ステップＳ５）。可撓性を有する支持部材７０としては、厚手の樹脂フィルムのような柔軟性の高い部材を用いることが好ましい。このような柔軟性の高い支持部材７０を酸化ガリウム基板の表面に貼り付けた後、ある程度の圧力を加えれば、支持部材７０が変形し、その一部がスリット６０に埋め込まれた保護部材８０となる。この保護部材８０により、アノード電極４０がスリット６０から空間的に遮蔽される。
次に、図１１に示すように、酸化ガリウム基板を支持部材７０によって支持した状態で、裏面側、つまり酸化ガリウムウェーハＷの下面の研削及び研磨を行う（ステップＳ６）。研削及び研磨は、通常のシリコン基板の研削及び研磨と同様の方法で行うことができる。酸化ガリウムウェーハＷの研削及び研磨はスリット６０に達するまで行い、これにより、半導体基板２１及びエピタキシャル層２２からなる酸化ガリウム基板が複数個に個片化される。研削及び研磨を行った後は、洗浄を行うことにより研磨面を清浄化する。尚、研削を行うことなく、研磨のみによって個片化しても構わない。
次に、図１２に示すように、酸化ガリウムからなる半導体基板２１の下面にカソード電極５０を形成する（ステップＳ７）。カソード電極５０は、蒸着法やスパッタ法など、カバレッジ性の低い薄膜工法を用いて形成することが好ましい。これによれば、半導体基板２１の下面にはカソード電極５０が正しく成膜される一方、スリット６０の内壁６１には電極材料がほとんど回り込まないため、内壁６１にはほとんど電極が形成されない。カソード電極５０の電極材料は、一部がスリット６０内に侵入するが、図１２に示すように、スリット６０の上部は支持部材７０の一部からなる保護部材８０で埋め込まれていることから、カソード電極５０の電極材料がアノード電極４０に達することはない。スリット６０内への電極材料の侵入を防止するためには、格子状の金属マスクなどによってスリット６０を覆った状態で蒸着などを行うことにより、カソード電極５０を半導体基板２１の下面に選択的に成膜することが好ましい。
そして、図１３に示すように、支持部材７０を剥離すれば複数の半導体装置１０の作製が完了する（ステップＳ８）。個片化された半導体装置１０は、必要に応じてパッケージに搭載される。パッケージは銅（Ｃｕ）などからなるベースプレートを有しており、半田を介してベースプレートと半導体装置１０のカソード電極５０が接続される。半導体装置１０のアノード電極４０は、ボンディングワイヤを介してパッケージのリードフレームに接続される。
このように、本実施形態による半導体装置１０の製造方法によれば、ドライエッチングによって酸化ガリウム基板の上面側に複数のスリット６０を形成した後、酸化ガリウム基板の下面側を研削及び研磨することによって個片化していることから、半導体層２０の側面２０ｃが機械的ダメージを受けない。このため、ダイシングブレードなどを用いて個片化する場合とは異なり、側面２０ｃに割れ、欠け、劈開などが生じない。特に、β−Ｇａ２Ｏ３は、（１００）面と（００１）面が劈開性を有しているため、電極形成面２０ａ，２０ｂがβ−Ｇａ２Ｏ３の（００１）面である場合、ダイシングブレードなどを用いて個片化すると、側面２０ｃには水平方向に多数の劈開が生じることがある。このような劈開が生じると、デバイス特性が変化するおそれがあるだけでなく、劈開によって生じた酸化ガリウム粉が飛散するおそれがある。しかしながら、本実施形態による半導体装置１０の製造方法によれば、側面２０ｃがドライエッチングによって形成された面であることから、このような劈開はほとんど生じない。仮に僅かな劈開などが生じても、側面２０ｃが絶縁膜３０で覆われていることから、酸化ガリウム粉が飛散することもない。また、酸化ガリウムは熱伝導率が低いため、順方向電流による発熱が素子の外部に効率的に放熱されず、素子が劣化しやすいという問題がある。しかしながら、本実施形態においては、酸化ガリウムウェーハＷの裏面を研磨することによって半導体層２０を薄型化していることから、放熱性を高めることも可能となる。
しかも、フィールドプレート構造を得るための絶縁膜３０を形成する際、スリット６０の内壁６１にも絶縁膜３０が同時に形成されることから、工程数を増やすことなく、第１の電極形成面２０ａとスリット６０の内壁６１の両方に絶縁膜３０を形成することができる。このように、第１の電極形成面２０ａに形成される絶縁膜３０（第１の部分３１）と側面２０ｃに形成される絶縁膜３０（第２の部分３２）は同時に形成されることから、両者間に継ぎ目などが無い。このため、側面２０ｃに沿ったリーク電流を効果的に抑制することが可能となる。
尚、上述した製造方法では、可撓性を有する支持部材７０を用いることによって、支持部材７０の一部からなる保護部材８０をスリット６０の上部に埋め込んでいるが、リジッドな支持部材７０や可撓性の低い支持部材７０を用いる場合には、図１４に示すように、スリット６０を形成した後、酸化ガリウム基板を個片化する前に、支持部材７０とは別の保護部材８０をスリット６０に埋め込んでも構わない。また、保護部材８０の埋め込みは、酸化ガリウム基板を個片化した後、カソード電極５０を形成する前に行っても構わない。いずれにしても、カソード電極５０を形成する際に保護部材８０がスリット６０に埋め込まれていれば、カソード電極５０の電極材料がスリット６０に侵入しても、この電極材料がアノード電極４０に達することはない。
また、スリット６０を形成する工程（ステップＳ２）においては、ドライエッチングの条件を調整することによって、図１５に示すように順テーパー状のスリット６０を形成しても構わない。順テーパーとは、スリット幅が深さ方向に徐々に狭くなる形状を指す。これによれば、絶縁膜３０を形成する工程（ステップＳ３）において、絶縁膜３０がスリット６０の内壁６１に形成され易くなるという利点が得られる。このような順テーパー状のスリット６０を形成した場合、最終的に得られる半導体装置１０の形状は、図１６に示すように、半導体層２０のＸＹ断面が第１の電極形成面２０ａから第２の電極形成面２０ｂに向かって拡大するテーパー形状となる。このような形状は、パッケージ上における搭載安定性に寄与する。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記実施形態では、本発明をショットキーバリアダイオードに適用した場合を例に説明したが、本発明がこれに限定されるものではなく、電流が基板の厚み方向に流れる縦型の半導体装置であれば、他の種類の半導体装置に応用することも可能である。
また、上記実施形態では、半導体層の材料として酸化ガリウムを用いているが、本発明がこれに限定されるものではない。
１０ 半導体装置
２０ 半導体層
２０ａ 第１の電極形成面
２０ｂ 第２の電極形成面
２０ｃ 側面
２１ 半導体基板
２２ エピタキシャル層
３０ 絶縁膜
３０ａ 開口部
３１ 第１の部分
３２ 第２の部分
４０ アノード電極
５０ カソード電極
６０ スリット
６１ 内壁
７０ 支持部材
８０ 保護部材
Ｅ１ 第１のエッジ
Ｅ２ 第２のエッジ
Ｍ１ エッチング用マスク
Ｗ 酸化ガリウムウェーハ

Claims (8)

  1. 第１の電極形成面と、前記第１の電極形成面の反対側に位置する第２の電極形成面と、前記第１の電極形成面との境界である第１のエッジ及び前記第２の電極形成面との境界である第２のエッジを有する側面とを有する半導体層と、
    前記第１の電極形成面に形成された第１の電極と、
    前記第２の電極形成面に形成された第２の電極と、
    前記第１のエッジを覆うよう、前記第１の電極形成面から前記側面に亘って連続的に形成された絶縁膜と、を備え、
    前記半導体層の前記側面は、露出することなく前記絶縁膜によって全面が覆われ、
    前記第２の電極の側面は、前記絶縁膜によって覆われることなく露出していることを特徴とする半導体装置。
  2. 前記半導体層は、前記第２の電極形成面を構成する半導体基板と、前記半導体基板上に設けられ前記第１の電極形成面を構成するエピタキシャル層とを含み、
    前記第１の電極の少なくとも一部は前記エピタキシャル層とショットキー接触し、前記第２の電極は前記半導体基板とオーミック接触すること特徴とする請求項１に記載の半導体装置。
  3. 前記第１の電極の別の一部は、前記第１の電極形成面に形成された前記絶縁膜上に形成されていることを特徴とする請求項２に記載の半導体装置。
  4. 前記半導体層は、酸化ガリウムからなること特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
  5. 前記半導体層は、前記第１の電極形成面から前記第２の電極形成面に向かって断面が拡大するテーパー形状を有していることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
  6. 酸化ガリウムウェーハの表面にエピタキシャル層を形成する第１の工程と、
    前記エピタキシャル層を貫通し、前記酸化ガリウムウェーハに達する深さのスリットを形成する第２の工程と、
    前記スリットの開口部であるエッジが覆われるよう、前記エピタキシャル層の表面及び前記スリットの内壁に絶縁膜を形成する第３の工程と、
    前記絶縁膜に開口部を形成することによって前記エピタキシャル層の表面を露出させた後、前記エピタキシャル層と接するアノード電極を形成する第４の工程と、
    前記第４の工程を行った後、前記スリットに達するまで前記酸化ガリウムウェーハの下面を研磨することによって個片化する第５の工程と、
    前記第５の工程を行った後、前記酸化ガリウムウェーハの下面にカソード電極を形成する第６の工程と、を備えることを特徴とする半導体装置の製造方法。
  7. 前記スリットの一部を保護部材で埋め込んだ状態で前記第６の工程を行うこと特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記第６の工程を行う前に、可撓性を有する支持部材を前記エピタキシャル層側に貼り付け、前記支持部材に圧力を加えることによって変形した前記支持部材の一部を前記保護部材として用いること特徴とする請求項７に記載の半導体装置の製造方法。
JP2017064123A 2017-03-29 2017-03-29 半導体装置及びその製造方法 Active JP6809334B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017064123A JP6809334B2 (ja) 2017-03-29 2017-03-29 半導体装置及びその製造方法
PCT/JP2018/002438 WO2018179768A1 (ja) 2017-03-29 2018-01-26 半導体装置
US16/496,715 US11164953B2 (en) 2017-03-29 2018-01-26 Semiconductor device
CN201880022742.0A CN110521004B (zh) 2017-03-29 2018-01-26 半导体装置
EP18778040.8A EP3608972B1 (en) 2017-03-29 2018-01-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017064123A JP6809334B2 (ja) 2017-03-29 2017-03-29 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2018170305A JP2018170305A (ja) 2018-11-01
JP6809334B2 true JP6809334B2 (ja) 2021-01-06

Family

ID=63674938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017064123A Active JP6809334B2 (ja) 2017-03-29 2017-03-29 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US11164953B2 (ja)
EP (1) EP3608972B1 (ja)
JP (1) JP6809334B2 (ja)
CN (1) CN110521004B (ja)
WO (1) WO2018179768A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112018003362B4 (de) * 2017-06-29 2023-08-10 Mitsubishi Electric Corporation Oxid-Halbleitereinheiten und Verfahren zur Herstellung von Oxid-Halbleitereinheiten
JP7279354B2 (ja) * 2018-12-17 2023-05-23 富士電機株式会社 半導体素子及び半導体素子の識別方法
CN111540788A (zh) * 2020-06-18 2020-08-14 中国科学院半导体研究所 一种肖特基二极管及制备方法
CN114497234B (zh) * 2022-01-25 2022-12-06 先之科半导体科技(东莞)有限公司 一种低损耗小体积的肖特基二极管

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116133A (ja) * 1995-10-13 1997-05-02 Toyo Electric Mfg Co Ltd 高耐圧半導体装置
JP2002353227A (ja) 2001-05-28 2002-12-06 Sanken Electric Co Ltd 半導体素子
JP2004119472A (ja) * 2002-09-24 2004-04-15 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4697397B2 (ja) * 2005-02-16 2011-06-08 サンケン電気株式会社 複合半導体装置
JP4945969B2 (ja) * 2005-09-07 2012-06-06 横河電機株式会社 半導体装置及び半導体装置の製造方法
JP2009267032A (ja) * 2008-04-24 2009-11-12 Toyota Motor Corp 半導体装置とその製造方法
JP2013102081A (ja) * 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
JP5914060B2 (ja) * 2012-03-09 2016-05-11 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2014107499A (ja) * 2012-11-29 2014-06-09 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP2014225557A (ja) * 2013-05-16 2014-12-04 住友電気工業株式会社 炭化珪素半導体装置および半導体モジュールの製造方法、ならびに炭化珪素半導体装置および半導体モジュール

Also Published As

Publication number Publication date
WO2018179768A1 (ja) 2018-10-04
JP2018170305A (ja) 2018-11-01
EP3608972B1 (en) 2024-03-20
CN110521004B (zh) 2023-01-10
EP3608972A1 (en) 2020-02-12
CN110521004A (zh) 2019-11-29
US11164953B2 (en) 2021-11-02
EP3608972A4 (en) 2020-12-16
US20200111882A1 (en) 2020-04-09

Similar Documents

Publication Publication Date Title
JP6809334B2 (ja) 半導体装置及びその製造方法
KR101542026B1 (ko) Ⅲ족 질화물 반도체 수직형 구조 ｌｅｄ 칩 및 그 제조 방법
US8859315B2 (en) Epitaxial wafer and manufacturing method thereof
JP5774712B2 (ja) 半導体素子およびその製造方法
JP6794896B2 (ja) 酸化ガリウム半導体装置の製造方法
JP2008124409A (ja) 化合物半導体素子
CN113939918A (zh) 半导体装置及其制造方法
US20150200265A1 (en) Solder-containing semiconductor device, mounted solder-containing semiconductor device, producing method and mounting method of solder-containing semiconductor device
KR20070044099A (ko) 질화물 반도체 발광 다이오드 및 그 제조방법
US9257574B2 (en) Diode and method of manufacturing diode
JP5564799B2 (ja) 窒化ガリウム系半導体電子デバイスを作製する方法
KR101841631B1 (ko) 고전자이동도 트랜지스터 및 그의 제조방법
WO2021124650A1 (ja) ショットキーバリアダイオード
US20230030874A1 (en) Semiconductor element, method for manufacturing semiconductor element, semiconductor device, and method for manufacturing semiconductor device
TWI570957B (zh) 半導體發光元件之製造方法
KR102526716B1 (ko) 갈륨나이트라이드계 접합형 전계 효과 트랜지스터 및 그 제조 방법
TWI803189B (zh) 肖特基能障二極體
WO2023095396A1 (ja) ジャンクションバリアショットキーダイオード
WO2021186936A1 (ja) ショットキーバリアダイオード
TW202412325A (zh) 肖特基能障二極體
KR101432908B1 (ko) 반도체 기판 및 이를 이용한 반도체 소자의 제조 방법
JP5723431B2 (ja) Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201123

R150 Certificate of patent or registration of utility model

Ref document number: 6809334

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150