JP4535151B2 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP4535151B2
JP4535151B2 JP2008071308A JP2008071308A JP4535151B2 JP 4535151 B2 JP4535151 B2 JP 4535151B2 JP 2008071308 A JP2008071308 A JP 2008071308A JP 2008071308 A JP2008071308 A JP 2008071308A JP 4535151 B2 JP4535151 B2 JP 4535151B2
Authority
JP
Japan
Prior art keywords
layer
passivation film
opening
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008071308A
Other languages
English (en)
Other versions
JP2009231321A (ja
Inventor
武雄 山本
剛 遠藤
英一 奥野
正樹 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2008071308A priority Critical patent/JP4535151B2/ja
Priority to DE102009013781A priority patent/DE102009013781A1/de
Priority to US12/406,578 priority patent/US7825017B2/en
Publication of JP2009231321A publication Critical patent/JP2009231321A/ja
Application granted granted Critical
Publication of JP4535151B2 publication Critical patent/JP4535151B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、炭化珪素（以下、ＳｉＣという）を用いて構成されたショットキーバリアダイオード（以下、ＳＢＤという）等の半導体素子を備えるＳｉＣ半導体装置およびその製造方法に関するものである。
ＳｉＣは、破壊電界強度が高く、セル部となるアクティブ領域の外周を囲むように備えられる外周部の面積を小さくできる。このため、Ｓｉ半導体と同じチップ面積にした場合で比較すると、アクティブ領域の面積を大きくとることが可能になる（例えば、特許文献１参照）。
特開２００１−２９１８６０号公報
しかしながら、ＳｉＣを用いる場合、上記のようなメリットがある反面、アクティブ領域に形成される電極もしくは配線から半導体チップの端面までの距離が短くなる。このため、縦型パワー素子を形成した半導体チップでは、サージ電圧のような負電圧が半導体チップの表面側の電極に印加されると、電極と半導体チップの端面との間において側面放電が起こり、素子破壊に至るという問題がある。これについて、半導体チップに縦型パワー素子としてショットキーバリアダイオード（以下、ＳＢＤという）を形成した場合を例に挙げて説明する。
図７は、ＳＢＤ１００を形成した場合の側面放電の様子を示した模式的断面図である。この図に示すように、ＳＢＤ１００は、ｎ+型基板１０１の表面にｎ-型ドリフト層１０２を形成し、ｎ-型ドリフト層１０２の表面に酸化膜１０３の開口部１０３ａを通じて接触するようにショットキー電極１０４および配線電極１０５からなるアノード電極を形成すると共に、ショットキー電極１０４におけるｎ-型ドリフト層１０３とのショットキー接触場所を囲むようにｎ-型ドリフト層１０２の表層部にｐ型リサーフ層１０８を形成し、さらにｎ+型基板１０１の裏面側にカソード電極に相当する裏面電極１０７を形成した構造とされている。このようなＳＢＤ１００では、ショットキー電極１０４および配線電極１０５の外周部がパッシベーション膜１０６で覆われるが、このパッシベーション膜１０６によってｎ-型ドリフト層１０２を覆う距離、つまりパッシベーション膜１０６の開口部１０６ａの開口端から半導体チップの端面までの距離が短く、図中に示したようにアノード電極と半導体チップの端面との間において放電が起こり易くなるのである。
本発明は上記点に鑑みて、側面放電が起こることを防止できる縦型パワー素子を備えたＳｉＣ半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、本発明者らが鋭意検討を行ったところ、側面放電が起こるのは、高電圧が印加されたときに半導体チップの外周部で電位の偏りが生じ、それにより不均一な電界が生じることが影響していることが判った。図８は、電位の偏った箇所を示したＳｉＣ半導体装置の上面レイアウト図である。なお、本図は、断面図ではないが、図を見易くするためにハッチングを示してある。この図に示されるように、パッシベーション膜の幅が狭くなっている箇所において電位の偏りが生じ、この部分で側面放電が生じていることが確認された。
このような電位の偏りに起因する側面放電は、アノード電極の端部、つまりパッシベーション膜１０６の開口部１０６ａの開口端から半導体チップの端面までの距離をＸとすると、実験により、距離Ｘに対する側面放電確率（素子の破壊確率）は図９に示す関係となることが確認された。この実験結果からも、距離Ｘが短くなるほど、特に５００μｍ以下となると側面放電が発生することが判る。したがって、距離Ｘを長くすれば、側面放電を抑制することが可能になると言えるが、単に距離Ｘを長くしたのでは、外周部の面積を小さくできるというＳｉＣを用いる場合のメリットの１つを活かすことができなくなる。
そこで、パッシベーション膜（６）の表面に、該パッシベーション膜（６）の下地表面の形状を受け継いでいない凹凸面（６ｄ）を形成し、パッシベーション膜（６）のうち表面電極（４、５）と外部との電気的接続を行うための開口部（６ａ）の開口端から半導体チップの端面に至る凹凸面（６ｄ）の距離に関して、該パッシベーション膜（６）の下地表面の形状を受け継いだ場合の表面を経路とした距離（Ｌ１）と比較して凹凸面（６ｄ）の表面上を経路とする距離（Ｌ２）の方が長くなるようにすることを見出した。
このように、パッシベーション膜（６）の表面を凹凸面（６ｄ）とし、パッシベーション膜（６）の表面を経路とした開口部（６ａ）の開口端から半導体チップの端面までの距離（Ｌ２）を凹凸面（６ｄ）が形成されていない場合と比べて長くしている。このため、側面放電が発生し難くなるようにでき、側面放電による素子破壊を抑制することが可能となる。
特に、パッシベーション膜（６）の開口部（６ａ）の開口端から半導体チップの端面までの距離Ｘが短くなり、５００μｍ以下となると側面放電が発生し易くなるが、このように距離Ｘが短くなる場合にも、側面放電を抑制することが可能となる。このため、外周部の面積を小さくできるというＳｉＣを用いる場合のメリットの１つを活かしつつ、側面放電を抑制することが可能となる。
パッシベーション膜（６）を２層構造とし、下地表面の形状を引き継いだ形状とされた第１層（６ｂ）と、第１層（６ｂ）上に形成され、凹凸面（６ｄ）が形成された第２層（６ｃ）とを有した構成とすることもできる。
このように、パッシベーション膜（６）を２層構造とし、第２層（６ｃ）に凹凸面（６ｄ）を形成することもできる。
なお、凹凸面（６ｄ）の形状はどのようなものであっても構わないが、例えば、セル部を中心として開口部（６ａ）の開口端から半導体チップの端面に向けて伸ばした直線上における断面形状が櫛状となるように、複数の凸部が突き出した形状とすることができる。また、セル部を中心として開口部（６ａ）の開口端から半導体チップの端面に向けて伸ばした直線上における断面形状が１つの凹部とその両側に配置された凸部となるように構成することもできる。さらに、セル部を中心として開口部（６ａ）の開口端から半導体チップの端面に向けて伸ばした直線上における断面形状が１つの凸部とその両側に配置された凹部となるように構成することもできる。
このようなＳｉＣ半導体装置に備えられる半導体素子（１０）としては、ショットキーバリアダイオード、ＭＯＳＦＥＴ、ＩＧＢＴ、Ｊ−ＦＥＴのいずれか１つを適用することができる。
請求項１に記載の発明では、表面電極（４、５）の外縁部を覆いつつ、セル部の外周部においてドリフト層（２）の上部を覆うようにパッシベーション膜（６）を形成する工程を有し、パッシベーション膜（６）を形成する工程では、該パッシベーション膜（６）の表面に、該パッシベーション膜（６）の下地表面の形状を受け継がない凹凸面（６ｄ）を形成する工程を行うことにより、パッシベーション膜（６）のうち表面電極（４、５）と外部との電気的接続を行うための開口部（６ａ）の開口端から半導体チップの端面に至る凹凸面（６ｄ）の距離に関して、該パッシベーション膜（６）の下地表面の形状を受け継いだ場合の表面を経路とした距離（Ｌ１）と比較して凹凸面（６ｄ）の表面上を経路とする距離（Ｌ２）の方が長くなるようにすることを特徴としている。
これにより、上述したパッシベーション膜（６）のうち表面電極（４、５）と外部との電気的接続を行うための開口部（６ａ）の開口端から半導体チップの端面に至る凹凸面（６ｄ）の距離に関して、該パッシベーション膜（６）の下地表面の形状を受け継いだ場合の表面を経路とした距離（Ｌ１）と比較して凹凸面（６ｄ）の表面上を経路とする距離（Ｌ２）の方が長くなる構造を製造することが可能となる。
さらに、請求項１に記載の発明では、パッシベーション膜（６）を形成する工程では、パッシベーション膜（６）を２層構造にて構成し、下地表面の形状を引き継いだ形状とされた第１層（６ｂ）を形成する工程と、第１層（６ｂ）上に第２層（６ｃ）を形成する工程と、を行い、第２層（６ｃ）をエッチングして凹凸面（６ｄ）を形成することで、パッシベーション膜（６）の表面に凹凸面（６ｄ）を形成している。これにより、パッシベーション膜（６）を２層構造とすることができる。
さらに、このように２層構造とする場合において、請求項２に記載したように、第１層（６ｂ）と第２層（６ｃ）とを異なる材質のものとすれば、第１層（６ｂ）をストッパとして第２層（６ｃ）の表面に凹凸面（６ｄ）を形成するためのエッチング工程を行うようにすることができるため、第１層（６ｂ）にてパッシベーション効果を確保しつつ、第２層（６ｃ）にて開口部（６ａ）の開口端から半導体チップの端面までの距離（Ｌ２）を稼ぐという役割分担を行うことも可能となる。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
（第１実施形態）
本発明の第１実施形態について説明する。本実施形態では、縦型パワー素子としてＳＢＤを備えたＳｉＣ半導体装置を例に挙げて説明する。
図１は、本実施形態にかかるＳＢＤ１０を備えたＳｉＣ半導体装置を構成する半導体チップの断面図である。この図に示すように、ＳｉＣ半導体装置は、例えば２×１０18〜１×１０21ｃｍ-3程度不純物濃度とされた炭化珪素からなるｎ+型基板１を用いて形成されている。ｎ+型基板１の上面を主表面１ａ、主表面１ａの反対面である下面を裏面１ｂとすると、主表面１ａ上には、基板１よりも低いドーパント濃度、例えば１×１０15〜５×１０16ｃｍ-3程度不純物濃度とされた炭化珪素からなるｎ-型ドリフト層２が積層されている。これらｎ+型基板１およびｎ-型ドリフト層２のセル部（アクティブ領域）にＳＢＤ１０が形成されていると共に、その外周領域に終端構造が形成されることでＳｉＣ半導体装置が構成されている。
具体的には、ｎ-型ドリフト層２の表面には、セル部において部分的に開口部３ａが形成されたシリコン酸化膜などで構成された絶縁膜３が形成され、この絶縁膜３の開口部３ａにおいてｎ-型ドリフト層２と接触するように、例えばＭｏ（モリブデン）もしくはＴｉ（チタン）にて構成されたショットキー電極４が形成されている。絶縁膜３に形成された開口部３ａは、例えば四隅の角部が丸められた正方形状等の多角形状もしくは円形状等とされており、ショットキー電極４はこの開口部３ａにおいてｎ-型ドリフト層２にショットキー接続されている。また、ショットキー電極４の表面には、例えばＡｌ（アルミニウム）等で構成された配線電極５が形成され、これらショットキー電極４および配線電極５によりアノード電極となる表面電極が構成されている。そして、配線電極５にボンディングを行う等により、ショットキー電極４に対する電圧印加が行えるように構成されている。
そして、配線電極５およびショットキー電極４の外縁部および絶縁膜３の表面を覆うように、例えばポリイミド等のイミド系有機絶縁膜材料や窒化膜などにより構成されたパッシベーション膜６が形成されている。パッシベーション膜６の中央部には開口部６ａが形成されており、この開口部６ａを通じて配線電極５が露出させられることで、配線電極５と外部との電気的な接続が可能とされている。
パッシベーション膜６は、本実施形態では、２層構造とされており、第１層６ｂは、単にデポジション等によって形成されたままの状態とされ、第２層６ｃは、デポジション等によって形成されたのち、表面に凹凸面６ｄが形成された構造とされている。本実施形態では、凹凸面６ｄは、複数の凹凸により構成されており、セル部を中心として開口部６ａの開口端から半導体チップの端面に向けて伸ばした直線上における断面形状が櫛状、つまり複数の凸部が突き出した形状とされている。
すなわち、第１層６ｂは、第１層６ｂが成膜された下地表面、具体的にはアノード電極となる配線電極５や酸化膜３の表面形状を引き継いだ形状、第２層６ｃは、第２層６ｃが成膜された下地表面である第１層６ｂの表面形状を引き継いでいない形状とされている。このため、第２層６ｃの表面積が第１層６ｂの表面積よりも大きくなり、開口部６ａの開口端から半導体チップの端面までの距離は、パッシベーション膜６の下地表面の形状を受け継いだ場合の表面を経路とした場合（例えば第１層６ｂの表面上を経路とした場合）の距離Ｌ１と比較して第２層６ｃの表面上を経路とした場合の距離Ｌ２の方が長くなっている。
一方、ｎ+型基板１の裏面１ｂ側においては、ｎ+型基板１の裏面１ｂと接触するように、例えばＴｉ、Ｍｏ、Ｎｉ（ニッケル）、Ｗ（タングステン）等により構成されたカソード電極となる裏面電極７が形成されている。これにより、ＳＢＤ１０が構成されている。
また、ＳＢＤ１０の外周領域に形成された終端構造として、ショットキー電極４の外縁部からさらに径方向外側に向かって延設されるように、ｎ-型ドリフト層２の表層部においてショットキー電極４と接するようにｐ型リサーフ層８が形成されることで、終端構造が構成されている。ｐ型リサーフ層８は、例えばＡｌを不純物として用いて構成されたものであり、例えば、５×１０16〜１×１０18ｃｍ-3程度の不純物濃度で構成されている。このｐ型リサーフ層８を配置することにより、ＳＢＤ１０の外周において電界が広範囲に伸びるようにでき、電界集中を緩和できるため、耐圧を向上させることができる。
このような構造のＳＢＤ１０を備えたＳｉＣ半導体装置では、パッシベーション膜６の表面を凹凸面６ｄとしているため、パッシベーション膜６の表面を経路とした開口部６ａの開口端から半導体チップの端面までの距離Ｌ２を凹凸面６ｄが形成されていない場合、つまり、パッシベーション膜６の下地表面の形状を受け継いだ場合の表面を経路とした場合の距離Ｌ１と比較して長くすることが可能となる。
上述したように、側面放電は、パッシベーション膜６の開口部６ａを通じてアノード電極と半導体チップの側面との間に発生するが、パッシベーション膜６の表面を伝って放電するため、この距離が長ければ長いほど放電が発生し難くなるようにすることが可能となる。このため、本実施形態のように、パッシベーション膜６の表面を凹凸面６ｄとすることにより、距離Ｌ２が凹凸面６ｄが形成されていない場合の距離Ｌ１と比べて長くなるようにすることで、側面放電が発生し難くなるようにでき、側面放電による素子破壊を抑制することが可能となる。
特に、パッシベーション膜６の開口部６ａの開口端から半導体チップの端面までの距離Ｘが短くなり、５００μｍ以下となると側面放電が発生し易くなるが、このように距離Ｘが短くなる場合にも、側面放電を抑制することが可能となる。このため、外周部の面積を小さくできるというＳｉＣを用いる場合のメリットの１つを活かしつつ、側面放電を抑制することが可能となる。
次に、本実施形態にかかるＳｉＣ半導体装置の製造方法について説明する。図２は、図１に示すＳｉＣ半導体装置の製造工程を示した断面図である。
まず、図２（ａ）に示す工程では、ｎ+型基板１の主表面１ａにｎ-型ドリフト層２をエピタキシャル成長させる。続いて、図２（ｂ）に示す工程では、ＬＴＯ（low-temperature oxide）等で構成されたマスク１１を配置したのち、フォトリソグラフィ・エッチング工程にてマスク１１のうちｐ型リサーフ層８の形成予定領域を開口させる。そして、このマスク１１を用いて例えばＡｌなどのｐ型不純物をイオン注入し、熱処理などによって活性化することでｐ型リサーフ層８を形成する。
次に、図２（ｃ）に示す工程では、マスク１１を除去したのち、例えば、プラズマＣＶＤによりシリコン酸化膜を成膜したのち、これをリフロー処理することで絶縁膜３を成膜し、フォトリソグラフィ・エッチング工程を経て、絶縁膜３に対して開口部３ａを形成する。そして、開口部３ａ内を含めて絶縁膜３の上にＭｏもしくはＴｉで構成される金属層を形成したのち、この金属層をパターニングすることでショットキー電極４を形成する。さらに、ショットキー電極４の表面および絶縁膜３の表面にＡｌ等で構成される金属層を配置し、この金属層をパターニングすることで配線電極５を形成する。
続いて、図２（ｄ）に示す工程では、さらにその上にパッシベーション膜６を形成する。具体的には、例えばポリイミド等のイミド系有機絶縁膜材料や窒化膜など成膜することにより第１層６ｂを形成したのち、再び例えばポリイミド等のイミド系有機絶縁膜材料や窒化膜などを成膜することにより第２層６ｃを形成する。このとき、第１層６ｂと第２層とを同じ材料としても良いし、異なる材質のものとしても構わない。続いて、第２層６ｃの表面にマスク１２を配置したのち、異方性エッチングを行うことで凹凸面６ｄを形成する。
そして、図２（ｅ）に示す工程では、マスク１２を除去したのち、開口部６ａの形成予定領域が開口するマスク１３を配置し、異方性エッチングを行うことで、パッシベーション膜６に電極配線５を露出させる開口部６ａを形成する。
その後、マスクを除去した後、ｎ+型基板１の裏面１ｂ側にＮｉ、Ｔｉ、Ｍｏ、Ｗ等により構成される金属層を形成することにより裏面電極７を形成したのち、チップ単位にダイシングカットする。これにより、半導体チップが形成される。このような製造方法により、図１に示したＳｉＣ半導体装置を構成する半導体チップを製造できる。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態のＳｉＣ半導体装置は、第１実施形態に対してパッシベーション膜６の構造を変更したものであり、その他に関しては第１実施形態と同様であるため、異なる部分についてのみ説明する。
図３は、本実施形態にかかるＳＢＤ１０を備えたＳｉＣ半導体装置を構成する半導体チップの断面図である。この図に示すように、本実施形態では、パッシベーション膜６における第２層６ｃの表面を凹凸面６ｄとしているが、凹凸面６ｄの形状が、開口部６ａの開口端と半導体チップの端面が最も突出し、開口部６ａの開口端から半導体チップの端面に至るまでに掛けて全体的に凹まされた形状とされている点が第１実施形態と異なっている。すなわち、本実施形態では、セル部を中心として開口部６ａの開口端から半導体チップの端面に向けて伸ばした直線状における断面形状が１つの凹部とその両側に配置された凸部にて凹凸面６ｄを構成している。
このような形状の凹凸面６ｄとしても、パッシベーション膜６の表面を経路とした開口部６ａの開口端から半導体チップの端面までの距離Ｌ２を凹凸面６ｄが形成されていない場合と比べて長くすることが可能となる。このため、第１実施形態と同様の効果を得ることが可能となる。
続いて、本実施形態にかかるＳｉＣ半導体装置の製造方法について説明する。図４は、図３に示すＳｉＣ半導体装置の製造工程を示した断面図である。ただし、本実施形態にかかるＳｉＣ半導体装置の製造工程のうち、第１実施形態と同様の部分に関しては図を省略してある。
まず、第１実施形態で説明した図２（ａ）〜（ｃ）に示す工程を行い、ｎ+型基板１の主表面１ａ上に形成したｎ-型ドリフト層２内にｐ型リサーフ層８を形成すると共に、ｎ-型ドリフト層２上に酸化膜３やショットキー電極４および配線電極５を形成する。そして、図４（ａ）に示す工程において、パッシベーション膜６を形成する。具体的には、例えばポリイミド等のイミド系有機絶縁膜材料や窒化膜など成膜することにより第１層６ｂを形成したのち、再び例えばポリイミド等のイミド系有機絶縁膜材料や窒化膜などを成膜することにより第２層６ｃを形成する。続いて、第２層６ｃの表面にマスク１２を配置することによりパッシベーション膜６として残す部分以外を覆い、ウェットエッチングすることで凹凸面６ｄを形成する。
そして、図４（ｂ）に示す工程では、マスク１２を除去したのち、開口部６ａの形成予定領域が開口するマスク１３を配置し、異方性エッチングを行うことで、パッシベーション膜６に電極配線５を露出させる開口部６ａを形成する。
その後、マスクを除去した後、ｎ+型基板１の裏面１ｂ側にＮｉ、Ｔｉ、Ｍｏ、Ｗ等により構成される金属層を形成することにより裏面電極７を形成したのち、チップ単位にダイシングカットする。これにより、半導体チップが形成される。このような製造方法により、図３に示したＳｉＣ半導体装置を構成する半導体チップを製造できる。
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態のＳｉＣ半導体装置も、第１実施形態に対してパッシベーション膜６の構造を変更したものであり、その他に関しては第１実施形態と同様であるため、異なる部分についてのみ説明する。
図５は、本実施形態にかかるＳＢＤ１０を備えたＳｉＣ半導体装置を構成する半導体チップの断面図である。この図に示すように、本実施形態では、パッシベーション膜６における第２層６ｃの表面を凹凸面６ｄとしているが、凹凸面６ｄの形状が、開口部６ａの開口端と半導体チップの端面が最も凹み、開口部６ａの開口端から半導体チップの端面に至るまでの間において突出させた形状とされている点が第１実施形態と異なっている。すなわち、本実施形態では、セル部を中心として開口部６ａの開口端から半導体チップの端面に向けて伸ばした直線状における断面形状が１つの凸部とその両側に配置された凹部にて凹凸面６ｄを構成している。
このような形状の凹凸面６ｄとしても、パッシベーション膜６の表面を経路とした開口部６ａの開口端から半導体チップの端面までの距離Ｌ２を凹凸面６ｄが形成されていない場合と比べて長くすることが可能となる。このため、第１実施形態と同様の効果を得ることが可能となる。
続いて、本実施形態にかかるＳｉＣ半導体装置の製造方法について説明する。図６は、図５に示すＳｉＣ半導体装置の製造工程を示した断面図である。ただし、本実施形態にかかるＳｉＣ半導体装置の製造工程のうち、第１実施形態と同様の部分に関しては図を省略してある。
まず、第１実施形態で説明した図２（ａ）〜（ｃ）に示す工程を行い、ｎ+型基板１の主表面１ａ上に形成したｎ-型ドリフト層２内にｐ型リサーフ層８を形成すると共に、ｎ-型ドリフト層２上に酸化膜３やショットキー電極４および配線電極５を形成する。そして、図６（ａ）に示す工程において、パッシベーション膜６を形成する。具体的には、例えばポリイミド等のイミド系有機絶縁膜材料や窒化膜など成膜することにより第１層６ｂを形成したのち、再び例えばポリイミド等のイミド系有機絶縁膜材料や窒化膜などを成膜することにより第２層６ｃを形成する。続いて、第２層６ｃの表面にマスク１２を配置することによりパッシベーション膜６として残す部分のうち開口部６ａの開口端となる位置から半導体チップの端面となる位置に至るまでの途中が覆われるようにし、ウェットエッチングすることで凹凸面６ｄを形成する。
そして、図６（ｂ）に示す工程では、マスク１２を除去したのち、開口部６ａの形成予定領域が開口するマスク１３を配置し、異方性エッチングを行うことで、パッシベーション膜６に電極配線５を露出させる開口部６ａを形成する。
その後、マスクを除去した後、ｎ+型基板１の裏面１ｂ側にＮｉ、Ｔｉ、Ｍｏ、Ｗ等により構成される金属層を形成することにより裏面電極７を形成したのち、チップ単位にダイシングカットする。これにより、半導体チップが形成される。このような製造方法により、図５に示したＳｉＣ半導体装置を構成する半導体チップを製造できる。
（他の実施形態）
上記各実施形態では、パッシベーション膜６を２層構造とした場合について説明したが、１層構造としても構わない。ただし、２層構造とした場合、１層目と２層目とを異なる材質で形成すれば、第１層６ｂをストッパとして第２層６ｃの表面に凹凸面６ｄを形成するためのエッチング工程を行うようにすることができるため、第１層６ｂにてパッシベーション効果を確保しつつ、第２層６ｃにて開口部６ａの開口端から半導体チップの端面までの距離Ｌ２を稼ぐという役割分担を行うことも可能となる。
また、パッシベーション膜６の下方に絶縁膜３が配置される構造としたが、必ずしも絶縁膜３がなければならない訳ではなく、ショットキー接触させたい位置にのみショットキー電極４が配置されるような構造であっても構わない。
上記各実施形態では、終端構造としてｐ型リサーフ層８のみを示したが、他の終端構造、例えばｐ型リサーフ層８の外周を更に囲むように複数個のｐ型ガードリング層等が配置された構造であっても構わない。
また、上記各実施形態では、セル部（アクティブ領域）に形成する縦型パワー素子としてＳＢＤ１０を例に挙げたが、ＳＢＤ１０に限るものではなく、他の縦型パワー素子、例えば縦型ＭＯＳＦＥＴ、ＩＧＢＴ、Ｊ−ＦＥＴなど、半導体チップに表面電極と裏面電極とが形成されるような構造であれば、どのようなものであっても本発明を適用することができる。
なお、上記各実施形態では、ＳｉＣ半導体装置としてチップ単位に分割した半導体チップを説明したが、チップ単位に分割する前の半導体ウェハの状態の場合、その後チップ単位に分割した際に、上記各実施形態の構造のＳｉＣ半導体装置を形成するために用いられるのに適したものとして取り扱うこともできる。
本発明の第１実施形態にかかるＳＢＤを備えたＳｉＣ半導体装置を構成する半導体チップの断面図である。 図１に示すＳｉＣ半導体装置の製造工程を示した断面図である。 本発明の第２実施形態にかかるＳＢＤを備えたＳｉＣ半導体装置を構成する半導体チップの断面図である。 図３に示すＳｉＣ半導体装置の製造工程を示した断面図である。 本発明の第２実施形態にかかるＳＢＤを備えたＳｉＣ半導体装置を構成する半導体チップの断面図である。 図５に示すＳｉＣ半導体装置の製造工程を示した断面図である。 ＳＢＤを形成した場合の側面放電の様子を示した模式的断面図である。 電位の偏った箇所を示したＳｉＣ半導体装置の上面レイアウト図である。 距離Ｘに対する側面放電確率（素子の破壊確率）を示したグラフである。
符号の説明
１ ｎ+型基板
１ａ 主表面
１ｂ 裏面
２ ｎ-型ドリフト層
３ 絶縁膜
３ａ 開口部
４ ショットキー電極
５ 配線電極
６ パッシベーション膜
６ａ 開口部
７ 裏面電極
８ ｐ型リサーフ層
９ 導体層
９ａ 第１層
９ｂ 第２層
１０ ＳＢＤ
２０ 実装基板

Claims (2)

  1. 主表面（１ａ）および裏面（１ｂ）を有し、炭化珪素からなる基板（１）と、
    前記基板（１）の前記主表面（１ａ）上に形成され、前記基板（１）よりも低不純物濃度とされた第１導電型の炭化珪素からなるドリフト層（２）と、
    前記ドリフト層（２）の表面に形成され、開口部（３ａ）が備えられた層間絶縁膜（３）と、
    前記ドリフト層（２）におけるセル部に形成された半導体素子（１０）と、
    前記ドリフト層（２）上において、前記層間絶縁膜（３）の前記開口部を通じて前記半導体素子（１０）と電気的に接続された表面電極（４、５）と、
    前記表面電極（４、５）の外縁部を覆いつつ、前記セル部の外周部において前記ドリフト層（２）の上部を覆うように配置されたパッシベーション膜（６）と、
    前記基板（１）の裏面（１ｂ）において、前記半導体素子（１０）と電気的に接続された裏面電極（７）と、を有してなり、チップ単位に分割されて半導体チップとされた炭化珪素半導体装置の製造方法であって、
    前記表面電極（４、５）の外縁部を覆いつつ、前記セル部の外周部において前記ドリフト層（２）を覆うように前記パッシベーション膜（６）を形成する工程を有し、
    前記パッシベーション膜（６）を形成する工程では、前記パッシベーション膜（６）を２層構造にて構成し、該パッシベーション膜（６）の下地表面の形状を引き継いだ形状とされた第１層（６ｂ）を形成する工程と、前記第１層（６ｂ）上に第２層（６ｃ）を形成する工程と、を有し、前記第２層（６ｃ）をエッチングして凹凸面（６ｄ）を形成することで、該パッシベーション膜（６）の表面に、該パッシベーション膜（６）の下地表面の形状を受け継がない凹凸面（６ｄ）を形成する工程を行うことにより、前記パッシベーション膜（６）のうち前記表面電極（４、５）と外部との電気的接続を行うための開口部（６ａ）の開口端から前記半導体チップの端面に至る前記凹凸面（６ｄ）の距離に関して、該パッシベーション膜（６）の下地表面の形状を受け継いだ場合の表面を経路とした距離（Ｌ１）と比較して、前記凹凸面（６ｄ）の表面上を経路とする距離（Ｌ２）の方が長くなるようにすることを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記パッシベーション膜（６）を形成する工程では、前記第１層（６ｂ）と前記第２層（６ｃ）とを異なる材質のもので構成し、前記第１層（６ｂ）をストッパとして前記第２層（６ｃ）の表面に前記凹凸面（６ｄ）を形成するためのエッチング工程を行うことを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
JP2008071308A 2008-03-19 2008-03-19 炭化珪素半導体装置の製造方法 Expired - Fee Related JP4535151B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008071308A JP4535151B2 (ja) 2008-03-19 2008-03-19 炭化珪素半導体装置の製造方法
DE102009013781A DE102009013781A1 (de) 2008-03-19 2009-03-18 Halbleitervorrichtung aus Siliciumcarbid und Verfahren zu ihrer Herstellung
US12/406,578 US7825017B2 (en) 2008-03-19 2009-03-18 Method of making silicon carbide semiconductor device having multi-layered passivation film with uneven surfaces

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008071308A JP4535151B2 (ja) 2008-03-19 2008-03-19 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009231321A JP2009231321A (ja) 2009-10-08
JP4535151B2 true JP4535151B2 (ja) 2010-09-01

Family

ID=40984237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008071308A Expired - Fee Related JP4535151B2 (ja) 2008-03-19 2008-03-19 炭化珪素半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7825017B2 (ja)
JP (1) JP4535151B2 (ja)
DE (1) DE102009013781A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595584B2 (en) 2012-03-12 2017-03-14 Rohm Co., Ltd. Semiconductor device, and method for manufacturing semiconductor device

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110012239A1 (en) * 2009-07-17 2011-01-20 Qualcomm Incorporated Barrier Layer On Polymer Passivation For Integrated Circuit Packaging
CN102217070B (zh) * 2009-09-03 2013-09-25 松下电器产业株式会社 半导体装置及其制造方法
JP5598015B2 (ja) * 2010-02-23 2014-10-01 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
WO2013035817A1 (ja) * 2011-09-08 2013-03-14 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5656889B2 (ja) * 2012-01-24 2015-01-21 三菱電機株式会社 半導体装置及びこれを備えた半導体モジュール
JP5914060B2 (ja) * 2012-03-09 2016-05-11 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2015109292A (ja) * 2012-03-19 2015-06-11 三菱電機株式会社 半導体モジュール
JP5966556B2 (ja) * 2012-04-18 2016-08-10 富士電機株式会社 半導体デバイスの製造方法
EP4044213A3 (en) 2012-06-06 2022-11-02 Rohm Co., Ltd. Semiconductor device and method for manufacturing same
JP2014011342A (ja) * 2012-06-29 2014-01-20 Denso Corp 炭化珪素半導体装置
DE102012214056B4 (de) * 2012-08-08 2020-10-29 Robert Bosch Gmbh Hoch temperaturwechselfeste Einpressdiode
JP6513339B2 (ja) * 2014-04-30 2019-05-15 三菱電機株式会社 炭化珪素半導体装置
CN104409427A (zh) * 2014-11-10 2015-03-11 株洲南车时代电气股份有限公司 一种用于SiC功率器件的终端钝化结构及其制备方法
EP3159933B1 (en) 2015-08-27 2021-04-28 Shindengen Electric Manufacturing Co., Ltd. Wide-gap semiconductor device and method for manufacturing the same
JP2018018903A (ja) * 2016-07-26 2018-02-01 トヨタ自動車株式会社 半導体装置
WO2018042585A1 (ja) * 2016-09-01 2018-03-08 三菱電機株式会社 半導体装置の測定方法
RU169376U1 (ru) * 2016-10-26 2017-03-16 Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Защитное покрытие полупроводникового прибора на основе карбида кремния
JPWO2018078799A1 (ja) * 2016-10-28 2019-01-10 三菱電機株式会社 半導体装置および電力変換装置
JP6291561B2 (ja) * 2016-12-19 2018-03-14 ローム株式会社 半導体装置および半導体装置の製造方法
JP2018078348A (ja) * 2018-02-09 2018-05-17 ローム株式会社 半導体装置および半導体装置の製造方法
JP6626929B1 (ja) * 2018-06-29 2019-12-25 京セラ株式会社 半導体デバイス及び電気装置
US11804555B2 (en) * 2019-01-29 2023-10-31 Mitsubishi Electric Corporation Semiconductor device and power conversion device
US10957664B2 (en) * 2019-05-29 2021-03-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
JP7194855B2 (ja) * 2021-03-18 2022-12-22 ローム株式会社 半導体装置
JP7194856B2 (ja) * 2021-03-18 2022-12-22 ローム株式会社 半導体装置の製造方法
WO2023013223A1 (ja) * 2021-08-03 2023-02-09 住友電気工業株式会社 半導体装置及び半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6097672A (ja) * 1983-11-01 1985-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPS60207340A (ja) * 1984-03-31 1985-10-18 Toshiba Corp 半導体装置及びその製造方法
JPS6310571A (ja) * 1986-07-02 1988-01-18 Toshiba Corp 圧接型電力用半導体装置
JP2004349383A (ja) * 2003-05-21 2004-12-09 Toshiba Corp 高耐圧半導体装置
JP2005286197A (ja) * 2004-03-30 2005-10-13 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法
JP2007158113A (ja) * 2005-12-06 2007-06-21 Toyota Motor Corp 半導体装置とその製造方法
JP2007201247A (ja) * 2006-01-27 2007-08-09 Mitsubishi Electric Corp 高耐圧半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4644904B2 (ja) 2000-04-05 2011-03-09 住友電気工業株式会社 パワー半導体素子
JP2005167035A (ja) * 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法
TWI278090B (en) * 2004-10-21 2007-04-01 Int Rectifier Corp Solderable top metal for SiC device
JP2006210569A (ja) 2005-01-27 2006-08-10 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
KR101193453B1 (ko) * 2006-07-31 2012-10-24 비쉐이-실리코닉스 실리콘 카바이드 쇼트키 다이오드를 위한 몰리브덴 장벽 금속 및 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6097672A (ja) * 1983-11-01 1985-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPS60207340A (ja) * 1984-03-31 1985-10-18 Toshiba Corp 半導体装置及びその製造方法
JPS6310571A (ja) * 1986-07-02 1988-01-18 Toshiba Corp 圧接型電力用半導体装置
JP2004349383A (ja) * 2003-05-21 2004-12-09 Toshiba Corp 高耐圧半導体装置
JP2005286197A (ja) * 2004-03-30 2005-10-13 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法
JP2007158113A (ja) * 2005-12-06 2007-06-21 Toyota Motor Corp 半導体装置とその製造方法
JP2007201247A (ja) * 2006-01-27 2007-08-09 Mitsubishi Electric Corp 高耐圧半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595584B2 (en) 2012-03-12 2017-03-14 Rohm Co., Ltd. Semiconductor device, and method for manufacturing semiconductor device
US10211285B2 (en) 2012-03-12 2019-02-19 Rohm Co., Ltd. Semiconductor device, and method for manufacturing semiconductor device
US11075263B2 (en) 2012-03-12 2021-07-27 Rohm Co, , Ltd. Semiconductor device, and method for manufacturing semiconductor device
US11862672B2 (en) 2012-03-12 2024-01-02 Rohm Co., Ltd. Semiconductor device, and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US7825017B2 (en) 2010-11-02
US20090236611A1 (en) 2009-09-24
JP2009231321A (ja) 2009-10-08
DE102009013781A1 (de) 2009-09-24

Similar Documents

Publication Publication Date Title
JP4535151B2 (ja) 炭化珪素半導体装置の製造方法
US7863682B2 (en) SIC semiconductor having junction barrier Schottky diode
US7816733B2 (en) SiC semiconductor having junction barrier schottky device
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
JP4396724B2 (ja) ショットキーバリアダイオードを備えた炭化珪素半導体装置
JP6241572B2 (ja) 半導体装置
JP5479616B2 (ja) 半導体装置の製造方法
JP6477106B2 (ja) 半導体装置
JP7012137B2 (ja) 窒化物半導体装置
US7915705B2 (en) SiC semiconductor device having outer periphery structure
JP2010267655A (ja) 半導体装置
JP6411258B2 (ja) 半導体装置
WO2013179728A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2009267032A (ja) 半導体装置とその製造方法
WO2010058524A1 (ja) 半導体装置および半導体装置の製造方法
JP6384944B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2024019464A (ja) 半導体装置
JP6150542B2 (ja) 半導体装置および半導体装置の製造方法
JP2018110165A (ja) 半導体装置および半導体装置の製造方法
JP2009224642A (ja) 炭化珪素半導体装置およびその製造方法
JP5943846B2 (ja) 炭化珪素半導体装置及びその製造方法
JP5982109B2 (ja) 炭化珪素半導体装置
JP2009224641A (ja) 炭化珪素半導体装置およびその製造方法
JP2016092168A (ja) 炭化珪素半導体装置
JP2009004566A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4535151

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140625

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees