DE102012112328A1 - Integrierter-Schaltkreis-Gehäuse und Häusungsverfahren - Google Patents

Integrierter-Schaltkreis-Gehäuse und Häusungsverfahren Download PDF

Info

Publication number
DE102012112328A1
DE102012112328A1 DE201210112328 DE102012112328A DE102012112328A1 DE 102012112328 A1 DE102012112328 A1 DE 102012112328A1 DE 201210112328 DE201210112328 DE 201210112328 DE 102012112328 A DE102012112328 A DE 102012112328A DE 102012112328 A1 DE102012112328 A1 DE 102012112328A1
Authority
DE
Germany
Prior art keywords
chip
package
integrated circuit
layer
metallic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201210112328
Other languages
English (en)
Inventor
Frank Daeche
Georg Meyer-Berg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/326,527 external-priority patent/US9105562B2/en
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102012112328A1 publication Critical patent/DE102012112328A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08235—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15333—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ein Verfahren zum Häusen von integrierten Schaltkreisen beinhaltet das Herstellen eines Gehäusemoduls aus sukzessiv aufgebauten Schichten, welche Schaltkreisverbindungen definieren, das Bilden einer Aussparung auf einer Oberseite des Gehäusemoduls, das Befestigen einer metallisierten Rückseite eines Chips auf einer metallischen Schicht, der Chip weist eine Vorderseite mit mindestens einem vorderen Kontakt auf, das Anordnen des Chips in der Aussparung, so dass mindestens ein vorderer Kontakt zu mindestens einer der Schaltkreisverbindungen des Gehäusemoduls elektrisch verbunden ist, und das Befestigen der metallischen Schicht, die an dem Chip befestigt ist, auf der Oberseite des Gehäusemoduls.

Description

  • Querverweis zu verwandten Anmeldungen
  • Die vorliegende Anmeldung ist eine Teilfortsetzungsanmeldung der am 9. Mai 2011 eingereichten jetzt anhängigen U.S.-Anmeldung, Serien Nummer 13/103,124, deren Gesamtheit durch Bezugnahme hierin einbezogen ist.
  • Technisches Gebiet
  • Diese Offenbarung betrifft eine Vorrichtung und Verfahren zum Herstellen von Schaltkreisen und, insbesondere, eine Vorrichtung und Verfahren zum Häusen von integrierten Schaltkreisen.
  • Hintergrund
  • Integrierter-Schaltkreis-(IC)-Chips werden üblicherweise in ein Gehäuse (engl. package) eingebettet. Solch ein Häusen (engl. packaging) stellt beispielweise einen physischen Schutz und Umgebungsschutz bereit, und auch Wärmedissipation. Darüber hinaus stellen gehäuste Chips (engl. packaged chips) üblicherweise elektrische Verbindungen bereit, um eine Integration mit weiteren Komponenten zu ermöglichen.
  • Verschiedene Häusungstechniken für einen integrierten Schaltkreis (IC) sind entwickelt worden. Eine solche Technik ist beispielsweise in: Lee et al., ”Embedded Actives and Discrete Passives in a Cavity Within Build-up Layers („In eine Aussparung innerhalb aufgebauter Schichten eingebettete Aktive und diskrete Passive”),” U.S. Patentanmeldung Seriennummer 11/494,259 eingereicht am 27. Juli 2006 und publiziert als US 2007/0025092 A1 am 1.-Februar 2007 beschrieben, deren gesamter Inhalt durch Bezugnahme hierin einbezogen ist. Lee et al. offenbaren unter anderem einen sogenannten Chip-zuletzt-Ansatz.
  • Im Gegensatz zu einem Chip-zuerst-Prozess oder Chip-Mitte-Prozess bettet ein Chip-zuletzt-Ansatz einen gegebenen Chip ein, nachdem alle Aufbauschichtprozesse beendet wurden. Die Vorteile von diesem Ansatz sind heutzutage wohlbekannt, jedoch ist das Chip-zuletzt-Häusen nicht dazu gedacht, für alle Chiptypen geeignet zu sein. Beispielsweise für ICs (integrierte Schaltkreise), welche einen Rückseitenkontakt aufweisen, und für jene Chips, deren Betriebsparameter eine Dissipation von größeren Wärmemengen benötigen, wie beispielsweise Leistungschips und Hochleistungslogikchips.
  • Überblick
  • In einer Implementierung, um ein Gehäusemodul bereitzustellen, welches für einen großen Bereich von Chiptypen geeignet ist, beinhaltend Leistungschips, Chips, welche einen Rückseitenkontakt aufweisen, und Hochleistungslogikchips, beinhaltet ein Verfahren zum Häusen eines integrierten Schaltkreises das Herstellen eines Gehäusemoduls aus sukzessiv aufgebauten Schichten, welche Schaltkreisverbindungen definieren, das Bilden einer Aussparung auf einer Oberseite des Gehäuse-Moduls, das Befestigen einer metallisierten Rückseite eines Chips auf einer metallischen Schicht, wobei der Chip eine Vorderseite mit mindestens einem vorderen Kontakt aufweist, das Anordnen des Chips in der Aussparung, so dass die Menge an vorderen Kontakten zu einer oder mehreren der Schaltkreisverbindungen des Gehäusemoduls elektrisch verbunden ist, und das Verbinden der metallischen Schicht, die an dem Chip befestigt ist, an das Gehäusemodul.
  • In ähnlicher Weise, in einer anderen Implementierung, weist ein Integrierter-Schaltkreis-Gehäuse ein Gehäusemodul mit einer darin gebildeten Aussparung auf. Das Gehäusemodul kann als ein Schichtmaterial aus aufeinanderfolgend aufgebauten Schichten gebildet sein, welche eine Oberseite, eine Unterseite und dazwischen Schaltkreisverbindungen definieren. Einem Chip-zuletzt-Ansatz folgend, kann die Aussparung auf der Oberseite des Gehäusemoduls gebildet sein. Typischerweise legt das Bilden der Aussparung eine oder mehrere der Schaltkreisverbindungen frei, beispielsweise auf dem Boden der Aussparung. Ein Chip weist eine Vorderseite mit einer Menge an vorderen Kontakten und eine metallisierte Rückseite auf, welche an einer metallischen Schicht befestigt ist, so dass die metallische Schicht mindestens einen Teil der Rückseite des Chips bedeckt, und die Oberseite des Gehäusemoduls kann in der Aussparung angeordnet sein, so dass die Menge der vorderen Kontakte mit einer oder mehreren der Schaltkreisverbindungen des Gehäusemoduls elektrisch verbunden ist. Der Chip ist in der Aussparung derart angeordnet, dass die Menge der vorderen Kontakte mit einer oder mehreren der Schaltkreisverbindungen des Gehäusemoduls elektrisch verbunden ist und die metallische Schicht mindestens einen Teil der Oberseite des Gehäusemoduls bedeckt.
  • Eines oder mehrere der folgenden Merkmale kann in den obigen Implementierungen enthalten sein oder kombiniert werden. Das Befestigen der metallisierten Rückseite des Chips auf der metallischen Schicht kann mit einem Hochtemperaturprozess durchgeführt werden. Das Befestigen der metallisierten Rückseite des Chips auf der metallischen Schicht kann mit einem Diffusionslötprozess durchgeführt werden. Die metallische Schicht kann eine Metallfolienschicht sein. Die Rückseite des Chips kann ein niederohmiger Kontakt sein. Senkrecht zwischen dem niederohmigen Kontakt und der Menge der vorderen Kontakte des Chips kann Strom fließen. Der Chip kann ein Leistungselektronikchip sein. Der niederohmige Kontakt kann elektrisch zu einer oder mehreren in dem Gehäusemodul gebildeten Durchkontaktierungen verbunden sein, beispielsweise durch eine elektrische Verbindung mit der metallischen Schicht. Der Chip kann ein Hochleistungslogikchip sein. Die metallische Schicht kann thermisch leitfähige Eigenschaften aufweisen, die ein Wärmeverteilen ermöglichen. Die metallische Schicht kann an einer Wärmesenke befestigt sein. Der Chip kann Silizium-Durchkontaktierungen aufweisen. Alles oder ein Teil der metallischen Schicht kann mittels einer isolierenden Mittelschicht mit der Rückseite des Chips und der Oberseite des Gehäusemoduls verbunden sein. Der Chip kann in einer umgedreht-montiert-Konfiguration befestigt sein. Eine umgedreht-montiert-Konfiguration ist es, wenn die metallisierte Rückseite des Chips in Richtung der Leiterplatte (PCB) zeigt und die Vorderseite des Chips von der Leiterplatte weg zeigt.
  • Kurzbeschreibung der Figuren
  • Um die obigen und andere Vorteile und Merkmale der vorliegenden Erfindung weiter klarzustellen, wird eine spezifischere Beschreibung der Erfindung erbracht mittels Bezug auf deren spezifische Ausführungsformen, die in den beigefügten Figuren veranschaulicht sind. Es wird darauf Wert gelegt, dass diese Figuren nur typische Ausführungsformen der Erfindung darstellen und daher nicht als deren Umfang beschränkend betrachtet werden sollen. Die Erfindung wird mit zusätzlicher Genauigkeit und mit zusätzlichem Detail unter Verwendung der beiliegenden Figuren beschrieben und erläutert, in denen:
  • 1 bis 3 einen exemplarischen Prozessablauf, aus einer Querschnittsansicht, zum Herstellen eines exemplarischen Gehäusemoduls zeigen;
  • 4 eine Querschnittsansicht eines beispielhaften IC-Gehäuses mit einem Chip, der einen Rückseitenkontakt aufweist, veranschaulicht;
  • 5 eine Querschnittsansicht eines beispielhaften IC-Gehäuses mit einer obersten Schicht veranschaulicht;
  • 6 eine Querschnittsansicht eines beispielhaften IC-Gehäuses mit einer Wärmesenke und/oder einer Metallfolienschicht veranschaulicht;
  • 7 bis 9 Querschnittsansichten beispielhafter IC-Gehäuse, wie in den 4 bis 6, mit einem Oberseiten-Gehäusekontakt veranschaulichen;
  • 10 bis 12 Querschnittsansichten beispielhafter IC-Gehäuse, wie in den 4 bis 6, mit einem Oberseitenpad und/oder isolierenden Mittel-Schichten veranschaulichen;
  • 13 eine Querschnittsansicht eines beispielhaften IC-Gehäuses mit mehreren Chips veranschaulicht;
  • 14 eine Querschnittsansicht eines beispielhaften IC-Gehäuses mit einer isolierten Wärmeverteilschicht veranschaulicht;
  • 15 eine Querschnittsansicht eines beispielhaften IC-Gehäuses mit einem Chip, der Silizium-Durchkontaktierungen aufweist, veranschaulicht;
  • 16 und 17 Querschnittsansichten beispielhafter IC-Gehäuse mit einer Rückseite aus Nanometall oder Lötmittel auf durchmetallisiertem, gesputtertem oder strukturiertem Metall veranschaulichen, und darauf einer optionalen isolierten Wärmesenke und/oder Metallfolienschicht;
  • 18 bis 21 einen anderen exemplarischen Prozessablauf, aus einer Querschnittsansicht, zum Herstellen eines exemplarischen Gehäusemoduls zeigen;
  • 22 eine Querschnittsansicht eines beispielhaften IC-Gehäuses in einer umgedreht-montiert-Konfiguration veranschaulicht; und
  • 23 bis 26 verschiedene weitere Ausführungsformen einer Querschnittsansicht eines beispielhaften IC-Gehäuses in umgedreht-montiert-Konfiguration veranschaulichen.
  • Ausführliche Beschreibung
  • Im Folgenden wird Bezug auf die Figuren genommen, wobei gleiche Strukturen mit den gleichen Bezugszeichen versehen werden. Es versteht sich, dass die Zeichnungen diagrammatische und schematische Darstellungen exemplarischer Ausführungsformen der Erfindung sind und keine Einschränkung der vorliegenden Erfindung sind, noch sind diese notwendigerweise maßstabsgetreu gezeichnet.
  • 1 bis 3 zeigen einen exemplarischen Prozessablauf, aus einer Querschnittsansicht, zum Herstellen eines exemplarischen Gehäusemoduls 10 (Packagemoduls). Der exemplarische Prozessablauf, oder das Verfahren, zum Häusen integrierter Schaltkreise kann wie folgt implementiert werden.
  • In 1 kann begonnen werden das Gehäusemodul 2 aus nacheinander aufgebauten Schichten (einem Laminat) zu bilden, welche eine Oberseite 3 und eine Unterseite 1 und Schaltkreisverbindungen 4 definieren. Solche Schaltkreisverbindungen 4 können Durchkontaktierungen (vias) sein, geformt in einer Art und Weise wie nachfolgend mit Bezug auf die Durchkontaktierungen 5 beschrieben ist, und/oder beispielsweise eingebettete passive Komponenten aufweisen, wie beispielsweise eine Schaltkreisverdrahtung, Kondensatoren, elektrische Widerstände, und/oder Induktivitäten. Beispielsweise kann dies eine schichtweise gelegte Leitungsführung 8, beispielsweise aus einem strukturierten Metall gebildet, aufweisen. Die Schaltkreisverbindungen 4 können mittels einer Standardtechnologie für hochdichte Verbindungen hergestellt sein, und können daran elektrisch verbundene Unterseitenpads 6 aufweisen, bereitgestellt auf der Unterseite 1 des Gehäusemoduls 2. Ferner kann der Aufbau-Schichtprozess, zusätzlich zu den traditionellen Schichttechniken, auch das deponieren einer dünnen Schicht auf einen ultra-gedünnten Trägerkörper aufweisen.
  • Die Durchkontaktierungen 5 können beispielsweise auch im Gehäusemodul 2 mittels mechanisch numerisch gesteuerten (NC) Bohrens, Laserbohrens, Bildens von nacheinander aufgebauten Schichten, oder mittels anderer aus dem Stand der Technik bekannter Mittel gebildet werden. Nachdem Durchkontaktierungslöcher gebildet wurden, können die Durchkontaktierungen 5 beispielsweise mittels stromloser Beschichtung oder mittels elektrolytischer galvanischer Beschichtung metallisiert werden.
  • Lötkugeln 12 können in elektrischer Verbindung mit den Durchkontaktierungen 5 und/oder mit den Schaltkreisverbindungen 4 bereitgestellt werden, so dass ein Kontaktendpunkt auf der Unterseite 1 des Gehäusemoduls 2 des IC-Gehäuses 10 für eine Verbindung bereitgestellt wird, wie beispielsweise zu einer Leiterplatte.
  • In 2 sind weitere sukzessiv aufgebaute Schichten zu der Anordnung des Gehäusemoduls 2 hinzugefügt. Dieser Prozess resultiert im Einbetten passiver Komponenten in das Gehäusemodul 2. In dieser Weise können alle Schichten des Gehäuses strukturiertes Metall enthalten zum Weiterleiten von beispielsweise Signalen, Energie und Masse.
  • In 3 ist eine Aussparung 14 auf einer Oberseite 3 des Gehäusemoduls 2 gebildet. Unter anderen Techniken kann Laserbohren genutzt werden, um die Aussparung 14 zu bilden. Sobald die Aussparung 14 gebildet ist, werden, sofern nicht bereits vorhanden, Verbindungspads mittels konventioneller Verfahren zu den Schaltkreisverbindungen 4, welche in der Aussparung 14 freigelegt sind, hinzugefügt. Wie nachfolgend mit Bezug auf 4 beschrieben wird, sollte die Aussparung 14 vorzugsweise derart gebildet werden, dass ein Chip 16 geeignet ist, in der Aussparung 14 angeordnet zu werden.
  • 4 veranschaulicht eine Querschnittsansicht eines beispielhaften Integrierter-Schaltkreis-Gehäuses 40 mit dem Chip 16, welcher einen Rückseitenkontakt aufweist. Solche Chips beinhalten beispielsweise IGBTs, durch welche Strom vertikal (z. B. von hinten nach vorn durch das Siliziumsubstrat) von dem Rückseitenkontakt des Chips zu dessen Vorderseite fließt. Der Chip 16, aufweisend eine Menge von vorderen Kontakten 7, und, abhängig von der Art des Chips, einen Rückseitenkontakt 20 auf der Rückseite 18 aufweisend, wird in der Aussparung 14 derart angeordnet, dass die vorderen Kontakte 7 zu einer oder mehreren der Schaltkreisverbindungen 4 des Gehäusemoduls 2 elektrisch verbunden sind. Die Rückseite 18 des Chips 16 wird im Allgemeinen während der Waferbearbeitung metallisiert. Somit ist das weitere Bearbeiten des Chips während des Häusens, wie es hierin beschrieben ist, als davon abgegrenzte Prozesse und abgegrenzte resultierend Schichten zu verstehen. Die vorderen Kontakte 7 des Chips 16 können während des üblichen Herstellungsprozesses des Chips gebildet werden, und können durch Schaltkreisverbindungen 4 zur Unterseite 1 des Gehäusemoduls 2 elektrisch verbunden werden. Abstände zwischen dem Chip 16 und dem Gehäusemodul 2, falls vorhanden, können aufgefüllt werden, zum Beispiel mit einem Füllmaterial 22. Das Füllmaterial 22 kann auch als ein Unterfüllmaterial verwendet werden (nicht dargestellt), wodurch ein Chip eingebettet wird.
  • Andere Konfigurationen können den Chip 16 beinhalten, welcher ein Hochleistungslogikchip ist. Solch ein Hochleistungslogikchip kann beispielsweise beinhalten: einen Intel® CoreTM, einen AMD® Phenom IITM oder einen IBM® Z196TM Eine andere Konfiguration kann den Chip 16 beinhalten, welcher ein gedünnter Chip ist.
  • 5 veranschaulicht eine Querschnittsansicht eines beispielhaften Integrierter-Schaltkreis-Gehäuses 50 mit einer obersten Schicht. Eine oberste Schicht 24 wird, beispielsweise mittels Beschichtens (beispielsweise nach einer Oberflächenbehandlung des Schichtmaterials, welches das Gehäusemodul 2 bildet) auf mindestens einem Teil der Oberseite 3 des Gehäusemoduls 2 bereitgestellt, wie oben mit Bezug auf das IC-Gehäuse 10 beschrieben wurde (1 bis 3), und auf mindestens einem Teil der Rückseite 18 des Chips 16 bereitgestellt. Alternativ kann die obersten Schicht ein gesputtertes Metall sein, plattiert im Anschluss an das Sputtern, eine metallische Schicht, welche mittels des Einsatzes von verunreinigtem Plasma (engl. dirty plasma) gebildet wird, oder gedruckt (mittels Ink-Jet Verfahrens) über einen Teil oder über alles des Chips und/oder der Oberseite 3 des Gehäusemoduls 2. Typischerweise kann die oberste Schicht 24 an die Rückseite 18 des Chips 16 gekoppelt sein und mindestens einen Teil des Chips 16 und der Oberseite des Gehäusemoduls 2 bedecken. Vorteilhafter Weise kann die oberste Schicht 24 eine metallische Schicht sein, so wie beispielsweise Kupfer oder ein strukturiertes Metall. In Abhängigkeit von dem Einsatz und der Art des genutzten Chips, kann die Kopplung zwischen dem Chip 16 und der obersten Schicht 24 eine thermische und/oder eine elektrische Verbindung mit der Rückseite 18 des Chips 16 erzeugen.
  • In einer Implementierung, bei der die oberste Schicht 24 eine elektrische Verbindung mit der Rückseite 18 des Chips 16 ausbildet, kann die oberste Schicht 24 vorteilhafter Weise in elektrischem Kontakt mit einer oder mehreren Durchkontaktierungen 5 angeordnet sein, wodurch eine elektrische Verbindung von der Rückseite 18 des Chips 16 zur Unterseite 1 des Gehäusemoduls 2 ausgebildet wird. Insbesondere für Chips, welche einen Rückseitenkontakt 20 aufweisen, wird somit eine elektrische Verbindung zwischen dem Kontakt 20 und der Unterseite 1 hergestellt.
  • Im Gebrauch kann das IC-Gehäuse 50 zu einem externen Schaltkreis verbunden werden, wie zum Beispiel durch eine PC-Platine (nicht dargestellt). Ein elektrischer Strom, dem Chip 16 durch die auf der Unterseite 1 des Gehäusemoduls 2 ausgebildeten elektrischen Verbindungen bereitgestellt, fließt zu den vorderen Kontakten des Chips 16 durch die Schaltkreisverbindungen 4 und zu dem Rückseitenkontakt 20 durch die Durchkontaktierungen 5. Zum Beispiel kann der Chip 16 ein sogenannter „Leistungschip” sein, oder ein Leistungselektronikchip, welcher einen niederohmigen Rückseitenkontakt aufweist. Solche Chips können mit einem vertikal durch den Chip fließenden Strom arbeiten, wie zum Beispiel zwischen den Rückseiten 18 zu den vorderen Kontakten 7. In solch einem Fall ist der Rückseitenkontakt 20 typischerweise ein niederohmiger Kontakt, welcher auf dem Chip 16 während oder nach dem Herstellen des Chips 16 gebildet wird. In solch einem Fall ermöglicht der elektrische Kontakt zwischen dem niederohmigen Rückseitenkontakt 20 und den Durchkontaktierungen 5 dem grundlegenden IC-Gehäuse 10, zuvor beschrieben in 1 bis 3, mit Leistungschips zu funktionieren, welche niederohmige Rückseitenkontakte haben, durch das Hinzufügen einer zusätzlichen elektrisch leitfähigen obersten Schicht 24, wenn diese in der Konfiguration des Schaltkreisgehäuses 50 aus 5 genutzt werden.
  • Zusätzlich zu der Bereitstellung eines Zugangs zu einer elektrischen Rückseitenverbindung in dem IC-Gehäuse 50, kann das Nutzen von Leistungschips in Hochleistungsanwendungen auch zusätzliche Wärme erzeugen, verglichen mit Chips, welche eine niedrigere Stromtransportfähigkeit oder Stromanforderungen aufweisen. Eine sorgfältige Auswahl von dem Material, welches in der obersten Schicht 24 genutzt wird, kann hilfreich sein, aufgrund der Charakteristiken des ausgewählten Materials Wärme auszubreiten zusätzlich zu dessen Eigenschaft elektrischen Strom zu leiten. Daher sind Materialien, wie beispielsweise Kupfer, Kupferlegierungen, Silber, Nickel und ähnliche Materialien mit einer hohen thermischen und/oder elektrischen Leitfähigkeit besonders für das Nutzen als oberste Schicht 24 geeignet. Wenn die oberste Schicht in dieser Art und Weise zum Wärmeverteilen genutzt wird, ist eine gute thermische Kopplung zwischen dem Chip 16 und der obersten Schicht 24 erstrebenswert. Ferner kann Wärme-Dissipationseffizienz erreicht werden, indem der Oberflächenbereich der obersten Schicht 24 maximiert wird und der Anteil der Fläche, welcher beispielsweise zur Umgebungsluft freigelegt ist, und/oder mittels einer Vergrößerung der Dicke der obersten Schicht 24, um die thermische Masse zu vergrößern und/oder ein effizientes Verteilen der Wärme überall in der obersten Schicht 24 mittels Wärmeleitung zu sichern.
  • Wenn Wärme, die während des Betriebs des Chips 16 erzeugt wird, nicht angemessen mittels des IC-Gehäuses 50 abgeführt wird, können zusätzliche thermische Strukturen hinzugefügt werden, ohne die Fähigkeit der obersten Schicht 24 zu beeinflussen, als eine elektrische Verbindung zu einem Rückseitenkontakt zu fungieren, wie zum Beispiel der Rückseitenkontakt 20 des Chips 16. Dementsprechend, und wie nachfolgend mit Bezug auf beispielsweise 6 beschrieben ist, kann die oberste Schicht 24 konfiguriert werden, als beides zu fungieren, als ein elektrischer Verbinder und als ein thermischer Wärmeverteiler, resultierend in einem Schaltkreisgehäuse 60, welches überlegene thermische Charakteristiken zusätzlich zu den elektrischen Merkmalen des IC-Gehäuses 50 aufweist.
  • Obwohl einige Chips, wie beispielsweise Hochleistungslogikchips, keinen niederohmigen Rückseitenkontakt 20 aufweisen können, können solche Hochleistungslogikchips, wie Leistungschips, hohe Temperaturen erzeugen, jenseits derer, die ohne weiteres von dem Chip oder von dessen Gehäuse abgeführt werden können. In einem solchen Fall kann die oberste Schicht 24 aus Materialien, wie beispielsweise Kupfer, ausgewählt werden, das gute Wärmeableitungs-Charakteristiken bereitstellt. Somit kann die oberste Schicht 24 aus irgendeinem Material bestehen, das die oben beschriebenen Funktionalitäten fördert, insbesondere Materialien, die hohe elektrisch und/oder thermisch leitfähige Eigenschaften aufweisen, wie es der bestimmte Chip 16 benötigen kann. Daher, je nachdem, ob ein elektrischer Kontakt zu der Rückseite eines Chips benötigt wird oder nicht, stellt die vorliegende Gehäuse-Konfiguration eine Struktur und ein Verfahren bereit, welches konsistent mit einem Chip-zuletzt-Ansatz zum Häusen ist, welches Chips unterbringen kann, die eine große Auswahl von Design-Anforderungen aufweisen.
  • Falls die oberste Schicht 24 aus Metall zusammengesetzt ist, kann diese beispielsweise mit jedem geeigneten Typ von beschichtetem Metall, gesputtertem Metall, strukturiertem Metall, Metallfolie oder einer Kombination daraus umgesetzt werden, und darüber hinaus beispielsweise mittels Klebens oder Lötens der obersten Schicht 24 an den Chip 16, beispielsweise in dem Fall einer Metallfolie, und an die Oberseite des Gehäusemoduls 2, beispielsweise mittels eines Klebstoffes, befestigt werden. Andere Verfahren des Aufbringens können ebenfalls genutzt werden, wie beispielsweise in einer Nanopaste, durch die Beschichtung mit verunreinigtem Plasma, oder mittels Sputterns oder Lötmittels. In Abhängigkeit von der Konfiguration können eine oder mehrere der oben genannten in Kombination genutzt werden, beispielsweise die Affinität der Materialien zueinander in Betracht ziehend.
  • Verunreinigtes Plasma ist bekannt als ein Plasma mit Unterstützungsgas, welches Metallpulver in Partikelgröße darin aufgelöst hat. Dieses Verfahren ist besonders vorteilhaft im Bilden einer Schicht mit ausreichender Materialdicke und minimalem zusätzlichen Prozessieren, um die oberste Schicht 24 zu erhalten, nachdem der Chip 16 in das Gehäusemodul 2 eingebracht wurde.
  • Falls die oberste Schicht 24 geklebt ist, könnte es erstrebenswert sein, dass der Kleber hohe elektrisch und/oder thermisch leitende Eigenschaften besitzt, um die Vorteile der elektrischen und/oder thermischen Verbindung mit der obersten Schicht 24 bereitzustellen, wie zuvor beschrieben wurde. Beispiele eines solchen Klebers beinhalten z. B. Tanaka TS-333TM und Lord MT-815TM. Im Gegensatz dazu, wo eine Isolierung angestrebt wird (entweder thermisch und/oder elektrisch), würde anderes Material für diesen Zweck ausgewählt werden.
  • In anderen Konfigurationen, bei denen die oberste Schicht 24 mit Lötmittel befestigt sein kann, könnte das Löten eutektisches Löten beinhalten. Eine andere Konfiguration könnte Nanometall als oberste Schicht 24 beinhalten. In derartigen Konfigurationen kann normalerweise das Metall selbst als ein Teil der Verwendung als oberste Schicht 24 auf der Rückseite 18 des Chips 16 und an der Oberseite des Gehäusemoduls 2 anhaften.
  • Durchkontaktierungen 5 können an den Lötkugeln 12 abschließen, welche wiederum genutzt werden können, zu äußeren Schaltkreisen zu verbinden, beispielsweise zu einer Leiterplatte (PCB). Dies ermöglicht dem niederohmigen Rückseitenkontakt 20 mit der Unterseite 1 des Gehäusemoduls 2 verbunden zu sein und von dort aus zu Schaltkreisen außerhalb des Gehäuses 40. Ferner können Durchkontaktierungen 5 beispielsweise in Logikchips vorteilhaft sein, welche einen Massekontakt benötigen, oder für Zwecke des Abschirmens von Radiowellen (RF). Gleichermaßen können Durchkontaktierungen 5 beispielsweise beim Erden von Leistungschips vorteilhaft sein.
  • Um beispielsweise die elektrische Last in Hochleistungschips auszugleichen, können mehrere Durchkontaktierungen 5 zu der obersten Schicht 24 verbunden sein, um den Strom über mehrere Durchkontaktierungen 5 zu verteilen. In einer anderen Anwendung können die Durchkontaktierungen 5 als Teil einer Feedback-Schleife fungieren, wenn diese wie beschrieben zu dem niederohmigen Rückseitenkontakt 34 verbunden sind.
  • Wie oben erwähnt, kann die oberste Schicht 24 als Wärmeverteiler fungieren anstelle von, oder zusätzlich dazu, ein Teil einer elektrischen Verbindung zwischen dem Rückseitenkontakt 20 und der Unterseite 1 des Gehäusemoduls 2 zu sein. Da der Oberflächenbereich der obersten Schicht 24 typischerweise über den Bereich der Rückseite 18 des Chips 16 hinausgeht, wird ein signifikanter Anstieg der Wärmedissipation von dem Chip 16 durch das Wärmeverteilen in die oberste Schicht 24 auftreten, in Abhängigkeit von dem genutzten Material und dessen Konfiguration (wie beispielsweise Dicke). Jedoch können zusätzliche thermische Strukturen bereitgestellt werden, falls zusätzliche Wärmedissipation erforderlich ist.
  • 6 veranschaulicht eine Querschnittansicht eines beispielhaften Integrierter-Schaltkreis-Gehäuses 60 (IC-Package) mit einer Wärmesenke und/oder einer Metallfolienschicht 26. Wie veranschaulicht, kann die oberste Schicht 24 direkt an der Wärmesenke und/oder an der Metallfolienschicht 26 befestigt werden, so dass damit ein thermischer Kontakt bereitgestellt wird. Die Wärmesenke und/oder die Metallfolienschicht 26 können beispielsweise mechanisch befestigt oder an die oberste Schicht 24 mit Nanopaste, Klebstoff, verunreinigtem Plasma (so wie in Kombination mit Metallisierung oder Lötmittel), oder Lötmittel (wie beispielsweise nach dem Sputtern und Plattieren von 5 μm Kupfer), einem thermischen Verbundmaterial oder mit einer eutektischen Lötstelle gebunden werden.
  • In dem Fall, dass 26 als eine Wärmesenke fungiert, kann diese beispielsweise mit geraden Finnen oder Stiften ausgebildet sein und aus Kupfer oder Aluminium oder anderen Materialien mit hoher thermischer Leitfähigkeit aufgebaut sein, um deren Effizienz zu erhöhen. Darüber hinaus ist eine solche Wärmesenke vorzugsweise mittels Umgebungsluft gut belüftet. Unterstützt mittels der Wärmeverteileigenschaften der obersten Schicht 24, beispielsweise wenn die oberste Schicht 24 aus Kupfer gebildet ist, ist die Effizienz der Wärmesenke verbessert.
  • In dem Fall, dass 26 eine Metallfolienschicht ist, kann diese an die oberste Schicht 60 gekoppelt werden und beispielsweise aus Kupfer aufgebaut sein. Die Metallfolienschicht 26 kann dem gleichen Zweck dienen wie eine Wärmesenke, und zwar kann die Metallfolienschicht als ein Mittel zum Verteilen der Wärme dienen und/oder kann auch bei hohen Strombelastungen behilflich sein, beispielsweise wo die Schichten 24 und 26 zusammen wirken, um einen elektrischen Kontakt zum Rückseitenkontakt 20 des Chips 16 bereitzustellen.
  • Andere Wärme-Senk-Verfahren können ebenfalls für die Wärmesenke und/oder die Metallfolienschicht 26 genutzt werden. Zum Beispiel kann ein aktiver Lüfter kühle externe Luft über eine Menge von Kühlkörperrippen blasen. In einem anderen Beispiel kann die Wärmesenke mit einer Vorrichtung, welche eine Flüssigkeit zirkulieren lässt, flüssig gekühlt werden.
  • 7 bis 9 veranschaulichen Querschnittsansichten von beispielhaften Integrierter-Schaltkreis-Gehäusen (70, 80 und 90 jeweils), wie in 4 bis 6 mit einem Oberseiten-Gehäusekontakt 28. In diesem alternativen Ansatz hat die Oberseite 3 einen Kontakt darauf aufgebracht, wodurch ein Oberseiten-Gehäusekontakt 28 gebildet wird. Ähnlich zu 5 und 6 kann eine oberste Schicht 24 direkt an dem Oberseiten-Gehäusekontakt 28 und dem Rückseitenkontakt 20 befestigt sein. Ferner können, alternativ oder zusätzlich dazu, eine Wärmesenke und/oder eine Metallfolienschicht 26 an dem IC-Gehäuse befestigt sein.
  • 10 bis 12 veranschaulichen Querschnittsansichten von beispielhaften Integrierter-Schaltkreis-Gehäusen (100, 110 und 120 jeweils), wie in 4 bis 6 mit Oberseitenpads 30 und/oder isolierenden Mittelschichten 32. Die Oberseitenpads 30 können auf der Oberseite 3 des Gehäusemoduls 2 gebildet werden. Die oberste Schicht 24 kann zur Rückseite 18 des Chips 16 und zur Oberseite des Gehäusemoduls 2 mittels der isolierenden Mittelschicht 32 verbunden sein. Die isolierende Mittelschicht kann beispielsweise eine Untermenge der Durchkontaktierungen 5 von direktem elektrischen Kontakt mit der obersten Schicht 24 isolieren. Solch eine Anordnung kann beispielsweise in Chipstapelanordnungen nützlich sein, oder wenn isolierte Durchkontaktierungen 35 bereits zu einem anderen Bauelement verbunden sind (wie beispielsweise mittels verschiedener Konfigurationen von der schichtweise gelegten Leitungsführung wie oben in Verbindung mit den 1 bis 3 offenbart ist) oder reserviert sind, um andere Verbindungen, die nicht zu der obersten Schicht 24 zugeordnet sind, zu bilden. Ferner kann eine Metallstrukturierung darauf sein, beinhaltend, beispielsweise auf einem Teil der obersten Schicht 24, die isolierenden Mittelschicht 32, Verbindungspads der Schaltkreisverbindungen 4, vordere Kontakte 7, Durchkontaktierungen 5 und/oder isolierte Durchkontaktierungen 35. Solche Metallstrukturierung kann beispielsweise zur elektrischen Leitungsführung dazwischen eingesetzt werden.
  • 13 veranschaulicht eine Querschnittsansicht eines beispielhaften Integrierter-Schaltkreis-Gehäuses 130 mit mehreren Chips 36, 34. Kombinationen von obigen Ausführungsformen können ebenfalls gebildet werden. Beispielsweise kann der Leistungschip 36 gemäß dem Chip-zuletzt-Ansatz, wie er hierin beschrieben ist, gehäust werden und nebenher der Logikchip 34 mit der gleichen Chip-zuletzt-Technik. Das heißt, zwei oder mehrere Aussparungen können innerhalb des Gehäusemoduls 2 gebildet werden. In gleicher Weise wie zuvor beschrieben, können zwei oder mehrere Chips innerhalb der Aussparungen angeordnet werden und physikalisch, elektrisch und/oder thermisch verbunden werden, wie hierzuvor beschrieben ist. In einer Logikchip-plus-Leistungschip-Konfiguration kann beispielsweise ein Teil der obersten Schicht 24 zur elektrischen Leitungsführung zwischen dem Logikchip 34 und dem Chip 36 mit niedriger Leistungsaufnahme genutzt werden. Alternativ kann die elektrische Leitungsführung innerhalb des Gehäusemoduls 2 erfolgen. Als eine weitere Alternative kann das IC-Gehäuse 130 eine isolierende Mittelschicht 32 aufweisen, welche den Chip 34 von einem physischen, elektrischen und/oder thermischen Kontakt mit der obersten Schicht 24 isoliert.
  • 14 veranschaulicht eine Querschnittsansicht eines beispielhaften IC-Gehäuses 140 mit einer isolierten Wärmeverteilschicht 38. Die isolierte Wärmeverteilschicht 38 ist elektrisch isolierend und thermisch leitfähig. Beispielsweise können AlN gefüllte Klebstoffe angewendet werden, so dass die elektrisch isolierende dennoch thermisch leitfähige Funktionalität erreicht wird. Solch eine Konfiguration kann vorteilhaft sein, wenn es gewünscht ist, Bereiche der obersten Schicht 24 elektrisch von oberen Schichten, so wie beispielsweise der Wärmesenke und/oder der Metallfolienschicht 26, zu isolieren.
  • 15 veranschaulicht eine Querschnittsansicht eines beispielhaften Integrierter-Schaltkreis-Gehäuses 150 mit einem Chip, welcher Silizium-Durchkontaktierungen 37 aufweist (TSVs)(engl. through silicon vias). TSVs 37 gehen senkrecht durch den Chip 16 hindurch und stellen somit eine elektrische Verbindung auf der Rückseite bereit. TSVs können dazu beitragen, die Leistung zu erhöhen, indem eine höhere dreidimensionale Dichte bereitgestellt wird, und/oder den Kontaktwiderstand zu der Rückseite 18 zu verringern. TSVs 37 können optional direkt zu den vorderen Kontakten 7 des Chips 16 verbunden sein, oder zu der internen Schaltung des Chips 16 (nicht gezeigt). TSVs können auch in Mehrfach-Chipkonfigurationen genutzt werden, wie beispielsweise dem IC-Gehäuse 130, welches zuvor mit Bezug auf 13 beschrieben wurde.
  • 16 und 17 veranschaulichen Querschnittsansichten von beispielhaften Integrierter-Schaltkreis-Gehäusen (160 und 170 jeweils) mit einer Rückseite aus Nanometall oder Lötmittel auf plattiertem, gesputtertem, oder strukturiertem Metall, und einer optionalen isolierten Wärmesenke und/oder Metallfolienschicht 26 darauf. Insbesondere zeigen 16 und 17 strukturierte Vertiefungen 39, welche in der obersten Schicht 24, dem Oberseiten-Gehäusekontakt 28, und der Wärmesenke und/oder der Metallfolienschicht 26 strukturiert sind. Die strukturierten Vertiefungen 39 sind funktionell, beispielsweise als Teil der elektrischen Leitungsführung auf der Oberseite 18 des Gehäusemoduls 2. Solch eine Leitungsführung könnte beispielsweise genutzt werden, einen gestapelten Chip 41 elektrisch zu verbinden. Einige Verfahren zum Aufbringen gedruckter Metallstrukturen beinhalten beispielsweise Sprühtechnik (engl. ink jetting) oder sogenannte Siebdruck- oder Schablonendrucktechniken. Während beide dieser Verfahren genutzt werden können, um strukturiertes Metall aufzubringen, ist die Siebdrucktechnik im Allgemeinen weniger kostenintensiv, während Sprühtechnik in einer dünneren Aufbringung oder einer Aufbringung mit kleinerer Strukturgröße resultiert.
  • 18 bis 21 zeigen, aus einer Querschnittsansicht, einen anderen beispielhaften Prozessablauf zum Herstellen eines beispielhaften Gehäusemoduls. Der beispielhafte Prozessablauf, oder das Verfahren zum Häusen integrierter Schaltkreise kann wie folgt implementiert werden.
  • In 18 wird ein Gehäusemodul 2 in einer ähnlichen Art und Weise gebildet, wie oben in dem Prozessablauf, der in den 1 bis 3 und der dazugehörigen Beschreibung beschriebenen ist. Insbesondere beinhaltet das Gehäuse-Teil 180 das Gehäusemodul 2 und wird aus aufeinanderfolgend aufgebauten Schichten hergestellt (ein Laminat), welche eine Oberseite 3, eine Unterseite 1 und Schaltkreisverbindungen 4 definieren. Solche Schaltkreisverbindungen 4 können Durchkontaktierungen sein, welche in einer Art und Weise gebildet wurden, wie zuvor mit Bezug auf die Durchkontaktierungen 5 beschrieben wurde, und/oder beinhalten beispielsweise eingebettete passive Komponenten, wie z. B. eine Schaltkreisverdrahtung, Kapazitäten, elektrische Widerstände und/oder Induktivitäten. Diese können beispielsweise eine schichtförmige Leitungsführung 8, welche beispielsweise aus strukturiertem Metall gebildet ist, beinhalten. Die Schaltkreisverbindungen 4 können mittels Standard-Technologie hochdichter Verbindungen hergestellt werden und können daran gekoppelte Unterseitenpads 6 aufweisen, die auf der Unterseite 1 des Gehäusemoduls 2 bereitgestellt werden. Ferner kann der Schichtaufbauprozess, zusätzlich zu den traditionellen Schichttechniken, das Aufbringen dünner Schichten auf einen ultra-gedünnten Kern aufweisen. Die Aussparung 14 wird auf der Oberseite 3 des Gehäusemoduls 2 gebildet. Die Lötkugeln 12 können in elektrischer Verbindung mit den Durchkontaktierungen 5 und/oder den Schaltkreisverbindungen 4 bereitgestellt werden, so dass ein Kontaktende auf der Unterseite 1 des Gehäusemoduls 2 des IC-Gehäuses 10 zur Verbindung bereitgestellt wird, wie beispielsweise zu einer Leiterplatte (PCB).
  • 19 zeigt eine metallische Schicht 45 mit einer fotostrukturierten Oberfläche 43. Die Fotostrukturoberfläche 43 kann dazu genutzt werden, eine Struktur für die metallische Schicht 45 bereitzustellen, und kann verschiedene Mittel nutzen, das Ziel zu erreichen, eine Struktur für die metallische Schicht 45 bereitzustellen. Wenn beispielsweise die Fotostrukturoberfläche 43 ein permanenter Lack ist, wird dieser auf die metallische Schicht 45 laminiert, mit einer geeigneten Belichtungsvorrichtung belichtet, entwickelt und dann von der metallischen Schicht 45 entfernt. Alternativ kann ein Laser-Direkt-Strukturieren (LDS) genutzt werden, um den gewünschten Anteil der Fotostrukturoberfläche 43 von der metallischen Schicht 45 zu entfernen. Eine weitere Alternative könnte ein Sprühbeschichten der metallischen Schicht 45 mit Polyimid (PI) als fotostrukturierte Oberfläche 43 beinhalten. Nachdem das PI als fotostrukturierte Oberfläche 43 auf die metallische Schicht 45 aufgebracht wurde, wird dieser ermöglicht zu trocknen und dann belichtet, entwickelt und entfernt. PI als fotostrukturierte Oberfläche 43 zu nutzen kann Stabilität während anschließender Hochtemperatur-Bearbeitungen bereitstellen. Als andere Alternative kann die Fotostrukturoberfläche 43 weggelassen werden oder gegen eine gedruckte Lötmittelsperre auf der metallischen Schicht 45 ersetzt werden.
  • Die Struktur, die mittels der Fotostrukturoberfläche 43 bereitgestellt wird, ist nützlich für ein exaktes Bearbeiten, wie nachfolgend mit Bezug auf 20 beschrieben ist. Das Belichten der fotostrukturierten Oberfläche 43 ist vorzugsweise Mikrometerpräzise. Sobald die gewünschte Belichtung und das Bearbeiten der fotostrukturierten Oberfläche 43 erfolgt sind, wird ein schmaler Rahmen auf der metallischen Schicht 45 übrig gelassen. Der schmale Rahmen 42 ist in der Querschnittsansicht als Chipfläche 44 dargestellt, welche frei von der Fotostrukturoberfläche 43 ist, während der Bereich, der die Chipfläche 44 umgibt, die Fotostrukturoberfläche 43 aufweist. Solch ein schmaler Rahmen kann beispielsweise in der Größenordnung von 100 Mikrometern sein. Der schmale Rahmen sollte vorzugsweise zu der Größe und dem Anbringungsort des Chips 16 passend sein.
  • 20 zeigt den Chip 16, welcher eine Vorderseite mit vorderen Kontakten 7 und eine Rückseite 18 aufweist. Der Chip 16 ist beispielsweise ein Leistungselektronikchip und/oder ein Hochleistungslogikchip. Die Rückseite 18 des Chips 16 kann einen niederohmigen Kontakt aufweisen. 20 zeigt ferner die metallische Schicht 45, welche an der Rückseite 18 des Chips befestigt worden ist, um den Chip-Teil 190 zu bilden. Die metallische Schicht 45 kann beispielsweise eine Metallfolienschicht sein und kann thermisch leitfähige Eigenschaften aufweisen, so dass ein Wärmeverteilen ermöglicht wird. Darüber hinaus könnte die metallische Schicht 45 beispielsweise strukturierte Vertiefungen enthalten und kann auch an einer Wärmesenke befestigt sein, so dass ein weiteres Wärmeverteilen ermöglicht wird.
  • Die Befestigung des Chips 16 an der metallischen Schicht 45 kann einen Hochtemperaturprozess aufweisen, wie beispielsweise Diffusionslöten, welcher bei Temperaturen durchgeführt wird, die die Toleranz des Gehäuse-Teils 180 übersteigen können. Diffusionslöten wird typischerweise bei relativ hohen Temperaturen durchgeführt, um das Lötmittel zu verdünnen. Diffusionslöten übersteigt im Allgemeinen beispielsweise 200°C. Das Diffusionslöten zwischen dem Chip 16 und der metallischen Schicht 45 wird vorzugsweise fern des und vor dem Anordnen des Chips 16 in der Aussparung 14 durchgeführt. Demzufolge braucht das Gehäusemodul 2 nicht derart konstruiert werden, den relativ höheren Temperaturen zu widerstehen, welche im Allgemeinen notwendig sind, um Diffusionslöten oder andere Hochtemperaturprozesse durchzuführen.
  • Die Fotostrukturoberfläche 43 kann dazu nützlich sein, den Chip 16 während des Befestigens auf der metallischen Schicht 45 korrekt zu positionieren. Die Fotostrukturoberfläche 43 kann besonders nützlich sein, während Hochtemperaturprozessen, wie beispielsweise Diffusionslöten, bei denen das Fließen und die Verdampfung des Lötmittels relativ unvorhersehbar passieren. Mittels Bildens der Fotostrukturoberfläche 43 in einem schmalen Rahmen, wie zuvor mit Bezug auf 19 beschrieben wurde, können das Fließen und die Verdampfung des Lötmittels auf die Befestigungsposition des Chips 16 beschränkt sein. Somit kann die fotostrukturierte Oberfläche 43 für präzises Löten auf die metallische Schicht 45 genutzt werden. Ein gebohrtes Loch 47 kann auch durch die metallische Schicht 45 gebildet werden, um Mittel für die optische Ausrichtung in dem Zusammenbringen des Chip-Teils 190 mit dem Gehäuse-Teil 180 bereitzustellen, wie in 21 gezeigt ist.
  • In 21 wird der Chip-Teil 190 mit dem Gehäuse-Teil 180 zusammengeführt, so dass der Chip 16 in der Aussparung 14 angeordnet ist. Der Chip 16 ist derart in der Aussparung 14 angeordnet, dass die vorderen Kontakte 7 elektrisch zu einer oder mehreren der Schaltkreisverbindungen 4 des Gehäusemoduls 2 verbunden sind, und die metallische Schicht 45 zur Oberseite 3 des Gehäusemoduls 2 verbunden ist. Die metallische Schicht 45 kann an die Oberseite 3 des Gehäusemoduls 2 durch verschiedene verfügbare Mittel gekoppelt werden, so dass eine physische und/oder eine elektrische Kopplung bereitgestellt wird. Röntgen-Abbildung kann genutzt werden, um den Chip-Teil 190 mit Bezug auf das Gehäuse-Teil 180 während des Befestigens korrekt auszurichten, da die Kupferdurchkontaktierungen im Allgemeinen sogar durch die metallische Schicht 45 sichtbar sein sollten. Die metallische Schicht 45 kann beispielsweise mittels eines Klebers oder einer Nanopaste an die Oberseite 3 des Gehäusemoduls 2 gekoppelt werden. In dieser Art und Weise kann das Integrierter-Schaltkreis-Gehäuse 200 beispielsweise derart konfiguriert werden, dass ein Strom vertikal zwischen einem niederohmigen Kontakt auf der Rückseite 18 des Chips 16 und der Menge von vorderen Kontakten des Chips fließen kann. Ferner kann ein niederohmiger Kontakt auf der Rückseite 18 des Chips 16 mittels der metallischen Schicht 45 beispielsweise zu einer oder mehreren in dem Gehäusemodul gebildeten Durchkontaktierungen, elektrisch verbunden werden. Somit können ein Strom und/oder ein Signalisieren, wie benötigt, durch das IC-Gehäuse 200 verteilt werden, wie vorangehend beschrieben wurde.
  • 22 veranschaulicht eine Querschnittsansicht eines beispielhaften Integrierter-Schaltkreis-Gehäuses in einer umgedreht-montiert-Konfiguration. Das Gehäusemodul 220 kann entsprechend der obigen Beschreibung konstruiert werden, und wie ebenso mit Bezug auf 21 beschrieben wurde, jedoch stattdessen, dass die aktive Seite des Chips 16 in Richtung des verbundenen PCB zeigt und die Rückseite 18 des Chips 16 von dem verbundenen PCB weg zeigt, ist das Gehäusemodul 220 umgedreht, so dass die aktive Seite des Chips 16 in eine Richtung weg von dem verbundenen PCB zeigt und die Rückseite des Chips 16 in Richtung des verbundenen PCB zeigt. Daher wird, beim Verbinden mit einem PCB, eine direkte Verbindung von der Rückseite 18 des Chips 16 zu dem verbundenen PCB gebildet und die vorderen Kontakte 7 des Chips 16 werden mittels Durchkontaktierungen zu dem verbundenen PCB verbunden. Beide Mengen von Verbindungspfaden, die direkte Verbindung von der Rückseite 18 des Chips 16 und die vorderen Kontakte 7 des Chips 16, verbundenen mittels Durchkontaktierungen, können in zwei Leitungsführungsschichten, welche durch Gehäuseverbinder 49 verbunden sind, angeordnet werden.
  • Gehäuseverbinder 49 können zu externen Schaltkreisen, beispielsweise einem PCB, verbunden werden, mittels Weiterverarbeitens des Gehäusemoduls 220 in einem Organik-Lot-Schutz(OSP)-Prozess und dann Lötens des Gehäusemoduls 220 auf das PCB. Der Gehäuseverbinder 49 kann in allen offenbarten Ausführungsformen als Ersatz für die Lötkugeln 12 zum Einsatz kommen. Ferner können alle offenbarten Ausführungsformen derart konfiguriert werden, dass die metallische Schicht, welche die Rückseite 18 des Chips 16 verbindet, derart strukturiert ist, dass das Gehäusemodul mittels der Gehäuseverbinder 49 montiert werden kann. Als ein Beispiel kann der Gehäuseverbinder 49 zum Beispiel mit der Ausführungsform, welche mit Bezug auf 16 beschrieben ist, zum Einsatz kommen. In einer solchen Konfiguration, würde 16 in einer umgedrehten Konfiguration befestigt werden, so dass die Rückseite 18 des Chips 16 montierbar ist, nach unten in Richtung externer Schaltkreise zu zeigen, wie beispielsweise eines PCB. Lötkugeln 12 können in einer solchen Anordnung nicht gebraucht werden, und könnten somit entfernt werden.
  • 23 bis 26 veranschaulichen verschiedene weitere Ausführungsformen einer Querschnittsansicht eines exemplarischen IC-Gehäuses in einer umgedreht-montiert-Konfiguration. Gemäß der Beschreibung der 17 und 22 zeigt 23 gestapelte Chips 41, verbunden und eingebaut in das Gehäusemodul 230. Wie zuvor bezüglich 22 beschrieben wurde, stattdessen, dass die aktive Seite des Chips 16 in Richtung des verbundenen PCB zeigt und die Rückseite 18 des Chips 16 von dem verbundenen PCB weg zeigt, ist das Gehäusemodul 220 umgedreht, so dass die aktive Seite des Chips 16 in eine Richtung weg von dem verbundenen PCB zeigt und die Rückseite des Chips 16 in Richtung des verbundenen PCB zeigt. Daher wird beim Verbinden mit einem PCB eine direkte Verbindung von der Rückseite 18 des Chips 16 zu dem verbundenen PCB gebildet und die vorderen Kontakte 7 des Chips 16 werden mittels Durchkontaktierungen zu dem verbundenen PCB verbunden. Beide Mengen von Verbindungspfaden, die direkte Verbindung von der Rückseite 18 des Chips 16 und die vorderen Kontakte 7 des Chips 16, verbundenen mittels Durchkontaktierungen, können in zwei Leitungsführungsschichten, welche durch Gehäuseverbinder 49 verbunden sind, konfiguriert werden.
  • Gemäß den obigen Ausführungsformen, zeigt 24 ein Gehäusemodul 240 in einer umgedreht-montiert-Konfiguration. Ferner beinhaltet das Gehäusemodul 240 einen Wärmeverteiler 51, wodurch ein Wärmeverteilen auf beiden Seiten des Gehäusemoduls 240 erzielt wird. Das heißt, dass eine Wärmesenke und/oder eine Metallfolienschicht 26 das Wärmeverteilen auf der Kontakteseite des Gehäusemoduls 240 bereitstellen können, während der Wärmeverteiler 51 das Wärmeverteilen auf der anderen Seite des Gehäusemoduls 240 bereitstellt. Der Wärmeverteiler 51 kann zumindest teilweise elektrisch isoliert sein.
  • Gemäß den obigen Ausführungsformen, zeigt 25 in ähnlicher Weise ein Gehäusemodul 250 in einer umgedrehtmontiert-Konfiguration mit dem Wärmeverteiler 51. Verglichen mit 24 ist der Wärmeverteiler 51 in 25 an dem Gehäusemodul 2 mittels Nanopaste 53 befestigt. In ähnlicher Weise zeigt 26 ein Gehäusemodul 260 in einer umgedrehtmontiert-Konfiguration mit dem Wärmeverteiler 51 an dem Gehäusemodul 2 mittels thermischen Klebers 55 befestigt.
  • Der Fachmann wird erkennen, dass Kombinationen der obigen exemplarischen Ausführungsformen gebildet werden können. Beispielsweise kann jedes der Integrierter-Schaltkreis-Gehäuse 10, 40, 50, 60, 70, 80, 90, 100, 110, 120, 130, 140, 150, 160, 170 und 210 in einer umgedrehtmontiert-Konfiguration konfiguriert sein, wie in den 22 bis 26 dargestellt ist. Als anderes Beispiel kann jedes der Integrierter-Schaltkreis-Gehäuse (IC-Gehäuse, IC-Package) 10, 40, 50, 60, 70, 80, 90, 100, 110, 120, 130, 140, 150, 160 und 170 den Prozessablauf implementieren, der in den 18 bis 21 dargestellt ist, insbesondere kann Chip 16 an die metallische Schicht 45 diffusionsgelötet werden, so dass die metallische Schicht 45 mindestens ein Teil der Rückseite 18 des Chips 16 bedeckt.
  • Die vorliegende Erfindung kann in anderen spezifischen Formen ausgeführt werden, ohne von dessen Idee oder essenziellen Charakteristiken abzuweichen. Die beschriebenen Ausführungsformen sind in allen Angelegenheiten nur als Anschauung zu betrachten, nicht als beschränkend. Der Schutzbereich der Erfindung ist demnach mittels der beigefügten Ansprüche aufgezeigt, eher als mittels der vorangegangenen Beschreibung. Alle Änderungen, die in die Bedeutung und in die Reichweite der Äquivalenz der Ansprüche führen, sind in deren Schutzbereich einzubeziehen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 2007/0025092 A1 [0004]

Claims (22)

  1. Ein Verfahren zum Häusen von integrierten Schaltkreisen aufweisend: • das Herstellen eines Gehäusemoduls aus sukzessiv aufgebauten Schichten, welche Schaltkreisverbindungen definieren; • das Bilden einer Aussparung auf einer Oberseite des Gehäusemoduls; • das Befestigen einer metallisierten Rückseite eines Chips auf einer metallischen Schicht, der Chip weist eine Vorderseite mit mindestens einem vorderen Kontakt auf; • das Anordnen des Chips in der Aussparung, so dass mindestens ein vorderer Kontakt zu mindestens einer der Schaltkreisverbindungen des Gehäusemoduls elektrisch verbunden ist; und • das Befestigen der metallischen Schicht, die an dem Chip befestigt ist, auf der Oberseite des Gehäusemoduls.
  2. Das Verfahren zum Häusen von integrierten Schaltkreisen gemäß Anspruch 1, wobei das Befestigen der metallisierten Rückseite des Chips auf der metallischen Schicht mit einem Hochtemperaturprozess erfolgt.
  3. Das Verfahren zum Häusen von integrierten Schaltkreisen gemäß Anspruch 1, wobei das Befestigen der metallisierten Rückseite des Chips auf der metallischen Schicht mit einem Diffusionslötprozess erfolgt.
  4. Das Verfahren zum Häusen von integrierten Schaltkreisen gemäß Anspruch 1, wobei die metallische Schicht eine Metallfolienschicht ist.
  5. Das Verfahren zum Häusen von integrierten Schaltkreisen gemäß Anspruch 1, wobei die Rückseite des Chips einen niederohmigen Kontakt aufweist.
  6. Das Verfahren zum Häusen von integrierten Schaltkreisen gemäß Anspruch 5, wobei ein Strom vertikal zwischen dem niederohmigen Kontakt und dem mindestens einen vorderen Kontakt des Chips fließt.
  7. Das Verfahren zum Häusen von integrierten Schaltkreisen gemäß Anspruch 6, wobei der niederohmige Kontakt zu der metallischen Schicht elektrisch verbunden ist, und dadurch zu einer oder mehreren in dem Gehäusemodul gebildeten Durchkontaktierungen.
  8. Das Verfahren zum Häusen von integrierten Schaltkreisen gemäß Anspruch 1, wobei die metallische Schicht thermisch leitfähige Eigenschaften aufweist.
  9. Das Verfahren zum Häusen von integrierten Schaltkreisen gemäß Anspruch 8 ferner aufweisend, • das Befestigen der metallischen Schicht an einer Wärmesenke.
  10. Das Verfahren zum Häusen von integrierten Schaltkreisen gemäß Anspruch 1, wobei der Chip ferner Silizium-Durchkontaktierungen aufweist.
  11. Das Verfahren zum Häusen von integrierten Schaltkreisen gemäß Anspruch 1, wobei die metallische Schicht an der Rückseite des Chips oder an der Oberseite des Gehäusemoduls mittels einer isolierenden Mittelschicht befestigt ist.
  12. Ein Integrierter-Schaltkreis-Gehäuse aufweisend: • ein Gehäusemodul gebildet aus sukzessiv aufgebauten Schichten, welche Schaltkreisverbindungen definieren; • eine Aussparung gebildet auf einer Oberseite des Gehäusemoduls; • einen Chip, der eine Vorderseite mit mindestens einem vorderen Kontakt aufweist und eine metallisierte Rückseite aufweist; und • eine metallische Schicht befestigt an mindestens einem Teil der Rückseite des Chips, wobei der Chip in der Aussparung angeordnet ist, so dass mindestens ein vorderer Kontakt zu mindestens einer der Schaltkreisverbindungen des Gehäusemoduls elektrisch verbunden ist, und die metallische Schicht mindestens einen Teil der Oberseite des Gehäusemoduls bedeckt.
  13. Das Integrierter-Schaltkreis-Gehäuse gemäß Anspruch 12, wobei die metallische Schicht eine Metallfolienschicht ist.
  14. Das Integrierter-Schaltkreis-Gehäuse gemäß Anspruch 12, wobei die Rückseite des Chips einen niederohmigen Kontakt aufweist.
  15. Das Integrierter-Schaltkreis-Gehäuse gemäß Anspruch 14, wobei ein Strom vertikal zwischen dem niederohmigen Kontakt und dem mindestens einen vorderen Kontakt des Chips fließt.
  16. Das Integrierter-Schaltkreis-Gehäuse gemäß Anspruch 14, wobei der niederohmige Kontakt zu der metallischen Schicht elektrisch verbunden ist, und dadurch zu einer oder mehreren in dem Gehäusemodul gebildeten Durchkontaktierungen.
  17. Das Integrierter-Schaltkreis-Gehäuse gemäß Anspruch 12, wobei die metallische Schicht thermisch leitfähige Eigenschaften aufweist, wobei das Wärmeverteilen bereitgestellt wird.
  18. Das Integrierter-Schaltkreis-Gehäuse gemäß Anspruch 17, wobei die metallische Schicht an einer Wärmesenke befestigt ist.
  19. Das Integrierter-Schaltkreis-Gehäuse gemäß Anspruch 12, wobei der Chip ferner Silizium-Durchkontaktierungen aufweist.
  20. Das Integrierter-Schaltkreis-Gehäuse gemäß Anspruch 12, wobei die metallische Schicht an der Rückseite des Chips oder an der Oberseite des Gehäusemoduls mittels einer isolierenden Mittelschicht befestigt ist.
  21. Ein montiertes Integrierter-Schaltkreis-Gehäuse aufweisend: • eine Leiterplatte dazu geeignet, ein Integrierter-Schaltkreis-Gehäuse darauf befestigt aufzuweisen; • ein Integrierter-Schaltkreis-Gehäuse in einer umgedreht-montiert-Konfiguration darauf befestigt, wobei das Integrierter-Schaltkreis-Gehäuse aufweist: • ein Gehäusemodul gebildet aus sukzessiv aufgebauten Schichten, welche Schaltkreisverbindungen definieren; • eine Aussparung gebildet auf einer Oberseite des Gehäusemoduls; • einen Chip, der eine Vorderseite mit mindestens einem vorderen Kontakt aufweist und eine metallisierte Rückseite aufweist; und • eine metallische Schicht befestigt an mindestens einem Teil der Rückseite des Chips, wobei der Chip in der Aussparung angeordnet ist, so dass mindestens ein vorderer Kontakt zu mindestens einer der Schaltkreisverbindungen des Gehäusemoduls elektrisch verbunden ist, und die metallische Schicht mindestens einen Teil der Oberseite des Gehäusemoduls bedeckt; • wobei eine umgedreht-montiert-Konfiguration gegeben ist, wenn die metallisierte Rückseite des Chips in Richtung der Leiterplatte zeigt und die Vorderseite des Chips von der Leiterplatte weg zeigt.
  22. Ein montiertes Integrierter-Schaltkreis-Gehäuse aufweisend: • eine Leiterplatte dazu geeignet, ein Integrierter-Schaltkreis-Gehäuse darauf befestigt aufzuweisen; • ein Integrierter-Schaltkreis-Gehäuse darauf befestigt in einer umgedreht-montiert-Konfiguration, wobei das Integrierter-Schaltkreis-Gehäuse aufweist: • ein Gehäusemodul gebildet aus sukzessiv aufgebauten Schichten, welche Schaltkreisverbindungen definieren; • eine Aussparung gebildet auf einer Oberseite des Gehäusemoduls; • einen Chip, der eine Vorderseite mit mindestens einem vorderen Kontakt aufweist und eine Rückseite aufweist, der Chip ist in der Aussparung derart angeordnet, dass mindestens ein vorderer Kontakt zu mindestens einer der Schaltkreisverbindungen des Gehäusemoduls elektrisch verbunden ist; und • eine oberste Schicht befestigt an der Rückseite des Chips, welche mindestens einen Teil des Chips und der Oberseite des Gehäusemoduls bedeckt; • wobei eine umgedreht-montiert-Konfiguration gegeben ist, wenn die metallisierte Rückseite des Chips in Richtung der Leiterplatte zeigt und die Vorderseite des Chips von der Leiterplatte weg zeigt.
DE201210112328 2011-12-15 2012-12-14 Integrierter-Schaltkreis-Gehäuse und Häusungsverfahren Withdrawn DE102012112328A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/326,527 US9105562B2 (en) 2011-05-09 2011-12-15 Integrated circuit package and packaging methods
US13/326,527 2011-12-15

Publications (1)

Publication Number Publication Date
DE102012112328A1 true DE102012112328A1 (de) 2013-06-20

Family

ID=48522222

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201210112328 Withdrawn DE102012112328A1 (de) 2011-12-15 2012-12-14 Integrierter-Schaltkreis-Gehäuse und Häusungsverfahren

Country Status (2)

Country Link
CN (1) CN103165476A (de)
DE (1) DE102012112328A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601461B2 (en) * 2015-08-12 2017-03-21 Semtech Corporation Semiconductor device and method of forming inverted pyramid cavity semiconductor package

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070025092A1 (en) 2005-08-01 2007-02-01 Baik-Woo Lee Embedded actives and discrete passives in a cavity within build-up layers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3210835B2 (ja) * 1995-06-07 2001-09-25 京セラ株式会社 半導体素子収納用パッケージ
JP2004087700A (ja) * 2002-08-26 2004-03-18 Nec Semiconductors Kyushu Ltd 半導体装置およびその製造方法
US8541876B2 (en) * 2005-09-30 2013-09-24 Intel Corporation Microelectronic package having direct contact heat spreader and method of manufacturing same
DE102005049687B4 (de) * 2005-10-14 2008-09-25 Infineon Technologies Ag Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
WO2008056499A1 (en) * 2006-11-06 2008-05-15 Nec Corporation Semiconductor device and method for manufacturing same
US20080186690A1 (en) * 2007-02-07 2008-08-07 Nokia Corporation Electronics Package And Manufacturing Method Thereof
CN101916755B (zh) * 2010-09-03 2012-08-22 四川太晶微电子有限公司 一种平面整流器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070025092A1 (en) 2005-08-01 2007-02-01 Baik-Woo Lee Embedded actives and discrete passives in a cavity within build-up layers

Also Published As

Publication number Publication date
CN103165476A (zh) 2013-06-19

Similar Documents

Publication Publication Date Title
DE102006001792B4 (de) Halbleitermodul mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102011006489B4 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE102012215438B4 (de) System mit einem High-Power-Chip und einem Low-Power-Chip, das niedrige Verbindungsparasitäten aufweist
DE102012104067A1 (de) Integrierte-Schaltung-Gehäuse und Einhäusungsverfahren
DE102005008491B4 (de) Leistungs-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP3468317A1 (de) Komponententräger mit zumindest einem teil ausgebildet als dreidimensional gedruckte struktur
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
US8299371B2 (en) Circuitized substrate with dielectric interposer assembly and method
US20090072013A1 (en) Nano-scale particle paste for wiring microelectronic devices using ink-jet printing
DE112009000447T5 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112012004167T5 (de) Auf Wafer-Ebene aufgebrachte Wärmesenke
DE102010038154A1 (de) Laminatelektronikbauteil und Verfahren zu seiner Herstellung
DE102014101238A1 (de) In Leiterplatten eingebettetes Leistungsmodul
DE102015100011A1 (de) Chipeinbettungsgehäuse mit rückseitiger Chipverbindung
WO2006021191A1 (de) Halbleiterbauteil in flachleitertechnik mit einem halbleiterchip
DE112006001506T5 (de) Platinenstruktur und Verfahren zu ihrer Herstellung
DE102011077206A1 (de) Leiterplatte und Steuergerät für ein Getriebe eines Fahrzeugs mit der Leiterplatte
DE112004000007T5 (de) Mehrschicht-Leiterplatte mit Metallkern
DE102012207519A1 (de) Verfahren zum herstellen eines bauelementträgers, einer elektronischen anordnung und einer strahlungsanordnung und bauelementträger, elektronische anordnung und strahlungsanordnung
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
US9105562B2 (en) Integrated circuit package and packaging methods
WO2007054409A1 (de) Elektronische schaltungsanordnung und verfahren zur herstellung einer elektronischen schaltungsanordnung
DE102012112327A1 (de) Ein-Integrierter-Schaltkreis-Gehäuse und ein Verfahren zum Herstellen eines Integrierter-Schaltkreis-Gehäuses
DE102020125813A1 (de) Verfahren zum herstellen eines chipgehäuses und chipgehäuse
DE102014111533A1 (de) Chipanordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023538000

Ipc: H01L0023492000

R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee