DE102005008491B4 - Leistungs-Halbleitervorrichtung und Verfahren zu ihrer Herstellung - Google Patents

Leistungs-Halbleitervorrichtung und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE102005008491B4
DE102005008491B4 DE102005008491A DE102005008491A DE102005008491B4 DE 102005008491 B4 DE102005008491 B4 DE 102005008491B4 DE 102005008491 A DE102005008491 A DE 102005008491A DE 102005008491 A DE102005008491 A DE 102005008491A DE 102005008491 B4 DE102005008491 B4 DE 102005008491B4
Authority
DE
Germany
Prior art keywords
semiconductor device
circuit board
power semiconductor
bonding material
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102005008491A
Other languages
English (en)
Other versions
DE102005008491A1 (de
Inventor
Kazuhiro Suzuki
Toshiaki Morita
Hisayuki Kumagaya Imamura
Junichi Kumagaya Watanabe
Mitsuaki Chiba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Proterial Ltd
Original Assignee
Hitachi Ltd
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Metals Ltd filed Critical Hitachi Ltd
Publication of DE102005008491A1 publication Critical patent/DE102005008491A1/de
Application granted granted Critical
Publication of DE102005008491B4 publication Critical patent/DE102005008491B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Leistungs-Halbleitervorrichtung mit einer wärmeleitenden Basisplatte (1), einer Leiterplatte (1a), die durch ein Bondingmaterial an die Basisplatte (1) gebondet ist, einer elektronischen Komponente (6), die auf der Leiterplatte (1a) angebracht ist, und einem an der Basisplatte (1) befestigten Außengehäuse (7), wobei die Basisplatte (1) und das Außengehäuse (7) zusammen einen Abschnitt zur internen Unterbringung der elektronischen Komponente (6) bilden, wobei die Leiterplatte (1a) eine elektrisch isolierende Platte (2) und eine durch Bonding befestigte Metallplatte (3a, 3b) auf beiden Seiten der isolierenden Platte umfasst, und die Summe der Dicken der Metallplatten (3a, 3b) in einem Bereich von 0,9 mm bis 2,2 mm liegt und die minimale Dicke des Bondingmaterials mithilfe von Abstand haltenden Elementen so aufrechterhalten wird, dass sie nicht weniger als 50 μm beträgt.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Leistungs-Halbleitervorrichtung, insbesondere eine harzverkapselte Leistungs-Halbleitervorrichtung, die eine effiziente Wärmestrahlung realisiert, sowie ein Verfahren zu ihrer Herstellung.
  • Stand der Technik
  • Konventionellerweise werden Leistungs-Halbleitervorrichtungen für elektronische Bauteile, wie zum Beispiel Wechselrichter, Gleichrichter oder Stellantriebe verwendet. 5 zeigt eine Querschnittsansicht einer herkömmlichen Leistungs-Halbleitervorrichtung. Wie in 5 gezeigt ist und auch aus der US 2003/0201530 A1 , insbesondere aus 10c bekannt ist, umfasst die Leistungs-Halbleitervorrichtung eine Leiterplatte mit Metallplatten 103a und 103b, die mit beiden Seiten eines Keramikmaterials 102 verbunden bzw. bondiert sind, wobei die Leiterplatte auf einer Metallbasisplatte 101 unter Verwendung eines Lots 104a fixiert ist. Ein Halbleiterelement 106 ist auf einer Oberflächenseitenmetallplatte 103a der vorgenannten Leiterplatte unter Verwendung eines Lots 104b fest angebracht.
  • Ein Außengehäuse 107 mit einem eingegossenen Auslassanschluss 108 ist an der Metallbasisplatte 101 so befestigt, dass es auf der Metallplatte 101 aufgerichtet ist. Eine elektrische Verbindung zwischen dem Halbleiterelement 106 und dem Auslassanschluss 108 wird durch einen Aluminiumkontaktierungsdraht 109 hergestellt. Ein Harzmaterial 110, wie zum Beispiel Silikongel, wird zum Einfüllen in einen Innenraum verwendet, der durch das Außengehäuse 107 begrenzt ist.
  • In den vorstehend angeführten elektronischen Vorrichtungen, wie zum Beispiel Wechselrichtern, Gleichrichtern oder Stellantrieben werden hinsichtlich Halbleiterelementen, welche für verschiedene Arten von Leistungssystemen verwendet werden können, die normalerweise eingebaut sind, wie etwa Dioden, Transistoren, IGBT (Insulated-Gate-Bipolartransistor) oder MOSFET keramische Werkstoffe ausgewählt, durch welche Isolierungs- und Wärmeleitfähigkeitsfunktionen der Leiterplatte in Abhängigkeit von jedem Wärmefreisetzungswert ausgeführt werden. In Vorrichtungen von mittlerer bis hoher Kapazität, die hohe Wärmefreisetzungswerte aufweisen, werden hauptsächlich Aluminiumnitridkeramiken verwendet. In Vorrichtungen von geringer bis mittlerer Kapazität werden Aluminiumoxidkeramiken eingesetzt.
  • Da die Nachfrage nach einer Reduzierung der Umweltbelastungen gestiegen ist, ist insbesondere die Anwendung von Leistungs-Halbleitervorrichtungen, die in Kraftfahrzeugen, wie zum Beispiel Hybridfahrzeugen, eingebaut sind, rasch fortgeschritten. Herkömmlicherweise weisen in Kraftfahrzeugantriebssystemen angewendete Leistungsvorrichtungen hohe Wärmefreisetzungswerte auf, so dass Leiterplatten eingesetzt werden, die Aluminiumnitrid in einer Isolierschicht verwenden.
  • Mit dem Fortschritt von Materialentwicklungstechnologien hat Siliciumnitrid Aufmerksamkeit erregt, da es überlegene Festigkeitseigenschaften besitzt, und es werden angewandte Forschungen bezüglich Siliciumnitrid durchgeführt, das sowohl hohe Festigkeit als auch hohe Wärmeleitfähigkeit besitzt, um es für Siliciumnitrid-Leiterplatten als Material einzusetzen, das als Ersatz für Aluminiumnitrid-Leiterplatten verwendet werden kann (siehe zum Beispiel die Druckschriften 1 bis 3).
    • Druckschrift 1: JP 09162325 A
    • Druckschrift 2: JP 10190176 A
    • Druckschrift 3: JP 2002084046 A
  • Die DE 102 27 658 A1 offenbart ein Leistungs-Halbleitermodul bestehend aus einem Metall-Keramik-Substrat, das mit Halbleiter-Leistungsbauelementen bestückt ist, sowie einer Leiterplatine oder Leiterplatte aus organischem Material, die mit Bauelementen bestückt ist und eine die Leistungsbauelemente ansteuernde Treiberstufe bildet. Der Schichtaufbau des Metall-Keramik-Substrats besteht aus einer Keramikschicht, z. B. Aluminiumoxidschicht, die beidseitig mit jeweils einer Metallschicht versehen ist. Die Dicke der Keramikschicht beträgt beispielsweise 0,2–2 mm, während die Metallschichten beispielsweise einen Dickenbereich zwischen 0,1 und 0,9 mm besitzen.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Hinsichtlich der Wärmeeigenschaften ist Aluminiumnitrid dem Siliciumnitrid überlegen. Als typisches Beispiel weist Aluminiumnitrid eine Wärmeleitfähigkeit von 150 W/(m·K) auf und Siliciumnitrid besitzt eine Wärmeleitfähigkeit von etwa 70 W/(m·K). Für den Einbau in Kraftfahrzeuge ist zusätzlich zu einer hohen Wärmestrahlung eine zuverlässige mechanische Festigkeit, einschließlich einer Erschütterungsfestigkeit oder Stoßfestigkeit, erforderlich. Wie vorstehend angegeben ist, ist Aluminiumnitrid ein Material von überlegener Wärmeleitfähigkeit. Allerdings ist Aluminiumnitrid hinsichtlich seiner Festigkeitseigenschaften etwas minderwertiger. Wenn wiederholt eine Wärmebelastung ausgeübt wird, wie bei einem Wärmezyklus, oder eine Erschütterung oder ein Stoß wiederholt ausgeübt werden, stellt die Entstehung eines Materialbruchs, wie zum Beispiel eine Rissbildung, ein Problem dar. Wenn eine Leiterplatte unter Verwendung eines Materials, das einem Materialbruch erliegen kann, als Isolierschicht konfiguriert wird, kann der vorgenannte Materialbruch zum Ausfall eines ganzen Systems führen, der sich z. B. aus dem isolierten Bruch der Leiterplatte oder der Versperrung eines Wärmepfads in einem eingebauten Element mit hoher Wärmestrahlung ergibt. Angesichts dieser Probleme sind zusätzlich zu hoher Wärmestrahlung hohe Festigkeitseigenschaften für eine Leiterplatte gewünscht, die in Kraftfahrzeugen eingebaut werden soll, in denen strikte Zuverlässigkeit erforderlich ist. Als ein typisches Beispiel in diesem Zusammenhang weist Aluminiumnitrid eine Biegefestigkeit von etwa 350 MPa auf. Siliciumnitrid ist insofern überlegen, als es eine Biegefestigkeit von nicht weniger als 700 MPa aufweist. In praktischen Anwendungen ist es jedoch schwierig, hohe Festigkeit und hohe Wärmeleitfähigkeit zu realisieren.
  • Es ist ein Ziel der vorliegenden Erfindung, eine Leistungs-Halbleitervorrichtung zur Verfügung zu stellen, die sowohl hohe Festigkeit als auch hohe Wärmeleitfähigkeit besitzt, so dass sie auf Gebieten eingesetzt werden kann, in denen verschiedene Arten strikter Zuverlässigkeit, wie zum Beispiel für den Einbau in Kraft fahrzeugen, erforderlich sind, sowie ein Herstellungsverfahren dafür vorzusehen.
  • Gemäß der vorliegenden Erfindung ist eine Leistungs-Halbleitervorrichtung nach Patentanspruch 1 vorgesehen. Die erfindungsgemäße Halbleitervorrichtung, die vorzugsweise harzverkapselt ist, umfasst eine wärmeleitende Basisplatte, eine Leiterplatte, die mit der Basisplatte durch ein Bindungs- bzw. Bondingmaterial verbunden bzw. bondiert ist, eine elektronische Komponente, die auf der Leiterplatte angebracht ist, und ein Außengehäuse zum Bilden eines Halteabschnitts bezüglich der elektronischen Komponente auf der Innenseite unter Verwendung der Basisplatte und des Außengehäuses, wobei das Außengehäuse an der Basisplatte befestigt ist. Die Leiterplatte umfasst eine elektrisch isolierende Platte und Metallplatten, die mit beiden Seiten der isolierenden Platte verbunden sind. Die Summe der Dicken der Metallplatten liegt im Bereich von 0,9 mm bis 2,2 mm. Auch wird die minimale Dicke des Bindematerials mithilfe von Abstand haltenden Elementen so aufrechterhalten, dass sie nicht weniger als 50 μm beträgt. Wenn die Metallplatten relativ dick sind, können in dem Bindematerial entstandene Hohlräume durch Einhalten der Dicke des Bindematerials auf nicht weniger als 50 μm entfernt werden.
  • Vorzugsweise ist ein Wandabschnitt in dem vorgenannten Bindematerial angeordnet, durch den ein herausleitender Pfad für ein in dem Bindematerial entstandenes Gas gebildet wird. Wenn die Metallplatten relativ dick sind, können in dem Bindematerial entstandene Hohlräume durch Ausbilden des herausleitenden Pfads im Bindematerial entfernt werden.
  • Vorzugsweise werden im Wesentlichen kugelförmige Elemente zum Bilden eines Wandabschnitts werden zum Bindematerial zugegeben.
  • Wenn die Metallplatten relativ dick sind, können in dem Bindematerial entstandene Hohlräume durch Zugabe der Elemente zur Bildung des Wandabschnitts im Bindematerial entfernt werden.
  • Die vorstehend angegebenen Elemente umfassen Metallteilchen mit einem Schmelzpunkt, der höher als jener des Bindematerials ist, oder Vorsprünge, die auf zumindest einer von der Basisplatte oder der Metallplatte ausgebildet sind. Die Elemente einschließlich der Metallteilchen oder der Metallvorsprünge umfassen eine erste Elementgruppe und eine zweite Elementgruppe, deren Durchmesser oder Höhen verschieden sind. Die erste Elementgruppe ist so angeordnet, dass sie einen Raum zwischen der Basisplatte und der Metallplatte, die mit der Rückseite der isolierenden Platte verbunden ist, spezifiziert. Die zweite Elementgruppe ist so angeordnet, dass sie einen Pfad begrenzt.
  • Der maximale Durchmesser der Metallteilchen oder die maximale Höhe der Metallvorsprünge liegt in einem Bereich von 50 μm bis 200 μm. Die Menge der zugegebenen Elemente liegt in einem Bereich von 0,005 Vol.-% bis 5 Vol.-% im Verhältnis zum Volumen der leitenden Komponente im Bondingmaterial. Dies verhindert eine Anhäufung und es kann leicht ein Pfad geformt werden.
  • Gemäß der vorliegenden Erfindung wird zudem ein Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung gemäß dem Verfahrensanspruch 10 zur Verfügung gestellt.
  • Die Bedingungen für den reduzierten Druck umfassen einen Zustand der Art, dass ein im zweiten Bondingmaterial im Aufschmelzschritt entstandener Hohlraum aus dem Ende der Platte entfernt wird, wodurch ein Gas im zweiten Bondingmaterial sich leicht bewegen kann.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung werden durch Verwenden einer Leiterplatte, in der dicke Metallplatten an beiden Seiten von Siliciumnitrid, das in den Stärkeeigenschaften überlegen ist, gebondet sind, und durch Löten der Leiterplatte an eine Lotschicht, die auf einer Basisplatte mit im Wesentlichen kugelförmigen Elementen, die auf der Lotschicht unter reduziertem Druck angeordnet sind, angebracht ist, fast keine hohlraumartigen Defekte in der Lotschicht erzeugt, wodurch eine Leistungs-Halbleitervorrichtung realisiert wird, die hinsichtlich der Wärmestrahlungseigenschaften und der Festigkeitszuverlässigkeit im Vergleich zu einer herkömmlichen Leistungs-Halbleitervorrichtung überlegen ist.
  • Auch wird es durch Verwendung der Leiterplatte, in der dicke Metallplatten an beiden Seiten von Siliciumnitrid gebondet sind, möglich, den Wärmeausdehnungskoeffizienten der Leiterplatte dem Wärmeausdehnungskoeffizienten einer Metallbasisplatte anzunähern, wodurch die Belastungsermüdung verringert wird, die in einem Lotabschnitt, der die Leiterplatte und die Metallbasisplatte verbindet, entstanden ist, und eine längere Betriebszeit für die Leistungs-Halbleitervorrichtung realisiert wird.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1A bis 1D zeigen Ansichten eines Zusammensetzungsschritts für eine Leistungs-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 2A, 2B zeigen Ansichten der Defektentfernung in einer Lotschicht während der Dekompression gemäß der vorliegenden Ausführungsform.
  • 3A bis 3C zeigen Querschnittsansichten von Elementen, die bei der Defektentfernung in einer Lotschicht gemäß der vorliegenden Ausführungsform wirksam sind.
  • 4A bis 4D zeigen Querschnittsansichten modifizierter Beispiele von Elementen die bei der Defektentfernung in einer Lotschicht gemäß einer Ausführungsform der vorliegenden Erfindung wirksam sind.
  • 5 zeigt schematisch die Konfiguration einer konventionellen Leistungs-Halbleitervorrichtung im Querschnitt.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Wenn Siliciumnitrid, das dem Aluminiumnitrid hinsichtlich der Wärmeleitfähigkeit unterlegen ist, als Isolierschicht der Leiterplatte verwendet wird, wenn die Dicke der Isolierschicht in einem Bereich verringert wird, durch den die Isoliereigenschaften gesichert werden können, wird es möglich, die Wärmestrahlungseigenschaften denjenigen einer Aluminiumnitrid-Leiterplatte anzunähern. Wenn ferner die Dicke von Metallplatten, die an den beiden Seiten der Isolierschicht gebondet sind, erhöht wird, um die Wärmeausbreitung zu verbessern, kann eine Leiterplatte realisiert werden, die hinsichtlich der Wärmeleitfähigkeit überlegener ist als in dem Fall, in dem Aluminiumnitrid verwendet wird. Durch Bonding dicker Metallplatten mit einer dünnen Isolierschicht ist es wahrscheinlich, dass Defekte, wie zum Beispiel eine Rissbildung, in der Isolierschicht aufgrund von Belastungen, die beim Löten erzeugt werden, entstehen. Jedoch kann die vorstehend genannte Konfiguration durch Verwendung von Siliciumnitrid, das hinsichtlich der Festigkeitseigenschaften überlegen ist, realisiert werden.
  • Wenn jedoch die Leiterplatte auf einer Basisplatte von guter Wärmeleitfähigkeit durch Löten angebracht wird, wird aus einer Untersuchung festgestellt, dass die Leiterplatte mit darauf gebondeten dicken Metallplatten eine dünne Lotschicht wegen des zusätzlichen Gewichts aufweist, so dass die Hohlräume in der Lotschicht eingeschlossen werden könnten. Somit schränken die Hohlräume in der Lotschicht die Wärmestrahlungseigenschaften ein, so dass eine Technologie zum Steuern der Hohlraumentstehung wichtig ist.
  • Auf der Basis der vorgenannten Betrachtung wird eine Leistungs-Halbleitervorrichtung anhand von Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die Figuren beschrieben. Es wird eine Leistungs-Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung beschrieben. Die 1A bis 1D zeigen die einzelnen Schritte des Zusammenbaus für z. B. eine harzgekapselte Halbleitervorrichtung gemäß einer bevorzugten Ausführungsform. Wie in 1A gezeigt ist, weist eine Leiterplatte 1a für die Halbleitervorrichtung eine Konfiguration auf, in der an eine Siliciumnitridplatte 2 mit einer Dicke von 0,635 mm Kupferplatten von 1,0 mm und 0,8 mm aufweist, die durch aktives Metall mit ihren beiden Seiten verbunden sind. Eine Kupferplatte 3a wird mit der Oberflächenseite der Siliciumnitridplatte 2 verbunden und ein vorgeschriebenes Schaltungsmuster wird auf der Kupferplatte 3a durch ein bekanntes Verfahren, wie etwa ein Ätzverfahren, ausgebildet. Im Folgenden wird die Kupferplatte auf der Vorderseite der Siliciumnitridplatte 2 als Schaltungsmuster bezeichnet und die Kupferplatte auf ihrer Rückseite wird als hinteres Muster bezeichnet. Obwohl Kupfermaterialien, die in jeder Ausführungsform der vorliegenden Erfindung verwendet werden, wie zum Beispiel im Schaltungsmuster, im hinteren Muster und in der Basisplatte, zur Endbearbeitung meist nickelplattiert werden, wird auf Zeichnungen der Nickelplattierung verzichtet.
  • Zunächst werden Zinn-Silber-Kupfer-Weichlotschichten 4a mit einer Dicke von 200 μm an einer vorgeschriebenen Stelle auf dem Schaltungsmuster 3a, an der ein Leistungs-Halbleiterelement angebracht ist, und an einer vorgeschriebenen Stelle einer Basisplatte 1, auf der die Leiterplatte 1a angeordnet ist, beispielsweise unter Anwendung einer Drucktechnologie ausgebildet. Nickelteilchen 5 mit einer maximalen Teilchengröße von 100 μm und einer durchschnittlichen Teilchengröße von 70 μm werden in der Lotschicht 4a auf der Basisplatte 1 mit guter Wärmeleitfähigkeit verteilt. In diesem Fall beträgt das Volu menverhältnis der Nickelteilchen bezüglich des Metallelements des Weichlotmetalls mit Ausnahme des Flussmittelelements 0,2 Vol.-% (1A).
  • Dann werden ein Halbleiterelement (Chip) 6, z. B. ein Diodenelement mit einer Chipgröße von 6,5 mm × 8 mm und einem Sollstrom von 100 A, die Leiterplatte 1a und die Basisplatte 1 an vorbestimmten Stellen angeordnet. Danach werden sie in einen (in den Figuren nicht gezeigten) Aufschmelzofen zum Aufschmelzlöten gesetzt. Nachdem das Innere des Aufschmelzofens durch eine Stickstoffatmosphäre ersetzt ist, wird der Aufschmelzofen auf 280°C erhitzt. Wenn das Lot geschmolzen ist, wird das Innere des Ofens auf 1 Pa dekomprimiert, es wird Stickstoff eingeführt und der Aufschmelzofen wird auf etwa Raumtemperatur abgekühlt, wodurch der Lötbondingsschritt (1B) abgeschlossen ist.
  • Nachdem das Flussmittel ausgewaschen ist, wird ein Außengehäuse 7 mit einem eingegossenen Auslassanschluss 8 an der Basisplatte 1 befestigt (1C) und eine vorgegebene Verbindung wird durch einen Aluminiumkontaktierungsdraht 9 hergestellt. Dann wird Silikongel 10 in eine Packung injiziert, die durch die Basisplatte 1 und das Außengehäuse 7 begrenzt ist, und das Silikongel 10 wird wärmegehärtet, wodurch eine harzgekapselte Leistungs-Halbleitervorrichtung A vollendet wird (siehe 1D).
  • Wenn die Lotbindungsschicht 4a unter der Leiterplatte 1a der harzgekapselten Halbleitervorrichtung A mit einem Ultraschall-Reflektoskop, das in den Figuren nicht gezeigt ist, betrachtet wird, können fast keine Defekte, wie etwa Hohlräume, in der Lotbindungsschicht 4a gefunden werden (das Flächenverhältnis von Defektabschnitten zur Lotbindungsfläche ist nicht größer als 0,5%). Wenn zur Erzeugung von Wärme ein Strom an das eingebaute Bauelement angelegt wird, beträgt der Wärmewiderstand der Halbleitervorrichtung 0,2°C/W.
  • In diesem Fall werden die Wärmezyklenvorgänge 500-mal bei –60°C bis 150°C an der zusammengesetzten harzgekapselten Halbleitervorrichtung vorgenommen. Nach den Wärmezyklenvorgängen wird der Zustand der Vorrichtung betrachtet und die Eigenschaften des Bauelements werden gemessen. Als Ergebnis werden keine Abnormalitäten, wie etwa zum Beispiel die Zerstörung der Bauelemente oder ein Abblättern der verbundenen Abschnitte, beobachtet und der Wärmewiderstand zeigt fast keine Veränderung.
  • Die Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung wird detaillierter unter Bezugnahme auf die 2 und 3 beschrieben. Die 2A und 2B zeigen schematisch Zustände, in denen Hohlräume (Defekte) in der Lotschicht während der Dekompression im Herstellungsschritt der Halbleitervorrichtung entfernt werden. 2A zeigt einen Fall, in dem die Dicke der Lotschicht weniger als 50 μm beträgt, und 2B zeigt einen Fall, in dem die Dicke der Lotschicht nicht weniger als 50 μm beträgt. Die 3A bis 3C zeigen Querschnittsansichten von Konfigurationen, die bei der Entfernung der Hohlräume (Defekte) in der Lotschicht in der Halbleitervorrichtung wirksam sind. Die Beschreibung erfolgt dementsprechend unter Bezugnahme auf 1.
  • Die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform umfasst, wie in 1D gezeigt ist, die Basisplatte 1 mit guter Wärmeleitfähigkeit, die isolierte Leiterplatte 2, die mit der Basisplatte 1 über ein Bondingmaterial verbunden ist, verschiedene Arten elektronischer oder elektrischer Komponenten, ein schließlich des Halbleiterelements 6, das verbunden und auf der isolierten Leiterplatte 2 durch ein weiteres Bondingmaterial angebracht ist, und das an der Basisplatte 1 befestigte Außengehäuse 7. Ein Packungsgehäuse zur Unterbringung des Halbleiterelements 6 ist durch die Basisplatte 1 und das Außengehäuse 7 konfiguriert. In der Halbleitervorrichtung, in der das vorstehend angegebene Halbleiterelement 6 durch ein Harz 10 verkapselt ist, weist die isolierte Halbleiterplatte 2 eine Konfiguration auf, bei der mehrere Metallplatten 3a und 3b an beiden Seiten einer Keramikplatte gebondet sind und die Summe der Dicken der Metallplatten 3a und 3b, die an den beiden Seiten gebondet sind, in einem Bereich von 0,9 mm bis 2,2 mm liegt. Auch weist die Leiterplatte 2 Elemente zur Sicherstellung einer Dicke von nicht weniger als 50 μm als Dicke des Bondingmaterials 4a, das Fluidität besitzt, auf, so dass ein in dem Bondingmaterial 4a entstandenes Gas in einem Herstellungsschritt leicht bewegt werden kann.
  • Ferner sind die folgenden Bedingungen (a) und (b) bei der Halbleitervorrichtung mit der Basisplatte 1 von guter Wärmeleitfähigkeit, der Leiterplatte 1a, die mit der Basisplatte 1 durch das Bondingmaterial 4a verbunden ist, verschiedenen Typen von elektronischen oder elektrischen Komponenten einschließlich des Halbleiterelements 6, das durch das Bondingmaterial 4b verbunden und auf der Leiterplatte 1a angebracht ist, und dem Außengehäuse 7, das an der Basisplatte 1 befestigt ist, vorgesehen, worin das Packungsgehäuse zum Unterbringen des Halbleiterelements 6 durch die Basisplatte 1 und das Außengehäuse 7 konfiguriert ist und das Halbleiterelement 6 durch ein Harz 10 verkapselt ist.
    • Bedingung (a): Die Leiterplatte 1a weist eine Konfiguration auf, in der mehrere Metallplatten 3a und 3b an beiden Seiten der Ke ramikplatte 2 gebondet sind und die Summe der Dicken der Metallplatten 3a und 3b, die jeweils an beiden Seiten gebondet sind, in einem Bereich von 0,9 mm bis 2,2 mm liegt.
    • Bedingung (b): Im Wesentlichen kugelförmige Elemente werden dem Bondingmaterial 4a zugegeben. Die Elemente werden dem vorgenannten Bondingmaterial 4a zugegeben und sind metallische Zusätze, wie zum Beispiel Nickel, in im Wesentlichen kugelförmiger Form mit einer maximalen Teilchengröße von zum Beispiel 50 μm bis 200 μm.
  • Im Gegensatz hierzu ist auch das Dickengleichgewicht bezüglich der Metallplatten auf beiden Seiten wichtig, um die Verwerfung der Leiterplatte zu verringern. Es ist zweckmäßig, dass die Dicke der Metallplatte auf der Rückseite mit einer großen Fläche dünner ist als jene der Metallplatte auf der Vorderseite.
  • Hinsichtlich der Verbesserung der Wärmestrahlungseigenschaften werden die Metallplatten auf beiden Seiten wirksam, wenn die Dicke erhöht wird. Angesichts der Bindungszuverlässigkeit mit dem auf der Metallplatte auf der Vorderseite angebrachten Halbleiterelement ist die Dicke der Metallplatten jedoch begrenzt. Da die metallischen Eigenschaften allmählich bemerkbar werden, wenn die Dicke der Vorderseitenplatte zunimmt, ist eine Fehlanpassung mit dem darauf angeordneten Halbleiterelement hinsichtlich des Wärmeausdehnungskoeffizienten erhöht, so dass die Größe des Halbleiterelements, das angebracht werden kann, begrenzt ist. Es muss möglich sein, ein Halbleiterelement von etwa 1 cm2 anzubringen, um eine ausreichende Stromkapazität sicherzustellen. Wenn jedoch die Vorderseitenplattendicke 1,5 mm überschreitet, wird es schwierig, die Zuverlässigkeit der Lotschicht sicherzustellen, die ein Halbleiterelement bindet, dessen Größe 1 cm2 beträgt. Obwohl es möglich ist, eine Konfiguration zu realisieren, bei der die Vorderseitenplattendicke/Rückseitenplattendicke 1,5 mm/1,2 mm beträgt, wird die Vorderseitenplattendicke/Rückseitenplattendicke bevorzugt so gesteuert, dass sie nicht mehr als 1,2 mm/1,0 mm hinsichtlich der Vereinbarkeit mit der Größe des vorstehend angegebenen angebrachten Halbleiterelements beträgt. Gleichzeitig ist es notwendig, dass die Vorderseitenplattendicke/Rückseitenplattendicke nicht weniger als 0,5 mm/0,4 mm beträgt, um unter Verwendung einer Siliciumnitrid-Leiterplatte Wärmeleitfähigkeitseigenschaften zu realisieren, die denjenigen einer Aluminiumnitrid-Leiterplatte äquivalent sind. Wegen der vorgenannten Gründe liegt die Kombination der Vorderseitenplattendicke und der Rückseitenplattendicke (Vorderseitenplattendicke/Rückseitenplattendicke) in einem Bereich von 0,5 mm/0,4 mm bis 1,2 mm/1 mm. Mit anderen Worten liegt die Summe der Dicken der Metallplatten, die an beide Seiten gebondet sind, erfindungsgemäß in einem Bereich von 0,9 mm bis 2,2 mm.
  • Die elektrisch isolierende Platte, z. B. die Keramikplatte aus einer Siliciumnitrid-Isolierschicht, wird in den Wärmeleitungseigenschaften wirksam, wenn ihre Dicke abnimmt. Im Gegensatz dazu unterliegen die Isolierungseigenschaften jedoch einer Abnahme und gleichzeitig neigt die Platte zu Verwerfungen. Die Dicke der Isolierschicht und die Dicke der Metallplatten auf beiden Seiten in der Leiterplatte werden in Anbetracht der anvisierten Wärmeleitungseigenschaften, Isolierungseigenschaften und des Betrags der Verwerfung eingesetzt (es wird eine Dicke von etwa 0,1 mm bis 2 mm bevorzugt).
  • Wie vorstehend erwähnt ist, wird, wenn das Gewicht der Leiterplatte erhöht wird, die Lotschicht unter der Leiterplatte wegen des Gewichts derselben dünn. Wenn die Dicke der Lotschicht nicht mehr als 30 μm beträgt, sind Defekte, wie zum Beispiel Hohlräume, die sich aus einem Restgas in der Lotschicht ergeben haben, in der Lotschicht ein geschlossen und die Wärmestrahlungseigenschaften sind eingeschränkt. Die Defekte können nicht durch bloßes Dekomprimieren entfernt werden. Wenn die Dicke der Lotschicht unter der Platte zu dick ist, ist die Wärmestrahlung eingeschränkt, so dass die Dicke der Lotschicht auf etwa 100 μm auf der Basis des Gleichgewichts eines Belastungsentspannungseffekts, den die Lotschicht annimmt, eingestellt wird. Grundsätzlich umfassen konventionelle Beispiele in der Lotschicht angeordnete Abstandhalter oder auf einem Bauteil angeordnete Vorsprünge, um die Dicke der Lotschicht sicherzustellen. Jedoch wurde festgestellt, dass durch Anordnen von Elementen in der Lotschicht unter der Leiterplatte, wobei die Elemente die Bewegung eines Gases erleichtern, der Rückstand von Defekten, wie etwa Hohlräume, die in der Lotschicht in einem Erwärmungsschritt entstanden sind, im Wesentlichen durch Dekompression verringert werden kann. In einer Untersuchung wurde festgestellt, dass die Wirkungen der Defektentfernung zur minimalen Dicke der Lotschicht nach dem Anbringen einer Komponente in Beziehung stehen und wirksam funktionieren, wenn die Dicke der Lotschicht nicht weniger als 50 μm beträgt. Eine Fläche, in der die Dicke der Lotschicht etwa 40 μm beträgt, weist Fälle auf, in denen die Defekte nicht entfernt werden können und es schwierig ist, eine stabile Defektentfernung zu realisieren.
  • Wie in 2A gezeigt ist, dehnt sich, wenn die Dicke der Lotschicht wie vorstehend erwähnt weniger als 50 μm beträgt, wenn der Druck von einem Normaldruck (linke Figur) in einen verringerten Druck (mittlere Figur) geändert wird, das Volumen eines Defekts (Hohlraums) 11 in der Lotschicht 4a gemäß dem Grad seiner Dekompression aus (11a). Jedoch hat die Haftfestigkeit zwischen dem Defekt 11 und den oberen und unteren Oberflächen einen starken Einfluss, so dass die Bewegung des Defekts 11 in der Richtung in der gleichen Ebene der Bindungsfläche zwischen der Kupferplatte 3b und der Ba sisplatte 1 einer Beschränkung unterliegt. Selbst nachdem die Dekompression aufgehoben ist (rechte Figur), neigt der Defekt 11 zum Verbleib in der Lotschicht 4a (11b).
  • Im Gegensatz hierzu dehnt sich im Fall der 2B, in dem die Dicke der Lotschicht nicht weniger als 50 μm beträgt, das Volumen des Defekts aus und der Defekt kann sich während der Dekompression leicht nach außen bewegen, so dass die Wahrscheinlichkeit, dass der Defekt aus der Lotschicht entfernt wird, steigt (siehe die mittlere Figur und die rechte Figur in 2B). Vorzugsweise liegt die Dicke der vorgenannten Bindungsfläche in der Normalrichtung bezüglich Elementen, die die Dicke der Lotschicht spezifizieren, in einem Bereich von 50 μm bis 200 μm angesichts der Bedingungen der vorstehend genannten Lötdicke.
  • Was den Dekompressionsgrad während der Dekompression betrifft, so ist durch eine Untersuchung ein Dekompressionsgrad von nicht mehr als 100 Pa notwendig. Obwohl angenommen wird, dass der Dekompressionsgrad keine untere Grenze hat, ist es schwierig, einen Dekompressionsgrad von nicht mehr als 0,1 Pa zu realisieren, wenn das Objekt eine Halbleitervorrichtung mit verschiedenen Arten von Materialien ist. Der Dekompressionsgrad, der eine wirksame Defektentfernung realistischer umsetzt, beträgt 1 Pa bis 100 Pa.
  • Es ist zweckmäßig, als Elemente verschiedene Typen von Elementen anzuwenden, die in den 3A bis 3C gezeigt sind. 3A zeigt eine Querschnittsansicht einer Konfiguration, in der vorstehende Elemente 1-a, deren Höhe 50 μm bis 200 μm bezüglich der Normalrichtung des Bindebereichs beträgt, auf der Lotbindungsflächenseite der Basisplatte 1 angeordnet sind. Wie in 3A gezeigt ist, kann die Dicke der Lotschicht 4a so spezifiziert werden, dass sie den vorstehend ge nannten Wert hat, indem bewirkt wird, dass die oberen Stirnflächen der vorstehenden Elemente 1-a an die untere Stirnfläche der Siliciumnitridplatte 2 stoßen. 3B zeigt eine Querschnittsansicht einer Konfiguration, in der vorstehende Elemente 3b-a, die nach unten vorstehen und deren Höhe 50 μm bis 200 μm bezüglich der Normalrichtung der Bindungsfläche beträgt, auf der hinteren Oberflächenmetallplatte 3b auf der Rückseite der isolierten Leiterplatte angeordnet sind. In diesem Fall kann die Dicke der Lotschicht 4a auch so spezifiziert werden, dass sie den zuvor genannten Wert hat, indem bewirkt wird, dass die unteren Stirnflächen der vorstehenden Elemente 3b-a an die obere Stirnfläche der Basisplatte 1 stoßen. In 3C sind im Wesentlichen kugelförmige Elemente 5, deren maximale Teilchengröße 50 μm bis 200 μm beträgt, in der Lotschicht 4a unter der Leiterplatte 1a angeordnet (1, wie oben). Die im Wesentlichen kugelförmigen Elemente 5, die in 3C gezeigt sind, sind imstande, stabil zu existieren, ohne zu schmelzen, selbst wenn sich das Lot in geschmolzenem Zustand befindet. Metallmaterialteilchen, die aus der Gruppe ausgewählt sind, die aus Nickel, Zink, Gold, Silber, Titan, Kupfer und Platin besteht, sind hinsichtlich der Benetzbarkeit als Lot geeignet. Jedoch sind die Materialien nicht nur auf diese Substanzen beschränkt, solange sie für den Hauptgegenstand der vorliegenden Erfindung geeignet sind. Wenn das zugegebene Volumen der im Wesentlichen kugelförmigen Elemente zuviel ist, neigen sie zur Bildung einer Anhäufung, so dass es angezeigt ist, das Volumen auf einen Bereich von 0,005 Vol.-% bis 5 Vol.-% in Bezug auf das Volumen des Lots einzustellen. Wenn das Volumen 5 Vol.-% überschreitet, besteht die Neigung, dass eine Überlappung der im Wesentlichen kugelförmigen Elemente 5 entsteht und die Dicke der Lotschicht dick wird. Wenn im Gegensatz hierzu das Volumen nicht mehr als 0,005 Vol.-% beträgt, wird es schwierig, die Elemente 5 gleichmäßig zu verteilen und in einigen Fällen ist die Verteilung der Elemente 5 vorbelastet, so dass gewünschte Hohlraumdurchgänge eventuell nicht gebildet wer den. Indem das zugegebene Volumen innerhalb des vorgenannten Bereichs gehalten wird, besteht die Tendenz, dass sich während der Hohlraumbildung Durchgänge (Pfade) nach außen formen.
  • Indem ein geeigneter Raum für die Bindungsfläche unter Verwendung der vorgenannten vorstehenden Elemente und der kugelförmigen Elemente aufrechterhalten wird und indem Pfade in der Lotschicht ausgebildet werden, durch welche Hohlräume nach außen entweichen können, wird bewirkt, dass Hohlräume, die in einem Herstellungsschritt, insbesondere einem Aufschmelzlötschritt, entstanden sind, dazu gebracht werden, nach außen zu entweichen, wodurch ein Rückstand von Defekten aufgrund von Hohlräumen verhindert wird.
  • Die vorgenannten vorstehenden Elemente und die kugelförmigen Elemente sind ein Beispiel, so dass die vorstehenden Elemente eine Nut bilden können, die sich beispielsweise von einer Endseite der Lotschicht zur anderen Endseite erstreckt.
  • Wie zuvor angegeben ist, wird in der Leistungs-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform festgestellt, dass eine Leiterplatte unter Verwendung von Siliciumnitrid für die Isolierschicht realisiert werden kann, wobei die Leiterplatte eine überlegene Festigkeit selbst dann besitzt, wenn eine Metallplatte verbunden wird, deren Dicke etwa 1 mm beträgt. Ferner wird in einem Schritt zur Anbringung der Leiterplatte auf der Basisplatte 1 festgestellt, dass die Erzeugung hohlraumartiger Defekte in der Lotschicht durch Löten unter verringertem Druck unter Verwendung eines Lots, dem Nickelteilchen zugesetzt sind, reduziert werden kann, wodurch die Entstehung von Defekten gesteuert wird. Dies ist insofern von Vorteil, als die Entstehung der Defekte gesteuert werden kann und fast derselbe Wärmewiderstand wie der einer Aluminiumnitrid-Leiterplatte (im Fall des Vergleichsbeispiels 5, das nachstehend angeführt ist) selbst dann realisiert werden kann, wenn Siliciumnitrid verwendet wird, da es möglich wird, die mit der Leiterplatte 1a verbundene Metallplatte dicker zu machen.
  • Im Folgenden wird ein modifiziertes Beispiel der 3 beschrieben. Die 4A bis 4B zeigen verschiedene Formen von Elementen. Die Diagramme zeigen die Kombinationen von Elementen mit unterschiedlichen durchschnittlichen Teilchengrößen oder unterschiedlichen durchschnittlichen Höhen oder Elementen mit verschiedenen Formen. Grundlegend weisen die Elemente eine erste Elementgruppe und eine zweite Elementgruppe auf. Die erste Elementgruppe dient zum Spezifizieren eines Raums. Die zweite Elementgruppe ist kleiner als die erste Elementgruppe und wird nicht zum Spezifizieren des Raums zwischen der Metallplatte 3b unter der isolierten Leiterplatte 1a und der Basisplatte 1 benutzt. Jedoch weist die zweite Elementgruppe eine Funktion zum Begrenzen von Pfaden auf, um Hohlräume zu entfernen, wenn die Lotschicht aufgeschmolzen wird. Die Teilchengrößen oder -höhen erfordern keine regelmäßige Formation, wie in den Figuren gezeigt ist, so dass sie zum Beispiel eine Gaußsche Verteilung aufweisen können. Es kann auch eine dritte Elementgruppe angeordnet sein, deren Teilchengröße oder -höhe kleiner als jene der zweiten Elementgruppe ist.
  • Eine in 4A gezeigte Konfiguration umfasst erste kugelförmige Elemente R1 mit einer Teilchengröße zum Spezifizieren eines Raums zwischen der Kupferplatte 3b unter der isolierten Leiterplatte 1a und der Basisplatte 1 und zweite kugelförmige Elemente R2 mit einem kleinerem Durchmesser im Verhältnis zu den ersten kugelförmigen Elemente R1. Die zweiten kugelförmigen Elemente R2 bilden Pfade zwischen sich oder zwischen den zweiten kugelförmigen Elementen R2 und den ersten kugelförmigen Elementen R1 aus, um Hohlräume zu entfernen, die während des Aufschmelzens entstanden sind.
  • Eine in 4B gezeigte Konfiguration umfasst erste Vorsprünge T1, die auf der Basisplatte 1 oder der Kupferplatte 3b (in der Figur sind die ersten Vorsprünge T1 auf der Basisplatte 1 ausgebildet) zwischen der Kupferplatte 3b unter der isolierten Leiterplatte 1a und der Basisplatte 1 ausgebildet sind, wobei die ersten Vorsprünge T1 eine Höhe zum Spezifizieren eines Raums zwischen sich aufweisen, und zweite Vorsprünge T2, deren Höhe geringer ist als die der ersten Vorsprünge T1. In diesem Fall bilden die zweiten Vorsprünge T2 Pfade zwischen sich oder zwischen den zweiten Vorsprüngen T2 und den ersten Vorsprüngen T1 aus, um Hohlräume zu entfernen, die während des Aufschmelzens entstanden sind. Diese vorspringenden Elemente können z. B. durch Pressarbeit oder Schneidarbeit ausgebildet werden. Jedoch sind diese Verfahren nicht begrenzt.
  • Eine in 4C gezeigte Konfiguration umfasst dritte kugelförmige Elemente R3 mit einer Teilchengröße zum Spezifizieren eines Raums zwischen der Kupferplatte 3b unter der isolierten Leiterplatte 1a und der Basisplatte 1 und dritte Vorsprünge T3, deren Höhe kleiner als die Teilchengröße ist. In diesem Fall bilden die dritten Vorsprünge T3 Pfade zwischen sich oder zwischen den dritten Vorsprüngen T3 und den dritten kugelförmigen Elementen R3 aus, um Hohlräume zu entfernen, die während des Aufschmelzens entstanden sind. In diesem Fall muss die Breite von Nuten G1 größer sein als die Teilchengröße der dritten kugelförmigen Elemente R3, so dass die dritten kugelförmigen Elemente R3 nicht in den Nuten G1 hängen bleiben, die zwischen den einander benachbarten dritten Vorsprüngen T3 ausgebildet sind.
  • Eine in 4D gezeigte Konfiguration umfasst vierte Vorsprünge T4 mit einer Höhe zum Spezifizieren eines Raums zwischen der Kupferplatte 3b unter der isolierten Leiterplatte 1a und der Basisplatte 1 und vierte kugelförmige Elemente R4, deren Teilchengröße kleiner als die Höhe ist. In diesem Fall bilden die vierten Vorsprünge T4 Pfade zwischen sich oder zwischen den vierten Vorsprüngen T4 und den vierten kugelförmigen Elementen R4 aus, um Hohlräume zu entfernen, die während des Aufschmelzens entstanden sind. In diesem Fall muss die Breite von Nuten größer sein als die Teilchengröße, so dass die Teilchengröße der vierten kugelförmigen Elemente R4 nicht in den Nuten hängen bleibt, die zwischen den einander benachbarten vierten Vorsprüngen T4 ausgebildet sind. Obwohl es in den Figuren nicht gezeigt ist, kann eine konkave Nut auf der Basisplatte 1 oder der Kupferplatte 3b ausgebildet sein.
  • Wie vorstehend angegeben ist, ist es, wenn Siliciumnitrid als Isolierschicht der Leiterplatte verwendet wird, möglich, Wärmestrahlungseigenschaften, die jene einer Aluminiumnitrid-Leiterplatte übersteigen, durch Verdünnen der Isolierschicht und Verdicken der an beiden Seiten gebondeten Metallplatten zu realisieren. In Anbetracht dieser Tatsache beträgt die Dicke der Vorderseitenmetallplatte vorzugsweise nicht weniger als 0,5 mm.
  • Eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der Erfindung wird unter Bezugnahme auf die Zeichnung beschrieben (siehe 1). In der vorliegenden Ausführungsform wird die Halbleitervorrichtung unter denselben Bedingungen wie in der ersten Ausführungsform zusammengesetzt, ausgenommen, dass die Konfiguration der verwendeten Leiterplatte 1a anders ist. Die im vorliegenden Fall verwendete Leiterplatte 1a umfasst das Siliciumnitrid 2, dessen Dicke 0,3 mm beträgt, mit Kupferplatten von 0,5 mm und 0,4 mm, die mit ihren beiden Seiten über aktives Metall verbunden sind. Wenn die Lotbindungsschicht 4a unter der Leiterplatte 1a der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform unter Einsatz eines Ultraschall-Reflektoskops betrachtet wird, werden fast keine Defekte, wie etwa Hohlräume, in der Lotschicht 4a gefunden (das Flächenverhältnis von Defektabschnitten zur Lotbindungsfläche beträgt nicht mehr als 0,5%). Wenn ein Strom an ein angebrachtes Element angelegt wird, um Wärme zu erzeugen, und der Wärmewiderstand der Halbleitervorrichtung gemessen wird, beträgt der Wärmewiderstand 0,2°C/W.
  • Außerdem werden bei der zusammengesetzten Halbleitervorrichtung Wärmezyklenvorgänge 500-mal bei –60°C bis 150°C in gleicher Weise vorgenommen. Nach den Wärmezyklenvorgängen werden eine Zustandsbetrachtung und Eigenschaftsmessung durchgeführt. Als Ergebnis hiervon wird festgestellt, dass keine Abnormalitäten, wie etwa Zerstörung von Bauteilen oder Abblättern verbundener Abschnitte beobachtet werden und der Wärmewiderstand fast keine Veränderung in der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform zeigt. Es wird festgestellt, dass Wärmewiderstandseigenschaften, die denjenigen einer Aluminiumnitrid-Leiterplatte äquivalent sind (Vergleichsbeispiel 5, das später beschrieben wird), realisiert werden können, indem die Dicke des Siliciumnitrids der Leiterplatte 1a dünner gemacht wird als im Fall der ersten Ausführungsform, selbst wenn die Dicken von Metallplatten, die an den beiden Seiten gebondet sind, dünner als im Fall der ersten Ausführungsform sind.
  • Eine Halbleitervorrichtung gemäß einer dritten Ausführungsform der Erfindung wird unter Bezugnahme auf die Zeichnung beschrieben (siehe 1). In der vorliegenden Ausführungsform wird die Halbleitervorrichtung unter denselben Bedingungen wie bei der ersten Ausführungsform zusammengesetzt, ausgenommen, dass die Konfiguration der verwendeten Leiterplatte 1a anders ist. Die im vorliegenden Fall verwendete Leiterplatte 1a umfasst das Siliciumnitrid 2, dessen Dicke 0,3 mm beträgt, mit Kupferplatten von 0,7 mm und 0,5 mm, die mit ihren beiden Seiten über aktives Metall verbunden sind. Wenn die Lotbindungsschicht 4a unter der Leiterplatte 1a der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform unter Einsatz eines Ultraschall-Reflektoskops betrachtet wird, werden fast keine Defekte, wie etwa Hohlräume, in der Lotschicht 4a gefunden (das Flächenverhältnis von Defektabschnitten zur Lotbindungsfläche beträgt nicht mehr als 0,5%). Wenn ein Strom an ein angebrachtes Element angelegt wird, um Wärme zu erzeugen, und der Wärmewiderstand der Halbleitervorrichtung gemessen wird, beträgt der Wärmewiderstand 0,13°C/W.
  • Weiterhin werden bei der zusammengesetzten Halbleitervorrichtung Wärmezyklenvorgänge 500-mal bei –60°C bis 150°C in gleicher Weise vorgenommen. Nach den Wärmezyklenvorgängen werden eine Zustandsbetrachtung und Eigenschaftsmessung durchgeführt. Als Ergebnis hiervon wird festgestellt, dass keine Abnormalitäten, wie etwa Zerstörung von Bauteilen oder Abblättern verbundener Abschnitte beobachtet werden und der Wärmewiderstand fast keine Veränderung in der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform zeigt. Es wird festgestellt, dass eine Leiterplatte, die der Aluminiumnitrid-Leiterplatte sowohl in den Festigkeits- als auch den Wärmewiderstandseigenschaften überlegen ist (Vergleichsbeispiel 5, das später beschrieben wird), realisiert werden kann, indem die Dicke des Siliciumnitrids der Leiterplatte 1a dünner ausgeführt wird als im Fall der ersten Ausführungsform.
  • Nachstehend werden die Vorrichtung gemäß den Ausführungsformen der vorliegenden Erfindung und eine Vorrichtung gemäß Vergleichsbeispielen beschrieben.
  • In einem ersten Vergleichsbeispiel wird eine Halbleitervorrichtung unter denselben Bedingungen wie bei der ersten Ausführungsform zusammengesetzt, ausgenommen, dass das Lot unter der Leiterplatte 1a (siehe 1, wie oben) anders ist. Das im vorliegenden Fall verwendete Lot 4a unter der Leiterplatte 1a ist ein Zinn-Silber-Kupfer-Weichlot, dem keine Nickelteilchen 5 zugegeben werden (siehe 1).
  • Wenn die Lotbindungsschicht 4a unter der Leiterplatte 1a der Halbleitervorrichtung gemäß dem vorliegenden ersten Vergleichsbeispiel unter Verwendung eines Ultraschall-Reflektoskops betrachtet wird, entstehen viele hohlraumartige Defekte in der Lotschicht 4a. Insbesondere zeigen die hohlraumartigen Defekte die Neigung, sich intensiv im mittleren Abschnitt der Leiterplatte 1a zu verteilen (das Flächenverhältnis von Defektabschnitten zur Lotbindungsfläche beträgt 15% bis 20%). Wenn ein Strom an ein angebrachtes Element zum Erzeugen von Wärme angelegt wird und der Wärmewiderstand der Halbleitervorrichtung gemessen wird, beträgt der Wärmewiderstand 0,25°C/W bis 0,3°C/W. Im ersten Vergleichsbeispiel werden keine Nickelteilchen zur Lotschicht 4a unter der Leiterplatte 1a zugegeben, so dass viele der hohlraumartigen Defekte selbst dann entstehen, wenn das Löten unter vermindertem Druck durchgeführt wird. Es wird festgestellt, dass sich eine Fläche, in der die Defekte entstehen, negativ auf die Wärmeemission der Halbleitervorrichtung auswirkt, da die Fläche die Neigung zeigt, mit einer Fläche direkt unter dem angebrachten Element zu überlappen.
  • Im Folgenden ist ein zweites Vergleichsbeispiel beschrieben. Eine Halbleitervorrichtung wird unter denselben Bedingungen wie im ersten Vergleichsbeispiel zusammengesetzt, ausgenommen, dass die Aufschmelz-Lötbedingungen geändert werden. Die Aufschmelz-Lötbedingungen, die im vorliegenden Fall angewendet werden, schließen in der ersten Ausführungsform keinen Dekompressionsschritt ein und das Aufschmelzen wird unter Verwendung eines Erwärmungsprofils einschließlich einer Stickstoffatmosphäre und einer Spitzentemperatur von 280°C durchgeführt.
  • Wenn die Lotbindungsschicht 4a unter der Leiterplatte 1a der Halbleitervorrichtung gemäß dem dritten Vergleichsbeispiel unter Verwendung eines Ultraschall-Reflektoskops betrachtet wird, entstehen viele hohlraumartige Defekte in der Lotschicht 4a. Insbesondere zeigen die hohlraumartigen Defekte die Neigung, sich intensiv in dem mittleren Abschnitt der Leiterplatte 1a zu verteilen (das Flächenverhältnis von Defektabschnitten zur Lotbindungsfläche beträgt 15% bis 20%). Wenn ein Strom an ein angebrachtes Element zum Erzeugen von Wärme angelegt wird und der Wärmewiderstand der Halbleitervorrichtung gemessen wird, beträgt der Wärmewiderstand 0,25°C/W bis 0,3°C/W.
  • Wie beim zweiten Vergleichsbeispiel entstehen viele hohlraumartige Defekte, wenn die Nickelteilchen 5 nicht zur Lotschicht 4a unter der Leiterplatte 1a zugegeben werden und das Löten ohne Dekompression durchgeführt wird. Die Situation der Entstehung von Defekten ist dieselbe wie im ersten Vergleichsbeispiel. Eine Fläche, in der die Defekte entstehen, wirkt sich stark auf die Wärmeemission der Halbleitervorrichtung aus, da die Fläche dazu neigt, mit einer Fläche direkt unter dem angebrachten Element zu überlappen.
  • Im Folgenden ist ein drittes Vergleichsbeispiel beschrieben. Im dritten Vergleichsbeispiel wird eine Halbleitervorrichtung unter denselben Bedingungen wie im zweiten Vergleichsbeispiel zusammengesetzt, ausgenommen, dass die Lotschicht 4a unter der Leiterplatte 1a zu dem Lot 4a geändert wird, dem die Nickelteilchen 5 (1), die in der ersten und zweiten Ausführungsform verwendet werden, zugegeben werden.
  • Wenn die Lotbindungsschicht 4a unter der Leiterplatte 1a der Halbleitervorrichtung gemäß dem vorliegenden zweiten Vergleichsbeispiel unter Verwendung eines Ultraschall-Reflektoskops betrachtet wird, entstehen viele hohlraumartige Defekte in der Lotschicht 4a. Insbesondere zeigen die hohlraumartigen Defekte die Neigung, sich intensiv im mittleren Abschnitt der Leiterplatte 1a zu verteilen (das Flächenverhältnis von Defektabschnitten zur Lotbindungsfläche beträgt 15% bis 20%). Wenn ein Strom an ein angebrachtes Element zum Erzeugen von Wärme angelegt wird und der Wärmewiderstand der Halbleitervorrichtung gemessen wird, beträgt der Wärmewiderstand 0,25°C/W bis 0,3°C/W.
  • Im vorliegenden Vergleichsbeispiel entstehen viele hohlraumartige Defekte, obwohl die Nickelteilchen 5 zur Lotschicht 4a unter der Leiterplatte 1a zugegeben werden, aufgrund des Lötens ohne Dekompression. Die Situation der Entstehung von Defekten ist dieselbe wie im ersten und zweiten Vergleichsbeispiel. Eine Fläche, in der die Defekte entstehen, wirkt sich auf die Wärmeemission der Halbleitervorrichtung aus, da die Fläche dazu neigt, mit einer Fläche direkt unter dem angebrachten Element zu überlappen.
  • Im Folgenden wird ein viertes Vergleichsbeispiel beschrieben. Durch Austauschen von Siliciumnitrid in der Isolierschicht gegen Aluminiumnitrid wird eine Leiterplatte 1a mit derselben Konfiguration wie die Leiterplatte 1a hergestellt, die in der ersten und zweiten Ausführungsform verwendet wird. In dieser Konfiguration entsteht, nachdem Metallplatten an beiden Seiten des Aluminiumnitrids durch aktives Metall gebondet werden, eine Rissbildung in dem Aluminiumnitrid zu dem Zeitpunkt, an dem es auf Raumtemperatur abgekühlt wird. Es wird festgestellt, dass, wenn Aluminiumnitrid so wie in diesem Fall verwendet wird, eine Leiterplatte mit derselben Konfiguration wie jene der Ausführungsformen nicht realisiert werden kann.
  • Nachstehend wird ein fünftes Vergleichsbeispiel beschrieben. Eine Halbleitervorrichtung wird unter denselben Bedingungen wie in der ersten Ausführungsform zusammengesetzt, ausgenommen, dass die Konfiguration einer verwendeten Leiterplatte anders ist. Die im vorliegenden Fall verwendete Leiterplatte umfasst Aluminiumnitrid, dessen Dicke 0,635 mm beträgt, mit Kupferplatten von 0,3 mm und 0,2 mm, die mit ihren beiden Seiten durch aktives Metall verbunden sind. Wenn die Lotbindungsschicht 4a unter der Leiterplatte 1 der Halbleitervorrichtung unter Verwendung eines Ultraschall-Reflektoskops betrachtet wird, werden fast keine Defekte, wie etwa ein Hohlraum, in der Lotschicht 4a gefunden (das Flächenverhältnis von Defektabschnitten zur Lotbindungsfläche beträgt nicht mehr als 0,5%). Wenn ein Strom an ein angebrachtes Element zum Erzeugen von Wärme angelegt wird und der Wärmewiderstand der Halbleitervorrichtung gemessen wird, beträgt der Wärmewiderstand 0,2°C/W.
  • Für die im fünften Vergleichsbeispiel zusammengesetzte Halbleitervorrichtung werden Wärmezyklenvorgänge 500-mal bei –60°C bis 150°C vorgenommen. Nach den Wärmezyklenvorgängen werden eine Zustandsbetrachtung und Eigenschaftsmessung durchgeführt. Als Ergebnis hiervon entstehen Defekte ähnlich einem Abblättern aus der Peripherie auf der Aluminiumnitridseite des verbun denen Abschnitts des Schaltungsmusters. Die Fläche, in der die Defekte entstehen, ist peripher, so dass der Wärmewiderstand fast keine Veränderung zeigt. Es wird jedoch festgestellt, dass die Festigkeit ein Problem ist, wenn Aluminiumnitrid verwendet wird.
  • Im Folgenden wird ein sechstes Vergleichsbeispiel beschrieben. Eine Halbleitervorrichtung wird unter denselben Bedingungen wie in der ersten Ausführungsform zusammengesetzt, ausgenommen, dass die Konfiguration einer im sechsten Vergleichsbeispiel verwendeten Leiterplatte anders ist. Die im vorliegenden Fall verwendete Leiterplatte 1a umfasst Siliciumnitrid, dessen Dicke 0,635 mm beträgt, mit Kupferplatten von 0,3 mm und 0,2 mm, die mit ihren beiden Seiten durch aktives Metall verbunden sind. Mit anderen Worten unterscheiden sich die Dicken der Kupferplatten nur von der ersten Ausführungsform und das Material der Leiterplatte unterscheidet sich nur vom fünften Vergleichsbeispiel.
  • Wenn die Lotbindungsschicht 4a unter der Leiterplatte 1a der Halbleitervorrichtung unter Verwendung eines Ultraschall-Reflektoskops betrachtet wird, werden fast keine Defekte, wie etwa Hohlräume, in der Lotschicht 4a gefunden (das Flächenverhältnis von Defektabschnitten zur Lotbindungsfläche beträgt nicht mehr als 0,5%). Wenn ein Strom an ein angebrachtes Element zum Erzeugen von Wärme angelegt wird und der Wärmewiderstand der Halbleitervorrichtung gemessen wird, beträgt der Wärmewiderstand 0,34°C/W.
  • Für die im vorliegenden Fall zusammengesetzte Halbleitervorrichtung werden Wärmezyklenvorgänge 500-mal bei –60°C bis 150°C vorgenommen. Nach den Wärmezyklenvorgängen werden eine Zustandsbetrachtung und Eigenschaftsmessung durchgeführt. Es werden keine Abnormalitäten, wie zum Beispiel Zerstörung von Bauteilen oder Abblättern verbundener Abschnitte, beobachtet und der Wärmewiderstand zeigt fast keine Veränderung. Obwohl die Siliciumnitrid-Leiterplatte hinsichtlich ihrer Festigkeit überlegen ist, weist sie Nachteile in den Wärmewiderstandseigenschaften auf, wenn dieselbe Konfiguration wie bei der Aluminiumnitrid-Leiterplatte (Vergleichsbeispiel 5) verwendet wird. Somit sind die Dicken der Kupferplatten vorzugsweise so dick wie bei der ersten bis dritten Ausführungsform.
  • Wie vorstehend angegeben ist, kann in der Halbleitervorrichtung gemäß jeder Ausführungsform der vorliegenden Erfindung durch Verwendung der Leiterplatte, in der dicke Metallplatten, deren Dickensumme nicht weniger als 0,9 mm beträgt, an beiden Seiten von Siliciumnitrid, das hinsichtlich der Festigkeitseigenschaften überlegen ist, gebondet sind, und durch Löten der Leiterplatte an die Lotschicht, die auf der Basisplatte mit kugelförmigen Elementen aufgebracht ist, die auf der Lotschicht unter verringertem Druck angeordnet sind, eine Lotbindungsschicht mit fast keinen hohlraumähnlichen Defekten realisiert werden, wodurch eine Halbleitervorrichtung realisiert wird, die hinsichtlich Wärmestrahlungseigenschaften und Festigkeitszuverlässigkeit im Vergleich zu einer herkömmlichen Halbleitervorrichtung überlegen ist. Des Weiteren können durch Einschließen von Elementen mit verschiedenen Durchmessern in der Lotschicht, obwohl eine Funktion zum Spezifizieren eines Raums nicht vorgesehen ist, aktiv Pfade für Hohlräume ausgebildet werden. Obwohl anstelle von Vorsprüngen Nuten ausgebildet sein können, wird in diesem Fall bevorzugt eine Erstreckungsrichtung in kürzester Richtung zu einer Plattenkante ausgebildet, nämlich als fast radiales Muster von der zentralen Fläche der Platte.

Claims (12)

  1. Leistungs-Halbleitervorrichtung mit einer wärmeleitenden Basisplatte (1), einer Leiterplatte (1a), die durch ein Bondingmaterial an die Basisplatte (1) gebondet ist, einer elektronischen Komponente (6), die auf der Leiterplatte (1a) angebracht ist, und einem an der Basisplatte (1) befestigten Außengehäuse (7), wobei die Basisplatte (1) und das Außengehäuse (7) zusammen einen Abschnitt zur internen Unterbringung der elektronischen Komponente (6) bilden, wobei die Leiterplatte (1a) eine elektrisch isolierende Platte (2) und eine durch Bonding befestigte Metallplatte (3a, 3b) auf beiden Seiten der isolierenden Platte umfasst, und die Summe der Dicken der Metallplatten (3a, 3b) in einem Bereich von 0,9 mm bis 2,2 mm liegt und die minimale Dicke des Bondingmaterials mithilfe von Abstand haltenden Elementen so aufrechterhalten wird, dass sie nicht weniger als 50 μm beträgt.
  2. Leistungs-Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die isolierende Platte (2) als eine Keramikplatte ausgebildet ist und Siliciumnitrid umfasst und eine Dicke von 0,1 mm bis 2 mm aufweist.
  3. Leistungs-Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Wandabschnitt in dem Bondingmaterial angeordnet ist, durch den ein nach außen führender Pfad für ein in dem Bondingmaterial entstandenes Gas gebildet ist.
  4. Leistungs-Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Bondingmaterial zum Ausbilden eines Wandabschnitts ein im Wesentlichen kugelförmiges Element enthält.
  5. Leistungs-Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass die Elemente ein Metallteilchen mit einem Schmelzpunkt, der höher als jener des Bondingmaterials ist, oder einen Vorsprung umfassen, der auf zumindest einer von der Basisplatte oder der Metallplatte ausgebildet ist.
  6. Leistungs-Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass ein Element einschließlich des Metallteilchens oder des Vorsprungs eine erste Elementgruppe und eine zweite Elementgruppe umfasst, deren Durchmesser oder Höhen verschieden sind.
  7. Leistungs-Halbleitervorrichtung nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass der Durchmesser des Metallteilchens oder die Höhe des Vorsprungs in einem Bereich von 50 μm bis höchstens 200 μm liegt und die Menge des zugegebenen Elements im Bereich von 0,005 Vol.-% bis 5 Vol.-% bezüglich des Volumens einer leitenden Komponente im Bondingmaterial liegt.
  8. Leistungs-Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass die Elemente ein Metallmaterial umfassen, das aus der Gruppe bestehend aus Nickel, Zink, Gold, Silber, Titan, Kupfer und Platin ausgewählt ist.
  9. Leistungs-Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleitervorrichtung harzgekapselt ist.
  10. Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung mit den Schritten: – Herstellen einer Leiterplatte (1a), die eine elektrisch isolierende Platte (2) umfasst, wobei auf beiden Seiten der isolierenden Platte Metallplatten (3a, 3b) durch Bonding angebracht sind und die Summe der Dicken der Metallplatten (3a, 3b) in einem Bereich von 0,9 mm bis 2,2 mm liegt; – Anbringen einer elektronischen Komponente (6) durch ein erstes Bondingmaterial auf die Leiterplatte (1a); – Verbinden der Leiterplatte mit einer leitenden Basisplatte (1) durch ein zweites Bondingmaterial auf der Komponenten abgewandten Seite, wobei das zweite Bondingmaterial unter verringertem Druck aufgeschmolzen wird, während eine minimale Dicke von nicht weniger als 50 μm für das zweite Bondingmaterial mithilfe von Abstand haltenden Elementen aufrechterhalten wird; – Befestigen eines Außengehäuses (7) an der Basisplatte (1).
  11. Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung nach Anspruch 10, dadurch gekennzeichnet, dass der Aufschmelzschritt unter solchen Bedingungen durchgeführt wird, dass die Form eines im Wesentlichen kugelförmigen Elements mit einer Teilchengröße von 50 μm bis höchsten 200 μm, das dem zweiten Bondingmaterial zugegeben wird, beibehalten wird.
  12. Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die Bedingungen des verringerten Drucks so sind, dass ein im zweiten Bondingmaterial im Aufschmelzschritt entstandener Hohlraum aus dem Ende der Platte entfernt werden kann.
DE102005008491A 2004-03-15 2005-02-24 Leistungs-Halbleitervorrichtung und Verfahren zu ihrer Herstellung Active DE102005008491B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-073305 2004-03-15
JP2004073305A JP3988735B2 (ja) 2004-03-15 2004-03-15 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE102005008491A1 DE102005008491A1 (de) 2005-11-03
DE102005008491B4 true DE102005008491B4 (de) 2009-08-20

Family

ID=35054908

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005008491A Active DE102005008491B4 (de) 2004-03-15 2005-02-24 Leistungs-Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Country Status (3)

Country Link
US (1) US7372132B2 (de)
JP (1) JP3988735B2 (de)
DE (1) DE102005008491B4 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8018047B2 (en) * 2007-08-06 2011-09-13 Infineon Technologies Ag Power semiconductor module including a multilayer substrate
US8154114B2 (en) * 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module
JP4972503B2 (ja) * 2007-09-11 2012-07-11 株式会社日立製作所 半導体パワーモジュール
JP2010153803A (ja) * 2008-11-28 2010-07-08 Toshiba Lighting & Technology Corp 電子部品実装モジュール及び電気機器
US20110076472A1 (en) * 2009-09-29 2011-03-31 Jin Ho Kim Package substrate
DE102010039728A1 (de) * 2010-08-25 2012-03-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektrischen Schaltung und elektrischen Schaltung
US9331001B2 (en) * 2010-09-02 2016-05-03 Toyota Jidosha Kabushiki Kaisha Semiconductor module
JP5987297B2 (ja) * 2011-11-10 2016-09-07 富士電機株式会社 パワー半導体装置の製造方法
DE102012206647B4 (de) * 2012-04-23 2017-08-03 Ifm Electronic Gmbh Messgerät für die Prozessmesstechnik mit einer zylinderförmigen Sensorspitze und Verfahren zur Herstellung desselben
DE102012210158A1 (de) * 2012-06-15 2013-12-19 Infineon Technologies Ag Halbleitermodul und verfahren zur herstellung eines halbleitermoduls
US9272371B2 (en) 2013-05-30 2016-03-01 Agc Automotive Americas R&D, Inc. Solder joint for an electrical conductor and a window pane including same
JP2015230949A (ja) * 2014-06-04 2015-12-21 三菱電機株式会社 半導体装置及びその製造方法並びに転写シート及びその製造方法
CN105336723B (zh) * 2014-07-28 2018-09-14 通用电气公司 半导体模块、半导体模块组件及半导体装置
JP6230520B2 (ja) * 2014-10-29 2017-11-15 キヤノン株式会社 プリント回路板及び電子機器
US10720375B2 (en) * 2015-07-23 2020-07-21 Sumitomo Bakelite Co., Ltd. Substrate for power module, circuit board for power module, and power module
KR102514851B1 (ko) * 2016-04-06 2023-03-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 패키지
DE102016111701A1 (de) * 2016-06-27 2017-12-28 Endress+Hauser Flowtec Ag Sensor für ein thermisches Durchflussmessgerät, ein thermisches Durchflussmessgerät und ein Verfahren zum Herstellen eines Sensors eines thermischen Durchflussmessgeräts
US10263362B2 (en) 2017-03-29 2019-04-16 Agc Automotive Americas R&D, Inc. Fluidically sealed enclosure for window electrical connections
US10849192B2 (en) 2017-04-26 2020-11-24 Agc Automotive Americas R&D, Inc. Enclosure assembly for window electrical connections
US11488924B2 (en) 2017-06-02 2022-11-01 Mitsubishi Electric Corporation Semiconductor element bonding substrate, semiconductor device, and power conversion device
EP3525558A1 (de) * 2018-02-12 2019-08-14 IQ evolution GmbH Leiterplatte
JP7016309B2 (ja) * 2018-09-19 2022-02-04 東芝デバイス＆ストレージ株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391604A (en) * 1993-07-30 1995-02-21 Diemat, Inc. Adhesive paste containing polymeric resin
JPH09162325A (ja) * 1995-12-07 1997-06-20 Denki Kagaku Kogyo Kk 窒化珪素回路基板及びその製造方法
JPH10190176A (ja) * 1996-12-26 1998-07-21 Denki Kagaku Kogyo Kk 回路基板
DE19724909A1 (de) * 1995-12-26 1998-12-17 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren zu deren Herstellung
US20010050422A1 (en) * 2000-06-09 2001-12-13 Munehisa Kishimoto Semiconductor device and a method of manufacturing the same
JP2002084046A (ja) * 2000-09-07 2002-03-22 Toshiba Corp セラミックス回路基板
DE10227658A1 (de) * 2002-06-20 2004-01-15 Curamik Electronics Gmbh Metall-Keramik-Substrat für elektrische Schaltkreise -oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0593038A (ja) 1991-07-30 1993-04-16 Dai Ichi Kogyo Seiyaku Co Ltd エポキシ樹脂組成物
JP2589329Y2 (ja) * 1992-05-20 1999-01-27 サンケン電気株式会社 半導体装置
JP2838625B2 (ja) * 1992-09-08 1998-12-16 株式会社日立製作所 半導体モジュール
US5917245A (en) * 1995-12-26 1999-06-29 Mitsubishi Electric Corp. Semiconductor device with brazing mount
US6232657B1 (en) * 1996-08-20 2001-05-15 Kabushiki Kaisha Toshiba Silicon nitride circuit board and semiconductor module
JPH1140716A (ja) * 1997-07-15 1999-02-12 Toshiba Corp 半導体装置およびその製造方法
JP2002203942A (ja) * 2000-12-28 2002-07-19 Fuji Electric Co Ltd パワー半導体モジュール
JP2003243610A (ja) * 2002-02-19 2003-08-29 Hitachi Ltd 絶縁型半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391604A (en) * 1993-07-30 1995-02-21 Diemat, Inc. Adhesive paste containing polymeric resin
JPH09162325A (ja) * 1995-12-07 1997-06-20 Denki Kagaku Kogyo Kk 窒化珪素回路基板及びその製造方法
DE19724909A1 (de) * 1995-12-26 1998-12-17 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren zu deren Herstellung
JPH10190176A (ja) * 1996-12-26 1998-07-21 Denki Kagaku Kogyo Kk 回路基板
US20010050422A1 (en) * 2000-06-09 2001-12-13 Munehisa Kishimoto Semiconductor device and a method of manufacturing the same
JP2002084046A (ja) * 2000-09-07 2002-03-22 Toshiba Corp セラミックス回路基板
DE10227658A1 (de) * 2002-06-20 2004-01-15 Curamik Electronics Gmbh Metall-Keramik-Substrat für elektrische Schaltkreise -oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat

Also Published As

Publication number Publication date
US7372132B2 (en) 2008-05-13
US20050221538A1 (en) 2005-10-06
DE102005008491A1 (de) 2005-11-03
JP3988735B2 (ja) 2007-10-10
JP2005260181A (ja) 2005-09-22

Similar Documents

Publication Publication Date Title
DE102005008491B4 (de) Leistungs-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE10238320B4 (de) Keramische Leiterplatte und Verfahren zu ihrer Herstellung
DE102005047106B4 (de) Leistungshalbleitermodul und Verfahren zur Herstellung
DE102009042600B4 (de) Herstellungsverfahren für ein Leistungshalbleitermodul
DE102010060831B4 (de) Bondmaterial mit exotherm reaktiven Heterostrukturen und Verfahren zum Befestigen mittels einer damit hergestellten Bondverbindung
DE10013189B4 (de) Substrat für ein Leistungsmodul
DE102009055691B4 (de) Leistungshalbleitermodul
DE102014221636B4 (de) Halbleitermodul und Verfahren zum Herstellen desselben
DE102004021075B4 (de) Halbleiterbauelement mit anisotrop thermisch leitender Radiatorbasis und Verfahren zu seiner Herstellung
DE102009000192A1 (de) Sinterwerkstoff, Sinterverbindung sowie Verfahren zum Herstellen eines Sinterverbindung
DE10251248A1 (de) Leistungshalbleitervorrichtung
DE102009001722B4 (de) Verfahren zum Aufbringen eines Wärmeleitmediums auf eine Wärmeableitfläche
EP3698400B1 (de) Verfahren zum erzeugen eines kühlkörpers auf einer elektronischen baugruppe
EP1946625A1 (de) Elektronische schaltungsanordnung und verfahren zur herstellung einer elektronischen schaltungsanordnung
DE102007021073B4 (de) Verfahren zum Herstellen einer Schaltungsanordnung
DE102014010373A1 (de) Elektronisches Modul für ein Kraftfahrzeug
DE102005061016A1 (de) Leistungshalbleitermodul, Verfahren zu seiner Herstellung und Verwendung in einem Schaltnetzteil
DE10124141B4 (de) Verbindungseinrichtung für eine elektronische Schaltungsanordnung und Schaltungsanordnung
EP2114116A1 (de) Hybridkühlung
DE102006012007A1 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben
DE102017209780A1 (de) Durch flussfreies Löten hergestelltes Halbleiterbauelement
EP4214748A1 (de) Vorrichtung mit bauelement und angekoppeltem kühlkörper
DE102015100868B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102005046710B4 (de) Verfahren zur Herstellung einer Bauelementanordnung mit einem Träger und einem darauf montierten Halbleiterchip
WO2008031366A1 (de) Leiterplatte, insbesondere keramikleiterplatte

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: PROTERIAL, LTD., JP

Free format text: FORMER OWNERS: HITACHI, LTD., TOKYO, JP; HITACHI METALS, LTD., TOKIO/TOKYO, JP

Owner name: HITACHI, LTD., JP

Free format text: FORMER OWNERS: HITACHI, LTD., TOKYO, JP; HITACHI METALS, LTD., TOKIO/TOKYO, JP