DE102008046728A1 - Elektronikbauelement - Google Patents

Elektronikbauelement Download PDF

Info

Publication number
DE102008046728A1
DE102008046728A1 DE102008046728A DE102008046728A DE102008046728A1 DE 102008046728 A1 DE102008046728 A1 DE 102008046728A1 DE 102008046728 A DE102008046728 A DE 102008046728A DE 102008046728 A DE102008046728 A DE 102008046728A DE 102008046728 A1 DE102008046728 A1 DE 102008046728A1
Authority
DE
Germany
Prior art keywords
electrically insulating
insulating layer
layer
electrically
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008046728A
Other languages
English (en)
Other versions
DE102008046728B4 (de
Inventor
Ralf Otremba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102008046728A1 publication Critical patent/DE102008046728A1/de
Application granted granted Critical
Publication of DE102008046728B4 publication Critical patent/DE102008046728B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586Insulating layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0618Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109Indium [In] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/8381Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/8382Diffusion bonding
    • H01L2224/83825Solid-liquid interdiffusion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49224Contact or terminal manufacturing with coating

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Es wird ein Elektronikbauelement offenbart. Eine Ausführungsform stellt einen metallischen Körper bereit. Eine erste elektrisch isolierende Schicht wird über dem metallischen Körper aufgebracht und besitzt eine Dicke von unter 100 µm. Eine erste wärmeleitende Schicht wird über der ersten elektrisch isolierenden Schicht aufgebracht und besitzt eine Wärmeleitfähigkeit von über 50 W/(m.K). Eine zweite elektrisch isolierende Schicht wird über der ersten wärmeleitenden Schicht aufgebracht und besitzt eine Dicke von unter 100 µm.

Description

  • Allgemeiner Stand der Technik
  • Die vorliegende Erfindung betrifft ein Elektronikbauelement und ein Verfahren zu dessen Montage.
  • Elektronikbauelemente können zwei oder mehr Komponenten enthalten, die elektrisch miteinander gekoppelt oder elektrisch voneinander isoliert sind. Die Elektronikbauelemente können deshalb sowohl elektrisch leitende Mittel als auch elektrisch isolierende Mittel enthalten, um die gewünschte Anordnung mit dem Bauelement bereitzustellen.
  • Aus diesen und anderen Gründen besteht ein Bedarf an der vorliegenden Erfindung.
  • Kurze Beschreibung der Zeichnungen
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln, und sind in diese Spezifikation integriert und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der damit einhergehenden Vorteile von Ausführungsformen lassen sich ohne weiteres verstehen, wenn sie unter Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • 1 veranschaulicht schematisch ein Elektronikbauelement 100 gemäß eines Ausführungsbeispiels.
  • 2 veranschaulicht schematisch ein Elektronikbauelement 200 gemäß eines Ausführungsbeispiels.
  • 3A bis 3H veranschaulichen schematisch ein Ausführungsbeispiel eines Verfahrens zum Herstellen eines Elektronikbauelements 300.
  • 4 veranschaulicht schematisch eine weitere Ausführungsform des Bauelements 300.
  • 5 veranschaulicht schematisch noch eine weitere Ausführungsform des Bauelements 300.
  • Ausführliche Beschreibung
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite", „Unterseite", „Vorderseite", „Rückseite", „vorderer", „hinterer" usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen der vorliegenden Erfindung in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Es versteht sich, dass die Merkmale der hierin beschriebenen verschiedenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
  • Elektronikbauelemente mit einem metallischen Körper werden unten beschrieben. Der metallische Körper kann von beliebiger Gestalt, Größe oder metallischem Material sein. Während der Fabrikation des Bauelements kann der metallische Körper auf eine Weise bereitgestellt werden, dass andere metallische Körper in der Nähe angeordnet werden und durch Verbindungsmittel mit den metallischen Körpern mit dem Zweck verbunden werden, die metallischen Körper zu trennen. Der metallische Körper kann bei einer Ausführungsform aus Kupfer, Nickel oder Aluminium oder einer beliebigen Metalllegierung hergestellt werden. Der metallische Körper kann beispielsweise eine Spule, ein Kabel, ein Leiter, ein Kondensator, eine passive elektrische Komponente, ein Gehäuse, eine ein Gehäuse aufnehmende Ummantelung, beispielsweise ein Hochspannungsbauelement, ein Systemträger (Leadframe) oder ein Teil eines Systemträgers wie etwa ein Die-Pad (Chipträger), sein.
  • Die Bauelemente können weiterhin ein oder mehrere Halbleiterchips enthalten. Die Halbleiterchips können beispielsweise auf den metallischen Körpern platziert werden oder können innerhalb der metallischen Körper platziert werden. Die Halbleiterchips können von extrem unterschiedlichen Arten sein und können beispielsweise integrierte elektrische oder elektrooptische Schaltungen enthalten. Die Halbleiterchips können beispielsweise als Leistungstransistoren, Leistungsdioden, IGBTs (Insulated Gate Bipolar Transistors), Steuerschaltungen, Treiberschaltungen, Mikroprozessoren oder mikroelektromechanische Komponenten konfiguriert sein. Bei einer Ausführungsform können Halbleiterchips mit einer vertikalen Struktur involviert sein, d. h., dass die Halbleiterchips derart hergestellt sein können, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptoberflächen der Halbleiterchips fließen können. Ein Halbleiterchip mit einer vertikalen Struktur kann Kontaktpads auf seinen beiden Hauptoberflächen aufweisen, d. h. auf seiner Oberseite und seiner Unterseite. Bei einer Ausführungsform können Leistungstransistoren und Leistungsdioden eine vertikale Struktur besitzen. Beispielhaft können sich die Sourceelektrode und die Gateelektrode eines Leistungstransistors und die Anodenelektrode einer Leistungsdiode auf einer Hauptoberfläche befinden, während die Drainelektrode des Leistungstransistors und die Kathodenelektrode der Leistungsdiode auf der anderen Hauptoberfläche angeordnet sind. Eine Leistungsdiode kann als eine Schottky-Diode verkörpert sein. Weiterhin können die unten beschriebenen Bauelemente integrierte Schaltungen zum Steuern und/oder Ansteuern der integrierten Schaltungen von anderen Halbleiterchips enthalten, beispielsweise die integrierten Schaltun gen von Leistungstransistoren oder Leistungsdioden. Die Halbleiterchips brauchen nicht aus einem spezifischen Halbleitermaterial hergestellt zu sein und können weiterhin anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie etwa beispielsweise Isolatoren, Kunststoffe oder Metalle. Außerdem können die Halbleiterchips gekapselt oder ungekapselt sein.
  • Die Halbleiterchips besitzen Kontaktpads (Anschlussflächen), die das Herstellen eines elektrischen Kontakts mit den Halbleiterchips gestatten. Die Kontaktpads können aus jedem gewünschten elektrisch leitendem Material bestehen, beispielsweise aus einem Metall wie etwa Kupfer, Aluminium oder Gold, einer Metalllegierung oder einem elektrisch leitenden organischen Material. Die Kontaktpads können sich auf den aktiven Oberflächen der Halbleiterchips oder auf anderen Oberflächen der Halbleiterchips befinden. Im Fall eines Leistungstransistors enthalten die Kontaktpads Drain-, Source- und Gateelektroden.
  • Die Bauelemente enthalten mehrere elektrisch isolierende Schichten. Die elektrisch isolierenden Schichten können einen beliebigen Bruchteil einer beliebigen Anzahl von Oberflächen der Komponenten des Bauelements bedecken. Die elektrisch isolierenden Schichten können verschiedenen Funktionen dienen. Sie können beispielsweise verwendet werden, um Komponenten der Bauelemente elektrisch voneinander und/oder von externen Komponenten zu isolieren, sie können aber auch als Plattformen zum Montieren anderer Komponenten verwendet werden. Die elektrisch isolierenden Schichten können unter Verwendung verschiedener Techniken hergestellt werden. Beispielsweise können die elektrisch isolierenden Schichten aus einer Gasphase abgeschieden oder als Folien laminiert werden. Die elektrisch isolierenden Schichten können beispielsweise aus organischen Materialien wie etwa Imid, Epoxid oder Duroplast, Metalloxid, Halbleiteroxid, Keramik oder diamantartigem Kohlenstoff (diamont-like carbon) hergestellt sein.
  • Eine oder mehrere wärmeleitende Schichten können auf die elektrisch isolierenden Schichten aufgebracht werden. Die Wärmeleitfähigkeit dieser Schichten kann über 50 W/(m·K) (Einheiten in Watt/(Meter·Kelvin)) liegen. Beispielsweise weist Kupfer eine Wärmeleitfähigkeit von etwa 401 W/(m·K) und Aluminium von etwa 237 W/(m·K) auf. Bei einer Ausführungsform können die wärmeleitenden Schichten elektrisch leitend sein. In diesem Fall kann ein vorbestimmtes elektrisches Potential an die elektrisch leitenden Schichten angelegt werden, doch kann das elektrische Potential der elektrisch leitenden Schichten auch erdfrei sein. Die wärmeleitenden Schichten können mit einer beliebigen gewünschten geometrischen Gestalt und einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Beliebige gewünschte wärmeleitende Materialien wie etwa Metalle, beispielsweise Kupfer, Nickel oder Aluminium, Metalllegierungen oder organische Leiter, können als das Material verwendet werden. Die wärmeleitenden Schichten brauchen nicht homogen zu sein oder aus lediglich einem Material hergestellt zu sein, d. h., verschiedene Zusammensetzungen und Konzentrationen der in den wärmeleitenden Schichten enthaltenen Materialien sind möglich. Weiterhin können die wärmeleitenden Schichten über oder unter oder zwischen elektrisch isolierenden Schichten angeordnet sein.
  • Die Bauelemente können ein Formmaterial (Moldmaterial) enthalten, das mindestens Teile der Komponenten der Bauelemente bedeckt. Das Formmaterial kann ein beliebiges angemessenes thermoplastisches oder wärmehärtendes Material sein. Verschiedene Techniken können eingesetzt werden, um die Komponenten mit dem Formmaterial zu bedecken, beispielsweise Formpressen oder Spritzgießen.
  • 1 zeigt schematisch ein Elektronikbauelement 100 im Querschnitt als ein Ausführungsbeispiel. Das Bauelement 100 enthält einen metallischen Körper 1. Eine erste elektrisch isolierende Schicht 2 ist über dem metallischen Körper 1 aufgebracht. Die erste elektrisch isolierende Schicht 2 besitzt eine Dicke d1 von weniger als 100 μm. Bei einer Ausführungsform kann die Dicke d1 unter 50 μm liegen oder kann im Bereich zwischen 1 und 10 μm liegen. Eine erste wärmeleitende Schicht 3 ist über der ersten elektrisch isolierenden Schicht 2 aufgebracht. Die wärmeleitende Schicht 3 besitzt eine Wärmeleitfähigkeit von mehr als 50 W/(m·K) und mehr als 100 oder 200 W/(m·K). Eine zweite elektrisch isolierende Schicht 4 ist über der ersten wärmeleitenden Schicht 3 aufgebracht. Die zweite elektrisch isolierende Schicht 4 besitzt eine Dicke d2 von unter 100 μm. Bei einer Ausführungsform kann die Dicke d2 unter 50 μm liegen oder kann im Bereich zwischen 1 und 10 μm liegen.
  • Das Bauelement 100 kann weitere elektrisch isolierende Schichten und weitere wärmeleitende Schichten enthalten, die über der zweiten elektrisch isolierenden Schicht 4 aufgebracht sind. Die elektrisch isolierenden Schichten können beispielsweise aus einer Gasphase abgeschieden werden oder können als Folien auf die darunter liegenden Strukturen laminiert werden. Die elektrisch isolierenden Schichten können aus Materialien wie etwa organischen Materialien, beispielsweise Imid, Epoxid oder Duroplast, oder Metalloxiden oder Halbleiteroxiden oder Keramik oder diamantartigem Kohlenstoff hergestellt sein. Die wärmeleitenden Schichten können aus Metallen oder Metalllegierungen hergestellt sein. Der metallische Körper 1 kann beispielsweise eine Spule, ein Kabel, ein Leiter, ein Kondensator, eine passive elektrische Komponenten, ein Gehäuse, eine ein Bauelement aufnehmende Ummantelung, beispielsweise ein Hochspannungsbauelement, ein Systemträger oder ein Teil eines Systemträgers wie etwa ein Die-Pad oder irgendein anderer Träger sein, der bereitgestellt ist, um eine Elektronikkomponente zu tragen, wie etwa einen Halbleiterchips.
  • Bei der in 1 dargestellten Ausführungsform bedecken die elektrisch isolierenden und wärmeleitenden Schichten eine ganze Oberfläche des metallischen Körpers 1. Es kann beispielsweise auch vorgesehen sein, dass die elektrisch isolierenden und wärmeleitenden Schichten nur einen Bruchteil einer Oberfläche oder von mehreren Oberflächen des metallischen Körpers 1 bedecken.
  • 2 veranschaulicht schematisch ein Elektronikbauelement 200 in einem Querschnitt als weiteres Ausführungsbeispiel. Das Bauelement 200 enthält den metallischen Körper 1 und die erste elektrisch isolierende Schicht 2 und die zweite elektrisch isolierende Schicht 4, über dem metallischen Körper 1 aufgebracht. Der metallische Körper 1 und die elektrisch isolierenden Schichten 2 und 4 können wie in dem in
  • 1 dargestellten Bauelement 100 verkörpert sein. Die elektrisch isolierenden Schichten 2 und 4 besitzen eine Dicke d1 und d2 von unter 100 μm oder unter 50 μm bzw. im Bereich zwischen 1 und 10 μm. Die erste elektrisch isolierende Schicht 2 ist aus einem ersten Material aus einer ersten Gruppe von Materialien hergestellt, und die zweite elektrisch isolierende Schicht 4 ist aus einem zweiten Material aus einer zweiten Gruppe von Materialien hergestellt. Eines der ersten Gruppe und der zweiten Gruppe von Materialien kann organische elektrisch isolierende Materialien wie etwa Imid, Epoxid und Duroplast enthalten. Die andere Gruppe von Materialien kann Metalloxide, Halbleiteroxide, Keramikmaterialien und kohlenstoffartigen Diamant enthalten.
  • Das Bauelement 200 kann weitere, auf dem metallischen Körper 1 abgeschiedene elektrisch isolierende Schichten enthalten. Die elektrisch isolierenden Schichten können abwechselnd aus Materialien aus der ersten Gruppe von Materialien und der zweiten Gruppe von Materialien hergestellt sein. Wenn beispielsweise eine dritte elektrisch isolierende Schicht über der zweiten elektrisch isolierenden Schicht aufgebracht wird, kann die dritte elektrisch isolierende Schicht aus einem Material aus der ersten Gruppe von Materialien hergestellt sein. Wenn eine vierte elektrisch isolierende Schicht über der dritten elektrisch isolierenden Schicht aufgebracht wird, kann die vierte elektrisch isolierende Schicht aus einem Material aus der zweiten Gruppen von Materialien hergestellt sein.
  • In den 3A bis 3H sind verschiedene Stadien der Fabrikation eines Elektronikbauelements 300, das in 3G darge stellt ist, beispielhaft veranschaulicht. Das Bauelement 300 ist eine Implementierung der in 1 und 2 dargestellten Bauelemente 100 und 200. Die Einzelheiten des Fabrikationsverfahrens sowie der Strukturmerkmale des Bauelements 300, die unten beschrieben sind, können deshalb gleichermaßen auf die Bauelemente 100 und 200 angewendet werden.
  • Zuerst wird der metallische Körper 1 bereitgestellt, der bei der vorliegenden Ausführungsform ein Systemträger ist. Der Systemträger 1 ist in 3A im Querschnitt dargestellt und kann beispielsweise Teil eines Systemträgerstreifens sein. Der Systemträgerstreifen ist aus einem Metall wie etwa Kupfer oder Nickel hergestellt. An jeder Bauelementposition des Systemträgerstreifens sind ein Die-Pad 5 und mehrere Zuleitungen (Leads), von denen in 3A nur die Zuleitung 6 gezeigt ist, vorgesehen. Die Zuleitung 6 ist in einem Abstand von dem Die-Pad 5 beabstandet.
  • Ein Halbleiterchip 7 wird auf die obere Oberfläche des Die-Pads 5 montiert (siehe 3B). Bei der vorliegenden Ausführungsform ist der Halbleiterchip 7 ein vertikaler Leistungstransistor, beispielsweise ein MOSFET, und enthält eine Drainelektrode 8 auf seiner unteren Oberfläche und eine Sourceelektrode 9 und eine Gateelektrode 10 auf seiner oberen Oberfläche. Die Drainelektrode 8 kann elektrisch mit der oberen Oberfläche des Die-Pad 5 verbunden sein.
  • Die elektrische Verbindung zwischen der Drainelektrode 8 des Leistungstransistors 7 und dem Die-Pad 5 kann beispielsweise durch Aufschmelzlöten, Vakuumföten, Diffusionsföten oder ad häsives Bonden durch Verwendung eines elektrisch leitenden Klebers hergestellt werden.
  • Wenn Diffusionslöten als eine Verbindungstechnik verwendet wird, ist es möglich, Lotmaterialien zu verwenden, die nach dem Ende der Lötoperation an der Grenzfläche zwischen dem Die-Pad 5 und dem Leistungstransistor 7 wegen der Grenzflächendiffusionsprozesse zu intermetallischen Phasen führen. In diesem Fall ist die Verwendung von AuSn-, AgSn-, CuSn-, AgIn-, AuIn- oder CuIn-Loten beispielsweise für einen Kupfer- oder Nickelsystemträger 5 denkbar. Wenn der Leistungstransistor 7 adhäsiv an das Die-Pad 5 gebondet wird, ist es möglich, leitende Kleber zu verwenden, die auf Epoxidharzen basieren und mit Gold, Silber, Nickel oder Kupfer angereichert sein können, damit man die elektrische Leitfähigkeit erhält.
  • Wie in 3C zu sehen, werden elektrische Verbindungen zwischen der Sourceelektrode 9 und der Zuleitung 6 sowie der Gateelektrode 10 und einer in 3C nicht dargestellten Zuleitung durch Bonddrähte 11 bzw. 12 hergestellt. Da die Zuleitung, mit der die Sourceelektrode 10 elektrisch verbunden ist, in 3C nicht dargestellt ist, ist der Bonddraht 12 durch eine gestrichelte Linie angegeben. Weiterhin kann das Die-Pad 5 auch elektrisch mit einer der in 3C nicht gezeigten Zuleitungen verbunden sein, um eine externe Verbindung zu der Drainelektrode 8 des Leistungstransistors 7 herzustellen.
  • Andere Techniken zum Herstellen elektrischer Verbindungen mit den Zuleitungen können alternativ genutzt werden, beispielsweise Clips oder elektrisch leitende Schichten. Weiterhin kann vorgesehen sein, dass weitere Halbleiterchips oder andere Halbleiterchips als Leistungstransistoren auf dem Die-Pad oder auf dem Halbleiterchip 7 montiert werden und elektrisch mit den Zuleitungen verbunden werden.
  • Nachdem die elektrischen Verbindungen hergestellt worden sind, kann ein Formmaterialtransferprozess durchgeführt werden, um die auf dem Systemträger 1 angeordneten Komponenten mit einem Formmaterial 13 zu kapseln (siehe 3D). Das Formmaterial 13 kann einen beliebigen Abschnitt des Bauelements 300 kapseln, lässt aber Teile des Die-Pad 5 und der Zuleitung 6 (sowie Teile der anderen Zuleitungen) unbedeckt. Das Formmaterial 13 kann auch in die Räume zwischen dem Die-Pad 5 und den Zuleitungen gefüllt werden. Bei der vorliegenden Ausführungsform sind die untere Oberfläche, Teile der seitlichen Oberflächen und ein Teil der oberen Oberfläche des Die-Pad 5 nicht mit dem Formmaterial 13 bedeckt.
  • Das Formmaterial 13 kann aus einem beliebigen angemessenen thermoplastischen oder wärmehärtenden Material bestehen, bei einer Ausführungsform kann es aus einem Material bestehen, das üblicherweise in der gegenwärtigen Halbleiterkapselungstechnologie verwendet wird. Verschiedene Techniken können verwendet werden, um die Komponenten des Bauelements 300 mit dem Formmaterial 13 zu bedecken, beispielsweise Formpressen oder Spritzgießen.
  • Vor oder nach dem Kapselungsprozess werden die exponierten Oberflächen des Die-Pad 5 mit der ersten elektrisch isolierenden Schicht 2 beschichtet. Die elektrisch isolierende Schicht 2 kann aus Materialien wie etwa organischen Materia lien wie etwa Imid, Epoxid oder Duroplast oder Metalloxiden wie etwa Titanoxid, Chromoxid oder Zinkoxid oder Halbleiteroxiden wie etwa Siliziumdioxid oder Keramiken wie etwa Aluminiumoxid (Al2O3) oder aus amorphen Kohlenstoffmaterialien wie etwa diamantartigem Kohlenstoff hergestellt werden.
  • Verschiedene Techniken können eingesetzt werden, um die erste elektrisch isolierende Schicht 2 abzuscheiden. Die elektrisch isolierende Schicht 2 kann aus einer Gasphase oder einer Lösung abgeschieden werden und kann Schicht für Schicht bis zu einer gewünschten Dicke aufgebaut werden. Techniken, die für diese Art von Abscheidung eingesetzt werden können, sind beispielsweise chemische oder physikalische Abscheidung aus der Dampfphase, Aufschleuderprozesse, Sprühabscheidung oder Tintenstrahldrucken.
  • Wenn bei einer Ausführungsform das elektrisch isolierende Material aus einem organischen Material hergestellt ist, kann die elektrisch isolierende Schicht 2 als eine Folie verkörpert sein. Die Folie kann auf die exponierten Oberflächen des Die-Pad 5 laminiert werden, indem ein Vakuum sowie Hitze und Druck für eine Zeit ausgeübt werden, die geeignet ist, dass die elektrisch isolierende Schicht 2 an dem Die-Pad 5 haftet.
  • Die Dicke der elektrisch isolierenden Schicht 2 kann im Bereich von 0,1 bis 100 μm und im Bereich von 1 bis 10 μm liegen.
  • Die elektrisch isolierende Schicht 2 kann mit der ersten wärmeleitenden Schicht 3 beschichtet werden, wie in 3F zu sehen ist. Die wärmeleitende Schicht 3 kann elektrisch iso lierend sein, kann aber auch elektrisch leitend sein. Im letzteren Fall können Kupfer, Eisen, Nickel oder andere Metalle oder Metalllegierungen als Material verwendet werden. Die wärmeleitende Schicht 3 kann durch stromlose und/oder galvanische Plattierungsprozesse hergestellt werden. Dadurch kann eine Keimschicht zuerst stromlos auf den exponierten Oberflächen der elektrisch isolierenden Schicht 2 abgeschieden werden. Materialien wie etwa Palladium oder Titan können für die Keimschicht verwendet werden, die üblicherweise eine Dicke von unter 1 μm aufweist.
  • Die Dicke der Keimschicht kann vergrößert werden, indem eine weitere Schicht aus einem elektrisch leitenden Material auf der Keimschicht abgeschieden wird. Beispielsweise kann eine Schicht aus Kupfer stromlos auf der Keimschicht abgeschieden werden. Diese Kupferschicht kann eine Dicke von unter 1 μm aufweisen. Danach kann eine andere Schicht aus Kupfer galvanisch abgeschieden werden, die eine Dicke von mehr als 5 μm aufweist. Die stromlose Kupferabscheidung kann auch entfallen.
  • Bei einer Ausführungsform kann die Keimschicht durch einen Vakuumabscheidungsprozess wie etwa Sputtern abgeschieden werden. Beispielsweise werden zuerst eine Schicht aus Titan mit einer Dicke von beispielsweise etwa 50 nm und danach eine Schicht aus Kupfer mit einer Dicke von beispielsweise etwa 200 nm gesputtert. Die Kupferschicht kann dann als Keimschicht zum galvanischen Abscheiden einer weiteren Kupferschicht mit einer Dicke von mehr als 5 μm verwendet werden.
  • Bei einer oder mehreren Ausführungsformen können auch andere Abscheidungsverfahren wie etwa physikalische Abscheidung aus der Dampfphase, chemische Abscheidung aus der Dampfphase, Aufschleuderprozesse, Sprühabscheidung oder Tintenstrahldruck verwendet werden. Die Dicke der wärmeleitenden Schicht 3 kann im Bereich von 0,1 μm bis 1 mm und im Bereich von 1 μm bis 100 μm liegen.
  • Nach der Abscheidung der wärmeleitenden Schicht 3 wird die zweite elektrisch isolierende Schicht 4 auf der wärmeleitenden Schicht 3 abgeschieden, wie in 3G gezeigt. Die Eigenschaften und das Herstellungsverfahren der zweiten elektrisch isolierenden Schicht 4 können ähnlich den Eigenschaften und dem Herstellungsverfahren der oben beschriebenen ersten elektrisch isolierenden Schicht 2 sein.
  • Wie weiter unten beschrieben, kann vorgesehen werden, dass weitere elektrisch isolierende Schichten und/oder wärmeleitende Schichten auf den gestapelten Schichten 2, 3 und 4 abgeschieden werden. Weiterhin kann vorgesehen werden, dass die gestapelten Schichten 2, 3 und 4 erzeugt werden, bevor die Komponenten des Bauelements 300 mit dem Formmaterial 13 gekapselt werden. In diesem Fall können zumindest einige Abschnitte der Schichten 2, 3 und 4 mit dem Formmaterial 13 bedeckt sein.
  • Nach dem Herstellungsprozess liefern die exponierten Oberflächen der Zuleitung 6 und der anderen Zuleitungen, die in 3G nicht dargestellt sind, die externen Kontaktelemente der Drainelektrode 8, der Sourceelektrode 9 und der Gateelektrode 10 des Leistungstransistors 7. Die exponierten Ober flächen der Zuleitungen können gereinigt und verzinnt werden. Die individuellen Bauelemente 300 können dann von dem Systemträgerstreifen vereinzelt werden.
  • Auf den gestapelten Schichten 2, 3 und 4 kann ein Kühlkörper oder Kühlelement 14 angebracht werden (siehe 3H). Der Kühlkörper oder das Kühlelement 14 ist durch die elektrisch isolierenden Schichten 2 und 4 elektrisch von dem Die-Pad 5 isoliert.
  • In den 4 und 5 sind weitere Ausführungsformen der elektrisch isolierenden Schichten und der wärmeleitenden Schichten, auf dem Die-Pad 5 (oder dem metallischen Körper 1) abgeschieden, dargestellt. Ein Abschnitt 15 des Die-Pad 5 und der auf dem Die-Pad 5 abgeschiedenen Schichten ist in 4 und 5 dargestellt. Der Abschnitt 15 ist in 3G durch gestrichelte Linien angegeben.
  • In 4 sind eine zweite wärmeleitende Schicht 16, eine dritte elektrisch isolierende Schicht 17, eine dritte wärmeleitende Schicht 18 und eine vierte elektrisch isolierende Schicht 19 in der angegebenen Reihenfolge auf der zweiten elektrisch isolierenden Schicht 4 gestapelt. Die wärmeleitenden Schichten 16 und 18 können Eigenschaften wie oben beschrieben aufweisen und können elektrisch leitend sein. Die elektrisch isolierenden Schichten 17 und 19 können die gleichen oder ähnliche Eigenschaften wie die elektrisch isolierenden Schichten 2 und 4 besitzen und können eine Dicke von unter 100 μm aufweisen.
  • Die elektrisch isolierenden Schichten 2, 4, 17 und 19 liefern eine elektrische Festigkeit, die sicherstellt, dass die äußere Oberfläche des Bauelements 300 und bei einer Ausführungsform der Kühlkörper 14 elektrisch von der an das Die-Pad 5 angelegten Spannung isoliert sind. Falls der Halbleiterchip 7 ein Leistungstransistor ist, kann die an das Die-Pad 5 über die Drainelektrode 8 des Leistungstransistors 7 angelegte Spannung bis mehrere 100 Volt betragen. Da jede der elektrisch isolierenden Schichten 2, 4, 17 und 19 eine Dicke von weniger als 100 μm besitzt, werden mehrere dieser Schichten benötigt, um die äußere Oberfläche des Bauelements 300 von der an das Die-Pad 5 angelegten Hochspannung elektrisch zu isolieren. Wenn die angelegte Spannung niedriger ist, werden weniger elektrisch isolierende Schichten benötigt. Die Anzahl der elektrisch isolierenden Schichten ist nicht auf 2, 3, 4 oder 5 beschränkt, tatsächlich ist die Anzahl der elektrisch isolierenden Schichten, die das Die-Pad 5 Schicht für Schicht bedecken, unbegrenzt und kann gemäß der gewünschten Anwendung gewählt werden.
  • Die wärmeleitenden Schichten 3, 16 und 18 können zum thermischen Koppeln des Die-Pad 5 an den Kühlkörper 14 beitragen. Die wärmeleitenden Schichten 3, 16 und 18 gestatten das Transferieren der von dem Halbleiterchip 7 erzeugten Wärme auf den Kühlkörper 14, der die erzeugte Wärme ableitet. Die Anzahl der wärmeleitenden Schichten ist nicht auf 1, 2 oder 3 beschränkt, tatsächlich ist die Anzahl der wärmeleitenden Schichten unbegrenzt und kann gemäß der gewünschten Anwendung gewählt werden. Weiterhin können die wärmeleitenden Schichten als Keimschichten für die Abscheidung der elektrisch isolierenden Schichten darauf verwendet werden. Bei einer Ausfüh rungsform kann dies für aus der Gasphase abgeschiedene elektrisch isolierende Schichten gelten.
  • Es kann vorgesehen werden, dass vorbestimmte und feste elektrische Potentiale an die elektrisch leitenden Schichten 3, 16 und 18 angelegt werden. Wie in 4 dargestellt, sind Ausgangsanschlüsse von Spannungsquellen 20, 21 und 22, die vorbestimmte und feste Potentiale gegenüber einem Massepotential erzeugen, mit den elektrisch leitenden Schichten 3, 16 bzw. 18 verbunden. Gemäß einer Ausführungsform wird das gleiche elektrische Potential an die elektrisch leitenden Schichten 3, 16 und 18 angelegt, beispielsweise das Massepotential.
  • Die elektrisch leitenden Schichten 3, 16 und 18 können die kapazitive Kopplung zwischen dem Die-Pad 5 und einer beliebigen, außerhalb des Bauelements 300 platzierten Komponente, beispielsweise dem Kühlkörper 14, reduzieren. Die elektrisch leitenden Schichten 3, 16 und 18 können von dem Halbleiterchip 7 emittierte elektromagnetische Strahlung zumindest teilweise abschirmen.
  • Gemäß einer weiteren Ausführungsform sind die elektrisch leitenden Schichten 3, 16 und 18 nicht an Spannungsquellen gekoppelt, sondern sind elektrisch von jedem festen elektrischen Potential isoliert, was zu erdfreien Potentialen der elektrisch leitenden Schichten 3, 16 und 18 führt. In diesem Fall können die elektrisch leitenden Schichten 3, 16 und 18 als Spannungsteiler wirken. Beispielsweise kann eine an das Die-Pad 5 angelegte Hochspannung durch die elektrisch leitenden Schichten 3, 16 und 18 allmählich reduziert werden.
  • Die Materialien, die zum Herstellen der elektrisch isolierenden Schichten 2, 4, 17 und 19 verwendet werden, können in zwei Gruppen unterteilt werden. Die Materialien einer ersten Gruppe, beispielsweise organische Materialien, wie etwa Imid, Epoxid oder Duroplast, können eine hohe Wärmezyklusstabilität aufweisen, können aber auch relativ weich sein und können somit durch mechanische Kraft leicht beschädigt werden. Die Materialien der zweiten Gruppe, beispielsweise Metalloxide, Halbleiteroxide, Keramik und diamantartiger Kohlenstoff, können robust sein und eine hohe mechanische Festigkeit besitzen. Wenn die elektrisch isolierenden Materialien der beiden Gruppen abwechseln gestapelt werden, können die Eigenschaften beider Gruppen kombiniert werden. Die Materialien der ersten Gruppe sorgen für eine gute Wärmezyklusstabilität, und die Materialien der zweiten Gruppe sorgen für eine hohe mechanische Festigkeit. Beispielsweise können die elektrisch isolierenden Schichten 2 und 17 aus Materialien der ersten Gruppe und die elektrisch isolierenden Schichten 4 und 19 aus Materialien der zweiten Gruppe hergestellt werden oder umgekehrt.
  • Für einen Fachmann ist es offensichtlich, dass die in 3G und 4 dargestellten Ausführungsformen des Bauelements 300 nur Ausführungsbeispiele sein sollen und viele Variationen möglich sind. Beispielsweise können mindestens einige der wärmeleitenden Schichten zwischen den elektrisch isolierenden Schichten entfallen. Wenn weiterhin zwei Gruppen von Materialien wie oben beschrieben für die elektrisch isolierenden Schichten verwendet werden, kann vorgesehen werden, dass nicht notwendigerweise eine elektrisch isolierende Schicht der ersten Gruppe auf eine elektrisch isolierende Schicht der zweiten Gruppe in der Sequenz der elektrisch iso lierenden Schichten folgt und umgekehrt. Eine derartige Ausführungsform ist in 5 dargestellt. Dort werden elektrisch isolierende Schichten 23 und 24, eine elektrisch leitende Schicht 25, elektrisch isolierende Schichten 26 und 27, eine elektrisch leitende Schicht 28 und eine elektrisch isolierende Schicht 29 in der angegebenen Reihenfolge auf dem Die-Pad 5 gestapelt. Für die elektrisch isolierenden Schichten 23 und 27 können Materialien aus der ersten Gruppe verwendet werden, und für die elektrisch isolierenden Schichten 24, 26 und 29 können Materialien aus der zweiten Gruppe verwendet werden, oder umgekehrt.
  • Außerdem ist möglicherweise zwar ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform der Erfindung bezüglich nur einer von mehreren Implementierungen offenbart worden, doch kann ein derartiges Merkmal oder ein derartiger Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie dies für eine beliebige gegebene oder spezielle Anwendung wünschenswert und vorteilhaft sein kann. Zudem sollen in dem Ausmaß, dass die Ausdrücke „enthalten", „haben", „mit" oder andere Varianten davon entweder in der ausführlichen Beschreibung verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck „umfassen" inklusiv sein. Die Ausdrücke „gekoppelt" und „verbunden" sind möglicherweise zusammen mit Ableitungen verwendet worden. Es versteht sich, dass diese Ausdrücke möglicherweise verwendet worden sind, um anzuzeigen, dass zwei Elemente unabhängig davon miteinander zusammenarbeiten oder interagieren, ob sie in direktem physikalischem oder elektrischem Kontakt stehen oder sie nicht in direktem Kontakt miteinander stehen. Weiterhin versteht sich, dass Ausführungsformen der Erfindung in diskreten Schaltungen, teilweise integrierten Schaltungen oder ganz integrierten Schaltungen oder Programmierungsmitteln implementiert werden können. Außerdem ist der Ausdruck „beispielhaft" lediglich als ein Beispiel gedacht, anstatt das Beste oder Optimale. Es ist außerdem zu verstehen, dass hierin gezeigte Merkmale und/oder Elemente mit bestimmten Abmessungen relativ zueinander zum Zweck der Vereinfachung und zum leichteren Verständnis dargestellt sind und dass tatsächliche Abmessungen wesentlich von den hierin dargestellten abweichen können.
  • Wenngleich spezifische Ausführungsformen hierin dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl alternative und/oder äquivalente Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll alle Adaptationen oder Variationen der hierin erörterten spezifischen Ausführungsformen abdecken. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und die Äquivalente davon beschränkt werden.

Claims (25)

  1. Ein Elektronikbauelement, umfassend: einen metallischen Körper; eine erste elektrisch isolierende Schicht, die über dem metallischen Körper aufgebracht ist und eine Dicke von unter 100 μm aufweist; eine erste wärmeleitende Schicht, die über der ersten elektrisch isolierenden Schicht aufgebracht ist und eine Wärmeleitfähigkeit von über 50 W/(m·K) aufweist; und eine zweite elektrisch isolierende Schicht, die über der ersten wärmeleitenden Schicht aufgebracht ist und eine Dicke von unter 100 μm aufweist.
  2. Elektronikbauelement nach Anspruch 1, wobei die erste wärmeleitende Schicht elektrisch leitend ist.
  3. Elektronikbauelement nach Anspruch 1, wobei ein vorbestimmtes elektrisches Potential an die erste wärmeleitende Schicht angelegt ist.
  4. Elektronikbauelement nach Anspruch 1, wobei das elektrische Potential der ersten wärmeleitenden Schicht erdfrei ist.
  5. Elektronikbauelement nach Anspruch 1, wobei mindestens eine der ersten elektrisch isolierenden Schicht und der zweiten elektrisch isolierenden Schicht aus einem aus einer Gasphase abgeschiedenen Material ist.
  6. Elektronikbauelement nach Anspruch 1, wobei mindestens eine der ersten elektrisch isolierenden Schicht und der zwei ten elektrisch isolierenden Schicht aus einer Folie hergestellt ist.
  7. Elektronikbauelement nach Anspruch 1, wobei der metallische Körper ein Systemträger oder eine Spule oder ein Kabel oder ein Leiter oder ein Kondensator oder ein Gehäuse oder eine ein Hochspannungsbauelement aufnehmende Umhüllung ist.
  8. Elektronikbauelement nach Anspruch 1, wobei eine zweite wärmeleitende Schicht über der zweiten elektrisch isolierenden Schicht aufgebracht ist und eine Wärmeleitfähigkeit von mehr als 50 W/(m·K) besitzt.
  9. Elektronikbauelement nach Anspruch 8, wobei ein erstes vorbestimmtes elektrisches Potential an die erste wärmeleitende Schicht angelegt ist und ein zweites vorbestimmtes elektrisches Potential an die zweite wärmeleitende Schicht angelegt ist.
  10. Elektronikbauelement nach Anspruch 1, wobei eine dritte elektrisch isolierende Schicht über der zweiten elektrisch isolierenden Schicht aufgebracht ist und eine Dicke von unter 100 μm aufweist.
  11. Verfahren, umfassend: Bereitstellen eines metallischen Körpers; Abscheiden einer ersten elektrisch isolierenden Schicht auf dem metallischen Körper aus einer Gasphase; Abscheiden einer ersten wärmeleitenden Schicht auf der ersten elektrisch isolierenden Schicht, wobei die erste wär meleitende Schicht eine Wärmeleitfähigkeit von über 50 W/(m·K) besitzt; und Abscheiden einer zweiten elektrisch isolierenden Schicht auf der ersten wärmeleitenden Schicht aus einer Gasphase.
  12. Verfahren nach Anspruch 11, wobei die erste wärmeleitende Schicht elektrisch leitend ist.
  13. Verfahren nach Anspruch 11, umfassend das Abscheiden einer zweiten wärmeleitenden Schicht auf der zweiten elektrisch isolierenden Schicht, wobei die zweite wärmeleitende Schicht eine Wärmeleitfähigkeit von über 50 W/(m·K) besitzt.
  14. Verfahren nach Anspruch 11, umfassend das Abscheiden einer dritten elektrisch isolierenden Schicht auf der zweiten elektrisch isolierenden Schicht aus einer Gasphase.
  15. Elektronikbauelement, umfassend: einen metallischen Körper; eine erste elektrisch isolierende Schicht, die über dem metallischen Körper aufgebracht ist, wobei die erste elektrisch isolierende Schicht eine Dicke von unter 100 μm aufweist und aus einem ersten Material hergestellt ist; und eine zweite elektrisch isolierende Schicht, die über der ersten elektrisch isolierenden Schicht aufgebracht ist, wobei die zweite elektrisch isolierende Schicht eine Dicke von unter 100 μm aufweist und aus einem zweiten Material hergestellt ist.
  16. Elektronikbauelement nach Anspruch 15, wobei eines des ersten Materials und des zweiten Materials ein Epoxidmateri al, ein Duroplastmaterial oder ein Imidmaterial ist und das andere des ersten Materials und des zweiten Materials ein Metalloxidmaterial, ein Halbleiteroxidmaterial, ein Keramikmaterial oder ein diamantartiges Kohlenstoffmaterial ist.
  17. Elektronikbauelement nach Anspruch 15, wobei eine elektrisch leitende Schicht zwischen der ersten elektrisch isolierenden Schicht und der zweiten elektrisch isolierenden Schicht angeordnet ist.
  18. Elektronikbauelement nach Anspruch 17, wobei ein vorbestimmtes elektrisches Potential an die elektrisch leitende Schicht angelegt ist.
  19. Elektronikbauelement nach Anspruch 15, wobei der metallische Körper ein Systemträger oder eine Spule oder ein Kabel oder ein Leiter oder ein Kondensator oder ein Gehäuse oder eine ein Hochspannungsbauelement aufnehmende Umhüllung ist.
  20. Elektronikbauelement nach Anspruch 15, wobei eine dritte elektrisch isolierende Schicht über der zweiten elektrisch isolierenden Schicht aufgebracht ist, wobei die dritte elektrisch isolierende Schicht eine Dicke von unter 100 μm aufweist und aus dem ersten Material hergestellt ist.
  21. Verfahren, umfassend: Bereitstellen eines metallischen Körpers; Abscheiden eines ersten elektrisch isolierenden Materials auf dem metallischen Körper aus einer Gasphase; und Abscheiden eines zweiten elektrisch isolierenden Materials auf dem ersten elektrisch isolierenden Material aus einer Gasphase.
  22. Verfahren nach Anspruch 21, wobei eines des ersten Materials und des zweiten Materials ein Epoxidmaterial, ein Duroplastmaterial oder ein Imidmaterial ist und das andere des ersten Materials und des zweiten Materials ein Metalloxidmaterial, ein Halbleiteroxidmaterial, ein Keramikmaterial oder ein diamantartiges Kohlenstoffmaterial ist.
  23. Verfahren nach Anspruch 21, umfassend das Abscheiden eines elektrisch leitenden Materials auf dem ersten elektrisch isolierenden Material vor der Abscheidung des zweiten elektrisch isolierenden Materials.
  24. Elektronikbauelement, umfassend: einen Systemträger mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche; einen Halbleiterchip, der über der ersten Oberfläche des Systemträgers aufgebracht ist; eine erste elektrisch isolierende Schicht, die über der zweiten Oberfläche des Systemträgers aufgebracht ist und eine Dicke von unter 100 μm aufweist; eine erste elektrisch leitende Schicht, die über der ersten elektrisch isolierenden Schicht aufgebracht ist; und eine zweite elektrisch isolierende Schicht, die über der ersten elektrisch leitenden Schicht aufgebracht ist und eine Dicke von unter 100 μm aufweist.
  25. Elektronikbauelement nach Anspruch 24, wobei die erste elektrisch isolierende Schicht und die zweite elektrisch isolierende Schicht aus verschiedenen Materialien hergestellt sind.
DE102008046728A 2007-09-27 2008-09-11 Elektronikbauelement und Verfahren zur Herstellung Expired - Fee Related DE102008046728B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/862,553 2007-09-27
US11/862,553 US8077475B2 (en) 2007-09-27 2007-09-27 Electronic device

Publications (2)

Publication Number Publication Date
DE102008046728A1 true DE102008046728A1 (de) 2009-05-07
DE102008046728B4 DE102008046728B4 (de) 2012-11-08

Family

ID=40506575

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008046728A Expired - Fee Related DE102008046728B4 (de) 2007-09-27 2008-09-11 Elektronikbauelement und Verfahren zur Herstellung

Country Status (2)

Country Link
US (2) US8077475B2 (de)
DE (1) DE102008046728B4 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860071B2 (en) 2012-06-21 2014-10-14 Infineon Technologies Ag Electro-thermal cooling devices and methods of fabrication thereof
US9117786B2 (en) 2012-12-04 2015-08-25 Infineon Technologies Ag Chip module, an insulation material and a method for fabricating a chip module
US9230889B2 (en) 2013-01-16 2016-01-05 Infineon Technologies Ag Chip arrangement with low temperature co-fired ceramic and a method for forming a chip arrangement with low temperature co-fired ceramic
DE102014118080A1 (de) * 2014-12-08 2016-06-09 Infineon Technologies Ag Wärmespreizer, elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
US9397018B2 (en) 2013-01-16 2016-07-19 Infineon Technologies Ag Chip arrangement, a method for manufacturing a chip arrangement, integrated circuits and a method for manufacturing an integrated circuit
DE102019205772A1 (de) * 2019-04-23 2020-10-29 Zf Friedrichshafen Ag Leistungsmodul mit gehäusten Leistungshalbleitern zur steuerbaren elektrischen Leistungsversorgung eines Verbrauchers

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283756B2 (en) * 2007-08-20 2012-10-09 Infineon Technologies Ag Electronic component with buffer layer
US8077475B2 (en) * 2007-09-27 2011-12-13 Infineon Technologies Ag Electronic device
US20110304554A1 (en) * 2010-06-10 2011-12-15 Research In Motion Limited Keypad stiffener and method of manufacture
US8629539B2 (en) * 2012-01-16 2014-01-14 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having non-conductive die paddle
US9812588B2 (en) 2012-03-20 2017-11-07 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US10234513B2 (en) 2012-03-20 2019-03-19 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US20130300456A1 (en) * 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor chip and semiconductor device
JP6234614B1 (ja) * 2016-05-31 2017-11-22 新電元工業株式会社 コイル構造体及び磁性部品
AU2017362062B2 (en) * 2016-11-16 2023-03-23 Integra Lifesciences Enterprises, Lllp Ultrasonic surgical handpiece
DE102019104010A1 (de) 2019-02-18 2020-08-20 Infineon Technologies Austria Ag Elektronisches modul mit verbesserter wärmeabfuhr und dessen herstellung
US10991644B2 (en) 2019-08-22 2021-04-27 Allegro Microsystems, Llc Integrated circuit package having a low profile
CN113382097A (zh) * 2020-03-10 2021-09-10 摩托罗拉移动有限责任公司 用于热缓解的热结构

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5120678A (en) * 1990-11-05 1992-06-09 Motorola Inc. Electrical component package comprising polymer-reinforced solder bump interconnection
JPH08116012A (ja) 1994-10-18 1996-05-07 Dainippon Printing Co Ltd 放熱板とそれを用いたリードフレーム部材及び樹脂封止型半導体装置、および放熱板の製造方法
US5886400A (en) * 1995-08-31 1999-03-23 Motorola, Inc. Semiconductor device having an insulating layer and method for making
DE19703636B4 (de) * 1996-01-31 2008-03-20 Denso Corp., Kariya Luft/Kraftstoff-Verhältnis-Meßelement und Luft/Kraftstoff-Verhältnis-Detektor mit einem Luft/Kraftstoff-Verhältnis-Meßelement
US5945735A (en) * 1997-01-31 1999-08-31 International Business Machines Corporation Hermetic sealing of a substrate of high thermal conductivity using an interposer of low thermal conductivity
EP1077479A1 (de) * 1999-08-17 2001-02-21 Applied Materials, Inc. Behandlung nach der Abscheidung um die Eigenschaften eines niedrig-k Si-O-C Films zu verbessern
JP2001320171A (ja) * 2000-05-08 2001-11-16 Shinko Electric Ind Co Ltd 多層配線基板及び半導体装置
AT410032B (de) * 2000-06-09 2003-01-27 Lugstein Alois Dr Verfahren zur herstellung einer vorrichtung für die gleichzeitige durchführung einer elektrochemischen und einer topographischen nahfeldmikroskopie
JP4286465B2 (ja) * 2001-02-09 2009-07-01 三菱電機株式会社 半導体装置とその製造方法
JP4243117B2 (ja) * 2002-08-27 2009-03-25 新光電気工業株式会社 半導体パッケージとその製造方法および半導体装置
US7316063B2 (en) * 2004-01-12 2008-01-08 Micron Technology, Inc. Methods of fabricating substrates including at least one conductive via
JP2005347353A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2006147606A (ja) * 2004-11-16 2006-06-08 Nec Toppan Circuit Solutions Inc シート状コンデンサとその製造方法
US7187064B2 (en) * 2004-12-09 2007-03-06 Domintech Co., Ltd. Electrical-interference-isolated transistor structure
KR100892935B1 (ko) * 2005-12-14 2009-04-09 신꼬오덴기 고교 가부시키가이샤 칩 내장 기판 및 칩 내장 기판의 제조방법
US8952524B2 (en) * 2006-04-28 2015-02-10 Juniper Networks, Inc. Re-workable heat sink attachment assembly
JP2008135627A (ja) * 2006-11-29 2008-06-12 Nec Electronics Corp 半導体装置
TWI338938B (en) * 2007-05-11 2011-03-11 Siliconware Precision Industries Co Ltd Heat-dissipating type semiconductor package
US8077475B2 (en) * 2007-09-27 2011-12-13 Infineon Technologies Ag Electronic device
WO2009147936A1 (ja) * 2008-06-02 2009-12-10 イビデン株式会社 多層プリント配線板の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860071B2 (en) 2012-06-21 2014-10-14 Infineon Technologies Ag Electro-thermal cooling devices and methods of fabrication thereof
US9117786B2 (en) 2012-12-04 2015-08-25 Infineon Technologies Ag Chip module, an insulation material and a method for fabricating a chip module
US9230889B2 (en) 2013-01-16 2016-01-05 Infineon Technologies Ag Chip arrangement with low temperature co-fired ceramic and a method for forming a chip arrangement with low temperature co-fired ceramic
US9397018B2 (en) 2013-01-16 2016-07-19 Infineon Technologies Ag Chip arrangement, a method for manufacturing a chip arrangement, integrated circuits and a method for manufacturing an integrated circuit
DE102014100309B4 (de) * 2013-01-16 2021-06-10 Infineon Technologies Ag Chipanordnung und Verfahren zum Bilden einer Chipanordnung
DE102014118080A1 (de) * 2014-12-08 2016-06-09 Infineon Technologies Ag Wärmespreizer, elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
US9812373B2 (en) 2014-12-08 2017-11-07 Infineon Technologies Ag Semiconductor package with top side cooling heat sink thermal pathway
DE102014118080B4 (de) * 2014-12-08 2020-10-15 Infineon Technologies Ag Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102019205772A1 (de) * 2019-04-23 2020-10-29 Zf Friedrichshafen Ag Leistungsmodul mit gehäusten Leistungshalbleitern zur steuerbaren elektrischen Leistungsversorgung eines Verbrauchers

Also Published As

Publication number Publication date
US20120027928A1 (en) 2012-02-02
US20090083963A1 (en) 2009-04-02
DE102008046728B4 (de) 2012-11-08
US8806741B2 (en) 2014-08-19
US8077475B2 (en) 2011-12-13

Similar Documents

Publication Publication Date Title
DE102008046728B4 (de) Elektronikbauelement und Verfahren zur Herstellung
DE102008023127B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102008025451B4 (de) Halbleiterbauelement und Verfahren zum Platzieren von Halbleiterbauelementen
DE102008039389B4 (de) Bauelement und Verfahren zur Herstellung
DE102012200329B4 (de) Halbleiteranordnung mit einem Heatspreader und Verfahren zur Herstellung einer Halbleiteranordnung
DE102008027703B4 (de) Bauelement, Module und Verfahren zu deren Herstellung
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE102008034164B4 (de) Modul mit Leistung-Halbleiterchip und Verfahren
DE102009009874B4 (de) Elektronikbauelement mit einem Halbleiterchip und mehreren Zuleitungen
DE102008029644B4 (de) Halbleiterbauelement als Modul und Verfahren zu seiner Herstellung
DE102008062498A1 (de) Elektronikbauelement und Verfahren
DE102012112769A1 (de) Modul mit einer diskreten Vorrichtung, die auf einem DCB-Substrat montiert ist
DE102009006152A1 (de) Elektronikbauelement und Verfahren zur Herstellung des Elektronikbauelements
DE102009032995A1 (de) Gestapelte Halbleiterchips
DE102010037439B4 (de) Bauelement mit einem Halbleiterchip und einem Träger und Fabrikationsverfahren
DE102009039227B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
WO2006021191A1 (de) Halbleiterbauteil in flachleitertechnik mit einem halbleiterchip
DE112007000832T5 (de) Dünne Plättchen und Metallsubstrate verwendende Halbleiterplättchengehäuse
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102012106566A1 (de) Leistungshalbleiterchip mit zwei Metallschichten auf einer Fläche
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
DE102010016517B4 (de) Halbleiterbauelement
DE102010016798B4 (de) Halbleiterchip-Package

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023340000

Ipc: H01L0023360000

R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023340000

Ipc: H01L0023360000

Effective date: 20120625

R082 Change of representative

Representative=s name: ,

R020 Patent grant now final

Effective date: 20130209

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee