DE102008062498A1 - Elektronikbauelement und Verfahren - Google Patents

Elektronikbauelement und Verfahren Download PDF

Info

Publication number
DE102008062498A1
DE102008062498A1 DE102008062498A DE102008062498A DE102008062498A1 DE 102008062498 A1 DE102008062498 A1 DE 102008062498A1 DE 102008062498 A DE102008062498 A DE 102008062498A DE 102008062498 A DE102008062498 A DE 102008062498A DE 102008062498 A1 DE102008062498 A1 DE 102008062498A1
Authority
DE
Germany
Prior art keywords
conductive layer
electrically conductive
electrically insulating
substrate
electrically
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102008062498A
Other languages
English (en)
Inventor
Ralf Otremba
Oliver Haeberlen
Klaus Schiess
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102008062498A1 publication Critical patent/DE102008062498A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Es werden ein Elektronikbauelement (100) und ein Verfahren offenbart. Bei einer Ausführungsform beinhaltet ein Verfahren das Bereitstellen eines elektrisch isolierenden Substrats (10). Eine erste elektrisch leitende Schicht (11) wird über dem elektrisch isolierenden Substrat (10) aufgebracht. Ein erster Halbleiterchip (12) wird über der ersten elektrisch leitenden Schicht (11) platziert. Eine elektrisch isolierende Schicht (13) wird über der ersten elektrisch leitenden Schicht (11) aufgebracht. Eine zweite elektrisch leitende Schicht (14) wird über der elektrisch isolierenden Schicht (13) aufgebracht.

Description

  • Die vorliegende Erfindung betrifft ein Elektronikbauelement und ein Verfahren zu dessen Montage.
  • Elektronikbauelemente können zwei oder mehr Komponenten enthalten, die elektrisch aneinander gekoppelt oder elektrisch voneinander isoliert sind. Die Elektronikbauelemente können deshalb sowohl elektrisch leitende Mittel als auch elektrisch isolierende Mittel enthalten, damit man die gewünschte Anordnung innerhalb des Bauelements erhält.
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln, und sind in diese Spezifikation aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der damit einhergehenden Vorteile von Ausführungsformen lassen sich ohne weiteres verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • Die 1A bis 1E zeigen schematisch ein Ausführungsbeispiel eines Verfahrens zum Herstellen eines Bauelements 100.
  • 2A bis 2I zeigen schematisch ein weiteres Ausführungsbeispiel eines Verfahrens zum Herstellen eines Bauelements 200.
  • 3 zeigt schematisch ein Bauelement 300 gemäß einem weiteren Ausführungsbeispiel.
  • 4 zeigt schematisch ein Bauelement 400 gemäß einem weiteren Ausführungsbeispiel.
  • 5 zeigt eine Grundschaltung einer Halbbrücke 500.
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite", „Unterseite", „Vorderseite „Rückseite", „vorderer", „hinterer" usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
  • Ein elektrisch isolierendes Substrat enthaltende Bauelemente sind unten beschrieben. Das Substrat kann von beliebiger Gestalt oder Größe oder aus einem beliebigen Material sein. Das elektrisch isolierende Substrat braucht nicht homogen oder aus nur einem Material hergestellt zu sein, das heißt, verschiedene Zusammensetzungen und Konzentrationen der in dem Substrat enthaltenen Materialien sind möglich. Während der Fabrikation des Bauelements kann das Substrat derart vorgesehen sein, dass andere Substrate in der Nähe angeordnet sind und durch ein Verbindungsstück oder Verbindungsmittel mit dem Substrat verbunden sind mit dem Zweck, die Substrate zu trennen. Das Substrat kann vollständig aus elektrisch isolierenden Materialien hergestellt sein. Beispielsweise kann das Substrat aus einem keramischen Isolator wie etwa Al2O3 oder AlN hergestellt sein. Das Substrat kann beispielsweise ein DCB-Substrat (Direct Copper Bonded) sein, das ein Keramiksubstrat ist, auf dem eine oder mehrere Kupferfolien angebracht sind. Bei einer Ausführungsform kann das Substrat aus Leitern oder Halbleitern hergestellt sein, und mindestens eine Oberfläche des Substrats kann elektrisch isolierend sein. Die isolierenden Eigenschaften dieser Oberfläche können auf eine diese Oberfläche beschichtende elektrisch isolierende Schicht zurückzuführen sein, die beispielsweise aus organischen Materialien, wie etwa Imid, Epoxid oder Duroplast, Metalloxiden, Halbleiteroxiden, Keramiken oder diamantartigem Kohlenstoff (diamond-like carbon) hergestellt sein können. Die elektrisch isolierende Schicht kann unter Verwendung beliebiger angemessener Techniken hergestellt werden, beispielsweise physikalische oder chemische Abscheidung aus der Dampfphase, Abscheidung aus einer Lösung oder Laminierung. Falls das Substrat aus einem Halbleitermaterial wie etwa Silizium besteht, kann die elektrisch isolierende Oberfläche des Substrats dadurch hergestellt werden, dass das Halbleitermaterial derart dotiert wird, dass Halbleiter vom p-Typ und n-Typ in sehr engem Kontakt beieinander sind. Im Grenzgebiet zwischen den Halbleitern vom p-Typ und n-Typ entsteht ein p-n-Übergang, der die elektrischen Eigenschaften einer Diode besitzt. Diese Diode gestattet einen Elektrizitätsfluss in einer Richtung, aber nicht in der entgegengesetzten Richtung.
  • Das Substrat kann ein wärmeleitendes Material enthalten. Die Wärmeleitfähigkeit dieses Materials kann höher als 10, 20, 30, 40, 50, 60, 70, 80, 90, 100, 110, 120, 130, 140 oder 150 W/(m·K) (Einheiten in Watt/(Meter·Kelvin)) liegen. Beispielsweise besitzt Silizium eine Wärmeleitfähigkeit von über 100 W/(m·K) und diamantartiger Kohlenstoff von mehr als 1000 W/(m·K).
  • Die unten beschriebenen Bauelemente können weiterhin einen oder mehrere Halbleiterchips enthalten. Die Halbleiterchips können beispielsweise über dem elektrisch isolierenden Substrat platziert sein. Falls das Substrat eine elektrisch isolierende Oberfläche enthält und der Rest des Substrats elektrisch leitend ist, können die Halbleiterchips über der elektrisch isolierenden Oberfläche des Substrats platziert werden. Die Halbleiterchips können von extrem unterschiedlichen Arten sein und können beispielsweise integrierte elektrische oder elektrooptische Schaltungen enthalten. Die Halbleiterchips können beispielsweise als Leistungstransistoren, Leistungsdioden, IGBTs (Insulated Gate Bipolar Transistors), Steuerschaltungen, Treiberschaltungen, Mikroprozessoren oder mikroelektromechanische Komponenten konfiguriert sein. Bei einer Ausführungsform können Halbleiterchips mit einer vertikalen Struktur involviert sein, das heißt, dass die Halbleiterchips derart hergestellt sein können, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptoberflächen der Halbleiterchips fließen können. Ein Halbleiterchip mit einer vertikalen Struktur kann bei einer Ausführungsform Kontaktpads auf seinen beiden Hauptoberflächen aufweisen, das heißt auf seiner Oberseite und Unterseite. Bei einer Ausführungsform können Leistungstransistoren, Leistungsdioden und IGBTs eine vertikale Struktur aufweisen. Beispielhaft können sich die Source-Elektrode und die Gate-Elektrode eines Leistungstransistors und die Anodenelektrode einer Leistungsdiode auf einer Hauptoberfläche befinden, während sich die Drain-Elektrode des Leistungstransistors und die Kathodenelektrode der Leistungsdiode auf der anderen Hauptoberfläche angeordnet sind. Eine Leistungsdiode kann in einer Ausführungsform als eine Schottky-Diode verkörpert sein. Weiterhin können die un ten beschriebenen Bauelemente integrierte Schaltungen zum Steuern und/oder Ansteuern der integrierten Schaltungen von anderen Halbleiterchips enthalten, beispielsweise den integrierten Schaltungen von Leistungstransistoren oder Leistungsdioden. Die Halbleiterchips brauchen nicht aus einem spezifischen Halbleitermaterial hergestellt zu sein und können weiterhin anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie etwa beispielsweise Isolatoren, Kunststoffe oder Metalle. Zudem können die Halbleiterchips gekapselt oder ungekapselt sein.
  • Eine oder mehrere elektrisch leitende Schichten können über dem Substrat, den Halbleiterchips und/oder einer beliebigen anderen Komponente aufgebracht werden. Die elektrisch leitenden Schichten können als Verdrahtungsschichten zum Herstellen eines elektrischen Kontakts mit den Halbleiterchips von außerhalb der Bauelemente oder zum Herstellen eines elektrischen Kontakts mit anderen Halbleiterchips und/oder Komponenten, die in den Bauelementen enthalten sind, verwendet werden. Die elektrisch leitenden Schichten können mit einer beliebigen gewünschten geometrischen Gestalt und einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Die elektrisch leitenden Schichten können beispielsweise aus Leiterbahnen bestehen, können aber auch in Form einer einen Bereich bedeckenden Schicht vorliegen. Als das Material können alle gewünschten elektrisch leitenden Materialien wie etwa Metalle, beispielsweise Aluminium, Nickel, Palladium, Silber, Zinn, Gold oder Kupfer, Metalllegierungen, Metallstapel oder organische Leiter verwendet werden. Die elektrisch leitenden Schichten brauchen nicht homogen oder aus nur einem Material hergestellt zu sein, das heißt, verschiedene Zusammensetzungen und Konzentrationen der in den elektrisch leitenden Schichten enthaltenen Materialien sind möglich. Weiterhin können die elektrisch leitenden Schichten über oder unter oder zwischen dielektrischen Schichten angeordnet sein. Die elektrisch leitenden Schichten können auch wärmeleitend sein, so dass sie die von den Halbleiterchips erzeugte Wärme abführen können.
  • Die Bauelemente enthalten eine oder mehrere elektrisch isolierende Schichten. Die elektrisch isolierenden Schichten können einen beliebigen Bruchteil einer beliebigen Anzahl von Oberflächen der Komponenten des Bauelements bedecken. Die elektrisch isolierenden Schichten können unterschiedlichen Funktionen dienen. Sie können beispielsweise verwendet werden, um Komponenten des Bauelements elektrisch voneinander und/oder von externen Komponenten zu isolieren, doch können sie auch als Plattformen zum Montieren anderer Komponenten, beispielsweise Verdrahtungsschichten, verwendet werden. Die elektrisch isolierenden Schichten können unter Verwendung verschiedener Techniken hergestellt werden. Beispielsweise können die elektrisch isolierenden Schichten aus einer Gasphase oder einer Lösung abgeschieden oder als Folien laminiert werden. Die elektrisch isolierenden Schichten können beispielsweise aus organischen Materialien wie etwa Imid, Epoxid oder Duroplast, Metalloxiden, Halbleiteroxiden, Keramiken oder diamantartigem Kohlenstoff hergestellt sein.
  • Die Bauelemente können ein Formmaterial (Moldmaterial) enthalten, das mindestens Teile der Komponenten der Bauelemente bedeckt. Das Formmaterial kann ein beliebiges angemessenes thermoplastisches oder wärmehärtendes Material sein. Verschiedene Techniken können eingesetzt werden, um die Komponenten mit dem Formmaterial zu bedecken, beispielsweise Formpressen oder Spritzgießen.
  • Die 1A bis 1E zeigen schematisch ein Verfahren zur Herstellung eines Bauelements 100. Ein Querschnitt durch das durch das Verfahren erhaltene Bauelement 100 ist in 1E gezeigt. Zuerst wird ein elektrisch isolierendes Substrat 10 bereitgestellt (siehe 1A). Eine erste elektrisch leitende Schicht 11 wird über dem elektrisch isolierenden Substrat 10 aufgebracht (siehe 1B). Über der ersten elek trisch leitenden Schicht 11 wird ein erster Halbleiterchip 12 platziert (siehe 1C). Eine elektrisch isolierende Schicht 13 wird über der ersten elektrisch leitenden Schicht 11 aufgebracht (siehe 1D). Die elektrisch isolierende Schicht 13 kann auch das Substrat 10 und den ersten Halbleiterchip 12 bedecken. Eine zweite elektrisch leitende Schicht 14 wird über der elektrisch isolierenden Schicht 13 aufgebracht (siehe 1E).
  • Die 2A bis 2I zeigen schematisch ein Verfahren zur Herstellung eines Bauelements 200, von dem ein Querschnitt in 2I gezeigt ist. Das in 2A bis 2I gezeigte Verfahren ist eine Entwicklung des in den 1A bis 1E gezeigten Verfahrens. Die Einzelheiten des Herstellungsverfahrens, die unten beschrieben sind, können deshalb gleichermaßen auf das Verfahren der 1A bis 1E angewendet werden.
  • In 2A wird das elektrisch isolierende Substrat 10 bereitgestellt. Das Substrat 10 kann eine aus einem starren Material hergestellte Platte sein und kann eine flache Oberfläche besitzen, auf der die Komponenten des herzustellenden Bauelements 200 platziert werden können. Die Gestalt des Substrats 10 ist nicht auf irgendeine Größe oder geometrische Gestalt beschränkt, beispielsweise kann das Substrat 10 rund oder quadratisch sein. Das Substrat 10 kann eine Dicke im Bereich von 100 μm bis 1 mm aufweisen oder sogar noch dicker sein. Das elektrisch isolierende Substrat 10 kann beispielsweise aus einem Keramikmaterial wie Al2O3 oder AlN hergestellt sein. Bei einer Ausführungsform kann das Substrat 10 aus einem elektrisch leitenden oder halbleitenden Körper 15 und einer über dem Körper 15 aufgebrachten elektrisch isolierenden Schicht 16 bestehen, wie in 2A gezeigt. Der Körper 15 kann beispielsweise ein Siliziumsubstrat sein. Die elektrisch isolierende Schicht 16 kann beispielsweise aus organischen Materialien wie etwa Imid, Epoxid oder Duroplast, Metalloxiden, Halbleiteroxiden, Keramiken oder diamantartigem Kohlenstoff hergestellt sein. Wenn der Körper 15 aus einem Halbleitermaterial wie etwa Silizium besteht, kann die elektrisch isolierende Schicht 16 hergestellt werden, indem das Halbleitermaterial derart dotiert wird, dass Halbleiter vom p-Typ und n-Typ in sehr engem Kontakt zusammen sind. In dem Grenzgebiet zwischen den Halbleitern vom p-Typ und n-Typ entsteht eine Diode, die das Fließen eines Stroms durch das Substrat 10 nur in einer Richtung, aber nicht in der entgegengesetzten Richtung gestattet. Beispielsweise kann das Dotieren des Halbleiterkörpers 15 derart durchgeführt werden, dass von der oberen Oberfläche des Substrats 10 zu seiner unteren Oberfläche keine Elektrizität fließen kann.
  • Die Dicke der elektrisch isolierenden Schicht 16 kann im Bereich von 1 bis 20 μm liegen und kann von den Spannungen abhängen, die an den Halbleiterchip 12 angelegt werden. Wenn beispielsweise ein Höchstspannung von etwa 1000 V an den Halbleiterchip 12 angelegt werden kann und die elektrisch isolierende Schicht 16 die Fähigkeit besitzt, einen Spannungsabfall von 100 V pro μm zu verursachen, sollte die elektrisch isolierende Schicht 16 eine Dicke von mindestens 10 μm besitzen, um die untere Oberfläche des Substrats 10 elektrisch von der an den Halbleiterchip 12 angelegten Spannung zu isolieren.
  • Das Substrat 10 oder der Körper 15 können aus einem Material mit einer Wärmeleitfähigkeit von mehr als 10 W/(m·K) hergestellt sein. Weiterhin kann das Material des Substrats 10 oder des Körpers 15 eine Wärmeleitfähigkeit von über 20, 30, 40, 50, 60, 70, 80, 90, 100, 110, 120, 130, 140 oder 150 W/(m·K) aufweisen. Materialien mit einer Wärmeleitfähigkeit von über 10 W/(m·K) sind beispielsweise Silizium- und Keramikmaterialien. Die Wärmeleitfähigkeit des Substrats 10 kann das Abführen der von dem Halbleiterchip 12 erzeugten Wärme unterstützen. Das Material und die Dicke der elektrisch isolierenden Schicht 16 können derart gewählt werden, dass die elektrisch isolierende Schicht 16 eine adäquate Wärmeleitung von dem Halbleiterchip 12 zum Körper 15 gestattet.
  • Wie in 2B gezeigt, wird die erste elektrisch leitende Schicht 11 auf dem Substrat 10 abgeschieden. Wenn das Substrat 10 aus dem Körper 15 und der elektrisch isolierenden Schicht 16 besteht, kann die erste elektrisch leitende Schicht 11 auf der elektrisch isolierenden Schicht 16 abgeschieden werden. Die erste elektrisch leitende Schicht 11 kann eine Dicke im Bereich von 10 bis 400 μm aufweisen, bei einer Ausführungsform im Bereich von 80 bis 120 μm und insbesondere etwa 100 μm. Die erste elektrisch leitende Schicht 11 kann derart strukturiert werden, dass nur einige Bereiche des Substrats 10 von der ersten elektrisch leitenden Schicht 11 bedeckt sind. Beispielsweise kann die erste elektrisch leitende Schicht 11 nach dem Strukturieren aus einem Array (Anordnung) aus auf dem Substrat 10 angeordneten elektrisch leitenden Pads (Kontaktflächen) bestehen (in 2B sind nur zwei der Pads gezeigt). Als Materialien für die erste elektrisch leitende Schicht 11 können Kupfer, Eisen, Nickel, Aluminium oder andere Metalle oder Metalllegierungen verwendet werden.
  • Die erste elektrisch leitende Schicht 11 kann unter Verwendung eines galvanischen Abscheidungsverfahrens hergestellt werden. Dazu wird zuerst eine Keimschicht auf der oberen Oberfläche des Substrats 10 abgeschieden. Die Keimschicht besitzt üblicherweise eine Dicke von einigen hundert Nanometern. Materialien wie etwa Palladium oder Titan können für die Keimschicht verwendet werden.
  • Die Dicke der Keimsschicht kann durch Abscheiden einer weiteren Schicht aus einem elektrisch leitenden Material auf der Keimschicht vergrößert werden. Beispielsweise kann eine Schicht aus Kupfer stromlos auf der Keimschicht abgeschieden werden. Diese Kupferschicht kann eine Dicke von unter 1 μm aufweisen. Danach kann eine andere Schicht aus Kupfer galva nisch abgeschieden werden, die eine Dicke von mehr als 10 μm aufweisen kann. Die stromlose Kupferabscheidung kann auch entfallen. Die erste elektrisch leitende Schicht 11 kann nach dem fertiggestellten Abscheidungsprozess aller ihrer Schichten oder nach der Abscheidung der Keimschicht strukturiert werden.
  • Bei einer Ausführungsform kann die Keimschicht über einen Vakuumabscheidungsprozess wie etwa Sputtern abgeschieden werden. Beispielsweise werden zuerst eine Schicht aus Titan mit einer Dicke von beispielsweise etwa 50 nm und danach eine Schicht aus Kupfer mit einer Dicke von beispielsweise etwa 200 nm gesputtert. Die Kupferschicht kann dann als eine Keimschicht zum galvanischen Abscheiden einer weiteren Kupferschicht mit einer Dicke von über 10 μm verwendet werden.
  • Bei einer oder mehreren Ausführungsformen können auch andere Abscheidungsverfahren verwendet werden, wie etwa physikalische Abscheidung aus der Dampfphase, chemische Abscheidung aus der Dampfphase, Aufschleuderprozesse, Sprayabscheidung oder Tintenstrahldrucken. Weiterhin kann die erste elektrisch leitende Schicht 11 ein Metallfilm sein, beispielsweise ein Kupferfilm, der auf die obere Oberfläche des Substrats 10 laminiert wird. Vakuum, Wärme und Druck können für eine Zeit ausgeübt werden, die geeignet ist, um die erste elektrisch leitende Schicht 11 an dem Substrat 10 anzubringen.
  • Gemäß einer weiteren Ausführungsform können das Substrat 10 und die erste elektrisch leitende Schicht 11 als ein DCB-Substrat (Direct Copper Bonded) vorgefertigt werden. Ein DCB-Substrat besteht aus einem Keramiksubstrat, an dem eine Kupferfolie angebracht ist.
  • Wie in 2C gezeigt, werden der erste Halbleiterchip 12 und ein zweiter Halbleiterchip 17 sowie möglicherweise weitere Halbleiterchips über der ersten elektrisch leitenden Schicht 11 platziert. Beispielsweise wird auf jedem Pad der ersten elektrisch leitenden Schicht 11 ein einzelner Halbleiterchip montiert. Die Halbleiterchips 12 und 17 sowie alle anderen hierin beschriebenen Halbleiterchips können auf einem aus Halbleitermaterial hergestellten Wafer hergestellt worden sein. Nach dem Zersägen des Wafers und dadurch Trennen der individuellen Halbleiterchips 12 und 17 werden die Halbleiterchips 12 und 17 in größeren Abständen, als sie sich in der Waferverbindung befanden, auf das Substrat 10 umgesetzt. Die Halbleiterchips 12 und 17 können auf dem gleichen Wafer hergestellt worden sein, können aber auch auf verschiedenen Wafern hergestellt worden sein. Weiterhin können die Halbleiterchips 12 und 17 physisch identisch sein, können aber auch verschiedene integrierte Schaltungen enthalten.
  • Die Halbleiterchips 12 und 17 können eine erste Elektrode 18 auf einer ersten Hauptoberfläche 19 und eine zweite Elektrode 20 auf einer der ersten Hauptoberfläche 19 gegenüberliegenden zweiten Hauptoberfläche 21 aufweisen. Die Halbleiterchips 12 und 17 können beispielsweise IGBTs (Insulated Gate Bipolar Transistor), vertikale Leistungsdioden oder vertikale Leistungstransistoren sein, beispielsweise Leistungs-MOSFETs. Im letzteren Fall, der beispielhaft in 2C gezeigt ist, können die erste und zweite Elektrode 18 und 20 eine Drain- bzw. Source-Elektrode sein. Weiterhin können die Halbleiterchips 12 und 17 eine dritte Elektrode 22 auf der zweiten Hauptoberfläche 21 aufweisen, die in dem Fall als ein Gate-Anschluss dient, dass die Halbleiterchips 12 und 17 Leistungstransistoren sind. Die Halbleiterchips 12 und 17 sind so auf der ersten elektrisch leitenden Schicht 11 montiert, dass ihre ersten Hauptoberflächen 19 der ersten elektrisch leitenden Schicht 11 zugewandt sind. Die Drain-Elektroden 18 können elektrisch mit den jeweiligen Pads der ersten elektrisch leitenden Schicht 11 verbunden sein.
  • Die elektrischen Verbindungen zwischen den Drain-Elektroden 18 der Halbleiterchips 12 und 17 und der ersten elektrisch leitenden Schicht 11 können beispielsweise durch Aufschmelz löten, Vakuumlöten, Diffusionslöten oder adhäsives Bonden durch Verwenden eines elektrisch leitenden Klebers hergestellt werden.
  • Wenn Diffusionslöten als verbindende Technik verwendet wird, ist es möglich, Lötmaterialien einzusetzen, die nach dem Ende der Lötoperation an der Grenzfläche zwischen der ersten elektrisch leitenden Schicht 11 und dem jeweiligen Halbleiterchip 12 und 17 aufgrund von Grenzflächendiffusionsprozessen zu intermetallischen Phasen führen. In diesem Fall ist die Verwendung von Sn-, AuSn-, AgSn-, CuSn-, AgIn-, AuIn-, CuIn-, AuSi- oder Au-Loten denkbar. Wenn die Halbleiterchips 12 und 17 adhäsiv an die erste elektrisch leitende Schicht 11 gebondet werden, ist es möglich, elektrisch leitende Kleber zu verwenden, die auf Epoxidharzen basieren und mit Gold, Silber, Nickel oder Kupfer angereichert sein können, um die elektrische Leitfähigkeit zu erhalten.
  • Die elektrisch isolierende Schicht 13 wird auf der ersten elektrisch leitenden Schicht 11 abgeschieden (siehe 2D). Die elektrisch isolierende Schicht 13 kann auch die exponierten Teile des Substrats 10 und der Halbleiterchips 12 und 17 bedecken. Die elektrisch isolierende Schicht 13 kann als Folie oder Blatt auf die darunter liegenden Strukturen laminiert werden, indem Vakuum sowie Hitze und Druck für eine geeignete Zeit ausgeübt werden. Es kann auch vorgesehen sein, dass ein elektrisch isolierendes Material aus einer Lösung oder einer Gasphase abgeschieden wird und Schicht für Schicht bis zu einer gewünschten Dicke aufgebaut werden kann. Techniken, die für diese Art von Abscheidung verwendet werden können, sind beispielsweise physikalische oder chemische Abscheidung aus der Dampfphase, Aufschleudern, Dispensieren, Tauchen, Spritzgießen oder Formpressen. Die elektrisch isolierende Schicht 13 kann aus einem Polymer wie etwa Parylen, einem Fotolackmaterial, einem Silikon, einem Formmaterial oder einem anorganischen keramikartigen Material wie etwa Silikon-Kohlenstoff-Verbindungen hergestellt sein.
  • Die elektrisch isolierende Schicht 13 kann die Halbleiterchips 12 und 17 bedecken, wie in 2D gezeigt. Bei einer Ausführungsform können mindestens die zweiten Hauptoberflächen 21 der Halbleiterchips 12 und 17 unbedeckt bleiben.
  • Die elektrisch isolierende Schicht 13 kann wie in 2E gezeigt strukturiert werden. Mehrere Ausschnitte oder Durchgangslöcher werden in der elektrisch isolierenden Schicht 13 hergestellt, um mindestens Abschnitte der Source-Elektroden 20 und der Gate-Elektroden 22 der Leistungstransistoren 12 und 17 sowie Abschnitte der oberen Oberflächen der Pads der ersten elektrisch leitenden Schicht 11 zu exponieren, so dass elektrische Verbindungen zu jenen exponierten Gebieten hergestellt werden können. Die elektrisch isolierende Schicht 13 kann beispielsweise durch einen Stanzprozess, Laserabtragung, Ätzen, fotolithographisches Strukturieren oder irgendeinen anderen, einem Fachmann bekannten geeigneten Prozess strukturiert werden.
  • Bei einer weiteren Ausführungsform, die in den Figuren nicht gezeigt ist, wird die elektrisch isolierende Schicht 13 als eine Polymerfolie oder ein Polymerblatt mit mehreren Ausschnitten oder Durchgangslöchern geliefert, bevor sie auf die erste elektrisch leitende Schicht 11 laminiert wird. Die Ausschnitte oder Durchgangslöcher können durch Ausstanzen von Gebieten der Polymerfolie oder des Polymerblatts gefertigt werden. Die Größe und Anordnung jener Gebiete entsprechen der Größe und Anordnung der Oberflächen der Elemente, die exponiert werden sollen.
  • Die in der elektrisch isolierenden Schicht 13 erzeugten Ausschnitte oder Durchgangslöcher können mit einem elektrisch leitenden Material gefüllt werden, um Durchgangsverbindungen 23 in der elektrisch isolierenden Schicht 13 auszubilden (siehe 2F). Das elektrisch leitende Material kann ein Metall wie etwa Kupfer oder Aluminium oder eine Metalllegie rung wie etwa SnAg oder SnAu sein. Die Durchgangsverbindungen 23 können hergestellt werden, indem die gleichen oder ähnliche Verfahren wie oben in Verbindung mit der Produktion der ersten elektrisch leitenden Schicht 11 beschrieben verwendet werden.
  • Die elektrisch isolierende Schicht 13 wirkt als eine Plattform für die Abscheidung der zweiten elektrisch leitenden Schicht 14 (siehe 2G). Die zweite elektrisch leitende Schicht 14 kann unter Verwendung der gleichen oder ähnlicher Verfahren und Materialien wie oben für die Abscheidung der ersten elektrisch leitenden Schicht 11 vorgelegt, beispielsweise elektrochemische Abscheidungsprozesse, abgeschieden werden. Die zweite elektrisch leitende Schicht 14 kann eine Dicke von mehr als 10 μm aufweisen. Die zweite elektrisch leitende Schicht 14 kann so strukturiert werden, dass externe Kontaktelemente 24, 25 und 26 ausgebildet werden, wie in 2G gezeigt. Die externen Kontaktelemente 24, 25 und 26 sind elektrisch über die Durchgangsverbindungen 23 an die Source-Elektrode 20, die Gate-Elektrode 22 bzw. die Drain-Elektrode 18 der Halbleiterchips 12 und 17 gekoppelt. Es kann vorgesehen sein, dass das externe Kontaktelement 24 über zwei oder mehr Durchgangsverbindungen 23 an die Source-Elektrode 20 gekoppelt ist, wie beispielhaft in 2G gezeigt ist. Analog kann das Kontaktelement 26 über zwei oder mehr Durchgangsverbindungen 23 an die Drain-Elektrode 18 gekoppelt sein. Die externen Kontaktelemente 24 bis 26 können sich über den Umriss der Halbleiterchips 12 und 17 hinaus erstrecken. Die externen Kontaktelemente 24 bis 26 gestatten das elektrische Kontaktieren der Halbleiterchips 12 und 17 von außerhalb der Bauelemente 200. Es kann auch vorgesehen sein, dass eine Umverteilungsschicht auf der elektrisch isolierenden Schicht 13 aufgebracht wird, einschließlich einer oder mehrerer Verdrahtungsschichten, die in eine oder mehrere dielektrische Schichten eingebettet sind.
  • Wie in 2H gezeigt, werden die beiden Halbleiterchips 12 und 17 voneinander getrennt durch Trennen des Substrats 10 und der elektrisch isolierenden Schicht 13, beispielsweise durch Sägen.
  • Nach der Vereinzelung der Halbleiterchips 12 und 17 kann ein Formtransferprozess durchgeführt werden, um die auf dem Substrat 10 angeordneten Komponenten mit einem Formmaterial 27 zu kapseln (siehe 2I). Das Formmaterial 27 kann einen beliebigen Abschnitt des Bauelements 200 kapseln, lässt aber mindestens Teile der externen Kontaktelemente 24 bis 26 unbedeckt. Weiterhin können auch Teile des Substrats 10 unbedeckt bleiben.
  • Das Formmaterial 27 kann aus einem beliebigen geeigneten thermoplastischen oder wärmehärtenden Material bestehen, bei einer Ausführungsform kann es aus einem Material bestehen, das üblicherweise in der gegenwärtigen Halbleiterkapselungstechnologie verwendet wird. Verschiedene Techniken können eingesetzt werden, um die Komponenten des Bauelements 200 mit dem Formmaterial 27 zu bedecken, beispielsweise Formpressen oder Spritzgießen.
  • Die exponierten Oberflächen der externen Kontaktelemente 24 bis 26 können dazu verwendet werden, das Bauelement 200 elektrisch an andere Komponenten zu koppeln. Dies ist beispielhaft in 2 gezeigt. Dort ist ein Ausschnitt eines Bauelements 300 schematisch gezeigt, das das Bauelement 200 enthält, das auf einer Leiterplatte 28, beispielsweise einer PCB (Printed Circuit Board – gedruckte Leiterplatte) montiert ist. Die exponierten Oberflächen der externen Kontaktelemente 24 bis 26 können an Kontaktbereiche der Leiterplatte 28 gelötet worden sein.
  • Auf dem Bauelement 200 kann ein Kühlkörper oder ein Kühlelement angebracht sein (nicht in 3 gezeigt). Der Kühlkörper oder das Kühlelement ist durch das elektrisch isolierende Substrat 10 elektrisch von der ersten elektrisch leitenden Schicht 11 isoliert. Wenn die Wärmeleitfähigkeit des Substrats 10 hoch genug ist, gestattet jedoch das Substrat 10 den Transfer der von dem Halbleiterchip 12 erzeugten Wärme auf den Kühlkörper oder die exponierte Oberfläche des Substrats 10, wo die erzeugte Wärme abgeführt wird. Weiterhin kann die von dem Halbleiterchip 12 erzeugte Wärme durch die zweite elektrisch leitende Schicht 14 zur äußeren Oberfläche des Bauelements 200 transferiert werden, wo sie abgeführt wird.
  • Für einen Fachmann ist es offensichtlich, dass die in 1E und 2I gezeigten Bauelemente 100 und 200 nur als Ausführungsbeispiele gedacht sind und viele Variationen möglich sind. Beispielsweise können die Bauelemente mehr als einen Halbleiterchip enthalten. Eine derartige Ausführungsform ist in 4 gezeigt. Dort ist ein Bauelement 400 gezeigt, das eine Modifikation des Bauelements 200 ist und den ersten Halbleiterchip 12 und den zweiten Halbleiterchip 17 enthält. Die beiden Halbleiterchips 12 und 17 können unter Verwendung der zweiten elektrisch leitenden Schicht 14 elektrisch miteinander gekoppelt werden. Bei dem in 4 gezeigten Bauelement 400 ist die Drain-Elektrode 18 des ersten Halbleiterchips 12 elektrisch an die Source-Elektrode 20 des zweiten Halbleiterchips 17 gekoppelt.
  • Wenn die Verbindung wie in 4 gezeigt ausgebildet ist, kann das Bauelement 400 als eine Halbbrücke verwendet werden. Eine zwischen zwei Knoten N1 und N2 angeordnete Grundschaltung einer Halbbrücke 500 ist in 5 dargestellt. Die Halbbrücke 500 besteht aus zwei in Reihe geschalteten Schaltern S1 und S2. Die Halbleiterchips 17 und 12 können als die beiden Schalter S1 bzw. S2 implementiert sein. Beim Vergleichen mit dem in 4 gezeigten Bauelement 400 ist der Knoten N1 der Drain-Anschluss 18 des zweiten Halbleiterchips 17, der zwischen den beiden Schaltern S1 und S2 angeordnete Knoten N3 der Drain-Anschluss 18 des ersten Halbleiterchips 12 und der Knoten N2 der Source-Anschluss 20 des ersten Halbleiterchips 12.
  • Die Halbbrücke 500 kann beispielsweise in Elektronikschaltungen zum Konvertieren von Gleichspannungen implementiert werden, sogenannten DC-DC-Konvertern. DC-DC-Konverter können verwendet werden, um eine von einer Batterie oder einem Akkumulator gelieferte Gleichstromeingangsspannung in eine Gleichstromausgangsspannung umzuwandeln, die an die Nachfrage von nachgeschalteten Elektronikschaltungen angepasst ist. DC-DC-Konverter können als Step-Down-Konverter verkörpert sein, bei denen die Ausgangsspannung kleiner ist als die Eingangsspannung, oder als Step-Up-Konverter, bei denen die Ausgangsspannung größer ist als die Eingangsspannung. Frequenzen von mehreren MHz oder höher können an DC-DC-Konverter angelegt werden. Weiterhin können Ströme von bis zu 50 A oder noch höher durch die DC-DC-Konverter fließen.
  • Wenngleich ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform der Erfindung bezüglich nur einer von mehreren Implementierungen offenbart worden sein mag, kann außerdem ein derartiges Merkmal oder ein derartiger Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie für eine gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann. Weiterhin sollen in dem Ausmaß, in dem die Ausdrücke „enthalten", „haben", „mit" oder andere Varianten davon entweder in der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck „umfassen" einschließend sein. Die Ausdrücke „gekoppelt" und „verbunden" können zusammen mit den Ableitungen verwendet worden sein. Es versteht sich, dass diese Ausdrücke verwendet worden sein können, um anzugeben, dass zwei Elemente unabhängig davon miteinander kooperieren oder interagieren, ob sie in direktem physischem oder elektrischem Kontakt stehen oder sie nicht in direktem Kontakt miteinander stehen. Weiterhin versteht sich, dass Ausführungsformen der Erfindung in diskreten Schaltungen, teilweise integrierten Schaltungen oder ganz integrierten Schaltungen oder Programmierungsmitteln implementiert sein können. Außerdem ist der Ausdruck „beispielhaft" lediglich als ein Beispiel anstatt das beste oder optimale gemeint. Es ist auch zu verstehen, dass hierin dargestellte Merkmale und/oder Elemente mit bestimmten Abmessungen relativ zueinander zum Zweck der Vereinfachung und zum leichten Verständnis dargestellt worden sind und dass tatsächliche Abmessungen von den hierin dargestellten wesentlich differieren können.
  • Wenngleich hierin spezifische Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl alternativer und/oder äquivalenter Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll alle Adaptationen oder Variationen der hierin erörterten spezifischen Ausführungsformen abdecken. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und die Äquivalente davon beschränkt werden.

Claims (24)

  1. Verfahren, umfassend: Bereitstellen eines elektrisch isolierenden Substrats (10); Aufbringen einer ersten elektrisch leitenden Schicht (11) über dem elektrisch isolierenden Substrat (10); Platzieren eines ersten Halbleiterchips (12) über der ersten elektrisch leitenden Schicht (11); Aufbringen einer elektrisch isolierenden Schicht (13) über der ersten elektrisch leitenden Schicht (11); und Aufbringen einer zweiten elektrisch leitenden Schicht (14) über der elektrisch isolierenden Schicht (13).
  2. Verfahren nach Anspruch 1, wobei das Material des elektrisch isolierenden Substrats (10) eine Wärmeleitfähigkeit von über 10 W/(m·K) aufweist.
  3. Verfahren nach Anspruch 1 oder 2, wobei der erste Halbleiterchip (12) eine erste Elektrode (18) auf einer ersten Oberfläche (19) und eine zweite Elektrode (20) auf einer der ersten Oberfläche (19) gegenüberliegenden zweiten Oberfläche (21) aufweist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei der erste Halbleiterchip (12) ein Leistungshalbleiterchip ist.
  5. Verfahren nach einem der vorhergehenden Ansprüche, umfassend das Ausbilden einer Durchgangsverbindung in der elektrisch isolierenden Schicht (13), wodurch die erste elektrisch leitende Schicht (11) an die zweite elektrisch leitende Schicht (14) gekoppelt wird.
  6. Verfahren nach einem der vorhergehenden Ansprüche, umfassend das Ausbilden externer Kontaktelemente (24, 25, 26) aus der zweiten elektrisch leitenden Schicht (14).
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei das elektrisch isolierende Substrat (10) mindestens ein Halbleiteroxid, ein Keramikmaterial, ein organisches Material, ein Metalloxid oder einen diamantartigen Kohlenstoff umfasst.
  8. Verfahren nach einem der vorhergehenden Ansprüche, umfassend: Platzieren eines zweiten Halbleiterchips (12) über dem elektrisch isolierenden Substrat (10); und Zerlegen des elektrisch isolierenden Substrats (10) nach dem Aufbringen der zweiten elektrisch leitenden Schicht (14).
  9. Verfahren nach einem der vorhergehenden Ansprüche, umfassend das Ausführen eines Diffusionslötprozesses, um den ersten Halbleiterchip (12) mit der ersten elektrisch leitenden Schicht (11) zu verbinden.
  10. Verfahren nach einem der vorhergehenden Ansprüche, umfassend das Aufbringen der ersten elektrisch leitenden Schicht (11) durch galvanische Abscheidung.
  11. Verfahren nach einem der vorhergehenden Ansprüche, umfassend das Aufbringen der ersten elektrisch leitenden Schicht (11) durch Laminieren einer Folie auf das elektrisch isolierende Substrat (10).
  12. Bauelement (100; 200; 400), umfassend: ein elektrisch isolierendes Substrat (10); eine über dem elektrisch isolierenden Substrat (10) aufgebrachte erste elektrisch leitende Schicht (11); einen über der ersten elektrisch leitenden Schicht (11) platzierten ersten Halbleiterchip (12); eine über der ersten elektrisch leitenden Schicht (11) aufgebrachte elektrisch isolierende Schicht (13); und eine über der elektrisch isolierenden Schicht (13) aufgebrachte zweite elektrisch leitende Schicht (14).
  13. Bauelement (100; 200; 400) nach Anspruch 12, wobei das Substrat (10) ein Halbleitersubstrat (15) ist und mindestens eine elektrisch isolierende Oberfläche (16) aufweist.
  14. Bauelement (100; 200; 400) nach Anspruch 13, wobei die mindestens eine elektrisch isolierende Oberfläche (16) des Substrats (10) mindestens ein Halbleiteroxid, ein organisches Material, ein Metalloxid, ein Keramikmaterial, diamantartigen Kohlenstoff oder einen p-n-Übergang umfasst.
  15. Bauelement (100; 200; 400) nach einem der Ansprüche 12 bis 14, wobei das Substrat (10) ein Keramiksubstrat ist.
  16. Bauelement (100; 200; 400) nach einem der Ansprüche 12 bis 15, wobei die erste elektrisch leitende Schicht (11) eine Dicke von mehr als 10 μm aufweist.
  17. Bauelement (100; 200; 400) nach einem der Ansprüche 12 bis 16, wobei die zweite elektrisch leitende Schicht (14) über dem ersten Halbleiterchip (12) aufgebracht ist.
  18. Bauelement (400) nach einem der Ansprüche 12 bis 17, weiterhin umfassend einen über dem elektrisch isolierenden Substrat (10) platzierten zweiten Halbleiterchip (17), wobei die zweite elektrisch leitende Schicht (14) den ersten Halbleiterchip (12) an den zweiten Halbleiterchip (17) koppelt.
  19. Bauelement (100; 200; 400) nach einem der Ansprüche 12 bis 18, wobei der erste Halbleiterchip (12) ein Leistungshalbleiterchip ist.
  20. Bauelement (100; 200; 400) nach einem der Ansprüche 12 bis 19, wobei das Material des elektrisch isolierenden Sub strats (10) eine Wärmeleitfähigkeit von über 10 W/(m·K) aufweist.
  21. Bauelement (100; 200; 400) nach einem der Ansprüche 12 bis 20, wobei die zweite elektrisch leitende Schicht (14) externe Kontaktelemente (24, 25, 26) umfasst.
  22. Bauelement (100; 200; 400) nach Anspruch 21, wobei mindestens eines der externen Kontaktelemente (26) elektrisch an die erste elektrisch leitende Schicht (11) gekoppelt ist.
  23. Bauelement (100; 200; 400), umfassend: ein Substrat (10) mit einer Wärmeleitfähigkeit von mehr als 10 W/(m·K), wobei mindestens eine erste Oberfläche (16) des Substrats (10) elektrisch isolierend ist; eine über der ersten Oberfläche (16) des Substrats (10) aufgebrachte erste elektrisch leitende Schicht (11); einen über der ersten elektrisch leitenden Schicht (11) platzierten Leistungshalbleiterchip (12); eine über der ersten elektrisch leitenden Schicht (11) aufgebrachte elektrisch isolierende Schicht (13); und eine über der elektrisch isolierenden Schicht (13) aufgebrachte zweite elektrisch leitende Schicht (14).
  24. Bauelement (100; 200; 400), umfassend: ein elektrisch isolierendes Substrat (10) mit einer Wärmeleitfähigkeit von über 10 W/(m·K); eine über dem elektrisch isolierenden Substrat (10) aufgebrachte elektrisch leitende Schicht (11); einen über der elektrisch leitenden Schicht (11) platzierten Halbleiterchip (12), wobei der Halbleiterchip (12) eine erste Elektrode (18) auf einer ersten Oberfläche (19) und eine zweite Elektrode (20) auf einer der ersten Oberfläche (19) gegenüberliegenden zweiten Oberfläche (21) aufweist; eine über der elektrisch leitenden Schicht (11) aufgebrachte elektrisch isolierende Schicht (13); und über der elektrisch isolierenden Schicht (13) aufgebrachte externe Kontaktelemente (24, 25, 26).
DE102008062498A 2007-12-21 2008-12-16 Elektronikbauelement und Verfahren Pending DE102008062498A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/962,883 2007-12-21
US11/962,883 US7799614B2 (en) 2007-12-21 2007-12-21 Method of fabricating a power electronic device

Publications (1)

Publication Number Publication Date
DE102008062498A1 true DE102008062498A1 (de) 2009-07-23

Family

ID=40786054

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008062498A Pending DE102008062498A1 (de) 2007-12-21 2008-12-16 Elektronikbauelement und Verfahren

Country Status (2)

Country Link
US (2) US7799614B2 (de)
DE (1) DE102008062498A1 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8319334B2 (en) 2009-08-10 2012-11-27 Infineon Technologies Ag Embedded laminated device
US8786111B2 (en) 2012-05-14 2014-07-22 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
US8916968B2 (en) 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
US9093416B2 (en) 2011-11-28 2015-07-28 Infineon Technologies Ag Chip-package and a method for forming a chip-package
US9773719B2 (en) 2012-11-26 2017-09-26 Infineon Technologies Dresden Gmbh Semiconductor packages and methods of fabrication thereof
DE102014117086B4 (de) * 2013-11-22 2020-08-27 Infineon Technologies Austria Ag Elektronisches Bauteil mit elektronischem Chip zwischen Umverteilungsstruktur und Montagestruktur
US11056458B2 (en) 2018-11-29 2021-07-06 Infineon Technologies Ag Package comprising chip contact element of two different electrically conductive materials
DE102016101698B4 (de) 2015-02-02 2022-06-09 Infineon Technologies Austria Ag Elektronische Komponente und Verfahren zur Herstellung derselben

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6889568B2 (en) * 2002-01-24 2005-05-10 Sensarray Corporation Process condition sensing wafer and data analysis system
US8604361B2 (en) * 2005-12-13 2013-12-10 Kla-Tencor Corporation Component package for maintaining safe operating temperature of components
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US7799614B2 (en) * 2007-12-21 2010-09-21 Infineon Technologies Ag Method of fabricating a power electronic device
JP2009246166A (ja) * 2008-03-31 2009-10-22 Fujitsu Ltd 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法
US8441804B2 (en) 2008-07-25 2013-05-14 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US8138587B2 (en) * 2008-09-30 2012-03-20 Infineon Technologies Ag Device including two mounting surfaces
US8907473B2 (en) * 2009-02-02 2014-12-09 Estivation Properties Llc Semiconductor device having a diamond substrate heat spreader
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8737947B2 (en) 2010-08-26 2014-05-27 Infineon Technologies Ag Transponder power supply, a transponder and a method for providing a transponder power supply current
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US9123708B2 (en) * 2013-03-01 2015-09-01 Infineon Technologies Austria Ag Semiconductor chip package
US8884420B1 (en) * 2013-07-12 2014-11-11 Infineon Technologies Austria Ag Multichip device
WO2015093169A1 (ja) * 2013-12-19 2015-06-25 富士電機株式会社 半導体モジュールおよび電気駆動車両
DE102014101366B3 (de) 2014-02-04 2015-05-13 Infineon Technologies Ag Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat
US9431327B2 (en) 2014-05-30 2016-08-30 Delta Electronics, Inc. Semiconductor device
US9653322B2 (en) * 2014-06-23 2017-05-16 Infineon Technologies Austria Ag Method for fabricating a semiconductor package
DE102014115882B3 (de) * 2014-10-31 2016-02-25 Infineon Technologies Ag Elektronikbauelement und ein Verfahren zum Herstellen eines Elektronikbauelements und ein Verfahren zum Anbringen eines Halbleiter-Die an einem Träger
JP6430883B2 (ja) * 2015-04-10 2018-11-28 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
DE102015112451B4 (de) * 2015-07-30 2021-02-04 Danfoss Silicon Power Gmbh Leistungshalbleitermodul
DE102015120396A1 (de) 2015-11-25 2017-06-01 Infineon Technologies Austria Ag Halbleiterchip-Package umfassend Seitenwandkennzeichnung
DE102016211479A1 (de) * 2016-06-27 2017-12-28 Siemens Aktiengesellschaft Leistungsmodul
US10490478B2 (en) 2016-07-12 2019-11-26 Industrial Technology Research Institute Chip packaging and composite system board
DE212018000072U1 (de) * 2017-04-24 2019-04-05 Rohm Co., Ltd. Elektronische Komponente und Halbleitervorrichtung
TWI648834B (zh) * 2017-07-07 2019-01-21 欣興電子股份有限公司 半導體封裝結構及其製作方法
EP3531446B1 (de) * 2018-02-23 2024-04-03 Infineon Technologies Austria AG Halbleitermodul, elektronische komponente und verfahren zur herstellung eines halbleitermoduls
EP3534394A1 (de) * 2018-02-28 2019-09-04 Infineon Technologies Austria AG Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses
EP3547367A1 (de) * 2018-03-30 2019-10-02 Mitsubishi Electric R&D Centre Europe B.V. Leistungsmodul mit vorverpackten energiezellen
DE102019103281B4 (de) * 2019-02-11 2023-03-16 Infineon Technologies Ag Verfahren zum bilden eines die-gehäuses
JP7215206B2 (ja) * 2019-02-19 2023-01-31 富士電機株式会社 半導体装置の製造方法
EP3939081B1 (de) * 2020-03-31 2022-10-26 Hitachi Energy Switzerland AG Leistungsmodulvorrichtung mit verbesserter thermischer leistung
US11990872B2 (en) 2020-04-17 2024-05-21 Nxp Usa, Inc. Power amplifier modules including topside cooling interfaces and methods for the fabrication thereof
US11990384B2 (en) * 2020-04-17 2024-05-21 Nxp Usa, Inc. Amplifier modules with power transistor die and peripheral ground connections
US20220115301A1 (en) * 2020-10-13 2022-04-14 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
CN220509968U (zh) * 2020-11-18 2024-02-20 日立能源有限公司 半导体模块
CN112701103B (zh) * 2020-12-07 2023-02-10 杰群电子科技（东莞）有限公司 一种组合封装结构及组合封装工艺
US20230223312A1 (en) * 2022-01-11 2023-07-13 Infineon Technologies Ag Semiconductor package having a thermally and electrically conductive spacer

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330283A (ja) * 1998-05-15 1999-11-30 Toshiba Corp 半導体モジュール及び大型半導体モジュール
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
DE19954941C2 (de) 1999-11-16 2003-11-06 Fraunhofer Ges Forschung Verfahren zum Integrieren eines Chips innerhalb einer Leiterplatte
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
US6545364B2 (en) * 2000-09-04 2003-04-08 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
US6582990B2 (en) * 2001-08-24 2003-06-24 International Rectifier Corporation Wafer level underfill and interconnect process
JP2005515616A (ja) 2001-09-28 2005-05-26 シーメンス　アクチエンゲゼルシヤフト 基板の電気的コンタクト面の接続方法及び電気的コンタクト面を備えた基板からなるデバイス
US6677669B2 (en) * 2002-01-18 2004-01-13 International Rectifier Corporation Semiconductor package including two semiconductor die disposed within a common clip
WO2004015771A2 (en) * 2002-08-09 2004-02-19 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP3809168B2 (ja) * 2004-02-03 2006-08-16 株式会社東芝 半導体モジュール
DE102004019445A1 (de) 2004-04-19 2005-11-03 Siemens Ag Mit planarer Verbindungstechnik auf einem insbesondere elektrischleitendem Substrat aufgebaute Schaltung
JP4445351B2 (ja) * 2004-08-31 2010-04-07 株式会社東芝 半導体モジュール
US7262444B2 (en) * 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
US7804131B2 (en) * 2006-04-28 2010-09-28 International Rectifier Corporation Multi-chip module
US7541681B2 (en) 2006-05-04 2009-06-02 Infineon Technologies Ag Interconnection structure, electronic component and method of manufacturing the same
US7504283B2 (en) * 2006-12-18 2009-03-17 Texas Instruments Incorporated Stacked-flip-assembled semiconductor chips embedded in thin hybrid substrate
DE102007012154B4 (de) * 2007-03-12 2014-05-08 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
US8018047B2 (en) * 2007-08-06 2011-09-13 Infineon Technologies Ag Power semiconductor module including a multilayer substrate
US8154114B2 (en) * 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module
US7799614B2 (en) * 2007-12-21 2010-09-21 Infineon Technologies Ag Method of fabricating a power electronic device

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8759156B2 (en) 2009-08-10 2014-06-24 Infineon Technologies Ag Method of producing laminated device
DE102010036915B4 (de) * 2009-08-10 2014-10-23 Infineon Technologies Ag Elektronikbauelement mit eingebetteter Halbleiterkomponente und Verfahren zur Herstellung desselben
US8319334B2 (en) 2009-08-10 2012-11-27 Infineon Technologies Ag Embedded laminated device
US9093416B2 (en) 2011-11-28 2015-07-28 Infineon Technologies Ag Chip-package and a method for forming a chip-package
DE102012111520B4 (de) * 2011-11-28 2019-07-25 Infineon Technologies Ag Leiterrahmen-freies und Die-Befestigungsprozess-Material-freies Chipgehäuse und Verfahren zum Bilden eines Leiterrahmen-freien und Die-Befestigungsprozess-Material-freien Chipgehäuses
DE102013103085B4 (de) 2012-03-27 2019-04-11 Infineon Technologies Ag Mehrfachchip-Leistungshalbleiterbauteil
US9443760B2 (en) 2012-03-27 2016-09-13 Infineon Technologies Ag Multichip power semiconductor device
US8916968B2 (en) 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
US8786111B2 (en) 2012-05-14 2014-07-22 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
DE102013104952B4 (de) * 2012-05-14 2020-09-03 Infineon Technologies Ag Halbleiterpackages und Verfahren zu deren Ausbildung
US9773719B2 (en) 2012-11-26 2017-09-26 Infineon Technologies Dresden Gmbh Semiconductor packages and methods of fabrication thereof
US10325834B2 (en) 2012-11-26 2019-06-18 Infineon Technologies Dresden Gmbh Semiconductor packages and methods of fabrication thereof
DE102013113061B4 (de) * 2012-11-26 2020-10-08 Infineon Technologies Dresden Gmbh Halbleitervorrichtung und Verfahren für deren Herstellung
DE102013022519B3 (de) 2012-11-26 2023-07-13 Infineon Technologies Dresden Gmbh Halbleitervorrichtung und Verfahren zum Ausbilden einer Halbleitervorrichtung
DE102014117086B4 (de) * 2013-11-22 2020-08-27 Infineon Technologies Austria Ag Elektronisches Bauteil mit elektronischem Chip zwischen Umverteilungsstruktur und Montagestruktur
DE102016101698B4 (de) 2015-02-02 2022-06-09 Infineon Technologies Austria Ag Elektronische Komponente und Verfahren zur Herstellung derselben
US11056458B2 (en) 2018-11-29 2021-07-06 Infineon Technologies Ag Package comprising chip contact element of two different electrically conductive materials

Also Published As

Publication number Publication date
US20100295171A1 (en) 2010-11-25
US7799614B2 (en) 2010-09-21
US20090160046A1 (en) 2009-06-25
US7928553B2 (en) 2011-04-19

Similar Documents

Publication Publication Date Title
DE102008062498A1 (de) Elektronikbauelement und Verfahren
DE102009040557B4 (de) Bauelement mit zwei Montageoberflächen, System und Verfahren zu seiner Herstellung
DE102009013818B4 (de) Elektronische Vorrichtung und ihre Herstellung
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102008029644B4 (de) Halbleiterbauelement als Modul und Verfahren zu seiner Herstellung
DE102008027703B4 (de) Bauelement, Module und Verfahren zu deren Herstellung
DE102008023127B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102009015722B4 (de) Halbleitermodul
DE102009059236B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
DE102008025451B4 (de) Halbleiterbauelement und Verfahren zum Platzieren von Halbleiterbauelementen
DE102008046728B4 (de) Elektronikbauelement und Verfahren zur Herstellung
DE102008034164B4 (de) Modul mit Leistung-Halbleiterchip und Verfahren
DE102008039389B4 (de) Bauelement und Verfahren zur Herstellung
DE102009006152B4 (de) Verfahren zur Herstellung eines Elektronikbauelements
DE102009034578A1 (de) Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
DE102012106566B4 (de) Halbleiterchip, Vorrichtung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zum Herstellen der Vorrichtung
DE102009012524A1 (de) Halbleitermodul
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102012100243B4 (de) Anordnung mit drei Halbleiterchips und Herstellung einer solchen Anordnung
DE102010037439B4 (de) Bauelement mit einem Halbleiterchip und einem Träger und Fabrikationsverfahren
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102009016649A1 (de) Halbleitervorrichtung und Verfahren mit einem ersten und zweiten Träger

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication