DE102009009874B4 - Elektronikbauelement mit einem Halbleiterchip und mehreren Zuleitungen - Google Patents

Elektronikbauelement mit einem Halbleiterchip und mehreren Zuleitungen Download PDF

Info

Publication number
DE102009009874B4
DE102009009874B4 DE102009009874.7A DE102009009874A DE102009009874B4 DE 102009009874 B4 DE102009009874 B4 DE 102009009874B4 DE 102009009874 A DE102009009874 A DE 102009009874A DE 102009009874 B4 DE102009009874 B4 DE 102009009874B4
Authority
DE
Germany
Prior art keywords
supply line
carrier
semiconductor chip
load electrode
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102009009874.7A
Other languages
English (en)
Other versions
DE102009009874A1 (de
Inventor
Ralf Otremba
Marco Seibt
Uwe Kirchner
Wolfgang Peinhopf
Michael Treu
Andreas Schloegl
Mario Feldvoss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102009009874A1 publication Critical patent/DE102009009874A1/de
Application granted granted Critical
Publication of DE102009009874B4 publication Critical patent/DE102009009874B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20754—Diameter ranges larger or equal to 40 microns less than 50 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20755—Diameter ranges larger or equal to 50 microns less than 60 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20756—Diameter ranges larger or equal to 60 microns less than 70 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20757—Diameter ranges larger or equal to 70 microns less than 80 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20758—Diameter ranges larger or equal to 80 microns less than 90 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20759—Diameter ranges larger or equal to 90 microns less than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

Bauelement (100–900), umfassend:
einen Halbleiterchip (10) mit einer Steuerelektrode (11) und einer ersten Lastelektrode (12) auf einer ersten Oberfläche (13) und einer zweiten Lastelektrode (14) auf einer zweiten Oberfläche (15) gegenüber der ersten Oberfläche (13);
einen Träger (22), über dem der Halbleiterchip (10) platziert ist, wobei die zweite Oberfläche (15) des Halbleiterchips (10) dem Träger (22) zugewandt ist;
eine elektrisch an die Steuerelektrode (11) gekoppelte erste Zuleitung (16);
eine elektrisch an die erste Lastelektrode (12) gekoppelte zweite Zuleitung (17);
eine elektrisch an die erste Lastelektrode (12) gekoppelte dritte Zuleitung (18), wobei die dritte Zuleitung (18) von der zweiten Zuleitung (17) getrennt ist; und
eine elektrisch an die zweite Lastelektrode (14) gekoppelte vierte Zuleitung (19), wobei
die vierte Zuleitung (19) mit dem Träger (22) zusammenhängt,
mindestens eine der zweiten und dritten Zuleitung (17, 18) zwischen der ersten und vierten Zuleitung (16, 19) angeordnet ist,
mindestens ein Teil (23) der zweiten Zuleitung (17) zwischen der ersten Zuleitung (16) und dem Träger (22) angeordnet ist, und
der Abstand zwischen der vierten Zuleitung (19) und der Zuleitung neben der vierten Zuleitung (19) größer ist als der jeweilige Abstand zwischen der ersten, zweiten und dritten Zuleitung (16, 17, 18).

Description

  • Die vorliegende Erfindung betrifft ein Elektronikbauelement mit einem Halbleiterchip und mehreren Zuleitungen.
  • Leistungshalbleiterchips können beispielsweise in Elektronikbauelemente integriert sein. Leistungs-Halbleiterchips eignen sich bei einer Ausführungsform für das Schalten oder Steuern von Strömen und/oder Spannungen. Leistungs-Halbleiterchips können beispielsweise als Leistungs-MOSFETs, IGBTs, JFETs oder Leistungsbipolartransistoren implementiert werden.
  • Bauelemente mit einem Leistungshalbleiterchip und mit mehreren mit dem Leistungshalbleiterchip verbundenen Zuleitungen sind aus den Schriften US 5 399 905 A , US 6 307 272 B1 , DE 100 17 383 A1 , DE 199 20 381 A1 , DE 10 2004 047 306 A1 , JP 06 132 468 A , US 2004 0026 770 A1 und EP 1 079 434 A2 bekannt.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Bauelement mit einem Halbleiterchip zu schaffen, wobei der Halbleiterchip eine Steuerelektrode und eine erste Lastelektrode auf einer ersten Oberfläche und eine zweite Lastelektrode auf einer zweiten Oberfläche aufweist und wobei die Kapazität zwischen der Steuerelektrode und der zweiten Lastelektrode möglichst gering ist.
  • Die der Erfindung zugrunde liegende Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst. Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der damit einhergehenden Vorteile von Ausführungsformen lassen sich ohne weiteres verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • 1 zeigt schematisch ein Bauelement 100.
  • 2 zeigt schematisch ein Bauelement 200.
  • 3 zeigt schematisch ein Bauelement 300.
  • 4 zeigt schematisch ein Bauelement 400.
  • 5A bis 5F zeigen schematisch ein Verfahren zum Herstellen eines Bauelements 500.
  • 6 zeigt schematisch ein Bauelement 600 als ein Ausführungsbeispiel.
  • 7 zeigt schematisch ein Bauelement 700 als ein weiteres Ausführungsbeispiel.
  • 8 zeigt schematisch ein Bauelement 800 als ein weiteres Ausführungsbeispiel.
  • 9 zeigt schematisch ein Bauelement 900 als ein weiteres Ausführungsbeispiel.
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie, wie etwa „Oberseite”, „Unterseite”, „Vorderseite”, „Rückseite”, „vorderer”, „hinterer” usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Konzept der vorliegenden Erfindung abzuweichen.
  • Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, soweit nicht spezifisch etwas anders angegeben ist.
  • Bauelemente mit Halbleiterchips werden unten beschrieben. Die Halbleiterchips können von extrem unterschiedlichen Arten sein und können beispielsweise integrierte elektrische oder elektrooptische Schaltungen enthalten. Die Halbleiterchips können beispielsweise als Leistungshalbleiterchips konfiguriert sein, wie etwa Leistungs-MOSFETs (Metal Oxide Semiconductor Field Effect Transistors; Metalloxidhalbleiter-Feldeffekttransistoren), IGBTs (Insulated Gate Bipolar Transistors; Bipolartransistoren mit isoliertem Gate), JFETs (Junction Gate Field Effect Transistors; Feldeffekttransistoren mit Übergangsgate) oder Leistungsbipolartransistoren. Weiterhin können die Halbleiterchips Steuerschaltungen, Mikroprozessoren oder mikroelektro-mechanische Komponenten beinhalten. Bei einer Ausführungsform sind Halbleiterchips mit einer vertikalen Struktur beteiligt, das heißt, dass die Halbleiterchips derart hergestellt werden, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptoberflächen der Halbleiterchips fließen. Ein Halbleiterchip mit einer vertikalen Struktur besitzt bei einer Ausführungsform Kontaktelemente auf seinen beiden Hauptoberflächen, das heißt auf seiner Oberseite und Unterseite. Bei einer Ausführungsform können die Leistungshalbleiterchips eine vertikale Struktur besitzen. Beispielhaft können sich die Source-Elektrode und die Gate-Elektrode eines Leistungs-MOSFETs auf einer Hauptoberfläche befinden, während die Drainelektrode des Leistungs-MOSFETs auf der anderen Hauptoberfläche angeordnet ist. Weiterhin können die unten beschriebenen Bauelemente integrierte Schaltungen zum Steuern der integrierten Schaltungen von anderen Halbleiterchips beinhalten, beispielsweise der integrierten Schaltungen von Leistungshalbleiterchips. Die Halbleiterchips brauchen nicht aus einem spezifischen Halbleitermaterial, wie beispielsweise Si, SiC, SiGe, GaAs, hergestellt sein und können weiterhin anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie etwa beispielsweise Isolatoren, Kunststoffe oder Metalle. Zudem können die Halbleiterchips gekapselt oder ungekapselt sein.
  • Die Halbleiterchips besitzen Elektroden (oder Kontaktpads (Kontaktflächen)), die das Herstellen eines elektrischen Kontakts mit den in den Halbleiterchips enthaltenen integrierten Schaltungen gestatten. Eine oder mehrere Metallschichten können auf den Elektroden der Halbleiterchips aufgebracht sein. Die Metallschichten können mit einer beliebigen gewünschten geometrischen Gestalt und einer beliebigen gewünschten Materialzusammensetzung hergestellt sein. Die Materialschichten können beispielsweise in Form einer einen Bereich bedeckenden Schicht vorliegen. Als das Material kann jedes gewünschte Metall oder jede gewünschte Metalllegierung verwendet werden, beispielsweise Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom oder Nickel-Vanadium. Die Metallschichten brauchen nicht homogen oder nur aus einem Material hergestellt zu sein, das heißt, verschiedene Zusammensetzungen und Konzentrationen der in den Metallschichten enthaltenen Materialien sind möglich.
  • Die Halbleiterchips sind über Trägern platziert oder auf Trägern montiert. Der Träger kann von einer beliebigen Gestalt oder Größe sein oder aus einem beliebigen Material bestehen. Während der Fabrikation der Bauelemente kann der Träger auf eine Weise bereitgestellt werden, dass andere Träger in der Nähe angeordnet und durch Verbindungsmittel mit dem Träger mit dem Zweck verbunden sind, die Träger zu trennen. Der Träger kann aus Metallen oder Metalllegierungen hergestellt sein, bei einer Ausführungsform Kupfer, Kupferlegierungen, Eisen-Nickel, Aluminium, Aluminiumlegierungen oder anderen Materialien. Er kann weiterhin elektrisch leitend sein. Zudem kann der Träger mit einem elektrisch leitenden Material elektrochemisch beschichtet sein, beispielsweise Kupfer, Silber, Eisen-Nickel oder Nickelphosphor. Der Träger kann beispielsweise ein Systemträger oder ein Teil eines Systemträgers wie etwa ein Die-Pad (Chipträger) oder ein metallischer Klipp oder irgendein anderes starres Substrat sein. Der Träger oder ein Teil von ihm kann gebogen sein, beispielsweise auf S-förmige Weise. Dadurch kann der Träger zwei Oberflächen mit verschiedenen Höhen verbinden.
  • Die unten beschriebenen Bauelemente enthalten externe Kontaktelemente, die von beliebiger Gestalt und Größe sein können. Die externen Kontaktelemente können von außerhalb des Bauelements zugänglich sein und können somit das Herstellen eines elektrischen Kontakts mit den Halbleiterchips von außerhalb des Bauelements gestatten. Weiterhin können die externen Kontaktelemente wärmeleitend sein und können als Kühlkörper zum Ableiten der von den Halbleiterchips erzeugten Wärme dienen. Die externen Kontaktelemente können aus einem beliebigen gewünschten elektrisch leitenden Material bestehen, beispielsweise einem Metall wie etwa Kupfer, Aluminium oder Gold, einer Metalllegierung oder einem elektrisch leitenden organischen Material. Die externen Kontaktelemente können Zuleitungen (Leads, Pins) eines Systemträgers (Leadframe) sein.
  • Die Bauelemente können ein Formmaterial (Moldmaterial) enthalten, das mindestens Teile der Komponenten der Bauelemente bedeckt. Das Formmaterial kann ein beliebiges geeignetes thermoplastisches oder wärmehärtendes Material sein. Es können verschiedene Techniken eingesetzt werden, um die Komponenten mit dem Formmaterial zu bedecken, beispielsweise Formpressen, Spritzgießen, Pulverschmelzformen oder Flüssigformen.
  • 1 zeigt schematisch ein Bauelement 100, das einen Halbleiterchip 10 mit einer Steuerelektrode 11 und einer auf einer ersten Oberfläche 13 angeordneten ersten Lastelektrode 12 und einer auf einer der ersten Oberfläche 13 gegenüberliegenden zweiten Oberfläche 15 angeordneten zweiten Lastelektrode 14 aufweist. Da 1 ein Draufsicht auf das Bauelement 100 zeigt, sind die zweite Lastelektrode 14 und die zweite Oberfläche 15 des Halbleiterchips 10 nicht sichtbar. Weiterhin enthält das Bauelement 100 eine elektrisch an die Steuerelektrode 11 gekoppelte erste Zuleitung (Lead, Pin) 16, eine elektrisch an die erste Lastelektrode 12 gekoppelte zweite Zuleitung (Lead, Pin) 17, eine elektrisch an die erste Lastelektrode 12 gekoppelte dritte Zuleitung (Lead, Pin) 18 und eine elektrisch an die zweite Lastelektrode 14 gekoppelte vierte Zuleitung (Lead, Pin) 19. Die zweite Zuleitung 17 ist von der dritten Zuleitung 18 getrennt. Somit sind die zweite und dritte Zuleitung 17 und 18 individuelle diskrete Zuleitungen und sind nicht integral (einstückig) ausgebildet. Zudem ist mindestens eine der zweiten und dritten Zuleitung 17 und 18 zwischen der ersten und vierten Zuleitung 16 und 19 angeordnet. Die andere der zweiten und dritten Zuleitung 17 und 18 kann ebenfalls zwischen der ersten und vierten Zuleitung 16 und 19 angeordnet sein, wie in 1 gezeigt, kann aber auch an anderer Stelle angeordnet sein.
  • 2 zeigt schematisch ein Bauelement 200, das Komponenten enthält, die den Komponenten des Bauelements 100 ähnlich oder mit ihnen identisch sind. Deshalb sind ähnliche oder identische Komponenten der Bauelemente 100 und 200 mit den gleichen Bezugszahlen bezeichnet. Bei dem Bauelement 200 werden ein oder mehrere erste Drähte 20 verwendet, um die zweite Zuleitung 17 elektrisch mit der ersten Lastelektrode 12 zu koppeln, und ein oder mehrere zweite Drähte 21 werden verwendet, um die dritte Zuleitung 18 elektrisch mit der ersten Lastelektrode 12 zu koppeln. Die Dicke d20 der ersten Drähte ist kleiner als die Dicke d21 der zweiten Drähte 21. In 2 sind die zweite und dritte Zuleitung 17 und 18 zwischen der ersten und vierten Zuleitung 16 und 19 angeordnet. Bei einer Ausführungsform ist es möglich, dass eine der zweiten und dritten Zuleitung 17 und 18 nicht zwischen der ersten und vierten Zuleitung 16 und 19 angeordnet ist, sondern an einer anderen Stelle.
  • 3 zeigt schematisch ein Bauelement 300. Wiederum sind Komponenten, die den Komponenten des Bauelements 100 ähnlich oder mit ihnen identisch sind, mit den gleichen Bezugszahlen bezeichnet. Das Bauelement 300 enthält einen Träger 22, auf dem der Halbleiterchip 10 montiert ist, wobei seine zweite Oberfläche 15 dem Träger 22 zugewandt ist. Weiterhin ist mindestens ein Teil 23 der zweiten Zuleitung 17 zwischen der ersten Zuleitung 16 und dem Träger 22 angeordnet. Wenngleich die dritte Zuleitung 18 in 3 zwischen der ersten und vierten Zuleitung 16 und 19 angeordnet ist, kann die dritte Zuleitung 18 an einer anderen Stelle angeordnet sein. Zudem hängt die vierte Zuleitung 19 mit dem Träger 22 zusammen. Anstatt einstückig ausgebildet zu sein, können der Träger 22 und die vierte Zuleitung 19 auch getrennt sein.
  • 4 zeigt schematisch ein Bauelement 400, das Komponenten enthält, die den Komponenten des Bauelements 100 ähnlich oder mit ihnen identisch sind und deshalb mit den gleichen Bezugszahlen bezeichnet sind. Das Bauelement 400 enthält weiterhin eine Spannungsmesseinheit 24, die elektrisch an die zweite Zuleitung 17 gekoppelt ist. In 4 sind die zweite und dritte Zuleitung 17 und 18 zwischen der ersten und vierten Zuleitung 16 und 19 angeordnet. Bei einer Ausführungsform ist es möglich, dass eine der zweiten und dritten Zuleitung 17 und 18 nicht zwischen der ersten und vierten Zuleitung 16 und 19 angeordnet ist, sondern an einer anderen Stelle.
  • Die 5A bis 5F zeigen schematisch ein Verfahren für die Herstellung eines Bauelements 500, das in 5F dargestellt ist. Das Bauelement 500 ist eine Implementierung der in 1 bis 3 gezeigten Bauelemente 100 bis 300. Die Merkmale des Bauelements 500, die unten beschrieben sind, können deshalb gleichermaßen auf die Bauelemente 100 bis 300 angewendet werden.
  • Wie in 5A gezeigt, wird ein Systemträger (Leadframe) 30 bereitgestellt. Der Systemträger 30 kann mehrere Träger 22 enthalten, von denen zwei in 5A gezeigt sind. Ein Montageloch 31 kann an jedem der Träger 22 vorgesehen sein, um zum Montieren der Bauelemente 500 auf einer Leiterplatte verwendet zu werden. Weiterhin sind vier Zuleitungen 16 bis 19 jedem der Träger 22 zugeordnet. Die Zuleitungen 16 bis 19 können im Wesentlichen parallel von einer Seite des Trägers 22 vorstehen. Die erste bis dritte Zuleitung 16 bis 18 können auf einer Seite der vierten Zuleitung 19 angeordnet sein, beispielsweise auf der linken Seite der vierten Zuleitung 19, wie in 5A gezeigt. Jede der Zuleitungen 16 bis 19 kann an dem Ende davon ein Drahtpad (Drahtbondfläche) aufweisen. Der Abstand zwischen der vierten Zuleitung 19 und der dritten Zuleitung 18 bei der vierten Zuleitung 19 kann größer sein als jeweils die Abstände zwischen den Zuleitungen 16 bis 18. Beispielsweise kann der Abstand zwischen der dritten und vierten Zuleitung 18 und 19 im Bereich von 1,5 bis 2,5 mm liegen. Die Abstände zwischen den Zuleitungen 16 bis 18 können jeweils im Bereich von 0,2 bis 0,8 mm liegen. Die vierte Zuleitung 19 kann mit einer Seite des Trägers 22 zusammenhängen. Weiterhin kann die zweite Zuleitung 17 bei der ersten Zuleitung 16 derart strukturiert sein, dass der Teil 23 der zweiten Zuleitung 17 zwischen der ersten Zuleitung 16 und dem Träger 22 platziert ist. Beispielsweise können die zweite Zuleitung 17 und bei einer Ausführungsform die dritte Zuleitung 18 L-förmig sein. Die Träger 22 und die Zuleitungen 16 bis 19 können durch Dämme (Zuganker) 32 verbunden sein. Aus Gründen der Übersichtlichkeit sind in 5A nur zwei der Dämme 32 gezeigt.
  • Der Systemträger 30 kann aus Metallen oder Metalllegierungen hergestellt sein, bei einer Ausführungsform Kupfer, Kupferlegierungen, Eisen-Nickel, Aluminium, Aluminiumlegierungen oder anderen elektrisch leitenden Materialien. Weiterhin kann der Systemträger 30 mit einem elektrisch leitenden Material elektrochemisch beschichtet sein, beispielsweise Kupfer, Silber, Eisen-Nickel oder Nickelphosphor. Die Gestalt des Systemträgers 30 ist auf keine Größe oder geometrische Gestalt beschränkt. Der Systemträger 30 kann durch Stanzen einer Metallplatte hergestellt worden sein.
  • Wie in 5B gezeigt, sind zwei Halbleiterchips 10 über den Trägern 22 platziert. Weiterhin können die Halbleiterchips 10 auch über weiteren Trägern 22 des Systemträgers 30 platziert sein (in 5B nicht gezeigt). Die Halbleiterchips 10 können auf einem aus einem Halbleitermaterial hergestellten Wafer produziert worden sein. Die Halbleiterchips 10 können auf dem gleichen Wafer hergestellt worden sein, können aber auf verschiedenen Wafern hergestellt worden sein. Weiterhin können die Halbleiterchips 10 physisch identisch sein, können aber auch verschiedene integrierte Schaltungen enthalten.
  • Die Halbleiterchips 10 sind so auf den Trägern 22 montiert, dass ihre zweiten Oberflächen 15 den Trägern 22 zugewandt sind. Die Halbleiterchips 10 können als Leistungshalbleiterchips konfiguriert sein, beispielsweise Leistungs-MOSFETs, IGBTs, JFETs oder Leistungsbipolartransistoren. Im Fall eines Leistungs-MOSFET oder JFET ist die Steuerelektrode 11 eine Gateelektrode, die erste Lastelektrode 12 ist eine Sourceelektrode und die zweite Lastelektrode 14 ist eine Drainelektrode. Im Fall eines IGBT ist die Steuerelektrode 11 eine Gateelektrode, die erste Lastelektrode 12 eine Emitterelektrode und die zweite Lastelektrode 14 eine Kollektorelektrode. Im Fall eines Leistungsbipolartransistors ist die Steuerelektrode 11 eine Basiselektrode, die erste Lastelektrode 12 eine Emitterelektrode und die zweite Lastelektrode 14 eine Kollektorelektrode.
  • 5C zeigt den auf dem Träger 22 montierten Halbleiterchip 10 im Querschnitt entlang der in 5B gezeigten Linie A-A'. Die zweite Lastelektrode 14 kann durch Diffusionslöten elektrisch an den Träger 22 gekoppelt sein. Dazu kann ein Lötmaterial auf der zweiten Lastelektrode 14 oder der oberen Oberfläche des Trägers 22 (nicht gezeigt) abgeschieden werden, beispielsweise durch Sputtern oder andere geeignete physikalische oder chemische Abscheidungsverfahren. Das Lötmaterial kann eine Dicke im Bereich von 100 nm bis 10 μm besitzen, bei einer Ausführungsform im Bereich von 1 bis 3 μm. Während der Lötoperation diffundiert das Lötmaterial in die benachbarten Materialien, was zu einer intermetallischen Phase an der Grenzfläche zwischen dem Halbleiterchip 10 und dem Träger 22 führt. Das Lötmaterial kann beispielsweise aus AuSn, AgSn, CuSn, Sn, AuIn, AgIn, AuSi oder CuIn bestehen.
  • Zum Herstellen der gelöteten Verbindung kann der Systemträger 30 durch eine Heizplatte auf eine Temperatur über dem Schmelzpunkt des Lötmaterials erhitzt werden, beispielsweise im Bereich von 200 bis 400°C, bei einer Ausführungsform im Bereich von 330 bis 350°C. Bei einer Ausführungsform können sowohl der Systemträger 30 als auch die Halbleiterchips 10 in einem Ofen platziert und auf eine angemessene Temperatur erhitzt werden. Eine Pick-and-Place-Anlage kann verwendet werden, die in der Lage ist, die Halbleiterchips 10 aufzugreifen und sie auf den erhitzten Trägern 22 zu platzieren. Während des Lötprozesses können die Halbleiterchips 10 für eine angemessene Zeit im Bereich von 10 bis 200 ms, bei einer Ausführungsform etwa 50 ms, auf die Träger 22 gepresst werden.
  • Anstelle eines Diffusionslötprozesses können andere Verbindungstechniken verwendet werden, um die Halbleiterchips 10 an den Trägern 22 anzubringen, beispielsweise Weichlöten oder adhäsives Bonden unter Verwendung eines elektrisch leitenden Klebers. Wenn ein Weichlötprozess zum Verbinden der Halbleiterchips 10 und der Träger 22 miteinander verwendet wird, bleibt Lötmaterial an den Grenzflächen zwischen den Halbleiterchips 10 und den Trägern 22 zurück, nachdem der Lötprozess beendet worden ist. Im Falle des adhäsiven Bondens kann ein elektrisch leitender Kleber verwendet werden, der auf gefüllten oder ungefüllten Polyimiden, Epoxidharzen, Acrylatharzen, Silikonharzen oder Mischungen davon basieren kann und mit Gold, Silber, Nickel oder Kupfer angereichert sein kann, um eine elektrische Leitfähigkeit herzustellen.
  • Wie in 5C gezeigt, kann die vierte Zuleitung 19, die mit dem Träger 22 zusammenhängt, in einer S-Gestalt gebogen sein, um eine Stufe zu formen.
  • Nach dem Anbringen der Halbleiterchips 10 an den Trägern 22 können elektrische Zwischenverbindungen von den Steuerelektroden 11 und den ersten Lastelektroden 12, auf den ersten Oberflächen 13 der Halbleiterchips 10 befindlich, zu den Zuleitungen 16 bis 18 hergestellt werden (siehe 5D). Diese Zwischenverbindungen können durch Drahtbonden hergestellt werden. Beispielsweise können Ball-Bonden oder Wedge-Bonden als die Zwischenverbindungstechnik verwendet werden. Die Bonddrähte können aus Gold, Aluminium, Kupfer oder irgendeinem anderen angemessenen elektrisch leitenden Material bestehen. Ein oder mehrere Bonddrähte 33 können angebracht sein, um die Steuerelektrode 11 elektrisch an die erste Zuleitung 16 zu koppeln. Ein oder mehrere Bonddrähte 34 können angebracht sein, um die erste Lastelektrode 12 elektrisch an die zweite Zuleitung 17 zu koppeln, und ein oder mehrere Bonddrähte 35 können angebracht sein, um die erste Lastelektrode 12 elektrisch an die dritte Zuleitung 18 zu koppeln.
  • Es kann vorgesehen werden, dass die Dicke (der Durchmesser) der Bonddrähte 33 und/oder 34 kleiner ist als die Dicke (der Durchmesser) der Bonddrähte 35. Beispielsweise kann die Dicke der Bonddrähte 33 und/oder 34 im Bereich von 10 bis 110 μm liegen und bei einer Ausführungsform kleiner als 100 μm sein. Die Dicke der Bonddrähte 35 kann im Bereich von 110 bis 500 μm liegen und bei einer Ausführungsform größer als 120 μm sein.
  • Als Alternativen zum Drahtbonden können andere Zwischenverbindungstechniken verwendet werden. Beispielsweise können Metallclips an den Halbleiterchips 10 und den Zuleitungen 16 bis 18 platziert werden, um die oben beschriebenen elektrischen Verbindungen herzustellen.
  • Ein Formtransferprozess kann durchgeführt werden, um die auf dem Systemträger 30 angeordneten Komponenten mit einem Formmaterial 36 zu kapseln (siehe 5E). Das Formmaterial 36 kann einen beliebigen Abschnitt des Bauelements 500 kapseln, lässt aber mindestens Teile der Zuleitungen 16 bis 19 unbedeckt. Die exponierten Teile der Zuleitungen 16 bis 19 können als externe Kontaktelemente verwendet werden, um das Bauelement 500 elektrisch an andere Komponenten zu koppeln, beispielsweise eine Leiterplatte wie etwa eine PCB (gedruckte Leiterplatte). Weiterhin können Teile der Träger 22, beispielsweise ihre Rückseiten und/oder die Montagelöcher 31, von dem Formmaterial 36 unbedeckt bleiben. Auf den exponierten Oberflächen des Bauelements 500 kann ein Kühlkörper oder Kühlelement angebracht werden, um die von dem Halbleiterchip 10 während des Betriebs erzeugte Wärme abzuleiten.
  • Das Formmaterial 36 kann aus einem beliebigen angemessenen elektrisch isolierenden thermoplastischen oder wärmehärtenden Material bestehen, bei einer Ausführungsform kann es aus einem üblicherweise in der gegenwärtigen Halbleiterkapselungstechnologie verwendeten Material bestehen. Um die Komponenten des Bauelements 500 mit dem Formmaterial 36 zu bedecken, können verschiedene Techniken eingesetzt werden, beispielsweise Formpressen, Spritzgießen, Pulverschmelzformen oder Flüssigformen.
  • Vor oder nach der Kapselung mit dem Formmaterial 36 werden die individuellen Bauelemente 500 durch Trennung des Systemträgers 30 voneinander getrennt, beispielsweise durch Sägen der Dämme 32 (siehe 5F).
  • Während des Betriebs des Bauelements 500 kann die zweite Zuleitung 17 zum Messen des elektrischen Potentials an der ersten Lastelektrode 12 gegenüber einem Referenzpotential, beispielsweise Massepotential, verwendet werden. Zu diesem Zweck kann eine Spannungsmesseinheit an die zweite Zuleitung 17 gekoppelt sein (in 5F nicht gezeigt). Die Spannungsmesseinheit kann derart ausgelegt sein, dass durch den Bonddraht 34 und die zweite Zuleitung 17 nur ein kleiner Strom oder kein Strom fließt. Je größer der durch den Bonddraht 34 und die zweite Zuleitung 17 fließende Strom ist, umso größer ist der durch diesen Strom verursachte Spannungsabfall, was das korrekte Erfassen der Spannung an der ersten Lastelektrode 12 beeinträchtigen würde. Beispielsweise kann der Innenwiderstand der Spannungsmesseinheit so gewählt werden, dass nur ein kleiner Strom oder kein Strom durch den Bonddraht 34 und die zweite Zuleitung 17 fließt. Der Drain-Source-Strom kann durch die Bonddrähte 35 und die dritte Zuleitung 18 fließen.
  • Aufgrund der Anordnung der Zuleitungen 16 bis 19 wird die Gate-Drain-Kapazität reduziert (falls der Halbleiterchip 10 ein Leistungs-MOSFET ist). Ein Grund ist der große Abstand zwischen der ersten Zuleitung 16, die an die Gate-Elektrode 11 gekoppelt ist, und der vierten Zuleitung 19, die an die Drain-Elektrode 14 gekoppelt ist. Dies impliziert auch, dass der Abstand zwischen den auf der Leiterplatte angeordneten Gate- und Drain-Pads groß genug sein kann, wodurch die Gate-Drain-Kapazität weiter reduziert wird. Ein weiterer Grund ist, dass die zweite und dritte Zuleitung 17 und 18 (oder mindestens eine der Zuleitungen 17 und 18) die erste Zuleitung 16 gegenüber der vierten Zuleitung 19 abschirmen. Weiterhin kann der Teil 23 der zweiten Zuleitung 17, der zwischen der ersten Zuleitung 16 und dem Träger 22 angeordnet ist, ebenfalls dazu beitragen, die Gate-Drain-Kapazität zu reduzieren, weil sich auch der Träger 22 auf Drainpotential befindet. Eine hohe Gate-Drain-Kapazität kann zu unerwünschten Effekten führen, beispielsweise zu einem unerwünschten oszillierenden Verhalten des Bauelements 500.
  • Die zwischen der ersten und zweiten Lastelektrode 12 und 14 angelegte Spannung kann bis zu 1000 V betragen. Die an die Steuerelektrode 11 angelegte Schaltfrequenz kann im Bereich von 100 kHz bis 1 MHz liegen, kann aber auch außerhalb dieses Bereichs liegen.
  • Für einen Fachmann ist es offensichtlich, dass die in den 1, 2, 3 und 5F gezeigten Bauelemente 100, 200, 300 und 500 nur als Beispiele gedacht sind und viele Variationen möglich sind. Beispielsweise kann die Anordnung der Zuleitungen 16 bis 19 variiert werden, wie in 6 bis 8 schematisch gezeigt. Aus Gründen der Übersichtlichkeit ist das Formmaterial 36 in den 6 bis 8 nicht gezeigt.
  • Bei dem in 6 gezeigten Bauelement 600 sind die Positionen der zweiten und dritten Zuleitung 17 und 18 im Vergleich zu dem in 5D gezeigten Bauelement 500 vertauscht. Die dritte Zuleitung 18, die zum Transferieren des Stroms zu oder von der ersten Lastelektrode 12 verwendet wird, ist bei der ersten Zuleitung 16 angeordnet, die an die Steuerelektrode 11 gekoppelt ist. Die zweite Zuleitung 17, die zum Messen des elektrischen Potentials an der ersten Lastelektrode 12 verwendet wird, ist zwischen der dritten Zuleitung 18 und der vierten Zuleitung 19 angeordnet. Bei dem Bauelement 600 ist die dritte Zuleitung 18 L-förmig, um die erste Zuleitung 16 gegenüber dem Träger 22 abzuschirmen.
  • Eine weitere Variation des Bauelements 500 ist in 7 gezeigt. Bei dem dort gezeigten Bauelement 700 ist die dritte Zuleitung 18 nicht zwischen der ersten und vierten Zuleitung 16 und 19 angeordnet. Im Gegenteil sind die erste und die zweite Zuleitung 16 und 17 zwischen der dritten und vierten Zuleitung 18 und 19 angeordnet. Wenngleich die Bonddrähte 33 und 35 in 7 kreuzen, sind sie nicht verbunden.
  • Eine Variation des Bauelements 700 ist das in 8 gezeigte Bauelement 800. Dort sind die erste und dritte Zuleitung 16 und 18 zwischen der zweiten und vierten Zuleitung 17 und 19 angeordnet. Die zweite Zuleitung 17 wird zum Messen des Potentials an der ersten Lastelektrode 12 verwendet, und die dritte Zuleitung 18 wird zum Transferieren des Stroms zu oder von der ersten Lastelektrode 12 verwendet. Bei dem Bauelement 800 ist die dritte Zuleitung 18 L-förmig, um die erste Zuleitung 16 gegenüber dem Träger 22 abzuschirmen. Wenngleich die Bonddrähte 33 und 34 in 8 kreuzen, sind sie nicht verbunden.
  • 9 zeigt schematisch ein Bauelement 900, das eine Implementierung des in 4 gezeigten Bauelements 400 ist. Die Merkmale des Bauelements 900, die unten beschrieben sind, können deshalb gleichermaßen auf das Bauelement 400 angewendet werden.
  • Das Bauelement 900 enthält eine Leiterplatte 40, beispielsweise eine PCB (Printed Circuit Board; gedruckte Leiterplatte). Das Bauelement 500 ist auf der Leiterplatte 40 montiert. Lötabscheidungen können verwendet worden sein, um die Zuleitungen 16 bis 19 an Kontaktpads der Leiterplatte 40 zu löten (nicht gezeigt). Weiterhin ist ein Halbleiterchip 41 auf der Leiterplatte 40 montiert. Der Halbleiterchip 41 enthält die Spannungsmesseinheit 24. Eine elektrische Verbindung 42 wird zum elektrischen Koppeln der zweiten Zuleitung 17 an die in dem Halbleiterchip 41 enthaltene Spannungsmesseinheit 24 verwendet. Die Spannungsmesseinheit 24 kann einen Innenwiderstand aufweisen, der hoch genug ist, sodass durch den Bonddraht 34, die zweite Zuleitung 17 und die elektrische Verbindung 42 nur ein kleiner Strom oder kein Strom fließt. Dadurch kann die Spannungsmesseinheit 24 das Elektrodenpotential an der ersten Lastelektrode 12 präzise messen. Der Laststrom kann durch die dritte und vierte Zuleitung 18 und 19 fließen. Anstelle des Bauelements 500 können die Bauelemente 600 bis 800 in dem Bauelement 900 implementiert sein. Das an der ersten Lastelektrode 12 gemessene elektrische Potential kann zu verschiedenen Zwecken verwendet werden, beispielsweise zum Steuern der Steuerelektrode 11.
  • Wenn ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform der Erfindung bezüglich nur einer von mehreren Implementierungen offenbart worden sein mag, kann außerdem ein derartiges Merkmal oder ein derartiger Aspekt mit einem oder mehreren weiteren Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie für eine gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann. Weiterhin soll in dem Ausmaß, in dem die Ansprüche „enthalten”, „haben”, „mit” oder andere Varianten davon entweder in der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck „umfassen” einschließend sein. Die Ausdrücke „gekoppelt” und „verbunden” können zusammen mit Ableitungen verwendet worden sein. Es versteht sich, dass diese Ausdrücke verwendet worden sein können, um anzugeben, dass zwei Elemente unabhängig davon miteinander kooperieren oder interagieren, ob sie in direktem physischem oder elektrischem Kontakt stehen oder sie nicht in direktem Kontakt miteinander stehen. Weiterhin versteht sich, dass Ausführungsformen der Erfindung in diskreten Schaltungen, teilweise integrierten Schaltungen oder ganz integrierten Schaltungen oder Programmierungsmitteln implementiert sein können. Außerdem ist der Ausdruck „beispielhaft” lediglich als ein Beispiel anstatt das Beste oder Optimale gemeint. Es ist auch zu verstehen, dass hierin dargestellte Merkmale und/oder Elemente mit bestimmten Abmessungen relativ zueinander zum Zweck der Vereinfachung und zum leichten Verständnis dargestellt worden sind und dass tatsächliche Abmessungen von den hierin dargestellten wesentlich differieren können.

Claims (11)

  1. Bauelement (100–900), umfassend: einen Halbleiterchip (10) mit einer Steuerelektrode (11) und einer ersten Lastelektrode (12) auf einer ersten Oberfläche (13) und einer zweiten Lastelektrode (14) auf einer zweiten Oberfläche (15) gegenüber der ersten Oberfläche (13); einen Träger (22), über dem der Halbleiterchip (10) platziert ist, wobei die zweite Oberfläche (15) des Halbleiterchips (10) dem Träger (22) zugewandt ist; eine elektrisch an die Steuerelektrode (11) gekoppelte erste Zuleitung (16); eine elektrisch an die erste Lastelektrode (12) gekoppelte zweite Zuleitung (17); eine elektrisch an die erste Lastelektrode (12) gekoppelte dritte Zuleitung (18), wobei die dritte Zuleitung (18) von der zweiten Zuleitung (17) getrennt ist; und eine elektrisch an die zweite Lastelektrode (14) gekoppelte vierte Zuleitung (19), wobei die vierte Zuleitung (19) mit dem Träger (22) zusammenhängt, mindestens eine der zweiten und dritten Zuleitung (17, 18) zwischen der ersten und vierten Zuleitung (16, 19) angeordnet ist, mindestens ein Teil (23) der zweiten Zuleitung (17) zwischen der ersten Zuleitung (16) und dem Träger (22) angeordnet ist, und der Abstand zwischen der vierten Zuleitung (19) und der Zuleitung neben der vierten Zuleitung (19) größer ist als der jeweilige Abstand zwischen der ersten, zweiten und dritten Zuleitung (16, 17, 18).
  2. Bauelement (100–900) nach Anspruch 1, wobei die erste, zweite, dritte und vierte Zuleitung (16, 17, 18, 19) von einer Seite des Bauelements (100–900) vorstehen.
  3. Bauelement (100–900) nach einem der vorhergehenden Ansprüche, wobei mindestens ein erster Draht die zweite Zuleitung (17) elektrisch an die erste Lastelektrode (12) koppelt.
  4. Bauelement (100–900) nach Anspruch 3, wobei die Dicke des mindestens einen ersten Drahts kleiner ist als 100 μm.
  5. Bauelement (100–900) nach einem der vorhergehenden Ansprüche, wobei mindestens ein zweiter Draht die dritte Zuleitung (18) elektrisch an die erste Lastelektrode (12) koppelt.
  6. Bauelement (100–900) nach Anspruch 5, wobei die Dicke des mindestens einen zweiten Drahts größer ist als 120 μm.
  7. Bauelement (100–900) nach Anspruch 5 oder 6, wobei die Dicke des mindestens einen ersten Drahts kleiner ist als die Dicke des mindestens einen zweiten Drahts.
  8. Bauelement (100–900) nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (10) ein Leistungs-Halbleiterchip ist.
  9. Bauelement (100–900) nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (10) ein Leistungs-MOSFET oder ein IGBT ist.
  10. Bauelement (100–900) nach einem der vorhergehenden Ansprüche, wobei eine Spannungsmesseinheit (24) elektrisch an die zweite Zuleitung (17) gekoppelt ist.
  11. Bauelement (100–900) nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (10) von einem Formmaterial (36) bedeckt ist und mindestens Teile der ersten, zweiten, dritten und vierten Zuleitung (16, 17, 18, 19) von dem Formmaterial (36) unbedeckt sind.
DE102009009874.7A 2008-02-22 2009-02-20 Elektronikbauelement mit einem Halbleiterchip und mehreren Zuleitungen Active DE102009009874B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/035,598 US8253225B2 (en) 2008-02-22 2008-02-22 Device including semiconductor chip and leads coupled to the semiconductor chip and manufacturing thereof
US12/035,598 2008-02-22

Publications (2)

Publication Number Publication Date
DE102009009874A1 DE102009009874A1 (de) 2009-09-10
DE102009009874B4 true DE102009009874B4 (de) 2014-05-15

Family

ID=40936516

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009009874.7A Active DE102009009874B4 (de) 2008-02-22 2009-02-20 Elektronikbauelement mit einem Halbleiterchip und mehreren Zuleitungen

Country Status (2)

Country Link
US (2) US8253225B2 (de)
DE (1) DE102009009874B4 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5424675B2 (ja) * 2008-03-18 2014-02-26 キヤノン株式会社 半導体装置の製造方法及び半導体装置
US8717016B2 (en) * 2010-02-24 2014-05-06 Infineon Technologies Ag Current sensors and methods
CN103229295B (zh) * 2010-11-29 2016-01-06 丰田自动车株式会社 动力模块
WO2013093714A1 (en) * 2011-12-23 2013-06-27 Sendyne Corporation Current shunt
US8853835B2 (en) 2012-10-05 2014-10-07 Infineon Technologies Ag Chip arrangements, a chip package and a method for manufacturing a chip arrangement
US9754854B2 (en) 2012-10-11 2017-09-05 Infineon Technologies Ag Semiconductor device having sensing functionality
US9035437B2 (en) 2013-03-12 2015-05-19 Infineon Technologies Austria Ag Packaged device comprising non-integer lead pitches and method of manufacturing the same
US9123701B2 (en) 2013-07-11 2015-09-01 Infineon Technologies Austria Ag Semiconductor die and package with source down and sensing configuration
US9041460B2 (en) * 2013-08-12 2015-05-26 Infineon Technologies Ag Packaged power transistors and power packages
DE102015104990B4 (de) * 2015-03-31 2020-06-04 Infineon Technologies Austria Ag Verbindungshalbleitervorrichtung mit einem Abtastlead
JP6582678B2 (ja) 2015-07-27 2019-10-02 三菱電機株式会社 半導体装置
US9899481B2 (en) * 2016-01-18 2018-02-20 Infineon Technologies Austria Ag Electronic component and switch circuit
DE102017209904B4 (de) * 2017-06-13 2023-09-21 Infineon Technologies Ag Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes
EP3608644B1 (de) * 2018-08-09 2021-03-24 Infineon Technologies AG Verfahren zum bestimmen eines vorzeichens eines laststroms in einer brückenschaltung mit mindestenes einer leistungshalbleiterschaltung
CN109285824A (zh) * 2018-11-12 2019-01-29 北京模电半导体有限公司 双芯片to-252引线框架及半导体封装器件
US20220375832A1 (en) * 2021-05-20 2022-11-24 Infineon Technologies Austria Ag Method of Forming a Semiconductor Package with Connection Lug

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132468A (ja) * 1992-10-20 1994-05-13 Hitachi Ltd 半導体装置
US5399905A (en) * 1993-01-14 1995-03-21 Mitsubishi Denki Kabushiki Kaisha Resin sealed semiconductor device including multiple current detecting resistors
DE19920381A1 (de) * 1998-05-05 1999-12-09 Int Rectifier Corp Gehäuse und Leitungsrahmen für ein Halbleiterbauelement hoher Stromleitfähigkeit, mit großflächigen Verbindungsanschlüssen und veränderter Form
EP1079434A2 (de) * 1999-08-27 2001-02-28 Kabushiki Kaisha Toshiba Leistungselement-Gehäusestruktur
DE10017383A1 (de) * 1999-04-08 2001-03-01 Nec Corp Halbleitervorrichtung
US6307272B1 (en) * 1998-05-27 2001-10-23 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
US20040026770A1 (en) * 2001-05-18 2004-02-12 Mitsuho Tsuchida Power source circuit device
DE102004047306A1 (de) * 2004-09-29 2006-04-06 Infineon Technologies Ag Leistungs-Halbleiterbauteil

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4546374A (en) * 1981-03-23 1985-10-08 Motorola Inc. Semiconductor device including plateless package
DE10303933B4 (de) 2003-01-31 2005-08-04 Infineon Technologies Ag Halbleiterbauelement mit verringerter anschlussbedingter parasitärer Induktivität und/oder Kapazität

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132468A (ja) * 1992-10-20 1994-05-13 Hitachi Ltd 半導体装置
US5399905A (en) * 1993-01-14 1995-03-21 Mitsubishi Denki Kabushiki Kaisha Resin sealed semiconductor device including multiple current detecting resistors
DE19920381A1 (de) * 1998-05-05 1999-12-09 Int Rectifier Corp Gehäuse und Leitungsrahmen für ein Halbleiterbauelement hoher Stromleitfähigkeit, mit großflächigen Verbindungsanschlüssen und veränderter Form
US6307272B1 (en) * 1998-05-27 2001-10-23 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
DE10017383A1 (de) * 1999-04-08 2001-03-01 Nec Corp Halbleitervorrichtung
EP1079434A2 (de) * 1999-08-27 2001-02-28 Kabushiki Kaisha Toshiba Leistungselement-Gehäusestruktur
US20040026770A1 (en) * 2001-05-18 2004-02-12 Mitsuho Tsuchida Power source circuit device
DE102004047306A1 (de) * 2004-09-29 2006-04-06 Infineon Technologies Ag Leistungs-Halbleiterbauteil

Also Published As

Publication number Publication date
US20090212284A1 (en) 2009-08-27
DE102009009874A1 (de) 2009-09-10
US8618644B2 (en) 2013-12-31
US20120319109A1 (en) 2012-12-20
US8253225B2 (en) 2012-08-28

Similar Documents

Publication Publication Date Title
DE102009009874B4 (de) Elektronikbauelement mit einem Halbleiterchip und mehreren Zuleitungen
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE102012105929B4 (de) Halbleiter-Bauelement mit einem Kontaktclip mit Vorsprüngen und Herstellung davon
DE102009006152B4 (de) Verfahren zur Herstellung eines Elektronikbauelements
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE112006002488B4 (de) Halbleiter-Baueinheit
DE102012112769A1 (de) Modul mit einer diskreten Vorrichtung, die auf einem DCB-Substrat montiert ist
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE102012106566B4 (de) Halbleiterchip, Vorrichtung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zum Herstellen der Vorrichtung
DE102012110494A1 (de) Vorrichtung umfassend zwei Leistungshalbleiterchips und Herstellungsverfahren dafür
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102016109853A1 (de) Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen mit verbesserter thermischer und elektrischer Leistung
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102007024413A1 (de) Bonddrahtloses Leistungsmodul mit doppelseitiger Einzelbauelementkühlung und Tauchbadkühlung
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102007006447A1 (de) Elektronisches Modul und Verfahren zur Herstellung des elektronischen Moduls
DE102014117953B4 (de) Halbleiterbauelement und Halbleiterpackage mit mehreren Halbleiterchips und einem Laminat und Herstellungsverfahren dafür
DE102006047761A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102008023127A1 (de) Halbleiterbauelement
DE102008046728A1 (de) Elektronikbauelement
DE102008039389A1 (de) Halbleiterbauelement
DE102019108988B3 (de) Leistungshalbleitermodul und verfahren zur herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R020 Patent grant now final

Effective date: 20150217