DE102008025451B4 - Halbleiterbauelement und Verfahren zum Platzieren von Halbleiterbauelementen - Google Patents

Halbleiterbauelement und Verfahren zum Platzieren von Halbleiterbauelementen Download PDF

Info

Publication number
DE102008025451B4
DE102008025451B4 DE102008025451A DE102008025451A DE102008025451B4 DE 102008025451 B4 DE102008025451 B4 DE 102008025451B4 DE 102008025451 A DE102008025451 A DE 102008025451A DE 102008025451 A DE102008025451 A DE 102008025451A DE 102008025451 B4 DE102008025451 B4 DE 102008025451B4
Authority
DE
Germany
Prior art keywords
electrically insulating
insulating layer
carrier
semiconductor chip
electrically
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008025451A
Other languages
English (en)
Other versions
DE102008025451A1 (de
Inventor
Ralf Otremba
Joachim Mahler
Bernd Rakow
Reimund Engl
Rupert Fischer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102008025451A1 publication Critical patent/DE102008025451A1/de
Application granted granted Critical
Publication of DE102008025451B4 publication Critical patent/DE102008025451B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/1576—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Bauelement, umfassend:
einen elektrisch leitenden Träger; eine auf dem Träger aufgebrachte elektrisch isolierende Schicht;
eine auf der elektrisch isolierenden Schicht aufgebrachte Klebeschicht;
einen auf der Klebeschicht aufgebrachten ersten Halbleiterchip; und
einen zweiten Halbleiterchip, der ein erstes Kontaktelement auf einer ersten Hauptoberfläche und ein zweites Kontaktelement auf einer zweiten Hauptoberfläche aufweist,
wobei der zweite Halbleiterchip mit der ersten Hauptoberfläche auf den Träger aufgebracht ist und das erste Kontaktelement elektrisch mit dem Träger verbunden ist, und
der zweite Halbleiterchip ein Leistungshalbleiter ist und von dem ersten Halbleiterchip gesteuert wird.

Description

  • Allgemeiner Stand der Technik
  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement und ein Verfahren zu dessen Montage.
  • Leistungshalbleiterchips können beispielsweise in Halbleiterbauelemente integriert sein. Leistungshalbleiterchips eignen sich insbesondere für das Schalten oder Steuern von Strömen und/oder Spannungen.
  • In den Schriften DE 28 37 300 A1 , DE 10 2004 026 159 B3 , DE 101 22 191 A1 , US 2006/0056213 A1 , DE 101 17 775 A1 und DE 10 2004 040 773 B3 sind Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterbauelementen beschrieben.
  • Aufgabe der vorliegenden Erfindung ist es die aus dem Stand der Technik bekannten Nachteile bei der Montage von Halbleiterbauelementen zu überwinden.
  • Kurze Beschreibung der Zeichnungen
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln, und sie sind in diese Spezifikation integriert und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen lassen sich ohne weiteres verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechend ähnliche Teile.
  • 1 veranschaulicht schematisch ein Bauelement gemäß einem Ausführungsbeispiel.
  • 2 veranschaulicht schematisch ein Bauelement gemäß einem Ausführungsbeispiel.
  • 3 veranschaulicht schematisch ein Bauelement gemäß einem Ausführungsbeispiel.
  • 4 veranschaulicht schematisch ein Bauelement gemäß einem Ausführungsbeispiel.
  • 5A bis 5D veranschaulichen schematisch ein Ausführungsbeispiel eines Verfahrens zum Herstellen eines Bauelements.
  • 6A bis 6D veranschaulichen schematisch ein Ausführungsbeispiel eines Verfahrens zum Herstellen eines Bauelements.
  • 7 veranschaulicht schematisch ein Bauelement 700 gemäß einem Ausführungsbeispiel.
  • Ausführliche Beschreibung
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen spezifische Ausführungsformen, in denen die Erfindung praktiziert werden kann, beispielhaft gezeigt sind. In dieser Hinsicht wird Richtungsterminologie wie etwa „oben”, „unten”, „Vorderseite”, „Rückseite”, „vordere”, „hintere” usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe unterschiedlicher Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Es versteht sich, dass die Merkmale der hierin beschriebenen verschiedenen Ausführungsformen miteinander kombiniert werden können, sofern nicht spezifisch anders angemerkt.
  • Bauelemente mit einem auf einem Träger aufgebrachten Halbleiterchip sind unten beschrieben. Der Träger kann eine beliebige Form oder Größe aufweisen oder aus einem beliebigen Material bestehen. Während der Herstellung des Bauelements kann der Träger auf eine Weise bereitgestellt werden, dass andere Träger in der Nähe angeordnet sind und durch Verbindungsmittel mit dem Zweck, die Träger zu trennen, verbunden sind. Der Träger kann aus Metallen oder Metalllegierungen, insbesondere Kupfer, Kupferlegierungen, Aluminium, Aluminiumlegierungen oder anderen Materialien hergestellt sein. Er kann weiterhin elektrisch leitend sein und unter anderem als Kühlkörper zum Ableiten der von dem Halbleiterchip erzeugten Wärme dienen. Der Träger kann beispielsweise ein Systemträger sein.
  • Die unten beschriebenen Halbleiterchips können extrem verschiedene Arten sein und können beispielsweise integrierte elektrische oder elektrooptische Schaltungen enthalten. Die Halbleiterchips können beispielsweise als Leistungstransistoren, Leistungsdioden, Steuerschaltungen, Mikroprozessoren oder mikroelektromechanische Komponenten konfiguriert sein. Halbleiterchips mit einer vertikalen Struktur können involviert sein, das heißt, dass die Halbleiterchips derart hergestellt sein können, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptoberflächen der Halbleiterchips fließen können. Ein Halbleiterchip mit einer vertikalen Struktur kann Kontaktelemente insbesondere auf seinen beiden Hauptoberflächen aufweisen, das heißt auf seiner Oberseite und Unterseite. Insbesondere können Leistungstransistoren und Leistungsdioden eine vertikale Struktur besitzen. Beispielhaft können sich der Sourceanschluss und der Gateanschluss eines Leistungstransistors und der Anodenanschluss einer Leistungsdiode auf einer Hauptoberfläche befinden, während der Drainanschluss des Leistungstransistors und der Kathodenanschluss der Leistungsdiode auf der anderen Hauptoberfläche angeordnet sind. Eine Leistungsdiode kann insbesondere als eine Schottky-Diode verkörpert sein. Weiterhin können die unten beschriebenen Halbleiterchips integrierte Schaltungen zum Steuern der integrierten Schaltungen von anderen Halbleiterchips enthalten, beispielsweise den integrierten Schaltungen von Leistungstransistoren oder Leistungsdioden. Die Halbleiterchips brauchen nicht aus einem spezifischen Halbleitermaterial hergestellt zu sein und können weiterhin anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie etwa beispielsweise Isolatoren, Kunststoffe oder Metalle. Zudem können die Halbleiterchips gekapselt oder ungekapselt sein.
  • Die Halbleiterchips können Kontaktpads aufweisen, die das Herstellen eines elektrischen Kontakts mit den Halbleiterchips gestatten. Die Kontaktpads können aus einem beliebigen gewünschten elektrisch leitenden Material bestehen, beispielsweise aus einem Metall wie etwa Aluminium, Gold oder Kupfer, einer Metalllegierung oder einem elektrisch leitenden organischen Material. Die Kontaktpads können sich auf den aktiven Oberflächen der Halbleiterchips oder auf anderen Oberflächen der Halbleiterchips befinden.
  • Die Halbleiterchips können in einer funktionalen Beziehung zueinander stehen, insbesondere eine Beziehung, bei der, wenn mehr als ein Halbleiterchip verwendet wird, ein mindestens erster der Halbleiterchips mindestens einen zweiten der Halbleiterchips steuert.
  • Eine elektrisch isolierende Schicht kann über dem Träger angeordnet sein. Die elektrisch isolierende Schicht kann aus einem beliebigen Material bestehen, beispielsweise kann sie aus Metalloxiden hergestellt sein, insbesondere Aluminiumoxid, Silberoxid, Titanoxid, Kupferoxid, Chromoxid oder Zinkoxid, Siliziumoxid, diamantartigem Kohlenstoff, Imiden, organischen Materialien, Keramikmaterialien, Gläsern oder Polymeren. Wenn die elektrisch isolierende Schicht aus Siliziumoxid hergestellt ist, kann sie weiterhin andere Elemente wie etwa Phosphor oder Bor enthalten. Die Dicke der elektrisch isolierenden Schicht kann beispielsweise im Bereich zwischen 10 nm und 150 μm liegen, insbesondere kann sie im Bereich zwischen 1 μm und 20 μm liegen. Die elektrisch isolierende Schicht kann einen beliebigen Anteil einer beliebigen Anzahl von Oberflachen des Trägers bedecken und kann zusätzlich einen beliebigen anderen Teil des Bauelements zu einem beliebigen Grad bedecken, insbesondere Bonddrähte, Halbleiterchips und Kontaktelemente von Halbleiterchips.
  • Die elektrisch isolierende Schicht kann über beliebige Mittel hergestellt werden, die für das Herstellen von elektrisch isolierenden Schichten geeignet sind. Der Ausdruck „elektrisch isolierend” bezieht sich auf die Eigenschaft der Schicht, relativ zu anderen Komponenten des Bauelements höchstens nur marginal elektrisch leitend zu sein. Insbesondere bezieht sich der Ausdruck „elektrisch isolierend” auf die höchstens nur marginale elektrische Leitfähigkeit in einer Richtung hauptsächlich senkrecht zu der Erstreckungsebene der elektrisch isolierenden Schicht.
  • Die elektrisch isolierende Schicht kann haftende Eigenschaften bezüglich des Trägers und auch gegenüber Gussmassematerialien aufweisen, die zu dem Zweck auf dem Bauelement angebracht sind, den Teil des Trägers zu kapseln, wo Halbleiterchips platziert sind. Die Haftung der elektrisch isolierenden Schicht bezüglich Gussmassematerialien kann entsprechend dem Material der Gussmasse variieren.
  • Weiterhin kann eine Klebeschicht über dem Träger angeordnet sein. Die Klebeschicht kann Hafteigenschaften zu einem willkürlichen Grad aufweisen. Die Klebeschicht kann an einem beliebigen Material haften, insbesondere an Materialien, die zum Herstellen der elektrisch isolierenden Schicht und äußeren Teile von Halbleiterchips verwendet werden. Die Klebeschicht kann eine willkürliche Dicke besitzen, insbesondere im Bereich zwischen 10 nm und 150 μm, insbesondere im Bereich zwischen 5 μm und 50 μm. Die Klebeschicht kann bezüglich der elektrischen Leitfähigkeit willkürliche Eigenschaften besitzen, das heißt, die Klebeschicht kann elektrisch isolierend oder elektrisch leitend sein. Die Klebeschicht kann zusätzlich Teilchen enthalten, um ihre Wärmeleitfähigkeit zu erhöhen, insbesondere Silberteilchen.
  • Die Schichten, die über dem Träger aufgebracht werden, können über eine beliebige Art von Abscheidungsverfahren abgeschieden werden, insbesondere galvanische Abscheidung, physikalische Dampfabscheidung, chemische Dampfabscheidung, Sputtern, Aufschleuderprozesse, Sprühabscheidung oder Tintenstrahldrucken.
  • Die Anzahl der zum Herstellen des Bauelements verwendeten Schichten ist möglicherweise nicht auf eine oder zwei begrenzt, tatsächlich kann eine beliebige Anzahl von aufeinander gestapelten Schichten vorgesehen sein. Mehrere elektrisch isolierende Schichten können aufeinander gestapelt sein, können aber auch durch eine oder mehrere Schichten ohne elektrisch isolierende Eigenschaften mit willkürlicher Dicke getrennt sein. Jede der mehreren elektrisch isolierenden Schichten kann eine andere Dicke, Materialzusammensetzung und einen Grad an Trägerbedeckung als die übrige Anzahl von zum Herstellen des Bauelements verwendeten elektrisch isolierenden Schichten aufweisen.
  • Teile der elektrisch isolierenden Schicht, die einen Halbleiterchip bedeckt, können entfernt werden, um elektrische Kontakte mit den Kontaktelementen des Halbleiterchips herzustellen. Beispielsweise können vor dem Aufbringen der elektrisch isolierenden Schicht auf dem Träger Kontaktelemente oder Teile der Halbleiterchips durch eine Maskierungsschicht bedeckt werden, um zu verhindern, dass die elektrisch isolierende Schicht auf den von der Maskierungseinrichtung bedeckten Bereichen abgeschieden wird. Nach der Abscheidung der elektrisch isolierenden Schicht wird die Maskierungsschicht abgehoben. Die die Kontaktelemente des Halbleiterchips bedeckende isolierende Schicht kann entfernt werden, während ein elektrischer Kontakt mit dem Kontaktelement beispielsweise durch Drahtbonden durch die elektrisch isolierende Schicht unter Verwendung einer erhöhten Temperatur oder von Ultraschall oder eines Laserstrahls ausgebildet wird. Wenn zum Abscheiden der elektrisch isolierenden Schicht ein galvanisches Verfahren eingesetzt wird, kann zudem ein geeignetes elektrisches Potential an die Kontaktelemente des Halbleiterchips angelegt werden, um zu verhindern, dass die Kontaktelemente mit der elektrisch isolierenden Schicht bedeckt werden.
  • 1 veranschaulicht ein Bauelement 100 im Querschnitt als ein Ausführungsbeispiel. Das Bauelement 100 enthält einen Träger 10 und eine elektrisch isolierende Schicht 11, die derart auf dem Träger 10 aufgebracht ist, dass die elektrisch isolierende Schicht 11 in direktem Kontakt mit dem Träger 10 steht. Der Anteil des Trägers 10, der mit der elektrisch isolierenden Schicht 11 beschichtet ist, kann variieren. Die elektrisch isolierende Schicht 11 kann insbesondere auch Teile der unteren Oberfläche und Teile der Seiten des Trägers 10 bedecken. Das Bauelement 100 enthält weiterhin eine Klebeschicht 12, die auf die elektrisch isolierende Schicht 11 aufgebracht ist, sowie einen ersten Halbleiterchip 13, der auf der Klebeschicht 12 platziert ist. Die Klebeschicht 12 stellt die Haftung des ersten Halbleiterchips 13 an der elektrisch isolierenden Schicht 11 und effektiv an dem Träger 10 sicher. Das Aufbringen des ersten Halbleiterchips 13 kann derart durchgeführt werden, dass er nicht elektrisch mit dem Träger 10 verbunden ist.
  • 2 veranschaulicht ein Bauelement 200 als ein weiteres Ausführungsbeispiel. Das Bauelement 200 ist eine Entwicklung des in 1 dargestellten Bauelements 100. Zusätzlich zu dem oben erwähnten Träger 10, der elektrisch isolierenden Schicht 11, der Klebeschicht 12 und dem ersten Halbleiterchip 13 ist ein zweiter Halbleiterchip 14 auf dem Träger 10 aufgebracht. Das Aufbringen des zweiten Halbleiterchips 14 kann in jedem Stadium des Herstellungsprozesses des Bauelements 100 erfolgen. Beispielsweise kann der zweite Halbleiterchip 14 derart an dem Träger 10 angebracht werden, dass der zweite Halbleiterchip 14 elektrisch mit dem Träger 10 verbunden ist. Insbesondere kann der zweite Halbleiterchip 14 ein vertikaler Leistungshalbleiter wie etwa ein Leistungstransistor oder eine Leistungsdiode sein. Eine erste Hauptoberfläche des zweiten Halbleiterchips 14, die dem Träger 10 zugewandt ist, kann mit dem Träger 10, der elektrisch leitend sein kann, in elektrischem Kontakt stehen. Der erste Halbleiterchip 13 kann den zweiten Halbleiterchip 14 steuern.
  • 3 veranschaulicht ein Bauelement 300 als ein weiteres Ausführungsbeispiel. Das Bauelement 300 enthält einen Träger 10 und eine erste elektrisch isolierende Schicht 15, die über dem Träger 10 angeordnet ist. Der Anteil des Trägers 10, der mit der ersten elektrisch isolierenden Schicht 15 beschichtet ist, kann variieren. Die erste elektrisch isolierende Schicht 15 kann insbesondere auch Teile der unteren Oberfläche und Teile der Seiten des Trägers 10 bedecken. Die erste elektrisch isolierende Schicht 15 braucht nicht in direktem Kontakt mit dem Träger 10 zu stehen. Somit kann auch eine weitere Schicht, die leitend sein kann, zwischen dem Träger 10 und der ersten elektrisch isolierenden Schicht 15 angeordnet sein. Das Bauelement 300 enthält weiterhin eine zweite elektrisch isolierende Schicht 16, die auf der ersten elektrisch isolierenden Schicht 15 aufgebracht ist. Die erste elektrisch isolierende Schicht 15 und die zweite elektrisch isolierende Schicht 16 können durch eine Zwischenschicht 17 getrennt sein. Die Zwischenschicht 17 kann elektrisch leitend sein und kann beispielsweise aus Silber oder Aluminium hergestellt sein. Insbesondere können die Zwischenschicht 17 und die zweite elektrisch isolierende Schicht 16 den gleichen Anteil des Trägers 10 wie die erste elektrisch isolierende Schicht 15 bedecken. Die Zwischenschicht 17 kann dazu beitragen, die in den elektrisch isolierenden Schichten 15 und 16 auftretende mechanische Beanspruchung zu reduzieren. Zusätzliche elektrisch isolierende Schichten und/oder zusätzliche Zwischenschichten, die in 3 nicht dargestellt sind, können auf den elektrisch isolierenden Schichten 15 und 16 gestapelt sein. Eine Klebeschicht 12 ist auf dem durch die elektrisch isolierenden Schichten 15 und 16 gebildeten Stapel abgeschieden. Ein erster Halbleiterchip 13 ist auf der Klebeschicht 12 platziert, wobei die Klebeschicht 12 die Haftung des ersten Halbleiterchips 13 an der elektrisch isolierenden Schicht 16 und effektiv an dem Träger 10 sicherstellt. Das Aufbringen des ersten Halbleiterchips 13 kann derart durchgeführt werden, dass er nicht elektrisch mit dem Träger 10 verbunden ist.
  • 4 veranschaulicht ein Bauelement 400 als ein weiteres Ausführungsbeispiel. Das Bauelement 400 ist eine Entwicklung des in 3 dargestellten Bauelements 300. Zusätzlich zu dem oben erwähnten Träger 10, den elektrisch isolierenden Schichten 15 und 16, der Klebeschicht 12 und dem ersten Halbleiterchip 13 ist ein zweiter Halbleiterchip 14 auf dem Träger 10 aufgebracht. Das Aufbringen des zweiten Halbleiterchips 14 kann in jedem Stadium des Herstellungsprozesses des Bauelements 300 erfolgen. Beispielsweise kann der zweite Halbleiterchip 14 derart an dem Träger 10 angebracht werden, dass der zweite Halbleiterchip 14 elektrisch mit dem Träger 10 verbunden ist. Insbesondere kann der zweite Halbleiterchip 14 ein vertikaler Leistungshalbleiter wie etwa ein Leistungstransistor oder eine Leistungsdiode sein, wobei eine erste Hauptoberfläche dem Träger 10 zugewandt ist und mit dem Träger 10 in elektrischem Kontakt steht. Der erste Halbleiterchip 13 kann den zweiten Halbleiterchip 14 steuern.
  • Die 5A bis 5D veranschaulichen verschiedene Stadien der Herstellung eines Bauelements 500, das in 5D dargestellt ist. Das Bauelement 500 ist eine Entwicklung des in 2 dargestellten Bauelements 200.
  • 5A veranschaulicht den Träger 10 und den zweiten Halbleiterchip 14. Der zweite Halbleiterchip 14 kann derart auf dem Träger 10 montiert sein, dass eine dem Träger 10 zugewandte erste Hauptoberfläche des zweiten Halbleiterchips 14 elektrisch mit dem Träger 10 verbunden ist. Insbesondere kann der zweite Halbleiterchip 14 ein vertikaler Leistungshalbleiter sein, insbesondere ein Leistungstransistor oder eine Leistungsdiode. Falls der zweite Halbleiterchip 14 ein Leistungstransistor ist, kann der Drainanschluss des Leistungstransistors elektrisch mit dem Träger 10 verbunden sein, der aus einem Metall oder einer Metalllegierung oder einem anderen elektrisch leitenden Material hergestellt sein kann. Die elektrische Verbindung zwischen dem zweiten Halbleiterchip 14 und dem Träger 10 kann beispielsweise durch Aufschmelzlöten, Vakuumlöten, Diffusionslöten oder Haftbonden durch Verwendung eines elektrisch leitenden Klebers hergestellt werden.
  • Wenn das Diffusionslöten als Verbindungstechnik verwendet wird, ist es möglich, Lotmaterialien zu verwenden, die nach dem Ende der Lötoperation an der Grenzfläche zwischen dem Träger 10 und dem zweiten Halbleiterchip 14 aufgrund der Grenzflächendiffusionsprozesse zu intermetallischen Phasen führen. In diesem Fall ist die Verwendung von AuSn-, AgSn-, CuSn-, AgIn-, AuIn- oder CuIn-Loten denkbar, beispielsweise für einen Kupfer- oder Eisen-Nickel-Träger 10. Wenn der zweite Halbleiterchip 14 an den Träger 10 geklebt wird, ist es möglich, leitende Kleber zu verwenden, die auf Epoxidharzen basieren und mit Gold, Silber, Nickel oder Kupfer, um die elektrische Leitfähigkeit herzustellen, angereichert sein können.
  • 5B veranschaulicht die Abscheidung der Isolierschicht 11, die bei der vorliegenden Ausführungsform galvanisch auf dem Träger 10 abgeschieden wird. Dazu kann der Träger 10 zusammen mit dem zweiten Halbleiterchip 14 in eine Elektrolytlösung getaucht werden, die das auf dem Träger 10 abzuscheidende Material enthält, oder alternativ kann die Elektrolytlösung über die obere Oberfläche des Trägers 10 gegossen werden. Weiterhin wird eine entsprechende Spannung an den Träger 10 und mindestens eine weitere Elektrode, die in der Elektrolytlösung platziert ist, angelegt. Die Spannung zwischen dem Träger 10 und der weiteren Elektrode ist derart eingestellt, dass das isolierende Material an der exponierten Oberfläche des Trägers 10 ausfällt. Das isolierende Material kann ein Metalloxid sein, insbesondere Titanoxid, Chromoxid oder Zinkoxid.
  • Andere Abscheidungsverfahren können verwendet werden, wie etwa Dampfabscheidung aus der physikalischen oder chemischen Phase, Sputtern, Aufschleuderprozesse, Sprühabscheidung, Tintenstrahldrucken oder andere Verfahren. Der Anteil des Trägers 10, der mit der elektrisch isolierenden Schicht 11 beschichtet wird, kann variieren und hängt von dem Abscheidungsverfahren ab. Die elektrisch isolierende Schicht 11 kann insbesondere auch Teile der unteren Oberfläche und Teile der Seiten des Trägers 10 bedecken.
  • Zwei oder mehr elektrisch isolierende Schichten können aufeinander gestapelt sein, wie in 3 dargestellt. Weiterhin können Zwischenschichten, die elektrisch leitend sein können, zwischen den elektrisch isolierenden Schichten angeordnet sein.
  • Der zweite Halbleiterchip 14 kann ein oder mehrere Kontaktelemente auf seiner zweiten Hauptoberfläche aufweisen, die während der galvanischen Abscheidung für die Elektrolytlösung exponiert ist. Um zu verhindern, dass das isolierende Material die Kontaktelemente beschichtet, kann an die Kontaktelemente ein elektrisches Potential ϕ angelegt sein. Das Potential ϕ ist derart eingestellt, dass die galvanische Abscheidung des isolierenden Materials nicht an den Kontaktelementen auf der zweiten Hauptoberfläche des zweiten Halbleiterchips 14 eintritt.
  • Wie in 5C dargestellt, wird die Klebeschicht 12 auf der elektrisch isolierenden Schicht 11 abgeschieden. Der erste Halbleiterchip 13 wird auf der Klebeschicht 12 platziert, wobei die Klebeschicht 12 die Haftung des ersten Halbleiterchips 13 an der elektrisch isolierenden Schicht 11 und effektiv an dem Träger 10 sicherstellt. Die Klebeschicht 12 kann elektrisch isolierend oder elektrisch leitend sein. Die elektrische Isolierung des ersten Halbleiterchips 13 von dem Träger 10 wird durch die elektrisch isolierende Schicht 11 sichergestellt.
  • Wie in 5D dargestellt, können Drahtbonds 18 ausgebildet sein, um den ersten Halbleiterchip 13 und den zweiten Halbleiterchip 14 miteinander sowie mit externen Einrichtungen, insbesondere Pins 19, zu verbinden, die möglicherweise nicht in direktem Kontakt mit dem Träger 10 stehen. Die Drahtbonds 18 oder zumindest einige von ihnen können auch vor der galvanischen Abscheidung der isolierenden Schicht 11 ausgebildet werden. Die Drahtbonds 18 gestatten das Anlegen des Potentials ϕ an die Kontaktelemente auf der zweiten Hauptoberfläche des zweiten Halbleiterchips 14, so dass die galvanische Abscheidung des isolierenden Materials an diesen Kontaktelementen nicht eintritt.
  • Weiterhin kann eine Gussmasse 20 zum Kapseln des Bauelements 500 verwendet werden. Die Gussmasse 20 kann einen beliebigen Abschnitt des Bauelements 500 kapseln, insbesondere kann sie die Oberfläche des Trägers 10 kapseln, auf dem die Halbleiterchips 13 und 14 aufgebracht sind. Die Gussmasse 20 kann auch Teile der Pins 19 derart kapseln, dass sich andere Teile der Pins 19 mit dem Zweck von der Gussmasse 20 nach außen erstrecken, dass sie mit externen Verbindungspunkten verbunden werden. Zudem können, wie in 5D dargestellt, eine Oberfläche des Trägers 10 oder der elektrisch isolierenden Schicht 11 und einer Oberfläche der Gussmasse 20 eine Ebene bilden. Die Gussmasse 20 kann aus einem beliebigen geeigneten thermoplastischen oder wärmehärtenden Material bestehen, insbesondere kann sie aus einem Material bestehen, das üblicherweise in der zeitgenössischen Halbleiterkapselungstechnologie verwendet wird. Beispielsweise kann die Gussmasse 20 aus einem Material bestehen, das an der elektrisch isolierenden Schicht 11 haftet, um das Eindringen von Feuchtigkeit in das Bauelement 500 zu verhindern. Es können verschiedene Techniken eingesetzt werden, um die Komponenten des Bauelements 500 mit der Gussmasse 20 zu bedecken, beispielsweise Formpressen oder Spritzguss.
  • Die 6A bis 6D veranschaulichen verschiedene Stadien der Herstellung eines Bauelements 600, das in 6D dargestellt ist. Das Bauelement 600 ist eine Entwicklung des in 2 dargestellten Bauelements 200.
  • 6A veranschaulicht den Träger 10 und Teilchen 21, die auf dem Träger 10 aufgebracht sind. Die Fläche der Aufbringung der Teilchen 21 kann einen beliebigen Anteil der Fläche des Trägers 10 enthalten. Die Teilchen 21 können aus einem Keramikmaterial, insbesondere Oxiden wie etwa Siliziumoxid, Aluminiumoxid, Zirkoniumoxid oder Titanoxid oder Nitriden wie etwa Siliziumnitrid hergestellt sein. Die Teilchen 21 können auch aus einem beliebigen anderen anorganischen Material hergestellt sein, das Keramiken, insbesondere Gläser, bilden kann, wie etwa Siliziumdioxid. Die Teilchen 21 können auch aus organischem Material hergestellt sein, insbesondere Tetraethylorthosilan (TEOS), Polyimiden, Polyoxybenzazol, Polybenzimidazol oder thermoplastischen Hochtemperaturharzen. Die Abmessungen der Teilchen 21 können von beliebiger Größe sein, insbesondere kann die Erstreckung eines Teilchens 21 kleiner als 100 nm sein, kann aber auch größer als das sein. Die Teilchen 21 können weiterhin gewisse thermodynamische Eigenschaften aufweisen, insbesondere können sie eine relativ niedrige Schmelztemperatur besitzen. Die Teilchen 21 können weiterhin in einer geeigneten Flüssigkeit 22 dispergiert sein, die angemessen ist, um eine vorzeitige Agglomerierung der Teilchen 21 zu verhindern. Die Flüssigkeit 22 kann beispielsweise aus Aceton, Ethanol, Toluol oder irgendeinem anderen Lösungsmittel bestehen. Das Aufbringen der Teilchen 21 kann unter Verwendung eines Applikators 23 erfolgen. Der Applikator 23 kann insbesondere eine Tintenstrahldruckeinrichtung sein.
  • Nach der Aufbringung der in der Flüssigkeit 22 dispergierten Teilchen 21 auf den Träger 10 werden der Träger 10 und die darauf aufgebrachten Teilchen 21 einer Temperatur T1 ausgesetzt, wie in 6B dargestellt. Die Temperatur T1 kann über Raumtemperatur sein, insbesondere kann sie im Bereich von 50 bis 300°C liegen. Die Expositionszeit kann willkürlich lang sein, insbesondere kann sie lang genug sein, um das Verdampfen der Flüssigkeit 22 zu gestatten, wobei die auf dem Träger 10 lokalisierten Teilchen 21 zurückbleiben.
  • 6C veranschaulicht ein weiteres Ausführungsbeispiel des Verfahrens zum Herstellen des Bauelements 600. Bei der vorliegenden Ausführungsform sind die Teilchen 21 mit einer Beschichtung 24 umgeben, um eine vorzeitige Agglomerierung der Teilchen 21 zu verhindern. Die Beschichtung 24 kann aus einem organischen Material oder einem Polymer bestehen, insbesondere Polyoxymethylen (POM) oder Polyvinylacetat (PVAC). Die Siedetemperatur der Beschichtung 24 kann über der Siedetemperatur der Flüssigkeit 22 liegen. Die Siedetemperatur der Beschichtung 24 kann weiterhin kleiner sein als die Sintertemperatur der Teilchen 21. Der Träger 10 und die darauf aufgebrachten Teilchen 21 werden nach der Verdampfung der Flüssigkeit 22 einer Temperatur T2 ausgesetzt, um die Beschichtung 24 zu entfernen. Die Temperatur T2 kann über Raumtemperatur liegen, insbesondere kann sie im Bereich von 50 bis 400°C liegen. Die Expositionszeit kann willkürlich lang sein, insbesondere kann sie lang genug sein, um das Verdampfen der Beschichtung 24 zu gestatten, wobei die auf dem Träger 10 lokalisierten Teilchen 21 zurückbleiben. Anstelle der Beschichtung aller Teilchen 21 mit der Beschichtung 24, können keines der Teilchen 21 oder nur ein Anteil von ihnen beschichtet werden.
  • Nach dem Verdampfen der Beschichtung 24 können die Teilchen 21 durch Sintern oder Schmelzen während der Exposition gegenüber der erhöhten Temperatur T2 oder einer anderen entsprechenden Temperatur eine feste Schicht 25 bilden. Die feste Schicht 25 kann eine beliebige Dicke aufweisen, insbesondere kann ihre Dicke im Bereich von 1 bis 5 μm liegen. Die feste Schicht 25 kann elektrisch isolierend sein.
  • Wie in 6D dargestellt, ist die Klebeschicht 12 auf der festen Schicht 25 abgeschieden und der erste Halbleiterchip 13 auf der Klebeschicht 12 platziert. Die Klebeschicht 12 stellt die Haftung des ersten Halbleiterchips 13 an der festen Schicht 25 und effektiv an dem Träger 10 sicher. Das Aufbringen des zweiten Halbleiterchips 13 kann derart durchgeführt werden, dass er nicht elektrisch mit dem Träger 10 verbunden ist.
  • 7 veranschaulicht ein Bauelement 700 einer weiteren Ausführungsform. Der zweite Halbleiterchip 14 ist auf dem Träger 10 platziert. Die durch ein beliebiges Verfahren ausgebildete elektrisch isolierende Schicht 11 wird derart auf dem Träger 10 aufgebracht, dass eine Hauptoberfläche des zweiten Halbleiterchips 14 nicht von der elektrisch isolierenden Schicht 11 bedeckt ist. Die Klebeschicht 12 kann auf der elektrisch isolierenden Schicht 11 aufgebracht sein. Der erste Halbleiterchip 13 wird auf der Klebeschicht 12 aufgebracht. Die Drahtbonds 18 werden ausgebildet, um die Halbleiterchips 13 und 14 miteinander und mit den Pins 19 zu verbinden. Die Gussmasse 20 kapselt Teile des Trägers 10, der elektrisch isolierenden Schicht 11, der Klebeschicht 12, der Halbleiterchips 13 und 14, der Drahtbonds 18 und der Pins 19. Die Pins 19 können gebogen sein, um das Bauelement 700 auf einer Leiterplatte zu montieren.
  • Wenngleich ein besonderes Merkmal oder ein besonderer Aspekt einer Ausführungsform der Erfindung möglicherweise bezüglich nur einer von mehreren Implementierungen offenbart worden ist, kann zusätzlich ein derartiges Merkmal oder ein derartiger Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie dies möglicherweise für eine beliebige gegebene oder bestimmte Anwendung erwünscht und vorteilhaft ist. Zudem sollen indem Ausmaß, dass die Ausdrücke „enthalten”, „haben”, „mit” oder andere Varianten davon entweder in der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise inklusive sein, die dem Ausdruck „umfassen” ähnlich ist. Die Ausdrücke „gekoppelt” und „verbunden” können zusammen mit Ableitungen verwendet worden sein. Es versteht sich, dass diese Ausdrücke verwendet worden sind, um anzuzeigen, dass zwei Elemente ungeachtet dessen miteinander kooperieren oder interagieren, ob sie in direktem physikalischem oder elektrischem Kontakt stehen oder sie nicht in direktem Kontakt miteinander stehen. Außerdem soll der Ausdruck „beispielhaft” lediglich als ein Beispiel anstatt das Beste oder Optimale gemeint sein. Es versteht sich außerdem, dass hierin dargestellte Merkmale und/oder Elemente mit bestimmten Abmessungen relativ zueinander zu Zwecken der Einfachheit und dem leichten Verständnis dargestellt sind und dass tatsächliche Abmessungen substantiell von den hierin veranschaulichten differieren können.

Claims (18)

  1. Bauelement, umfassend: einen elektrisch leitenden Träger; eine auf dem Träger aufgebrachte elektrisch isolierende Schicht; eine auf der elektrisch isolierenden Schicht aufgebrachte Klebeschicht; einen auf der Klebeschicht aufgebrachten ersten Halbleiterchip; und einen zweiten Halbleiterchip, der ein erstes Kontaktelement auf einer ersten Hauptoberfläche und ein zweites Kontaktelement auf einer zweiten Hauptoberfläche aufweist, wobei der zweite Halbleiterchip mit der ersten Hauptoberfläche auf den Träger aufgebracht ist und das erste Kontaktelement elektrisch mit dem Träger verbunden ist, und der zweite Halbleiterchip ein Leistungshalbleiter ist und von dem ersten Halbleiterchip gesteuert wird.
  2. Bauelement nach Anspruch 1, wobei die elektrisch isolierende Schicht ein Material aus einer Gruppe bestehend aus einem Metalloxid, einem Siliziumoxid, einem diamantartigen Kohlenstoff, einem Imid, einer Keramik, Glas oder einem Polymer umfasst.
  3. Bauelement nach Anspruch 1, wobei die Klebeschicht elektrisch isolierend und wärmeleitend ist.
  4. Bauelement nach Anspruch 1, wobei ein Oberflächeninhalt der elektrisch isolierenden Schicht größer ist als ein Oberflächeninhalt der Klebeschicht.
  5. Bauelement nach Anspruch 1, wobei die elektrisch isolierende Schicht eine erste Oberfläche und eine zweite Oberfläche des Trägers mindestens teilweise bedeckt.
  6. Bauelement nach Anspruch 1, wobei eine Gussmasse an der elektrisch isolierenden Schicht haftet.
  7. Bauelement, umfassend: einen elektrisch leitenden Träger; eine auf dem Träger aufgebrachte erste elektrisch isolierende Schicht; eine auf der ersten elektrisch isolierenden Schicht aufgebrachte zweite elektrisch isolierende Schicht; eine auf der zweiten elektrisch isolierenden Schicht aufgebrachte erste Klebeschicht; einen auf der ersten Klebeschicht aufgebrachten ersten Halbleiterchip; und einen an dem Träger angebrachten und elektrisch mit dem Träger verbundenen zweiten Halbleiterchip.
  8. Bauelement nach Anspruch 7, wobei eine erste Zwischenschicht zwischen der ersten elektrisch isolierenden Schicht und der zweiten elektrisch isolierenden Schicht angeordnet ist.
  9. Bauelement nach Anspruch 8, wobei die erste Zwischenschicht elektrisch leitend ist.
  10. Bauelement nach Anspruch 7, wobei die erste elektrisch isolierende Schicht und/oder die zweite elektrisch isolierende Schicht zumindest ein Material aus einer Gruppe bestehend aus Metalloxiden, Siliziumoxiden, diamantartigem Kohlenstoff, Imiden, Keramik, Glas oder Polymeren umfassen.
  11. Verfahren, umfassend: Platzieren eines ersten Halbleiterchips auf einem elektrisch leitenden Träger; Abscheiden einer elektrisch isolierenden Schicht auf dem Träger, nachdem der erste Halbleiterchip auf dem Träger platziert wurde, wobei zum Abscheiden der elektrisch isolierenden Schicht auf dem Träger eine erste Spannung zwischen dem ersten Halbleiterchip und dem Träger angelegt wird und eine zweite Spannung an einem Kontaktelement des ersten Halbleiterchips angelegt wird, um zu verhindern, dass das Kontaktelement mit der elektrisch isolierenden Schicht beschichtet wird; und Platzieren eines zweiten Halbleiterchips auf der elektrisch isolierenden Schicht.
  12. Verfahren nach Anspruch 11, umfassend das galvanische Abscheiden der elektrisch isolierenden Schicht.
  13. Verfahren nach Anspruch 11, umfassend das Abscheiden einer Gussmasse auf der elektrisch isolierenden Schicht.
  14. Verfahren nach Anspruch 11, wobei die elektrisch isolierende Schicht mindestens ein Material aus einer Gruppe bestehend aus einem Metalloxid, einem Siliziumoxid, einem diamantartigen Kohlenstoff, einem Imid, einer Keramik, Glas oder einem Polymer umfasst.
  15. Verfahren, umfassend: Abscheiden einer Vielzahl von in einer Flüssigkeit dispergierten Teilchen, die von einer Beschichtung umgeben sind, auf einem Träger; Ausbilden einer elektrisch isolierenden Schicht durch Erhitzen der Teilchen, wobei die Teilchen einer Temperatur T1 zum Verdampfender Flüssigkeit und anschließend einer Temperatur T2 zum Verdampfen der Beschichtung ausgesetzt werden; und Platzieren eines ersten Halbleiterchips auf der elektrisch isolierenden Schicht.
  16. Verfahren nach Anspruch 15, umfassend das Ausbilden der elektrisch isolierenden Schicht durch Sintern oder Schmelzen der Teilchen.
  17. Verfahren nach Anspruch 15, wobei die Abmessungen der Teilchen kleiner als 100 nm sind.
  18. Verfahren nach Anspruch 15, umfassend das Abscheiden der Teilchen auf dem Träger durch Verwenden eines Tintenstrahlverfahrens.
DE102008025451A 2007-06-04 2008-05-28 Halbleiterbauelement und Verfahren zum Platzieren von Halbleiterbauelementen Active DE102008025451B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/757,649 2007-06-04
US11/757,649 US7868465B2 (en) 2007-06-04 2007-06-04 Semiconductor device with a metallic carrier and two semiconductor chips applied to the carrier

Publications (2)

Publication Number Publication Date
DE102008025451A1 DE102008025451A1 (de) 2008-12-11
DE102008025451B4 true DE102008025451B4 (de) 2011-04-21

Family

ID=39942327

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008025451A Active DE102008025451B4 (de) 2007-06-04 2008-05-28 Halbleiterbauelement und Verfahren zum Platzieren von Halbleiterbauelementen

Country Status (2)

Country Link
US (2) US7868465B2 (de)
DE (1) DE102008025451B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159701B2 (en) 2013-09-17 2015-10-13 Infineon Technologies Ag Method of manufacturing a chip package, chip package, method of manufacturing a chip assembly and chip assembly
US9349680B2 (en) 2014-01-05 2016-05-24 Infineon Technologies Austria Ag Chip arrangement and method of manufacturing the same

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7884454B2 (en) 2005-01-05 2011-02-08 Alpha & Omega Semiconductor, Ltd Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
US7898092B2 (en) * 2007-11-21 2011-03-01 Alpha & Omega Semiconductor, Stacked-die package for battery power management
US9257375B2 (en) 2009-07-31 2016-02-09 Alpha and Omega Semiconductor Inc. Multi-die semiconductor package
US8164199B2 (en) * 2009-07-31 2012-04-24 Alpha and Omega Semiconductor Incorporation Multi-die package
US8577190B2 (en) 2010-03-23 2013-11-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Optocoupler
US8412006B2 (en) * 2010-03-23 2013-04-02 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Optocoupler
US8571360B2 (en) * 2010-03-23 2013-10-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Optocoupler with light guide defining element
CN102339818B (zh) * 2010-07-15 2014-04-30 台达电子工业股份有限公司 功率模块及其制造方法
US8569109B2 (en) 2011-06-30 2013-10-29 Infineon Technologies Ag Method for attaching a metal surface to a carrier, a method for attaching a chip to a chip carrier, a chip-packaging module and a packaging module
KR101237566B1 (ko) 2011-07-20 2013-02-26 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
US20130154123A1 (en) * 2011-12-20 2013-06-20 Infineon Technologies Ag Semiconductor Device and Fabrication Method
CN104126226B (zh) * 2012-02-14 2018-05-04 三菱综合材料株式会社 焊接结构、功率模块、带散热器的功率模块用基板及其制造方法以及焊料基底层形成用膏
US8866274B2 (en) * 2012-03-27 2014-10-21 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
DE102012206362B4 (de) * 2012-04-18 2021-02-25 Rohde & Schwarz GmbH & Co. Kommanditgesellschaft Schaltungsanordnung zur thermisch leitfähigen Chipmontage und Herstellungsverfahren
US9318473B2 (en) * 2012-04-20 2016-04-19 Infineon Technologies Ag Semiconductor device including a polymer disposed on a carrier
US9397018B2 (en) 2013-01-16 2016-07-19 Infineon Technologies Ag Chip arrangement, a method for manufacturing a chip arrangement, integrated circuits and a method for manufacturing an integrated circuit
US9230889B2 (en) 2013-01-16 2016-01-05 Infineon Technologies Ag Chip arrangement with low temperature co-fired ceramic and a method for forming a chip arrangement with low temperature co-fired ceramic
US20140197527A1 (en) * 2013-01-16 2014-07-17 Infineon Technologies Ag Chip arrangement and a method for manufacturing a chip arrangement
US9171787B2 (en) * 2013-06-04 2015-10-27 Infineon Technologies Austria Ag Packaged semiconductor device having an embedded system
JP2015076442A (ja) * 2013-10-07 2015-04-20 ローム株式会社 パワーモジュールおよびその製造方法
CN104716128B (zh) 2013-12-16 2019-11-22 台达电子企业管理（上海）有限公司 功率模块、电源变换器以及功率模块的制造方法
US9735078B2 (en) 2014-04-16 2017-08-15 Infineon Technologies Ag Device including multiple semiconductor chips and multiple carriers
US9673170B2 (en) 2014-08-05 2017-06-06 Infineon Technologies Ag Batch process for connecting chips to a carrier
CN106653725A (zh) * 2015-11-03 2017-05-10 无锡麟力科技有限公司 一种引线框架
CN111816623A (zh) * 2019-05-12 2020-10-23 李湛明 封装半导体器件及其封装方法
DE102019117789B4 (de) 2019-07-02 2023-06-01 Infineon Technologies Ag Halbleitervorrichtung mit galvanisch isolierten Halbleiterchips
CN116153922A (zh) * 2023-02-15 2023-05-23 深圳吉华微特电子有限公司 大功率智能igbt模块及其加工工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2837300A1 (de) * 1978-08-26 1980-03-06 Bbc Brown Boveri & Cie Halbleiteranordnung
DE10122191A1 (de) * 2001-05-08 2002-08-22 Infineon Technologies Ag Halbleiterbauelement mit einem Halbleiterkörper und einem Gehäuse
DE10117775A1 (de) * 2001-04-09 2002-10-17 Abb Research Ltd Leistungshalbleitermodul sowie Verfahren zum Herstellen eines solchen Leistungshalbleitermoduls
DE102004040773B3 (de) * 2004-08-23 2005-05-25 Siemens Ag Halbleiterschaltgeräte mit Temeratursensor
DE102004026159B3 (de) * 2004-05-28 2006-02-16 Infineon Technologies Ag Verfahren zur Herstellung von elektronischen Bauelementen, deren Verwendung zur Herstellung integrierter Schaltungen und damit hergestelltes elektronisches Bauelement
US20060056213A1 (en) * 2004-08-21 2006-03-16 Joosang Lee Power module package having excellent heat sink emission capability and method for manufacturing the same

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5544412A (en) * 1994-05-24 1996-08-13 Motorola, Inc. Method for coupling a power lead to a bond pad in an electronic module
JP3316714B2 (ja) * 1994-05-31 2002-08-19 三菱電機株式会社 半導体装置
US5544512A (en) * 1994-08-23 1996-08-13 Shieh; Jin-Ren Burglaryproof axial pin tumbler lock
DE19626100C1 (de) 1996-06-28 1997-12-18 Siemens Ag Verfahren zum Auftragen von Mehrkomponenten-Gießharz
JP3347026B2 (ja) * 1997-07-23 2002-11-20 株式会社巴川製紙所 電子部品用接着テープ
US6204093B1 (en) * 1997-08-21 2001-03-20 Micron Technology, Inc. Method and apparatus for applying viscous materials to a lead frame
US6207354B1 (en) * 1999-04-07 2001-03-27 International Business Machines Coporation Method of making an organic chip carrier package
US6284086B1 (en) * 1999-08-05 2001-09-04 Three - Five Systems, Inc. Apparatus and method for attaching a microelectronic device to a carrier using a photo initiated anisotropic conductive adhesive
KR100335481B1 (ko) * 1999-09-13 2002-05-04 김덕중 멀티 칩 패키지 구조의 전력소자
US6407411B1 (en) * 2000-04-13 2002-06-18 General Electric Company Led lead frame assembly
DE10030427A1 (de) 2000-06-21 2002-01-10 Possehl Electronic Gmbh Verfahren zum Behandeln eines Systemträgers
DE10137184B4 (de) * 2001-07-31 2007-09-06 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
JP3890947B2 (ja) * 2001-10-17 2007-03-07 松下電器産業株式会社 高周波半導体装置
US7214569B2 (en) * 2002-01-23 2007-05-08 Alien Technology Corporation Apparatus incorporating small-feature-size and large-feature-size components and method for making same
US6747300B2 (en) * 2002-03-04 2004-06-08 Ternational Rectifier Corporation H-bridge drive utilizing a pair of high and low side MOSFETs in a common insulation housing
DE10224124A1 (de) * 2002-05-29 2003-12-18 Infineon Technologies Ag Elektronisches Bauteil mit äußeren Flächenkontakten und Verfahren zu seiner Herstellung
KR20040008093A (ko) * 2002-07-17 2004-01-28 엔지케이 스파크 플러그 캄파니 리미티드 동 페이스트 및 그것을 이용한 배선기판
US7153754B2 (en) * 2002-08-29 2006-12-26 Micron Technology, Inc. Methods for forming porous insulators from “void” creating materials and structures and semiconductor devices including same
JP2004214258A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
DE10336747A1 (de) * 2003-08-11 2005-03-17 Infineon Technologies Ag Halbleiterbauelementanordnung mit einer Nanopartikel aufweisenden Isolationsschicht
US6992380B2 (en) * 2003-08-29 2006-01-31 Texas Instruments Incorporated Package for semiconductor device having a device-supporting polymeric material covering a solder ball array area
US7157791B1 (en) * 2004-06-11 2007-01-02 Bridge Semiconductor Corporation Semiconductor chip assembly with press-fit ground plane
US7227198B2 (en) * 2004-08-11 2007-06-05 International Rectifier Corporation Half-bridge package
JP5001542B2 (ja) * 2005-03-17 2012-08-15 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置の製造方法
JP2006318980A (ja) * 2005-05-10 2006-11-24 Toyota Industries Corp 半導体装置および半導体装置の製造方法
EP1818989A3 (de) * 2006-02-10 2010-12-01 Semiconductor Energy Laboratory Co., Ltd. Nichtflüchtiges Halbleiterspeicherelement und Herstellungsverfahren dafür
JP4176785B2 (ja) * 2006-06-02 2008-11-05 株式会社東芝 スイッチング素子、半導体装置及びそれらの製造方法
US7923823B2 (en) * 2007-01-23 2011-04-12 Infineon Technologies Ag Semiconductor device with parylene coating
DE102007018914B4 (de) * 2007-04-19 2019-01-17 Infineon Technologies Ag Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2837300A1 (de) * 1978-08-26 1980-03-06 Bbc Brown Boveri & Cie Halbleiteranordnung
DE10117775A1 (de) * 2001-04-09 2002-10-17 Abb Research Ltd Leistungshalbleitermodul sowie Verfahren zum Herstellen eines solchen Leistungshalbleitermoduls
DE10122191A1 (de) * 2001-05-08 2002-08-22 Infineon Technologies Ag Halbleiterbauelement mit einem Halbleiterkörper und einem Gehäuse
DE102004026159B3 (de) * 2004-05-28 2006-02-16 Infineon Technologies Ag Verfahren zur Herstellung von elektronischen Bauelementen, deren Verwendung zur Herstellung integrierter Schaltungen und damit hergestelltes elektronisches Bauelement
US20060056213A1 (en) * 2004-08-21 2006-03-16 Joosang Lee Power module package having excellent heat sink emission capability and method for manufacturing the same
DE102004040773B3 (de) * 2004-08-23 2005-05-25 Siemens Ag Halbleiterschaltgeräte mit Temeratursensor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159701B2 (en) 2013-09-17 2015-10-13 Infineon Technologies Ag Method of manufacturing a chip package, chip package, method of manufacturing a chip assembly and chip assembly
US9349680B2 (en) 2014-01-05 2016-05-24 Infineon Technologies Austria Ag Chip arrangement and method of manufacturing the same

Also Published As

Publication number Publication date
US20110189821A1 (en) 2011-08-04
DE102008025451A1 (de) 2008-12-11
US8642408B2 (en) 2014-02-04
US20080296782A1 (en) 2008-12-04
US7868465B2 (en) 2011-01-11

Similar Documents

Publication Publication Date Title
DE102008025451B4 (de) Halbleiterbauelement und Verfahren zum Platzieren von Halbleiterbauelementen
DE102008023127B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102012105929B4 (de) Halbleiter-Bauelement mit einem Kontaktclip mit Vorsprüngen und Herstellung davon
DE102008029644B4 (de) Halbleiterbauelement als Modul und Verfahren zu seiner Herstellung
DE102008027703B4 (de) Bauelement, Module und Verfahren zu deren Herstellung
DE102008039389B4 (de) Bauelement und Verfahren zur Herstellung
DE102008046728B4 (de) Elektronikbauelement und Verfahren zur Herstellung
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE102008057707B4 (de) Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102016108060B4 (de) Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
DE102008034164B4 (de) Modul mit Leistung-Halbleiterchip und Verfahren
DE102008062498A1 (de) Elektronikbauelement und Verfahren
DE102010037439B4 (de) Bauelement mit einem Halbleiterchip und einem Träger und Fabrikationsverfahren
DE102009034578A1 (de) Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
DE102008035911B4 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE102009017853B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102009006152A1 (de) Elektronikbauelement und Verfahren zur Herstellung des Elektronikbauelements
DE112007000832T5 (de) Dünne Plättchen und Metallsubstrate verwendende Halbleiterplättchengehäuse
DE102007063820B3 (de) Vertikaler Halbleiterleistungsschalter und Verfahren zu dessen Herstellung
DE102009039227B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R082 Change of representative
R020 Patent grant now final

Effective date: 20110722