DE19900169A1 - Vertikaler Siliciumcarbid-Feldeffekttransistor und Verfahren zu seiner Herstellung - Google Patents

Vertikaler Siliciumcarbid-Feldeffekttransistor und Verfahren zu seiner Herstellung

Info

Publication number
DE19900169A1
DE19900169A1 DE19900169A DE19900169A DE19900169A1 DE 19900169 A1 DE19900169 A1 DE 19900169A1 DE 19900169 A DE19900169 A DE 19900169A DE 19900169 A DE19900169 A DE 19900169A DE 19900169 A1 DE19900169 A1 DE 19900169A1
Authority
DE
Germany
Prior art keywords
mask
zone
silicon carbide
forming
drift layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19900169A
Other languages
English (en)
Other versions
DE19900169B4 (de
Inventor
Katsunori Ueno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE19900169A1 publication Critical patent/DE19900169A1/de
Application granted granted Critical
Publication of DE19900169B4 publication Critical patent/DE19900169B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H01L29/66598—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET forming drain [D] and lightly doped drain [LDD] simultaneously, e.g. using implantation through the wings a T-shaped layer, or through a specially shaped layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Die vorliegende Erfindung betrifft einen Vertikal-FET (FET = Feldeffekttransistor) mit einem Sperrschicht- oder MOS-Gateaufbau sowie ein Verfahren zu seiner Herstellung, bei dem Silicium­ carbid als Halbleitermaterial verwendet wird und der als Halbleiter-Leistungsbauelement einge­ setzt wird.
SiC (Siliciumcarbid) hat einen großen Bandabstand und seine maximale elektrische Durchbruchs­ feldstärke ist um eine Größenordnung größer als diejenige von Silicium. Große Hoffnungen sind deshalb in SiC als Material für Halbleiter-Leistungsbauelemente der nächsten Generation gesetzt worden. Bis dato sind verschiedene Arten elektronischer Bauelemente, insbesondere solche zum Schalten großer Leistung bei hohen Temperaturen entwickelt worden, die Einkristall-Wafer wie 4H-SiC und 6H-SiC einsetzen. Bei diesen Kristallen handelt es sich um α-SiC, bei dem eine Zinkblendestruktur und eine Wurtzitstruktur einander überlagert sind. Außerdem sind Halbleiter- Bauelemente hergestellt worden, bei denen Kristalle von β-SiC wie 3C-SiC eingesetzt wurden.
In letzter Zeit hat man Leistungsbauelemente wie Schottky-Dioden, vertikale MOSFETs, Thyristo­ ren und CMOS-ICs als die allgemeinsten Halbleiter-Bauelemente unter Verwendung von SiC als Halbleitermaterial hergestellt, wobei sich herausgestellt hat, daß diese Bauelemente sehr viel bessere Eigenschaften als herkömmliche Si-Halbleiter-Bauelemente aufweisen (siehe Weitzel, C.W. etal.: IEEE Trans. on Electron Devices, Band 43, No. 10, Seiten 1732-1741 (1997). Einige Beispiele von MOSFETs sollen nachfolgend erläutert werden.
Fig. 13 zeigt eine Querschnittsansicht einer Einheitszelle eines Sperrschicht-FET (nachfolgend als JFET bezeichnet), der als Hochfrequenz-Bauelement entwickelt wurde (Sheppart, S.T. et al: Abstract of Int. Conf. on Silicon Carbide, III-Nitrides and Related Materials, (1997)). Bei diesem Bauelement ist eine n Driftschicht 11 auf einem p⁺ Substrat 10 angeordnet, und eine n⁺ Sourcezone 13, eine p Gatezone 15 und eine n⁺ Drainzone 14 sind in einer Oberflächenschicht der Driftschicht 11 ausgebildet. Eine Sourceelektrode 17, eine Drainelektrode 18 und eine Gateelektrode 16 sind in Kontakt mit der Sourcezone 13, der Drainzone 14 bzw. der Gatezone 15 ausgebildet.
Wenn bei dieser Anordnung eine Spannung an die Gateelektrode 16 angelegt wird, breitet sich eine Verarmungsschicht von der Gatezone 15 zu einer n Kanalzone 20 aus, die zwischen der Gatezone 15 und dem Substrat 10 gebildet wird. Als Folge davon wird der Stromfluß zwischen der Sourceelektrode 17 und der Drainelektrode 18 begrenzt oder unterbunden. Durch Entfernen der an die Gateelektrode 16 angelegten Spannung fließt der Strom wieder zwischen der Drain­ elektrode 18 und der Sourceelektrode 17. Das Bauelement ist somit in der Lage, den Strom zwischen der Sourceelektrode und der Drainelektrode mittels der Gatespannung zu schalten. Diese Art JFET bezeichnet man als "Verarmungstyp", da die Kanalzone beim Anlegen einer Spannung an die Gateelektrode 16 verarmt wird. Eine Nut, die sich von der Oberfläche des Halbleitersubstrats bis zum Substrat 10 erstreckt und mit Isoliermaterial 19 aufgefüllt ist, ist dazu ausgebildet und vorgesehen, benachbarte Bauelemente voneinander zu isolieren.
Fig. 14 zeigt eine Art eines vertikalen MOSFETs (Shenoy, J.N., et al., Abstract of Int. Conf. on Silicon Carbide, III-Nitrides and Related Materials, (1997)). Zur Erzeugung des MOSFETs wird eine n Driftschicht 21b auf ein n⁺ Substrat 21a aufgebracht, und eine p⁺ eingebettete Zone 22 wird in der Driftschicht 21b durch Implantieren von Ionen mit hoher Beschleunigungsspannung (Implantationsenergie) ausgebildet. Eine n⁺ Sourcezone 23 ist in einer Oberflächenschicht der Driftschicht 21b oberhalb der eingebetteten Zone 22 ausgebildet. Eine Gateelektrodenschicht 26 ist auf einem Gateisolierfilm 25 ausgebildet, der seinerseits auf der Oberfläche eines Abschnitts der Driftschicht 21b ausgebildet ist, welcher zwischen zwei Sourcezonen 23 liegt. Eine Source­ elektrode 27 ist auf der Oberfläche der Sourcezone 23 ausgebildet, und eine Drainelektrode 28 ist auf der Rückseite des Substrats 21a ausgebildet.
Bei diesem Beispiel ist das Gate nicht durch einen pn-Übergang bzw. eine Sperrschicht, sondern als MOS-Aufbau mittels des Gateisolierfilms 25 isoliert. Wenn bei diesem MOSFET eine positive Spannung an die Gateelektrode 26 angelegt wird, entsteht in einer n Kanalzone 30 in einem Oberflächenabschnitt der Driftschicht 21b unmittelbar unterhalb der Gateelektrode 26 eine Akkumulationsschicht, und Strom fließt zwischen der Drainelektrode 28 und der Sourceelektrode 27. Wenn eine negative Spannung an die Gateelektrode 26 angelegt wird, wird der Stromfluß zwischen der Drainelektrode 28 und der Sourceelektrode 27 unterbrochen. Somit weist der MOSFET eine Schaltfunktion auf. Die Spannung zwischen der Source und der Drain wird auch an die eingebettete Zone 22 und die Driftschicht 21b angelegt, weshalb das Bauelement einer großen Spannung standhält, was eine hohe Durchbruchsspannung sicherstellt. Dieser MOSFET wird auch als "ACCUFET" bezeichnet, da beim Anlegen einer Spannung an die Gateelektrode 26 die Akkumulationsschicht gebildet wird.
Fig. 15 ist eine Querschnittsansicht einer Einheitszelle einer anderen Art eines vertikalen Hochspannungs-MOSFETs (Onda, S. etal., Phys. Stat. Sol. (a), Band. 162, Seite 369, (1997)).
Bei diesem MOSFET ist eine p Basiszone 32 in einer Oberflächenschicht einer n Driftschicht 31b ausgebildet, die sich ihrerseits auf einem n⁺ Substrat 31a befindet. Eine n⁺ Sourcezone 33 ist in einer Oberflächenschicht der Basiszone 32 ausgebildet. Eine n Kanalzone 40, die zwei der Sourcezonen 33 verbindet, ist durch Epitaxialwachstum ausgebildet, und eine Gateelektroden­ schicht 36 ist auf der Oberfläche der Kanalzone 40 unter Zwischenlage eines Gateisolierfilms 35 ausgebildet. Eine Sourceelektrode 37 ist auf der Oberfläche der Sourcezone 33 ausgebildet und eine Drainelektrode 38 ist auf der Rückfläche des Substrats 31a ausgebildet.
Auch in diesem Fall gilt, daß, wenn eine positive Spannung an die Gateelektrodenschicht 36 angelegt wird, eine Akkumulationsschicht in einem Oberflächenabschnitt der Kanalzone 40 unmittelbar unterhalb der Gateelektrodenschicht 36 induziert wird, was einen Stromfluß von der Drainelektrode 38 zur Sourceelektrode 37 erlaubt. Wenn eine negative Spannung an die Gate­ elektrodenschicht 36 angelegt wird, wird der Stromfluß zwischen der Drainelektrode und der Sourceelektrode 37 unterbrochen. Das Bauelement übt somit eine Schaltfunktion unter Steuerung durch die an die Gateelektrodenschicht 36 angelegte Spannung aus.
Obwohl andere Beispiele von MOSFETs, etwa Planar-MOSFETs oder Trench-MOSFETs unter Einsatz von SiC-Substraten hergestellt werden können, haben Experimente gezeigt, daß die Ladungsträgerbeweglichkeit in einer Inversionsschicht aus SiC ziemlich gering ist, weshalb SiC- Substrate für den praktischen Einsatz bei Anreicherungs-FETs unter Verwendung von Inversions­ schichten nicht geeignet sind.
Bei den Bauelementen der obigen drei Beispiele handelt es sich allerdings nicht um Anreiche­ rungs-FETs, die von Inversionsschichten Gebrauch machen, sondern als FET unter Verwendung von Halbleiterschichten des ursprünglichen Leitungstyps als Kanal arbeiten. Die Strukturen der obigen Beispiele eignen sich daher für den Einsatz von SiC.
Obwohl zu erwarten wäre, daß Halbleiter-Bauelemente mit einem Aufbau entsprechend den Fig. 13, 14 und 15 für Leistungsschaltzwecke hervorragende Eigenschaften aufweisen, sind die Eigenschaften tatsächlich realisierter SiC-Bauelemente nicht so hervorragend, oder derartige Bauelemente sind nicht tatsächlich hergestellt worden.
Einer der Gründe liegt darin, daß der Doppeldiffusions-MOS-Aufbau (DMOS), der in großem Umfang bei Si-Halbleiter-Bauelementen eingesetzt wird, auf SiC nicht ohne weiteres übertragbar ist. In Si-Substraten werden unter Verwendung derselben Maske p Störstellen und n Störstellen in ausgewählte Zonen eingebracht und dann thermisch diffundiert, um eine gewünschte Kanaldichte mit hoher Genauigkeit zu erreichen. Das bedeutet, daß die Kanalabmessungen, die die Eigenschaften eines MOSFETs stark beeinflussen, mit hoher Genauigkeit gesteuert werden können, so daß eine hohe Ausbeute bei der Herstellung von MOSFETs erreicht wird.
In SiC durch Ionenimplantation eingebrachte Störstellen lassen sich dagegen nicht so leicht aktivieren, d. h. die eingebrachten Störstellen weisen eine niedrige Aktivierungsrate auf. Zur Verbesserung der Aktivierungsrate muß die Implantation bei 1000°C oder mehr durchgeführt werden, und die Wärmebehandlung zur Aktivierung muß bei 1600°C oder mehr erfolgen, Ferner tun sich durch Ionenimplantation eingebrachte Störstellen in SiC-Substraten schwer zu diffundie­ ren. Aus diesen Gründen müssen p Störstellen und n Störstellen jeweils mittels unterschiedlicher Masken eingebracht werden, was es schwierig macht, die Kanaldichte mit hoher Genauigkeit zu steuern. Der resultierende MOSFET besitzt einen großen Kanalwiderstand mit erheblicher Schwankungsbreite, und der Widerstand des Bauelements insgesamt wird überwiegend von dem Kanalwiderstand bestimmt. Darum ist es schwierig, die SiC inhärenten Eigenschaften zu nutzen.
Ausgehend von den voranstehend geschilderten Problemen besteht eine Aufgabe der vorliegen­ den Erfindung darin, einen Silicumcarbid-Vertikal-FET zu schaffen, dessen Kanal mit hoher Genauigkeit steuer- bzw. einstellbar ist und der leicht mit einer hohen Durchbruchsspannung versehen werden kann. Eine weitere Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung eines solchen FET zu schaffen.
Die Aufgabe wird durch ein Verfahren gemäß Patentanspruch 1 gelöst. Ein Beispiel eines speziellen Verfahrens zur Herstellung des Vertikal-FET enthält die Schritte des Anspruchs 2. Bei diesem Verfahren werden die wesentlichen Abmessungen der Kanalzone von einer ersten Maske bestimmt, weshalb die Kanallänge mit großer Genauigkeit eingestellt werden kann, ohne daß Schwankungen infolge einer Maskenfehlausrichtung zu befürchten wären. Damit wird es möglich, einen FET mit kleinem Durchlaßwiderstand herzustellen. Statt einen Ausnehmungsab­ schnitt auszubilden, der sich von der Oberfläche der Sourcezone bis zur eingebetteten Zone erstreckt, kann eine Kontaktzone des zweiten Leitungstyps ausgebildet werden, die bis zur eingebetteten Zone reicht. In diesem Fall kann die Sourceelektrode auf der Oberfläche des SiC- Substrats vorgesehen werden.
Die Weiterbildung des Anspruchs 4 erlaubt es, die Störstellenzonen selbst in dem SiC-Substrat sicher auszubilden. Im Fall der Weiterbildung des Anspruchs 5 kann die Länge der Kanalzone verglichen mit den Abmessungen der Gatezone des zweiten Leitungstyps, die zur Verringerung des Kontaktwiderstands erforderlich ist, verringert werden.
Gemäß einem anderen Aspekt der Erfindung wird die Aufgabe durch ein Verfahren gemäß Anspruch 6 gelöst. Ein Beispiel eines speziellen Prozesses zur Herstellung des FET enthält die Schritte des Anspruchs 7. Auch in diesem Fall werden die Abmessungen der Kanalzone von der ersten Maske bestimmt, so daß die Kanallänge mit großer Genauigkeit gesteuert bzw. eingestellt werden kann, ohne daß Schwankungen aufgrund einer Fehlausrichtung von Masken zu befürch­ ten wären. Die obigen Ausführungen bezüglich der Ausbildung einer Kontaktzone anstelle eines Ausnehmungsabschnitts gelten hier in gleicher Weise.
Das Verfahren gemäß Anspruch 9 stellt eine weitere Lösung der Aufgabe dar. Ein Beispiel eines speziellen Verfahrens zur Herstellung des FET enthält die Schritte des Anspruchs 10. Wie bei den zuvor genannten Ausführungsbeispielen werden die Abmessungen der Kanalzone auch hier durch die erste Maske bestimmt, so daß die Kanallänge mit großer Genauigkeit gesteuert bzw. eingestellt werden kann, ohne daß Probleme durch Schwankungen aufgrund von Maskenfehlaus­ richtungen auftreten. Weiterhin besteht keine Notwendigkeit, eine weitere Maske zur Ausbildung von Störstellenzonen vorzusehen. Bei dem beschriebenen Verfahren kann ein Ausnehmungsab­ schnitt ausgebildet werden, der sich von der Oberfläche der Sourcezone bis zur Basiszone erstreckt, und eine Sourceelektrode, die mit der Sourcezone und der Kontaktzone in Kontakt steht, kann vorgesehen werden.
Insbesondere kann eine Seitenwand an den Seitenflächen der ersten Maske ausgebildet werden, und Störstellen können eingebracht werden, um die Kontaktzone des zweiten Leitungstyps unter Verwendung der ersten Maske und der Seitenwand als Maske auszubilden. Auf diese Weise kann eine gegenüber der Basiszone versetzte Kontaktzone hergestellt werden, ohne daß unterschiedliche Masken ausgerichtet oder positioniert werden müssen.
Nach der Ausbildung einer relativ dicken dritten Maske zur Ausbildung der Kontaktzone des zweiten Leitungstyps und dem Einbringen von Störstellen unter Verwendung dieser Maske, kann die dritte Maske zurückgeätzt werden, um eine erste Maske mit einem sich mäßig verjüngenden Endabschnitt zu schaffen. In diesem Fall leiten sich die erste Maske und die dritte Maske aus derselben ursprünglichen Maske her, so daß kein weiteres Maskenmaterial vorgesehen werden muß.
Durch die Weiterbildung des Anspruchs 14 wird sichergestellt, daß die Störstellenzonen selbst in dem SiC-Substrat sicher ausgebildet werden können.
Bei den oben beschriebenen Herstellungsverfahren kann ein Schritt zum Einbringen von Störstel­ len des ersten Leitungstyps über die gesamte Fläche der Oberflächenschicht der Driftschicht des ersten Leitungstyps zur Steuerung der Störstellenkonzentration der Kanalzone ergänzt werden.
Die Schwellenspannung kann mittels der Störstellenkonzentration der Kanalzone eingestellt werden, und es kann ein normalerweise gesperrter FET geschaffen werden.
Gemäß einem weiteren Aspekt der Erfindung wird ein FET gemäß Anspruch 16 geschaffen. Die Ansprüche 17 und 18 enthalten vorteilhafte Weiterbildungen des FET.
Wenn die Sourceelektrode in Kontakt mit der Oberfläche der Kontaktzone des zweiten Leitungs­ typs steht, die mit der Oberfläche der Sourcezone des ersten Leitungstyps fluchtet, besteht keine Notwendigkeit, einen Ausnehmungsabschnitt vorzusehen. Wenn der Ausnehmungsabschnitt ausgebildet wird und sich von der Oberfläche der Sourcezone bis zur Kontaktzone erstreckt, braucht die Dicke der Zone des zweiten Leitungstyps für den Kontakt mit der Sourceelektrode nicht erhöht zu werden.
Wenn die Störstellenkonzentration der Kanalzone höher als die der Driftschicht des ersten Leitungstyps ist, kann die Schwellenspannung mittels der Störstellenkonzentration eingestellt werden, und es kann ein normalerweise gesperrter FET geschaffen werden.
Ausführungsbeispiele der Erfindung werden nachfolgend anhand der Zeichnungen im einzelnen erläutert. Es zeigen:
Fig. 1 eine Querschnittsansicht eines JFET gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung,
Fig. 2(a) bis 2(f) Querschnittsansichten einzelner Verfahrensschritte zur Herstellung des JFET von Fig. 1.
Fig. 3(a) bis 3(d) Querschnittsansichten einzelner Verfahrensschritte zur Herstellung des JFET des ersten Ausführungsbeispiels, die auf den Schritt in Fig. 2(f) folgen,
Fig. 4 eine Querschnittsansicht eines JFET gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung,
Fig. 5 eine Querschnittsansicht eines JFET gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung,
Fig. 6 eine Querschnittsansicht eines MOSFET gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung,
Fig. 7(a) bis 7(e) Querschnittsansichten einzelner Verfahrensschritte zur Herstellung des MOSFET des vierten Ausführungsbeispiels,
Fig. 8(a) bis 8(d) Querschnittsansichten einzelner Verfahrensschritte zur Herstellung des MOSFET des vierten Ausführungsbeispiels, die dem Schritt von Fig. 7(e) folgen,
Fig. 9 eine Querschnittsansicht eines MOSFET gemäß einem fünften Ausführungsbeispiel der Erfindung,
Fig. 10(a) bis 10(e) Querschnittsansichten einzelner Verfahrensschritte zur Herstellung des MOSFET des fünften Ausführungsbeispiels,
Fig. 11(a) bis 11(e) Querschnittsansichten einzelner Verfahrensschritte zur Herstellung des MOSFET des fünften Ausführungsbeispiels, die dem Schritt von Fig. 10(e) folgen,
Fig. 12(a) bis 12(e) Querschnittsansichten einzelner Verfahrensschritte zur Herstellung eines MOSFET gemäß einem sechsten Ausführungsbeispiel der vorliegenden Erfindung,
Fig. 13 eine Querschnittsansicht eines bekannten JFET,
Fig. 14 eine Querschnittsansicht eines bekannten MOSFET, und
Fig. 15 eine Querschnittsansicht eines anderen bekannten MOSFET.
Bei der folgenden Beschreibung von Ausführungsbeispielen der Erfindung werden solche Teile, die mit Teilen der anhand der Fig. 13 bis 15 beschriebenen bekannten Bauelemente überein­ stimmen oder für die vorliegende Erfindung nicht kritisch sind, nicht beschrieben. Während n- Kanal-MOSFETs als wichtige Anwendung der vorliegenden Erfindung beschrieben werden, ist die Erfindung gleichermaßen auf p-Kanal-MOSFETs anwendbar, deren Leitungstypen entgegengesetzt sind. Obwohl zahlreiche Polytypen von Siliciumcarbid zur Verfügung stehen, wird bei den folgenden Ausführungsbeispielen überwiegend 6H-SiC oder 4H-SiC eingesetzt.
Erstes Ausführungsbeispiel
Fig. 1 zeigt eine Querschnittsansicht einer Einheitszelle eines SiC-JFET gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung. Dieses Ausführungsbeispiel entspricht dem bekannten Bauelement von Fig. 13, hat jedoch eine höhere Durchbruchsspannung als das bekannte Bauelement.
Bei dem in Fig. 1 gezeigten JFET ist eine n Driftschicht 41b epitaxial auf ein n⁺ Substrat 41a aufgewachsen, um ein Wafer zu schaffen, bei dem eine p⁺ eingebettete Zone 42 an einer Stelle ausgebildet ist, die in einem geringen Abstand von der Oberfläche der Driftschicht 41b entfernt liegt. Eine p Gatezone 44 und eine n⁺ Sourcezone 43 sind in einer Oberflächenschicht der Driftschicht 41b oberhalb der eingebetteten Zone 42 ausgebildet. Eine Gateelektrode 46 ist auf der Oberfläche der Gatezone 44 ausgebildet. Eine Sourceelektrode 47 ist längs der Oberfläche eines Ausnehmungsabschnitts 47a ausgebildet, der sich von der Oberfläche der Sourcezone 43 nach unten erstreckt, so daß die Sourceelektrode 47 sowohl mit der Sourcezone 43 als auch mit der eingebetteten Zone 42 in Kontakt steht. Eine Drainelektrode 48 ist im Kontakt mit der Rückfläche des Substrats 41a ausgebildet.
Obwohl die voranstehende Beschreibung der Einfachheit halber nur von einer eingebetteten Zone 42, einer Gatezone 44, einer Sourcezone 43 etc. spricht, zeigt die Figur tatsächlich eine symmetrische Struktur mit jeweils zweien dieser Zonen. Dabei kann es sich entweder um zwei Teile einer jeweiligen, in der Draufsicht, ringartigen Zone oder um zwei Zonen in Art zweier paralleler Streifen handeln. In jedem Fall gelten die Ausführungen zu einer jeweiligen Zone für die jeweilige andere in gleicher Weise. Dies gilt auch für die nachfolgend beschriebenen Ausfüh­ rungsbeispiele. Ein Aufbau, bei dem im Querschnitt tatsächlich nur eine jeweilige Zone vorhanden wäre, ist zwar nicht dargestellt, soll aber keineswegs ausgeschlossen sein.
Die Abmessungen der jeweiligen Schichten und Zonen sind beispielhaft wie folgt. Das Substrat 41a hat eine Störstellenkonzentration von 1×1018 cm-3 und eine Dicke von 350 µm. Die Driftschicht 41b hat eine Störstellenkonzentration von 1×1016 cm-3 und eine Dicke von 10 µm. Die eingebettete Zone 42 hat die maximale Störstellenkonzentration von 5 ×1018 cm-3 und eine Dicke von 0,5 µm. Der Abschnitt der Driftschicht 41b, der oberhalb der eingebetteten Zone 42 liegt, hat eine Dicke von 0,5 µm. Zwei einander gegenüberliegende eingebettete Zonen 42 sind voneinander um etwa 5 µm beabstandet. Die Sourcezone 43 hat eine Störstellenkonzentration von 1×1018 cm-3, eine Übergangs- oder Sperrschichttiefe von 0,2 µm und eine Breite von etwa 3 µm. Die Gatezone 44 hat eine Störstellenkonzentration von 5×1018 cm-3, eine Übergangs- oder Sperrschichttiefe von 0,2 µm und eine Breite von etwa 2 µm. Der Abstand zwischen der Sourcezone 43 und der Gatezone 44 beträgt etwa 1 µm und die Driftschicht 41b erreicht die Oberflächen dieser Zonen 43, 44. Der Ausnehmungsabschnitt 47a hat eine Tiefe von 0,7 µm, gemessen von der Oberfläche der Driftschicht 41b, und eine Breite von etwa 3 µm. Mehrere der in Fig. 1 gezeigten Einheitszellen sind in einem Rastermaß von etwa 25 µm angeordnet.
Im Vergleich mit dem Lateral-JFET von Fig. 13 handelt es sich bei dem JFET des vorliegenden Ausführungsbeispiels um einen Vertikal-JFET (in diesem Text auch als V-JFET bezeichnet), bei dem die Sourceelektrode 47 und die Drainelektrode 48 an entgegengesetzten Hauptflächen des Halbleitersubstrats vorgesehen sind. Seine Arbeitsweise ist dagegen im wesentlichen die gleiche wie die des bekannten Beispiels von Fig. 13. Wenn also eine Spannung an die Gateelektrode 46 angelegt wird, breitet sich eine Verarmungsschicht von der Gatezone 44 zur darunter liegenden Kanalzone 50 aus, so daß die Sourcezone 43 und die Driftschicht 41b elektrisch voneinander isoliert werden. Als Folge davon wird ein Stromfluß von der Drainelektrode 48 zur Sourceelektro­ de 47 beschränkt bzw. unterbunden. Damit handelt es sich bei diesem V-JFET ebenso wie bei dem bekannten Beispiel von Fig. 13 um einen Verarmungstyp.
Die Fig. 2(a) bis 2(f) und 3(a) bis 3(d) zeigen Querschnittsansichten des Bereichs um die Oberfläche des Halbleitersubstrats und repräsentieren die Folge von Herstellungsschritten, anhand derer das Verfahren zur Herstellung des JFET gemäß dem ersten Ausführungsbeispiel erläutert werden soll.
Zunächst wird die mit Phosphor dotierte Driftschicht 41b durch Epitaxialwachstum auf dem Substrat 41b zur Schaffung eines 4H-SiC-Substrats aufgebracht. Die Driftschicht 41b weist beispielsweise eine Störstellenkonzentration von 1×1016 cm3 und eine Dicke von 10 µm auf. Ein polykristalliner Siliciumfilm (Polysiliciumfilm) wird auf der Oberfläche der Driftschicht 41 b durch Niederdruck-CVD abgeschieden und fotolithografisch in ein bestimmtes Muster gebracht, um eine erste Maske M1 zu schaffen, wie in Fig. 2(a) gezeigt. Die erste Maske M1 besteht aus einem inneren Teil M1a und einem äußeren Teil M1b. Die Dicke des Polysiliciumfilms beträgt 1 µm. Die erste Maske M1 braucht nicht unbedingt aus einem Polysiliciumfilm zu bestehen, sondern könnte auch aus einem Siliciumdioxidfilm (SiO2-Film) bestehen, der bei der Verarbeitung von Silicium oft eingesetzt wird, oder aus einem Nitridfilm oder einem Fotolack (Fotoresist), solange die Maske ein selektives Ätzen erlaubt. Wenn eine Ionenimplantation bei hoher Temperatur durchgeführt werden soll, muß die Maske aus einem Material, etwa Polysilicium, bestehen, das der hohen Temperatur standhält.
Als nächstes wird ein SiO2-Film auf der Maske M1 mittels Thermo-CVD abgeschieden und fotolithografisch mit einem bestimmten Muster versehen, um eine zweite Maske M2 zu schaffen. Ionen 4a, etwa Stickstoffionen, werden dann als n-Störstellen in eine Zone implantiert, die von der ersten und der zweiten Maske M1, M2 bestimmt wird, wie in Fig. 2(b) gezeigt, in der 4b dermaßen implantierte Stickstoffatome bezeichnet. Somit wird die n⁺ Sourcezone 43 durch Implantieren der Stickstoffionen mit einer Implantationsenergie (Beschleunigungsspannung) von 100 keV und einer Dosis von etwa 5×1018 cm-2 ausgebildet. Die Temperatur während der Ionenimplantation wird auf 800°C eingestellt. Durch Implantieren der Ionen bei so hoher Temperatur, kann die Aktivierungsrate verbessert werden. Die zweite Maske M2 besteht nicht notwendigerweise aus einem SiO2-Film, muß aber aus einem Material hergestellt werden, das sich von dem der ersten Maske M1 unterscheidet und selektives Ätzen erlaubt, da die zweite Maske M2 in einem späteren Schritt unter Zurücklassen der ersten Maske M1 entfernt werden soll. Wenn die erste Maske M1 aus einem Polysiliciumfilm besteht, kann die zweite Maske M2 etwa aus einem SiO2-Film bestehen, wie dies bei diesem Ausführungsbeispiel der Fall ist, so daß lediglich die zweite Maske M2 durch Fluorwasserstoffsäure entfernt werden kann. Wenn dagegen die erste Maske M1 aus einem SiO2-Film besteht und die zweite Maske M2 aus einem Polysiliciumfilm, dann kann der Polysiliciumfilm allein durch reaktives Ionenätzen (RIE) unter Verwendung eines Gasgemisches aus Kohlenstofftetrachlorid und Sauerstoff geätzt werden, wobei die Ätzraten des SiO2-Films und des Polysiliciumfilms gesteuert werden. Das Material der zweiten Maske M2 wird also so gewählt, daß lediglich die zweite Maske M2 selektiv entfernt werden kann und die erste Maske M1 zurückbleibt. Die zweite Maske M2 kann leicht positioniert werden, da lediglich erforderlich ist, daß ihre Kante auf der ersten Maske M1 liegt. Die n Störstellen können unter Stickstoff (N), Phosphor (P) und anderen Elementen ausgewählt werden.
Nach Entfernen der zweiten Maske M2 wird erneut ein SiO2-Film durch Thermo-CVD abgeschie­ den und fotolithografisch mit einem bestimmten Muster versehen, um eine dritte Maske M3 zu schaffen. Dann werden Ionen 5a, etwa Borionen, als p-Störstellen in eine Zone implantiert, die durch die erste und die dritte Maske M1, M3 bestimmt wird, wie in Fig. 2(c) gezeigt, in der mit 5b die so implantierten Boratome bezeichnet sind. Die Borionen 5a werden mit einer Implanta­ tionsenergie von 100 keV und einer Dosis von etwa 5×1015 cm-2 implantiert, um die Gatezone 44 auszubilden. Hinsichtlich des Materials für die Maske M3 gelten die obigen Ausführungen zur Maske M2 in gleicher Weise. Auch die dritte Maske kann leicht relativ zum Halbleitersubstrat positioniert werden, da lediglich erforderlich ist, daß ihre Kante auf der ersten Maske M1 liegt. Die p-Störstellen können unter Bor (B), Aluminium (Al) und anderen Elementen ausgewählt werden.
Anschließend werden die dritte Maske M3 und der äußere Teil M1b der ersten Maske entfernt, während der innere Teil M1a der ersten Maske auf dem Substrat zurückbleibt, wie in Fig. 2(d) gezeigt. Unter Verwendung dieses zurückgebliebenen Teils M1a der ersten Maske werden erneut Borionen 5a mit einer Implantationsenergie von 400 keV und einer Dosis von etwa 1×1015 cm-2 implantiert, wie in Fig. 2(e) gezeigt, um die eingebettete Zone 42 auszubilden. Eine erhöhte Implantationsenergie wird dabei eingesetzt, um eine tiefe Störstellenzone zu erzeugen. Bei diesem Schritt können als p-Störstellen anstelle von Bor auch andere Elemente wie Aluminium etc. eingesetzt werden.
Der zurückgebliebene Teil M1a der ersten Maske wird dann entfernt und Stickstoffionen 4a werden über die gesamte Oberfläche des Halbleitersubstrats implantiert, wie in Fig. 2(f) gezeigt, in der 4b dermaßen implantierte Stickstoffatome bezeichnet. Die Stickstoffionen 4a werden mit einer Implantationsenergie von 200 keV und einer Dosis von 1×1012 cm2 implantiert, um die Störstellenkonzentration der n Kanalzone 50 einzustellen. Da die Borionen im vorangegangenen Schritt zur Ausbildung der eingebetteten Zone 42 in große Tiefe implantiert wurden, sind Borionen in der Oberflächenschicht der Driftschicht 41b oberhalb der eingebetteten Zone 42 vorhanden. Durch Implantieren der Stickstoffionen in der beschriebenen Weise kann der Widerstand der Oberflächenschicht stabilisiert werden. Die Störstellenkonzentration der Oberflä­ chenschicht nach einer Wärmebehandlung beträgt etwa 5×1015 cm-3.
Mittels einer bei 1600°C für zwei Stunden ausgeführten Wärmebehandlung zur Aktivierung der implantierten Ionen werden gemäß Darstellung in Fig. 3(a) die Sourcezone 43, die Gatezone 44 und die eingebettete Zone 42 ausgebildet. Obwohl, wie eingangs beschrieben, eine Diffusion der Störstellen in dem SiC-Substrat unwahrscheinlich ist, kann die Tiefe der Störstellenzonen durch geeignete Einstellung der Implantationsenergie gesteuert werden. Zur Herstellung der eingebette­ ten Zone 42 wird die Implantationsenergie auf 400 keV erhöht, so daß eine Zone mit einer Dicke von 0,5 µm in einer Tiefe von etwa 0,8 µm ausgebildet wird und ein etwa 0,5 µm dicker Abschnitt der Driftschicht 41b über der eingebetteten Zone 42 verbleibt. Die Tiefe der Gatezone 44 und die der Sourcezone 43 betragen etwa 0,2 µm.
Anschließend wird ein SiO2-Film 2 durch CVD auf der Oberfläche des SiC-Substrats abgeschie­ den, wie in Fig. 3(b) gezeigt. Der SiO2-Film 2 wird dann fotolithografisch in ein bestimmtes Muster gebracht, um eine vierte Maske M4 zu bilden. Der Ausnehmungsabschnitt 47a, der sich von der Oberfläche der Sourcezone 43 zur eingebetteten Zone 42 erstreckt, wird dann durch reaktives Ionenätzen unter Einsatz eines Gasgemisches aus Kohlenstofftetrafluorid (CF4) und Sauerstoff (O2) ausgebildet, wie in Fig. 3(c) gezeigt.
Nach Ausbildung von Öffnungen oder Kontaktlöchern durch den SiO2-Film 2 auf fotolithografi­ sche Weise werden Aluminiumlegierungsfilme durch Dampfabscheidung ausgebildet und gemustert, wodurch die Sourceelektrode 47 und die Gateelektrode 46 geschaffen werden, wie in Fig. 3(d) gezeigt. Außerdem wird die Drainelektrode an der Rückfläche des n⁺ Substrats vorgesehen, womit das Herstellungsverfahren abgeschlossen ist.
Durch Einsatz des voranstehend beschriebenen Herstellungsverfahrens kann der Hochspannungs- SiC-V-JFET hergestellt werden, der in Fig. 1 gezeigt ist.
Bei diesem JFET des ersten Ausführungsbeispiels wird die Sourcezone 43 durch eine Kante des äußeren Abschnitts M1b der ersten Maske festgelegt, und die Gatezone 44 wird durch eine andere Kante des äußeren Abschnitts M1b der ersten Maske sowie den inneren Teil M1a der ersten Maske festgelegt. Der innere Rand der eingebetteten Zone 42 wird durch die Kante des inneren Teils M1a der ersten Maske bestimmt. Somit werden die Störstellenzonen lediglich durch die erste Maske M1 bestimmt und geeignet zueinander positioniert, so daß keine Probleme einer Ungleichförmigkeit infolge von Positionsschwankungen auftreten, wie sie sich ergeben würden, falls die Zonen durch mehrere Masken festgelegt würden. Ein weiterer Vorteil besteht darin, daß die Abmessungen der jeweiligen Störstellenzonen bestätigt werden können, nachdem das Muster der ersten Maske M1 ausgebildet wurde.
Die Länge der Kanalzone ist ein Hauptparameter, auf dessen Basis sich die Eigenschaften des JFET ergeben. Daher ist es besonders wichtig, bezüglich dessen Anwendung die Kanallänge mit ausreichend hoher Genauigkeit zu steuern oder einzustellen. Bei dem JFET des ersten Ausfüh­ rungsbeispiels kann die Länge der Kanalzone 50, die unter der Gatezone 44 liegt, welche im wesentlichen gleich der Kanallänge ist, gleichförmig und ausreichend klein gemacht werden, was stabile Eigenschaften des JFET sicherstellt und eine hohe Ausbeute bei dessen Herstellung zur Folge hat. Beispielsweise betrug der Durchlaßwiderstand eines dem vorliegenden Ausführungs­ beispiel entsprechend hergestellten JFET der 1500 V-Klasse nur 15 mΩ.cm-2.
Da weiterhin die eingebettete Zone 42 durch Ionenimplantation mit hoher Implantationsenergie ausgebildet wird, um eine große Übergangs- oder Sperrschichttiefe zu erzielen, erreicht der resultierende JFET leicht eine Durchbruchsspannung von 1500 V oder mehr.
Durch zusätzliches Implantieren von Stickstoffionen in die Oberflächenschicht der Driftschicht 41b zur Steuerung der Störstellenkonzentration kann die Schwellenspannung des JFET nach Bedarf eingestellt werden, so daß ein normalerweise gesperrter FET geschaffen werden kann.
Das oben beschriebene Herstellungsverfahren kann auf verschiedenste Weise modifiziert werden. Beispielsweise kann die Reihenfolge der Ionenimplantation zur Ausbildung der Sourcezone 43 und der Gatezone 44 umgekehrt werden. Auch kann die Ionenimplantation zur Einstellung der Störstellenkonzentration der Kanalzone 50 am Anfang ausgeführt werden. Wenn die Ionenimplantation bei einer niedrigeren Temperatur als 1000°C ausgeführt wird, können die Masken aus einem größeren Bereich von Materialien ausgewählt werden.
Zweites Ausführungsbeispiel
Fig. 4 zeigt eine Querschnittsansicht eines SIC-JFET gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung. Dabei handelt es sich um eine Modifikation des ersten Ausführungs­ beispiels von Fig. 1. In Fig. 4 sind Teile, die solchen in Fig. 1 entsprechen, mit einer um zehn erhöhten Bezugszahl bezeichnet.
Bei diesem zweiten Ausführungsbeispiel ist der oben beschriebene Ausnehmungsabschnitt in der Oberfläche des SiC-Substrats nicht ausgebildet. Statt dessen ist eine p⁺ Kontaktzone 52a, die bis zur p⁺ eingebetteten Zone 52 reicht, in der Oberflächenschicht der n Driftzone 51b ausgebildet. Die Sourceelektrode 57 ist auf der Kontaktzone 52a in Kontakt sowohl mit der Kontaktzone 52a als auch der n⁺ Zone 53 ausgebildet.
Bei der Herstellung des JFET des vorliegenden Ausführungsbeispiels wird eine Maske (entspre­ chend der Maske M2 in Fig. 2(b)), die benutzt wird, wenn zur Ausbildung der Sourcezone 53 Stickstoffionen implantiert werden, so ausgelegt, daß sie auch die Außenkante der Sourcezone bestimmt, und eine andere Maske wird verwendet, wenn zur Ausbildung der Kontaktzone 52a Borionen implantiert werden. Bei diesem Ausführungsbeispiel braucht daher der Ausnehmungs­ abschnitt nicht ausgebildet zu werden, und die Sourceelektrode kann an der Oberfläche des Substrats ausgebildet werden.
Wie bei dem ersten Ausführungsbeispiel wird die Innenkante der Sourcezone durch einen Abschnitt (entsprechend dem Abschnitt M1b in Fig. 2(b)) der ersten Maske bestimmt, und die Länge der Kanalzone 60 wird auf gleiche Weise wie bei dem ersten Ausführungsbeispiel bestimmt. Somit wird die n Kanalzone 60, die unterhalb der Gatezone 54 liegt, mit einer kleinen gleichförmigen Kanallänge ausgebildet, die mit hoher Genauigkeit eingestellt werden kann. Dadurch sind stabile Eigenschaften des JFET und eine hohe Ausbeute sichergestellt.
Drittes Ausführungsbeispiel
Fig. 5 zeigt eine Querschnittsansicht eines SIC-JFET gemäß einem dritten Ausführungsbeispiels der vorliegenden Erfindung. Dabei handelt es sich um eine andere Modifikation des Ausführungs­ beispiels von Fig. 1. In Fig. 5 sind Elemente die solchen in Fig. 1 entsprechen mit einer gegen­ über Fig. 1 um 20 erhöhten Bezugszahl bezeichnet.
Der JFET von Fig. 5 unterscheidet sich von dem nach Fig. 1 darin, daß die Gateelektrode 66 im Kontakt sowohl mit der p Gatezone 64 als auch der Oberfläche der n Driftschicht 61b gehalten wird. Die Gateelektrode 66 ist hier aus einem Metall wie Ti, Al, Pt gebildet, das zusammen mit dem SiC-Substrat einen Schottky-Übergang oder Schottky-Kontakt bildet.
Bei dem JFET des ersten Ausführungsbeispiels steht die Gateelektrode 46 lediglich mit der Gatezone 44 in Kontakt, die in dem SiC-Substrat ausgebildet ist. Die Kontaktfläche zwischen der Gateelektrode 46 und der Gatezone 44 muß erhöht werden, wenn der Kontaktwiderstand verringert werden soll, und der kleinste Wert der Kanallänge ist durch die Größe des Kontaktlochs oder -fensters begrenzt, das den Kontakt zwischen der Gateelektrode 46 und der Gatezone 44 erlaubt.
Der JFET des vorliegenden Ausführungsbeispiels stellt eine Verbesserung im Hinblick auf die Kanallänge dar. Da die Gateelektrode 66 die Oberfläche der Driftschicht 61b ebenso wie die Gatezone 64 kontaktiert, kann eine relativ große Kontaktfläche geschaffen werden. Somit kann die Kanalzone so ausgelegt werden, daß sie eine kleine Länge aufweist.
Auch bei dem JFET des dritten Ausführungsbeispiels wird die Sourcezone auf selbstausrichtende Weise in der Oberflächenschicht der Driftschicht erzeugt, und die Kanallänge kann mit großer Gleichförmigkeit und Genauigkeit eingestellt werden, was stabile Eigenschaften des JFET sowie eine hohe Ausbeute sicherstellt.
Es sei angemerkt, daß das Metall, das zur Ausbildung der Gateelektrode 66 verwendet wird mit dem SiC-Substrat zusammen einen Schottky-Kontakt bildet und nicht notwendigerweise das gleiche wie das der Sourceelektrode 67 ist. Die Gateelektrode 66 kann aus zwei Schichten bestehen, von denen eine mit dem SiC-Substrat einen Schottky-Kontakt bildet, während die andere aus dem gleichen Material ist wie die Sourceelektrode 67. Das Herstellungsverfahren für diesen JFET ist im wesentlichen gleich dem anhand der Fig. 2 und 3 bereits beschriebenen.
Viertes Ausführungsbeispiel
Fig. 6 zeigt eine Querschnittsansicht eines SiC-MOSFET gemäß einem vierten Ausführungsbei­ spiel der vorliegenden Erfindung. Bei diesem Ausführungsbeispiel ist eine n Driftschicht 71b durch Epitaxialwachstum auf einem n⁺ Substrat 71a zur Schaffung eines Wafers ausgebildet. Eine p⁺ eingebettete Zone 72 ist an einer Stelle ausgebildet, die von der Oberfläche der Drift­ schicht 71b um einen kleinen Abstand beabstandet ist, während eine n⁺ Sourcezone 73 in der Oberflächenschicht der Driftschicht 71b oberhalb der eingebetteten Zone 72 ausgebildet ist. Bei dem vorliegenden Ausführungsbeispiel ist keine p Gatezone vorgesehen, und ein Abschnitt der Driftschicht 71b, der über der eingebetteten Zone 72 liegt, bildet eine n Kanalzone 80, auf der sich ein Gate eines MOS-Aufbaus befindet.
Eine Gateelektrodenschicht 76 aus Polysilicium ist unter Zwischenlage eines Gateoxidfilms 75 über der Oberfläche der Driftschicht 71b ausgebildet. Ein Isolierfilm 79 aus Bor-Phosphorsilikat­ glas (BPSG) dient dazu, die Gateelektrodenschicht 76 gegenüber einer Sourceelektrode 77 zu isolieren. Ein Ausnehmungsabschnitt 77a erstreckt sich von der Oberfläche der Sourcezone 73 bis zu einer gewissen Tiefe, und die Sourceelektrode 77 ist längs der Oberfläche dieses Ausneh­ mungsabschnitts 77a so ausgebildet, daß sie sowohl mit der Sourcezone 73 als auch der eingebetteten Zone 72 in Kontakt steht. Eine Drainelektrode 78 ist im Kontakt mit der Rückfläche des Substrats 71a ausgebildet. Die Abmessungen der jeweiligen Teile sind nahezu die gleichen wie bei dem ersten Ausführungsbeispiel. Der Gateoxidfilm 75 hat eine Dicke von 50 nm, die Gateelektrodenschicht 76 eine Dicke von 1 µm und der Isolierfilm eine Dicke von 2 µm.
Der MOSFET des vorliegenden Ausführungsbeispiels wird auch als "ACCUFET" bezeichnet. Wenn eine positive Spannung an die Gateelektrodenschicht 76 angelegt wird, wird in einem Oberflächenabschnitt der Driftschicht 71b unmittelbar unterhalb der Gateelektrodenschicht 76 eine Akkumulationsschicht induziert, und Strom fließt zwischen der Drainelektrode 78 und der Sourceelektrode 77. Wenn eine negative Spannung an die Gateelektrodenschicht 76 angelegt wird, wird der Stromfluß zwischen der Drainelektrode 78 und der Sourceelektrode 77 unterbro­ chen oder gestoppt. Auf diese Weise führt der MOSFET eine Schaltfunktion aus. Die Spannung zwischen der Source und der Drain wird auch an die eingebettete Zone 72 und die Driftschicht 71b angelegt, so daß das Bauelement eine relativ große Spannung aushält, was eine hohe Durchbruchsspannung gewährleistet.
Die Fig. 7(a) bis 7(e) und die Fig. 8(a) bis 8(d) zeigen Querschnittsansichten des Sub­ stratoberflächenabschnitts des MOSFETs des vierten Ausführungsbeispiels von Fig. 6 in der Reihenfolge einzelner Herstellungsschritte.
Zuerst wird die mit Phosphor dotierte Driftschicht 71b epitaxial auf dem n⁺ Substrat aufgewach­ sen, um ein 4H-SiC-Substrat zu schaffen. Die Störstellenkonzentration und die Dicke der n Driftschicht 71b können im wesentlichen gleich jenen beim ersten Ausführungsbeispiel sein. Ein Polysiliciumfilm wird durch Niederdruck-CVD auf der Oberfläche der Driftschicht 71b abgeschie­ den und auf fotolithografische Weise zur Bildung einer ersten Maske M1 mit einem bestimmten Muster versehen, wie in Fig. 7(a) gezeigt. Die erste Maske M1 besteht aus einem mittleren oder inneren Teil M1a und auf entgegengesetzten Seiten dieses inneren Teils liegenden Seitenteilen M1b. Die erste Maske M1 braucht wie bei dem ersten Ausführungsbeispiel nicht notwendiger­ weise aus einem Polysiliciumfilm zu bestehen.
Anschließend wird ein SiO2-Film auf der ersten Maske M1 durch Thermo-CVD abgeschieden und auf fotolithografische Weise mit einem bestimmten Muster versehen, um eine zweite Maske M2 zu schaffen. Dann werden Ionen 4a, etwa Stickstoffionen als n-Störstellen in eine Zone implan­ tiert, die von der ersten Maske M1 und der zweiten Maske M2 bestimmt wird, wie in Fig. 7(b) gezeigt. Auf diese Weise wird die n⁺ Zone 73 durch Implantieren der Stickstoffionen mit einer Implantationsenergie und einer Dosis wie beim ersten Ausführungsbeispiel erzeugt. Die zweite Maske M2 braucht nicht notwendigerweise aus SiO2 zu bestehen, vielmehr gelten die diesbezüg­ lichen Ausführungen zum ersten Ausführungsbeispiel hier in gleicher Weise. Wie beim ersten Ausführungsbeispiel kann auch hier die zweite Maske M2 leicht positioniert werden, da lediglich erforderlich ist, daß ihre Kante auf der ersten Maske M1 liegt. Die n-Störstellen brauchen nicht notwendigerweise Stickstoff zu sein, sondern können unter Stickstoff, Phosphor und anderen Elementen ausgewählt werden.
Nach Entfernen der zweiten Maske M2 und Zurücklassen des inneren Teils M1a der ersten Maske durch Fotolithografie, werden Ionen 5a, etwa Borionen, als p-Störstellen mit einer Implantationsenergie von 400 keV und einer Dosis von etwa 1×1015 cm-2 zur Ausbildung der p⁺ eingebetteten Zone 72 implantiert, wie in Fig. 7(c) gezeigt. Eine erhöhte Implantationsenergie wird zur Ausbildung einer tiefen Störstellenzone eingesetzt. Bei den p-Störstellen muß es sich nicht unbedingt um Bor handeln, vielmehr können sie unter Bor, Aluminium und anderen Materialien ausgewählt werden.
Der zurückbleibende Teil M1a der ersten Maske wird dann entfernt, wonach Stickstoffionen 4a mit einer Implantationsenergie von 200 keV und einer Dosis von etwa 1 ×1012 cm-2 gemäß Darstellung in Fig. 7(d) implantiert werden, um die Störstellenkonzentration in der n Kanalzone 80 zu steuern.
Durch eine Wärmebehandlung bei 1600°C für zwei Stunden zum Aktivieren der implantierten Störstellen werden die eingebettete Zone 72, die Sourcezone 73 und die Kanalzone 80 gemäß Darstellung in Fig. 7(e) gebildet.
Anschließend wird ein SiO2-Film 6, der zum Gateoxidfilm 75 wird, auf der Oberfläche des SiC- Substrat durch thermische Oxidation bei 1200°C für zwei Stunden ausgebildet. Ein 1 µm dicker Polysiliciumfilm 1 zur Schaffung der Gateelektrodenschicht 76 wird auf dem SiO2- bzw. Gate­ oxidfilm durch Niederdruck-CVD abgeschieden, wie in Fig. 8(a) gezeigt. Der Gateoxidfilm 75 kann statt durch thermische Oxidation auch durch CVD ausgebildet werden. Die Gateelektrodenschicht 76 kann auch aus einem anderen Material, etwa Molybden (Mo) ausgebildet werden.
Der Polysiliciumfilm 1 wird mit einem Fotolack beschichtet und auf fotolithografische Weise mit einem Muster versehen, um die Gateelektrodenschicht 76 zu bilden. Ein Isolierfilm 79 aus Borphosphorsilikatglas (BPSG) oder einem anderen Material wird auf den Oberflächen von Polysiliciumfilm 1 und Gateoxidfilm 75 abgeschieden, wie in Fig. 8(b) gezeigt.
Nach fotolithografischer Musterung wird ein Ausnehmungsabschnitt 77a durch reaktives Ionenätzen unter Einsatz eines Gasgemisches aus Kohlenstofftetrafluorid (CF4) und Sauerstoff (O2) so ausgebildet, daß er sich von der Oberfläche der Sourcezone 73 zur eingebetteten Zone 72 erstreckt, wie in Fig. 8(c) gezeigt.
Nach Ausbildung von Kontaktlöchern oder -fenstern durch den Isolierfilm 79 auf fotolithografi­ sche Weise, wird ein Aluminiumlegierungsfilm aufgedampft und mit einem Muster versehen, um gemäß Darstellung in Fig. 8(d) die Sourceelektrode 77 und eine nicht gezeigte Gateelektrode zu schaffen. Eine Drainelektrode wird an der Rückfläche des n⁺ Substrats vorgesehen, womit das Herstellungsverfahren abgeschlossen ist.
Auch bei dem MOSFET des vierten Ausführungsbeispiels ist die Sourcezone 73 durch die Kante des äußeren Teils M1b der ersten Maske bestimmt, und die Kante der eingebetteten Zone 72 wird durch den inneren Teil M1a der ersten Maske bestimmt. Somit werden die Störstellenzonen lediglich von der ersten Maske M1 festgelegt und relativ zueinander geeignet positioniert, so daß kein Ungleichförmigkeitsproblem infolge von Positionsschwankungen auftritt, das zu befürchten wäre, wenn die Zonen durch mehrere Masken bestimmt würden.
Dementsprechend wird die Kanallänge des MOSFETs des vierten Ausführungsbeispiels gleichför­ mig mit hoher Genauigkeit auf etwa 1,5 µm eingestellt, was stabile Eigenschaften und eine hohe Ausbeute in gleicher Weise wie bei dem JFET des ersten Ausführungsbeispiels sicherstellt. Ein weiterer Vorteil ist, daß die Abmessungen der jeweiligen Störstellenzonen bestätigt werden können, nachdem die erste Maske M1 ausgebildet wurde.
Durch den zusätzlichen Schritt des Implantierens von Stickstoffionen in die Oberflächenschicht der Driftschicht 71b zur Einstellung der Störstellenkonzentration kann die Schwellenspannung des MOSFETs in gewünschter Weise gesteuert oder eingestellt werden, und es kann insbeson­ dere ein normalerweise gesperrter FET geschaffen werden.
Bei dem vorliegenden Ausführungsbeispiel ist der Gateoxidfilm 75 auf dem SiC-Substrat so ausgebildet, daß er sich über die Ebenen des Substrats erstreckt. Deshalb leidet das Bauelement nicht an einem Problem, das man von bekannten Trench-MOSFETs kennt, nämlich die elektrische Feldkonzentration an Eckteilen des Gateoxidfilms. Hierdurch erzielt das Bauelement des vorlie­ genden Ausführungsbeispiels eine hohe Durchbruchsspannung.
Das oben beschriebene Herstellungsverfahren kann auf verschiedenste Weise modifiziert werden. Beispielsweise kann die Ionenimplantation zur Einstellung der Störstellenkonzentration der Kanalzone 80 am Anfang erfolgen, oder die Reihenfolge der Ausbildung von zweiter Maske M2 und dritter Maske M3 kann umgekehrt werden.
Wenn Stickstoffionen zur Bildung der Sourcezone 73 implantiert werden und dabei eine Maske verwendet wird, die die Außenkante der Sourcezone 73 definiert, und wenn Borionen dann zur Ausbildung einer p⁺ Kontaktzone, wie sie in Fig. 4 gezeigt und mit 52a bezeichnet ist, unter Verwendung einer anderen Maske implantiert werden, braucht der Ausnehmungsabschnitt 77a nicht ausgebildet zu werden, und die Sourceelektrode kann auf der Oberfläche des Substrats ausgebildet werden. Auch in diesem Fall kann die Länge der Kanalzone gleichförmig mit hoher Genauigkeit eingestellt werden, in gleicher Weise wie bei dem MOSFET des vierten Ausführungs­ beispiels, um stabile Eigenschaften und eine hohe Ausbeute sicherzustellen.
Fünftes Ausführungsbeispiel
Fig. 9 zeigt eine Querschnittsansicht eines SiC-MOSFET gemäß einem fünften Ausführungsbei­ spiel der vorliegenden Erfindung. Teile die solchen in Fig. 6 entsprechen sind in Fig. 9 mit einer um zehn erhöhten Bezugszahl versehen.
Bei dem MOSFET des vorliegenden Ausführungsbeispiels ist eine n Driftschicht 81b zur Bildung eines Wafers durch Epitaxialwachstum auf einem n⁺ Substrat 81a ausgebildet. Eine p⁺ Kontakt­ zone 82a ist an einer Stelle ausgebildet, die um einen geringen Abstand von der Oberfläche der Driftschicht 81b beabstandet ist. Eine p Basiszone 82 ist in der Oberflächenschicht der Drift­ schicht 81b oberhalb der Kontaktzone 82a ausgebildet, und eine n⁺ Sourcezone 83 ist in einem ausgewählten Bereich der Oberfläche der Basiszone 82 ausgebildet. Die Basiszone 82 zeichnet sich dadurch aus, daß die Übergangs- oder Sperrschichttiefe ihres Endabschnitts mit zunehmen­ dem Abstand von der Sourcezone 83 nahezu linear abnimmt. Anders ausgedrückt, dieser Endabschnitt der Basiszone 82 verjüngt sich in Richtung von der Sourcezone 83 weg. Die Kontaktzone 82a ist in einem Teil des Substrats ausgebildet, der tiefer liegt als die Basiszone 82, die Basiszone 82 aber überlappt. Eine n Kanalzone 90 ist auf einem Teil der Basiszone 82 vorgesehen, auf dem die Sourcezone 83 nicht ausgebildet ist, und ein Gate in MOS-Aufbau ist ähnlich wie bei dem MOSFET von Fig. 6 auf der Kanalzone 90 vorgesehen. Eine Gateelektroden­ schicht 86, die aus einer Polysiliciumschicht besteht, ist über der Kanalzone 90 unter Zwischen­ lage eines Gateoxidfilms 85 ausgebildet. Die Bezugszahl 89 bezeichnet einen Isolierfilm aus BPSG, der die Gateelektrodenschicht 86 von einer Sourceelektrode 87 isoliert. Ein Ausneh­ mungsabschnitt 87a erstreckt sich von der Oberfläche der Sourcezone 83 bis zu einer gewissen Tiefe, und die Sourceelektrode 87 ist in Kontakt sowohl mit der Sourcezone 83 als auch der Kontaktzone 82a ausgebildet. Eine Drainelektrode 88 ist in Kontakt mit der Rückfläche des Substrats 81a ausgebildet.
Die Abmessungen der jeweiligen Schichten oder Zonen dieses Bauelements können beispielhaft wie folgt festgelegt werden. Das Substrat 81a hat eine Störstellenkonzentration von 1×1018 cm-3 und eine Dicke von 350µm. Die Driftschicht 81b hat eine Störstellenkonzentration von 1× 1016 cm-3 und eine Dicke von 10 µm. Die Basiszone 82 hat die maximale Störstellenkonzentration von 5×1016 cm-3 und eine Übergangs- oder Sperrschichttiefe von 1,5 µm. Der Abstand zwischen den beiden gegenüberliegenden Basiszonen 82 beträgt etwa 6 µm. Die Sourcezone 83 hat eine Störstellenkonzentration von 1×1019 cm-3, eine Übergangs- bzw. Sperrschichttiefe von 0,2 µm und eine Breite von etwa 5 µm. Die Kontaktzone 82a hat die maximale Störstellenkonzentration von 1×1019 cm-3, eine Übergangs- oder Sperrschichttiefe von 2,0 µm und eine Breite von 5 µm. Die Kanalzone 90 hat eine Störstellenkonzentration von 5× 1015 cm-3 und eine Übergangs- oder Sperrschichttiefe von 0,5 µm. Der Abstand zwischen der Kante der Sourcezone 83 und der Kante der Basiszone 82 beträgt etwa 2 µm. Der Ausnehmungsabschnitt 87a besitzt eine Tiefe von 0,7 µm gemessen von der Oberfläche des Substrats, sowie eine Breite von etwa 3 µm. Das Rastermaß, mit dem Einheitszellen, von denen eine in Fig. 9 gezeigt ist, angeordnet sind, beträgt etwa 30 µm. Der Gateoxidfilm 85 hat eine Dicke von 50 nm, die Gateelektrodenschicht 86 hat eine Dicke von 1 µm und der Isolierfilm 89 hat eine Dicke von 2 µm.
Die Fig. 10(a) bis 10(e) sowie die Fig. 11(a) bis 11(d) zeigen Querschnittsansichten der Umgebung der Oberfläche des MOSFETs des fünften Ausführungsbeispiels von Fig. 9 in der Reihenfolge der einzelnen Herstellungsschritte, wie nachfolgend erläutert.
Als erstes wird die mit Phosphor dotierte Driftschicht 81b epitaxial auf dem n⁺ Substrat aufgewachsen, um ein 4H-SiC-Substrat zu schaffen. Ein Polysiliciumfilm wird dann auf der Oberfläche der Driftschicht 81b durch Niederdruck-CVD abgeschieden und auf fotolithografische Weise mit einem Muster versehen, um eine erste Maske M1 zu schaffen. Bei der Mustergebung des Polysiliciumfilms ist es wichtig einen sich verjüngenden Abschnitt 8 über eine Breite von 1 bis 2 µm am Endabschnitt der ersten Maske M1 auszubilden (bei der dargestellten symmetri­ schen Anordnung tatsächlich je einen sich verjüngenden Abschnitt an beiden Seiten der Maske). Der Grund dafür ist, daß die Kanallänge von dem Winkel des sich verjüngenden Abschnitts 8 der ersten Maske M1 bestimmt wird, wenn die Basiszone nachfolgend durch Ionenimplantation ausgebildet wird. Der Neigungswinkel dieser Verjüngung muß also entsprechend einer gewünschten Auslegung oder Konfiguration des Bauelements festgelegt werden. Dieser Neigungswinkel kann durch Wahl geeigneter Ätzbedingungen, unter denen der die erste Maske M1 bildende Dünnfilm geätzt wird, etwa Plasmaätzen, gesteuert werden. Bei einem anderen Verfahren wird der obere Teil des Dünnfilms durch Ionenimplantation beschädigt, so daß nur der oberflächennahe Teil zur Schaffung eines kleinen Neigungswinkels geätzt wird. In diesem Fall kann der Neigungswinkel über die Dosismenge der Ionenimplantation gesteuert werden.
Unter Verwendung der ersten Maske M1 werden Borionen 5a als p-Störstellen mit einer Implantationsenergie von 300 keV und einer Dosis von etwa 1×1015 cm-2 in das SiC-Substrat gemäß Darstellung in Fig. 10(a) implantiert, um die Basiszone 82 zu bilden. In Fig. 10(a) bezeichnet 5b auf diese Weise implantierte Boratome. Eine relativ hohe Implantationsenergie wird zur Ausbildung einer tiefen Störstellenzone eingesetzt. Die Störstellen werden in einer großen Tiefe in einer Zone implantiert, die nicht von der ersten Maske M1 überdeckt wird, und die Tiefe der Störstellen nimmt mit zunehmender Dicke der ersten Maske M1 allmählich und nahezu linear ab. Auf diese Weise wird die in Fig. 10(a) gezeigte Störstellenkonzentration erreicht. Wenn die erste Maske M1 eine relativ geringe Dicke aufweist, reicht die die implantierten Ionen enthaltende Zone nicht bis zur Oberfläche des Substrats, sondern bildet eine eingebettete Störstellenzone.
Bei Bor handelt es sich nur um eine Möglichkeit für die p-Störstellen, die unter Bor, Aluminium und anderen Materialien ausgewählt werden können. Die erste Maske M1 besteht wie bei dem ersten Ausführungsbeispiel nicht notwendigerweise aus einem Polysiliciumfilm.
Unter erneuter Verwendung der oben beschriebenen ersten Maske M1 werden dann Ionen 4a, etwa Stickstoffionen, als n-Störstellen mit einer Implantationsenergie von 100 keV, wie sie auch bei dem ersten Ausführungsbeispiels eingesetzt wurde, und einer Dosis von etwa 5×1015 cm-2 implantiert, wie in Fig. 10(b) gezeigt, um auf diese Weise die Sourcezone 83 auszubilden. In Fig. 10(b) bezeichnet 4b die so implantierten Stickstoffatome. Auch in diesem Fall werden die Störstellen zu einer großen Tiefe in dem Bereich implantiert, der nicht mit der ersten Maske M1 abgedeckt ist, und die Tiefe der Störstellen nimmt mit Zunahme der Dicke der ersten Maske M1 allmählich ab, so daß die Verteilung der Störstellenatome geschaffen wird, die in Fig. 10(b) dargestellt ist. Da die Implantationsenergie niedriger als die im vorangegangenen Schritt gemäß Fig. 10(a) ist, unterscheidet sich die die Stickstoffatome 4b enthaltende Zone von der die Boratome 5b enthaltenden Zone. Wenn der sich verjüngende Abschnitt 8 den gleichen Nei­ gungswinkel aufweist, was hier der Fall ist, ist die Zone, in der die p-Störstellen implantiert sind, um einen konstanten Abstand von der Zone beabstandet, in der die n-Störstellen implantiert sind.
Anschließend wird ein SiO2-Film durch Thermo-CVD auf der ersten Maske M1, bei der es sich im Beispielsfall um einen Polysiliciumfilm handelt, abgeschieden, wie in Fig. 10(c) gezeigt. Die gesamte Fläche des SiO2-Films wird dann einem reaktiven Ionenätzen (RIE) unterzogen, so daß eine Seitenwand 9 an der Seite des (jeweiligen) sich verjüngenden Abschnitts 8 der ersten Maske M1 ausgebildet wird. Dann werden wieder Ionen 5a, etwa Borionen, als p Störstellen in eine Zone implantiert, die durch die erste Maske M1 und die Seitenwand 9 vorgegeben ist, wie in Fig. 10 (d) gezeigt. Diese Ionenimplantation erfolgt mit einer Implantationsenergie von 400 keV und einer Dosis von etwa 1×1015 cm-2 und dient der Ausbildung der Kontaktzone 82a mit einer hohen Störstellenkonzentration. Als p-Störstellen kann außer Bor Aluminium oder anderes eingesetzt werden.
Nach Entfernen der ersten Maske M1 und der Seitenwand 9 werden Stickstoffionen 4a über die gesamte Oberseitenfläche des SiC-Substrats implantiert, wie in Fig. 10(e) gezeigt, und zwar mit einer Implantationsenergie von 200 keV und einer Dosis von etwa 1×1012 cm2. Dadurch wird die Störstellenkonzentration der Kanalzone 90 eingestellt. Auf diese Weise kann beispielsweise der Schwellenwert gesteuert bzw. eingestellt werden.
Bei einer Wärmebehandlung bei 1600°C für zwei Stunden zur Aktivierung der implantierten Störstellen werden die Basiszone 82, die Sourcezone 83, die Kontaktzone 82a und die Kanalzone 90 ausgebildet, wie in Fig. 11(a) gezeigt, und zwar so, daß die Basiszone 82 und die Sourcezone 83 gegeneinander versetzt sind.
Anschließend wird ein 50 nm dicker SiO2-Film 6 zur Schaffung des Gateoxidfilms 85 auf der Oberfläche des SiC-Substrats durch thermische Oxidation bei 1200°C für zwei Stunden ausgebildet, und ein etwa 1 µm dicker Polysiliciumfilm 1 wird auf dem SiO2-Film bzw. Gateoxid­ film durch Niederdruck-CVD abgeschieden, wie in Fig. 11(b) gezeigt. Anstelle einer thermischen Oxidation kann zur Ausbildung des Gateoxidfilms 85 auch CVD eingesetzt werden.
Der Polysiliciumfilm 1 wird mit einem Fotolack beschichtet und fotolithografisch mit einem Muster versehen, um auf diese Weise die Gateelektrodenschicht 86 auszubilden. Ein Isolierfilm 89 aus Borphosphorsilikatglas (BFSG) oder einem anderen Material wird auf den Oberflächen von Gateelektrodenschicht 86 und Gateoxidfilm 85 abgeschieden und fotolithografisch gemustert, wie in Fig. 11(c) gezeigt. Im nächsten Schritt wird ein Ausnehmungsabschnitt 87a durch reaktives Ionenätzen unter Verwendung eines Gasgemisches aus Kohlenstofftetrafluorid (CF4) und Sauerstoff (O2) so ausgebildet, daß er sich von der Oberfläche der Sourcezone 83 zur Kontakt­ zone 82a erstreckt, wie in Fig. 11(d) gezeigt.
Nach Ausbildung von Kontaktlöchern oder -fenstern durch den Isolierfilm 89 auf fotolithografische Weise wird durch Dampfabscheidung ein Aluminiumlegierungsfilm abgeschieden und gemustert, um gemäß Darstellung in Fig. 11(e) die Sourceelektrode 87 und eine nicht gezeigte Gateelektrode zu schaffen. Außerdem wird eine Drainelektrode an der Rückfläche des n⁺ Substrats vorgesehen, womit das Herstellungsverfahren abgeschlossen ist.
Bei dem MOSFET des fünften Ausführungsbeispiels ist der Endabschnitt der ersten Maske M1 verjüngt ausgebildet (bei der Darstellung von Fig. 10 entspricht das den beiden abgeschrägten Seiten der ersten Maske), und verschiedene Implantationsenergien werden zum Implantieren von p-Störstellen und n-Störstellen verwendet, so daß die Kanten der Sourcezone 83 und der Basiszone 82 jeweils von der ersten Maske M1 bestimmt werden. Die durch den Abstand zwischen diesen Zonen 83 und 82 vorgegebene Kanallänge wird somit durch den verjüngten Abschnitt 8 der ersten Maske M1 bestimmt. Damit sind die Störstellenzonen lediglich durch die erste Maske M1 bestimmt und relativ zueinander geeignet positioniert, so daß keine Probleme der Ungleichförmigkeit infolge von Positionsschwankungen auftreten, die sich einstellen würden, wenn die Zonen durch mehrere Masken definiert würden.
Dementsprechend kann die Kanallänge des MOSFETs des vorliegenden Ausführungsbeispiels gleichförmig mit hoher Genauigkeit gesteuert bzw. eingestellt werden, was stabile Eigenschaften und eine hohe Ausbeute gewährleistet. Auch kann der Abstand zwischen der Sourcezone 83 und der Basiszone 82, d. h. die Länge der Kanalzone durch Variation des Neigungswinkels des sich verjüngenden Abschnitts 8 der ersten Maske M1 frei bestimmt werden, was die Erzielung eines Gleichgewichts zwischen Durchlaßwiderstand und Durchbruchsspannung erleichtert. Ein weiterer Vorteil ist, daß die Abmessungen der jeweiligen Störstellenzonen bestätigt werden können, nachdem die erste Maske M1 ausgebildet wurde.
Durch den zusätzlichen Schritt des Implantierens von Stickstoffionen in die Oberflächenschicht der Driftschicht 81b zur Einstellung der Störstellenkonzentration kann die Schwellenspannung des MOSFETs eingestellt werden und insbesondere so eingestellt werden, daß ein normalerweise gesperrter FET geschaffen wird.
Das oben beschriebene Herstellungsverfahren kann in verschiedenster Weise modifiziert werden. Beispielsweise kann die Ionenimplantation zur Einstellung der Störstellenkonzentration in der Kanalzone 90 am Anfang ausgeführt werden. Auch können die Implantation der Borionen zur Ausbildung der Basiszone 82 und die Implantation der Stickstoffionen zur Ausbildung der Sourcezone 83 in umgekehrter Reihenfolge erfolgen. Als weitere Modifikation kann die Seiten­ wandzone am Anfang ausgebildet und danach die Ionenimplantation zur Ausbildung der Kontakt­ zone 82a vorgenommen werden. Auch bei dem vorliegenden Ausführungsbeispiel ist der Gateoxidfilm 85 so auf dem SiC-Substrat ausgebildet, daß er sich über die Ebene des SiC- Substrats erstreckt. Deshalb treten bei dem Bauelement nicht die von Trench-MOSFETs bekann­ ten Probleme auf, d. h. eine elektrische Feldkonzentration an Eckabschnitten des Gateoxidfilms, so daß eine hohe Durchbruchsspannung sichergestellt ist.
Obwohl bei dem vorliegenden Ausführungsbeispiel die Kontaktzone 82a als eingebettete Zone ausgebildet ist, kann eine Maske, die die Außenkante der Sourcezone 83 definiert zum Implantie­ ren der Stickstoffionen für die Sourcezone 83 verwendet werden und die p Ionen anschließend zur Ausbildung einer bis zur Oberfläche des Substrats reichenden Kontaktzone 82a implantiert werden, so daß die Sourceelektrode 87 auf der Oberfläche des Substrats vorgesehen werden kann, ohne die Ausbildung des Ausnehmungsabschnitts 87a zu erfordern.
Sechstes Ausführungsbeispiel
Die Fig. 12(a) bis 12(e) sind Querschnittsansichten zur Erläuterung eines anderen Verfahrens zur Herstellung eines SiC-MOSFET, der nahezu gleich dem MOSFET von Fig. 9 ist. Die Quer­ schnittsansichten zeigen die Umgebung der Substratoberfläche des MOSFETs in der Reihenfolge einzelner Herstellungsschritte.
Am Anfang wird eine mit Phosphor dotierte Driftschicht 91b durch Epitaxialwachstum auf einem n ⁺ Substrat ausgebildet, um ein 4H-SiC-Substrat zu schaffen. Die Störstellenkonzentration und die Dicke der Driftschicht 91b können gleich denen des ersten Ausführungsbeispiels sein. Ein SiO2-Film mit einer Dicke von etwa 2 µm wird auf der Oberfläche der Driftschicht 91b durch Plasma-CVD ausgebildet und zur Schaffung einer dritten Maske M3 fotolithografisch gemustert. Unter Verwendung der dritten Maske M3 werden Ionen 5a, etwa Borionen, als p-Störstellen implantiert, wie in Fig. 12(a) gezeigt, und zwar mit einer Implantationsenergie von 400 keV und einer Dosis von etwa 1×1015 cm-2, um so eine p⁺ Kontaktzone 94 auszubilden. In Fig. 12(a) bezeichnet 5b die auf diese Weise implantierten Boratome. Statt Bor kann als p-Störstellen Aluminium oder anderes ausgewählt werden.
Anschließend wird die dritte Maske M3 durch Plasmaätzen unter Verwendung von (CF4 + H2)- Gas zur Bildung einer ersten Maske M1 zurückgeätzt, deren Endabschnitt über eine Breite von 1 bis 2 µm sich verjüngend ausgebildet ist, wie in Fig. 12(b) gezeigt (die beiden abgeschrägten Seiten der ersten Maske M1 in Fig. 12(b) bilden den sich verjüngenden Endabschnitt). Als Ergebnis des Ätzens wird die Dicke der Maske über die gesamte Fläche auf etwa 1 µm reduziert. Wenn im nächsten Schritt eine p Basiszone durch Ionenimplantation ausgebildet wird, kann daher die Kanallänge durch Steuerung des Neigungswinkels des Endabschnitts der ersten Maske eingestellt werden, wie dies im Fall des MOSFETs des fünften Ausführungsbeispiels der Fall ist.
Unter Verwendung der ersten Maske M1 mit dem sich verjüngenden Endabschnitt werden Ionen 5a, etwa Borionen, als p-Störstellen mit einer Implantationsenergie von 300 keV und einer Dosis von etwa 1×1015 cm-2 gemäß Darstellung in Fig. 12(c) implantiert, um eine p Basiszone 92 auszubilden. Die Störstellen werden zu einer großen Tiefe in einer Zone implantiert, die von der ersten Maske M1 nicht überdeckt wird, wobei die Tiefe der Störstellen mit zunehmender Dicke der ersten Maske M1 allmählich abnimmt, so daß sich die Verteilung der Störstellenatome ergibt, die in Fig. 12(c) dargestellt ist.
Unter Verwendung derselben Maske M1 mit dem sich verjüngenden Endabschnitt werden dann Ionen 4a, etwa Stickstoffionen, als n-Störstellen gemäß Darstellung in Fig. 12(d) mit einer Implantationsenergie von 100 keV und einer Dosis von etwa 5×1015 cm-2 implantiert, um eine n⁺ Sourcezone 93 auszubilden. Da die Implantationsenergie kleiner als im vorangegangenen Schritt gemäß 12(c) ist, unterscheidet sich die die n-Störstellen enthaltende Zone von der die p- Störstellen enthaltenden Zone.
Nach Entfernen der ersten Maske M1 werden Stickstoffionen 4a über die gesamte Oberseitenflä­ che des SiC-Substrats implantiert, wie in Fig. 12(e) gezeigt, und zwar mit einer Implantations­ energie von 200 keV und einer Dosis von etwa 1×1012 cm-2. Dadurch wird die Störstellenkon­ zentration in einer Kanalzone eingestellt, die in einer Oberflächenschicht der Driftschicht 91b gebildet ist. Auf diese Weise kann der Schwellenwert gesteuert werden.
In den folgenden Schritten werden die in den Schritten der Fig. 12(a) bis 12(e) implantierten Ionen aktiviert und Source-, Gate- und Drainelektroden ausgebildet.
Gemäß dem voranstehend beschriebenen Verfahren wird die erste Maske M1 durch Rückätzen der dritten Maske M3 gebildet, was die Notwendigkeit eines weiteren Maskenmaterials für die erste Maske M1 beseitigt. Da der Abstand zwischen der Basiszone 92 und der Sourcezone 93 von dem gleichförmigen Winkel des sich verjüngenden Abschnitts der ersten Maske M1 bestimmt wird, werden diese Zonen 92 und 93 relativ zueinander geeignet positioniert, so daß kein Problem einer Ungleichförmigkeit infolge von Positionsschwankungen auftritt, das sich geben würde, wenn die Zonen durch mehrere Masken definiert würden. Folglich kann die Kanallänge mit hoher Genauigkeit und großer Gleichförmigkeit festgelegt werden, was stabile Eigenschaften des Bauelements und eine hohe Ausbeute gewährleistet.
Das voranstehend beschriebene Herstellungsverfahren kann auf verschiedenste Weise modifiziert werden. Beispielsweise können die Implantation der p-Störstellen zur Ausbildung der Basiszone (Fig. 12(c)) und die Implantation der n-Störstellen zur Ausbildung der Sourcezone (Fig. 12(d)) in umgekehrter Reihenfolge ausgeführt werden, und die Implantation zur Einstellung der Störstellen­ konzentration der Kanalzone (Fig. 12(e)) kann am Anfang ausgeführt werden.
Wie voranstehend beschrieben, werden bei dem Verfahren zur Erzeugung eines Siliciumcarbid- Vertikal-FET gemäß der vorliegenden Erfindung die erste Maske und die zweite Maske, welche die erste Maske überlappt, verwendet, so daß eine Störstellenzone eines ersten Leitungstyps durch ein Ende eines bestimmten Teils der ersten Maske definiert wird und dieser Teil der ersten Maske und die zweite Maske dann entfernt werden, so daß eine Störstellenzone eines zweiten Leitungstyps durch einen anderen Teil der ersten Maske definiert wird. Damit sind die Störstellen- oder Dotierungszone des ersten Leitungstyps und die Störstellen- oder Dotierungszone des zweiten Leitungstyps relativ zueinander bezogen auf die erste Maske positioniert.
Wenn eine Maske mit einem sich verjüngenden Endabschnitt und Ionenimplantationen mit unterschiedlichen Implantationsenergien erfolgen, können die Zone des ersten Leitungstyps und die Zone des zweiten Leitungstyps in selbstausrichtender Weise ausgebildet werden, um unter Verwendung lediglich einer Maske relativ zueinander geeignet positioniert zu sein.
Durch Steuerung bzw. Einstellen der Störstellenkonzentration der Kanalzone kann die Schwellen­ spannung eingestellt und ein normalerweise gesperrter FET geschaffen werden.
Gemäß dem Verfahren der vorliegenden Erfindung kann die Kanalzone eines JFET oder MOSFETs mit hoher Genauigkeit gesteuert bzw. eingestellt werden, was bei herkömmlichen Bauelementen extrem schwierig war, so daß ein geringerer Durchlaßwiderstand sichergestellt werden kann.
Das Verfahren der vorliegenden Erfindung kann wirkungsvoll bei CMOS-ICs und anderen SiC- Halbleiter-Bauelementen sowie bei den oben beschriebenen jeweiligen Arten von Feldeffekttransi­ storen eingesetzt werden, was es sehr leicht macht, Siliciumcarbid-Halbleiter-Bauelemente mit ausreichend hoher Spannung zu erzeugen.

Claims (18)

1. Verfahren zur Herstellung eines Siliciumcarbid-Vertikal-FET, umfassend die Schritte:
Aufbringen einer Siliciumcarbid umfassenden Driftschicht (41b) eines ersten Leitungs­ typs auf einem Silicumcarbid-Substrat (41a) des ersten Leitungstyps,
Ausbilden einer Gatezone (44) eines zweiten Leitungstyps und einer Sourcezone (43) des ersten Leitungstyps in von einander beabstandeten ausgewählten Teilen einer Oberflächen­ schicht der Driftschicht (41b),
Ausbilden einer eingebetteten Zone (42) des zweiten Leitungstyps in einem ausgewähl­ ten Teil unterhalb der Gatezone (44) und der Sourcezone (43),
Ausbilden einer Gateelektrode (46) in Kontakt mit der Oberfläche der Gatezone (44),
Ausbilden einer Sourceelektrode (47) in Kontakt mit Oberflächen sowohl der Source­ zone (43) als auch der eingebetteten Zone (42), und
Ausbilden einer Drainelektrode (48) an einer Rückfläche des Siliciumcarbid-Substrats (41a),
wobei die Sourcezone (43), die Gatezone (44) und die eingebettete Zone (42) jeweils unter Verwendung einer ersten Maske (M1) mit einem ersten Teil (M1b) und einem zweiten Teil (M1a) derart ausgebildet werden, daß das eine Ende der Sourcezone (43) von einem der entgegengesetzten Enden des ersten Teils (M1b) der ersten Maske (M1) definiert wird und die Gatezone (44) von dem anderen Ende des ersten Teils (M1b) und dem zweiten Teil (M1a) der ersten Maske definiert wird, während ein Ende der eingebetteten Zone (42) von dem zweiten Teil (M1a) der ersten Maske definiert wird.
2. Verfahren zur Herstellung eines Silicumcarbid-Vertikal-FET, umfassend die Schritte:
Ausbilden eines Siliciumcarbid-Substrats durch Epitaxialwachstum einer Siliciumcarbid umfassenden Driftschicht (41b) eines ersten Leitungstyps auf einem Siliciumcarbid-Substrat (41a) des ersten Leitungstyps,
Ausbilden einer ersten Maske (M1) auf einer Oberfläche der Driftschicht (41b),
Ausbilden einer zweiten Maske (M2) aus einem anderen Material als die erste Maske derart, daß die zweite Maske die erste Maske überlappt,
Einbringen von Störstellen zur Ausbildung einer Sourcezone (43) des ersten Leitungs­ typs in einem ausgewählten Teil einer Oberflächenschicht der Driftschicht (41b) unter Verwen­ dung der ersten Maske (M1) und der zweiten Maske (M2),
Entfernen der zweiten Maske (M2),
Ausbilden einer dritten Maske (M3) aus einem anderen Material als die erste Maske (M1) derart, daß die dritte Maske die erste Maske überlappt,
Einbringen von Störstellen zur Ausbildung einer Gatezone (44) eines zweiten Leitungs­ typs in einem ausgewählten Teil einer Oberflächenschicht der Driftschicht (41b) unter Verwen­ dung der ersten Maske und der dritten Maske,
Entfernen eines ersten Teils (M1b) der ersten Maske (M1) sowie der dritten Maske (M3) unter Zurücklassen eines zweiten Teils (M1a) der ersten Maske,
Einbringen von Störstellen zur Ausbildung einer eingebetteten Zone (42) des zweiten Leitungstyps in einem ausgewählten Teil der Oberflächenschicht der Driftschicht (41b) unter Verwendung des zweiten Teils der ersten Maske,
Entfernen des zweiten Teils der ersten Maske,
Einbringen von Störstellen des ersten Leitungstyps über die gesamte Fläche der Oberflä­ chenschicht der Driftschicht (41b) zur Steuerung der Störstellenkonzentration einer Kanalzone (50) in der Oberflächenschicht der Driftschicht (41b),
Durchführen einer Wärmebehandlung zur Aktivierung der eingebrachten Störstellen,
Ausbilden einer vierten Maske (M4) auf einer Oberfläche des Siliciumcarbid-Substrats,
Ausbilden eines Ausnehmungsabschnitts (47a), der sich von der Oberfläche der Source­ zone (43) zur eingebetteten Zone (42) erstreckt, und zwar unter Verwendung der vierten Maske (M4),
Ausbilden einer fünften Maske aus einem Isoliermaterial, und
Dampfabscheiden eines metallischen Films zur Ausbildung einer Gateelektrode (46), einer Sourceelektrode (47) und einer Drainelektrode (48).
3. Verfahren zur Herstellung eines Siliciumcarbid-Vertikal-FET, umfassend die Schritte:
Ausbilden eines Siliciumcarbid-Substrats durch epitaxiales Aufwachsen einer Silicium­ carbid umfassenden Driftschicht eines ersten Leitungstyps auf einem Siliciumcarbid-Substrat des ersten Leitungstyps,
Ausbilden einer ersten Maske auf einer Oberfläche der Driftschicht,
Ausbilden einer zweiten Maske aus einem anderen Material als die erste Maske derart, daß die zweite Maske die erste Maske überlappt,
Einbringen von Störstellen zur Ausbildung einer Sourcezone (53) des ersten Leitungs­ typs in einem ausgewählten Teil einer Oberflächenschicht der Driftschicht unter Verwendung der ersten Maske und der zweiten Maske,
Entfernen der zweiten Maske,
Ausbilden einer dritten Maske eines anderen Materials als die erste Maske derart, daß die dritte Maske die erste Maske überlappt,
Einbringen von Störstellen zur Ausbildung einer Gatezone (54) eines zweiten Leitungs­ typs in einem ausgewählten Teil der Oberflächenschicht der Driftschicht unter Verwendung der ersten Maske und der dritten Maske,
Entfernen eines ersten Teils der ersten Maske und der dritten Maske unter Zurücklassen eines zweiten Teils der ersten Maske,
Einbringen von Störstellen zur Ausbildung einer eingebetteten Zone (52) des zweiten Leitungstyps in einem ausgewählten Teil der Oberflächenschicht der Driftschicht unter Verwen­ dung des zweiten Teils der ersten Maske,
Ausbilden einer vierten Maske auf einer Oberfläche des Siliciumcarbid-Substrats,
Einbringen von Störstellen zur Ausbildung einer Kontaktzone (52a) des zweiten Lei­ tungstyps, die bis zur eingebetteten Zone (52) reicht, und zwar unter Verwendung der vierten Maske,
Entfernen des zweiten Teils der ersten Maske sowie der vierten Maske,
Einbringen von Störstellen des ersten Leitungstyps über die gesamte Fläche der Oberflä­ chenschicht der Driftschicht zur Steuerung der Störstellenkonzentration einer Kanalzone (60) in der Oberflächenschicht der Driftschicht,
Durchführen einer Wärmebehandlung zur Aktivierung der eingebrachten Störstellen,
Ausbilden einer fünften Maske aus einem isolierenden Material, und
Dampfabscheiden eines metallischen Films zur Ausbildung einer Gateelektrode, einer Sourceelektrode (57) und einer Drainelektrode.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Störstellen zur Ausbil­ dung von Sourcezone (43), Gatezone (44) und eingebetteter Zone (42) sowie zur Einstellung der Störstellenkonzentration der Kanalzone (60) durch Implantation von Ionen in die ausgewählten Teile der Oberflächenschicht der Driftschicht eingebracht werden.
5. Verfahren nach Anspruch 2 oder 3, ferner gekennzeichnet durch einen Schritt des Vorsehens einer Elektrode (66), die mit der Oberfläche der Driftschicht (61b) zusammen einen Schottky-Übergang bildet.
6. Verfahren zur Herstellung eines Siliciumcarbid-Vertikal-FET, umfassend die Schritte:
Aufbringen einer Siliciumcarbid umfassenden Driftschicht (71b) eines ersten Leitungs­ typs auf einem Siliciumcarbid-Substrat (71a) des ersten Leitungstyps,
Ausbilden einer Sourcezone (73) des ersten Leitungstyps in einem ausgewählten Teil einer Oberflächenschicht der Driftschicht (71b),
Ausbilden einer eingebetteten Zone (72) eines zweiten Leitungstyps in einem ausge­ wählten Teil unter der Sourcezone (73),
Ausbilden einer Gateelektrodenschicht (76) auf einem Gateisolierfilm (75) auf der Ober­ fläche der Driftschicht (71b),
Ausbilden einer Sourceelektrode (77) in Kontakt mit den Oberflächen sowohl der Sourcezone (73) als auch der eingebetteten Zone (72), und
Ausbilden einer Drainelektrode (78) auf einer Rückfläche des Siliciumcarbid-Substrats (71a),
wobei die Sourcezone (73) und die eingebettete Zone (72) jeweils unter Verwendung einer ersten Maske (M1) mit einem ersten Teil (M1b) und einem zweiten Teil (M1a) so ausgebil­ det werden, daß ein Ende der Sourcezone von dem ersten Teil (M1b) der ersten Maske (M1) definiert wird und die eingebettete Zone von dem zweiten Teil (M1a) der ersten Maske definiert wird.
7. Verfahren zur Herstellung eines Siliciumcarbid-Vertikal-FET, umfassend die Schritte:
Herstellen eines Siliciumcarbid-Substrats durch Epitaxialwachstum einer Siliciumcarbid umfassenden Driftschicht (71b) eines ersten Leitungstyps auf einem Siliciumcarbid-Substrat (71a) des ersten Leitungstyps,
Ausbilden einer ersten Maske (M1) auf der Oberfläche der Driftschicht (71b),
Ausbilden einer zweiten Maske (M2) aus einem anderen Material als die erste Maske derart, daß die zweite Maske die erste Maske überlappt,
Einbringen von Störstellen zur Ausbildung einer Sourcezone (73) des ersten Leitungs­ typs in einem ausgewählten Teil einer Oberflächenschicht der Driftschicht (71b) unter Verwen­ dung der ersten Maske und der zweiten Maske,
Entfernen eines ersten Teils (M1b) der ersten Maske (M1) sowie der zweiten Maske (M2) unter Zurücklassen eines zweiten Teils (M1a) der ersten Maske,
Einbringen von Störstellen zur Ausbildung einer eingebetteten Zone (72) eines zweiten Leitungstyps in einem ausgewählten Teil der Oberflächenschicht der Driftschicht (71b),
Entfernen des zweiten Teils der ersten Maske,
Einbringen von Störstellen des ersten Leitungstyps über die gesamte Fläche der Oberflä­ chenschicht der Driftschicht (71b) zur Steuerung der Störstellenkonzentration einer Kanalzone (80) in der Oberflächenschicht der Driftschicht,
Durchführen einer Wärmebehandlung zur Aktivierung der eingebrachten Störstellen,
Ausbilden eines Gateoxidfilms (75) auf der Oberfläche des Siliciumcarbid-Substrats durch thermische Oxidation,
Abscheiden einer Polysiliciumschicht (1) auf dem Gateoxidfilm (75) und Ausbilden der Polysiliciumschicht in einem bestimmten Muster,
Ausbilden einer dritten Maske nach Überziehen der Polysiliciumschicht und des Gate­ oxidfilms mit einem Isolierfilm (79),
Ausbilden eines Ausnehmungsabschnitts (77a), der sich von der Oberfläche der Source­ zone (73) bis zur eingebetteten Zone (72) erstreckt, und zwar unter Verwendung der dritten Maske,
Ausbilden von Kontaktlöchern durch den Isolierfilm, und
Dampfabscheiden metallischer Filme zur Ausbildung einer Gateelektrode, die die Polysili­ ciumschicht berührt, einer Sourceelektrode (77), die die Sourcezone (73) und die eingebettete Zone (72) kontaktiert, und einer Drainelektrode, die mit dem Siliciumcarbid-Substrat in Kontakt steht.
8. Verfahren zur Herstellung eines Siliciumcarbid-Vertikal-FET, umfassend die Schritte:
Herstellen eines Siliciumcarbid-Substrats durch epitaxiales Wachsen einer Siliciumcarbid umfassenden Driftschicht eines ersten Leitungstyps auf einem Siliciumcarbid-Substrat des ersten Leitungstyps,
Ausbilden einer ersten Maske auf der Oberfläche der Driftschicht,
Ausbilden einer zweiten Maske aus einem anderen Material als die erste Maske derart, daß die zweite Maske die erste Maske überlappt,
Einbringen von Störstellen zur Ausbildung einer Sourcezone des ersten Leitungstyps in einem ausgewählten Teil einer Oberflächenschicht der Driftschicht unter Verwendung der ersten Maske und der zweiten Maske,
Entfernen eines ersten Teils der ersten Maske sowie der zweiten Maske unter Zurück­ lassen eines zweiten Teils der ersten Maske,
Einbringen von Störstellen zur Ausbildung einer eingebetteten Zone eines zweiten Lei­ tungstyps in einem ausgewählten Teil der Oberflächenschicht der Driftschicht,
Ausbilden einer dritten Maske auf der Oberfläche des Siliciumcarbid-Substrats,
Einbringen von Störstellen zur Ausbildung einer Kontaktzone des zweiten Leitungstyps, die bis zur eingebetteten Zone reicht, und zwar unter Verwendung der dritten Maske,
Entfernen des zweiten Teils der ersten Maske sowie der dritten Maske,
Einbringen von Störstellen des ersten Leitungstyps über die gesamte Fläche der Oberflä­ chenschicht der Driftschicht zur Steuerung der Störstellenkonzentration einer Kanalzone in der Oberflächenschicht der Driftschicht,
Durchführen einer Wärmebehandlung zur Aktivierung der eingebrachten Störstellen,
Ausbilden eines Gateoxidfilms auf der Oberfläche des Siliciumcarbid-Substrats durch thermische Oxidation,
Abscheiden einer Polysiliciumschicht auf dem Gateoxidfilm und Ausbilden der Polysili­ ciumschicht in einem bestimmten Muster,
Überziehen der Polysiliciumschicht und des Gateoxidfilm mit einem Isolierfilm,
Ausbilden von Kontaktlöchern durch den Isolierfilm, und
Dampfabscheiden metallischer Filme zur Ausbildung einer Gateelektrode, die die Polysili­ ciumschicht kontaktiert, einer Sourceelektrode, die die Sourcezone und die Kontaktzone kontak­ tiert, und einer Drainelektrode, die das Siliciumcarbid-Substrat kontaktiert.
9. Verfahren zur Herstellung eines Siliciumcarbid-Vertikal-FET, umfassend die Schritte:
Aufbringen einer Siliciumcarbid umfassenden Driftschicht (81b) eines ersten Leitungs­ typs auf einem Siliciumcarbid-Substrat (81a) des ersten Leitungstyps,
Ausbilden einer Sourcezone (83) des ersten Leitungstyps in einem ausgewählten Teil einer Oberflächenschicht der Driftschicht (81b),
Ausbilden einer Basiszone (82) eines zweiten Leitungstyps in einem ausgewählten Teil unterhalb der Sourcezone (83),
Ausbilden einer Gateelektrodenschicht (86) auf einem Gateisolierfilm (85), der auf der Oberfläche der Driftschicht (81b) ausgebildet ist,
Ausbilden einer Sourceelektrode (87) in Kontakt mit Oberflächen sowohl der Sourcezone (83) als auch der Basiszone (82), und
Ausbilden einer Drainelektrode (88) auf einer Rückfläche des Siliciumcarbid-Substrats (81a),
wobei die Sourcezone (83) und die Basiszone (82) jeweils unter Verwendung einer ersten Maske (M1) ausgebildet werden, die einen sich verjüngenden Endabschnitt (8) mit einem ersten Ende einer ersten Dicke und einem zweiten Ende einer zweiten Dicke, die größer ist als die erste Dicke, aufweist derart, daß ein Ende der Sourcezone durch das erste Ende des verjüngten Endabschnitts (8) der ersten Maske (M1) definiert wird und ein Ende der Basiszone durch das zweite Ende des verjüngten Endabschnitts der ersten Maske definiert wird.
10. Verfahren zur Herstellung eines Siliciumcarbid-Vertikal-FET, umfassend die Schritte:
Herstellen eines Siliciumcarbid-Substrats durch Epitaxialwachstum einer Siliciumcarbid umfassenden Driftschicht (81b) eines ersten Leitungstyps auf einem Siliciumcarbid-Substrat (81a) des ersten Leitungstyps,
Ausbilden einer ersten Maske (M1) auf der Oberfläche der Driftschicht (81b), wobei die erste Maske einen sich verjüngenden Endabschnitt (8) mit einem ersten Ende einer ersten Dicke und einem zweiten Ende einer zweiten Dicke, die größer ist als die erste Dicke, aufweist,
Einbringen von Störstellen zur Ausbildung einer Basiszone (82) eines zweiten Leitungs­ typs in einem ausgewählten Teil einer Oberflächenschicht der Driftschicht (81b) unter Verwen­ dung der ersten Maske derart, daß die Basiszone durch das zweite Ende des sich verjüngenden Endabschnitts (8) der ersten Maske (M1) definiert wird,
Einbringen von Störstellen zur Ausbildung einer Sourcezone des ersten Leitungstyps in einem ausgewählten Teil der Oberflächenschicht der Driftschicht (81b) unter Verwendung der ersten Maske derart, daß die Sourcezone durch das erste Ende des sich verjüngenden Endab­ schnitts der ersten Maske definiert wird,
Ausbilden einer dritten Maske auf einer Oberfläche des Siliciumcarbid-Substrats,
Einbringen von Störstellen zur Ausbildung einer Kontaktzone (82a), die bis zur Basis­ zone (82) reicht, und zwar unter Verwendung der dritten Maske,
Entfernen der ersten Maske und der dritten Maske,
Einbringen von Störstellen des ersten Leitungstyps über die gesamte Fläche der Oberflä­ chenschicht der Driftschicht (81b) zur Steuerung der Störstellenkonzentration einer Kanalzone (90) in der Oberflächenschicht der Driftschicht,
Ausführen einer Wärmebehandlung zur Aktivierung der eingebrachten Störstellen,
Ausbilden eines Gateoxidfilms (85) auf der Oberfläche des Siliciumcarbid-Substrats durch thermische Oxidation,
Abscheiden einer Polysiliciumschicht (86) auf dem Gateoxidfilm und Ausbilden der Poly­ siliciumschicht in einem bestimmten Muster,
Bedecken der Polysiliciumschicht und des Gateoxidfilms mit einem Isolierfilm,
Ausbilden von Kontaktlöchern durch den Isolierfilm, und
Dampfabscheiden metallischer Filme zur Ausbildung einer Gateelektrode, die die Polysili­ ciumschicht (86) kontaktiert, einer Sourceelektrode (87), die die Sourcezone (83) und die Kontaktzone (82a) kontaktiert, und einer Drainelektrode (88), die das Siliciumcarbid-Substrat kontaktiert.
11. Verfahren zur Herstellung eines Siliciumcarbid-Vertikal-FET, umfassend die Schritte:
Herstellen eines Siliciumcarbid-Substrats durch Epitaxialwachstum einer Siliciumcarbid umfassenden Driftschicht eines ersten Leitungstyps auf einem Siliciumcarbid-Substrat des ersten Leitungstyps,
Ausbilden einer ersten Maske auf der Oberfläche der Driftschicht, wobei die erste Maske einen sich verjüngenden Endabschnitt mit einem ersten Ende einer ersten Dicke und einem zweiten Ende einer zweiten Dicke, die größer ist als die erste Dicke, aufweist,
Einbringen von Störstellen zum Ausbilden einer Sourcezone des ersten Leitungstyps in einem ausgewählten Abschnitt einer Oberflächenschicht der Driftschicht unter Verwendung der ersten Maske derart, daß die Sourcezone durch das erste Ende des sich verjüngenden Endab­ schnitts der ersten Maske definiert wird,
Einbringen von Störstellen zur Ausbildung einer Basiszone eines zweiten Leitungstyps in einem ausgewählten Teil der Oberflächenschicht der Driftschicht unter Verwendung der ersten Maske derart, daß die Basiszone von dem zweiten Ende des sich verjüngenden Endabschnitts der ersten Maske definiert wird,
Ausbilden einer dritten Maske auf der Oberfläche des Siliciumcarbid-Substrats,
Einbringen von Störstellen zum Ausbilden einer Kontaktzone des zweiten Leitungstyps, die bis zur Basiszone reicht, und zwar unter Verwendung der dritten Maske,
Entfernen der ersten Maske sowie der dritten Maske,
Einbringen von Störstellen des ersten Leitungstyps über die gesamte Fläche der Oberflä­ chenschicht der Driftschicht zur Steuerung der Störstellenkonzentration einer Kanalzone in der Oberflächenschicht der Driftschicht,
Durchführen einer Wärmebehandlung zur Aktivierung der eingebrachten Störstellen,
Ausbilden eines Gateoxidfilms auf der Oberfläche des Siliciumcarbid-Substrats durch thermische Oxidation,
Abscheiden einer Polysiliciumschicht (1, 86) auf dem Gateoxidfilm und Ausbilden der Polysiliciumschicht in einem bestimmten Muster,
Ausbilden einer vierten Maske nach Überziehen der Polysiliciumschicht und des Gate­ oxidfilms mit einem Isolierfilm (89),
Ausbilden eines Ausnehmungsabschnitts (87a), der sich von der Oberfläche der Source­ zone (83) bis zur Kontaktzone (82a) erstreckt, und zwar unter Verwendung der vierten Maske,
Ausbilden von Kontaktlöchern durch den Isolierfilm (89), und
Dampfabscheiden metallischer Filme zur Ausbildung einer Gateelektrode, die die Polysili­ ciumschicht (1, 86) kontaktiert, einer Sourceelektrode (87), die die Sourcezone (83) sowie die Kontaktzone (82a) kontaktiert, und einer Drainelektrode, die das Siliciumcarbid-Substrat kontak­ tiert.
12. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß eine Seiten­ wand (9) an einer Seitenfläche der ersten Maske (M1) ausgebildet wird und die erste Maske zusammen mit der Seitenwand die dritte Maske darstellt.
13. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß nach Ausbilden der dritten Maske für die Ausbildung der Kontaktzone und dem Einbringen von Störstellen unter Verwendung der dritten Maske die dritte Maske zur Schaffung der ersten Maske mit dem sich verjüngenden Endabschnitt zurückgeätzt wird.
14. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Störstellen zur Aus­ bildung der Sourcezone und der eingebetteten Zone sowie zur Steuerung der Störstellenkonzen­ tration der Kanalzone durch Implantation von Ionen in ausgewählte Teile der Oberflächenschicht der Driftschicht eingebracht werden.
15. Verfahren nach einem der Ansprüche 3, 8, 10 oder 11, dadurch gekennzeichnet, daß die Störstellen zur Ausbildung der Sourcezone, der Gatezone, der eingebetteten Zone und der Kontaktzone sowie zur Steuerung der Störstellenkonzentration der Kanalzone durch Implanta­ tion von Ionen in ausgewählte Teile der Oberflächenschicht der Driftschicht eingebracht werden.
16. Siliciumcarbid-Vertikal-FET umfassend:
ein Siliciumcarbid-Substrat eines ersten Leitungstyps,
eine Siliciumcarbid umfassende Driftschicht des ersten Leitungstyps, die auf das Sili­ ciumcarbid-Substrat geschichtet ist,
eine in einem ausgewählten Teil einer Oberflächenschicht der Driftschicht ausgebildete Basiszone eines zweiten Leitungstyps, von der wenigstens ein Teil in die Driftschicht eingebettet ist,
eine Sourcezone des ersten Leitungstyps, die mit einem Teil der Oberseite der Basiszone im Kontakt steht,
eine Gateelektrode, die auf einem Gateisolierfilm ausgebildet ist, welcher sich auf einer Kanalzone befindet, die durch einen Teil der Driftschicht, der sich über der Basiszone befindet, geschaffen wird,
eine Sourceelektrode, die mit den Oberflächen sowohl der Sourcezone als auch der Basiszone in Kontakt steht, und
eine Drainelektrode, die sich an einer Rückfläche des Siliciumcarbid-Substrats befindet,
wobei die Basiszone einen Endteil enthält, dessen Sperrschicht-Tiefe mit zunehmendem Abstand von der Sourcezone im wesentlichen linear abnimmt.
17. FET nach Anspruch 16, ferner gekennzeichnet durch eine Kontaktzone des zweiten Leitungstyps mit einer höheren Störstellenkonzentration und einer größeren Sperrschicht-Tiefe als die Basiszone derart, daß die Kontaktzone die Basiszone überlappt und die Sourceelektrode die Kontaktzone kontaktiert.
18. FET nach Anspruch 17, dadurch gekennzeichnet, daß die Kontaktzone in die erste Driftschicht eingebettet ist und ein Ausnehmungsabschnitt, der sich von der Oberfläche der Sourcezone zur Kontaktzone erstreckt, vorgesehen ist, wobei die Sourceelektrode mit einer freiliegenden Oberfläche der Kontaktzone in Kontakt steht.
DE19900169A 1998-01-06 1999-01-05 Verfahren zur Herstellung eines vertikalen Siliciumcarbid-Feldeffekttransistors Expired - Fee Related DE19900169B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP00066598A JP3216804B2 (ja) 1998-01-06 1998-01-06 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
JP665/98 1998-01-06

Publications (2)

Publication Number Publication Date
DE19900169A1 true DE19900169A1 (de) 1999-07-08
DE19900169B4 DE19900169B4 (de) 2009-07-09

Family

ID=11480042

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19900169A Expired - Fee Related DE19900169B4 (de) 1998-01-06 1999-01-05 Verfahren zur Herstellung eines vertikalen Siliciumcarbid-Feldeffekttransistors

Country Status (3)

Country Link
US (1) US6117735A (de)
JP (1) JP3216804B2 (de)
DE (1) DE19900169B4 (de)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1315212A1 (de) * 2000-11-21 2003-05-28 Matsushita Electric Industrial Co., Ltd. Halbleiterbauelement und verfahren zu seiner herstellung
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
EP1429392A2 (de) * 2002-11-29 2004-06-16 Matsushita Electric Industrial Co., Ltd. SiC-misfet und Verfahren zur dessen Herstellung
WO2004084310A1 (de) 2003-03-19 2004-09-30 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit hoch dotiertem kanalleitungsgebiet und verfahren zur herstellung eines halbleiteraufbaus
US6902964B2 (en) 2001-10-24 2005-06-07 Cree, Inc. Methods of fabricating delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure
US6956239B2 (en) 2002-11-26 2005-10-18 Cree, Inc. Transistors having buried p-type layers beneath the source region
DE102004021050A1 (de) * 2004-04-29 2005-11-24 Infineon Technologies Ag Feldeffekt-Halbleiterbauelement
US7265399B2 (en) 2004-10-29 2007-09-04 Cree, Inc. Asymetric layout structures for transistors and methods of fabricating the same
US7326962B2 (en) 2004-12-15 2008-02-05 Cree, Inc. Transistors having buried N-type and P-type regions beneath the source region and methods of fabricating the same
US7348612B2 (en) 2004-10-29 2008-03-25 Cree, Inc. Metal-semiconductor field effect transistors (MESFETs) having drains coupled to the substrate and methods of fabricating the same
US7402844B2 (en) 2005-11-29 2008-07-22 Cree, Inc. Metal semiconductor field effect transistors (MESFETS) having channels of varying thicknesses and related methods
US7646043B2 (en) 2006-09-28 2010-01-12 Cree, Inc. Transistors having buried p-type layers coupled to the gate
DE102007017002B4 (de) * 2006-04-11 2010-02-04 DENSO CORPORATION, Kariya-shi SiC-Halbleiteranordnung und Verfahren zum Herstellen derselben
WO2012013888A1 (fr) * 2010-07-29 2012-02-02 Institut National Des Sciences Appliquees De Lyon Structure semi-conductrice pour interrupteur électronique de puissance
US8203185B2 (en) 2005-06-21 2012-06-19 Cree, Inc. Semiconductor devices having varying electrode widths to provide non-uniform gate pitches and related methods

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972436B2 (en) * 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
JP3666280B2 (ja) * 1999-01-20 2005-06-29 富士電機ホールディングス株式会社 炭化けい素縦形ｆｅｔおよびその製造方法
JP3595182B2 (ja) * 1999-02-10 2004-12-02 沖電気工業株式会社 半導体装置の製造方法
US6624030B2 (en) 2000-12-19 2003-09-23 Advanced Power Devices, Inc. Method of fabricating power rectifier device having a laterally graded P-N junction for a channel region
CA2783659A1 (en) * 1999-12-21 2001-06-28 Sumitomo Electric Industries, Ltd. Horizontal junction field-effect transistor
US6429041B1 (en) * 2000-07-13 2002-08-06 Cree, Inc. Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation
JP2002076020A (ja) * 2000-08-31 2002-03-15 Sumitomo Electric Ind Ltd 半導体装置
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6956238B2 (en) * 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US6767843B2 (en) 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
FR2815173B1 (fr) * 2000-10-11 2003-08-22 Ferraz Shawmut Composant limiteur de courant, dispositif de limitation de courant en comportant application, et procede de fabrication de ce composant limiteur de courant
JP3881840B2 (ja) * 2000-11-14 2007-02-14 独立行政法人産業技術総合研究所 半導体装置
JP3916874B2 (ja) * 2001-02-06 2007-05-23 関西電力株式会社 半導体装置
JP4797270B2 (ja) * 2001-03-30 2011-10-19 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP4797271B2 (ja) * 2001-03-30 2011-10-19 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6551865B2 (en) 2001-03-30 2003-04-22 Denso Corporation Silicon carbide semiconductor device and method of fabricating the same
DE20109957U1 (de) * 2001-06-15 2002-07-18 Siemens AG, 80333 München Schaltungsanordnung zum Steuern der einer Last zugeführten Leistung
US6855970B2 (en) 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
US7022378B2 (en) * 2002-08-30 2006-04-04 Cree, Inc. Nitrogen passivation of interface states in SiO2/SiC structures
AU2003275541A1 (en) * 2002-10-18 2004-05-04 National Institute Of Advanced Industrial Science And Technology Silicon carbide semiconductor device and its manufacturing method
JP4823466B2 (ja) * 2002-12-18 2011-11-24 日本碍子株式会社 エピタキシャル成長用基板および半導体素子
US7221010B2 (en) * 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
JP5368140B2 (ja) * 2003-03-28 2013-12-18 三菱電機株式会社 ＳｉＣを用いた縦型ＭＯＳＦＥＴの製造方法
JP2004319964A (ja) * 2003-03-28 2004-11-11 Mitsubishi Electric Corp 半導体装置及びその製造方法
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US6979863B2 (en) * 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
WO2004097914A1 (ja) * 2003-04-25 2004-11-11 Sumitomo Electric Industries, Ltd. 半導体装置の製造方法
US7462540B2 (en) * 2004-02-06 2008-12-09 Panasonic Corporation Silicon carbide semiconductor device and process for producing the same
JP2005353677A (ja) * 2004-06-08 2005-12-22 Fujitsu Ltd ディレイ値調整方法および半導体集積回路
US7118970B2 (en) 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
TWI256536B (en) * 2004-06-25 2006-06-11 Richtek Techohnology Corp Single-chip co-drain junction FET device, step-down converter, step-up converter, inversed converter, switching device, and DC-to-DC converter applying the same
US20060261346A1 (en) * 2005-05-18 2006-11-23 Sei-Hyung Ryu High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US7615801B2 (en) * 2005-05-18 2009-11-10 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US7391057B2 (en) 2005-05-18 2008-06-24 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US7528040B2 (en) 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
US8183595B2 (en) * 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
JP2007042803A (ja) * 2005-08-02 2007-02-15 Honda Motor Co Ltd イオン注入マスクおよびその製造方法、並びにイオン注入マスクを用いた炭化珪素半導体装置およびその製造方法
US7727904B2 (en) 2005-09-16 2010-06-01 Cree, Inc. Methods of forming SiC MOSFETs with high inversion layer mobility
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
EP2631951B1 (de) 2006-08-17 2017-10-11 Cree, Inc. Bipolare Hochleistungstransistoren mit isoliertem Gatter
JP4435847B2 (ja) * 2007-01-16 2010-03-24 パナソニック株式会社 半導体装置およびその製造方法
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US9209281B2 (en) * 2007-04-23 2015-12-08 Infineon Technologies Ag Method of manufacturing a device by locally heating one or more metallization layers and by means of selective etching
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
KR101024638B1 (ko) * 2008-08-05 2011-03-25 매그나칩 반도체 유한회사 반도체 소자의 제조방법
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2180518B1 (de) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Herstellungsverfahren für Halbleitervorrichtung
US8288220B2 (en) * 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
WO2011010608A1 (ja) * 2009-07-24 2011-01-27 三菱電機株式会社 炭化珪素半導体装置の製造方法
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9984894B2 (en) 2011-08-03 2018-05-29 Cree, Inc. Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
JP2014531752A (ja) 2011-09-11 2014-11-27 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 改善したレイアウトを有するトランジスタを備える高電流密度電力モジュール
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
JP2013201190A (ja) 2012-03-23 2013-10-03 Toshiba Corp 接合形電界効果トランジスタ及びその製造方法
CN104282732B (zh) * 2013-07-01 2017-06-27 株式会社东芝 半导体装置
DE112014003637B4 (de) * 2013-08-08 2023-07-27 Fuji Electric Co., Ltd. Hochspannungs-Halbleitervorrichtung und Herstellungsverfahren derselben
US9653618B1 (en) * 2015-10-21 2017-05-16 United Silicon Carbide, Inc. Planar triple-implanted JFET
DE102020004758A1 (de) * 2019-08-30 2021-03-04 Semiconductor Components Industries, Llc Siliciumcarbid-feldeffekttransistoren
US11139394B2 (en) * 2019-08-30 2021-10-05 Semiconductor Components Industries, Llc Silicon carbide field-effect transistors
CN114556573A (zh) * 2019-11-21 2022-05-27 索尼半导体解决方案公司 图像传感器和成像装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539217A (en) * 1993-08-09 1996-07-23 Cree Research, Inc. Silicon carbide thyristor
US5399887A (en) * 1994-05-03 1995-03-21 Motorola, Inc. Modulation doped field effect transistor
US5399883A (en) * 1994-05-04 1995-03-21 North Carolina State University At Raleigh High voltage silicon carbide MESFETs and methods of fabricating same
JPH08204179A (ja) * 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ
JP3158973B2 (ja) * 1995-07-20 2001-04-23 富士電機株式会社 炭化けい素縦型ｆｅｔ
US5719409A (en) * 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
JP3206727B2 (ja) * 1997-02-20 2001-09-10 富士電機株式会社 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
US5969378A (en) * 1997-06-12 1999-10-19 Cree Research, Inc. Latch-up free power UMOS-bipolar transistor

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
US7067361B2 (en) 2000-05-10 2006-06-27 Cree, Inc. Methods of fabricating silicon carbide metal-semiconductor field effect transistors
EP1315212A4 (de) * 2000-11-21 2008-09-03 Matsushita Electric Ind Co Ltd Halbleiterbauelement und verfahren zu seiner herstellung
EP1315212A1 (de) * 2000-11-21 2003-05-28 Matsushita Electric Industrial Co., Ltd. Halbleiterbauelement und verfahren zu seiner herstellung
US6902964B2 (en) 2001-10-24 2005-06-07 Cree, Inc. Methods of fabricating delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure
US6906350B2 (en) 2001-10-24 2005-06-14 Cree, Inc. Delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure
US7297580B2 (en) 2002-11-26 2007-11-20 Cree, Inc. Methods of fabricating transistors having buried p-type layers beneath the source region
US6956239B2 (en) 2002-11-26 2005-10-18 Cree, Inc. Transistors having buried p-type layers beneath the source region
EP1429392A2 (de) * 2002-11-29 2004-06-16 Matsushita Electric Industrial Co., Ltd. SiC-misfet und Verfahren zur dessen Herstellung
EP1429392A3 (de) * 2002-11-29 2009-09-02 Panasonic Corporation SiC-misfet und Verfahren zur dessen Herstellung
WO2004084310A1 (de) 2003-03-19 2004-09-30 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit hoch dotiertem kanalleitungsgebiet und verfahren zur herstellung eines halbleiteraufbaus
US7615802B2 (en) 2003-03-19 2009-11-10 Siced Electronics Development Gmbh & Co. Kg Semiconductor structure comprising a highly doped conductive channel region and method for producing a semiconductor structure
DE102004021050A1 (de) * 2004-04-29 2005-11-24 Infineon Technologies Ag Feldeffekt-Halbleiterbauelement
US7348612B2 (en) 2004-10-29 2008-03-25 Cree, Inc. Metal-semiconductor field effect transistors (MESFETs) having drains coupled to the substrate and methods of fabricating the same
US7265399B2 (en) 2004-10-29 2007-09-04 Cree, Inc. Asymetric layout structures for transistors and methods of fabricating the same
US7326962B2 (en) 2004-12-15 2008-02-05 Cree, Inc. Transistors having buried N-type and P-type regions beneath the source region and methods of fabricating the same
US8203185B2 (en) 2005-06-21 2012-06-19 Cree, Inc. Semiconductor devices having varying electrode widths to provide non-uniform gate pitches and related methods
US7402844B2 (en) 2005-11-29 2008-07-22 Cree, Inc. Metal semiconductor field effect transistors (MESFETS) having channels of varying thicknesses and related methods
DE102007017002B4 (de) * 2006-04-11 2010-02-04 DENSO CORPORATION, Kariya-shi SiC-Halbleiteranordnung und Verfahren zum Herstellen derselben
US7646043B2 (en) 2006-09-28 2010-01-12 Cree, Inc. Transistors having buried p-type layers coupled to the gate
US7943972B2 (en) 2006-09-28 2011-05-17 Cree, Inc. Methods of fabricating transistors having buried P-type layers coupled to the gate
WO2012013888A1 (fr) * 2010-07-29 2012-02-02 Institut National Des Sciences Appliquees De Lyon Structure semi-conductrice pour interrupteur électronique de puissance
FR2963479A1 (fr) * 2010-07-29 2012-02-03 Inst Nat Sciences Appliq Structure semi-conductrice pour interrupteur electronique de puissance
US9018685B2 (en) 2010-07-29 2015-04-28 Institut National Des Sciences Appliquees De Lyon Semiconductor structure for an electronic interruptor power switch

Also Published As

Publication number Publication date
DE19900169B4 (de) 2009-07-09
JPH11195655A (ja) 1999-07-21
JP3216804B2 (ja) 2001-10-09
US6117735A (en) 2000-09-12

Similar Documents

Publication Publication Date Title
DE19900169B4 (de) Verfahren zur Herstellung eines vertikalen Siliciumcarbid-Feldeffekttransistors
DE19931324B4 (de) Siliciumcarbid-MOS-Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE102009014583B4 (de) Siliziumcarbid-MOS-Halbleitervorrichtung
DE10000754B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE69622295T2 (de) MIS-Anordnung und Verfahren zur Herstellung
DE19702110B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE4219319B4 (de) MOS-FET und Herstellungsverfahren dafür
DE69430768T2 (de) Graben-DMOS transistor mit einem kurzen Kanal
DE112014001050B4 (de) Transistor mit isoliertem gate und temperaturkompensation
DE102011086500B4 (de) Siliziumcarbid-Halbleitervorrichtung und deren Herstellungsverfahren
DE19806838A1 (de) Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben
DE102013010245A1 (de) Halbleitervorrichtung
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE19809554A1 (de) Siliziumkarbidhalbleitervorrichtung
DE102005035029A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE112006002876B4 (de) MOSFETs und Verfahren zum Herstellen eines MOSFETs
DE102010030180B4 (de) Transistorbauelement mit einer amorphen semiisolierenden Kanalsteuerschicht
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
EP0000545B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung
DE19750221B4 (de) Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110826

Owner name: FUJI ELECTRIC CO., LTD., JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110826

R082 Change of representative

Representative=s name: HOFFMANN, ECKART, DIPL.-ING., DE

Effective date: 20110826

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee