DE102005032074A1 - Halbleiterbauelement mit Feldstopp - Google Patents

Halbleiterbauelement mit Feldstopp Download PDF

Info

Publication number
DE102005032074A1
DE102005032074A1 DE200510032074 DE102005032074A DE102005032074A1 DE 102005032074 A1 DE102005032074 A1 DE 102005032074A1 DE 200510032074 DE200510032074 DE 200510032074 DE 102005032074 A DE102005032074 A DE 102005032074A DE 102005032074 A1 DE102005032074 A1 DE 102005032074A1
Authority
DE
Germany
Prior art keywords
semiconductor component
component according
metallization
emitter
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE200510032074
Other languages
English (en)
Other versions
DE102005032074B4 (de
Inventor
Anton Dr.-Ing. Mauder
Josef-Georg Bauer
Manfred Pfaffenlehner
Hans-Joachim Dr. Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE200510032074 priority Critical patent/DE102005032074B4/de
Priority to JP2006189439A priority patent/JP5022642B2/ja
Publication of DE102005032074A1 publication Critical patent/DE102005032074A1/de
Application granted granted Critical
Publication of DE102005032074B4 publication Critical patent/DE102005032074B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauelement und insbesondere eine Diode, bei der eine zusätzliche Feldstoppzone (16, 16') vorgesehen ist, die so hoch dotiert ist, das ihre Dotierungskonzentration höher ist als die Konzentration der Überschwemmungsladung im Durchlasszustand des pn-Überganges.

Description

  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement mit einem Halbleiterkörper, in dem zwischen einer ersten Metallisierung und einer zweiten Metallisierung wenigstens eine erste, stark dotierte Zone des einen Leitungstyps, eine zweite, schwach dotierte Zone des einen Leitungstyps oder des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps, und ein pn-Übergang vorgesehen sind. Bei einem solchen Halbleiterbauelement handelt es sich vorzugsweise um eine Diode. Es kann aber auch ein IGBT (Bipolartransistor mit isoliertem Gate), ein Thyristor oder dergleichen sein. Weiterhin hat das Halbleiterbauelement vorzugsweise eine Vertikalstruktur. Jedoch ist auch eine Lateralstruktur möglich.
  • Freilaufdioden werden vorzugsweise mit einer pn–n+-Schichtenfolge von ihrer Vorderseite zu ihrer Rückseite ausgeführt, so dass eine Anode als ganzflächiger oder lokal begrenzter p-leitender Emitter, ein schwach dotierter Halbleiterkörper als schwach dotierte n–-leitende Zone und eine Kathode als n+-leitender Emitter aufeinander folgen. Die Kathode kann dabei ganzflächig und damit im Wesentlichen gleich groß wie oder größer als die Anode oder aber auch lokal kleiner als die Anode ausgebildet sein, so dass in letzterem Fall die Kathodenfläche kleiner als die Anodenfläche ist. Durch die damit gegebene Flächenbegrenzung der Kathode lässt sich deren Emitter-Wirkung in lateraler Richtung einstellen. Bei Bedarf kann außerdem noch eine n-leitende Feldstoppzone zwischen der schwach dotierten n–-leitenden Zone und dem n+-leitenden Emitter angeordnet sein.
  • Die angegebenen Leitungstypen können gegebenenfalls auch umgekehrt sein, so dass dann eine np–p+-Schichtenfolge vorliegt.
  • Für die Herstellung des n+-leitenden Emitters sind verschiedene Möglichkeiten gegeben: So besteht eine bevorzugte Möglichkeit darin, diesen n+-leitenden Emitter mittels Ionenimplantation und eines nachfolgenden Temperatur-Ausheilschrittes zu erzeugen. Es werden dann also in die Rückseite eines Halbleiterkörpers beispielsweise n-dotierende Ionen implantiert, und anschließend wird ein Temperatur-Ausheilschritt ausgeführt, so dass der n+-leitende Emitter auf der Rückseite des n–-leitenden Halbleiterkörpers gebildet wird. Damit werden so genannte flache Emitter gebildet.
  • Alternativ kann ein solcher n+-leitender Emitter aber auch durch eine tiefe n-Diffusion des Grundmaterials des Halbleiterkörpers oder aus einem n+-leitenden Substrat einer epitaktischen Scheibe bereitgestellt werden. Mit diesen beiden letzteren Möglichkeiten können aber nur ganzflächige bzw. großflächig strukturierte Emitter hergestellt werden, deren Emitterwirkung durch Flächenbegrenzung nicht gezielt einstellbar ist. Bevorzugt ist daher die Erzeugung eines n+-leitenden Emitters für ein Halbleiterbauelement durch Ionenimplantation.
  • In einer bevorzugten Ausführungsform ist der Kathoden-Emitter auf eine Fläche, die kleiner ist als die Fläche der Anode, begrenzt, wodurch die Injektion von Ladungsträgern in die Randbereiche des Halbleiterkörpers reduziert wird, so dass diese Randbereiche beim Abkommutieren der Diode keine Schwachstelle mehr bilden. Nachteilhaft bei durch Ionenimplantation hergestellten flachen Emittern ist aber, dass die Fläche des Emitters beispielsweise durch kleine Defekte bei der Ionenimplantation oder durch Spikes der Kathoden-Metallisierung aus beispielsweise Aluminium gestört wird. Bei implantierten, flachen Emittern liegen also in deren Ausdehnung oft Inhomogenitäten vor, wodurch die Emitterwirkung abgeschwächt wird. Auch könnnen sich bei einem harten Abkommutieren von Dioden an solchen Inhomogenitäten beispielsweise Filamente lokalisieren, die sonst ohne Inhomogenitäten während eines Schaltvorganges im Halbleiterkörper wandern würden. Bei einer aus Aluminium bestehenden Kathoden-Metallisierung können speziell Aluminium-Spikes bzw. lokal erhöhte Aluminium-Konzentrationen im Silizium des Halbleiterkörpers schädliche Auswirkungen haben, weil sie lokale p-leitende Emittergebiete im sonst n+-leitenden Kathoden-Emitter darstellen.
  • Durch derartige lokale Veränderungen im implantierten, flachen Emitter werden bereits frühzeitig, d. h. deutlich unterhalb der Zerstörungsgrenze, elektrische Eigenschaften des Bauelementes verändert. So steigt insbesondere der Sperrstrom infolge dieser Inhomogenitäten nicht unbeträchtlich an. Zwar konnte bisher eine frühe Zerstörung der Bauelemente beim Schalten infolge der genannten Inhomogenitäten nicht festgestellt werden. Jedoch hat sich gezeigt, dass gezielt hergestellte Inhomogenitäten im rückseitigen Kathoden-Emitter bei Tests zur Ermittlung der Grenze der Schaltrobustheit zu einer Zerstörung des Bauelementes an der Anode genau über der rückseitigen Inhomogenität führen.
  • Die genannten Inhomogenitäten treten bei tiefen Kathoden-Emittern mit einer tiefen n-Diffusion des Grundmaterials des Halbleiterkörpers oder mit einem n+-leitenden Substrat einer epitaktischen Scheibe nicht auf. Allerdings haben solche tiefen Kathoden-Emitter keine Randbegrenzung, wie dies bereits oben erläutert wurde, so dass ihre Kommutierungsfestigkeit begrenzt ist. Der Effekt einer Kennlinienverrundung tritt nur bei sehr robusten Dioden auf, da weniger robuste Dioden bereits bei einer weniger harten Kommutierung zerstört werden. Daher müssen die zulässige Kommutierung im Datenblatt bzw. Screening-Tests in der Fertigung auf eine Kommutierung beschränkt bleiben, welche noch nicht zu einer Veränderung der Sperrkennlinie führt. Dadurch werden allerdings nicht die minimal möglichen Einschaltverluste eines korrespondierenden IGBTs erreicht.
  • Eine im Vergleich zu einem flachen Kathoden-Emitter tiefere Ausdiffusion einer lokal implantierten Kathode ist nur möglich, wenn der Randabschluss und die Anode ein entsprechend hohes Temperaturbudget zulassen, was beispielsweise nicht gegeben ist, wenn abgeschiedene Oxide für den Randabschluss verwendet werden. Zudem ist eine den Halbleiterkörper des Bauelementes bildende Halbleiterscheibe beim Herstellen der Kathode bereits gedünnt und besitzt so ihre endgültige, relativ geringe Dicke.
    •
  • Es ist daher Aufgabe der vorliegenden Erfindung, ein Halbleiterbauelement und insbesondere eine Diode bzw. einen IGBT anzugeben, bei der bzw. dem die Inhomogenitäten in einem flachen Rückseiten-Emitter keine nachteilhaften Auswirkungen auf die elektrischen Eigenschaften des Bauelementes haben.
  • Diese Aufgabe wird bei einem Halbleiterbauelement der eingangs genannten Art erfindungsgemäß dadurch gelöst, dass zwischen der ersten und der zweiten Zone ein Gebiet des einen Leitungstyps vorgesehen ist, das so hoch dotiert ist, dass seine Dotierungskonzentration höher ist als die Kozentration der Ladungsträger der Überschwemmungsladung im Durchlasszustand des pn-Überganges. Die Dotierungskonzentration dieses Gebietes beträgt vorzugsweise 1018 bis 1020 Donatoren/cm3 für eine n-Dotierung und etwas über 1017 bis 1019 Akzeptoren/cm3 für eine p-Dotierung. Die Ausdehnung des Gebietes in der Richtung zwischen der ersten Metallisierung und der zweiten Metallisierung liegt dabei zwischen etwa 0,5 bis 2 μm. Die Konzentration der Ladungsträger der Überschwemmungsladung beträgt etwa 1015 bis 1017 Ladungsträger/cm3. Sie ist also kleiner als die Dotierungskonzentration des Gebietes.
  • Bei der vorliegenden Erfindung ist somit vorgesehen, bei einer Diode oder einem IGBT als Halbleiterbauelement vor dem eigentlichen Kathoden-Emitter ein Gebiet des einen Leitungstyps, bei einer pn–n+-Schichtenfolge also ein n-leitendes Gebiet, mit einer Dosis mit einer vergleichsweise hohen Energie von etwa 80 keV bis 1000 keV, vorzugsweise von etwa 170 keV, zu implantieren. Durch diese relativ hohe Energie können zum einen gegebenenfalls noch auf der Rückseite des Halbleiterkörpers aufliegende größere Partikel durchstrahlt werden; zum anderen liegt die mit dieser hohen Energie erreichte Eindringtiefe bei Werten, die größer sind als die Ausdehnung von typischen Metallisierungs-Spikes, welche bis in eine Tiefe von etwa 300 nm reichen. Durch das so gebildete n-leitende Gebiet wird das elektrische Feld vor dem eigentlichen Kathoden-Emitter auch im Bereich von Spikes sicher abgestoppt. Außerdem gewährleistet das Gebiet auch bei Fehlstellen des eigentlichen Kathoden-Emitters noch eine gewisse Emission von Elektronen im Durchlassbetrieb und beim Schalten des Halbleiterbauelementes. Durch die erhöhte Dotierung des Gebietes des einen Leitungstyps werden niedrig dotierende Konzentrationen des anderen Leitungstyps, also beispielsweise bei einem n-leitenden Gebiet p-dotierende Al-Konzentrationen an Spikes, überkompensiert, so dass ein eventuell noch verbleibender lokaler Emitter des anderen Leitungstyps, im vorliegenden Beispiel also ein lokaler p-Emitter, deutlich geschwächt wird.
  • Die Dosis bei der Implantation des feldstoppenden Gebietes beträgt vorzugsweise nur einige Prozent der Dosis, die bei der Implantation des Kathoden-Emitters eingesetzt wird. Vorzugsweise beträgt diese feldstoppende Dosis etwa 5E12...1E14 Dotierstoffatome/cm2, so dass die Implantation in einfacher Weise mit so genannten Mittelstrom-Implantern vorgenommen werden kann. Diese Mittelstrom-Implanter haben deutlich höhere Beschleunigungsenergien als Hochstrom-Implanter, nämlich beispielsweise eine Implantationsenergie der bereits erwähnten 80 keV bis 1000 keV, während die Hochstrom-Implanter eine Dosis von wenigstens 1E15 Dotierstoffatome/cm2 bei einer Energie typisch zwischen etwa 20 keV und 80 keV liefern. Typische Dosen für den rückseitigen n+-Emitter liegen zwischen 5E14 und 5E15 Dotierstoffatomen/cm2.
  • Ein wesentlicher Vorteil dieser Implantationen liegt darin, dass die Dosis des tiefer liegenden Gebietes im Gegensatz zu der oberflächennahen Emitterzone des Kathoden-Emitters keine Amorphisierung des implantierten Bereichs bedingt, da sie deutlich niedriger als die Amorphisierungsdosis liegt. Diese beträgt für Phosphor in Silizium etwa 6E14/cm2 und für Bor in Silizium etwa 8E16/cm2. Dies ist insbesondere deswegen von Bedeutung, weil das in der Metallisierung vorhandene Aluminium oder eventuell auch andere verwendete Metalle wesentlich leichter in amorphisierte als in kristalline Siliziumbereiche eindringen können. Mit anderen Worten, die erzeugten Metallisierungs-Spikes beschränken sich im Wesentlichen auf die amorphisierte Zone, also den Bereich des eigentlichen Kathoden-Emitters.
  • Die Implantation des feldstoppenden Gebietes kann beispielsweise mit einer Lackschicht mit einer Schichtdicke mit einigen μm maskiert werden. Der Lack vercrackt dabei wegen der vergleichsweise geringen Dosis bei der Implantation nicht.
  • Entweder sofort oder erst nach einem Ausheilschritt dieser ersten Implantation wird dann der eigentliche Emitter implantiert. Werden die Implantationen im selben Ausheilschritt in einem Ofen prozessiert, so führen die Kristalldefekte der eigentlichen Emitterimplantation zu einer beschleunigten und tieferen Diffusion des feldstoppenden Gebietes. Der bzw. die Ausheilschritte finden dabei bei Temperaturen von etwa 750°C bis 1000°C für wenige 10 Minuten bis zu einigen Stunden statt.
  • Das bei der vorliegenden Erfindung vorgesehene feldstoppende Gebiet kann zusätzlich zu einer üblichen Feldstoppzone vorgesehen werden, welche beispielsweise mit Selen oder durch Protonenimplantation dotiert ist. Gerade dann hat das feldstoppende Gebiet in erster Linie die Aufgabe, die Auswirkungen von Spikes zu unterbinden. Vorteilhaft an einer solchen zusätzlichen Feldstoppzone ist, dass dann die für das feldstoppende Gebiet gewählte Dosis nach oben nur durch die Amorphisierungsdosis begrenzt ist, da die Softness des Halbleiterbauelementes beim Abschalten dann im Wesentlichen über das Dotierungsprofil der herkömmlichen, beispielsweise mit Selen dotierten Feldstoppzone bestimmt wird.
    •
  • Nachfolgend wir die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
  • 1 eine Schnittdarstellung durch eine Diode nach einem ersten Ausführungsbeispiel der Erfindung,
  • 2 eine Schnittdarstellung durch eine Diode nach einem zweiten Ausführungsbeispiel der Erfindung,
  • 3 eine vergrößerte Detaildarstellung für die Ausführungsbeispiele der 1 oder 2,
  • 4 den Verlauf der Dotierung im Rückseitenbereich des erfindungsgemäßen Halbleiterbauelementes nach einer ersten Variante,
  • 5 den Verlauf der Dotierung im Rückseitenbereich des erfindungsgemäßen Halbleiterbauelementes nach einer zweiten Variante,
  • 6A eine Schnittdarstellung eines IGBTs nach einem weiteren Ausführungsbeispiel der Erfindung,
  • 6B den Verlauf der Dotierung beim IGBT nach 6A und
  • 7 eine Strom-/Spannungs-Kennlinie des erfindungsgemäßen Halbleiterbauelementes.
  • 1 zeigt in einer Schnittdarstellung eine Freilaufdiode nach einem ersten Ausführungsbeispiel der Erfindung. Ein Halbleiterkörper aus beispielsweise Silizium oder einem anderen geeigneten Halbleitermaterial bildet eine n–-leitende Driftstrecke 1 und weist eine Dicke d auf. Andere geeignete Halbleitermaterialien sind beispielsweise Siliziumcarbid, AIIIBV-Verbindungshalbleiter, usw. Die Dicke d kann beispielsweise 5 bis 15 μm pro 1000 V Sperrfähigkeit betragen, für ein 3300 V-Bauelement vorzugsweise also etwa 300 μm bis 450 μm. Es sind aber auch andere Werte möglich.
  • In die n–-leitende Driftstrecke 1 ist ein p-leitender Anoden-Emitter 2 eingebettet, der beispielsweise durch maskierte Diffusion erzeugt und so begrenzt ist. Auf der zum Anodenemitter 2 gegenüberliegenden Rückseite des Halbleiterkörpers befindet sich ein n+-leitender Kathoden-Emitter 4, welcher optional mit einer n-leitenden Feldstoppzone 6 versehen ist. Diese Feldstoppzone 6, die vorzugsweise mit Selen dotiert ist, kann gegebenenfalls auch weggelassen werden.
  • Der Anoden-Emitter 2 ist mit einer Anoden-Metallisierung 3 versehen, und der Kathoden-Emitter 4 weist eine Kathoden-Metallisierung 5 auf. Für die beiden Metallisierungen 3, 5 kann vorzugsweise Aluminium verwendet werden. Es werden so eine Anodenelektrode A und eine Kathoden-Elektrode K gebildet.
  • In den Randbereich des Halbleiterkörpers sind in der Driftstrecke 1 noch p-leitende Schutzringe 7, 8 eingebettet. Diese Schutzringe 7, 8 sind elektrisch mit Feldplatten 11, 10 verbunden. Ebenso ist die Anoden-Metallisierung 3 an eine Feldplatte 9 angeschlossen, und am Rand der Driftstrecke 1 bzw. des Halbleiterkörpers befindet sich noch eine Feldplatte 12, die elektrisch mit der Kathoden-Metallisierung 5 verbunden ist. Die Feldplatten 9, 10, 11 und 12 dienen wie die Schutzringe 7, 8 zur elektrischen Stabilisierung des Randes des Halbleiterbauelementes, um dort Feldspitzen usw. abzubauen.
  • Der Randabschluss kann auch in anderer Weise als im Ausführungsbeispiel von 1 gestaltet werden. So ist es beispielsweise möglich, nur Feldplatten oder nur Schutzringe vorzusehen oder den Rand entsprechend zu ätzen und mit Isolierschichten zu füllen. Durch die Dicke d wird so jedenfalls die Dicke der elektrisch aktiven Schicht der Diode festgelegt.
  • Erfindungsgemäß ist nun zusätzlich zu dem Kathoden-Emitter 4 und zu der optional vorhandenen Feldstoppzone 6 noch ein n-leitendes Gebiet 16 vorgesehen, das durch Implantation von der Kathoden-Rückseite in den Halbleiterkörper eingebracht ist und eine Dotierungskonzentration von 1018 bis 1020 Donatoren/cm3 aufweist. Ein geeigneter Dotierstoff für dieses Gebiet 16 ist beispielsweise Phosphor. Die Dicke des Gebietes 16 beträgt in der Richtung zwischen der Metallisierung 5 und der Metallisierung 3 etwa 0,5 μm bis 2 μm.
  • Ist der pn-Übergang zwischen dem p-Anoden-Emitter 2 und der n–-Driftstrecke in Durchlassrichtung vorgespannt, so beträgt die Überschwemmungsladung im Bereich des Kathoden-Emitters 4 etwa 1015 bis 1017 Ladungsträger/cm3. Damit ist die Dotierungskonzentration des Gebietes 16 mit 1018 bis 1020 Donatoren/cm3 höher als die Konzentration der Ladungsträger der Überschwemmungsladung im Durchlasszustand des pn-Überganges.
  • Die Feldstoppzone 6 weist eine Dotierungskonzentration von etwa 1014 bis einige 1015 Donatoren/cm3 auf. Sie ist vorzugsweise mit Selen dotiert.
  • Wesentlich an der vorliegenden Erfindung ist also, dass zusätzlich zu der optional vorhandenen herkömmlichen Feldstoppzone 6 noch ein n-leitendes Gebiet 16 vorgesehen ist, das mit einer Dotierungskonzentration von etwa 1018 bis 1020 Donatoren/cm3 dotiert ist. Bei einer p-Dotierung ist diese Dotierungskonzentration etwas geringer und liegt bei 1017 bis 1019 Akzeptoren/cm3. Die Schichtdicke des Gebietes 16 beträgt in der Richtung zwischen den beiden Metallisierungen 5 und 3 etwa 0,5 μm bis 2 μm. Eine übliche Schichtdicke für den n+-Kathoden-Emitter 4 liegt bei etwa 100 nm. Das heißt, das n-leitende Gebiet 16 wird erheblich dicker gestaltet als der Kathoden-Emitter 4.
  • 2 zeigt nun ein weiteres Ausführungsbeispiel des erfindungsgemäßen Halbleiterbauelementes in Form einer Diode. Dieses Ausführungsbeispiel unterscheidet sich vom Ausführungsbeispiel der 1 im Wesentlichen dadurch, dass der n+-leitende Kathoden-Emitter 4 hier erheblich kleinflächiger gestaltet ist und so einen um 2d' geringeren Durchmesser aufweist als der p-Anoden-Emitter 2. Übliche Werte für die Größe d' liegen bei mindestens etwa dem Doppelten der ambipolaren Diffusionslänge der Ladungsträger des Bauelements im Durchlasszustand. Bei dem üblichen ambipolaren Trägerlebensdauern in Freilaufdioden von etwa 0,5 μs bis 10 μs ergeben sich damit Werte von d' von etwa 60 μm bis 300 μm.
  • In 3 ist in vergrößertem Maßstab die Gestaltung des Kathoden-Emitters 4 und des n-leitenden Gebietes 16 gezeigt. Zu sehen sind dabei Spikes 13, 14 aus Aluminium, also dem Material der Kathoden-Metallisierung 5. Außerdem ist eine Stelle 15 mit fehlender Dotierung im Verlauf des n+-Kathoden-Emitters 4 herausgestellt. Beide Inhomogenitäten, also die Aluminium-Spikes 13, 14 und die Fehlstelle 15, werden durch das n-leitende Gebiet 16 "überdeckt", so dass niedrige p-dotierende Aluminium-Konzentrationen an den Spikes 13, 14 überkompensiert werden und auch an der Fehlstelle 15 noch eine gewisse Emission von Elektronen im Durchlassbetrieb und beim Schalten der Diode auftritt. Bei den Spikes 13, 14 wird ein eventuell noch verbleibender lokaler p-Emitter jedenfalls deutlich geschwächt.
  • Die 4 und 5 zeigen den Verlauf der Dotierungskonzentration im Bereich des n+-Kathoden-Emitters 4 des n-leitenden Gebietes 16 und der optional vorhandenen n-leitenden Feldstoppzone 6. Die Verteilung von 4 wird erhalten, wenn zunächst eine Phosphor-Ionenimplantation mit einer Dosis von 5E13/cm2 bei einer Energie von 170 keV zur Bildung des Gebietes 16, dann eine Wärmebehandlung bei 950°C während etwa 90 Minuten und schließlich eine weitere Phosphor-Ionenimplantation mit einer Dosis von 1E15/cm2 bei einer Energie von 30 keV für die Bildung des Kathoden-Emitters 4 ausgeführt werden.
  • Der Verlauf der Dotierungskonzentration von 5 ergibt sich, wenn bei gleichen Dosen und Energien für die Implantationen die Wärmebehandlung bei 950°C während der Zeitdauer von 90 Minuten erst nach beiden Ionenimplantationen vorgenommen wird.
  • Aus einem Vergleich der 4 und 5 ist zu ersehen, dass eine Wärmebehandlung nach den beiden Ionenimplantationen und nicht zwischen den beiden Ionenimplantationen zu einem "glatteren" Verlauf der Dotierungskonzentration führt.
  • Auch ist aus den 4 und 5 zu ersehen, dass infolge des n-leitenden Gebietes 16 in einer Tiefe von etwa 0,2 bis 0,6 μm die Dotierungskonzentration erheblich höher ist als die Dotierungskonzentration ohne dieses Gebiet 16.
  • In den 6A und 6B ist ein weiteres Ausführungsbeispiel der Erfindung anhand eines IGBTs mit einem p-Bodygebiet 21 dargestellt.
  • Im Unterschied zu den Ausführungsbeispielen der 1 und 2 sind hier ein p+-leitender Emitter 4' und erfindungsgemäß ein p-leitendes Gebiet 16' vorgesehen. Die n-leitende Feldstoppzone 6 ist wieder optional. Außerdem zeigt 6A noch n-leitende Sourcezonen 17 und Gateelektroden 18, die aus polykristallinem Silizium bestehen können und in eine Isolier schicht 19 aus beispielsweise Siliziumdioxid eingebettet sind.
  • Es sei angemerkt, dass die Gestaltung der Vorderseite, also beispielsweise die Anordnung der Gateelektroden 18 in der Isolierschicht 19 auf der Oberfläche des Halbleiterkörpers, für die Erfindung beliebig ist. Anstelle der gezeigten Planargestaltung kann also auch eine Trenchausführung gewählt werden.
  • Wesentlich an der vorliegenden Erfindung ist vielmehr, dass auf der "Rückseite" der p+-leitende Emitter 4' noch zusätzlich mit dem p-leitenden Gebiet 16' entsprechend den Gebieten 16 bei den Ausführungsbeispielen der 1 und 2 ergänzt ist. Dieses Gebiet 16 bzw. 16' ist so hoch dotiert, dass seine Dotierungskonzentration jedenfalls die Konzentration der Überschwemmungsladung x (vgl. 6B) im Durchlasszustand des pn-Übergangs zwischen den Zonen 1 und 2 übersteigt. Selbstverständlich kann der rückseitige Emitter analog zur 2 in lateraler Richtung auch kleiner als der Zellbereich ausgeführt werden.
  • 7 zeigt schließlich noch den Verlauf des Sperrstromes IR in Abhängigkeit von der an den Metallisierungen 3, 5 anliegenden Spannung UR. Bei einer Gestaltung der Diode entsprechend der Erfindung, also mit dem Gebiet 16 (bzw. 16') steigt der Sperrstrom IR bei einer Spannung UD praktisch unmittelbar an, während ohne dieses Gebiet 16 (bzw. 16') nach einer dynamischen Belastung bereits vorher eine Verrundung entsprechend den Kurven 20 auftritt.
    • 1
    n–-Driftstrecke
    2
    p-Anodenemitter
    3
    Anodenmetallisierung
    4
    n+-Kathodenemitter
    4'
    n+-leitender Emitter
    5
    Kathodenmetallisierung
    6
    n-Feldstoppzone
    7
    p-Schutzring
    8
    p-Schutzring
    9
    erste Feldplatte
    10
    zweite Feldplatte
    11
    dritte Feldplatte
    12
    vierte Feldplatte
    13
    Al-Spikes
    14
    Al-Spikes
    15
    Stelle mit fehlender Dotierung
    16
    n-Gebiet
    16'
    p-Gebiet
    17
    Sourcezone
    18
    Gateelektrode
    19
    Isolierschicht
    20
    Sperrkennlinie
    21
    p-Bodygebiet

Claims (17)

  1. Halbleiterbauelement mit einem Halbleiterkörper (1), in dem zwischen einer ersten Metallisierung (5) und einer zweiten Metallisierung (3) wenigstens eine erste, stark dotierte Zone (4; 4') des einen Leitungstyps, eine zweite, schwach dotierte Zone (1) des einen Leitungstyps oder des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps und ein pn-Übergang vorgesehen sind, dadurch gekennzeichnet, dass zwischen der ersten (4; 4') und der zweiten (1) Zone ein Gebiet (16, 16') des einen Leitungstyps vorgesehen ist, das so hoch dotiert ist, dass seine Dotierungskonzentration höher ist als die Konzentration der Ladungsträger der Überschwemmungsladung im Durchlasszustand des Halbleiterbauelements.
  2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Dotierungskonzentration des Gebietes (16, 16') 1018 bis 1020 Ladungsträger/cm3 für eine n-Dotierung und 1017 bis 1019 Ladungsträger/cm3 für eine p-Dotierung beträgt.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Ausdehnung des Gebietes in der Richtung zwischen der ersten Metallisierung (5) und der zweiten Metallisierung (3) etwa 0,5 bis 2 μm beträgt.
  4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Konzentration der Ladungsträger der Überschwemmungsladung etwa 1015 bis 1017 Ladungsträger/cm3 beträgt.
  5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass eine zusätzliche Feldstoppzone (6) vorgesehen ist.
  6. Halbleiterbauelement nach Anspruch 5, dadurch gekennzeichnet, dass die Dotierungskonzentration in der zusätzlichen Feldstoppzone (6) etwa 1014 bis 5 × 1015 Donatoren/cm3 beträgt.
  7. Halbleiterbauelement nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass die zusätzliche Feldstoppzone (6) mit Selen dotiert ist.
  8. Halbleiterbauelement nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass die zusätzliche Feldstoppzone (6) durch Implantation von Protonen dotiert ist.
  9. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das Gebiet (16, 16') mit Phosphor dotiert ist.
  10. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das Gebiet (16, 16') im Verlauf zwischen der ersten Metallisierung (5) zur zweiten Metallisierung (3) wenigstens ein Maximum in der Dotierungskonzentration aufweist.
  11. Halbleiterbauelement nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass es eine Diode oder ein IGBT ist.
  12. Halbleiterbauelement nach einem der Ansprüche 1 bis 11, gekennzeichnet, durch einen Randabschluss mit Schutzringen (7, 8) und/oder Feldplatten (9, 10, 11, 12).
  13. Verfahren zum Herstellen des Halbleiterbauelementes nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass das Gebiet (16, 16') zusammen mit der ersten, stark dotierten Zone (4, 4') durch wenigstens zwei Implantationsschritte erzeugt wird.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass ein tiefer Emitter mit einer Dosis, die deutlich unterhalb der Amorphisierungsdosis des Materials des Halbeiterkörpers liegt, und ein flacher Emitter mit einer Dosis, die oberhalb der Amorphisierungsdosis des Materials des Halbleiterkörpers liegt, erzeugt werden.
  15. Verfahren nach Anspruch 13 oder 14, dadurch gekennzeichnet, dass ein erster Implantationsschritt eine Dosis von etwa 5E12 bis 1E14 Dotierstoffatome/cm2 bei einer Implantationsenergie von etwa 80 keV bis 1000 keV und ein zweiter Implantationsschritt eine Dosis von etwa 5E14 bis 5E15 Dotierstoffatome/cm2 bei einer Implantationsenergie von etwa 20 keV bis 80 keV aufweisen.
  16. Verfahren nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, dass nach dem ersten und/oder nach dem zweiten Implantationsschritt eine Wärmebehandlung vorgenommen wird.
  17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass die Wärmebehandlung bei Temperaturen von etwa 750°C bis 1000°C für eine Zeitdauer von wenigen 10 Minuten bis zu einigen Stunden durchgeführt wird.
DE200510032074 2005-07-08 2005-07-08 Halbleiterbauelement mit Feldstopp Active DE102005032074B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE200510032074 DE102005032074B4 (de) 2005-07-08 2005-07-08 Halbleiterbauelement mit Feldstopp
JP2006189439A JP5022642B2 (ja) 2005-07-08 2006-07-10 フィールドストップを有する半導体部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200510032074 DE102005032074B4 (de) 2005-07-08 2005-07-08 Halbleiterbauelement mit Feldstopp

Publications (2)

Publication Number Publication Date
DE102005032074A1 true DE102005032074A1 (de) 2007-01-18
DE102005032074B4 DE102005032074B4 (de) 2007-07-26

Family

ID=37563394

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200510032074 Active DE102005032074B4 (de) 2005-07-08 2005-07-08 Halbleiterbauelement mit Feldstopp

Country Status (2)

Country Link
JP (1) JP5022642B2 (de)
DE (1) DE102005032074B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006025958B3 (de) * 2006-06-02 2007-10-11 Infineon Technologies Ag Sanft schaltendes Halbleiterbauelement mit hoher Robustheit und geringen Schaltverlusten

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056134A (ja) 2008-08-26 2010-03-11 Mitsubishi Electric Corp 半導体装置
CN104253151B (zh) * 2013-06-27 2017-06-27 无锡华润上华半导体有限公司 场截止型反向导通绝缘栅双极型晶体管及其制造方法
JP6467882B2 (ja) * 2014-11-13 2019-02-13 富士電機株式会社 半導体装置、および、半導体装置の製造方法
CN113066850B (zh) * 2020-01-02 2022-11-15 比亚迪半导体股份有限公司 逆导型igbt器件及制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0103138A2 (de) * 1982-08-11 1984-03-21 Hitachi, Ltd. Halbleitergleichrichterdiode

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63296337A (ja) * 1987-05-28 1988-12-02 Matsushita Electric Ind Co Ltd 半導体集積回路の製造方法
JPH0474417A (ja) * 1990-07-16 1992-03-09 Matsushita Electron Corp 半導体装置の製造方法
JPH08125200A (ja) * 1994-10-25 1996-05-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3905271B2 (ja) * 1999-11-12 2007-04-18 株式会社豊田中央研究所 半導体装置
JP3727827B2 (ja) * 2000-05-15 2005-12-21 株式会社東芝 半導体装置
JP2002076371A (ja) * 2000-06-12 2002-03-15 Fuji Electric Co Ltd 半導体装置
JP3885598B2 (ja) * 2001-02-09 2007-02-21 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP4096838B2 (ja) * 2003-08-20 2008-06-04 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0103138A2 (de) * 1982-08-11 1984-03-21 Hitachi, Ltd. Halbleitergleichrichterdiode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006025958B3 (de) * 2006-06-02 2007-10-11 Infineon Technologies Ag Sanft schaltendes Halbleiterbauelement mit hoher Robustheit und geringen Schaltverlusten

Also Published As

Publication number Publication date
JP2007019518A (ja) 2007-01-25
DE102005032074B4 (de) 2007-07-26
JP5022642B2 (ja) 2012-09-12

Similar Documents

Publication Publication Date Title
DE10330571B4 (de) Vertikales Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Randbereich und Herstellungsverfahren dafür
DE102010039258B4 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE102005043913B4 (de) Verfahren zur Herstellung einer dotierten Zone in einem Halbleiterkörper
EP1097481B1 (de) Leistungshalbleiterbauelement für hohe sperrspannungen
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE102004047749B4 (de) Halbleiterbauteil Diode und IGBT sowie dafür geeignetes Herstellungsverfahren
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
DE102018215731B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE10217610A1 (de) Metall-Halbleiter-Kontakt, Halbleiterbauelement, integrierte Schaltungsanordnung und Verfahren
DE102009021021A1 (de) Bauelement mit verringerter freier Ladungsträger-Lebensdauer
DE112015006631T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10240107B4 (de) Randabschluss für Leistungshalbleiterbauelement und für Diode sowie Verfahren zur Herstellung einer n-leitenden Zone für einen solchen Randabschluss
EP1131852B1 (de) Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen
DE102017219159A1 (de) Halbleitervorrichtung und Fertigungsverfahren dafür
DE102005032074B4 (de) Halbleiterbauelement mit Feldstopp
WO2005071757A2 (de) Halbleiterbauelement mit temporärem feldstoppbereich und verfahren zu dessen herstellung
DE102006016049B4 (de) Halbleiterbauelement, insbesondere Leistungshalbleiterbauelement mit Ladungsträgerrekombinationszonen und Verfahren zur Herstellung desselben
DE10248205B4 (de) Ohmsche Kontaktanordnung und Herstellverfahren
DE102007017788A1 (de) Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper sowie damit hergestelltes Halbleiterbauelement
DE10261424B3 (de) Verfahren zum Herstellen eines Emitters mit niedrigem Emitterwirkungsgrad
DE102014115072B4 (de) Halbleitervorrichtung und verfahren zur ausbildung einer halbleitervorrichtung
DE10245089B4 (de) Dotierverfahren und Halbleiterbauelement
DE10361134A1 (de) Verfahren zur Erzeugung von tiefen p-Gebieten in Silizium und unter Verwendung des Verfahrens hergestellte Halbleiterbauelemente
DE102005061294A1 (de) Kompensationszone für NPT-Halbleiterbauelemente
DE112012001986B4 (de) Bipolares Punch-Through-Halbleiterbauelement und Verfahren zur Herstellung eines derartigen Halbleiterbauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition