JP2007019518A - フィールドストップを有する半導体部品 - Google Patents
フィールドストップを有する半導体部品 Download PDFInfo
- Publication number
- JP2007019518A JP2007019518A JP2006189439A JP2006189439A JP2007019518A JP 2007019518 A JP2007019518 A JP 2007019518A JP 2006189439 A JP2006189439 A JP 2006189439A JP 2006189439 A JP2006189439 A JP 2006189439A JP 2007019518 A JP2007019518 A JP 2007019518A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor component
- region
- zone
- metallization
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000002513 implantation Methods 0.000 claims abstract description 19
- 230000007704 transition Effects 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 6
- 238000001465 metallisation Methods 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 24
- 239000002800 charge carrier Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 229910052711 selenium Inorganic materials 0.000 claims description 5
- 239000011669 selenium Substances 0.000 claims description 5
- 238000005280 amorphization Methods 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000370 acceptor Substances 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】半導体部品、特にダイオードに関するもので、インプラント形成されたカソードエミツタにおける不均一性が、電気特性に与える影響を及ぼさない、フィールドストップを有する半導体部品、特にダイオード又はＩＧＢ下、を提供し、その製造方法も提供する。
【解決手段】アノード、カソード間に形成された、強くドープされた第１ゾーンと、弱くドープされた第２ゾーンと、ＰＮ遷移部が設けられたダイオード等で、第１ゾーンと第２ゾーンとの間に、フィールドストップゾーンが非常に高くドープされ、そのドーピング濃度は、ｐｎ遷移部の導通状態における氾濫電荷の濃度よりも高い半導体部品。
【選択図】なし
【解決手段】アノード、カソード間に形成された、強くドープされた第１ゾーンと、弱くドープされた第２ゾーンと、ＰＮ遷移部が設けられたダイオード等で、第１ゾーンと第２ゾーンとの間に、フィールドストップゾーンが非常に高くドープされ、そのドーピング濃度は、ｐｎ遷移部の導通状態における氾濫電荷の濃度よりも高い半導体部品。
【選択図】なし
Description
本発明は、第１メタライゼーションと第２メタライゼーションとの間に、ある伝導型の強くドープされた少なくとも１つの第１ゾーンと、ある伝導型の、または、上記ある伝導型とは逆の伝導型の弱くドープされた少なくとも１つの第２ゾーンと、ｐｎ遷移部とが設けられている半導体基板を有する半導体部品に関する。このような半導体部品は、ダイオードであることが好ましい。また、上記のような半導体部品は、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、サイリスタなどであってもよい。さらに、上記半導体部品は、バーティカル構造であることが好ましい。しかしながら、ラテラル構造も可能である。
フリーホイルダイオードは、その正面側から背面側へｐｎ−ｎ＋積層となるように実施されていることが好ましい。その場合、全面的な、または、局部的に制限されたｐ伝導型エミッタとしてのアノードと、弱くドープされたｎ−伝導型ゾーンとしての弱くドープされた半導体基板と、ｎ＋伝導型エミッタとしてのカソードとは、相互に積み重ねられている。この場合、カソードは、全面的であり、アノードとほぼおなじ大きさ、または、アノードよりも大きくてもよいが、アノードよりも小さく局部的に形成されていてもよい。カソード面は、アノードよりも小さく局部的に形成されている場合は、アノード面よりも小さい。カソード面をこのように制限することにより、カソードの横方向へのエミッタ作用を設定する。必要であれば、弱くドープされたｎ−伝導型ゾーンとｎ＋伝導型エミッタとの間に、ｎ伝導型フィールドストップゾーンをさらに配置することができる。
上記伝導型は、場合によっては逆であってもよい。その場合、ｎｐ−ｐ＋積層となる。
ｎ＋伝導型エミッタは、様々な方法で製造される。したがって、好ましい方法の１つは、イオンインプランテーションを行い、その後、温度アニーリング工程を行って、ｎ＋伝導型エミッタを製造することである。したがって、つまり、半導体基板の背面側に、例えばｎドープされたイオンをインプラントし、続いて、温度アニーリング工程を実施する。その結果、ｎ＋伝導型エミッタが、ｎ−半導体基板の背面側に形成される。その結果、いわゆる平坦なエミッタが形成される。
または、このようなｎ＋伝導型エミッタを、半導体基板の原材料を深くｎ拡散することによって生成することができる。または、エピタキシャルウエハーのｎ＋伝導型基板から生成することができる。しかしながら、これらの２つの方法では、全面的なまたは広域的にパターン化されたエミッタしか製造できず、面積を制限することによって、このようなエミッタのエミッタ作用を目的を絞って設定することはできない。したがって、イオンインプランテーションによって、半導体部品用のｎ＋伝導型エミッタを生成することが有利である。
好ましい一形態では、カソードエミッタが、アノードの面積よりも小さい面積に制限されており、電荷キャリアの注入は、半導体基板の縁辺域に行くにつれて少なくなる。その結果、これらの縁辺域には、ダイオードの転流時に、弱点が残らなくなる。しかしながら、イオンインプランテーションによって生成される平らなエミッタの欠点は、イオンインプランテーション時の小さな欠陥、または、例えばアルミニウムからなるカソードメタライゼーションのスパイクなどによって、エミッタの面が中断される点である。つまり、インプラントされる平坦なエミッタは、その広がりが、多くの場合は不均一であり、このことにより、エミッタ作用が減衰されてしまう。ダイオードの激しい転流では、このような不均一性に対して、例えばフィラメントが局部集中する可能性がある。それ以外の場合、これらのフィラメントは、不均一性がなければ、半導体基板のスイッチングの間は移動している。カソードメタライゼーションがアルミニウムから成る場合は、特に、アルミニウムスパイク、または、半導体基板のシリコンにおけるアルミニウム濃度の局部的な上昇は、不利に作用する。なぜなら、これらは、ｎ＋伝導型のカソードエミッタにおいて、局部的にｐ伝導型のエミッタ領域となっているからである。
インプラントされた平坦なエミッタがこのように局部的に変化することにより、既に早期に、すなわち、破壊臨界をかなり下回っている段階で、部品の電気的な特性が変化する。したがって、上記不均一性のせいで、特に逆電流が非常に上昇する。確かに、これまでは、上記不均一性のせいでスイッチング時に部品が早期に破壊されることを特定することができなかった。しかしながら、背面側のカソードエミッタに集中して生じる不均一性は、スイッチング頑健性の臨界を決定するための試験で、背面側のちょうど不均一なところのアノードにおいて部品が破壊されてしまう、ということを示した。
上記不均一性は、半導体基板の原材料の深いｎ拡散、または、エピタキシャルウエハーのｎ＋伝導型基板を有する深いカソードエミッタでは生じない。とりわけ、このような深いカソードエミッタは、上記で既に述べたような縁辺制限はされておらず、その結果、深型カソードエミッタの整流強度は制限されていない。特性曲線湾曲の効果は、ダイオードが非常に頑健な場合のみ生じる。なぜなら、あまり頑健でないダイオードは、整流があまり激しくなくても破壊されるからである。したがって、製造時のデータシートまたはスクリーニング試験における信頼のおける整流を、阻止特性を依然として変化させない１つの整流に制限したままにしておく必要がある。しかしながら、このことにより、対応するＩＢＧＴのスイッチオン損失を最小限にすることはできない。
局部的にインプラントされたカソードが、平坦なカソードエミッタよりも深く拡散できるのは、縁辺端部とアノードとが、対応して高い熱量に耐える場合のみである。例えば、堆積された酸化物を縁辺端部のために使用する場合は、高い熱量に耐え得ない。さらに、部品の半導体基板を形成する半導体ウエハーは、カソードを製造する際に既に薄くなっており、したがって、その最終的な、比較的少ない厚みになっている。
したがって、本発明の目的は、平坦な背面側のエミッタにおける不均一性が部品の電気的な特性に対して不利な影響を及ぼさない半導体部品、および、特に、ダイオード、または、ＩＧＢＴを提供することである。
上記目的は、冒頭部分で述べたような半導体部品では、本発明に基づき、第１ゾーンと第２ゾーンとの間にある伝導型の領域を設けることにより達成される。この領域は非常に高くドープされているので、そのドーピング濃度は、ｐｎ遷移部の導通状態の氾濫電荷の電荷キャリアの濃度よりも高くなっている。この領域のドーピングの濃度は、ｎドーピングに対しては１０１８〜１０２０個のドナー／ｃｍ３であり、ｐドーピングに対しては１０１７〜１０１９個のアクセプタ／ｃｍ３であることが好ましい。この場合、上記領域は、上記第１メタライゼーションと第２メタライゼーションとの間に約０．５μｍ〜２μｍ広がっている。上記氾濫電荷の上記電荷キャリアの上記濃度は、約１０１５〜１０１７個の電荷キャリア／ｃｍ３である。つまり、この濃度は、上記領域のドーピング濃度よりも低い。
したがって、本発明では、半導体部品としてのダイオードまたはＩＧＢＴにおいて、実際のカソードエミッタの前に、ある伝導型の領域を、つまり、ｐｎ−ｎ＋積層ではｎ伝導型領域を、約８０ｋｅＶ〜１０００ｋｅＶ、好ましくは約１７０ｋｅＶの比較的高いエネルギーを有する線量率によってインプラントすることが考えられる。この比較的高いエネルギーにより、一方では、場合によっては、堆積される、より大きな粒子を、半導体基板の背面側にも照射することができ、他方では、この高いエネルギーによって達成される浸透度は、約３００ｎｍの深さまで達する典型的なメタライゼーションスパイクの広がりよりも大きい値になる。ｎ伝導型領域をこのように形成することにより、実際のカソードエミッタ前の電場は、スパイクの領域においても確実に阻止される。とりわけ、この領域は、実際のカソードエミッタの空隙においても、導通動作中、および、半導体部品のスイッチング時に、ある程度の電子の放出を保証する。上記ある伝導型の領域のドーピングを上げることにより、他方の伝導型の低くドーピングされた濃度、つまり、例えば、ｎ伝導型の領域におけるスパイクのｐドープされたＡＬ濃度が、過補償される。その結果、結果的に依然として残っている、上記他方の伝導型の局部エミッタは、つまり、この実施例では局部ｐエミッタは、著しく減衰される。
フィールドストップする領域をインプランテーションする際の線量率は、カソードエミッタをインプランテーションする際に使用される線量率のほんの数パーセントであることが好ましい。このフィールドストップする線量率は、約５Ｅ１２．．．１Ｅ１４個のドーピング材原子／ｃｍ２であることが好ましい。その結果、インプランテーションを、いわゆる平均電流インプランタによって簡単に行うことができる。平均電流インプランタは、高電流インプランタよりも著しく高い加速エネルギー、つまり、例えば、上述の８０ｋｅＶ〜１０００ｋｅＶのインプランテーションエネルギーを有している。一方、高電流インプランタは、エネルギーが典型的に約２０ｋｅＶ〜８０ｋｅＶである場合に、少なくとも１Ｅ１５個のドーピング材原子／ｃｍ２の線量率を提供する。背面側のｎ＋エミッタに対する典型的な線量率は、５Ｅ１４〜５Ｅ１５個のドーピング材原子／ｃｍ２である。
このインプランテーションの主な利点は、より深くに位置する領域の線量率は、カソードエミッタの上面付近のエミッタゾーンとは異なり、インプランテーションされた領域のアモルファス化に基づいていない点である。なぜなら、上記線量率は、アモルファス化線量率よりも著しく低いからである。上記アモルファス化線量率は、シリコン中の燐に対しては、約６Ｅ１４／ｃｍ２、および、シリコン中のホウ素に対しては、８Ｅ１６／ｃｍ２である。したがって、このことは特に意味がある。なぜなら、メタライゼーションに使用されるアルミニウム、または、実際に使用される他の金属を、結晶化されたシリコン領域よりもアモルファス化されたシリコン領域に非常に簡単に浸透させることができるからである。言い換えれば、生成されるメタライゼーションスパイクは、アモルファス化されたゾーン（つまり、実際のカソードエミッタ領域）ではほぼ制限される。
フィールドストップする領域のインプランテーションを、例えば、数μｍの層厚を有するレジスト層によってマスクすることができる。この場合、インプランテーション時の線量率が比較的少ないことにより、レジストは崩壊しない。したがって、この第１インプランテーションの直後またはアニーリング工程の後に、実際のエミッタはインプランテーションされる。インプランテーションが、同じアニーリング工程において１つのオーブンで処理される場合、実際のエミッタインプランテーションの結晶欠陥により、フィールドストップする領域の拡散が加速されより深くなる。この場合、アニーリング工程は、約７５０℃〜１０００℃の温度で、数１０分〜数時間行われる。
例えばセレニウムまたは陽子のインプランテーションによってドープされている通常のフィールドストップゾーンに加えて、本発明のフィールドストップする領域をさらに設けることができる。したがって、ちょうど、フィールドストップする領域の目的は、まず第１に、スパイクの作用を抑制することである。このようにフィールドストップゾーンを付加することの利点は、したがって、フィールドストップする領域に対して選択された線量率の上限が、アモルファス化線量率によってのみ制限されている点である。なぜなら、スイッチオフ時の半導体部品の軟性度は、例えばセレニウムのドープされた従来のフィールドストップゾーンのドーピング特性によってほぼ決定されるからである。
以下で、図を参照して本発明を詳しく説明する。図１は、本発明の第１実施例のダイオードの断面図である。図２は、本発明の第２実施例のダイオードの断面図である。図３は、図１または図２の実施例を詳しく示す拡大図である。図４は、第１変化形に基づく本発明の半導体部品の背面側領域のドーピングの推移を示すグラフである。図５は、第２変化形に基づく本発明の半導体部品の背面側領域のドーピングの推移を示すグラフである。図６Ａは、本発明の他の一実施例のＩＧＢＴの断面図である。図６Ｂは、図６ＡのＩＧＢＴのドーピングの推移を示すグラフである。図７は、本発明の半導体部品の電流／電圧特性曲線を示すグラフである。
図１に、本発明の第１実施例のフリーホイルダイオードの断面を示す。例えばシリコンまたは他の適切な半導体材料からなる半導体基板は、ｎ−伝導型ドリフト経路１を形成し、厚みｄを有している。他の適切な半導体材料は、例えば、シリコンカーバイド、ＡＩＩＩＢＶ化合物半導体などである。厚みｄは、例えば５μｍ／１０００Ｖ〜１５μｍ／１０００Ｖの阻止能力を有していてもよく、つまり、３３００Ｖの部品に対しては、約３００μｍ〜４５０μｍであることが好ましい。しかしながら、他の値であってもよい。
ｎ−伝導型ドリフト経路１に、ｐ伝導型アノードエミッタ２を埋設する。上記ｐ伝導型アノードエミッタ２は、例えばマスクされた拡散によって生成されるものであり、したがって、制限されている。半導体基板のアノードエミッタ２の反対側の背面側にｎ＋伝導型カソードエミッタ４があり、ｎ＋伝導型カソードエミッタ４には、ｎ伝導型フィールドストップゾーン６が任意に設けられている。好ましくはセレニウムによってドープされているｎ伝導型フィールドストップゾーン６は、場合によっては省くことができる。
アノードエミッタ２には、アノードメタライゼーション３が設けられており、カソードエミッタ４は、カソードメタライゼーション５を備えている。双方のメタライゼーション３・５のために、好ましくはアルミニウムを使用することができる。したがって、アノード電極Ａとカソード電極Ｋとが形成される。
半導体基板の縁辺域のドリフト経路１に、さらに、ｐ伝導型保護リング７・８が埋設されている。これらの保護リング７・８は、フィールドプレート１１・１０に電気的に接続されている。同じく、アノードメタライゼーション３は、フィールドプレート９に接続されている。また、ドリフト経路１または半導体基板の縁辺部に、さらに、フィールドプレート１２が備えられている。このフィールドプレート１２は、カソードメタライゼーション５に電気的に接続されている。フィールドプレート９・１０・１１・１２は、半導体部品の縁辺部の電気的な安定化のための保護リング７・８のように機能し、縁辺部のフィールド先端などを低減する。
縁辺端部は、図１の実施例とは異なって形成されていてもよい。その場合は、例えば、フィールドプレートだけを、または、保護リングだけを備えること、または、縁辺部を適切にエッチングし、絶縁層を充填することが可能である。ダイオードの電気的にアクティブな層の厚みは、厚みｄによって、いずれにせよ決定される。
本発明では、カソードエミッタ４と任意に備えられたフィールドストップゾーン６とに加えて、ｎ伝導型領域１６がさらに設けられている。ｎ伝導型領域１６は、カソード背面側から半導体基板へのインプランテーションによって埋設されたものであり、１０１８〜１０２０個のドナー／ｃｍ３のドーピング濃度を有している。領域１６に適したドーピング材は、例えば、燐である。領域１６の厚みは、メタライゼーション５とメタライゼーション３との間で約０．５μｍ〜２μｍである。
ｐアノードエミッタ２とｎ−ドリフト経路との間のｐｎ遷移部を導通方向にバイアスすると、カソードエミッタ４の領域の氾濫電荷は、約１０１５〜１０１７個の電荷キャリア／ｃｍ３になる。したがって、１０１８〜１０２０個のドナー／ｃｍ３を有する領域１６のドーピング濃度は、ｐｎ遷移部の導通状態における氾濫電荷の電荷キャリアの濃度よりも高い。
フィールドストップゾーン６のドーピング濃度は、約１０１４〜数１０１５個のドナー／ｃｍ３である。フィールドストップゾーンは、セレニウムによってドーピングされていることが好ましい。
したがって、本発明において重要なのは、任意に設けられた従来のフィールドストップゾーン６に加えて、ｎ伝導型領域１６がさらに備えられており、このｎ伝導型領域１６は約１０１８〜１０２０個のドナー／ｃｍ３のドーピング濃度でドープされていることである。ｐドーピング時は、このドーピング濃度はやや低く、１０１７〜１０１９個のアクセプタ／ｃｍ３である。領域１６の層厚は、双方のメタライゼーション５・３間では約０．５μｍ〜２μｍである。ｎ＋カソードエミッタ４の一般的な層厚は、約１００ｎｍである。すなわち、ｎ伝導型領域１６は、カソードエミッタ４よりもかなり厚く形成されている。
図２に、ダイオードの形態の本発明の半導体部品の他の実施例を示す。この実施例と図１に示す実施例との主な相違点は、ｎ＋伝導型のカソードエミッタ４は、ここでは非常に小さな面積に形成されており、それゆえ、ｐアノードエミッタ２よりもｄ’だけ小さな直径を有している点である。大きさｄ’に対する通常の値は、導通状態の部品の電荷キャリアの同時二極性の拡散の長さの少なくとも約２倍に相当している。したがって、フリーホイルダイオードにおける通常の同時二極性キャリア寿命が約０．５μｓ〜１０μｓである場合、ｄ’の値は、約６０μｍ〜３００μｍとなる。
図３に、カソードエミッタ４とｎ伝導型領域１６の形状を拡大して示す。この場合、アルミニウム、すなわち、カソードメタライゼーション５の材料からなるスパイク１３・１４がある。さらに、ｎ＋カソードエミッタ４にはドーピングされていない場所１５が生じている。双方の不均一性、つまり、アルミニウムスパイク１３・１４と空隙１５とは、ｎ伝導型領域１６によって「被覆」される。その結果、スパイク１３・１４における低いｐドープされたアルミニウム濃度は、過補償され、空隙１５においても、ダイオードの導通動作中、および、スイッチング時に、ある程度の電子の放出が生じる。スパイク１３・１４において、最終的に依然として残っている局部的なｐエミッタは、いずれにせよ著しく減衰される。
図４および図５に、ｎ伝導型領域１６と任意に設けられたｎ伝導型フィールドストップゾーン６とのｎ＋カソードエミッタ４の領域におけるドーピング濃度の推移を示す。図４の分布は、まず、領域１６を形成するために、１７０ｋｅＶのエネルギーで、５Ｅ１３／ｃｍ３の線量率で、燐イオンインプランテーションを行い、次に、９５０℃で約９０分間加熱処理し、最後に、カソードエミッタ４を形成するために、３０ｋｅＶのエネルギーで、１Ｅ１５／ｃｍ２の線量率で、さらに燐イオンインプランテーションを実施する場合に得られるものである。
図５のドーピング濃度の推移は、インプランテーションに対する量およびエネルギーは同じ２回のイオンインプランテーションの後に、加熱処理を９５０℃で９０分間行う場合に得られるものである。
図４と図５とを比較すると、２回のイオンインプランテーションの間ではなく、２回のイオンインプランテーションの後に加熱処理をしたほうが、ドーピング濃度の推移が「なだらかに」なることが分かる。
さらに、図４および図５から、ｎ伝導型の領域１６により、約０．２μｍ〜０．６μｍの深さでのドーピング濃度は、領域１６が無い場合のドーピング濃度よりも非常に高くなっていることが分かる。
図６Ａおよび図６Ｂに、ｐ基板領域２１を有するＩＧＢＴに基づく本発明の他の一実施例を示す。
図１および図２の実施例との違いは、この実施例では、ｐ＋伝導型エミッタ４’と、本発明に基づくｐ伝導型領域１６’とが備えられている点である。ｎ伝導型フィールドストップゾーン６は、同じく任意である。とりわけ、図６Ａは、ｎ伝導型ソースゾーン１７とゲート電極１８とをさらに示す。ゲート電極は、多結晶シリコンからなっていてもよく、例えば二酸化シリコンからなる絶縁層１９に埋設されている。
正面側の形態、すなわち、例えば、半導体基板の表面上の絶縁層１９におけるゲート電極１８の構造は、この発明では任意であることが分かる。つまり、図に示した平坦な形態の代わりに、トレンチ型を選択してもよい。
むしろ、本発明で重要なことは、ｐ＋伝導型エミッタ４’の「背面側」に、図１および図２の実施例の領域１６に相当するｐ伝導型領域１６’がさらに追加されている点である。この領域１６または１６’は、非常に高くドープされているので、そのドーピング濃度は、いずれにせよ、ゾーン１とゾーン２との間にあるｐｎ遷移部の導通状態の氾濫電荷の濃度ｘ（図６Ｂ参照）を上回っている。当然、背面側のエミッタは、図２と同様に、横方向へは、セル領域よりも小さく実施されている。
最後に、図７に、逆電流ＩＲの推移を、メタライゼーション３・５に印加される電圧ＵＲの関数で現す。本発明に対応する、つまり、領域１６（または１６’）を有するダイオードの形態では、逆電流ＩＲは、電圧ＵＤにおいて事実上急激に上昇する。一方、この領域１６（または１６’）が無い場合、ダイナミックな負荷の後、既に早期から曲線２０に対応する湾曲が生じる。
１ ｎ−ドリフト経路
２ ｐアノードエミッタ
３ アノードメタライゼーション
４ ｎ＋カソードエミッタ
４’ ｎ＋伝導型エミッタ
５ カソードメタライゼーション
６ ｎフィールドストップゾーン
７ ｐ保護リング
８ ｐ保護リング
９ 第１フィールドプレート
１０ 第２フィールドプレート
１１ 第３フィールドプレート
１２ 第４フィールドプレート
１３ Ａｌスパイク
１４ Ａｌスパイク
１５ エラードーピングを有する場所
１６ ｎ領域
１６’ ｐ領域
１７ ソースゾーン
１８ ゲート電極
１９ 絶縁層
２０ 曲線
２ ｐアノードエミッタ
３ アノードメタライゼーション
４ ｎ＋カソードエミッタ
４’ ｎ＋伝導型エミッタ
５ カソードメタライゼーション
６ ｎフィールドストップゾーン
７ ｐ保護リング
８ ｐ保護リング
９ 第１フィールドプレート
１０ 第２フィールドプレート
１１ 第３フィールドプレート
１２ 第４フィールドプレート
１３ Ａｌスパイク
１４ Ａｌスパイク
１５ エラードーピングを有する場所
１６ ｎ領域
１６’ ｐ領域
１７ ソースゾーン
１８ ゲート電極
１９ 絶縁層
２０ 曲線
Claims (17)
- 第１メタライゼーション（５）と第２メタライゼーション（３）との間に、ある伝導型の強くドープされた少なくとも１つの第１ゾーン（４，４’）と、上記ある伝導型の、または、上記ある伝導型とは逆の伝導型の弱くドープされた少なくとも１つの第２ゾーン（１）と、ｐｎ遷移部とが設けられている半導体基板（１）を有する半導体部品であって、
上記第１ゾーン（４，４’）と上記第２ゾーン（１）との間に、上記ある伝導型の領域（１６，１６’）が設けられており、上記領域（１６，１６’）は、非常に高くドープされ、そのドーピング濃度は、上記半導体部品の導通状態では、氾濫電荷の電荷キャリアの濃度よりも高いことを特徴とする半導体部品。 - 上記領域（１６，１６’）の上記ドーピング濃度は、ｎドーピングに対しては１０１８〜１０２０電荷キャリア／ｃｍ３であり、ｐドーピングに対しては１０１７〜１０１９電荷キャリア／ｃｍ３であることを特徴とする請求項１に記載の半導体部品。
- 上記領域は、上記第１メタライゼーション（５）と第２メタライゼーション（３）との間に約０．５μｍ〜２μｍ広がっていることを特徴とする請求項１または２に記載の半導体部品。
- 上記氾濫電荷の上記電荷キャリアの上記濃度は、約１０１５〜１０１７個の電荷キャリア／ｃｍ３であることを特徴とする請求項１〜３のいずれか１項に記載の半導体部品。
- フィールドストップゾーン（６）がさらに備えられていることを特徴とする請求項１〜４のいずれか１項に記載の半導体部品。
- 上記のさらなるフィールドストップゾーン（６）の上記ドーピング濃度は、約１０１４〜５×１０１５個のドナー／ｃｍ３であることを特徴とする請求項５に記載の半導体部品。
- 上記の更なるフィールドストップゾーン（６）は、セレニウムによってドープされていることを特徴とする請求項５または６に記載の半導体部品。
- 上記の更なるフィールドストップゾーン（６）は、陽子のインプランテーションによってドープされていることを特徴とする請求項５または６に記載の半導体部品。
- 上記領域（１６，１６’）は、燐によってドープされていることを特徴とする請求項１〜８のいずれか１項に記載の半導体部品。
- 上記第１メタライゼーション（５）と上記第２メタライゼーション（３）との間に延びる上記領域（１６，１６’）は、ドーピング濃度の少なくとも１つの最大値を有していることを特徴とする請求項１〜９のいずれか１項に記載の半導体部品。
- 上記半導体部品は、ダイオードまたはＩＧＢＴであることを特徴とする請求項１〜１０のいずれか１項に記載の半導体部品。
- 上記半導体基板（１）の縁辺端部は、保護リング（７，８）および／またはフィールドプレート（９，１０，１１，１２）を有することを特徴とする請求項１〜１１のいずれか１項に記載の半導体部品。
- 上記領域（１６，１６’）を、強くドープされた上記第１ゾーン（４，４’）と共に、少なくとも２回のインプランテーション工程によって生成することを特徴とする請求項１〜１２のいずれか１項に記載の半導体部品の製造方法。
- 上記半導体基板の上記材料のアモルファス化線量率を著しく下回る線量率を有する深いエミッタを生成し、
上記半導体基板の材料のアモルファス化線量率を上回る線量率を有する平坦なエミッタを生成することを特徴とする請求項１３に記載の製造方法。 - 第１インプランテーション工程は、約８０ｋｅＶ〜１０００ｋｅＶのインプランテーションエネルギーにおいて、約５Ｅ１２〜１Ｅ１４のドーピング材原子／ｃｍ２の線量率を有し、第２インプランテーション工程は、約２０ｋｅＶ〜８０ｋｅＶのインプランテーションエネルギーにおいて、約５Ｅ１４〜５Ｅ１５のドーピング材原子／ｃｍ２の線量率を有することを特徴とする請求項１３または１４に記載の製造方法。
- 上記第１および／または第２インプランテーション工程の後に、加熱処理を行うことを特徴とする請求項１３〜１５のいずれか１項に記載の製造方法。
- 上記加熱処理を、約７５０℃〜１０００℃の温度で、数１０分〜数時間実施することを特徴とする請求項１６に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE200510032074 DE102005032074B4 (de) | 2005-07-08 | 2005-07-08 | Halbleiterbauelement mit Feldstopp |
| DE102005032074.0 | 2005-07-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007019518A true JP2007019518A (ja) | 2007-01-25 |
| JP5022642B2 JP5022642B2 (ja) | 2012-09-12 |
Family
ID=37563394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006189439A Active JP5022642B2 (ja) | 2005-07-08 | 2006-07-10 | フィールドストップを有する半導体部品 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5022642B2 (ja) |
| DE (1) | DE102005032074B4 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009018775A1 (de) | 2008-08-26 | 2010-03-11 | Mitsubishi Electric Corporation, Tokyo | Halbleitervorrichtung mit IGBT |
| WO2014206189A1 (zh) * | 2013-06-27 | 2014-12-31 | 无锡华润上华半导体有限公司 | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 |
| JP2016096212A (ja) * | 2014-11-13 | 2016-05-26 | 富士電機株式会社 | 半導体装置、および、半導体装置の製造方法 |
| CN113066850A (zh) * | 2020-01-02 | 2021-07-02 | 比亚迪半导体股份有限公司 | 逆导型igbt器件及制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006025958B3 (de) * | 2006-06-02 | 2007-10-11 | Infineon Technologies Ag | Sanft schaltendes Halbleiterbauelement mit hoher Robustheit und geringen Schaltverlusten |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63296337A (ja) * | 1987-05-28 | 1988-12-02 | Matsushita Electric Ind Co Ltd | 半導体集積回路の製造方法 |
| JPH0474417A (ja) * | 1990-07-16 | 1992-03-09 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH08125200A (ja) * | 1994-10-25 | 1996-05-17 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2001144293A (ja) * | 1999-11-12 | 2001-05-25 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| JP2001326353A (ja) * | 2000-05-15 | 2001-11-22 | Toshiba Corp | 半導体装置 |
| JP2002076371A (ja) * | 2000-06-12 | 2002-03-15 | Fuji Electric Co Ltd | 半導体装置 |
| JP2002314084A (ja) * | 2001-02-09 | 2002-10-25 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JP2005064429A (ja) * | 2003-08-20 | 2005-03-10 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5929469A (ja) * | 1982-08-11 | 1984-02-16 | Hitachi Ltd | 半導体装置 |
-
2005
- 2005-07-08 DE DE200510032074 patent/DE102005032074B4/de active Active
-
2006
- 2006-07-10 JP JP2006189439A patent/JP5022642B2/ja active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63296337A (ja) * | 1987-05-28 | 1988-12-02 | Matsushita Electric Ind Co Ltd | 半導体集積回路の製造方法 |
| JPH0474417A (ja) * | 1990-07-16 | 1992-03-09 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH08125200A (ja) * | 1994-10-25 | 1996-05-17 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2001144293A (ja) * | 1999-11-12 | 2001-05-25 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| JP2001326353A (ja) * | 2000-05-15 | 2001-11-22 | Toshiba Corp | 半導体装置 |
| JP2002076371A (ja) * | 2000-06-12 | 2002-03-15 | Fuji Electric Co Ltd | 半導体装置 |
| JP2002314084A (ja) * | 2001-02-09 | 2002-10-25 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JP2005064429A (ja) * | 2003-08-20 | 2005-03-10 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009018775A1 (de) | 2008-08-26 | 2010-03-11 | Mitsubishi Electric Corporation, Tokyo | Halbleitervorrichtung mit IGBT |
| US7750438B2 (en) | 2008-08-26 | 2010-07-06 | Mitsubishi Electric Corporation | Semiconductor device |
| WO2014206189A1 (zh) * | 2013-06-27 | 2014-12-31 | 无锡华润上华半导体有限公司 | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 |
| US10096699B2 (en) | 2013-06-27 | 2018-10-09 | Csmc Technologies Fab1 Co., Ltd. | Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor |
| JP2016096212A (ja) * | 2014-11-13 | 2016-05-26 | 富士電機株式会社 | 半導体装置、および、半導体装置の製造方法 |
| CN113066850A (zh) * | 2020-01-02 | 2021-07-02 | 比亚迪半导体股份有限公司 | 逆导型igbt器件及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102005032074A1 (de) | 2007-01-18 |
| JP5022642B2 (ja) | 2012-09-12 |
| DE102005032074B4 (de) | 2007-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10204979B2 (en) | Semiconductor device and method of manufacturing the same | |
| US9312336B2 (en) | MOSFET device with reduced breakdown voltage | |
| JP2023145675A (ja) | 半導体装置および半導体装置の製造方法 | |
| US9887190B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP6145066B2 (ja) | 半導体素子構造を製造する方法 | |
| JP5781291B2 (ja) | ファストリカバリーダイオード | |
| US11152224B2 (en) | Semiconductor device with field stop layer and semiconductor device manufacturing method thereof | |
| US7649244B2 (en) | Vertical semiconductor device having semiconductor zones for improved operability under dynamic processes | |
| US9209027B1 (en) | Adjusting the charge carrier lifetime in a bipolar semiconductor device | |
| JP5022642B2 (ja) | フィールドストップを有する半導体部品 | |
| JP5565134B2 (ja) | 半導体装置の製造方法 | |
| US20040080015A1 (en) | Ohmic contact configuration | |
| US20050164476A1 (en) | Method for production of deep p regions in silicon, and semiconductor components produced using the method | |
| US8035195B2 (en) | Semiconductor element | |
| CN113517330A (zh) | 垂直功率半导体器件及制造方法 | |
| WO2011058035A2 (en) | Punch-through semiconductor device and method for producing same | |
| US20230125859A1 (en) | Method of manufacturing a semiconductor device including ion implantation and semiconductor device | |
| JP7415913B2 (ja) | 半導体装置及びその製造方法 | |
| WO2022265061A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| US11777021B2 (en) | Semiconductor device | |
| JP2023088540A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN117316996A (zh) | 半导体装置 | |
| CN114078962A (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20061016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100928 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110719 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111121 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120618 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5022642 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |