DE102014115072B4 - Halbleitervorrichtung und verfahren zur ausbildung einer halbleitervorrichtung - Google Patents

Halbleitervorrichtung und verfahren zur ausbildung einer halbleitervorrichtung Download PDF

Info

Publication number
DE102014115072B4
DE102014115072B4 DE102014115072.4A DE102014115072A DE102014115072B4 DE 102014115072 B4 DE102014115072 B4 DE 102014115072B4 DE 102014115072 A DE102014115072 A DE 102014115072A DE 102014115072 B4 DE102014115072 B4 DE 102014115072B4
Authority
DE
Germany
Prior art keywords
emitter
region
oxide layer
thickness
heavy metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102014115072.4A
Other languages
English (en)
Other versions
DE102014115072A1 (de
Inventor
Oliver Humbel
Hans Millonig
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102014115072.4A priority Critical patent/DE102014115072B4/de
Priority to US14/868,969 priority patent/US9418850B2/en
Publication of DE102014115072A1 publication Critical patent/DE102014115072A1/de
Application granted granted Critical
Publication of DE102014115072B4 publication Critical patent/DE102014115072B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

Verfahren zur Herstellung eines Halbleiterbauteils (10), welches ein Halbleitersubstrat (1) mit einer ersten Seite (15) und eine Randregion (12) umfasst, wobei das Verfahren umfasst:- das Ausbilden eines Emitters (5) auf der ersten Seite (15) des Halbleitersubstrats (1) durch die Dotierung mit einem Dotanden, worin die Dotandenkonzentration im Emitter (5) höher als in der Randregion (12) ist;- das Züchten einer Oxidschicht (14) auf der ersten Seite (15) zumindest teilweise durch Tempern, worin die Oxidschicht eine erste Dicke in einer ersten Region (20) aufweist, welche den Emitter (5) bedeckt, und worin die Oxidschicht (14) eine zweite Dicke in einer zweiten Region (25) aufweist, welche die Randregion (12) bedeckt; und worin die erste Dicke größer als die zweite Dicke ist;- das Implantieren von Schwermetallionen (40) mit einer ersten Energie durch die erste Seite (15);- das Implantieren von Schwermetallionen (40) mit einer zweiten Energie durch die erste Seite (15), worin die erste Energie und die zweite Energie unterschiedlich gewählt sind, sodass die implantierte Schwermetallkonzentration aufgrund einer Absorption eines Teils der Schwermetallionen (40) mit der geringeren Energie in der ersten Region (20) der Oxidschicht, welche den Emitter (5) bedeckt, in der Randregion (12) höher als im Emitter (5) ist, was in der Randregion (12) zu einer niedrigeren Ladungsträgerlebensdauer als im Emitter (5) führt.

Description

  • TECHNISCHES GEBIET
  • Diese Offenbarung betrifft Halbleiterbauteile, insbesondere vertikale Halbleiterbauteile wie zum Beispiel eine Diode, eine Hochspannungsdiode, einen GTO-Thyristor oder einen IGBT(Bipolartransistor mit isolierter Gateelektrode), die einen Emitter auf einer Seite eines Halbleitersubstrats aufweisen.
  • HINTERGRUND
  • Die DE 28 31 035 A1 beschreibt ein Verfahren zur Herstellung eines wämeempfindlichen Halbleiter-Schaltelements mit mindestens einer pnpn-Thyristorstruktur in einem Halbleitersubstrat. Bei der in der DE 198 04 580 A1 beschriebenen Leistungshalbleiterdiode wird an den Rändern des Strompfades zwischen den dotierten Bereichen die Ladungsträgergeneration vermindert, um den dynamischen Avalanche zu vermeiden. Das wird dadurch erreicht, dass die Konzentration von Rekombinationszentren in dem Randbereich erhöht ist oder dass die Dotierungskonzentration eines den pn-Übergang bildenden Bereiches mit einem darauf aufgebrachten Kontakt in einem Anteil unter dem Rand des Kontaktes geringer ist als in der Mitte. Außerdem beschreibt die DE 10 2007 026 387 A1 eine Halbleitervorrichtung, die einen p-n-Übergang in einem Halbleitersubstrat aufweist und mit Kristallgitterdefekten versehen ist, welche mit Minoritätsladungsträgern rekombinieren, die durch den p-n-Übergang injiziert werden, wobei die Kristallgitterdefekte so verteilt sind, dass sie ausgehend von einer Seite der Hauptoberfläche des Halbleitersubstrates zu der Seite der anderen Hauptoberfläche des Halbleitersubstrates hin abnehmen sowie ein Herstellungsverfahren dafür.
  • In der Randregion vertikaler Halbleiterbauteile wie z.B. Dioden oder IGBTs können dynamische Effekte, die von freien Ladungsträgern verursacht werden, in dieser Randregion eine signifikante Verringerung der Sperrfähigkeit in Bezug auf die ideale Durchbruchspannung und auch in Bezug auf die Sperrfähigkeit der aktiven Region während des Abschaltbetriebs bewirken. Während des Einschaltbetriebs kann es wegen der resultierenden erhöhten Ladungsträgerkonzentration in den Regionen des Randes oder der Ansteueranschlüsse vorkommen, dass sowohl die elektrische Feldstärke im Silizium als auch die Feldstärken in den SiO2-Schichten oder andere Isolatorschichten, die zur Passivierung oder zur Feldplattenbildung in der Randregion auf der Siliziumoberfläche abgeschieden wurden, stark ansteigen. Aufgrund von Feldstärkespitzen kann dort ein Lawinendurchbruch im Silizium oder ein Durchbruch des Oxids oder der Isolatorschicht auftreten.
  • Statt p-Ringen mit Feldplatten ist es ebenso möglich, andere Randkonstruktionen wie z.B. p-Ringe ohne Feldplatten oder VLD-Ränder mit einer elektroaktiven, semiisolierenden oder anders isolierenden Beschichtung einzeln oder auch in Kombination mit weiteren, per se bekannten Randabschlüssen zu verwenden .
  • In Kombination mit obigen Varianten sind mehrere Vorgehensweisen bei der Erzeugung inhomogener Pt-Konzentrationen zur Verringerung der Dichte der freien Ladungsträger bekannt. Zum Beispiel können vertikal inhomogene Pt-Konzentrationen mittels Phosphor-Diffusions-Gettering erzeugt werden. Die resultierenden Profile sind jedoch lateral konstant. Eine weitere Variante ist die Ablagerung von Pt mit anschließender Silizidierung. Eine weitere Variante besteht in einer Implantation in die Vorderseite des Substrats, wobei in diesem Fall jedoch eine Segregation an Oxidschichtgrenzen auftreten kann.
  • Alle der obigen Varianten erfordern entweder spezielle Prozessschritte, sind fehleranfällig oder sind nicht zur Erzeugung variierender lateraler Pt-Konzentrationen geeignet. In Hinblick auf die Nachteile des oben skizzierten Standes der Technik und aus anderen Gründen besteht ein Bedarf an der vorliegenden Erfindung.
  • ZUSAMMENFASSUNG
  • Gemäß einem Aspekt wird ein Verfahren zur Herstellung eines vertikalen Halbleiterbauteils bereitgestellt, welches ein Halbleitersubstrat mit einer ersten Seite und einer Randregion umfasst. Das Verfahren umfasst das Ausbilden eines Emitters an der ersten Seite des Halbleitersubstrats durch Dotierung mit einem Dotanden, wobei die Dotandenkonzentration im Emitter höher als in der Randregion ist; das Züchten einer Oxidschicht auf der ersten Seite zumindest teilweise mittels Tempern, wobei die Oxidschicht eine erste Dicke in einer ersten, den Emitter bedeckenden Region aufweist, und worin die Oxidschicht eine zweite Dicke in einer zweiten, die Randregion bedeckenden Region aufweist, und worin die erste Dicke größer als die zweite Dicke ist; das Implantieren von Schwermetallionen mit einer ersten Energie durch die erste Seite; das Implantieren von Schwermetallionen mit einer zweiten Energie durch die erste Seite; worin die erste Energie und die zweite Energie unterschiedlich gewählt sind, sodass die implantierte Schwermetallkonzentration aufgrund einer Absorption eines Teils der Schwermetallionen mit der geringeren Energie in der ersten Region der Oxidschicht, die den Emitter bedeckt, in der Randregion höher als im Emitter ist, was in der Randregion zu einer geringeren Ladungsträgerlebensdauer als im Emitter führt.
  • Gemäß einem weiteren Aspekt wird ein vertikales Halbleiterbauteil einschließlich eines Halbleitersubstrats mit einer ersten Seite und einer Randregion bereitgestellt. Das Halbleiterbauteil umfasst einen Emitter, welcher auf der ersten Seite des Halbleitersubstrats ausgebildet ist, worin der Emitter seitlich von der Randregion umgeben ist, einen Kontakt, der auf der ersten Seite des Halbleitersubstrats ausgebildet ist, wobei der Kontakt den Emitter zumindest teilweise bedeckt; und worin der Emitter und die Randregion implantierte Schwermetallatome umfassen, die als Rekombinationszentren fungieren, und worin eine Schwermetallkonzentration in der Randregion höher als im Emitter ist.
  • In noch einem weiteren Aspekt wird ein Zwischenprodukt im Herstellungsprozess eines vertikalen Halbleiterbauteils bereitgestellt. Das Zwischenprodukt weist ein Halbleitersubstrat und eine Randregion auf und umfasst ferner einen Emitter, welcher einen Dotanden umfasst, wobei die Dotandenkonzentration im Emitter höher als in der Randregion ist; eine Oxidschicht, welche auf einer ersten Seite des Halbleitersubstrats zumindest teilweise mittels Tempern bereitgestellt wird, worin die Oxidschicht eine zweite Dicke in einer zweiten, den Emitter bedeckenden Region aufweist, und wobei die erste Dicke größer als die zweite Dicke ist, wobei eine implantierte Schwermetallkonzentration in der Randregion höher als im Emitter ist.
  • Fachleute werden zusätzliche Merkmale und Vorteile erkennen, wenn sie die folgende Detailbeschreibung lesen und die beiliegenden Zeichnungen ansehen.
  • Figurenliste
  • Die Bauteile in den Figuren sind nicht notwendigerweise maßstabsgetreu; stattdessen steht das Veranschaulichen der Prinzipien der Erfindung im Vordergrund. Darüber hinaus bezeichnen in den Figuren gleiche Bezugszahlen entsprechende Bauteile. In den Zeichnungen:
    • stellen 1 bis 5 ein Verfahren gemäß Ausführungsformen dar, wobei Zwischenprodukte und Halbleitervorrichtungen gemäß Ausführungsformen gezeigt werden;
    • stellt 6 eine Implantation mit zwei unterschiedlichen Energien gemäß eines Verfahrens gemäß Ausführungsformen dar.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, welche einen Teil davon bilden und in welchen mittels Veranschaulichung konkrete Ausführungsformen gezeigt werden, in welchen die Erfindung praktiziert werden kann. Diesbezüglich wird Richtungsterminologie wie z.B. „obere/r/s“, „untere/r/s“, „vordere/r/s“, „hintere/r/s“, „vorderste/r/s“, „hinterste/r/s“ unter Bezugnahme auf die Orientierung der beschriebenen Figuren) verwendet. Da Bauteile von Ausführungsformen in einer Reihe unterschiedlicher Richtungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist in keiner Weise beschränkend. Es ist zu verstehen, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen.
  • Nun wird detailliert auf verschiedene Ausführungsformen Bezug genommen, wobei ein oder mehrere Beispiele davon in den Figuren dargestellt sind. Jedes Beispiel wird zum Zweck der Beschreibung bereitgestellt und soll die Erfindung nicht beschränken. Zum Beispiel können Merkmale, die als Teil einer Ausführungsform dargestellt oder beschrieben sind, in oder in Verbindung mit anderen Ausführungsformen verwendet werden, um noch eine weitere Ausführungsform zu erzeugen. Die vorliegende Erfindung soll derartige Modifikationen und Varianten umfassen.
  • Die Zeichnungen sind nicht maßstabsgetreu und dienen rein veranschaulichenden Zwecken. Aus Gründen der Klarheit wurden dieselben Elemente oder Herstellungsschritte in den unterschiedlichen Zeichnungen mit denselben Bezugszeichen bezeichnet, sofern nichts anderes angegeben wird.
  • Der Begriff „horizontal“ soll, wie in dieser Beschreibung verwendet, eine Orientierung beschreiben, die im Wesentlichen parallel zu einer horizontalen ersten oder Hauptoberfläche eines Halbleitersubstrats oder -körpers ist. Dies kann, zum Beispiel, die Oberfläche eines Wafers oder eines Nacktchips sein.
  • Der Begriff „vertikal“ soll, wie in dieser Beschreibung verwendet, eine Orientierung beschreiben, die im Wesentlichen senkrecht auf die erste Oberfläche ist, d.h. parallel zur Normalenrichtung der ersten Oberfläche des Halbleitersubstrats oder -körpers.
  • In dieser Beschreibung wird p-dotiert als erster Leitfähigkeitstyp bezeichnet, während n-dotiert als zweiter Leitfähigkeitstyp bezeichnet wird. Alternativ dazu können die Halbleitervorrichtungen mit entgegengesetzten Dotierungsbeziehungen ausgebildet sein, sodass der erste Leitfähigkeitstyp n-dotiert und der zweite Leitfähigkeitstyp p-dotiert sein kann. Ferner stellen einige Figuren relative Dotierungskonzentrationen dar, indem sie „-“ oder „+“ neben dem Dotierungstyp anzeigen. Zum Beispiel bedeutet „n-“ eine Dotierungskonzentration, die geringer als die Dotierungskonzentration einer „n“-dotierten Region ist, während eine „n+“-dotierte Region eine höhere Dotierungskonzentration als die „n“-dotierte Region aufweist. Das Anzeigen der relativen Dotierungskonzentration bedeutet jedoch nicht, dass Dotierungsregionen derselben relativen Dotierungskonzentration dieselbe absolute Dotierungskonzentration aufweisen müssen, solange nichts anderes angegeben wird. Zum Beispiel können zwei unterschiedliche n+dotierte Regionen unterschiedliche absolute Dotierungskonzentrationen aufweisen. Dasselbe trifft zum Beispiel auf eine n+-dotierte und eine p+-dotierte Region zu.
  • Konkrete Ausführungsformen, die in dieser Beschreibung beschrieben werden, betreffen, ohne auf diese beschränkt zu sein, Halbleiterdioden, insbesondere bipolare Halbleiterdioden und Verfahren zum Ausbilden von Halbleiterdioden. Typischerweise ist die Halbleiterdiode eine Hochspannungsdiode, welche ein aktives Gebiet zum Leiten und/oder Gleichrichten sowie ein Randgebiet aufweist, welches eine Randabschlussstruktur aufweist. Im Allgemeinen werden die Begriffe „Halbleitervorrichtung“ und „Halbleiterbauteil“ hier synonym verwendet.
  • Der Begriff „Hochspannungsdiode“ soll, wie in dieser Beschreibung verwendet, eine Halbleiterdiode auf einem einzelnen Chip mit hohen Spannungs- und/oder hohen Strom-Schaltfähigkeiten beschreiben. Typischerweise weist eine Hochspannungsdiode einen Nennwert für Sperrspannungen von insbesondere über etwa 400 V und vorzugsweise über etwa 1000 V oder sogar über 1,5 kV auf.
  • Um die Intensität der elektrischen Felder in der Nähe des Randes eines gleichrichtenden Übergangs (z.B. eines pn-Übergangs) zu verringern, können Hochspannungs-Halbleitervorrichtungen eine Randabschlussstruktur in einem Randgebiet umfassen, welches rund um ein aktives Gebiet angeordnet ist. Der Begriff „Randabschlussstruktur“ soll, wie in dieser Beschreibung verwendet, eine Struktur beschreiben, die eine Übergangsregion bereitstellt, in der sich die hohen elektrischen Felder rund um das aktive Gebiet der Halbleitervorrichtung schrittweise zum Potential am Rand der Vorrichtung verändern. Die Randabschlussstruktur kann die Feldintensität rund um die Abschlussregion des gleichrichtenden Übergangs zum Beispiel senken, indem die elektrischen Feldlinien über die Abschlussregion verteilt werden.
  • Im Kontext der vorliegenden Beschreibung sollen die Begriffe „Feldplatte“ und „Feldelektrode“ eine Elektrode beschreiben, die neben einem pn-Übergang angeordnet und so konfiguriert ist, um einen verarmten Bereich zumindest einer der Halbleiterregionen, welche den pn-Übergang bilden, zu erweitern, indem eine geeignete Spannung angelegt wird. Die Feldplatte kann von der Halbleiterregion isoliert sein oder mit zumindest einer der Halbleiterregionen in elektrischem Kontakt stehen. Um die Feldplatte als Randabschlussstruktur zu betreiben, wird eine Spannung, welche an eine p-Typ-Halbleiterregion angelegt ist, die einen pn-Übergang mit einer n-Typ-Halbleiterregion bildet, auch an die Feldplatte angelegt. Die p-Typ-Halbleiterregion kann eine Anodenregion einer Halbleiterdiode bilden oder kann eine weitere p-Typ-Halbleiterregion bilden, die in die n-Typ-Halbleiterregion eingebettet ist. Die weitere p-Typ-Halbleiterregion kann, von oben betrachtet, zum Beispiel als Insel, Streifen und geschlossenes, im Wesentlichen ringförmiges Gebiet ausgebildet sein. Eine einzelne Halbleiterdiode kann eine oder mehrere Feldplatten aufweisen, die auf unterschiedlichen Spannungen liegen können.
  • Im Kontext der vorliegenden Beschreibung sollen die Begriffe „verarmt“ und „vollständig verarmt“ beschreiben, dass eine Halbleiterregion im Wesentlichen keine freien Ladungsträger umfasst.
  • Im Kontext der vorliegenden Beschreibung können die Begriffe „Energie“ und „Implantationsenergie“ synonym verwendet werden und betreffen die kinetische Energie von Ionen, die in ein Halbleitersubstrat implantiert sind.
  • Im Kontext der vorliegenden Beschreibung soll der Begriff „Metallisierung“ eine Region oder eine Schicht mit metallischen oder metallähnlichen Eigenschaften bezüglich der elektrischen Leitfähigkeit beschreiben. Eine Metallisierung kann mit einer Halbleiterregion in Kontakt stehen, um eine Elektrode, eine Kontaktstelle und/oder einen Anschluss der Halbleitervorrichtung zu bilden. Die Metallisierung kann aus einem Metall wie z.B. Al, Ti, W, Cu und Co bestehen oder dieses umfassen, kann aber auch aus einem Material bestehen, das metallische oder metallähnliche Eigenschaften in Bezug auf die elektrische Leitfähigkeit aufweist, wie z.B. aus hoch dotiertem n-Typ- oder p-Typ-Poly-Si, TiN oder einem elektrisch leitfähigen Silizid wie z.B. TaSi2, TiSi2, PtSi, CoSi2, WSi2 oder Ähnlichem. Die Metallisierung kann auch unterschiedliche elektrisch leitfähige Materialien umfassen, zum Beispiel einen Stapel dieser Materialien.
  • Im Allgemeinen betreffen Ausführungsformen eine Halbleitervorrichtung sowie ein Verfahren zur Herstellung derselben. Die Halbleitervorrichtung umfasst ein Halbleitersubstrat mit einer ersten Seite und einer Randregion. Ein Emitter wird auf der ersten Seite des Halbleitersubstrats ausgebildet, indem es mit einem Dotanden dotiert wird, zum Beispiel Phosphor. Die Dotandenkonzentration ist in der Emitterregion höher als in der Randregion. Danach wird eine Oxidschicht auf der ersten Seite ausgebildet; typischerweise wird dies zumindest teilweise durch Tempern realisiert. Die Oxidschicht wächst in der Emitterregion und in der Randregion mit unterschiedlichen Wachstumsraten. Dies ist auf einen Einfluss der Dotandenkonzentration auf das Wachstum der Oxidschicht zurückzuführen. Die resultierende Oxidschicht weist daher eine erste, größere Dicke in einer ersten, die Emitterregion bedeckenden Region auf. Die Oxidschicht weist ferner eine zweite, geringere Dicke in einer zweiten, die Randregion bedeckenden Region auf. Daher weist das Halbleitersubstrat eine Oxidschicht mit unterschiedlichen Dicken auf, wobei die größere Dicke über der Emitterregion angeordnet ist.
  • Diese variierende Dicke der Oxidschicht, die zumindest zwei Regionen mit unterschiedlicher Dicke aufweist, wird dann verwendet, um die Ablagerung von Schwermetallionen durch Implantation zu beeinflussen, die typischerweise Pt, Au oder andere geeignete Metalle sein können. Die Ionen werden in der ersten Seite des Halbleitersubstrats implantiert, auf welcher der Emitter angeordnet ist. Während des Implantationsprozesses werden zumindest zwei Implantationsenergieniveaus der Schwermetallionen eingesetzt. Schwermetallionen mit einer ersten Implantationsenergie werden durch die Oxidschicht in das Halbleitersubstrat implantiert. Die erste Implantationsenergie wird so gewählt, dass ein Ablagerungsspitzenwert in einer ersten Tiefe von der Oberfläche des Substrats auftritt, der so festgelegt wird, dass die Mehrheit der Ionen, die auf das Gebiet treffen, in dem der Emitter - welcher mit der dickeren Oxidschicht bedeckt ist - angeordnet ist, am stärksten in der Oxidschicht abgelagert werden und den Emitter unterhalb der Oxidschicht nicht erreichen. Im Gegensatz dazu durchdringen die Schwermetallionen, welche das Substrat in der Randregion erreichen, welche mit der Oxidschicht mit geringer Dicke bedeckt ist, diese Oxidschicht hauptsächlich ohne Störung und werden in der Randregion des Substrats daher hauptsächlich unterhalb der Oxidschicht abgelagert. Das bedeutet, dass die implantierte/abgelagerte Schwermetallkonzentration aufgrund der Absorption der Ionen mit der niedrigeren Energie in der Oxidschicht mit der ersten (und größeren Dicke), welche die Emitterregion bedeckt, in der Randregion höher ist als in der Emitterregion. Dieser Implantationsschritt führt im Vergleich zum Zustand vor der Implantation und auch im Vergleich zur Emitterregion zu einer verringerten Ladungsträgerlebensdauer in der Randregion.
  • In einem weiteren, zweiten Implantationsschritt werden Schwermetallionen - typischerweise, aber nicht notwendigerweise vom selben Typ wie im oben beschriebenen Verfahren - mit einer zweiten, höheren Energie abgelagert. Diese zweite Energie wird so gewählt, dass die Schwermetallionen nicht nur die dünnere Oxidschicht, welche die Randregion bedeckt, durchdringen oder durch diese transmittiert werden, sondern auch die dickere Oxidschicht ohne Störung, oder nur mit minimaler Störung, durchdringen. Daher werden die Ionen aus dem zweiten Implantationsschritt sowohl in der Emitterregion als auch der Randregion ohne signifikante Störung durch die Oxidschicht transmittiert und werden nur in den Regionen unter der Oxidschicht, das heißt in der Randregion und in der Emitterregion, gestoppt und daher abgelagert. Dadurch wird die Schwermetallionenkonzentration in der Randregion weiter von dem oben beschriebenen, aus der ersten Implantation resultierenden Pegel erhöht, und die Konzentration in der Emitterregion wird ebenfalls gesteigert. Dabei werden die Parameter der zweiten Implantation typischerweise so gewählt, das hauptsächlich beziehungsweise vor allem die Ladungsträgerlebensdauer in der Emitterregion gesteuert wird, aber gleichzeitig auch die Ladungsträgerlebensdauer in der Randregion beeinflusst wird. Nachdem sowohl der erste Implantationsschritt als auch der zweite Implantationsschritt beendet sind, das heißt, wenn Ionen mit zumindest zwei unterschiedlichen Energien abgelagert wurden, muss das Halbleitersubstrat getempert werden, um die implantierten Schwermetallionen im Substrat zu aktivieren.
  • Abschließend kann man feststellen, dass durch das Variieren der verwendeten lonenenergien im ersten und zweiten Implantationsschritt, der Intensität und Dauer der jeweiligen Implantierungen sowie der Dicke der Oxidschicht, welche das Halbleitersubstrat umgibt, die Ladungsträgerlebensdauer sowohl in der Emitterregion als auch der Randabschlussregion in Ausführungsformen äußerst flexibel variiert werden kann. Es wird angenommen, dass Verfahren gemäß oben beschriebenen Ausführungsformen bei der Herstellung eines breiten Spektrums von Halbleitervorrichtungen verwendet werden können, und um Halbleitervorrichtungen zu erzielen, die sehr unterschiedliche Charakteristika aufweisen, weil die Ladungsträgerdauer in den unterschiedlichen Regionen dazu verwendet werden kann, um eine Reihe von Eigenschaften und Charakteristika zu beeinflussen. Daher sind Parameter, welche die Ablagerungscharakteristika in den verschiedenen Zielgebieten wie z.B. der Emitter- und der Randregion beeinflussen, unter anderem die beiden unterschiedlichen Dicken der Oxidschicht und auch die beiden unterschiedlichen Energien der abgelagerten Ionen.
  • Es wird angenommen, dass ein Fachmann Ablagerungsraten und erreichte Zielkonzentrationen und -profile, welche von den verwendeten Halbleitermaterialien sowie dem eingesetzten Typ von Schwermetallionen abhängen, mittels gut bekannter numerischer Simulationsverfahren leicht berechnen kann. Es ist zu beachten, dass, da die Ablagerungstiefe, Reichweite der Ionen etc. abhängig vom Typ der abgelagerten Ionen und dem Typ der Zielmaterialien signifikant variieren, in dieser Offenbarung lediglich verdeutlicht wird, wie tief die Ionen zum Beispiel in Bezug auf die Dicke der Oxidschicht abgelagert werden sollen, weil die Ablagerungstiefe einer der Faktoren ist, die in Verfahren gemäß Ausführungsformen berücksichtigt werden müssen.
  • Wenn man die abgelagerten Schwermetallionen Pt zum Beispiel durch Au ersetzt, würden dieselbe Oxidschichtdicke und dieselben Ablagerungsenergien deutlich andere Ablagerungsergebnisse liefern, und daher müssten diese Parameter angepasst werden, um mit einem anderen Ionentyp sinnvolle Ergebnisse zu erzielen.
  • 1 bis 5 stellen ein Verfahren gemäß Ausführungsformen dar. Die Halbleitervorrichtung, die mit dem beschriebenen Verfahren hergestellt werden kann, kann zum Beispiel eine Diode, insbesondere eine Hochspannungsdiode sein. Ebenso kann durch Einsatz der Verfahren gemäß Ausführungsformen eine Vielzahl anderer Halbleitervorrichtungen hergestellt werden, welche eine Emitterregion 5 und eine Randregion 12 aufweisen, wie zum Beispiel, aber nicht ausschließlich, ein IGBT oder ein GTO-Thyristor.
  • 1 zeigt ein Halbleitersubstrat 1 mit einer ersten Seite 15, das in einem Verfahren gemäß Ausführungsformen verwendet wird. Auf der ersten Seite 15 des Halbleitersubstrats 1 wird ein Emitter 5 ausgebildet. Dies wird typischerweise durch das Dotieren mit einem Dotanden realisiert, zum Beispiel einem n-Dotanden wie z.B. Phosphor. Typischerweise ist die Phosphorkonzentration in der Emitterregion höher als in einer den Emitter 5 umgebenden Region, die hier Randregion 12 genannt wird. Noch typischer ist die Dotandenkonzentration in der Randregion 12 sehr gering oder nahezu null im Vergleich zum Emitter 5.
  • In 2 wird gezeigt, dass eine Oxidschicht 14 mit einer ersten Region 20, welche den Emitter 5 bedeckt, und mit einer zweiten Region 25, welche die Randregion 12 bedeckt, bereitgestellt wird. Die Oxidschicht 14 wird typischerweise mittels eines thermischen Prozesses wie z.B. Tempern bereitgestellt, wobei eine Oxidschicht auf der Oberfläche der ersten Seite 15 des Halbleitersubstrats 1 wächst. Dadurch fördert die Emitterregion 5, die zum Beispiel, aber nicht ausschließlich Phosphor dotiert ist, das Oxidwachstum um etwa einen Faktor zwei im Vergleich zu einem Wachstum in der nicht mit Phosphor dotierten Randregion 12. Infolgedessen ist nach einiger Zeit der Erhitzung, oder genauer gesagt des Temperns, die erste Dicke d1 der ersten Region 20 der Oxidschicht 14 größer als, typischerweise etwa doppelt so groß wie, die zweite Dicke d2 der zweiten Region 25 der Oxidschicht 14. Dies wird beispielhaft in 2 gezeigt. Es ist hier zu betonen, dass die unterschiedlichen Dicken auf natürliche Weise entstehen, wenn der Prozess gemäß Ausführungsformen angewandt wird, und nicht durch spezielle zusätzliche Maßnahmen wie z.B. Fotomasken etc. gefördert werden müssen. Die unterschiedliche Dicke der ersten Region 20 und der zweiten Region 25 der Oxidschicht 14 werden in der Folge als eine Art Maske, oder genauer gesagt als ionenenergieabhängiger Absorber zur tiefenselektiven Ionenimplantation in das Halbleitersubstrat 1 verwendet. Die jeweilige Zusammensetzung der Oxidschicht 14 kann sich von der hier zuvor beschriebenen Struktur unterscheiden, und die Ausbildung der Oxidschicht 14 kann in Ausführungsformen zusätzlich zum Tempern weitere Prozessschritte umfassen, was weiter unten beschrieben wird.
  • In 3 wird gezeigt, wie Schwermetallionen 40, in diesem Beispiel Pt-Ionen, in das Halbleitersubstrat 1 auf der ersten Seite 15 mit einer ersten Implantationsenergie E1 gemäß Ausführungsformen implantiert werden. E1 wird so gewählt, dass die Schwermetallionen 40, welche die erste Region 20 der Oxidschicht 14 erreichen, beinahe gänzlich in der Oxidschicht 14 absorbiert werden und daher den darunterliegenden Emitter 5 nicht erreichen. In der Randregion 12 ist die zweite Region 25 der Oxidschicht 14 jedoch dünner als in der ersten Region 20, welche den Emitter 5 bedeckt, sodass der Großteil der Schwermetallionen 40 durch die zweite Region 25 der Oxidschicht 14 transmittiert wird und die darunterliegende Randregion 12 des Halbleitersubstrats 1 erreichen kann. Die Schwermetallionen 40 werden daher in der Randregion 12 abgelagert und verringern die Ladungsträgerlebensdauer lokal in der Randregion 12, nachdem ein darauffolgendes Tempern durchgeführt wird, um die Schwermetallionen 40 im Gitter des Halbleitersubstrats 1 zu aktivieren. Es wird angenommen, dass die erste Implantationsenergie E1 und die beiden unterschiedlichen Dicken der ersten Region 20 und der zweiten Region 25 der Oxidschicht 14 dementsprechend gewählt werden müssen, um das obige Ablagerungsverhalten zu erzielen.
  • In 4 wird gezeigt, wie Schwermetallionen 40 mit einer zweiten Implantationsenergie E2 gemäß Ausführungsformen in das Halbleitersubstrat 1 auf der ersten Seite 15 implantiert werden. E2 wird so gewählt, dass die Schwermetallionen 40, welche die erste Region 20 der Oxidschicht 14 erreichen, eine ausreichend hohe kinetische Energie aufweisen, um durch die dickere, erste Region 20 der Oxidschicht 14 transmittiert zu werden, und die Mehrheit der Ionen mit der zweiten Implantationsenergie E2 daher den darunterliegenden Emitter 5 erreichen. In der Randregion 12, ist die zweite Region 25 der Oxidschicht 14 dünner als in der ersten Region 20, welche den Emitter 5 bedeckt, sodass die Schwermetallionen 40 durch die zweite Region 25 der Oxidschicht 14 transmittiert werden und die Randregion 12 des Halbleitersubstrats 1 erreichen. Die Schwermetallionen 40 mit der zweiten Energie E2 werden daher ebenfalls in der Randregion 12 abgelagert und verringern ferner die Ladungsträgerlebensdauer lokal in der Randregion 12, nachdem ein Tempern durchgeführt wurde, um die Schwermetallionen im Gitter des Halbleitersubstrats 1 zu aktivieren.
  • Typischerweise wird in Ausführungsformen eine aus der ersten Energie E1 und der zweiten Energie E2 so gewählt, dass die Reichweite der entsprechenden Schwermetallionen 40 geringer als die erste Dicke d1 der ersten Region der Oxidschicht 14, aber größer als die zweite Dicke d2 der zweiten Region 25 ist. Dies stellt bereit, dass die Mehrheit der Schwermetallionen 40 mit der ersten Energie E1 die Emitterregion 5 durch die Oxidschicht 14 mit der ersten Dicke in der ersten Region 20 nicht erreicht, aber die Randregion 12 durch die Oxidschicht 14 mit der geringeren, zweiten Dicke in der zweiten Region 25 erreicht. Die andere aus der ersten und zweiten Energie wird so gewählt, dass die Reichweite der entsprechenden Schwermetallionen 40 größer als die erste Dicke in der ersten Region 20 und auch größer als die zweite Dicke in der zweiten Region 25 ist, sodass die Schwermetallionen 40 sowohl die Emitterregion 5 als auch die Randregion 12 durch die Oxidschicht 14 erreichen können.
  • Nach den beschriebenen Implantationsschritten, die oben unter Bezugnahme auf 3 und 4 beschrieben wurden, wird die Oxidschicht 14 typischerweise vollständig entfernt. Dies kann zum Beispiel durch ein selektives Nassätzen oder durch andere geeignete Maßnahmen durchgeführt werden, die dem Fachmann bekannt sind, wie zum Beispiel CMP. Die resultierende Halbleitervorrichtung 10, die ferner mit einer ersten Kontaktschicht 45, die mit dem Emitter 5 in Kontakt steht, und einer zweiten Kontaktschicht 48 ausgestattet ist, die mit dem Körper des Halbleitersubstrats 1 in Kontakt steht, wird in 5 gezeigt. In Ausführungsformen können der in 5 gezeigten Halbleitervorrichtung 10 ferner Elemente bereitgestellt sein, um einen Verarmungsbereich zumindest einer der Halbleiterregionen zu erweitern, die einen pn-Übergang bilden, nämlich eine Feldplatte oder eine Feldelektrode. Die Feldplatte/- elektrode kann vom Halbleitersubstrat 1 und vom Emitter 5 isoliert sein oder in elektrischem Kontakt mit zumindest einer dieser Regionen stehen. Um die Feldplatte/-elektrode als Randabschlussstruktur zu betreiben, wird eine angelegte Spannung auch an die Feldplatte angelegt. Ebenso können mehr Feldplatten bereitgestellt werden, die sich auf unterschiedlichen Spannungen befinden können.
  • In 6 wird die Beziehung zwischen der ersten Energie E1 und der zweiten Energie E2, die - wie unter Bezugnahme auf 3 und 4 beschrieben - bei der Implantation der Schwermetallionen 40 eingesetzt werden, genauer gemäß Ausführungsformen beschrieben. Im oberen Teil von 6 wird eine Teilansicht der Oxidschicht 14 gezeigt, die erstmals unter Bezugnahme auf 2 beschrieben wurde. Die Oxidschicht 14 weist zwei Regionen auf, eine erste Region 20 mit einer ersten Dicke d1, und eine zweite Region 25 mit einer zweiten Dicke d2. Daher ist d1 signifikant größer als d2, zumindest um einen Faktor von 1,5 oder mehr, noch bevorzugter um einen Faktor von etwa 2 bis 3 oder größer. Bei der Energie E1, die im linken Diagramm dargestellt ist, kann beobachtet werden, dass der Peak, welcher die Anzahl von Ionen symbolisiert, die eine bestimmte Eindringtiefe erreichen, zwischen d1 und d2 ein Maximum hat. Das bedeutet, dass der Großteil der Ionen durch die zweite Region 25 der Oxidschicht 14 mit der kleineren Dicke d2 transmittiert wird. Ionen mit der Energie E1 haben jedoch eine geringere Reichweite als d1, was bedeutet, dass sie in der ersten Region 20 mit der Dicke d1 gestoppt und absorbiert werden. Wenn wir uns dem rechten Diagramm in 6 zuwenden, haben Ionen mit der höheren Energie E2 eine Reichweite, die sowohl d1 als auch d2 übersteigt, weshalb die Schwermetallionen 40 sowohl in der ersten Region 20 mit der Dicke d1 als auch in der zweiten Region 25 mit der Dicke d2 durch die Oxidschicht 14 transmittiert werden.
  • In Ausführungsformen können die Schwermetallionen eines aus Pt oder Au umfassen. Als ein Dotand für den Emitter 5 können allgemein bekannte Dotanden gewählt werden, welche die entgegengesetzte Charakteristik zum Dotanden des Halbleitersubstrats 1 aufweisen.
  • In beispielhaften, nicht beschränkenden Ausführungsformen, die eine Hochspannungs-pn-Diode mit einer Nennspannung von etwa 1 kV bis etwa 7 kV betreffen, ist die erste Dicke d1 der ersten Region 20 der Oxidschicht 14 von etwa 30 nm bis etwa 40 nm. Die zweite Dicke d2 der zweiten Region 25 der Oxidschicht 14 ist von etwa 10 bis etwa 20 nm. Die Peaktiefe der ersten Implantationsenergie E1 ist von etwa 25 bis etwa 35 nm, und die Peaktiefe der zweiten Implantationsenergie ist von etwa 50 bis etwa 70 nm. Diese Werte entsprechen einer ersten Implantationsenergie E1 von etwa 30 bis etwa 40 keV, wobei eine zweite Implantationsenergie E2 von etwa 130 bis etwa 160 keV ist, wobei sich alle Werte auf Pt als abgelagerte Ionen beziehen.
  • Im Allgemeinen werden die beschriebenen Implantierungen in Ausführungsformen in auf eine durch die Implantation beschränkte Weise durchgeführt, im Gegensatz zu einer durch die Diffusion begrenzten Weise. Die vertikale Halbleitervorrichtung 10 kann in Ausführungsformen zum Beispiel eine Diode, eine Hochspannungsdiode, ein IBGT, ein GTO-Thyristor oder jegliche andere Halbleitervorrichtung, die mit einem Verfahren hergestellt wird, welches die unter Bezugnahme auf 1 bis 5 gezeigten Verfahrensschritte oder Variationen davon umfasst.
  • Die Oxidschicht 14 kann erzeugt werden, indem das Halbleitersubstrat 1 bei einer Temperatur von zum Beispiel etwa 600° C bis etwa 900 °C getempert wird. Alternativ dazu kann die Oxidschicht mittels eines Prozesses erzeugt werden, der TEOS verwendet. Auch kann ein erster Teil der Oxidschicht 14 durch Tempern erzeugt werden, und ein zweiter Teil (eine zweite Schicht) kann mittels eines weiteren Verfahrens wie z.B. TEOS-Abscheidung erzeugt werden.
  • Im Allgemeinen kann die erste Dicke der Oxidschicht 14 in Bezug auf das gesamte Spektrums möglicher Anwendungen der offenbarten Verfahren in der Produktion unterschiedlicher Halbleitervorrichtungen von etwa 20 nm bis etwa 600 nm sein, und die zweite Dicke der Oxidschicht 14 kann von etwa 10 bis etwa 300 nm sein. Die erste Energie E1 und die zweite Energie E2 können beide im Bereich von etwa 30 keV bis etwa 300 keV sein, wenn Pt-Ionen als Schwermetallionen verwendet werden.
  • In Ausführungsformen wird ein Zwischenprodukt 7 aus dem Produktionsprozess eines vertikalen Halbleiterbauteils 10 bereitgestellt. Es umfasst ein Substrat 1 und eine Randregion 12. Es umfasst ferner eine Emitterregion 5 mit einem Phosphordotanden, wobei die Phosphorkonzentration in der Emitterregion 5 höher ist als in der Randregion 12, eine Oxidschicht 14 auf einer ersten Seite 15 des Zwischenproduktes, welche durch Tempern ausgebildet wird, wobei die Oxidschicht 14 eine erste Dicke d1 in einer ersten Region 20 aufweist, welche die Emitterregion 5 bedeckt. Die Oxidschicht 14 weist in einer zweiten Region 25, welche die Randregion 12 bedeckt, eine zweite Dicke d2 auf. Die erste Dicke d1 ist größer als die zweite Dicke d2, und eine implantierte Schwermetallionenkonzentration in der Randregion 12 ist höher als in der Emitterregion 5.
  • Obwohl verschiedene, beispielhafte Ausführungsformen der Erfindung offenbart wurden, werden Fachleute erkennen, dass verschiedene Änderungen und Modifikationen vorgenommen werden können, die einige der Vorteile der Erfindung erzielen, ohne vom Sinn und Schutzumfang der Erfindung abzuweichen. Es wird für Durchschnittsfachleute einleuchtend sein, dass andere Bauteile, welche dieselben Funktionen ausführen, auf geeignete Weise als Ersatz dienen können. Es sollte erwähnt werden, dass Merkmale, die unter Bezugnahme auf eine konkrete Figur erklärt wurden, mit Merkmalen anderer Figuren kombiniert werden können, sogar dann, wenn dies nicht explizit erwähnt wurde.
  • Räumliche Begriffe wie z.B. „unter“, „unterhalb“, „untere/r/s“, „über“, „obere/r/s“ und Ähnliches werden zur Vereinfachung der Beschreibung verwendet, um die Positionierung eines Elements in Bezug auf ein zweites Element zu beschreiben. Diese Begriffe sollen, zusätzlich zu verschiedenen Orientierungen, die in den Figuren dargestellt sind, verschiedene Orientierungen der Vorrichtung beinhalten. Darüber hinaus werden Begriffe wie „erste/r/s“, „zweite/r/s“ und Ähnliches ebenso verwendet, um verschiedene Elemente, Regionen, Bereiche etc. zu beschreiben und sollen nicht beschränkend sein. In der gesamten Beschreibung betreffen ähnliche Begriffe ähnliche Elemente.
  • Wie hier verwendet sind die Begriffe „aufweisend“, „enthaltend“, „einschließend“, „umfassend“ und Ähnliches offene Begriffe, welche das Vorhandensein angegebener Elemente oder Merkmale anzeigen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein/eine/einer“ und „der/die/das“ sollen sowohl den Plural als auch den Singular umfassen, solange der Kontext nicht klar etwas Anderes anzeigt.

Claims (15)

  1. Verfahren zur Herstellung eines Halbleiterbauteils (10), welches ein Halbleitersubstrat (1) mit einer ersten Seite (15) und eine Randregion (12) umfasst, wobei das Verfahren umfasst: - das Ausbilden eines Emitters (5) auf der ersten Seite (15) des Halbleitersubstrats (1) durch die Dotierung mit einem Dotanden, worin die Dotandenkonzentration im Emitter (5) höher als in der Randregion (12) ist; - das Züchten einer Oxidschicht (14) auf der ersten Seite (15) zumindest teilweise durch Tempern, worin die Oxidschicht eine erste Dicke in einer ersten Region (20) aufweist, welche den Emitter (5) bedeckt, und worin die Oxidschicht (14) eine zweite Dicke in einer zweiten Region (25) aufweist, welche die Randregion (12) bedeckt; und worin die erste Dicke größer als die zweite Dicke ist; - das Implantieren von Schwermetallionen (40) mit einer ersten Energie durch die erste Seite (15); - das Implantieren von Schwermetallionen (40) mit einer zweiten Energie durch die erste Seite (15), worin die erste Energie und die zweite Energie unterschiedlich gewählt sind, sodass die implantierte Schwermetallkonzentration aufgrund einer Absorption eines Teils der Schwermetallionen (40) mit der geringeren Energie in der ersten Region (20) der Oxidschicht, welche den Emitter (5) bedeckt, in der Randregion (12) höher als im Emitter (5) ist, was in der Randregion (12) zu einer niedrigeren Ladungsträgerlebensdauer als im Emitter (5) führt.
  2. Verfahren nach Anspruch 1, worin eine aus der ersten Energie und der zweiten Energie so gewählt wird, dass die Reichweite der jeweiligen Schwermetallionen (40) geringer als die erste Dicke und größer als die zweite Dicke ist, sodass die Mehrheit der Schwermetallionen (40) mit dieser Implantationsenergie den Emitter (5) nicht durch die Oxidschicht (14) mit der ersten Dicke erreicht, aber die Randregion (12) durch die Oxidschicht (14) mit der zweiten Dicke in der zweiten Region (25) erreicht.
  3. Verfahren nach Anspruch 2, worin die andere aus der ersten Energie und der zweiten Energie so gewählt ist, dass die Reichweite der jeweiligen Schwermetallionen (40) größer als die erste Dicke und größer als die zweite Dicke ist, sodass die Mehrheit der Schwermetallionen (40) den Emitter (5) und die Randregion (12) erreicht, indem sie durch die Oxidschicht (14) transmittiert wird.
  4. Verfahren nach einem der vorangehenden Ansprüche, worin das Schwermetall Pt oder Au umfasst, und worin der Dotand vorzugsweise Phosphor ist.
  5. Verfahren nach einem der vorangehenden Ansprüche, worin die erste Dicke der Oxidschicht (14) in der ersten Region (20) zumindest etwa 1,5 Mal die zweite Dicke der Oxidschicht (14) in der zweiten Region (25) ist.
  6. Verfahren nach einem der vorangehenden Ansprüche, worin die erste Dicke der Oxidschicht (14) von etwa 20 nm bis etwa 600 nm ist, und die zweite Dicke der Oxidschicht (14) von 10 bis etwa 300 nm ist.
  7. Verfahren nach einem der vorangehenden Ansprüche, worin die erste Energie und die zweite Energie beide im Bereich von etwa 30 keV bis etwa 300 keV sind, und worin das Schwermetall Pt umfasst.
  8. Verfahren nach einem der vorangehenden Ansprüche, worin die Implantation im Allgemeinen auf eine durch die Implantation beschränkte Weise durchgeführt wird.
  9. Verfahren nach einem der vorangehenden Ansprüche, worin der vertikale Halbleiter (10) eine Diode, eine Hochspannungsdiode, ein IGBT oder ein GTO-Thyristor ist.
  10. Verfahren nach einem der vorangehenden Ansprüche, worin die Oxidschicht (14) zumindest teilweise durch Tempern bei einer Temperatur von etwa 600 °C bis etwa 900 °C erzeugt wird.
  11. Verfahren nach einem der vorangehenden Ansprüche, worin die Oxidschicht (14) zumindest teilweise mittels eines Prozesses erzeugt wird, der TEOS verwendet.
  12. Vertikales Halbleiterbauteil (10), das ein Halbleitersubstrat (1) mit einer ersten Seite (15) sowie eine Randregion (12) umfasst, wobei das Halbleiterbauteil umfasst: a. einen Emitter (5), welcher auf der ersten Seite (15) des Halbleitersubstrats (1) ausgebildet ist, worin der Emitter seitlich von der Randregion (12) umgeben ist; b. eine Kontaktschicht (45), welche auf der ersten Seite des Halbleitersubstrats ausgebildet ist, wobei die Kontaktschicht zumindest teilweise den Emitter (5) bedeckt; und c. worin der Emitter (5) und die Randregion (12) implantierte Schwermetallatome umfassen, die als Rekombinationszentren fungieren, und worin eine Schwermetallkonzentration in der Randregion (12) höher als im Emitter (5) ist.
  13. Vertikales Halbleiterbauelement nach Anspruch 12, worin das Halbleiterbauelement (10) ein IGBT, eine Diode, eine Hochspannungsdiode oder ein GTO-Thyristor ist.
  14. Zwischenprodukt (7) im Produktionsprozess eines vertikalen Halbleiterbauteils (10), welcher ein Halbleitersubstrat (1) sowie eine Randregion (12) umfasst, umfassend: - einen Emitter (5), welcher einen Dotanden umfasst; - eine Oxidschicht (14), welche zumindest teilweise durch Tempern auf einer ersten Seite (15) des Halbleitersubstrats (1) bereitgestellt ist, worin die Oxidschicht (14) eine erste Dicke in einer ersten Region (20) aufweist, die den Emitter (5) bedeckt, und worin die Oxidschicht (14) eine zweite Dicke in einer zweiten Region (25) aufweist, welche die Randregion (12) bedeckt; und worin die erste Dicke größer als die zweite Dicke ist; und - worin eine implantierte Schwermetallkonzentration in der Randregion (12) höher als im Emitter (5) ist.
  15. Zwischenprodukt (7) nach Anspruch 14, worin die implantierte Schwermetallkonzentration in der Randregion (12) zumindest ungefähr doppelt so hoch wie im Emitter (5) ist.
DE102014115072.4A 2014-10-16 2014-10-16 Halbleitervorrichtung und verfahren zur ausbildung einer halbleitervorrichtung Expired - Fee Related DE102014115072B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102014115072.4A DE102014115072B4 (de) 2014-10-16 2014-10-16 Halbleitervorrichtung und verfahren zur ausbildung einer halbleitervorrichtung
US14/868,969 US9418850B2 (en) 2014-10-16 2015-09-29 Semiconductor device and method for forming a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014115072.4A DE102014115072B4 (de) 2014-10-16 2014-10-16 Halbleitervorrichtung und verfahren zur ausbildung einer halbleitervorrichtung

Publications (2)

Publication Number Publication Date
DE102014115072A1 DE102014115072A1 (de) 2016-04-21
DE102014115072B4 true DE102014115072B4 (de) 2021-02-18

Family

ID=55637702

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014115072.4A Expired - Fee Related DE102014115072B4 (de) 2014-10-16 2014-10-16 Halbleitervorrichtung und verfahren zur ausbildung einer halbleitervorrichtung

Country Status (2)

Country Link
US (1) US9418850B2 (de)
DE (1) DE102014115072B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7292295B2 (ja) 2018-03-06 2023-06-16 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 自己整合フィールドプレートおよびメサ終端構造を有する高出力半導体デバイスならびにこれを製造するための方法
US20210391481A1 (en) * 2018-11-20 2021-12-16 Abb Power Grids Switzerland Ag Power Semiconductor Device and Shadow-Mask Free Method for Producing Such Device
US11307752B2 (en) 2019-05-06 2022-04-19 Apple Inc. User configurable task triggers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2831035A1 (de) * 1977-07-15 1979-01-18 Mitsubishi Electric Corp Verfahren zur herstellung eines waermeempfindlichen halbleiter-schaltelements
DE19804580A1 (de) * 1998-02-05 1999-08-19 Siemens Ag Leistungshalbleiterdiode
DE102007026387A1 (de) * 2006-10-03 2008-04-17 Mitsubishi Electric Corp. Halbleitervorrichtung und Verfahren zur Herstellung derselben

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5671867B2 (ja) * 2010-08-04 2015-02-18 富士電機株式会社 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2831035A1 (de) * 1977-07-15 1979-01-18 Mitsubishi Electric Corp Verfahren zur herstellung eines waermeempfindlichen halbleiter-schaltelements
DE19804580A1 (de) * 1998-02-05 1999-08-19 Siemens Ag Leistungshalbleiterdiode
DE102007026387A1 (de) * 2006-10-03 2008-04-17 Mitsubishi Electric Corp. Halbleitervorrichtung und Verfahren zur Herstellung derselben

Also Published As

Publication number Publication date
US20160111289A1 (en) 2016-04-21
US9418850B2 (en) 2016-08-16
DE102014115072A1 (de) 2016-04-21

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE112010005626B4 (de) Halbleitervorrichtung
DE10330571B4 (de) Vertikales Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Randbereich und Herstellungsverfahren dafür
DE102015101124B4 (de) Halbleitervorrichtung mit wellenförmigem profil der nettodotierung in einer driftzone und verfahren zu deren herstellung
DE102018215731B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102016112512A1 (de) Halbleitervorrichtung mit einer Sauerstoffdiffusions-Sperrschicht und Herstellungsverfahren
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
DE112015006403T5 (de) Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben
DE102013106946B4 (de) Verfahren zum Bilden von lateral variierenden Dotierungskonzentrationen und eines Halbleiterbauelements
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102014101164A1 (de) Halbleitervorrichtung mit einem randbereich und verfahren zur herstellung einer halbleitervorrichtung
DE112011105826B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung selbiger
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE112015000610T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102018203693A1 (de) Halbleitervorrichtung
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015108929A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Feldstoppzone
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE112013002031T5 (de) Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren
DE102015109545B4 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE112013001297T5 (de) Leistungshalbleiterbauelement und Verfahren, dieses herzustellen
DE102015105718A1 (de) Halbleiterdiode
DE102014115072B4 (de) Halbleitervorrichtung und verfahren zur ausbildung einer halbleitervorrichtung
DE102016108125B4 (de) Halbleitervorrichtung und Herstellung davon

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee