-
Die
vorliegende Erfindung betrifft eine Flüssigkristallanzeige (LCD, "Liquid Crystal Display") Vorrichtung, und
betrifft insbesondere eine Flüssigkristallanzeige
(LCD) Vorrichtung und ein Verfahren zum Herstellen einer Flüssigkristallvorrichtung,
bei der ein konstanter elektrischer Stromfluss in Leitungen mittels
Kompensierens eines Widerstandswerts entsprechend einer Leitungslänge auf
Pad-Verbindungsleitungen mit unterschiedlichen Längen erreicht ist.
-
Diese
Anmeldung beansprucht die Priorität der koreanischen Patentanmeldung
Nr. P2004-17937, eingereicht am 17. März 1004, welche hiermit mittels
Bezugnahme miteinbezogen wird.
-
In
letzter Zeit sind Flüssigkristallanzeige (LCD)
Vorrichtungen aktiv studiert und erforscht worden, aufgrund vorteilhafter
Charakteristiken wie zum Beispiel ein hohes Kontrastverhältnis, große Graustufen,
gute Bildqualität
und geringer Energieverbrauch. Im Speziellen ist eine LCD Vorrichtung
für ultradünne Anzeigevorrichtungen
wie zum Beispiel einen an der Wand montierbaren Fernseher geeignet. Auch
haben LCD Vorrichtungen als eine neue Anzeigevorrichtung große Aufmerksamkeit
erregt, die Kathodenstrahlröhren
("Cathode Ray Tube", CRT) ersetzen kann,
da die LCD Vorrichtung ein dünnes
Profil, ein leichtes Gewicht und einen geringen Energieverbrauch
hat. Folglich werden LCD Vorrichtungen für eine Anzeigevorrichtung eines
Notebook Computers verwendet, der mittels einer Batterie betrieben wird.
-
Im
Allgemeinen enthält
die LCD Vorrichtung ein Dünnschichttransistorarray-Substrat,
das einen Dünnschichttransistor
und eine Pixelelektrode in einem Pixelbereich aufweist, definiert
mittels sich kreuzender Gate- Leitungen
und Daten-Leitungen, enthält ein
Farbfilter-Substrat,
das eine Farbfilterschicht, eine schwarze-Matrix-Schicht und eine gemeinsame Elektrode
aufweist, und enthält
eine Flüssigkristallschicht
zwischen den zwei Substraten, wobei Flüssigkristallmoleküle der Flüssigkristallschicht
mittels Anlegen einer elektrischen Spannung an die Elektroden ausgerichtet
werden, zum Steuern der Lichtdurchlässigkeit, dadurch wird ein
Bild angezeigt.
-
Derzeitig
sind das Farbfilter-Substrat und das Dünnschichttransistorarray-Substrat
mittels eines Dichtungsmittels wie zum Beispiel Epoxydharz aneinander
befestigt. Auch ist ein Treiber-Schaltkreis einer gedruckten Leiterplatte
(PCB, "Printed Circuit Board") an das Dünnschichttransistorarray-Substrat angeschlossen,
mit einem TCP ("Tape
Carrier Package")
Verfahren, unter Verwendung eines Treiber-ICs. Auf dem PCB sind
eine Mehrzahl von Vorrichtungen gebildet, wie zum Beispiel integrierte Schaltkreise
(IC) des Substrats, zum Erzeugen verschiedener Steuersignale und
Datensignale zum Treiben der LCD Vorrichtung.
-
Im
Weiteren wird eine LCD Vorrichtung gemäß dem Stand der Technik unter
Bezugnahme auf die beigefügten
Zeichnungen beschrieben.
-
1 ist eine Draufsicht, welche
ein Dünnschichttransistorarray-Substrat
gemäß dem Stand der
Technik zeigt. 2A und 2B sind Querschnittsansichten,
die ein Dünnschichttransistorarray-Substrat
gemäß dem Stand
der Technik zeigen.
-
Wie
in 1 gezeigt, enthält das Dünnschichttransistorarray-Substrat 11 einen
aktiven Bereich und einen Pad-Bereich, wobei der aktive Bereich
einen Pixeleinheit-Bereich P der matrixartigen Konfiguration hat,
definiert mittels einer Gate- Leitung 12 und
mittels einer Daten-Leitung 15, und der Pad-Bereich, der ein
Gate-Pad 22 und ein Daten-Pad 25 aufweist, ist
an einen Treiber-Schaltkreis auf einem zusätzlichen PCB („Printed
Cicuit Board", gedruckte
Leiterplatte) angeschlossen. Dabei ist der Pad-Bereich in den Gate-Pad-Bereich und in den
Daten-Pad-Bereich aufgeteilt. Eine Gate-Verbindungsleitung 32 erstreckt
sich von dem Gate-Pad 22 aus, wobei das Gate-Pad 22 an
einem Ende der Gate-Verbindungsleitung 32 gebildet
ist. Auch erstreckt sich eine Daten-Verbindungsleitung 35 von
dem Daten-Pad 25 aus, und das Daten-Pad 25 ist
an einem Ende der Daten-Verbindungsleitung 35 gebildet.
-
Insbesondere
ist, wie in 1 und in 2B gezeigt, die einander
kreuzende Mehrzahl von Gate-Leitungen 12 und von Daten-Leitungen 15 auf dem
aktiven Bereich eines Glassubstrats 11 gebildet, dadurch
wird eine Mehrzahl von Pixelbereichen P definiert. Auch ist ein
Dünnschichttransistor
TFT in einem Kreuzungsbereich einer Gate-Leitung 12 mit
einer Daten-Leitung 15 gebildet, zum Schalten eines Signals.
Dann erhält
ein Speicherkondensator (nicht gezeigt) einen Ladungszustand aufrecht,
bis der Pixeleinheit-Bereich zu dem nächsten hin adressiert wird.
Auch ist eine Pixelelektrode 17 an eine Drain-Elektrode 15b des
Dünnschichttransistors
TFT angeschlossen, zum Bilden eines elektrischen Feldes, steuernd
einen Flüssigkristalldirektor.
Es wird eine Gate-isolierende Schicht 13 zwischen der Gate-Leitung 12 und
der Daten-Leitung 15 gebildet, und eine Passivierungsschicht 16 wird
zwischen dem Dünnschichttransistor
TFT und der Pixelelektrode 17 gebildet.
-
In
dem Pad-Bereich wird die Mehrzahl von Gate-Verbindungsleitungen 32 und
von Gate-Pads 22 gebildet, die sich von den Gate-Leitungen 12 aus erstrecken,
zum Anlegen von Gate-Treibersignalen eines Gate-Treibers an die
jeweiligen Gate-Leitungen 12. Auch wird die Mehrzahl von
Daten-Verbindungsleitungen 35 und
von Daten-Pads 25 gebildet, die sich von den Daten-Leitungen 15 ausgehend
erstrecken, zum Anlegen von Datensignalen eines Daten-Treibers an
die jeweiligen Daten-Leitungen 15, dadurch wird eine Schnittstelle
zwischen elektrischen Signalen und externen Treiber-Schaltkreisen gebildet.
-
Zum
Treiben der LCD Vorrichtung ist das Gate-Pad 22 in Kontakt
mit dem das Treibersignal bereitstellenden Treiber-Schaltkreis durch
eine Öffnung
durch die Gate-isolierende Schicht 13 und die Passivierungsschicht 16 an
dem Gate-Pad 22. Ferner ist das Daten-Pad 25 in
Kontakt mit dem das Treibersignal bereitstellenden Treiber-Schaltkreis
durch eine Öffnung
durch die Passivierungsschicht 16 an dem Daten-Pad 25.
Ferner ist eine transparente, elektrisch leitfähige Schicht 27, die
in Kontakt mit dem Gate-Pad 22 und mit dem Daten-Pad 25 ist,
in dem offenen Bereich gebildet, dadurch wird eine Oxidation des
Gate-Pads 22 und des Daten-Pads 25 vermieden.
-
Es
werden die Mehrzahl von Gate-Pads 22 und von Daten-Pads 25 in
der Peripherie des Substrats gruppenweise gebildet, wodurch Gate-Treiber ICs
und Daten-Treiber ICs an jede Gruppe unter Verwendung des TCP-Verfahrens
angebracht werden. Daher werden die verschiedenen Signale von dem PCB
durch die Treiber ICs übermittelt.
Die Anzahl der Gate-Treiber ICs und der Daten-Treiber ICs wird gemäß einem Modell oder gemäß einer
Größe der LCD Vorrichtung
verändert.
In 1 werden das Gate-Pad 22 und
das Daten-Pad 25 kurz beschrieben, an welchen ein Gate-Treiber IC 50 und
zwei Daten-Treiber ICs 51, 52 angebracht werden.
-
Wie
oben beschrieben, werden die Pad-Elektroden in Gruppen an dem Abschnitt
korrespondierend zu dem Treiber IC gebildet. Wie in 1 gezeigt, falls die Gate-Verbindungsleitung 32 von dem
Abschnitt entsprechend dem Gate-Treiber IC entfernt angeordnet ist,
erhöht
sich die Länge
der Gate-Verbindungsleitung 32.
Indessen nimmt, falls die Gate-Verbindungsleitung 32 nahe
bei dem Abschnitt korrespondierend zu dem Gate-Treiber IC angeordnet
ist, die Länge
der Gate-Verbindungsleitung 32 ab.
Folglich haben die Gate-Verbindungsleitungen 32 unterschiedliche
Längen.
Auf dieselbe Weise haben die Daten-Verbindungsleitungen 35 unterschiedliche
Längen.
-
Da
die Verbindungsleitungen die unterschiedlichen Längen haben, haben die jeweiligen Verbindungsleitungen
unterschiedliche Widerstandswerte. Das heißt, dass der elektrische Strom,
der durch die Verbindungsleitungen hindurchfließt, mit einer nicht konstanten
Geschwindigkeit fließt.
Zum Beispiel fließt
im Falle der langen Verbindungsleitung der elektrische Strom langsam,
aufgrund des hohen Widerstandwerts. Im Falle der kurzen Verbindungsleitung
fließt
der elektrische Strom schnell, aufgrund des geringen Widerstandwerts.
Dementsprechend ist die Stromgeschwindigkeit der Verbindungsleitung, die
von dem Treiber IC weit entfernt ist, unterschiedlich von der Stromgeschwindigkeit
der Verbindungsleitung, die nahe bei dem Antriebs IC angeordnet
ist, wodurch es unmöglich
wird, dasselbe Signal zu derselben Zeit zu übermitteln.
-
Der
Erfindung liegt das Problem zugrunde, eine Flüssigkristallanzeigevorrichtung
und ein Verfahren zum Herstellen einer Flüssigkristallvorrichtung bereitzustellen,
wobei Signale auf unterschiedlichen Verbindungsleitungen zeitlich
besser aufeinander abstimmbar sind.
-
Dieses
Problem wird durch den Gegenstand mit dem Merkmalen gemäß den unabhängigen Patentansprüchen gelöst.
-
Die
vorliegende Erfindung ist daher auf eine Flüssigkristallanzeige (LCD) Vorrichtung
gerichtet, die eines oder mehrere der Probleme aufgrund der Limitationen
und Nachteile gemäß dem Stand
der Technik wesentlich überwindet.
-
Die
vorliegende Erfindung ist ferner darauf gerichtet, eine Flüssigkristallanzeige
(LCD) Vorrichtung bereitzustellen, bei der die Widerstandswerte
für unterschiedliche
Leitungslängen
mittels Bildens von Widerstandskompensationslöchern in Gate-Verbindungsleitungen
und in Daten-Verbindungsleitungen kompensiert sind, wodurch ein
elektrischer Strom in Gate-Leitungen
und in Daten-Leitungen konstant fließt, die näher bei oder weiter entfernt
von einem Treiber IC angeordnet sind.
-
Zusätzliche
Vorteile, Ziele und Merkmale der Erfindung werden teilweise in der
folgenden Beschreibung erklärt,
und werden teilweise für
den Fachmann auf dem technischen Gebiet bei der Untersuchung der
folgenden Beschreibung offensichtlich sein oder können mittels
Praktizierens der Erfindung erlernt werden. Die Ziele und andere
Vorteile der Erfindung können
mittels der Struktur realisiert und erreicht werden, auf die im
Weiteren in der schriftlichen Beschreibung und in den Patentansprüchen davon,
genauso wie in den beigegefügten Zeichnungen,
insbesondere hingewiesen wird.
-
Um
diese Ziele und andere Vorteile zu erreichen, und in Übereinstimmung
mit dem Zweck der Erfindung, wie dargestellt und hierin ausführlich beschrieben,
ist eine Flüssigkristallanzeigevorrichtung bereitgestellt,
die aufweist einen aktiven Bereich, der eine Mehrzahl von Gate-Leitungen
und eine Mehrzahl von Daten-Leitungen enthält, die einander kreuzen, womit
eine Mehrzahl von Pixelbereichen gebildet ist, eine Gate-Verbindungsleitung
und eine Daten-Verbindungsleitung,
sich ausgehend von der Gate-Leitung beziehungsweise sich ausgehend
von der Daten-Leitung erstreckend, eine erste Widerstandskompensationsstruktur,
die mindestens eine Vertiefung oder mindestens ein Loch aufweist,
in mindestens einer der Gate-Verbindungsleitungen und/oder in mindestens
einer der Gate-Leitungen zum Kompensieren eines Widerstandwerts
der Gate-Verbindungsleitungen, und/oder eine zweite Widerstandskompensationsstruktur,
die mindestens eine Vertiefung oder mindestens ein Loch aufweist,
in mindestens einer der Daten-Verbindungsleitungen und/oder in mindestens
einer der Daten-Leitungen zum Kompensieren eines Widerstandwerts
der Daten-Verbindungsleitungen.
-
Ferner
ist ein Verfahren zum Herstellen einer Flüssigkristallvorrichtung bereitgestellt,
das die Schritte des Bildens eines aktiven Bereichs, der eine Mehrzahl
von Gate-Leitungen und eine Mehrzahl von Daten-Leitungen enthält, die
einander kreuzen, womit eine Mehrzahl von Pixelbereichen gebildet
wird, des Bildens einer Gate-Verbindungsleitung und einer Daten-Verbindungsleitung,
sich ausgehend von der Gate-Leitung
beziehungsweise sich ausgehend von der Daten-Leitung erstreckend,
und des Bildens einer ersten Widerstandskompensationsstruktur, die mindestens
eine Vertiefung oder mindestens ein Loch aufweist, in mindestens
einer der Gate-Verbindungsleitungen und/oder in mindestens einer
der Gate-Leitungen zum Kompensieren eines Widerstandwerts der Gate-Verbindungsleitungen,
und/oder Bilden einer zweiten Widerstandskompensationsstruktur,
die mindestens eine Vertiefung oder mindestens ein Loch aufweist,
in mindestens einer der Daten-Verbindungsleitungen und/oder in mindestens
einer der Daten-Leitungen zum Kompensieren eines Widerstandwerts
der Daten-Verbindungsleitungen aufweist.
-
Somit
ist es möglich,
den Widerstandswert für
unterschiedliche Leitungslängen
mittels Bildens von Widerstandskompensationslöchern oder Vertiefungen in
Gate-Verbindungsleitungen
und in Daten-Verbindungsleitungen, und ergänzend oder alternativ in Gate-Leitungen
und/oder in Daten-Leitungen in
dem aktiven Bereich, zu kompensieren, wodurch ein elektrischer Strom
konstant in den Gate-Leitungen und in den Daten-Leitungen fließt. Ein
wichtiger Aspekt der Erfindung bezieht sich auf eine Flüssigkristallanzeigevorrichtung,
die Strukturen aufweist, die in Verbindungsleitungen zwischen jeder
Leitung in dem aktiven Bereich und einem korrespondierenden Pad
gebildet sind, zum Kompensieren des unterschiedlichen elektrischen
Widerstands der Verbindungsleitungen aufgrund unterschiedlicher
Längen der
Verbindungsleitungen.
-
Vorzugsweise
wird die erste Widerstandskompensationsstruktur gleichzeitig mit
dem Strukturieren der Gate-Verbindungsleitung gebildet. Ferner kann
die zweite Widerstandskompensationsstruktur gleichzeitig mit dem
Strukturieren der Daten-Verbindungsleitung gebildet werden. In diesem
Fall kann die Vorrichtung mit einer sehr geringen Anzahl von Verfahrensschritten
gebildet werden.
-
Vorzugsweise
ist die längste
Daten-Verbindungsleitung von der zweiten Widerstandskompensationsstruktur
frei. Mit dieser Maßnahme
wird die Anzahl von herzustellenden Widerstandskompensationsstrukturen
verringert, und der Widerstand kann so klein wie möglich gehalten
werden.
-
Es
ist selbstverständlich,
dass sowohl die vorangehende allgemeine Beschreibung als auch die folgende
ausführliche
Beschreibung der vorliegenden Erfindung exemplarisch und erklärend sind,
und dass damit beabsichtigt ist, eine zusätzliche Erklärung der
Erfindung, wie beansprucht, bereitzustellen.
-
Die
beigefügten
Zeichnungen, die zum Bereitstellen eines zusätzlichen Verständnisses
der Erfindung bereitgestellt sind, und in diese Anmeldung miteinbezogen
sind und einen Teil davon bilden, stellen Ausführungsbeispiele der Erfindung
dar und dienen gemeinsam mit der Beschreibung dazu, die Prinzipien
der Erfindung zu erklären.
-
In
den Zeichnungen:
-
1 ist
eine Draufsicht, die ein Dünnschichttransistorarray-Substrat
gemäß dem Stand der
Technik darstellt;
-
2A und 2B sind
Querschnittsansichten, die ein Dünnschichttransistorarray-Substrat gemäß dem Stand
der Technik darstellen;
-
3 ist
eine Draufsicht, die ein Dünnschichttransistorarray-Substrat
gemäß der vorliegenden
Erfindung darstellt; und
-
4A und 4B sind
Querschnittsansichten, die ein Dünnschichttransistorarray-Substrat gemäß der vorliegenden
Erfindung darstellen.
-
Im
Weiteren wird ausführlich
Bezug genommen auf die bevorzugten Ausführungsbeispiele der vorliegenden
Erfindung, von welchen Beispiele in den beigefügten Zeichnungen dargestellt
sind. Wo dies möglich
ist, werden dieselben Bezugszeichen über die Zeichnungen hinweg
verwendet, um gleiche oder ähnliche
Teile zu bezeichnen.
-
Die
Darstellungen in den Figuren sind schematisch und nicht maßstäblich.
-
Im
Weiteren wird eine Flüssigkristallanzeige (LCD)
Vorrichtung gemäß der vorliegenden
Erfindung unter Bezugnahme auf die begleitenden Zeichnungen beschrieben.
-
3 ist
eine Draufsicht, die ein Dünnschichttransistorarray-Substrat
gemäß der vorliegenden
Erfindung zeigt. 4A und 4B sind
Querschnittsansichten, die ein Dünnschichttransistorarray-Substrat gemäß der vorliegenden
Erfindung zeigen.
-
Die
LCD Vorrichtung enthält
ein Farbfilter-Substrat, ein Dünnschichttransistorarray-Substrat und
eine Flüssigkristallschicht.
Das Farbfilter-Substrat hat eine Farbfilterschicht zum Realisieren
verschiedener Farben, und das Dünnschichttransistorarray-Substrat
enthält
einen aktiven Bereich, der eine Schaltvorrichtung hat, zum Verändern einer Ausrichtungsrichtung
von Flüssigkristallmolekülen, und
einen Pad-Bereich in Kontakt mit einem externen Treiber-Schaltkreis.
Dann wird eine Flüssigkristallschicht
zwischen den zwei Substraten gebildet. Hier wird die Beschreibung
der vorliegenden Erfindung auf das Dünnschichttransistorarray-Substrat der LCD Vorrichtung
beschränkt.
-
Wie
in 3 und in 4B gezeigt,
enthält das
Dünnschichttransistorarray-Substrat 111 den
aktiven Bereich mit einer Mehrzahl von Pixelbereichen, die mittels
einer Mehrzahl von Gate-Leitungen 112 und von Daten-Leitungen 115 definiert
sind, die einander kreuzen, und der Pad-Bereich hat eine Mehrzahl
von Gate-Verbindungsleitungen 132, die sich von den jeweiligen
Gate-Leitungen 112 aus erstrecken, ein Gate-Pad 122,
das an jedem Ende der Gate-Verbindungsleitungen 132 gebildet
ist, und eine Mehrzahl von Daten-Verbindungsleitungen 135,
die sich von den jeweiligen Daten-Leitungen 115 aus erstrecken,
und ein Daten-Pad 125, das an jedem Ende der Daten-Verbindungsleitungen 135 gebildet
ist.
-
Es
werden erste Widerstandskompensationslöcher 150 und zweite
Widerstandskompensationslöcher 151 in
der Gate- Verbindungsleitung 132 bzw.
in der Daten-Verbindungsleitung 135 gebildet, wobei die
Anzahl der ersten Widerstandskompensationslöcher 150 und der zweiten
Widerstandskompensationslöcher 151 indirekt
proportional zu der Länge
der Gate-Verbindungsleitung 132 und der Daten-Verbindungsleitung 135 ist.
Insbesondere sind die Mehrzahl von Gate-Leitungen 112 und
die Mehrzahl von Daten-Leitungen 115, die einander kreuzen, in
dem aktiven Bereich gebildet, und Dünnschichttransistoren TFT sind
in jeweiligen Kreuzungsbereichen der Mehrzahl von Gate-Leitungen 112 und
der Mehrzahl von Daten-Leitungen 115 gebildet, wobei der
Dünnschichttransistor
als eine Schaltvorrichtung fungiert. Auch ist eine Pixelelektrode 117 in
jedem Pixelbereich gebildet.
-
Obwohl
nicht in 3 gezeigt, können Widerstandskompensationsstrukturen
auch in dem aktiven Bereich des Dünnschichttransistorarray-Substrats 111 vorgesehen
sein. Allerdings kann in diesem Fall das Bilden von solchen Widerstandskompensationsstrukturen
schon in dem Design des Schaltkreises berücksichtigt werden, da die Widerstandskompensationsstrukturen
einen Einfluss auf die Propagationszeiten von Signalen haben. Falls
die Widerstandskompensationsstrukturen in einem Abschnitt des aktiven
Bereichs zwischen den Gate-Verbindungsleitungen 132 und
derjenigen Daten-Leitung 115 gebildet werden, die in dem
aktiven Bereich ganz links angeordnet ist (siehe 3),
das heißt
zwischen den Gate-Verbindungsleitungen 132 und der ersten
Spalte, dann hat das Vorsehen der Widerstandskompensationsstrukturen
auf alle Pixel einer Zeile demselben Einfluss, was die Berechnung
von Propagationszeiten sehr einfach macht. Falls die Widerstandskompensationsstrukturen
in einem Abschnitt des aktiven Bereichs zwischen den Daten-Verbindungsleitungen 132 und
derjenigen Gate-Leitung 112 gebildet werden, die in dem aktiven Bereich
ganz unten angeordnet ist (siehe 3), das heißt zwischen
den Daten-Verbindungsleitungen 135 und der ersten Zeile,
dann hat das Vorsehen der Widerstandskompensationsstrukturen auf
alle Pixel einer Spalte demselben Einfluss, was die Berechnung von
Propagationszeiten sehr einfach macht.
-
In
diesem Zustand enthält
der Dünnschichttransistor
TFT eine Gate-Elektrode 112a, eine Gate-isolierende Schicht 113,
eine Halbleiterschicht 114 und Source-/Drain-Elektroden 115a/115b.
Es weicht die Gate-Elektrode 112a von der Gate-Leitung 112 ab,
und die Gate-isolierende Schicht 113 ist mittels eines
Verfahrens des Abscheidens eines anorganischen isolierenden Materials
wie zum Beispiel Siliziumoxid SiOx oder
Siliziumnitrid SiNx auf einer gesamten Fläche des
Substrats gebildet, enthaltend die Gate-Elektrode 112a.
Auch ist eine amorphe Silizium (a-Si:H) Schicht auf der Gate-isolierenden
Schicht 113 über
der Gate-Elektrode 112 gebildet, dadurch wird die Halbleiterschicht 114 gebildet.
Dann werden die Source-/Drain-Elektroden 115a/115b von
der Daten-Leitung 115 abweichend auf der Halbleiterschicht 114 gebildet.
Ferner wird die Drain-Elektrode 115b durch eine Passivierungsschicht 116 hindurch
an die Pixelelektrode 117 angeschlossen.
-
Zum
Bilden der Gate-Leitungen 112 und der Daten-Leitungen 115 wird
ein metallisches Material mit einem geringen elektrischen Widerstands
wie zum Beispiel Kupfer Cu, Aluminium Al, Aluminium-Neodym AlNd,
Molybdän
Mo, Chrom Cr, Titan Ti, Tantal Ta oder Molybdän-Wolfram MoW mittels Sputterns
abgeschieden und dann strukturiert. Auch wird die Pixelelektrode 117 unter
Verwendung eines Verfahrens des Abscheidens und Strukturierens eines transparenten
elektrisch leitfähigen
Materials wie zum Beispiel ITO (Indium-Zinn-Oxid) oder IZO (Indium-Zink-Oxid)
auf der Passivierungsschicht 116 gebildet.
-
Indessen
enthält
der Pad-Bereich das Gate-Pad 122, das ein Gate-Treibersignal
an jede Gate-Leitung 112 anlegt, und das Daten-Pad 125 legt ein
Datensignal an jede Daten-Leitung 112 an, dadurch wird
eine Schnittstelle zwischen einem elektrischen Signal und dem externen
Treiber-Schaltkreis gebildet. Es werden die Mehrzahl von Gate-Pads 122 und
die Mehrzahl von Daten-Pads 125 in einer Gruppe an einem
Abschnitt korrespondierend zu dem Treiber IC gebildet. 3 zeigt
einen Gate-Treiber IC 126, der mit den Gate-Pads 122 gekoppelt
ist. 3 zeigt einen ersten Daten-Treiber IC 127,
der mit einem ersten Teil der Daten-Pads 125 gekoppelt
ist, und zeigt einen zweiten Daten-Treiber IC 128, der
mit einem zweiten Teil der Daten-Pads 125 gekoppelt ist.
-
Es
werden die Gate-Leitung 112 und das Gate-Pad 122 mittels
der Gate-Verbindungsleitung 132 miteinander verbunden,
und die Daten-Leitung 112 und das Daten-Pad 125 werden
mittels der Daten-Verbindungsleitung 135 miteinander verbunden. Dementsprechend
ist der Abstand zwischen dem Treiber IC und einer jeweiligen Gate-Leitung 112 nicht
konstant, wodurch die Länge
der jeweiligen Gate-Verbindungsleitung 132, welche die
Gate-Leitung 112 mit dem Gate-Pad 122 verbindet,
verändert wird.
Daher ist die Propagationszeit des elektrischen Stroms durch die
Leitung variabel, wenn die Länge
in jeder Gate-Verbindungsleitung 132 verändert wird.
In diesem Fall ist es möglich,
eine Mehrzahl von ersten Widerstandskompensationslöchern 150 in
der kurzen Gate-Verbindungsleitung 132 bereitzustellen, dadurch
wird der Widerstandswert erhöht.
Die ersten Widerstandskompensationslöcher 150 werden gleichzeitig
mit dem Strukturieren der Gate-Verbindungsleitung 132 gebildet.
-
Wenn
die ersten Widerstandskompensationslöcher 150 gebildet
werden, ist es nicht wichtig, ob eine niedriger gelegene Schicht
freigelegt wird oder nicht. Der wichtigste Punkt ist, den konstanten Widerstandswert
in den jeweiligen Gate-Verbindungsleitungen
zu erhalten, welche die unterschiedlichen Längen aufweisen, mittels Verringerns
des Querschnitts, durch welchen der Strom fließt, mit dem ersten Widerstandskompensationsloch 150.
Im Falle der längsten
Gate-Verbindungsleitung 132 zum Beispiel
ist es nicht erforderlich, dass ein erstes Widerstandskompensationsloch 150 gebildet
wird. Wenn die Länge
der Gate-Verbindungsleitung 132 kurz wird, wird es nötig, die
Anzahl der ersten Widerstandskompensationslöcher 150 zu erhöhen, dadurch
wird der Widerstandswert eingestellt. Das heißt, dass die Länge der
Gate-Verbindungsleitung 132 umgekehrt proportional zu der
Anzahl der ersten Widerstandskompensationslöcher 150 ist. Auf
dieselbe Weise ist es möglich,
den konstanten Widerstandswert in den jeweiligen Daten-Verbindungsleitungen 135 zu
erhalten, welche die unterschiedlichen Längen haben, mittels Einstellens
der Anzahl der zweiten Widerstandskompensationslöcher 151 der Daten-Verbindungsleitung 135.
-
Dementsprechend
fließt
der konstante Strom in der Gate-Leitung 112 durch die Gate-Verbindungsleitung 132,
welche das erste Widerstandskompensationsloch 150 hat,
und der konstante Strom fließt
in der Daten-Leitung 115 durch die Daten-Verbindungsleitung 135,
welche das zweite Widerstandskompensationsloch 151 hat.
Es werden die Gate-Verbindungsleitung 132 und
das Gate-Pad 122 zu der selben Zeit wie die Gate-Leitung 112 gebildet,
und die Daten-Verbindungsleitung 135 und
das Daten-Pad 125 werden zu der gleichen Zeit gebildet
wie die Daten-Leitung 115. Auch wird das erste Widerstandskompensationsloch 150 gebildet,
wenn die Gate-Verbindungsleitung 132 strukturiert wird,
und das zweite Widerstandskompensationsloch 151 wird gebildet, wenn
die Daten-Verbindungsleitung 135 strukturiert wird. Daher
wird die Gate-isolierende Schicht 113 zwischen der Gate-Verbindungsleitung 132 und
der Daten-Verbindungsleitung 135 angeordnet, und die Passivierungsschicht 116 wird
auf der gesamten Fläche
des Substrats gebildet, inklusive der Daten-Verbindungsleitung 135. Obwohl
nicht gezeigt, wird eine inselförmige
Dummy-Struktur zwischen der Gate-Verbindungsleitung 132 und
der Daten-Verbindungsleitung 135 gebildet, wodurch die
Passivierungsschicht 116 mit einer konstanten Dicke gebildet wird.
-
Wie
oben angesprochen, hat die LCD Vorrichtung gemäß der vorliegenden Erfindung
die folgenden Vorteile.
-
In
der LCD Vorrichtung gemäß der vorliegenden
Erfindung ist es möglich,
den Widerstandswert in den jeweiligen Verbindungsleitungen zu kompensieren,
welche die unterschiedlichen Längen
haben, mittels Bildens der Widerstandskompensationslöcher in
der kurzen Verbindungsleitung, so dass der konstante Strom in allen
Leitungen fließt,
die entfernt von und die nahe bei dem Treiber IC angeordnet sind.
-
Auch
wird ein Widerstandskompensationsloch in einem Verfahren des Entfernens
der Verbindungsleitung in einem Ausmaß des Vermeidens eines Kurzschlusses
gebildet, wenn die Verbindungsleitung strukturiert wird, wodurch
es nicht erforderlich ist, zusätzliche
Verfahren zum Strukturieren des Widerstandskompensationslochs auszuführen.
-
Das
heißt,
dass es möglich
ist, einen konstanten Stromfluss in den Leitungen mittels Kompensierens
des Widerstandswerts der Verbindungsleitung ohne ein zusätzliches
Verfahren zu erhalten.
-
Verglichen
mit dem aus dem Stand der Technik bekannten Verfahren des Strukturierens
der Pad-Verbindungsleitung mit gekrümmter Gestalt, wird die LCD
Vorrichtung gemäß der vorliegenden Erfindung
mit einem vereinfachten Gestaltungsverfahren erzeugt. Auch realisiert
die LCD Vorrichtung gemäß der vorliegenden
Erfindung eine Anzeige mit einer hohen Auflösung aufgrund der Verringerung
einer Fläche,
die von den Verbindungsleitungen besetzt wird.
-
Es
wird für
den Fachmann auf dem technischen Gebiet offensichtlich sein, dass
zahlreiche Modifikationen und Variationen in der vorliegenden Erfindung
gemacht werden können.
Daher ist beabsichtigt, dass die vorliegende Erfindung die Modifikationen
und Variationen dieser Erfindung abdeckt, vorausgesetzt diese sind
innerhalb des Umfangs der beigefügten
Patentansprüche
und ihre Äquivalente.